JP2016174103A - 磁気記憶素子及び磁気メモリ - Google Patents
磁気記憶素子及び磁気メモリ Download PDFInfo
- Publication number
- JP2016174103A JP2016174103A JP2015053903A JP2015053903A JP2016174103A JP 2016174103 A JP2016174103 A JP 2016174103A JP 2015053903 A JP2015053903 A JP 2015053903A JP 2015053903 A JP2015053903 A JP 2015053903A JP 2016174103 A JP2016174103 A JP 2016174103A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- region
- memory element
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】 実施形態による磁気記憶素子は、第1磁性層24と、第2磁性層22と、第1磁性層と第2磁性層との間に設けられたトンネル障壁層23と、第1磁性層の側面に設けられた電極28と、第1磁性層と電極との間に設けられ、第1膜厚b1を有する第1領域R1と第1膜厚よりも薄い第2膜厚b2を有する第2領域R2とを含む絶縁層27とを具備する
【選択図】図5
Description
磁性層と絶縁膜との積層構造の上下に電極を配置した構造において、上下電極に電圧を印加することによって、この印加方向の磁気異方性エネルギーが変化する現象が知られている。この現象は、磁性層と絶縁膜との界面近傍に誘起された電荷と、磁性層のスピン偏極電子との相互作用によって生じる。
δEs=Kscos2θδS (1)
で表される。ここで、δSは、界面の微小領域の面積である。
[2−1]基本構造
図3及び図4を用いて、各実施形態の磁気メモリのMTJ素子について説明する。各実施形態の磁気メモリは、少なくとも1個のメモリセルを有し、このメモリセルは、記憶素子としてMTJ素子を備えている。
記憶層24としては、例えば、鉄(Fe)、コバルト(Co)及びニッケル(Ni)等の磁性元素から選択された1つの磁性元素を含む金属及び合金、Mn−GaやMn−Ge等のMn系合金、又はこれらの磁性元素を少なくとも1つ含む酸化物(フェライト)が用いられる。記憶層24としては、希土類元素ネオジウム(Nd)、サマリウム(Sm)及びテルビウム(Tb)等と、磁性元素とを含む化合物又は合金からなる層を用いることもできる。記憶層24としては、第1磁性膜と、第2磁性膜と、第1及び第2磁性膜との間に設けられた非磁性膜とを備えた積層構造を有してもよい。
側壁絶縁膜27の膜厚bは、以下の第1及び第2の要件の両方を満たすように設定することが望ましい。
図3を用いて、各実施形態による磁気メモリの読み出し動作、データ保持状態及び書き込み動作について説明する。
MTJ素子20に記憶されているデータを読み出す時には、上部電極26と下部電極21との間に読み出し電流を流し、MTJ素子20の記憶層24の磁化が参照層22の磁化と平行(低抵抗)状態であるか又は反平行(高抵抗)状態であるかを読み取る。
MTJ素子20に書き込みも読み出しも行わないデータ保持状態では、制御電極28の電位は記憶層24に対してほぼ同電位、例えば電位差が0.1V以内になるように設定する。この設定は、例えば、制御電極28と、上部電極26及び下部電極21の一方とを電気的に接続することで実現される。この場合、記憶層24のポテンシャルエネルギーは、図1(d)の実線10で示した状態になる。データ保持状態のエネルギー障壁ΔEは、必要なデータ保持時間(例えば10年)の間に熱擾乱により記憶層24の磁化が反転しないように、充分大きくなるように設定する必要がある。
MTJ素子20にデータを書き込む時には、上部電極26と下部電極21との間に書き込み電流を流し、スピン注入書き込みによって記憶層24の磁化を反転させる。
第1実施形態は、記憶層24に対して局所的に高電界印加領域を生成するために、側壁絶縁膜27に膜厚bが薄い領域を設けている。
図5(a)及び図5(b)を用いて、第1実施形態に係るMTJ素子の構造について説明する。図5(a)及び図5(b)は、図3における記憶層24の平面断面図を示している。
比較例として、記憶層24の周囲に全面的に薄い側壁絶縁膜27を設けた場合(例えば、側壁絶縁膜27の全面の膜厚bが0.9nm)を考える。この場合、書き込みエネルギーの抑制を図ることができたMTJ素子20もあった。しかし、側壁絶縁膜27に発生しているピンホールや結晶欠陥により、制御電極28と積層構造25との間でショートするMTJ素子20も観察され、歩留まりの低下が発生した。
第1実施形態では、記憶層24に対して局所的に高電界領域Hを生成するために、側壁絶縁膜27の膜厚bの一部を薄くした。これに対し、第2実施形態では、比誘電率の異なる複数の側壁絶縁膜を用い、比誘電率の高い絶縁膜の膜厚の一部を厚くし、高電界領域Hを生成する。尚、側壁絶縁膜27の膜厚(又は記憶層24と制御電極28との間隔)が一定という前提では、比誘電率の大きな膜の膜厚が大きいほど、大きな電界を記憶層24の界面に与えることができる。
図7(a)乃至図7(c)、図8(a)及び図8(b)を用いて、第2実施形態に係るMTJ素子の構造について説明する。ここでは、側壁絶縁膜27として2層の絶縁膜を用いるが、3層以上の絶縁膜を用いてもよい。
第1絶縁膜27aの比誘電率の高い材料としては、SrRuO3、SrIrO3、(Ba、St)TiO3等のぺロブスカイト系材料が挙げられる。
第2実施形態では、側壁絶縁膜27として、比誘電率の異なる絶縁膜27a及び27bを用いている。このため、書き込み動作において、記憶層24と制御電極28との間に電圧を印加した際に、側壁絶縁膜27の膜厚(又は記憶層24と制御電極28との間隔)が一定の条件下では、比誘電率の高い第2絶縁膜27bの膜厚が厚い領域に電荷が溜まりやすくなり、局所的に高電界領域Hが形成される。これにより、第1実施形態と同様に、記憶層24の磁気異方性エネルギーを局所的に低下させることで、書き込み電流の低減を図ることができる。
第3実施形態では、メモリセルアレイにおける高電界領域Hの配置について説明する。
図9及び図10を用いて、第3実施形態に係る磁気メモリのメモリセルアレイにおける高電界領域Hの配置について説明する。
本実施形態の側壁絶縁膜27の形成方法(1)では、蒸着を用いている。
本実施形態の側壁絶縁膜27の形成方法(2)では、イオンビームエッチングを用いている。
第3実施形態では、磁気メモリのメモリセルアレイにおいて、MTJ素子10の局所的な高電界領域Hを相対的に同じ位置にしている。これにより、書き込みの際、メモリセルアレイ100内の全てのMTJ素子20にある一方向から高電界がかかり、MTJ素子20間の磁気的な相互作用が均一になる。このため、各MTJ素子10の記憶層24の磁化反転が同じ方向で発生し易くなる。これにより、書き込み電流を低減するとともに、書き込み電流のばらつきを抑制することができる。
第4実施形態では、図16(a)、図16(b)及び図17を用いて、MTJ素子20の制御電極28について説明する。
図18を用いて、第5実施形態に係るMTJ素子20の側壁絶縁膜27の膜厚について説明する。
第6実施形態では、上記各実施形態のMTJ素子を磁気メモリに適用した場合を説明する。磁気メモリとしては、MRAMが挙げられる。
図19(a)乃至図19(c)、図20(a)及び(b)を用いて、第6実施形態に係る磁気メモリのメモリセルについて説明する。尚、図19(a)は図19(b)に示す切断線A−Aで切断した断面図、図19(b)は図19(a)に示す切断線B−Bで切断した断面図、図19(c)は図19(a)に示す切断線C−Cで切断した断面図である。
図21を用いて、図20(a)に示すMTJ素子2011を選択し、読み出し及び書き込みを行う時のビット線及び制御配線の電位設定の一例について説明する。ここでは、電位設定の一例として、書き込み時のビット線電位を0.5V、読み出し時のビット線電位を0.3Vと仮定する。
図22を用いて、第6実施形態に係る磁気メモリの構成について説明する。
Claims (11)
- 第1磁性層と、
第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられたトンネル障壁層と、
前記第1磁性層の側面に設けられた電極と、
前記第1磁性層と前記電極との間に設けられ、第1膜厚を有する第1領域と前記第1膜厚よりも薄い第2膜厚を有する第2領域とを含む第1絶縁層と
を具備する磁気記憶素子。 - 前記第1磁性層と前記電極との間に電圧を印加することで電界が発生する場合、前記第2領域における電界強度は、前記第1領域における電界強度よりも高い、請求項1に記載の磁気記憶素子。
- 前記第1絶縁層と前記第1磁性層との間又は前記第1絶縁層と前記電極との間に設けられた第2絶縁層をさらに具備し、
前記第1絶縁層は、前記第2絶縁層の材料よりも比誘電率が高い材料で形成されている、請求項1に記載の磁気記憶素子。 - 前記第1磁性層と前記電極との間に電圧を印加することで電界が発生する場合、
前記第1領域における電界強度は、前記第2領域における電界強度よりも高い、請求項3に記載の磁気記憶素子。 - 前記第2絶縁層は、第3膜厚を有する第3領域と前記第3膜厚よりも薄い第4膜厚を有する第4領域とを含む、請求項3に記載の磁気記憶素子。
- 前記第3領域は、前記第2領域と対向し、
前記第4領域は、前記第1領域と対向し、
前記第1絶縁膜の前記第1膜厚と前記第2絶縁膜の前記第4膜厚とを合わせた厚さは、前記第1絶縁膜の前記第2膜厚と前記第2絶縁膜の前記第3膜厚とを合わせた厚さと等しい、請求項5に記載の磁気記憶素子。 - 前記第1磁性層と前記電極との間に設けられ、第3膜厚を有する第3領域と前記第3膜厚よりも薄い第4膜厚を有する第4領域とを含む第2絶縁層をさらに具備し、
前記第1領域における前記第1絶縁層は、前記第1磁性層に直接接し、
前記第3領域における前記第2絶縁層は、前記第1磁性層に直接接し、
前記第1絶縁層は、前記第2絶縁層の材料よりも比誘電率が高い材料で形成されている、請求項1に記載の磁気記憶素子。 - 前記第1磁性層と前記電極との間に電圧を印加することで電界が発生する場合、
前記第1領域における電界強度は、前記第2領域における電界強度よりも高い、請求項7に記載の磁気記憶素子。 - 第1磁性層と、
第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられたトンネル障壁層と、
前記第1磁性層の側面に設けられた電極と、
前記第1磁性層と前記電極との間に設けられ、第1領域と前記第1領域と異なる第2領域とを含む第1絶縁層と
を具備し、
前記第1磁性層と前記電極との間に電圧を印加することで電界が発生する場合、前記第1領域における電界強度は、前記第2領域における電界強度より高い、磁気記憶素子。 - 磁気記憶素子を有するメモリセルがアレイ状に複数個配置されたメモリセルアレイを備えた磁気メモリであって、
前記磁気記憶素子は、
第1磁性層と、
第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられたトンネル障壁層と、
前記第1磁性層の側面に設けられた電極と、
前記第1磁性層と前記電極との間に設けられた第1絶縁層と
を具備し、
前記メモリセルアレイ内の複数の磁気記憶素子は、第1磁気記憶素子と第2磁気記憶素子とを含み、
前記第1磁性層と前記電極との間に電圧を印加することで電界が発生する場合、前記第1磁気記憶素子における第1位置の電界強度は第2位置の電界強度より大きく、前記第2磁気記憶素子における第3位置の電界強度は第4位置の電界強度より大きく、
前記第1位置は、前記第1磁気記憶素子の第1中心点と前記第2磁気記憶素子の第2中心点とを結ぶ直線に対して第1角度を有して、前記第1中心点と前記第1磁気記憶素子の第1周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第2位置は、前記直線に対して前記第1角度と異なる第2角度を有して、前記第1中心点と前記第1磁気記憶素子の第2周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第3位置は、前記直線に対して前記第1角度を有して、前記第2中心点と前記第2磁気記憶素子の第3周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第4位置は、前記直線に対して前記第2角度を有して、前記第2中心点と前記第2磁気記憶素子の第4周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置である、磁気メモリ。 - 磁気記憶素子を有するメモリセルがアレイ状に複数個配置されたメモリセルアレイを備えた磁気メモリであって、
前記磁気記憶素子は、
第1磁性層と、
第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられたトンネル障壁層と、
前記第1磁性層の側面に設けられた電極と、
前記第1磁性層と前記電極との間に設けられた第1絶縁層と
を具備し、
前記メモリセルアレイ内の複数の磁気記憶素子は、第1磁気記憶素子と第2磁気記憶素子とを含み、
前記第1磁気記憶素子の前記第1絶縁層における第1位置の膜厚は第2位置の膜厚より薄く、前記第2磁気記憶素子の前記第1絶縁層における第3位置の膜厚は第4位置の膜厚より薄く、
前記第1位置は、前記第1磁気記憶素子の第1中心点と前記第2磁気記憶素子の第2中心点とを結ぶ直線に対して第1角度を有して、前記第1中心点と前記第1磁気記憶素子の第1周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第2位置は、前記直線に対して前記第1角度と異なる第2角度を有して、前記第1中心点と前記第1磁気記憶素子の第2周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第3位置は、前記直線に対して前記第1角度を有して、前記第2中心点と前記第2磁気記憶素子の第3周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置であり、
前記第4位置は、前記直線に対して前記第2角度を有して、前記第2中心点と前記第2磁気記憶素子の第4周縁部とを結ぶ線分が、前記第1絶縁層と交差する位置である、磁気メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015053903A JP2016174103A (ja) | 2015-03-17 | 2015-03-17 | 磁気記憶素子及び磁気メモリ |
US15/066,137 US9698340B2 (en) | 2015-03-17 | 2016-03-10 | Magnetic memory element and magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015053903A JP2016174103A (ja) | 2015-03-17 | 2015-03-17 | 磁気記憶素子及び磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016174103A true JP2016174103A (ja) | 2016-09-29 |
Family
ID=56925479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015053903A Ceased JP2016174103A (ja) | 2015-03-17 | 2015-03-17 | 磁気記憶素子及び磁気メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9698340B2 (ja) |
JP (1) | JP2016174103A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078257A (ja) * | 2016-11-11 | 2018-05-17 | 東芝メモリ株式会社 | 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ |
US10230043B2 (en) * | 2017-03-21 | 2019-03-12 | International Business Machines Corporation | Boron segregation in magnetic tunnel junctions |
WO2019005923A1 (en) | 2017-06-28 | 2019-01-03 | Wisconsin Alumni Research Foundation | MAGNETIC MEMORY DEVICES BASED ON 4D AND 5D TRANSITION METAL PEROVSKITES |
JP6434103B1 (ja) * | 2017-09-20 | 2018-12-05 | 株式会社東芝 | 磁気メモリ |
US10658571B2 (en) * | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for manufacturing the same |
US11222970B2 (en) | 2017-12-28 | 2022-01-11 | Integrated Silicon Solution, (Cayman) Inc. | Perpendicular magnetic tunnel junction memory cells having vertical channels |
US10658425B2 (en) | 2017-12-28 | 2020-05-19 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US10468293B2 (en) | 2017-12-28 | 2019-11-05 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US10460778B2 (en) * | 2017-12-29 | 2019-10-29 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction memory cells having shared source contacts |
JP2020155460A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置 |
JP2021044359A (ja) * | 2019-09-10 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
US11569438B2 (en) * | 2020-03-23 | 2023-01-31 | International Business Machines Corporation | Magnetoresistive random-access memory device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269885A (ja) * | 2005-03-25 | 2006-10-05 | Sony Corp | スピン注入型磁気抵抗効果素子 |
JP2013073973A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | スピントランジスタおよびメモリ |
US20140104941A1 (en) * | 2012-10-11 | 2014-04-17 | Kabushiki Kaisha Toshiba | Magnetic memory |
US20140269038A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Magnetic memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183579A (ja) | 2003-12-18 | 2005-07-07 | Canon Inc | 半導体装置の製造方法および半導体装置 |
US7732881B2 (en) | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
US8363459B2 (en) | 2009-06-11 | 2013-01-29 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
JP5127861B2 (ja) * | 2010-03-24 | 2013-01-23 | 株式会社東芝 | 磁気メモリ |
US8310868B2 (en) | 2010-09-17 | 2012-11-13 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
JP2014053546A (ja) | 2012-09-10 | 2014-03-20 | National Institute Of Advanced Industrial & Technology | 電圧駆動型スピントロニクス三端子素子 |
JP2014056941A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | 抵抗変化型メモリ |
US10953319B2 (en) | 2013-01-28 | 2021-03-23 | Yimin Guo | Spin transfer MRAM element having a voltage bias control |
-
2015
- 2015-03-17 JP JP2015053903A patent/JP2016174103A/ja not_active Ceased
-
2016
- 2016-03-10 US US15/066,137 patent/US9698340B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269885A (ja) * | 2005-03-25 | 2006-10-05 | Sony Corp | スピン注入型磁気抵抗効果素子 |
JP2013073973A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | スピントランジスタおよびメモリ |
US20140104941A1 (en) * | 2012-10-11 | 2014-04-17 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP2014078617A (ja) * | 2012-10-11 | 2014-05-01 | Toshiba Corp | 磁気メモリ |
US20140269038A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP2014179425A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 磁気メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20160276574A1 (en) | 2016-09-22 |
US9698340B2 (en) | 2017-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016174103A (ja) | 磁気記憶素子及び磁気メモリ | |
TWI540684B (zh) | Memory elements and memory devices | |
US11276729B2 (en) | Magnetoresistive element and electronic device having high heat resistance | |
US8531875B2 (en) | Magnetic memory | |
US9818932B2 (en) | Storage element, storage device, and magnetic head | |
US9196336B2 (en) | Storage cell, storage device, and magnetic head | |
US10192600B2 (en) | Storage element | |
US11430498B2 (en) | Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element | |
JPWO2011036795A1 (ja) | 磁気抵抗効果素子および磁気メモリ | |
US9620189B2 (en) | Magnetic memory | |
JPWO2011078018A1 (ja) | 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ | |
US9130143B2 (en) | Magnetic memory and method for manufacturing the same | |
US20180268887A1 (en) | Magnetoresistive element and magnetic memory | |
US10170519B2 (en) | Magnetoresistive element and memory device | |
JP5665711B2 (ja) | スピントランジスタおよびメモリ | |
CN114730588A (zh) | 隧穿变磁阻存储器设备及其操作方法 | |
US20220123049A1 (en) | Multilayered magnetic free layer structure for spin-transfer torque (stt) mram | |
US10069062B2 (en) | Magnetoresistive element | |
JP2011205007A (ja) | 磁気メモリ及びその製造方法 | |
WO2023145371A1 (ja) | 磁気抵抗素子及び磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20181218 |