JP2006269885A - スピン注入型磁気抵抗効果素子 - Google Patents

スピン注入型磁気抵抗効果素子 Download PDF

Info

Publication number
JP2006269885A
JP2006269885A JP2005087950A JP2005087950A JP2006269885A JP 2006269885 A JP2006269885 A JP 2006269885A JP 2005087950 A JP2005087950 A JP 2005087950A JP 2005087950 A JP2005087950 A JP 2005087950A JP 2006269885 A JP2006269885 A JP 2006269885A
Authority
JP
Japan
Prior art keywords
magnetization
layer
reference layer
spin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005087950A
Other languages
English (en)
Inventor
Koujirou Ogami
公二郎 屋上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005087950A priority Critical patent/JP2006269885A/ja
Priority to US11/276,833 priority patent/US7860351B2/en
Publication of JP2006269885A publication Critical patent/JP2006269885A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/093Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】書込み電流が高いことを解消でき、しかも、読出し電流の値を大きくし得るスピン注入型磁気抵抗効果素子を提供する。
【解決手段】スピン注入型磁気抵抗効果素子は、(A)第1面20A及び第2面20Bを有し、情報を記憶する磁化反転層20、(B)磁化反転層20の一端に、第1の非磁性膜31を介して配置され、第1の方向に磁化された第1の磁化参照層32、(C)磁化反転層20の他端に、第2の非磁性膜41を介して配置され、第1の方向とは反対方向の第2の方向に磁化された第2の磁化参照層42、(D)第1の磁化参照層32に電気的に接続された第1の電極34、(E)第2の磁化参照層42に電気的に接続された第2の電極44、並びに、(F)磁化反転層20の第2面20Bと対向して、絶縁膜50を介して配置された第3の電極51を備えている。
【選択図】 図1

Description

本発明は、スピン注入型磁気抵抗効果素子に関する。
不揮発性磁気メモリ素子として、高速、高集積化、低消費電力のMRAM(Magnetic Random Access Memory)が知られている(例えば、米国特許第6081445号参照)。TMR(Tunnel Magnetoresistance,トンネル磁気抵抗)効果を用いたこのMRAMは、MOS型FETから成る選択用トランジスタに接続されたトンネル磁気抵抗素子から構成されている。そして、トンネル磁気抵抗素子の上方にはビット線が設けられ、トンネル磁気抵抗素子の下方には、ビット線と直交する方向に延びる書込みワード線が設けられている。ここで、トンネル磁気抵抗素子は、下から反強磁性層、磁化固定層(固着層とも呼ばれる)、トンネル絶縁膜、磁化方向が比較的容易に回転する記録層(自由層とも呼ばれる)の積層構造を有する。そして、このような構成のMRAMへの情報(データ)の書込みにおいては、ビット線に正方向あるいは負方向の電流を流し、且つ、書込みワード線に一定方向の電流を流し、その結果生成される合成磁界によって記録層の磁化の方向を変えることで、記録層に「1」又は「0」を記録する。
このようなTMR効果を用いたMRAMにあっては、電流磁界による磁化反転が生じるが、トンネル磁気抵抗素子のサイズ縮小にほぼ反比例して、磁化反転に必要とされる電流が増加する。従って、大容量の不揮発性磁気メモリ素子アレイを構築する場合、消費電流が大きくなるといった問題を内在している。
スピン注入磁化反転は、電流磁界によらない、新たな低消費電力の磁化反転(磁気的情報書込み)手法である(例えば、米国特許第6714444号参照)。スピン注入磁化反転にあっては、不揮発性磁気メモリ素子等の磁性体素子のサイズが小さくなるほど、磁化反転に必要とされる電流が減少する。従って、ギガビット級といった不揮発性磁気メモリ素子アレイの大容量化に好適である。
スピン注入磁化反転を適用した従来の不揮発性磁気メモリ素子の概念図を図11の(A)に示す。この不揮発性磁気メモリ素子は、GMR(Giant Magnetoresistance,巨大磁気抵抗)効果を有する積層膜、あるいは、TMR効果を有する積層膜から成る磁気抵抗効果積層膜が2つの電極401,405で挟まれた構造を有する。即ち、情報を記録する機能を担う磁化反転層(自由層とも呼ばれる)404と、磁化方向が固定されており、スピンフィルターとして機能する磁化参照層(固着層とも呼ばれる)402が、非磁性膜403を介して積層された構造を有し、電流は膜面に垂直に流れる(図11の(A)参照)。磁化反転層404の大きさは、模式的な平面図を図11の(B)に示すが、磁化反転層404を構成する磁性材料の種類や膜厚に依るが、単磁区化を促進し、且つ、スピン注入磁化反転の臨界電流Icを低減するため、概ね200nm以下である。磁化反転層404は、適当な磁気異方性により2以上の複数の磁化方向(例えば、図11の(A)に水平方向の矢印にて示す2方向)を取ることができ、各磁化方向は記録される情報に対応する。図11の(B)においては、磁化反転層404の平面形状を長楕円形状にすることによって、形状磁気異方性を付与した例を示す。磁化参照層402は、通例、反強磁性層406との交換結合により、その磁化方向が固定されている(図11の(C)参照)。磁化参照層402A,402Bを、磁化反転層404の上下に、非磁性膜403A,403Bを介して配置して、スピン注入磁化反転の効率を向上させたダブル・スピンフィルター構造も知られている(図11の(D)参照)。ここで、参照番号406A,406Bは、反強磁性層である。尚、図11の(A)、(C)及び(D)に示した例においては、磁化反転層404、磁化参照層402(磁化参照層が2層402A,402Bの場合には、いずれか一方の層)を、積層フェリ構造としてもよい。非磁性膜403,403A,403Bは、金属材料あるいは絶縁材料から構成されている。図11の(A)あるいは、図11の(C)に示す構造において、磁化参照層402から磁化反転層404への漏洩磁界を抑制するために、即ち、磁化参照層402と磁化反転層404とが静磁気的に結合することを防ぐために、磁化参照層402を磁化反転層404に比して十分大きくする構造も採用されている。いずれにしても、従来のスピン注入磁化反転を適用した不揮発性磁気メモリ素子は、磁気抵抗効果積層膜の上下を電極で挟んだ、2端子スピントランスファー素子構造を有する。
ところで、ギガビット級の大容量の不揮発性磁気メモリ素子アレイにおいて使用されるメモリセル選択用のCMOS−FETのゲート電極や各種配線の幅は100nm以下であり、このようなゲート電極や各種配線に流すことのできる電流は、約100μA以下に制限される。従って、スピン注入磁化反転による磁性体素子への情報書込みの際の書込み電流を、数十μA程度にしなければならない。しかしながら、現状では、スピン注入磁化反転の臨界電流(書込み電流)Icは数百μA〜数mAのオーダーであり、スピン注入磁化反転を実際の不揮発性磁気メモリ素子アレイに適用する場合の障害となっている。
尚、スピン注入磁化反転の臨界電流(書込み電流)Ic[以下、単に、臨界電流Icと呼ぶ場合がある]は、情報の書込み時間(即ち、パルス電流幅)に依存する。一般に、情報の書込み時間が長いほど、臨界電流Icの値は小さくてよい。ところで、実用的なMRAMにあっては、書込み時間がナノ秒オーダーであることが要求されるが故に、以下の説明においては、書込み時間として1ナノ秒を想定し、その際に必要とされる臨界電流Icについての議論を行う。
磁気モーメントが熱によって揺らぐと、確率的に磁化反転が起こり得る。従って、熱揺らぎ耐性はMRAMの信頼性に直接的にかかわる。熱揺らぎ耐性は、磁化反転層の磁気異方性エネルギーと熱エネルギーとの比
(Ku・V/kB・T)
として表される。ここで、
u:磁化反転層の単位体積当たり磁気異方性エネルギー
V :磁化反転層の体積
B:ボルツマン定数
T :磁化反転層の絶対温度
である。そして、一般に、
(Ku・V/kB・T)>40
が必要とされる。熱的磁化反転確率は、ボルツマン分布
exp(−Ku・V/kB・T)
により表すことができ、熱的磁化反転が生じる時間τは、
ln(τ/τ00)=Ku・V/kB・T
となる。ここで、τ0は、反転試行時間(磁化反転を1回試みる時間)であり、1ナノ秒程度である。
磁性体素子の基本構造(積層膜の構成)は、磁気抵抗効果膜に基づいている。磁気抵抗効果膜は、非磁性膜を介して積層された2層の磁性膜(磁化反転層及び磁化参照層)から成る。非磁性膜が導電性を有する場合にはGMR効果を有する積層構造、非磁性膜が絶縁性を有する場合には、TMR効果を有する積層構造となる。そして、磁化反転層及び磁化参照層の2つの磁性層の磁化方向が平行であるときの磁化反転層は低抵抗を示し、反平行であるときの磁化反転層は高抵抗を示すといった現象(磁気抵抗効果)を利用し、磁性体素子に磁気情報「0」,「1」を記録する。そして、適切な電流を磁化反転層に流して磁化反転層の抵抗値変化を検出することで、磁化反転層に記憶された磁気情報を非破壊で読み出すことができる。メモリ素子にあっては、出力が大きいTMR効果を有する積層構造を用いることが望ましい。
米国特許第6081445号 米国特許第6714444号
そして、臨界電流Icの低減のための様々な工夫が行われているが、熱揺らぎ耐性の低下、反転時間の増加、磁性体素子を構成する積層構造の複雑化といった問題が生じている。また、スピン注入磁化反転による情報書込みの場合、書込み電流と読出し電流との電流差が小さいと、読出し時に、誤って磁化反転層の磁化方向を反転させる危険がある。従って、このような磁性体素子における磁気情報の読出し時における誤書込みを防止するために、読出し電流は書込み電流の数分の一(10μA程度)にすることが求められる。その結果、磁気情報「0」,「1」に対応する磁性体素子の出力電圧差(磁化反転層の抵抗値変化×読出し電流)が小さくなり、高いS/N比を得ることが困難となる。
従って、本発明の目的は、スピン注入磁化反転の臨界電流Icが数百μA〜数mA台といった高い値であるといった従来の問題点を解消することができ、しかも、読出し電流の値を大きくし得るスピン注入型磁気抵抗効果素子を提供することにある。
上記の目的を達成するための本発明のスピン注入型磁気抵抗効果素子は、
(A)第1面、及び、該第1面と対向する第2面を有し、情報を記憶する磁化反転層(自由層とも呼ばれる)、
(B)磁化反転層の一端に、磁化反転層の第1面と対向して、第1の非磁性膜を介して配置され、第1の方向に磁化された第1の磁化参照層(固着層とも呼ばれる)、
(C)磁化反転層の他端に、磁化反転層の第1面と対向して、第1の磁化参照層と離間して、第2の非磁性膜を介して配置され、第1の方向とは反対方向の第2の方向に磁化された第2の磁化参照層、
(D)第1の磁化参照層に電気的に接続された第1の電極、
(E)第2の磁化参照層に電気的に接続された第2の電極、並びに、
(F)磁化反転層の第2面と対向して、絶縁膜を介して配置された第3の電極、
を備えていることを特徴とする。即ち、本発明のスピン注入型磁気抵抗効果素子は、3端子スピントランスファー素子構造を有する。
本発明のスピン注入型磁気抵抗効果素子にあっては、第1の電極あるいは第2の電極から、第1の磁化参照層あるいは第2の磁化参照層を介して、偏極スピン電流を磁化反転層内に注入することにより、磁化反転層における磁化の方向を第1の方向あるいは第2の方向とすることで、磁化反転層に情報が書き込まれる構成とすることが好ましい。そして、この場合、第1の電極と第2の電極との間に流す電流の方向によって、磁化反転層に書き込まれる情報の値が制御される。あるいは又、この場合、磁化反転層に情報を書き込むとき、第3の電極には電圧が印加される構成とすることが好ましく、更には、この場合、限定するものではないが、磁化反転層に情報を書き込むとき、磁化反転層は接地されている構成とすることが望ましい。
また、以上の好ましい形態を含む本発明のスピン注入型磁気抵抗効果素子にあっては、第1の磁化参照層、第1の非磁性膜、及び、磁化反転層によって、TMR効果を有する積層構造が構成されている構造とすることができ、限定するものではないが、この場合、更には、第2の磁化参照層、第2の非磁性膜、及び、磁化反転層によって、GMR効果を有する積層構造が構成されている構造とすることができる。
更には、以上の好ましい形態を含む本発明のスピン注入型磁気抵抗効果素子にあっては、第1の磁化参照層と第1の電極との間には第1の反強磁性層が形成されており、第2の磁化参照層と第2の電極との間には第2の反強磁性層が形成されている構成とすることができるし、あるいは又、第1の磁化参照層及び第2の磁化参照層の内のいずれか一方は、積層フェリ構造(反強磁性的結合を有する積層構造)を有する構成とすることができるし、あるいは又、第1の磁化参照層及び第2の磁化参照層の内のいずれか一方は、静磁結合構造を有する構成とすることができるし、あるいは又、第1の磁化参照層は積層フェリ構造を有し、第2の磁化参照層は積層フェロ構造(強磁性的結合を有する積層構造)を有する構成とすることができる。
第1の磁化参照層、第1の非磁性膜、及び、磁化反転層によって、TMR効果を有する積層構造が構成されるとは、磁性材料から成る第1の磁化参照層と、磁性材料から成る磁化反転層との間に、トンネル絶縁膜として機能する第1の非磁性膜が挟まれた構造を指す。一方、第2の磁化参照層、第2の非磁性膜、及び、磁化反転層によって、GMR効果を有する積層構造が構成されるとは、磁性材料から成る第1の磁化参照層と、磁性材料から成る磁化反転層との間に、導電材料から成る第2の非磁性膜が挟まれた構造を指す。
積層フェリ構造とは、例えば、磁性材料層/ルテニウム(Ru)層/磁性材料層の3層構造を有し、ルテニウム層の厚さによって、2つの磁性材料層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指す。尚、2つの磁性材料層の層間交換結合が強磁性的になる構造を、積層フェロ構造と呼ぶ。また、2つの磁性材料層において、磁性材料層の端面からの漏洩磁界によって反強磁性的結合が得られる構造を、静磁結合構造と呼ぶ。
本発明において、磁化反転層、第1の磁化参照層、あるいは、第2の磁化参照層を構成する材料として、ニッケル(Ni)、鉄(Fe)、コバルト(Co)といった強磁性材料、これらの強磁性材料の合金(例えば、Co−Fe、Co−Fe−Ni、Ni−Fe等)、これらの合金に非磁性元素(例えば、タンタル、ホウ素、クロム、白金、シリコン、炭素、窒素等)を混ぜた合金(例えば、Co−Fe−B等)、Co、Fe、Niの内の1種類以上を含む酸化物(例えば、フェライト:Fe−MnO等)、ハーフメタリック強磁性材料と呼ばれる一群の金属間化合物(ホイスラー合金:NiMnSb、Co2MnGe、Co2MnSi、Co2CrAl等)、酸化物(例えば、(La,Sr)MnO3、CrO2、Fe34等)を挙げることができる。磁化反転層、第1の磁化参照層、あるいは、第2の磁化参照層の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。更には、各種磁性半導体の使用も可能であるし、軟磁性(ソフト膜)であっても硬磁性(ハード膜)であってもよい。
TMR効果を有する積層構造を構成する第1の非磁性膜を構成する材料として、アルミニウム酸化物(AlOX)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物、シリコン窒化物、TiO2あるいはCr23、Ge、NiO、CdOX、HfO2、Ta25、BN、ZnS等の絶縁材料を挙げることができる。一方、GMR効果を有する積層構造を構成する第2の非磁性膜を構成する材料として、Cu、Ru、Cr、Au、Ag、Pt、Ta等、あるいは、これらの合金といった導電性材料を挙げることができるし、導電性が高ければ(抵抗率が数百μΩ・cm以下)、任意の非金属材料としてもよいが、磁化反転層や第2の磁化参照層と界面反応を起こし難い材料を、適宜、選択することが望ましい。尚、第2の磁化参照層/第2の非磁性膜/磁化反転層から成る積層構造は、必ずしもGMR効果を発現する必要はない。更には、絶縁膜を構成する材料として、アルミニウム酸化物(AlOX)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物、シリコン窒化物、TiO2あるいはCr23等の絶縁材料を挙げることができるし、その他、BaTiO3(チタン酸バリウム、比誘電率は約2900)、SrTiO3、PbTiO3といった強誘電体材料を用いることもできる。誘電率が高いほど、多くの静電エネルギーを蓄えることができるため、第3の電極への電圧印加により磁化反転層の面内磁気異方性を弱める効果が高く、従って、電圧アシストにより書込み電流(即ち、スピン注入磁化反転の臨界電流)の低減を図るといった観点から、強誘電体材料は好ましい絶縁材料である。
第1の電極、第2の電極、第3の電極は、Cu、Au、Pt等の単層構造から成り、あるいは又、CrやTi等から成る下地層と、その上に形成されたCu層、Au層、Pt層等の積層構造を有していてもよい。第1の反強磁性層及び第2の反強磁性層を構成する材料として、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。第1の磁化参照層と第1の電極の電気的な接続状態として、第1の電極が、直接、第1の磁化参照層に接続されている形態、第1の電極が、第1の反強磁性層を介して、第1の磁化参照層に接続されている形態を挙げることができる。一方、第2の磁化参照層と第2の電極の電気的な接続状態として、同様に、第2の電極が、直接、第2の磁化参照層に接続されている形態、第2の電極が、第2の反強磁性層を介して、第2の磁化参照層に接続されている形態を挙げることができる。第1の電極と第1の反強磁性層との間、第2の電極と第2の反強磁性層との間には、第1の反強磁性層や第2の反強磁性層の結晶性向上のために、Ta、Cr、Ti等から成る下地膜を形成してもよい。
これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法(PVD法)ALD(Atomic Layer Deposition)法に代表されるCVD法にて形成することができる。
また、第1の非磁性膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、第1の非磁性膜を構成する絶縁材料としてアルミニウム酸化物(AlOX)を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムをIPCプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、アルミニウム酸化物(AlOX)をスパッタリング法にて成膜する方法を例示することができる。
本発明におけるスピン注入型磁気抵抗効果素子として、MRAMだけでなく、電流センサー、電圧センサーを挙げることができる。
本発明のスピン注入型磁気抵抗効果素子は、従来の2端子スピントランスファー素子構造を有するスピン注入型磁気抵抗効果素子とは異なり、3端子スピントランスファー素子構造を有する。そして、磁化反転層に情報を書き込むとき、第3の電極に電圧を印加すれば、磁化反転層と絶縁膜との界面近傍における電子分布が変化する結果、絶縁膜との界面近傍における磁化反転層には面直方向(磁化反転層の厚さ方向、Z軸方向であり、以下においても同じ意味に用いる)の磁気異方性が誘導され、磁化反転層の面内方向(磁化反転層の厚さ方向と垂直な方向、X−Y軸方向であり、以下においても同じ意味に用いる)における磁気異方性(面内磁気異方性)が弱められるため、ナノ秒オーダーの書込み時間において、書込み電流(即ち、スピン注入磁化反転の臨界電流)を数十μA以下に低減することができる。これにより、超低消費電力の高速大容量(ギガビット超)の不揮発性磁気メモリ素子アレイを実現することが可能となる。また、磁気情報の読出し時における誤書込みを防止するために読出し電流を書込み電流の数分の一(10μA程度)にする必要性が無くなり、読出し電流の値を書込み電流の値と独立して決定することができるので、読出し電流の値を大きく設定することが可能となる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明のスピン注入型磁気抵抗効果素子に関し、より具体的には、本発明のスピン注入型磁気抵抗効果素子をMRAMに適用する。この実施例1のスピン注入型磁気抵抗効果素子10は、電圧アシスト・スピン注入磁化反転とも呼べる3端子スピントランスファー素子構造を有し、図1の(A)に概念図を示し、図1の(B)に磁化反転層、第1の磁化参照層及び第2の磁化参照層の模式的な配置図を示し、図2に等価回路を示し、模式的な一部断面図を図3に示すように、
(A)第1面20A、及び、この第1面20Aと対向する第2面20Bを有し、情報を記憶する磁化反転層(自由層とも呼ばれる)20、
(B)磁化反転層20の一端に、磁化反転層20の第1面20Aと対向して、第1の非磁性膜31を介して配置され、第1の方向(実施例1にあっては、図面、左向き)に磁化された第1の磁化参照層(固着層とも呼ばれる)32、
(C)磁化反転層20の他端に、磁化反転層20の第1面20Aと対向して、第1の磁化参照層32と離間して、第2の非磁性膜41を介して配置され、第1の方向とは反対方向の第2の方向(実施例1にあっては、図面、右向き)に磁化された第2の磁化参照層42、
(D)第1の磁化参照層32に電気的に接続された第1の電極34、
(E)第2の磁化参照層42に電気的に接続された第2の電極44、並びに、
(F)磁化反転層20の第2面20Bと対向して、非磁性の絶縁膜50を介して配置された第3の電極51、
を備えている。
図示したスピン注入型磁気抵抗効果素子10は、1ビットを記憶するメモリデバイスであり、スピン注入型磁気抵抗効果素子10を構成する第2の電極44(場合によっては、第1の電極34)には、選択用トランジスタ11が接続されている。
ここで、選択用トランジスタ11は、シリコン半導体基板101に形成された、ゲート電極104及びソース/ドレイン領域105から構成されている。尚、図3中、参照番号102は素子分離領域を示し、参照番号103はゲート絶縁膜を示す。ゲート電極104は、ロー選択線に接続されている。選択用トランジスタ11は、下層層間絶縁層106及び上層層間絶縁層108によって覆われており、下層層間絶縁層106上には、書込み/読出しコラム選択回路に接続された書込み/読出しコラム選択線が形成されている。また、選択用トランジスタ11の一方のソース/ドレイン領域105は、コンタクトプラグ107,109Aを介して第2の電極44に接続され、書込み/読出しコラム選択線は、コンタクトプラグ109Bを介して第1の電極34に接続されている。
ここで、第1の磁化参照層32及び第2の磁化参照層42(以下、第1の磁化参照層32及び第2の磁化参照層42を総称して、磁化参照層32,42と呼ぶ場合がある)は、偏極スピン電流の注入源(スピンフィルター)としての機能を有する。第1の磁化参照層32の磁化固定のための第1の反強磁性層33が、第1の磁化参照層32と接して設けられている。また、第2の磁化参照層42の磁化固定のための第2の反強磁性層43が、第2の磁化参照層42と接して設けられている。第1の電極34は、より具体的には、第1の反強磁性層33に接しており、第2の電極44は、より具体的には、第2の反強磁性層43に接している。但し、第1の電極34を設ける位置は、第1の磁化参照層32に電流を流し得る任意の位置とすることができ、第2の電極44を設ける位置は、第2の磁化参照層42に電流を流し得る任意の位置とすることができ、第1の電極34及び第2の電極44を、例えば、第1の磁化参照層32及び第2の磁化参照層42と接して設けてもよい。
実施例1にあっては、第1の電極34から第1の磁化参照層32を介して、あるいは、第2の電極44から第2の磁化参照層42を介して、偏極スピン電流を磁化反転層20内に注入することにより、磁化反転層20における磁化の方向を第1の方向あるいは第2の方向とすることで、磁化反転層20に情報が書き込まれる。即ち、磁化反転層20への情報の書き込み(磁化反転)は、スピン注入磁化反転により行われる。尚、第1の電極34と第2の電極44との間に流す電流の方向によって、磁化反転層20に書き込まれる情報の値が制御される。ここで、磁化反転層20の磁化容易軸は、磁化反転層20の延在方向と一致している。
具体的には、ロー選択回路によって選択用トランジスタ11が選択され、選択用トランジスタ11が導通状態となり、一方、第1の電源61から、書込み/読出しコラム選択回路を介し、更には、第1の磁化参照層32(あるいは第2の磁化参照層42)を介して注入された電子は、スピンフィルターとして機能する第1の磁化参照層32(あるいは第2の磁化参照層42)にてスピン分極され、偏極スピン電流となって磁化反転層20へと流入する。伝導電子(s電子)と磁化反転層20におけるd電子間の相互作用(sd-interaction)により磁気モーメントにスピントルクが生じ、磁化反転の駆動力となる。磁化反転層20におけるスピントルクは磁化反転層20と第1の磁化参照層32との界面近傍(あるいは、磁化反転層20と第2の磁化参照層42との界面近傍)にて生じ、第1の磁化参照層32(あるいは第2の磁化参照層42)の上方の磁化反転層20の部分の磁化を反転させ、磁化反転層20内に磁壁が生成される。そして、第1の磁化参照層32(あるいは第2の磁化参照層42)から磁化反転層20に注入された偏極スピン電流はこの磁壁を押し流し、最終的に、磁化反転層20の全ての磁化が反転する。第1の磁化参照層32(あるいは第2の磁化参照層42)から磁化反転層20へと電子が流れると、磁化反転層20の磁化方向は、第2の磁化参照層42(あるいは第1の磁化参照層32)の磁化方向と平行になる。従って、第1の磁化参照層32の磁化方向と、第2の磁化参照層42の磁化方向を逆向き(反平行)に設定することで、第1の電極34と第2の電極44との間に流す電流の方向を変えることによって、磁化を反転させることができる。第1の電極34及び第2の電極44へ印加する電圧の一例として、第1の電極34へ印加する電圧V1=+1ボルト、第2の電極44へ印加する電圧V2=0ボルトの組合せ、及び、第1の電極34へ印加する電圧V1=−1ボルト、第2の電極44へ印加する電圧V2=0ボルトの組合せを挙げることができる。
更には、磁化反転層20に情報を書き込むとき、第3の電極51に電圧を印加することで、磁化反転層20における磁気異方性を制御し、以て、書込み電流(スピン注入磁化反転の臨界電流Ic)を低減することができる。
即ち、第3の電極51に、磁化反転層20への情報の書込み時、適切な電圧(例えば、−1ボルト)を第2の電源62から印加する。ここで、磁化反転層20は接地されている。より具体的には、磁化反転層20は、導電性の第2の非磁性膜41、第2の磁化参照層42、第2の反強磁性層43、第2の電極44を介して、接地されている。但し、どの層あるいは膜を接地してもよい。従って、磁化反転層20と絶縁膜50との界面近傍の磁化反転層20には、第3の電極51への電圧印加により非磁性の絶縁膜50を介して膜面垂直方向に均一な電界が加わる。その結果、磁化反転層20と絶縁膜50との界面近傍における電子分布が変化し、絶縁膜50との界面近傍における磁化反転層20には面直方向の磁気異方性が誘導され、磁化反転層20の面内磁気異方性が弱められる結果、ナノ秒オーダーの書込み時間において、書込み電流(即ち、スピン注入磁化反転の臨界電流Ic)を数十μA以下に低減することができる。これにより、超低消費電力の高速大容量(ギガビット超)のMRAMアレイを実現することができる。尚、磁化反転層20への情報の書込み時、第3の電極51に何ら電圧を印加しない場合、書込み電流(即ち、スピン注入磁化反転の臨界電流I’c)は、数百μA〜数mAである。
一方、第1の電極34と第2の電極44との間に電流を流すことで、磁化反転層20に記憶された情報を読み出すことができる。具体的には、ロー選択回路によって選択用トランジスタ11が選択され、選択用トランジスタ11が導通状態となり、一方、第1の電源61から、書込み/読出しコラム選択回路を介して、第1の電極34と第2の電極44との間に電流を流すことで、磁化反転層20の磁化方向変化に伴う第1の電極34と第2の電極44間の抵抗値の変化を書込み/読出しコラム選択線における電位変化に基づき測定する。これによって、磁化反転層20に記録された情報が「0」であるか「1」であるかを判断することができる。
実施例1のスピン注入型磁気抵抗効果素子10にあっては、第3の電極51に電圧を印加しない場合の書込み電流(スピン注入磁化反転の臨界電流I’c)が十分に大きい(数百μA〜数mA)が故に、読出し電流Irに対する制限が事実上、無くなり、読出し電流Irを十分に大きく取ることができる。読出し電流Irを、書込み電流Icと等しくすることが可能であるし、更には、書込み電流Icより大きくすることも可能である。即ち、第3の電極51に電圧を印加しない状態における書込み電流I’cが、読出し電流Irの上限となる。従来の技術にあっては、書込み電流を低減すると、併せて、読出し電流も低減しなければならなかったが、本発明にあっては、このような制限は無い。更には、情報読出し時の誤書込みが無くなる。これにより、出力及びS/N比が向上し、ギガビット超の大容量記憶装置に必要なエラーレートを確保することができる。
このように、第3の電極51を設けることによって、読出し電流と書込み電流とを、それぞれ、独立して制御することが可能となり、例えば、読出し電流と書込み電流とを同一値に設定することも可能となる。読出し電流と書込み電流を同一値とすれば、スピン注入型磁気抵抗効果素子10の制御回路(駆動回路)及び制御ロジック回路の簡略化、面積の縮小化を図ることができる。その結果、周辺回路の削減、チップにおいて占めるメモリ部の割合を大きくすることができ、大容量化に貢献する。また、従来の技術のように、読出し電流を書込み電流の数分の一にする必要がないため、高い出力が得られる。信号出力の観点からは読出し電流は大きい方が望ましい。第1の電極34と第2の電極44との間に流し得る電流量は、選択用トランジスタ11のブレークダウン電圧と、絶縁障壁膜である第1の非磁性膜31の絶縁破壊電圧の内の、低い方によって規定される。ギガビット超の大容量化に対応した配線幅の縮小に伴い、選択用トランジスタ11のゲート電極104の幅や各種配線は100nm程度になり、この場合、選択用トランジスタ11のブレークダウン電圧以下で流せる電流は100μA以下になる。そして、これらの条件を満たすため、実施例1にあっては、書込み電流及び読出し電流を共に50μAとしている。
また、書込み電流(スピン注入磁化反転の臨界電流Ic)を低減できるため、第3の電極51に電圧を印加しない状態における書込み電流(スピン注入磁化反転の臨界電流I’c)を過剰に低減する必要がなくなる。その結果、スピン注入型磁気抵抗効果素子の設計自由度が高くなる。即ち、磁化反転層20の体積Vや飽和磁化Ms(磁化反転層20の単位体積当たりの磁気モーメント)の過剰な低減が不要となるため、臨界電流I’cの過剰な低減を試みたときの熱揺らぎ耐性の低下を、確実に防止することができる。また、磁化反転層20を構成する材料の選択自由度が高くなり、例えば、飽和磁化Msの高い磁性材料を用いることが可能となる。また、スピン注入磁化反転効率向上のための複雑な多層膜構造を簡略化できるので、スピン注入型磁気抵抗効果素子の製造が容易となり、スピン注入型磁気抵抗効果素子の製造歩留りも向上する。
尚、温度依存性を除いたスピン注入磁化反転の臨界電流I’c0の制御因子は、
I’c0=e(Ms・V/μB)(α・γ・Heff)/g
と表すことができる。ここで、
e :素電荷
μB :ボーア磁子
α :制動係数(ギルバートのダンピング係数)
γ :磁気ジャイロ定数
eff:有効磁界(外部磁界+磁化容易軸方向の異方性磁界+膜厚方向反磁界)であり、スピン注入磁化反転の効率を表す関数
g :スピントランスファー効率の関数
である。
実施例1にあっては、磁化反転層20、第1の磁化参照層32及び第2の磁化参照層42は、例えば、Co、Co−Fe、Ni−Fe、Co−Fe−B等の磁性材料から構成されている。一方、第1の非磁性膜31及び非磁性の絶縁膜50は、AlOX、MgO、SiO2、TiO2、Cr23等の絶縁材料から構成されている。更には、第2の非磁性膜41は、Cu、Ru等の導電性材料から構成されている。第1の電極34、第2の電極44、第3の電極51は、Cu、Au等から成り、あるいは又、CrやTi等の下地層と、その上に形成されたCu層、Au層等から構成されている。第1の反強磁性層33及び第2の反強磁性層43は、Mn−Ir、Pt−Mn等から成る。第1の電極34と第1の反強磁性層33との間、第2の電極44と第2の反強磁性層43との間には、Ta、Cr、Ti等から成る下地膜を形成してもよい。
第3の電極51は、図3に示すように、スピン注入型磁気抵抗効果素子毎に設けてもよいし、複数のスピン注入型磁気抵抗効果素子の集合体であるスピン注入型磁気抵抗効果素子アレイに共通して設けてもよい。即ち、複数のスピン注入型磁気抵抗効果素子に対して共通化された第3の電極51を設けてもよい。尚、図2の等価回路図は、この状態を示している。第3の電極51をスピン注入型磁気抵抗効果素子毎に設ける場合、各第3の電極51を、スイッチング素子(例えば、FETから成る)63を介して第2の電源62に接続し、磁化反転層20への情報の書込み時、このスイッチング素子をオン状態とすることで、第3の電極51に適切な電圧を第2の電源62から印加すればよい。
ここで、実施例1にあっては、第1の非磁性膜31を絶縁材料から構成しているが故に、第1の磁化参照層32、第1の非磁性膜(絶縁障壁膜)31、及び、磁化反転層20によって、TMR効果を有する積層構造が構成されている。尚、第1の磁化参照層32、第1の非磁性膜31、及び、磁化反転層20によって構成された積層構造を、便宜上、第1の積層構造と呼ぶ。従って、磁化反転層20に記憶された情報(磁化反転層20の磁化方向が、第1の磁化参照層32の磁化方向と平行である情報「0」、あるいは、反平行である情報「1」)を、磁化反転層20の抵抗値の違いとして読み取ることができる。云い換えれば、磁化反転層20の磁化方向が第1の磁化参照層32の磁化方向と平行であれば、磁化反転層20は低抵抗を示し、磁化反転層20の磁化方向が第1の磁化参照層32の磁化方向と反平行であれば、磁化反転層20は高抵抗を示す。また、第2の非磁性膜41を導電性材料から構成しているが故に、場合によっては、第2の磁化参照層42、第2の非磁性膜41、及び、磁化反転層20によって、GMR効果を有する積層構造が構成されている。尚、第2の磁化参照層42、第2の非磁性膜41、及び、磁化反転層20によって構成された積層構造を、便宜上、第2の積層構造と呼ぶ。第1の磁化参照層32の磁化方向は、第2の磁化参照層42の磁化方向と逆方向であるが故に、GMR効果を有する第2の積層構造は、TMR効果を有する第1の積層構造における抵抗値変化を打ち消す作用をする。即ち、第1の磁化参照層32(第2の磁化参照層42)の磁化方向と磁化反転層20の磁化方向とが平行(反平行)である場合、第2の磁化参照層42(第1の磁化参照層32)の磁化方向と磁化反転層20の磁化方向とが反平行(平行)となる。しかしながら、TMR効果に基づく抵抗変化率(TMR比)は数十%〜数百%であり、GMR効果に基づく抵抗変化率(GMR比)の数%と比較して、数十倍〜数百倍の相違があるため、TMR効果を有する第1の積層構造における抵抗値変化に及ぼすGMR効果を有する第2の積層構造の影響は無視できる。ここで、第2の積層構造は、必ずしも、GMR効果を有する積層構造として機能する必要はなく、第2の非磁性膜41を構成する材料(例えば、タングステン)によってはGMR効果を有していない積層構造となる場合もあるが、問題はない。尚、第1の積層構造及び第2の積層構造を、どちらも、例えば、TMR効果を有する積層構造としたのでは、第1の積層構造における抵抗値変化を第2の積層構造が打ち消してしまい、抵抗値の変化を知ることができなくなる。
磁化反転層20の長さL1、幅Wは、それぞれ、例えば、150〜200nm、50nmであり、厚さは数nm程度である。磁化反転層20の面内形状に適当なアスペクト比(長軸長L1/短軸長Wであり、例えば3程度)を付与することによって、形状磁気異方性(一軸磁気異方性)を持たせ、また、磁化反転層20の大きさを100nmオーダーまで微細化することによって、磁化反転層20の単磁区化を促進している。そして、以上によって、「0」,「1」の2値情報に対応する2つの安定した磁化状態を得ることができる。尚、磁気的安定性は、磁化反転層20の単位体積当たりの磁気異方性エネルギーKuで表される。スピン注入型磁気抵抗効果素子10の有する磁気異方性エネルギーは、磁気異方性エネルギーKuと、磁化反転層20の体積Vとの積である。磁化反転層20が単磁区で一軸異方性を有する場合、
u=Ms・Hc/2
で表すことができる。ここで、Msは、磁化反転層20を構成する磁性材料の飽和磁化値であり、Hcは、磁化反転層20を構成する磁性材料の保磁力である。
また、書込み電流(スピン注入磁化反転の臨界電流)は磁化反転層20の体積Vに比例するため、実用的な書込み電流とするために、磁化反転層20の長さL1を、100nmのオーダーまで小さくしている。但し、磁化反転層20の体積Vが小さすぎると、上述した磁化反転層20の磁気異方性エネルギーが減少し、メモリ素子としての信頼性を保つために必要な熱揺らぎ耐性が得られなくなる虞がある。実施例1にあっては、以上の条件、及び、第1の磁化参照層32及び第2の磁化参照層42の2つの磁化参照層32,42を磁化反転層20の両端部分に配置することが必要であるため、磁化反転層20の長さL1を150〜200nmとしている。
尚、熱揺らぎ耐性は、先に説明したとおり、Ku・V/kB・Tとして定義され、実用的には、Ku・V/kB・T>40程度が必要とされる。
磁化参照層32,42の長さL2は、実施例1にあっては、50〜70nmであり、磁化反転層20の両端に収まるよう加工されている。磁化参照層32,42の加工時、その下に形成されている第1の反強磁性層33及び第2の反強磁性層43(以下、第1の反強磁性層33及び第2の反強磁性層43を総称して、反強磁性層33,43と呼ぶ場合がある)にまで加工が及んでも(図4のスピン注入型磁気抵抗効果素子の概念図における、矢印「X」で示す領域を参照)、問題はない。第1の磁化参照層32と第1の反強磁性層33との界面、及び、第2の磁化参照層42と第2の反強磁性層43との界面における交換結合により、磁化参照層32,42の磁化は一方向に固定されている。また、磁化参照層32,42の大きさを小さくすることで、磁化参照層32,42の単磁区化を促進している。これらにより、磁化参照層32,42内の磁化は一方向に揃い、良質なスピンフィルター、即ち、スピン注入源となる。磁化反転層20と重複する磁化参照層32,42の部分内における磁化が一方向に揃いさえすれば、磁化参照層32,42の形状、大きさは、本質的に任意である。更には、磁化参照層32,42が反強磁性層33,43によって十分強く交換結合されている場合、磁化参照層32,42の形状異方性は必ずしも必要ではない。反強磁性層33,43は、磁化参照層32,42の全面と接触しており、反強磁性層33,43の大きさは、磁化参照層32,42の大きさと同じか、それよりも大きい。
また、図5の(A)の概念図を示し、及び、図5の(B)に磁化反転層20、第1の磁化参照層32及び第2の磁化参照層42等の模式的な配置図を示すように、磁化参照層32,42の端面が磁化反転層20の端面と一致していなくともよく、磁化参照層32,42は、本質的に、任意の大きさ、形状とすることができる。但し、磁化反転層20と重複する磁化参照層32,42の部分の磁化は一方向に揃っていることが必要とされるが故に、磁化参照層32,42を任意の形状、大きさとするためには、磁化参照層32,42は、反強磁性層33,43との間で交換結合されていることが望ましい。また、磁化参照層32,42の端面と、反強磁性層33,43の端面とは、一致していなくともよい。更には、図5の(A)及び(B)に示した例に対して、図4に示した矢印「X」で示す領域の形態を適用することもできる。
磁化参照層32,42が単層膜の場合、磁化参照層32,42の膜厚は、10nm程度とすることが望ましい。磁化参照層32,42と磁化反転層20とが重複する領域の大きさが50〜70nm×50nmと小さいため、磁化参照層32,42の膜厚が数十nm程度、あるいはそれ以上に厚くなると、面内磁気異方性が低下すると共に、磁化参照層32,42の端部における反磁界が増加し、磁化参照層32,42の端部における磁化配列が乱れ易くなる。更には、磁化参照層32,42と反強磁性層33,43との間の交換結合磁界強度は、磁化参照層32,42の膜厚増加に反比例して減少するため、磁化参照層32,42の膜厚が厚くなるほど、磁化参照層32,42の内部(特に端部)の磁化を一方向に揃えることが困難となる。加えて、外乱磁界による磁化参照層32,42内の磁化の乱れも生じ易くなる。一方、磁化参照層32,42の膜厚が薄くなりすぎると、スピンフィルターとしての効果が減少するため、磁化参照層32,42が単層膜の場合、磁化参照層32,42にあっては、スピン拡散長程度の膜厚を確保しておくことが望ましい。スピン拡散長は、磁化参照層32,42を構成する磁性材料によって異なり、また、隣接あるいは近傍した膜の材料によっても変化する。従って、磁化参照層32,42の膜厚は、以上に説明した種々の条件を満足するように、使用する磁性材料、層構成を考慮して、適宜、決定する必要がある。
第1の磁化参照層32と第2の磁化参照層42との間の距離L3は、実施例1では、50〜60nm程度である。第1の磁化参照層32と第2の磁化参照層42とが物理的に分離していれば、第1の磁化参照層32と第2の磁化参照層42との間の距離L3は、本質的に、任意の値とすることができる。但し、接近しすぎると、第1の磁化参照層32と第2の磁化参照層42とが向き合う端部における磁極が反発し、第1の磁化参照層32と第2の磁化参照層42の磁化方向を乱す虞がある。即ち、互いに、一軸上で反平行に向くことが困難になる虞がある。磁極反発による磁化の乱れは、磁化参照層32,42の磁化を反強磁性層33,43との交換結合で固定することでかなり抑制できる。後述する実施例2において説明するように、第1の磁化参照層32及び第2の磁化参照層42のどちらか一方を、反強磁性的結合の積層フェリ構造とすれば、正味の磁化が極めて小さくなるため、より有効的である。
第1の積層構造の抵抗値は、例えば、20kΩであり、情報の書込み/読出しのために、第1の電極34と第2の電極44との間に1ボルトを印加する場合、第1の積層構造に流れる電流は50μAである。実施例1にあっては、書込み電流Icを数十μAまで低減することができるため、第1の積層構造(より具体的には、第1の非磁性膜31)の面積抵抗値R・A(第1の非磁性膜31の抵抗値×第1の非磁性膜31の面積)を、数十Ω・μm2(例えば、50Ω・μm2)に高めることができる。このような面積抵抗値R・Aの値は、従来のスピン注入磁化反転が可能なTMR効果を有する積層構造における面積抵抗値R・Aの値の約10倍である。従って、絶縁障壁膜である第1の非磁性膜31を過剰に薄くする必要が無くなり、第1の非磁性膜31の電気的信頼性及び耐電圧を向上させることができ、更には、TMR効果を有する第1の積層構造の信頼性の向上を図ることができ、しかも、TMR効果を有する第1の積層構造の形成も容易になり、スピン注入型磁気抵抗効果素子10の製造歩留りも向上する。面積抵抗値R・Aの値が概ね50Ω・μm2の絶縁材料から成る第1の非磁性膜31の絶縁破壊電圧は、第1の非磁性膜31を構成する絶縁材料及び膜質に依るが、例えば、AlOXから構成した場合、1.数ボルト程度であり、書込み/読出しのための印加電圧1ボルトといった値は、大容量メモリデバイスにおける書込み/読出し電圧として、十分に信頼性を維持できる電圧である。
尚、TMR効果を有する第1の積層構造の信頼性は、極薄の第1の非磁性膜31によってほぼ決まる。第1の積層構造の低抵抗化のためには第1の非磁性膜31を薄くすることが必要とされ、それに伴い、第1の非磁性膜31の絶縁破壊電圧が低下し、また、繰り返しの電流注入による第1の非磁性膜31の劣化が顕著になる。本発明にあっては、書込み電流を減少させることができる結果、第1の非磁性膜31の抵抗をより高くすることでき、従って、第1の非磁性膜31の膜厚をより厚くすることができる。その結果、第1の非磁性膜31の絶縁破壊電圧値も増加するため、相乗効果で、TMR効果を有する第1の積層構造の信頼性が向上する。
また、第1の非磁性膜31の高抵抗化、及び、読出し電流Irを増加させることができるが故に、出力及びS/N比が向上する。従来、TMR効果を有する第1の積層構造においてスピン注入磁化反転を行うためには、第1の非磁性膜31の絶縁破壊を防ぐため、面積抵抗値R・Aを10Ω・μm2程度以下にすることが必要とされたが、実施例1にあっては、書込み電流を数十μA以下にすることができるため、面積抵抗値R・Aを数十Ω・μm2程度にすることが可能となる。そして、読出し電流Irの増加と相まって、出力電圧及びS/N比の向上を図ることができる。
第1の磁化参照層32の磁化方向と、第2の磁化参照層42の磁化方向とを逆方向(反平行)とするための一手段として、以下の方法を挙げることができる。即ち、例えば、ブロッキング温度(磁化参照層と、この磁化参照層に隣接した反強磁性層との間の交換結合が消失する温度)が異なる、第1の磁化参照層32/第1の反強磁性層33、第2の磁化参照層42/第2の反強磁性層43の組み合わせを用いる方法である。具体的には、例えば、第1の反強磁性層33をMn−Irから構成し、第2の反強磁性層43をPt−Mnから構成すればよい。そして、交換結合を発現させるための磁場中熱処理の温度及び磁界方向を制御することで、冷却後の交換結合(一方向異方性)の方向を逆向き(反平行)にすることができる。あるいは又、後述する実施例2のように、第1の磁化参照層32及び第2の磁化参照層42の内のいずれか一方を、積層フェリ構造とすれば、積層フェリ構造を有していない磁化参照層の磁化方向と、積層フェリ構造を有している磁化参照層における磁化反転層20に隣接していない層の磁化方向は、同じ方向となる一方、積層フェリ構造を有している磁化参照層における磁化反転層20に隣接している層の磁化方向は、逆方向となる。尚、この場合には、反強磁性層33,43を構成する反磁性材料として、同じ反磁性材料を用いることができる。
実施例2は、実施例1の変形である。実施例2のスピン注入型磁気抵抗効果素子が実施例1のスピン注入型磁気抵抗効果素子と相違する点は、第1の磁化参照層及び第2の磁化参照層の内のいずれか一方、具体的には、実施例2にあっては、第1の磁化参照層132が積層フェリ構造を有する点にある。実施例2のスピン注入型磁気抵抗効果素子の一部分の概念図を図6の(A)に示し、実施例2のスピン注入型磁気抵抗効果素子における第1の磁化参照層132等の拡大された概念図を図6の(B)に示す。但し、第2の磁化参照層42が積層フェリ構造を有する構成とすることもできる。
実施例2にあっては、第1の磁化参照層132は、より具体的には、第1強磁性材料層(スピンフィルター)132A、非磁性スペーサ層132B、及び、第2強磁性材料層132Cの積層構造から構成されている。第1強磁性材料層132Aは、一方の面が第1の非磁性膜31と接しており、他方の面が非磁性スペーサ層132Bと接している。一方、第2強磁性材料層132Cは、一方の面が非磁性スペーサ層132Bと接しており、他方の面が第1の反強磁性層33と接している。Ruから成る非磁性スペーサ層132Bの厚さを0.8nm程度とすることで、第1強磁性材料層132Aと第2強磁性材料層132Cとは、非磁性スペーサ層132Bを介して、反強磁性的な層間交換結合をする。尚、このような現象は、RKKY(Ruderman-Kittle-Kasuya-Yoshida)相互作用と呼ばれる。ここで、Ruは、RKKY的相互作用が最も強く働く材料とされている。
第2強磁性材料層132Cと、第2強磁性材料層132Cとの界面近傍における第1の反強磁性層33の磁化方向、及び、第2の磁化参照層42と、第2の磁化参照層42との界面近傍における第2の反強磁性層43の磁化方向は、同じ方向(平行)である。即ち、強磁性材料層あるいは磁化参照層と反強磁性層との界面における交換結合による一方向異方性は、同じ向きである。一方、第2強磁性材料層132Cの磁化方向と第1強磁性材料層132Aの磁化方向は、逆方向(反平行)である。
第1の磁化参照層及び第2の磁化参照層の内のいずれか一方を積層フェリ構造にすることで、磁場中熱処理後の第2強磁性材料層132Cの磁化方向と第1強磁性材料層132Aの磁化方向とは必然的に逆向き(反平行)になるため、スピンフィルターとして機能する第1強磁性材料層132Aの磁化方向と、第2の磁化参照層42の磁化方向とは、自ずから、逆方向(反平行)となる。尚、この場合、第1の反強磁性層33及び第2の反強磁性層43は、同一の反強磁性層とすることができる。第1の磁化参照層、第2の磁化参照層のどちらを積層フェリ構造としてもよいが、TMR効果を有する第1の積層構造を積層フェリ構造とすることが、経験的に、好ましいと云える。
積層フェリ構造を採用することで、2層の磁性層(第2強磁性材料層132C及び第1強磁性材料層132A)の磁化が反強磁性的に結合するが故に、第2強磁性材料層132C及び第1強磁性材料層132Aの端部における正味の磁極の発生が極めて少なくなる。これにより、第1強磁性材料層132Aの端部における磁化の乱れ(磁化容易軸からのずれ)が事実上消失し、第1強磁性材料層132A全面が良好なスピンフィルターとして機能する。また、第1の磁化参照層132と第2の磁化参照層42との間の距離L3が短くなっても(接近しても)、片方の磁化が殆ど無くなるので、磁気的な反発、それによる磁化の乱れが生じ難い。更には、第1の磁化参照層132は全体としてほぼ反強磁性構造となっているため、第2の磁化参照層42からの磁界、あるいは、外部磁界による影響を受け難い。層間交換結合磁界強度は、実施例1において説明した単層の第1の磁化参照層32と第1の反強磁性層33とにおける交換結合磁界強度より大きく、これによっても、第1強磁性材料層132Aの単磁区化が強まる。
更には、積層フェリ構造とすることで、第1強磁性材料層132Aや第2強磁性材料層132Cの膜厚を2nm〜3nmと薄くすることができる。そして、膜厚が磁性層のスピン拡散長より小さくても、スピンフィルターとして機能し得る。第1の反強磁性層33と接する第2強磁性材料層132Cの厚さを単層膜の場合(実施例1参照)のようにスピン拡散長より大きくしなくてもよいため、第2強磁性材料層132Cと第1の反強磁性層33との間の交換結合により、第2強磁性材料層132Cに働く交換結合磁界を高く保つことができる。第2強磁性材料層132Cと第1の反強磁性層33との間の交換結合磁界は、第2強磁性材料層132Cの膜厚に反比例するからである。尚、積層フェリ構造を形成する第1強磁性材料層132A及び第2強磁性材料層132Cの膜厚が厚すぎると、偏極スピン電流の分極率を低下させる場合があるため、第1強磁性材料層132A及び第2強磁性材料層132Cの膜厚は、2nm〜3nm程度であることが望ましい。
第1強磁性材料層132Aの膜厚と、第2強磁性材料層132Cの膜厚とが同じ値である場合、積層反フェロ構造となるが、本質は変わらない。
第1の磁化参照層及び第2の磁化参照層の内のいずれか一方が静磁結合構造を有する構成とすることもできる。以下の説明においては、第1の磁化参照層が静磁結合構造を有するものとする。そして、これによっても、第1の磁化参照層132を構成する第1強磁性材料層132Aの磁化方向と、第2強磁性材料層132Cの磁化方向とを逆方向(反平行)とすることができる。但し、静磁結合構造を有するものとする場合には、第1強磁性材料層132Aの端面と第2強磁性材料層132Cの端面とが揃っていることが必要とされる。上述したRKKY的層間交換結合は界面を通じての結合であるため、第1強磁性材料層132Aの端面と第2強磁性材料層132Cの端面とがずれていても結合は生じる。静磁結合構造の場合、非磁性スペーサ層132BをRuから構成する必要はなく、任意の非磁性材料から構成することができる。通常、静磁結合構造に基づく反平行配列は、積層フェリ構造とは呼ばない。2層の磁性層の端面が近接している場合、積層フェリ構造は、静磁結合による反平行結合をも包含する。
実施例2のスピン注入型磁気抵抗効果素子の変形例における第2の磁化参照層142等の拡大された概念図を図7に示す。この変形例にあっては、第2の磁化参照層142も積層フェリ構造を有する。ここで、第1の磁化参照層132は、第1強磁性材料層132A/非磁性スペーサ層132B/第2強磁性材料層132Cの3層構成であるが、第2の磁化参照層142は、第1強磁性材料層142A/第1非磁性スペーサ層142B/第2強磁性材料層142C/第2非磁性スペーサ層142D/第3強磁性材料層142Eの5層構成である。このような構成にすることで、第1の磁化参照層132を構成する第1強磁性材料層132Aの磁化の方向と、第2の磁化参照層142を構成する第1強磁性材料層142Aの磁化の方向とを、1回の磁場中熱処理により容易に反平行とすることができる。即ち、第1の磁化参照層132を構成する第2強磁性材料層132Cの磁化の方向と、第2の磁化参照層142を構成する第3強磁性材料層142Eの磁化の方向とを平行に保ちつつ、第1強磁性材料層142Aと第1強磁性材料層132Aの磁化方向を互いに逆向きにできる。第1の磁化参照層及び第2の磁化参照層において、磁化反転層20と第1の非磁性膜あるいは第2の非磁性膜を介して対向する強磁性材料層の磁化の方向が反平行であり、反強磁性層と接する強磁性材料層の磁化の方向が平行であるといった条件を満足する限り、第1の磁化参照層132を構成する層数、第2の磁化参照層142を構成する層数は、3層及び5層に限定されるものではない。
実施例2、あるいは、後述する実施例3、実施例4、あるいは、これらの実施例の各種変形例における第1の磁化参照層、第2の磁化参照層の構造に対して、図4あるいは図5の(A)、(B)に示した実施例1の変形例を適用することもできる。
実施例3も、実施例1の変形である。実施例3のスピン注入型磁気抵抗効果素子が、実施例1のスピン注入型磁気抵抗効果素子と相違する点は、第1の磁化参照層32及び第2の磁化参照層42が、十分強い磁気異方性エネルギー(Ku・V)を有しており、第1の反強磁性層33及び第2の反強磁性層43が省略されている点にある。実施例3のスピン注入型磁気抵抗効果素子の概念図を図8の(A)に示す。
ここで、磁気異方性エネルギー(Ku・V)が「十分強い」とは、
(1)磁化反転層20と重複する第1の磁化参照層32及び第2の磁化参照層42の部分においても、磁化方向が磁化反転層20の磁化容易軸と平行であり得ること、即ち、磁化反転層20の端部の反磁界に抗して、磁化参照層32,42が単磁区であること
(2)磁化参照層32,42の熱揺らぎ耐性に関して、Ku・V/kB・T>40を満足すること
を意味する。
このような、十分強い磁気異方性エネルギー(Ku・V)を有する磁化参照層32,42は、
(a)磁化参照層32,42における形状磁気異方性、及び/又は、結晶磁気異方性を高める。
(b)磁化参照層32,42を構成する磁性材料の飽和磁化を大きくする。
(c)磁化参照層32,42の大きさを100nmオーダーとする。
等の手段によって、達成することが可能となる。
反強磁性層33,43が存在しない場合に第1の磁化参照層32の磁化方向と第2の磁化参照層42の磁化方向とを反平行とするためには、例えば、以下の方法を採用すればよい。即ち、厚さt1の第1の磁化参照層32と、厚さt2の第2の磁化参照層42を形成する。但し、t2の値はt1と等しくなく、より具体的には、t1>t2とする。第1の磁化参照層32を構成する磁性材料と、第2の磁化参照層42を構成する磁性材料とは、同じとすることができる。磁化参照層32,42のそれぞれの保磁力Hc1,Hc2は、磁化参照層32,42を構成する磁性材料の飽和磁化M1s,M2sと、磁化参照層32,42の膜厚t1,t2の積で表される。ここで、Hc1>Hc2としたとき、H>Hc1(=M1s・t1)の磁界を左向きに磁化参照層32,42に加える。これによって、磁化参照層32,42の磁化の方向は、図8の(B)に示すように、左向きとなる。次いで、Hc1>H’>Hc2(=M2s・t2)の磁界を右向きに磁化参照層32,42に加えることで、磁化参照層32の磁化の方向は、図8の(C)に示すように、左向きのままであるが、磁化参照層42の磁化の方向は、図8の(C)に示すように、右向きとなる。こうして、第1の磁化参照層32の磁化方向と第2の磁化参照層42の磁化方向とを反平行とすることができる。
また、実施例2において説明したと同様に、スピン注入型磁気抵抗効果素子の一部分の概念図を図9の(A)に示し、スピン注入型磁気抵抗効果素子における第1の磁化参照層232等の拡大された概念図を図9の(B)に示すように、第1の磁化参照層及び第2の磁化参照層の内のいずれか一方が積層フェリ構造を有する構成とすれば(図示した例では、第1の磁化参照層232が積層フェリ構造を有する)、第1の磁化参照層232及び第2の磁化参照層42を共に飽和させることができる磁界を第1の磁化参照層232及び第2の磁化参照層42に加えるだけで、第1の磁化参照層232を構成する第1強磁性材料層(スピンフィルター)232Aの磁化方向と、第2の磁化参照層42の磁化方向とは、反平行となる。尚、第2強磁性材料層232Cの磁化方向と、第2の磁化参照層42の磁化方向とは平行である。この際、第1強磁性材料層(スピンフィルター)232Aの飽和磁化をM1As、膜厚をt1A、第2強磁性材料層232Cの飽和磁化をM1Cs、膜厚をt1Cとしたとき、
1Cs・t1C>M1As・t1A
を満足することが必要とされる。
積層フェリ構造を採用することで、実施例2で述べたと同様の種々の効果を得ることができる。尚、第1の磁化参照層232における第1強磁性材料層(スピンフィルター)232Aの端面と、第2強磁性材料層232Cの端面が揃っていれば、静磁結合に基づき、反平行配列を実現することができ、この場合には、非磁性スペーサ層232Bを構成する材料は、Ruに限定されず、任意の非磁性材料とすることができる。
実施例4も、実施例1の変形である。実施例4のスピン注入型磁気抵抗効果素子が、実施例1のスピン注入型磁気抵抗効果素子と相違する点は、第1の磁化参照層332は積層フェリ構造(反強磁性的結合)を有し、第2の磁化参照層342は積層フェロ構造(強磁性的結合)を有する点にある。実施例4のスピン注入型磁気抵抗効果素子における第1の磁化参照層332等の拡大された概念図を図10の(A)に示し、第2の磁化参照層342等の拡大された概念図を図10の(B)に示す。
RKKY的層間交換結合強度(符号及び強度)は、Ruから成る非磁性スペーサ層332B,342Bの厚さに対して振動的に変化し、非磁性スペーサ層332B,342Bの厚さによって、第1の磁化参照層332を構成する第1強磁性材料層(スピンフィルター)332Aと第2強磁性材料層332Cとの結合状態を制御することができ、非磁性スペーサ層342Bの厚さによって、第2の磁化参照層342を構成する第1強磁性材料層(スピンフィルター)342Aと第2強磁性材料層342Cとの結合状態を制御することができる。具体的には、反強磁性的結合とする場合には、Ruから成る非磁性スペーサ層の厚さを、0.7nm〜0.8nmとし、強磁性的結合とする場合には、Ruから成る非磁性スペーサ層の厚さを、0.4nm〜0.5nm、あるいは又、1.数nmとすればよい。尚、正確な膜厚は実験により決定すればよい。
第1の磁化参照層332を積層フェリ構造(反強磁性的結合)とし、第2の磁化参照層342を積層フェロ構造(強磁性的結合)とすることによっても、第1の磁化参照層332を構成する第1強磁性材料層(スピンフィルター)332Aの磁化方向と、第2の磁化参照層342を構成する第1強磁性材料層(スピンフィルター)342Aの磁化方向とを反平行とすることができる。
尚、第1の電極34及び第2の電極44を、第1の磁化参照層332及び第2の磁化参照層342に直接、接続した構造を示したが、このような構造を、実施例1〜実施例3にも適用することができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した各種の積層構造、使用した材料等は例示であり、適宜、変更することができる。各実施例においては、第3の電極が最上層に位置する構造を有するスピン注入型磁気抵抗効果素子を説明したが、各層の積層順序を逆とし、第3の電極が最下層に位置する構造を有するスピン注入型磁気抵抗効果素子とすることもできる。更には、第3の電極を省略した構成、構造のスピン注入型磁気抵抗効果素子とすることもでき、このような構成、構造とすることで、例えば図11の(A)に示した従来のスピン注入型磁気抵抗効果素子と比較して、スピン注入磁化反転の効率向上を図ることができる。また、実施例においては、磁化の方向として、第1の方向と第2の方向が互いに離れる方向としたが、これとは逆に、第1の方向と第2の方向を互いに近づく方向とすることもできる(磁化配列としては相対的に等価である)。
実施例にあっては、スピン注入型磁気抵抗効果素子をMRAMに適用した例を説明したが、本発明のスピン注入型磁気抵抗効果素子を、電流センサーや電圧センサーに適用することができる。
本発明のスピン注入型磁気抵抗効果素子を、例えば、3値の電流センサーに適用する場合、第1の電極34及び第2の電極44を、電流センサーのプローブとして用いる。そして、電流測定前に、スピン注入型磁気抵抗効果素子の磁化反転層20に、予め、例えば、情報「0」を記録しておく。第1の電極34及び第2の電極44との間に流れる電流(電流センサーによって検出すべき電流)の値を、「i」とする。また、第3の電極51に何ら電圧を印加しない場合の書込み電流(即ち、スピン注入磁化反転の臨界電流)をI’c、第3の電極51に電圧を印加した場合の書込み電流(即ち、スピン注入磁化反転の臨界電流)をIc(<I’c)とする。そして、第3の電極51への電圧の印加の有無に応じて、以下の表1に掲げるように、磁化反転層20に記憶される情報が変化し、あるいは、変化しない。このように、第3の電極51への電圧の印加のタイミングと、磁化反転層20に記憶された情報の読出しのタイミングと、電流検出のタイミングとを調整することで、検出電流iの値が、i<Icであるか、Ic≦i<I’cであるか、I’c≦iであるかを、検出することができる。
Figure 2006269885
また、本発明のスピン注入型磁気抵抗効果素子を、例えば、2値の電圧センサーに適用する場合、第3の電極51を、電圧センサーのプローブとして用いる。そして、電流測定前に、スピン注入型磁気抵抗効果素子の磁化反転層20に、予め、例えば、情報「0」を記録しておく。第3の電極51に印加される検出すべき電圧を「v」とする。また、第3の電極51に「V3」(<0)を越える電圧が印加された場合の書込み電流(即ち、スピン注入磁化反転の臨界電流)をI’c、第3の電極51に「V3」以下の電圧が印加された場合の書込み電流(即ち、スピン注入磁化反転の臨界電流)をIc(<I’c)とする。そして、第1の電極34と第2の電極44との間に、電流I(Ic<I<I’c)を流した状態で、検出すべき電圧を第3の電極51に印加した後、磁化反転層20に記録された情報を読み出す。情報が「0」の場合、v>V3であると判断することができるし、情報が「1」の場合、v≦V3であると判断することができる。
図1の(A)は、実施例1のスピン注入型磁気抵抗効果素子の概念図であり、図1の(B)は、磁化反転層、第1の磁化参照層及び第2の磁化参照層の模式的な配置図である。 図2は、実施例1のスピン注入型磁気抵抗効果素子の等価回路である。 図3は、実施例1のスピン注入型磁気抵抗効果素子の模式的な一部断面図である。 図4は、実施例1のスピン注入型磁気抵抗効果素子の変形例の概念図である。 図5の(A)は、実施例1のスピン注入型磁気抵抗効果素子の別の変形例の概念図であり、図5の(B)は、図5の(A)に示した磁化反転層、第1の磁化参照層及び第2の磁化参照層の模式的な配置図である。 図6の(A)は、実施例2のスピン注入型磁気抵抗効果素子の一部分の概念図であり、図6の(B)は、実施例2のスピン注入型磁気抵抗効果素子における第1の磁化参照層等の拡大された概念図である。 図7は、実施例2のスピン注入型磁気抵抗効果素子の変形例における第2の磁化参照層等の拡大された概念図である。 図8の(A)は、実施例3のスピン注入型磁気抵抗効果素子の概念図であり、図8の(B)及び(C)は、実施例3のスピン注入型磁気抵抗効果素子において、第1の磁化参照層の磁化方向と第2の磁化参照層の磁化方向とを反平行とする方法を説明するための第1の磁化参照層及び第2の磁化参照層の模式図である。 図9の(A)は、実施例3のスピン注入型磁気抵抗効果素子の変形例の一部分の概念図であり、図9の(B)は、実施例3のスピン注入型磁気抵抗効果素子の変形例における第1の磁化参照層等の拡大された概念図である。 図10の(A)は、実施例4のスピン注入型磁気抵抗効果素子における第1の磁化参照層等の拡大された概念図であり、図10の(B)は、実施例4のスピン注入型磁気抵抗効果素子における第2の磁化参照層等の拡大された概念図である。 図11の(A)及び(B)は、スピン注入磁化反転を適用した従来の不揮発性磁気メモリ素子の概念図、及び、磁化反転層の模式的な平面図であり、図11の(C)は、スピン注入磁化反転を適用した従来の不揮発性磁気メモリ素子において、磁化参照層の磁化方向が反強磁性層との交換結合により固定されている状態を示す模式図であり、図11の(D)は、ダブル・スピンフィルター構造を有する不揮発性磁気メモリ素子の概念図である。
符号の説明
10・・・スピン注入型磁気抵抗効果素子、11・・・選択用トランジスタ、20・・・磁化反転層、20A・・・第1面、20B・・・第2面、31・・・第1の非磁性膜、32,132,232,332・・・第1の磁化参照層、33・・・第1の反強磁性層、34・・・第1の電極、41・・・第2の非磁性膜、42,342・・・第2の磁化参照層、43・・・第2の反強磁性層、44・・・第2の電極、50・・・絶縁膜、51・・・第3の電極、61・・・第1の電源、62・・・第2の電源、63・・・スイッチング素子、132A,232A,332A,342A・・・第1強磁性材料層(スピンフィルター)、132B,232B,332B,342B・・・非磁性スペーサ層、132C,232C,332C,342C・・・第2強磁性材料層、101・・・シリコン半導体基板、102・・・素子分離領域、103・・・ゲート絶縁膜、104・・・ゲート電極、105・・・ソース/ドレイン領域、106,108・・・層間絶縁層、107,109A,109B・・・コンタクトプラグ

Claims (11)

  1. (A)第1面、及び、該第1面と対向する第2面を有し、情報を記憶する磁化反転層、
    (B)磁化反転層の一端に、磁化反転層の第1面と対向して、第1の非磁性膜を介して配置され、第1の方向に磁化された第1の磁化参照層、
    (C)磁化反転層の他端に、磁化反転層の第1面と対向して、第1の磁化参照層と離間して、第2の非磁性膜を介して配置され、第1の方向とは反対方向の第2の方向に磁化された第2の磁化参照層、
    (D)第1の磁化参照層に電気的に接続された第1の電極、
    (E)第2の磁化参照層に電気的に接続された第2の電極、並びに、
    (F)磁化反転層の第2面と対向して、絶縁膜を介して配置された第3の電極、
    を備えていることを特徴とするスピン注入型磁気抵抗効果素子。
  2. 第1の電極あるいは第2の電極から、第1の磁化参照層あるいは第2の磁化参照層を介して、偏極スピン電流を磁化反転層内に注入することにより、磁化反転層における磁化の方向を第1の方向あるいは第2の方向とすることで、磁化反転層に情報が書き込まれることを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
  3. 第1の電極と第2の電極との間に流す電流の方向によって、磁化反転層に書き込まれる情報の値が制御されることを特徴とする請求項2に記載のスピン注入型磁気抵抗効果素子。
  4. 磁化反転層に情報を書き込むとき、第3の電極には電圧が印加されることを特徴とする請求項2に記載のスピン注入型磁気抵抗効果素子。
  5. 磁化反転層に情報を書き込むとき、磁化反転層は接地されていることを特徴とする請求項4に記載のスピン注入型磁気抵抗効果素子。
  6. 第1の磁化参照層、第1の非磁性膜、及び、磁化反転層によって、TMR効果を有する積層構造が構成されていることを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
  7. 第2の磁化参照層、第2の非磁性膜、及び、磁化反転層によって、GMR効果を有する積層構造が構成されていることを特徴とする請求項6に記載のスピン注入型磁気抵抗効果素子。
  8. 第1の磁化参照層と第1の電極との間には、第1の反強磁性層が形成されており、
    第2の磁化参照層と第2の電極との間には、第2の反強磁性層が形成されていることを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
  9. 第1の磁化参照層及び第2の磁化参照層の内のいずれか一方は、積層フェリ構造を有することを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
  10. 第1の磁化参照層及び第2の磁化参照層の内のいずれか一方は、静磁結合構造を有することを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
  11. 第1の磁化参照層は積層フェリ構造を有し、第2の磁化参照層は積層フェロ構造を有することを特徴とする請求項1に記載のスピン注入型磁気抵抗効果素子。
JP2005087950A 2005-03-25 2005-03-25 スピン注入型磁気抵抗効果素子 Pending JP2006269885A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005087950A JP2006269885A (ja) 2005-03-25 2005-03-25 スピン注入型磁気抵抗効果素子
US11/276,833 US7860351B2 (en) 2005-03-25 2006-03-16 Spin-injection magnetoresistance effect element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087950A JP2006269885A (ja) 2005-03-25 2005-03-25 スピン注入型磁気抵抗効果素子

Publications (1)

Publication Number Publication Date
JP2006269885A true JP2006269885A (ja) 2006-10-05

Family

ID=37082918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087950A Pending JP2006269885A (ja) 2005-03-25 2005-03-25 スピン注入型磁気抵抗効果素子

Country Status (2)

Country Link
US (1) US7860351B2 (ja)
JP (1) JP2006269885A (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP2008171945A (ja) * 2007-01-10 2008-07-24 Hitachi Ltd 磁気メモリ素子及び磁気メモリ装置
JP2008176908A (ja) * 2006-12-06 2008-07-31 Seagate Technology Llc 高周波場支援書込み装置
JP2008268219A (ja) * 2007-04-23 2008-11-06 Magic Technologies Inc 磁気センサおよびその製造方法、並びに電流検出方法および電流検出装置
JP2008286739A (ja) * 2007-05-21 2008-11-27 Mitsubishi Electric Corp 磁界検出器及び回転角度検出装置
JP2009021586A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 磁気抵抗素子
JP2009036770A (ja) * 2007-08-02 2009-02-19 Magic Technologies Inc 磁気センサおよびその製造方法
JP2009200216A (ja) * 2008-02-21 2009-09-03 Toshiba Corp 磁気記憶素子及び磁気記憶装置
JP2010219104A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2010219156A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁壁移動素子、及び、磁気ランダムアクセスメモリ
WO2011013412A1 (ja) * 2009-07-27 2011-02-03 富士電機ホールディングス株式会社 非接触電流センサ
JP2012186303A (ja) * 2011-03-04 2012-09-27 Toshiba Corp 磁気メモリ及び磁気メモリ装置
JPWO2011037143A1 (ja) * 2009-09-28 2013-02-21 日本電気株式会社 磁気メモリ
JP2013168667A (ja) * 2013-04-12 2013-08-29 Nec Corp 磁気抵抗効果素子及びmram
JP2013195594A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195589A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195593A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195590A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195591A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195592A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2014086640A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 磁性細線を有する磁気メモリおよびその書き込み方法
JP2014110419A (ja) * 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス
JP2015512159A (ja) * 2012-03-13 2015-04-23 イエダ リサーチ アンド ディベロップメント カンパニー リミテッド メモリーおよびロジックデバイスおよびその実行のための方法
JP2015138098A (ja) * 2014-01-21 2015-07-30 日本放送協会 磁気抵抗効果素子及び空間光変調器
JP2016063024A (ja) * 2014-09-17 2016-04-25 国立大学法人東京工業大学 3層構造、これを用いた5層磁気トンネル接合素子、及び磁気メモリ装置
JP2016174103A (ja) * 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
WO2018189964A1 (ja) * 2017-04-14 2018-10-18 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099368B2 (ja) 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
US7678475B2 (en) * 2006-05-05 2010-03-16 Slavin Andrei N Spin-torque devices
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
US20090027811A1 (en) * 2007-07-27 2009-01-29 Magic Technologies, Inc. Spin transfer MRAM device with reduced coefficient of MTJ resistance variation
US7697313B2 (en) * 2007-10-16 2010-04-13 Qimonda Ag Integrated circuit, memory cell, memory module, method of operating an integrated circuit, and method of manufacturing a memory cell
JP5017135B2 (ja) * 2008-02-07 2012-09-05 株式会社東芝 半導体装置
US7505308B1 (en) * 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
US8760817B2 (en) * 2009-05-22 2014-06-24 HGST Netherlands B.V. Three-terminal design for spin accumulation magnetic sensor
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8270208B2 (en) 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
JP2011222546A (ja) * 2010-04-02 2011-11-04 Tdk Corp スピン伝導素子
US8482967B2 (en) 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
JP2012160671A (ja) * 2011-02-02 2012-08-23 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8207757B1 (en) 2011-02-07 2012-06-26 GlobalFoundries, Inc. Nonvolatile CMOS-compatible logic circuits and related operating methods
KR101274765B1 (ko) * 2011-04-27 2013-06-14 피씨엘 (주) 바이오칩 제조용 졸-겔 키트 및 이를 이용한 바이오 칩의 제조방법
US8553451B2 (en) * 2011-06-24 2013-10-08 Micron Technology, Inc. Spin-torque transfer memory cell structures with symmetric switching and single direction programming
US8860159B2 (en) 2011-10-20 2014-10-14 The United States Of America As Represented By The Secretary Of The Army Spintronic electronic device and circuits
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields
WO2013108357A1 (ja) * 2012-01-17 2013-07-25 株式会社日立製作所 スピントルクダイオード素子、整流器、発電モジュール
JP5579285B2 (ja) * 2013-01-21 2014-08-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリおよび磁気記録再生装置
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
US9577179B2 (en) 2013-02-07 2017-02-21 International Business Machines Corporation Electrostatically controlled magnetic logic device
JP6163038B2 (ja) * 2013-07-26 2017-07-12 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
JP6455804B2 (ja) * 2014-02-12 2019-01-23 Tdk株式会社 磁性素子
JP6226779B2 (ja) * 2014-03-10 2017-11-08 株式会社東芝 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
US20150333254A1 (en) * 2014-05-15 2015-11-19 Headway Technologies, Inc. Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
JP6193190B2 (ja) 2014-08-25 2017-09-06 株式会社東芝 磁気記憶素子および磁気メモリ
JP6523666B2 (ja) 2014-12-02 2019-06-05 東芝メモリ株式会社 磁気記憶素子および磁気メモリ
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US9799383B2 (en) * 2016-03-08 2017-10-24 Toshiba Memory Corporation Magnetic memory device
JP2017162970A (ja) * 2016-03-09 2017-09-14 株式会社東芝 磁気記憶装置
JP2018157091A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 磁気抵抗素子及び磁気メモリ
EP3460811B1 (en) 2017-09-20 2020-06-17 IMEC vzw Magnetic layer structure for magnetic tunnel junction device
US10648069B2 (en) 2018-10-16 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Monolayer-by-monolayer growth of MgO layers using Mg sublimation and oxidation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081445A (en) * 1998-07-27 2000-06-27 Motorola, Inc. Method to write/read MRAM arrays
JP4040414B2 (ja) * 2001-12-28 2008-01-30 株式会社東芝 磁気メモリ
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP5104753B2 (ja) * 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP2008176908A (ja) * 2006-12-06 2008-07-31 Seagate Technology Llc 高周波場支援書込み装置
JP2008171945A (ja) * 2007-01-10 2008-07-24 Hitachi Ltd 磁気メモリ素子及び磁気メモリ装置
JP2008268219A (ja) * 2007-04-23 2008-11-06 Magic Technologies Inc 磁気センサおよびその製造方法、並びに電流検出方法および電流検出装置
JP2008286739A (ja) * 2007-05-21 2008-11-27 Mitsubishi Electric Corp 磁界検出器及び回転角度検出装置
JP2009021586A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 磁気抵抗素子
JP4677018B2 (ja) * 2007-08-02 2011-04-27 マグアイシー テクノロジーズ インコーポレイテッド 磁気センサおよびその製造方法
JP2009036770A (ja) * 2007-08-02 2009-02-19 Magic Technologies Inc 磁気センサおよびその製造方法
JP2009200216A (ja) * 2008-02-21 2009-09-03 Toshiba Corp 磁気記憶素子及び磁気記憶装置
JP2010219156A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁壁移動素子、及び、磁気ランダムアクセスメモリ
JP2010219104A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁気メモリ素子、磁気メモリ、及びその製造方法
WO2011013412A1 (ja) * 2009-07-27 2011-02-03 富士電機ホールディングス株式会社 非接触電流センサ
JP5403056B2 (ja) * 2009-07-27 2014-01-29 富士電機株式会社 非接触電流センサ
US9939466B2 (en) 2009-07-27 2018-04-10 Iii Holdings 3, Llc Non-contact current sensor
EP2461168A4 (en) * 2009-07-27 2018-01-24 III Holdings 3, LLC Non-contact current sensor
US9041388B2 (en) 2009-07-27 2015-05-26 Iii Holdings 3, Llc Non-contact current sensor
JPWO2011037143A1 (ja) * 2009-09-28 2013-02-21 日本電気株式会社 磁気メモリ
JP5472832B2 (ja) * 2009-09-28 2014-04-16 日本電気株式会社 磁気メモリ
JP2012186303A (ja) * 2011-03-04 2012-09-27 Toshiba Corp 磁気メモリ及び磁気メモリ装置
JP2015512159A (ja) * 2012-03-13 2015-04-23 イエダ リサーチ アンド ディベロップメント カンパニー リミテッド メモリーおよびロジックデバイスおよびその実行のための方法
JP2013195594A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195591A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195590A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195593A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195589A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2013195592A (ja) * 2012-03-17 2013-09-30 Nippon Hoso Kyokai <Nhk> 光変調素子および空間光変調器
JP2014086640A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 磁性細線を有する磁気メモリおよびその書き込み方法
JP2014110419A (ja) * 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス
JP2013168667A (ja) * 2013-04-12 2013-08-29 Nec Corp 磁気抵抗効果素子及びmram
JP2015138098A (ja) * 2014-01-21 2015-07-30 日本放送協会 磁気抵抗効果素子及び空間光変調器
JP2016063024A (ja) * 2014-09-17 2016-04-25 国立大学法人東京工業大学 3層構造、これを用いた5層磁気トンネル接合素子、及び磁気メモリ装置
JP2016174103A (ja) * 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
US9698340B2 (en) 2015-03-17 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory
WO2018189964A1 (ja) * 2017-04-14 2018-10-18 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JPWO2018189964A1 (ja) * 2017-04-14 2020-02-20 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
US10916480B2 (en) 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
JP7003991B2 (ja) 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子

Also Published As

Publication number Publication date
US20060227466A1 (en) 2006-10-12
US7860351B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
US7860351B2 (en) Spin-injection magnetoresistance effect element
US9515254B2 (en) Storage element, memory and electronic apparatus
US10475474B2 (en) Storage element
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
TWI397069B (zh) Memory components and memory
US9984735B2 (en) Memory element and memory apparatus
KR101360991B1 (ko) 기억 소자 및 메모리
KR102369657B1 (ko) 자기 저항 소자 및 전자 디바이스
WO2017149874A1 (ja) 磁気抵抗素子及び電子デバイス
CN106887247B (zh) 信息存储元件和存储装置
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
KR20080084590A (ko) 기억 소자 및 메모리
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
WO2013080436A1 (ja) 記憶素子、記憶装置
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2006295001A (ja) 記憶素子及びメモリ
KR20070058364A (ko) 기억 소자 및 메모리
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
WO2020026637A1 (ja) 磁気抵抗効果素子及び磁気メモリ
WO2013080437A1 (ja) 記憶素子、記憶装置