JP2014110419A - スピントランスファートルク磁気メモリデバイス - Google Patents

スピントランスファートルク磁気メモリデバイス Download PDF

Info

Publication number
JP2014110419A
JP2014110419A JP2013190354A JP2013190354A JP2014110419A JP 2014110419 A JP2014110419 A JP 2014110419A JP 2013190354 A JP2013190354 A JP 2013190354A JP 2013190354 A JP2013190354 A JP 2013190354A JP 2014110419 A JP2014110419 A JP 2014110419A
Authority
JP
Japan
Prior art keywords
layer structure
spin
magnetic material
layer
topological
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013190354A
Other languages
English (en)
Other versions
JP6285130B2 (ja
Inventor
Soree Bart
バルト・ソレ
Marc Heyns
マルク・ヘインス
Geoffrey Pourtois
ジェフリー・プルトワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014110419A publication Critical patent/JP2014110419A/ja
Application granted granted Critical
Publication of JP6285130B2 publication Critical patent/JP6285130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】より効率的なSTT磁気メモリデバイスを提供する。
【解決手段】トポロジカル絶縁体層(4)および絶縁体層(5)の交互配列した層を含む第1層構造(6)および第2層構造(7)と、第1層構造(6)と第2層構造(7)との間に挟まれ、デバイスの値を表す磁化方向を有する磁気材料(2)とを備え、第1層構造(6)および第2層構造(7)の各トポロジカル絶縁体層(4)は、磁気材料と直接接触しているスピントランスファートルク磁気メモリデバイス(1)が開示される。
【選択図】図1

Description

本開示は、スピントランスファートルク(STT)磁気メモリデバイス、スピントランスファートルク(STT)磁気メモリデバイスの製造方法、およびスピントランスファートルク(STT)磁気メモリデバイスの動作方法に関する。
STT磁気メモリは、当業者に既に知られている。例えば、国際公開第2011075257A1号は、スピン偏極した電子流のソースと、メモリのビット値を表す磁化方向を有する磁気材料とを備えたスピントランスファートルク磁気メモリを記載している。スピン偏極した電子流のソースは、磁化層の形態であって、固定層と称され、そこをスピン偏極した電子流が通過する。磁気材料は、フリー層と称される隣の磁気層の形態である。スピン偏極した電子流のソースおよび磁気材料は、磁化方向において、スピン偏極した電子のスピンによって生ずるトルクによって、スピン偏極した電子のスピンの移行(transfer)を介して、磁気材料の磁化方向が制御可能なように互いに電気的に配置される。こうした構成は、磁化層から到来するスピン偏極した電子流が隣の磁気層を通過するようにすることによって達成される。
しかしながら、スピン偏極した電子流の生成は、国際公開第2011075257A1号に記載されているように、不充分であった。所望のスピンを有していない電子が固定層によって反射され、これは、固定層によって反射されたスピン偏極なしの電流の電子の約半分に対応する。電子の半分が固定層によって反射されるため、比較的大きな抵抗が固定層によって生成され、その結果、スピン偏極した電子流の生成がかなり非効率である。
従って、本開示の目的は、より効率的なSTT磁気メモリデバイスを提供することである。
第1発明態様によれば、スピントランスファートルク磁気メモリデバイスが開示される。
スピントランスファートルク磁気メモリデバイスは、第1層構造と、第2層構造とを備える。層構造は、トポロジカル(topological)絶縁体層および絶縁体層の交互配列した層を含む。該デバイスはさらに、第1層構造と第2層構造との間に挟まれ、デバイスの値を表す磁化方向を有する磁気材料を備える。第1層構造および第2層構造の各トポロジカル絶縁体層は、磁気材料と直接接触している。
異なる実施形態によれば、スピントランスファートルク磁気メモリデバイスは、第1層構造と第2層構造との間に電圧を印加するために、第1層構造への第1電気コンタクトと、第2層構造への第2電気コンタクトとをさらに備える。
異なる実施形態によれば、第1電気コンタクトおよび第2電気コンタクトは、それぞれ複数の第1トポロジカル電気コンタクトおよび第2トポロジカル電気コンタクトを備え、第1トポロジカル電気コンタクトおよび第2トポロジカル電気コンタクトは、それぞれ他の第1電気コンタクトおよび第2電気コンタクトから隔離され、第1層構造および第2層構造それぞれのトポロジカル絶縁体層と接続されている。
異なる実施形態によれば、第1層構造、第2層構造および磁気材料は、磁化方向において、スピン偏極した電子のスピンによって生ずるトルクによって、スピン偏極した電子のスピンの移行(transfer)を介して、磁気材料の磁化方向が制御可能なように互いに電気的に配置される。スピン偏極した電子流が、第1層構造と第2層構造との間に電圧を印加することによって、トポロジカル絶縁体層の表面に沿って発生する。
異なる実施形態によれば、スピン偏極した電子のスピンは、スピン偏極した電子流の方向に対して直交する方向にある。
異なる実施形態によれば、スピントランスファートルク磁気メモリデバイスは、第1層構造と第2層構造との間に電圧を印加して、印加電圧に関連して磁気材料の磁化方向を制御するための電圧印加手段をさらに備える。
異なる実施形態によれば、磁気材料の磁化方向の制御性は、第1層構造と第2層構造との間に印加される電圧と関連付けられる。
異なる実施形態によれば、磁気材料は、強磁性体(ferromagnet)である。より好ましい実施形態によれば、磁気材料は、軟磁性材料である。異なる実施形態によれば、磁気材料は、半水素化グラフェンシートとしても知られているグラフォン(graphone)を含む。本開示のより好ましい実施形態によれば、トポロジカル絶縁体層の厚さは、スピン偏極した電子の電流密度をさらに増加させるように制限される。
異なる実施形態によれば、トポロジカル絶縁体層は、BiSe,BiTe,SbTeのいずれか1つまたは組合せを含む。
本開示の好ましい実施形態によれば、絶縁体層は、例えば、AlまたはSiOであるが、これに限定されない。
異なる実施形態によれば、スピントランスファートルク磁気メモリデバイスは、磁気エレメントの磁化方向に基づいてデバイスの値を決定するための読み取り配置をさらに備える。異なる実施形態によれば、この値は、デジタル値またはアナログ値でもよい。
他の発明態様によれば、スピントランスファートルク磁気メモリデバイスの製造方法が開示される。
該方法は、トポロジカル絶縁体層および絶縁体層の交互配列した層を備えた層構造を用意するステップと、トポロジカル絶縁体層および絶縁体層の一部を磁気材料で置換し、これにより磁気材料の一方の側に位置決めされ、磁気材料との界面を有する第1層構造を規定し、そして、磁気材料の他方の側で第1層構造とは反対側に位置決めされ、磁気材料との界面を有する第2層構造を規定するステップと、第1層構造のトポロジカル絶縁体層への第1電気コンタクトおよび第2層構造のトポロジカル絶縁体層への第2電気コンタクトを用意するステップとを含む。
スピントランスファートルク磁気メモリデバイスの製造方法の異なる実施形態によれば、層構造のトポロジカル絶縁体層および絶縁体層の一部を磁気材料で置換するステップは、層構造のトポロジカル絶縁体層および絶縁体層の一部を除去し、これにより空洞を残し、この空洞を磁気材料で充填することを含む。
他の発明態様によれば、スピントランスファートルク磁気メモリデバイスの動作方法が開示される。
この動作方法は、トポロジカル絶縁体層および絶縁体層の交互配列した層を備えた第1層構造および第2層構造を用意するステップと、第1層構造と第2層構造との間に挟まれた、任意の初期状態に向いた制御可能な磁化を有する磁気材料を用意するステップと、第1層構造と第2層構造との間に電圧を印加し、これによりトポロジカル絶縁体層の表面に沿ってスピン偏極した電子流を発生するステップであって、スピン偏極した電子のスピンは、スピン偏極した電子流に対して直交した向きであり、これによりスピン偏極した電子は、スピントルクを磁気層の磁化に作用させ、これにより磁気材料の磁化方向を、スピン偏極した電子のスピンの方向に向いた第2状態に制御するようにしたステップと、印加電圧に応じて、磁気材料の磁化方向の第2状態を決定するステップと、決定した磁化方向の第2状態に基づいて値を決定するステップと、を含む。
スピントランスファートルク磁気メモリデバイスの動作方法の実施形態によれば、第1層構造と第2層構造との間に電圧を印加するステップは、第1層構造のトポロジカル絶縁体層の各々と第2層構造のトポロジカル絶縁体層との間に独立した電圧を印加することを含む。
スピントランスファートルク磁気メモリデバイスの動作方法の実施形態によれば、磁気材料の磁化方向の任意の初期状態は、スピン偏極した電子のスピンに対して反平行であり、磁気材料の磁化方向の第2状態は、スピン偏極した電子のスピンに対して平行である。
スピントランスファートルク磁気メモリデバイスの動作方法の実施形態によれば、値を決定するステップは、デジタル値を決定すること、またはアナログ値を決定することを含んでもよい。
他の発明態様によれば、スピントランスファートルク磁気メモリデバイスのためのトポロジカル絶縁体層の使用が開示される。
好ましい実施形態によれば、スピントランスファートルク磁気メモリでのトポロジカル絶縁体層の使用は、磁気メモリの磁気材料の磁化方向を制御することを含む。磁化方向は、磁気メモリのビットの値を表す。トポロジカル絶縁体層の表面に沿って電界を印加することによって、スピン偏極した電子流がトポロジカル絶縁体層の表面に沿って発生する。トポロジカル絶縁体層および磁気材料は、磁化方向において、スピン偏極した電子のスピンによって生ずるトルクによって、スピン偏極した電子のスピンの移行(transfer)を介して、磁気材料の磁化方向が制御可能なように互いに配置される。
本開示の実施形態の利点は、層構造に起因して、スピントランスファートルク磁気メモリデバイスのためのスピン偏極した電子流を供給できる全体表面積を増加させることができ、磁気材料の磁化方向の改善した制御をもたらすことである。
本開示の実施形態の利点は、スピントランスファートルク磁気メモリデバイスの強磁性体材料のより良好な磁気特性に起因して、より良好なスピントランスファートルクを提供できることである。いずれの理論にも拘束されたくはないが、改善したSTTは、強磁性体のスピン関連の態様に関連するものと考えられる。
本開示の実施形態の利点は、軟磁性材料における磁化方向の磁化は、例えば、硬磁性材料よりも比較的容易に制御できることである。
本開示の実施形態の利点は、スピントランスファートルク磁気メモリデバイスの磁気材料が比較的薄いため、スピン偏極した電子流と磁気材料の磁化方向との相互作用が改善できることである。
本開示の実施形態の利点は、先行技術のスピントランスファートルク磁気メモリデバイスで使用されているように、スピン偏極した到来する電子にとって硬磁性材料を使用する要求が存在しないことである。硬磁性材料の使用は、スピン電子の一部が反射することに起因して、電流がスピンフィルタ除去されるという短所を有する。間違ったスピン偏極を有する電子の反射は、本請求項と比較して、より大きな抵抗をもたらす。
本開示の実施形態の利点は、スピン偏極した電子流は、後方散乱(硬磁性材料を使用した場合に存在する)の欠如に起因して、準非散逸性(quasi dissipationless)であることである。
本開示の実施形態の利点は、費用効果があり、簡単な製造設計を有するスピントランスファートルク磁気メモリデバイスが提案されることである。
本開示の実施形態の利点は、広範囲の応用が、例えば、信号画像処理などのデジタル応用およびアナログ応用の両方にとって可能であることである。
本開示について、下記の説明および添付図面を用いてさらに説明する。
第1発明態様に係るスピントランスファートルク磁気メモリデバイスの3次元(3D)概略図を示す。 異なる実施形態に係るスピントランスファートルク磁気メモリデバイスの概略側面図を示す。 異なる実施形態に係るスピントランスファートルク磁気メモリデバイスの概略側面図を示す。 スピントランスファートルク磁気メモリデバイスの3次元(3D)概略図およびある実施形態に係るデバイスの動作方法を示す。 スピントランスファートルク磁気メモリデバイスの概略側面図およびある実施形態に係るデバイスの動作方法を示す。 図6a〜図6cは、スピントランスファートルク磁気メモリデバイスの平面図およびある実施形態に係るデバイスの動作方法を示す。 図7a〜図7cは、スピントランスファートルク磁気メモリデバイスの平面図およびある実施形態に係るデバイスの動作方法を示す。 ある実施形態に係るスピントランスファートルク磁気メモリデバイスの応用の概略説明を示す。
下記の詳細な説明において、多数の具体的な詳細を説明して、本開示の完全な理解および特定の実施形態においてどのように実施できるかを提供している。しかしながら、本開示は、これらの具体的な詳細が無くても実施できることは理解されよう。他の例では、本開示を曖昧にしないように、周知の方法、手順および手法は詳細に記載していない。本開示は、一定の図面を参照して特定の実施形態に関して説明しているが、本開示はこれに限定されない。ここに含まれ記載した図面は、概略的であり、本開示の範囲を限定していない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがあることに留意する。
本開示は、特定の実施形態について一定の図面を参照して説明するが、本開示はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本開示の実際の具体化に必ずしも対応していない。
さらに、説明および請求項での用語、「第1」、「第2」、「第3」などは、類似の要素を区別するための使用しており、必ずしも連続順または時間順を記述するためではない。用語は、適切な状況下で交換可能であり、本開示の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。
さらに、説明および請求項の中の用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であることを理解すべきである。
請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された要素またはステップに限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段A,Bを備えるデバイス」の範囲は、構成要素A,Bのみから成るデバイスに限定すべきでない。
(x,y,z)座標系を参照しているが、これは説明目的に過ぎず、座標は交換可能であることを当業者は理解すべきである。
トポロジカル(topological)絶縁体層は、バルク中の半導体性または絶縁性の材料であって、トポロジカル的に保護された表面状態を有する。表面状態は、金属的であり、ディラックコーン(Dirac cone)エネルギー分散関係を有する。特に言及していなければ、トポロジカル絶縁体は、その内部では絶縁体として振る舞うが、その境界/表面で電荷の移動を許容する材料である。トポロジカル絶縁体の一例が、テルル化ビスマスまたはセレン化ビスマスである。
磁化された材料の磁化は、単位体積当りの磁気モーメントの局所値であり、通常、Mで表記し、単位はA/mである。
本開示の構成において、電子の動きとスピンとの間の関係に起因して、トポロジカル絶縁体の表面に沿って電界を印加することによって、スピン偏極した電子流がトポロジカル絶縁体の表面に沿って発生するため、スピン偏極した電子流がより効率的な方法で生成できることが判明した。
さらに、トポロジカル絶縁体の表面に沿って電子の輸送が非散逸性であり、例えば、得られるメモリに関連したインピーダンスおよび、例えば、ジュール発熱をさらに低下させ、例えば、メモリを動作させるのに要するエネルギーを低減することが判明した。
さらに、スピン偏極した電子流のソースは、トポロジカル絶縁体の表面に沿って電界を印加することによって、スピン偏極した電子流がトポロジカル絶縁体の表面に沿って発生するように設けられたトポロジカル絶縁体を備える。
図1は、本開示に係るスピントランスファートルク(STT)磁気メモリデバイスの3次元(3D)概略図を示す。
スピントランスファートルク磁気メモリデバイス1は、第1層構造6と、第2層構造7とを備え、両者の間に磁気材料2が挟まれている。第1層構造6および第2層構造7は、トポロジカル絶縁体層4および絶縁体層5の交互配列した層を備える。
磁気材料2は、磁化Minitの任意の初期状態、即ち、任意の初期の方向および大きさを持つ磁化Minitを有する。磁気材料2の磁化Minitの方向は、表面方向と平行である。図1において、磁気材料2の磁化Minitの方向は、(x,z)面内にあり、z方向(即ち、層構造6,7と磁気材料2との間にある界面61,71の方向)と平行である。しかしながら、磁気材料2の磁化Minitの方向は、この方向に限定されず、(x,z)面内にある他の方向(例えば、層構造6,7と磁気材料2との間にある界面10に対して直交またはある角度である)に向いてもよい。
第1層構造6、第2層構造7および磁気材料2は、第1層構造6および第2層構造7のトポロジカル絶縁体層4の各々が磁気材料2と接触するように配置される。「接触する」とは、第1層構造6および第2層構造7のトポロジカル絶縁体層4と磁気材料2との間に直接の物理接触があることを意味する。こうして第1層構造6と磁気材料2との間に第1界面61が存在し、第2層構造7と磁気材料2との間に第2界面71が存在する。好ましくは、絶縁体層5も磁気材料と直接接触している。(x,y,z)座標を参照した場合、好ましくは、第1層構造6と磁気材料2との間に第1界面61が存在し、第1界面61は(y,z)面内にあり、そして、第2層構造7と磁気材料2との間に第2界面71が存在し、第2界面71は第1界面61と平行である(即ち、(y,z)面内にある)。
磁気材料2は、好ましくは、導電性であり、第1層構造6および第2層構造7と電気的に接続されている。
磁気材料2は、好ましくは、軟強磁性材料、例えば、鉄、コバルト、ニッケル、ホイスラー(Heusler)合金、強磁性酸化物である。軟磁性材料とは、比較的容易に磁化され消磁される磁性材料である。軟磁性材料は、約5Oe未満の低い保磁力(coercivity)を有する。
磁気材料2はまた、グラフォン(graphone)(半水素化グラフェンとしても知られている)を含んでもよい。
図1〜図8は、磁気材料2が略ビーム形状であることを示す。しかしながら、こうした構成は本発明にとって重大でなく、磁気材料2は、想定した構成について当業者が適切であろうと考える任意の形状および寸法を有することができる。
第1層構造6および第2層構造7は、好ましくは、トポロジカル絶縁体層4および絶縁体層5の同じ層を備える。第1層構造6および第2層構造7は、最初に共通の層構造を形成し、次に層構造の中間部を除去することによって形成してもよい。中間部の一方の側では第1層構造6が規定される。中間部の他方の側では第2層構造7が規定される。共通の層構造を形成することは、例えば、エピタキシャル成長法、MBE,ALD,CVDまたはスパッタリングなどの堆積手法によって、トポロジカル絶縁体層4および絶縁体層5の交互配列した層を成長させることによって行ってもよい。層構造の一部を除去することは、トポロジカル絶縁体層4および絶縁体層5の両方が除去されるようにエッチング手法によって行ってもよい。これにより空洞が生成され、次の処理工程において磁気材料2が充填されることになる。
ある実施形態の利点は、スピントランスファートルク磁気メモリデバイスでは数多くの層が使用でき、これにより電流が軟磁性材料のバルクを浸透可能になることである。スピントランスファートルク磁気メモリデバイスの多数の層(またはトポロジカル絶縁体層4)は、磁気材料2の厚さ、トポロジカル絶縁体層4の厚さおよび絶縁体層5の厚さの関数で選択してもよい。
トポロジカル絶縁体層4は、BiSe,BiSb1−x,BiTe,SbTe,α−Sn,トポロジカル絶縁体として分類されるオールホイスラー型化合物およびハーフホイスラー型化合物,Aタイプのパイロクロア型(pyrochlore)酸化物,GeSbTe,好ましくは、BiSeを含んでもよい。
絶縁体層5は、SiO,Al,GeO,HfOを含んでもよい。層構造の一例が、AlおよびBiTeのスタック、またはBiSe上のHfOのスタックでもよい。
トポロジカル絶縁体層4の厚さは、スピン偏極した電子の電流密度をさらに増加させるように制限される。しかしながら、トポロジカル絶縁体層4の厚さは、充分なバルク材料を必要とするトポロジカル絶縁体効果を減少させるように制限し過ぎるべきではない。トポロジカル絶縁体層4の厚さは、好ましくは1〜10nmの範囲内である。
絶縁体層5の厚さは、異なるトポロジカル絶縁体層4が互いに隔離されている限りは、関連していない。スケーリング特性について、絶縁体層5の厚さは、好ましくは可能な限り小さく、例えば、2〜10nmの範囲内である。
例えば、トポロジカル絶縁体層の単位セルの少なくとも6つの層の層構造(例えば、BiSeの5〜6個の5原子層の場合)を充分に厚くなるように(少なくともトポロジカル絶縁体層が主としてBiSeを含む場合)設けてもよい。しかしながら、トポロジカル絶縁体層の材料は、BiSeに限定されず、トポロジカル絶縁体層は、BiSe,BiTe,SbTeのいずれか1つまたは組合せ、あるいは当業者に知られた、適切と思われる任意の他の材料を含んでもよい。
また、電気コンタクトがスピントランスファートルク磁気メモリデバイス1に設けられる。種々の可能性を説明する。
共通の第1電気コンタクト21(図2に示す)を第1層構造6の(外)側に設けてもよく、これにより第1層構造6のトポロジカル絶縁体層4および絶縁体層5の全てと一緒に電気的に接触する。
共通の第2電気コンタクト22(図2に示す)を第2層構造7の(外)側に設けてもよく、これにより第2層構造7のトポロジカル絶縁体層4および絶縁体層5の全てと一緒に電気的に接触する。
代替として、第1層構造6のトポロジカル絶縁体層4は、個別に接触してもよい(図3に示す)。この場合、異なる電気コンタクト211が第1層構造6のトポロジカル絶縁体層4の(外)側に設けられる。こうして異なる電気コンタクト211は、互いに(電気的かつ物理的に)隔離される。
代替として、第2層構造7のトポロジカル絶縁体層4は、個別に接触してもよい(図3に示す)。この場合、異なる電気コンタクト221が第2層構造7のトポロジカル絶縁体層4の(外)側に設けられる。こうして異なる電気コンタクト221は、互いに(電気的かつ物理的に)隔離される。
トポロジカル絶縁体層4に異なる電気コンタクトを個別に設ける利点は、各トポロジカル絶縁体層が別個に動作可能であり、スピントランスファートルク磁気メモリがロジックからアナログ応用に使用できることである。一例についてさらに詳説している(図8)。
図4と図5は、本開示の実施形態に係るスピントランスファートルク磁気メモリ1の3Dおよび2D概略図を示す。
電界を印加することによって、特に言及していない限り、第1層構造6と第2層構造7との間に電圧30を印加することによって、スピン偏極した電子の流れ(矢印60,70 I)がトポロジカル絶縁体層4の表面に沿って発生する。第1層構造6、第2層構造7および磁気材料2は、磁化方向(矢印82 M)において、スピン偏極した電子のスピン(矢印61,71 s)によって生ずるトルクによって、スピン偏極した電子のスピンの移行(transfer)を介して、磁気材料2の磁化方向(矢印82 M)が制御可能なように互いに電気的に配置される。第1層構造6と第2層構造7との間に電圧30を印加することによって、スピン偏極した電子流(矢印60,70 I)がトポロジカル絶縁体層4の表面に沿って発生する。
スピン偏極した電子のスピン(矢印61,71 s)は、スピン偏極した電子流(矢印60,70 I)の方向に対して直交する方向にある。
磁気材料2の磁化方向(矢印82 M)の制御性は、第1層構造と第2層構造との間に印加される電圧に依存している。動作電圧30は、使用する材料、使用する材料のバンドオフセット、材料の垂直異方性に依存している。
磁気材料2の磁化方向(矢印82 M)は、メモリデバイスの値を表す。磁気材料2の磁化方向(矢印82 M)に依存して、その値は、ビット値、即ち、0(ゼロ)または1を表すものでもよく、あるいは、値は、ランダム値を表すアナログ値でもよい。
図6a〜図6cと図7a〜図7cは、例えば、ゼロを表すビットを書き込んだり、1を表すビットを書き込んだりするための、スピントランスファートルク磁気メモリデバイス1の動作方法の概略図を示す。
この例は、ゼロを表すビットを書き込んだり(図6a〜図6c)、1を表すビットを書き込んだり(図7a〜図7c)するために、スピントランスファートルク磁気メモリデバイス1においてトポロジカル絶縁体層4の使用を示す。これらの図において、矢印61,71 sは、スピン偏極した電子の一般的なスピンを表し、矢印60,70 Iは、電流密度を表し、矢印82 Mは、磁気材料2の磁化を表す。Minitは、磁気材料2の初期の任意の磁化状態、即ち、第1層構造6と第2層構造7との間に電圧を印加していない磁化状態を表す。
第1層構造6と第2層構造7との間に電圧を印加した場合、磁化Mの方向は、トルクを誘起するスピン偏極した電子流に起因して制御される。Mfinalは、電圧を印加したときの磁気材料2の最終磁化状態を表す。磁化方向は、任意の初期方向Minitから最終方向Mfinalに向けて変化できることが判る。Mfinalは、ランダムな方向(例えば、磁化Mの方向、またはスピン偏極した電子のスピンsと平行な磁化方向)でもよい。トルクによるスピン偏極した電子のスピンの移行は、磁化Mの方向での変化によって例示される。
電流密度Iの方向の変化は、図7a〜図7cに概略的に示すように、例えば、トポロジカル絶縁体層4の表面に沿ってほぼ反対またはちょうど反対の方向を有する別の電界を印加することによって達成できる。図7aにおいて、第1層構造6と第2層構造7との間に電圧が印加され、スピン偏極した電子流が矢印60,70 Iで示す方向に誘起される。スピン偏極した電子のスピン(矢印61,71 s)は、電流の方向に対して直交しており、即ち、この例では下向きスピンとなる。初期の磁化Minitは、スピンsに対して反平行の方向にある。印加電圧に起因して、磁化の方向を制御するように、スピントルクが誘起される。印加電圧(大きさ)に依存して、磁化の方向は、スピンsと平行な方向Mfinalに向けて変化することになる。
図8は、本発明の実施形態に係るスピントランスファートルク磁気メモリデバイスを用いた可能性のある応用の概略例を示す。スピントランスファートルク磁気メモリデバイスが、6つのトポロジカル絶縁体層4を備えた層構造で表現されている。各トポロジカル絶縁体層4は、電圧を印加するための電気コンタクトを有し、スピン偏極した電子流が各トポロジカル絶縁体層6の表面に誘起し得る。本例では6つの異なるセルを用いた概略的なイメージ100を示す。各セルが、例えば、画素、黒または白(即ち、デジタルの0または1)を表す。より一般的には、各セルが、例えば、ランダム値(即ち、アナログ)を持つ画素を表す。スピントランスファートルク磁気メモリデバイスは、イメージ自体に画素が存在するのと同じように多くのトポロジカル絶縁体層を備え、信号処理システムのように、STT磁気メモリデバイスの使用を可能にする。
画素d11,d12,d13,d21,d22,d23の各々が、トポロジカル絶縁体層4の各々と接続されている。画素の値に依存して、電圧(画素/セルの値に対応して)V11,V12,V13,V21,V22,V23が、対応するトポロジカル層に印加される。電圧V11,V12,V13,V21,V22,V23の各々が、対応するトポロジカル層の表面にスピン偏極した電子流I11,I12,I13,I21,I22,I23を誘起することになる。これによりスピン偏極した電子流I11,I12,I13,I21,I22,I23は、磁気材料2の磁化方向を制御することになり、電圧V11,V12,V13,V21,V22,V23の各々について、対応する磁化方向M11,M12,M13,M21,M22,M23が誘起されることになる(スピントルクに起因して)。電圧V11,V12,V13,V21,V22,V23を印加した後に達成される磁化方向M11,M12,M13,M21,M22,M23の各々は、読み出し素子を用いて読み出される。こうしてスピントランスファートルク磁気メモリデバイスは、信号処理システムとして使用できる。

Claims (15)

  1. ・トポロジカル絶縁体層(4)および絶縁体層(5)の交互配列した層を含む第1層構造(6)および第2層構造(7)と、
    ・第1層構造(6)と第2層構造(7)との間に挟まれ、デバイスの値を表す磁化方向を有する磁気材料(2)とを備え、
    第1層構造(6)および第2層構造(7)の各トポロジカル絶縁体層(4)は、磁気材料と直接接触している、スピントランスファートルク磁気メモリデバイス(1)。
  2. 第1層構造(6)と第2層構造(7)との間に電圧を印加するために、第1層構造(6)への第1電気コンタクト(21)と、第2層構造(7)への第2電気コンタクト(22)とをさらに備える請求項1記載のスピントランスファートルク磁気メモリデバイス(1)。
  3. 第1電気コンタクト(21)は、複数の第1トポロジカル電気コンタクト(221)を備え、
    第2電気コンタクト(22)は、複数の第2トポロジカル電気コンタクト(212)を備え、
    各第1トポロジカル電気コンタクトは、他の第1コンタクトから隔離され、第1層構造(6)のトポロジカル絶縁体層(4)と接続されており、
    各第2トポロジカル電気コンタクトは、他の第2コンタクトから隔離され、第2層構造(7)のトポロジカル絶縁体層(4)と接続されている請求項2記載のスピントランスファートルク磁気メモリデバイス(1)。
  4. 第1層構造(6)、第2層構造(7)および磁気材料(2)は、磁化方向において、スピン偏極した電子のスピンによって生ずるトルクによって、スピン偏極した電子のスピンの移行を介して、磁気材料の磁化方向が制御可能なように互いに電気的に配置され、
    スピン偏極した電子流が、第1層構造(6)と第2層構造(7)との間に電圧を印加することによって、トポロジカル絶縁体層(4)の表面に沿って発生するようにした請求項1〜3のいずれかに記載のスピントランスファートルク磁気メモリデバイス(1)。
  5. スピン偏極した電子のスピンは、スピン偏極した電子流の方向に対して直交する方向にある請求項4記載のスピントランスファートルク磁気メモリデバイス(1)。
  6. 第1層構造(6)と第2層構造(7)との間に電圧を印加して、印加電圧に関連して磁気材料(2)の磁化方向を制御するための電圧印加手段をさらに備える請求項4または5記載のスピントランスファートルク磁気メモリデバイス(1)。
  7. 磁気材料(2)は、軟磁性材料(2)である請求項1〜6のいずれかに記載のスピントランスファートルク磁気メモリデバイス(1)。
  8. トポロジカル絶縁体層(4)は、BiSe,BiTe,SbTeのいずれか1つまたは組合せを含む請求項1〜7のいずれかに記載のスピントランスファートルク磁気メモリデバイス(1)。
  9. スピントランスファートルク磁気メモリデバイスを製造するための方法であって、
    ・トポロジカル絶縁体層(4)および絶縁体層(5)の交互配列した層を備えた層構造を用意するステップと、
    ・トポロジカル絶縁体層(4)および絶縁体層(5)の一部を磁気材料(2)で置換し、これにより磁気材料(2)の一方の側に位置決めされ、磁気材料(2)との界面(61)を有する第1層構造(6)を規定し、そして、磁気材料(2)の他方の側で第1層構造(6)とは反対側に位置決めされ、磁気材料(2)との界面(71)を有する第2層構造(7)を規定するステップと、
    ・第1層構造(6)のトポロジカル絶縁体層(4)への第1電気コンタクト(21)および第2層構造(7)のトポロジカル絶縁体層(4)への第2電気コンタクト(22)を用意するステップと、を含む方法。
  10. 層構造のトポロジカル絶縁体層(4)および絶縁体層(5)の一部を磁気材料(2)で置換するステップは、
    ・層構造のトポロジカル絶縁体層(4)および絶縁体層(5)の一部を除去し、これにより空洞を残すことと、
    ・該空洞を磁気材料(2)で充填することと、を含む請求項9記載の方法。
  11. 第1電気コンタクト(21)は、複数の第1トポロジカル電気コンタクト(221)を備え、
    各第1トポロジカル電気コンタクト(221)は、他のコンタクトから隔離され、第1層構造(6)のトポロジカル絶縁体層(4)と接続されており、
    第2電気コンタクト(22)は、複数の第2トポロジカル電気コンタクト(212)を備え、
    各第2トポロジカル電気コンタクト(212)は、他のコンタクトから隔離され、第2層構造(7)のトポロジカル絶縁体層(4)と接続されている請求項9および10記載の方法。
  12. スピントランスファートルク磁気メモリデバイスを動作させるための方法であって、
    ・トポロジカル絶縁体層(4)および絶縁体層(5)の交互配列した層を備えた第1層構造(6)および第2層構造(7)を用意するステップと、
    ・第1層構造(6)と第2層構造(7)との間に挟まれた、任意の初期状態に向いた制御可能な磁化を有する磁気材料(2)を用意するステップと、
    ・第1層構造(6)と第2層構造(7)との間に電圧を印加し、これによりトポロジカル絶縁体層の表面に沿ってスピン偏極した電子流を発生するステップであって、スピン偏極した電子のスピンは、スピン偏極した電子流に対して直交した向きであり、これによりスピン偏極した電子は、スピントルクを磁気層の磁化に作用させ、これにより磁気材料(2)の磁化方向を、スピン偏極した電子のスピンの方向に向いた第2状態に制御するようにしたステップと、
    ・印加電圧に応じて、磁気材料(2)の磁化方向の第2状態を決定するステップと、
    ・決定した磁化方向の第2状態に基づいて値を決定するステップと、を含む方法。
  13. 第1層構造(6)と第2層構造(7)との間に電圧を印加するステップは、第1層構造のトポロジカル絶縁体層の各々と第2層構造のトポロジカル絶縁体層との間に独立した電圧を印加することを含む請求項12記載の方法。
  14. 磁気材料(2)の磁化方向の任意の初期状態は、スピン偏極した電子のスピンに対して反平行であり、
    磁気材料(2)の磁化方向の第2状態は、スピン偏極した電子のスピンに対して平行である請求項12または13記載の方法。
  15. 値を決定するステップは、デジタル値を決定することを含む請求項14記載の方法。
JP2013190354A 2012-12-04 2013-09-13 スピントランスファートルク磁気メモリデバイス Active JP6285130B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12195545.4 2012-12-04
EP12195545.4A EP2741295B1 (en) 2012-12-04 2012-12-04 Spin transfer torque magnetic memory device

Publications (2)

Publication Number Publication Date
JP2014110419A true JP2014110419A (ja) 2014-06-12
JP6285130B2 JP6285130B2 (ja) 2018-02-28

Family

ID=47522302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013190354A Active JP6285130B2 (ja) 2012-12-04 2013-09-13 スピントランスファートルク磁気メモリデバイス

Country Status (3)

Country Link
US (1) US9281040B2 (ja)
EP (1) EP2741295B1 (ja)
JP (1) JP6285130B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111219A (ja) * 2014-12-08 2016-06-20 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法
JP2017038032A (ja) * 2015-08-14 2017-02-16 国立研究開発法人理化学研究所 電子デバイス、トポロジカル絶縁体、トポロジカル絶縁体の製造方法およびメモリ装置
JP2017085084A (ja) * 2015-09-15 2017-05-18 アイメック・ヴェーゼットウェーImec Vzw 磁気トポロジカルソリトン検出
JP2018117104A (ja) * 2017-01-20 2018-07-26 国立研究開発法人理化学研究所 スピン流生成方法及びスピン流生成装置
JPWO2019054484A1 (ja) * 2017-09-15 2020-10-15 国立大学法人東京工業大学 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
JPWO2019225160A1 (ja) * 2018-05-23 2020-12-17 国立研究開発法人産業技術総合研究所 スピン蓄積装置
WO2022123726A1 (ja) * 2020-12-10 2022-06-16 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び配線の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101894828B1 (ko) * 2013-11-15 2018-09-04 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 정보 기록 장치, 정보 기록 방법 및 정보 재생 방법
US9362227B2 (en) * 2014-07-30 2016-06-07 The Board Of Trustees Of The Leland Stanford Junior University Topological insulator in IC with multiple conductor paths
CN104157675A (zh) 2014-08-05 2014-11-19 京东方科技集团股份有限公司 一种oled显示器件及其制作方法、显示装置
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US9537089B2 (en) * 2014-10-20 2017-01-03 National Taiwan University Method and device for huge magnetoresistance in graphene-based magnetic tunnel junctions with segmented potentials
US20160188495A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Event triggered erasure for data security
US9806710B2 (en) * 2016-03-31 2017-10-31 University Of Iowa Research Foundation Voltage-controlled magnetic-based devices having topological insulator/magnetic insulator heterostructure
CN107369757B (zh) * 2016-05-11 2020-09-15 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器
CN107369467B (zh) * 2016-05-11 2020-11-03 上海磁宇信息科技有限公司 一种面内型磁性随机存储器及其读写方法
CN107369758B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
CN107369759B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
US10405465B2 (en) * 2017-11-16 2019-09-03 The Boeing Company Topological insulator thermal management systems
CN108447980B (zh) * 2018-02-05 2019-08-02 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
CN108447981B (zh) * 2018-02-05 2020-08-28 清华大学 双通道拓扑绝缘体结构、制备方法及产生量子自旋霍尔效应的方法
CN108428789B (zh) * 2018-02-05 2020-05-22 清华大学 多通道拓扑绝缘体结构、制备方法及电学器件
JP6530527B1 (ja) 2018-03-19 2019-06-12 株式会社東芝 磁気記憶装置
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
CN111044952A (zh) * 2019-12-02 2020-04-21 北京航空航天大学青岛研究院 一种磁传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093578A (ja) * 2004-09-27 2006-04-06 Hitachi Ltd 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP2013051245A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 結晶性化合物及びこれを用いた可変抵抗素子並びに電子デバイス
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
WO2013125101A1 (ja) * 2012-02-21 2013-08-29 独立行政法人産業技術総合研究所 スピン電子メモリ及びスピン電子回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
KR102025290B1 (ko) * 2013-03-12 2019-09-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 전자 장치
KR20140148068A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093578A (ja) * 2004-09-27 2006-04-06 Hitachi Ltd 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP2013051245A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 結晶性化合物及びこれを用いた可変抵抗素子並びに電子デバイス
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
WO2013125101A1 (ja) * 2012-02-21 2013-08-29 独立行政法人産業技術総合研究所 スピン電子メモリ及びスピン電子回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111219A (ja) * 2014-12-08 2016-06-20 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法
JP2017038032A (ja) * 2015-08-14 2017-02-16 国立研究開発法人理化学研究所 電子デバイス、トポロジカル絶縁体、トポロジカル絶縁体の製造方法およびメモリ装置
WO2017029976A1 (ja) * 2015-08-14 2017-02-23 国立研究開発法人理化学研究所 電子デバイス、トポロジカル絶縁体、トポロジカル絶縁体の製造方法およびメモリ装置
JP2017085084A (ja) * 2015-09-15 2017-05-18 アイメック・ヴェーゼットウェーImec Vzw 磁気トポロジカルソリトン検出
JP2018117104A (ja) * 2017-01-20 2018-07-26 国立研究開発法人理化学研究所 スピン流生成方法及びスピン流生成装置
JPWO2019054484A1 (ja) * 2017-09-15 2020-10-15 国立大学法人東京工業大学 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
JP7227614B2 (ja) 2017-09-15 2023-02-22 国立大学法人東京工業大学 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
JPWO2019225160A1 (ja) * 2018-05-23 2020-12-17 国立研究開発法人産業技術総合研究所 スピン蓄積装置
WO2022123726A1 (ja) * 2020-12-10 2022-06-16 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び配線の製造方法

Also Published As

Publication number Publication date
EP2741295B1 (en) 2016-03-02
US9281040B2 (en) 2016-03-08
EP2741295A1 (en) 2014-06-11
US20140160835A1 (en) 2014-06-12
JP6285130B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
JP6285130B2 (ja) スピントランスファートルク磁気メモリデバイス
KR102051194B1 (ko) 자기 셀 구조들, 및 제조 방법들
JP4533837B2 (ja) 電圧制御磁化反転記録方式のmram素子及びそれを利用した情報の記録及び読み出し方法
JP6159009B2 (ja) メモリセル、製造方法、半導体デバイス構造、及びメモリシステム
US9276040B1 (en) Majority- and minority-gate logic schemes based on magneto-electric devices
JP4620459B2 (ja) 改良された記憶密度を備えた多値mram
US10749106B2 (en) Magnetic random access memory device having magnetic tunnel junction
JP6427181B2 (ja) メモリセル、動作方法および製造方法、半導体デバイス構造およびメモリシステム
US10103317B2 (en) Systems and methods for implementing efficient magnetoelectric junctions
JP6086983B2 (ja) メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造
CN110753963A (zh) 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器
JP6708832B2 (ja) 磁気トンネル接合
KR20100085413A (ko) 자기 메모리 소자
US8593863B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
Huang et al. Ferroelectric control of magnetism and transport in oxide heterostructures
JP2019165139A (ja) 記憶装置および記憶装置の製造方法
CN107004762B (zh) 磁性隧道结
JP2015179844A (ja) 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法
WO2013020569A1 (en) Magnetoresistive memory with low critical current for magnetization switching
US20150270469A1 (en) Thermoelectric Converting Element
WO2021002115A1 (ja) 乱数発生ユニット及びコンピューティングシステム
KR20140136340A (ko) Mtj소자를 이용한 열 감지 센서
JP2018533227A (ja) 磁気トンネルダイオード及び磁気トンネルトランジスタ
KR20130131706A (ko) 저항성 메모리 소자 및 그 제조 방법
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250