KR102025290B1 - 반도체 장치 및 이를 포함하는 전자 장치 - Google Patents
반도체 장치 및 이를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR102025290B1 KR102025290B1 KR1020130026045A KR20130026045A KR102025290B1 KR 102025290 B1 KR102025290 B1 KR 102025290B1 KR 1020130026045 A KR1020130026045 A KR 1020130026045A KR 20130026045 A KR20130026045 A KR 20130026045A KR 102025290 B1 KR102025290 B1 KR 102025290B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- semiconductor device
- threshold voltage
- transition metal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 236
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 72
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000007704 transition Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 10
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 9
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- HFLAMWCKUFHSAZ-UHFFFAOYSA-N niobium dioxide Chemical compound O=[Nb]=O HFLAMWCKUFHSAZ-UHFFFAOYSA-N 0.000 claims description 7
- GRUMUEUJTSXQOI-UHFFFAOYSA-N vanadium dioxide Chemical compound O=[V]=O GRUMUEUJTSXQOI-UHFFFAOYSA-N 0.000 claims description 6
- 239000010955 niobium Substances 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 4
- 238000005323 electroforming Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten (W) Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- UBEWDCMIDFGDOO-UHFFFAOYSA-N cobalt(2+);cobalt(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[Co+2].[Co+3].[Co+3] UBEWDCMIDFGDOO-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 기술은 반도체 장치 및 그 제조 방법에 관한 것이다. 본 기술에 따른 반도체 장치는, 기판으로부터 수직으로 돌출된 수직 전극; 상기 수직 전극의 측면을 둘러싸는 가변 저항층; 상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극; 상기 수직 전극과 상기 수평 전극 사이에 개재되는 문턱전압 스위칭층; 및 상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함할 수 있다. 본 기술에 따르면, 전이금속 산화물층을 환원 처리하여 문턱 전압 스위칭 특성을 갖는 금속-절연체 전이층을 형성함으로써 가변 저항 메모리 소자의 비선형성 등 스위칭 특성을 향상시킬 수 있다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 인가되는 전압 또는 전류에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭할 수 있는 가변 저항층을 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
가변 저항 메모리 장치는 외부 자극에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장하는 장치로서, ReRAM(Resistive Random Access Memory), PCRAM(Phase Change RAM), STT-RAM(Spin Transfer Torque-RAM) 등이 이에 포함된다. 특히, 가변 저항 메모리 장치는 간단한 구조로 형성할 수 있으면서도 비휘발성 등 여러 특성이 우수하여 이에 관한 연구가 많이 진행되고 있다.
그 중에서 ReRAM은 가변 저항 물질, 예컨대 페로브스카이트(Perovskite) 계열의 물질이나 전이금속 산화물로 이루어진 가변 저항층 및 가변 저항층 상·하부의 전극을 포함하는 구조를 가지는데, 전극에 인가되는 전압에 따라서 가변 저항층 내에 필라멘트(Filament) 형태의 전류 통로가 형성되거나 소멸된다. 이에 따라 가변 저항층은 필라멘트 형태의 전류 통로가 형성된 경우 저항이 낮은 상태가 되고, 필라멘트 형태의 전류 통로가 소멸된 경우 저항이 높은 상태가 된다. 이때, 고저항 상태에서 저저항 상태로 스위칭하는 것을 셋(Set) 동작이라 하고, 반대로 저저항 상태에서 고저항 상태로 스위칭하는 것을 리셋(Reset) 동작이라 한다.
본 발명의 일 실시예는, 전이금속 산화물층을 환원 처리하여 문턱 전압 스위칭 특성을 갖는 금속-절연체 전이층을 형성함으로써 비선형성 등 스위칭 특성이 향상된 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는, 기판으로부터 수직으로 돌출된 수직 전극; 상기 수직 전극의 측면을 둘러싸는 가변 저항층; 상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극; 상기 수직 전극과 상기 수평 전극 사이에 개재되는 문턱전압 스위칭층; 및 상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 적층된 가변 저항층 및 전이금속 산화물층; 및 상기 전이금속 산화물층 내에 국부적으로 형성된 문턱전압 스위칭층을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 데이터를 저장하고 전원 공급과 무관하게 저장된 데이터를 보유하는 가변 저항 메모리 장치; 및 외부로부터 입력되는 명령에 따라 상기 가변 저항 메모리 장치에 저장된 데이터의 입출력을 제어하는 메모리 컨트롤러를 포함하고, 상기 가변 저항 메모리 장치는, 기판으로부터 수직으로 돌출된 수직 전극; 상기 수직 전극의 측면을 둘러싸는 가변 저항층; 상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극; 상기 수직 전극과 상기 수평 전극 사이에 개재되는 문턱전압 스위칭층; 및 상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함할 수 있다.
본 기술에 따르면, 전이금속 산화물층을 환원 처리하여 문턱 전압 스위칭 특성을 갖는 금속-절연체 전이층을 형성함으로써 가변 저항 메모리 소자의 비선형성 등 스위칭 특성을 향상시킬 수 있다.
도 1a 내지 도 1h는 본 발명의 제1 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5d는 본 발명의 제5 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 전자 장치의 구성도이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5d는 본 발명의 제5 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 전자 장치의 구성도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a 내지 도 1h는 본 발명의 제1 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 1h는 본 발명의 제1 실시예에 따른 반도체 장치를 나타내는 단면도이고, 도 1a 내지 도 1g는 도 1h의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 절연층(100)을 형성한다. 절연층(100)은 산화막 계열의 물질, 예컨대 실리콘 산화막(SiO2), TEOS(Tetra Ethyl Ortho Silicate), BSG(Boron Silicate Glass), PSG(Phosphorus Silicate Glass), BPSG(Boron Phosphorus Silicate Glass), FSG(Fluorinated Silicate Glass), SOG(Spin On Glass) 중 어느 하나 이상을 포함할 수 있다. 한편, 본 단면도에는 도시되지 않았으나 상기 기판은 반도체 장치를 구동하기 위한 주변 회로를 포함할 수 있다.
이어서, 절연층(100)을 선택적으로 식각하여 트렌치를 형성한 후, 이 트렌치 내에 도전층(110)을 형성한다. 도전층(110)은 도전 물질, 예컨대 금속, 금속 질화물 또는 도핑된 폴리실리콘 등을 상기 트렌치를 매립하는 두께로 증착한 후, 절연층(100)의 상면이 드러날 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다. 한편, 도전층(110)은 섬(Island) 형태를 가질 수 있으며, 상기 기판과 평행한 평면상에서 볼 때 복수 개가 매트릭스(Matrix) 형태로 배열되어 콘택 플러그 또는 콘택 패드로 이용될 수 있다. 또한, 도전층(110)은 라인(Line) 형태를 가질 수도 있으며, 이러한 경우 배선으로 이용될 수 있다.
도 1b를 참조하면, 절연층(100) 및 도전층(110) 상에 복수의 층간 절연막(120) 및 복수의 희생층(130)을 교대로 적층한다. 이하에서는 설명의 편의를 위하여 복수의 층간 절연막(120) 및 복수의 희생층(130)이 교대로 적층된 구조물을 적층 구조물이라 하기로 한다.
여기서, 적층 구조물의 최하부 및 최상부에는 층간 절연막(120)이 배치되도록 할 수 있으며, 층간 절연막(120)은 산화막 계열의 물질로 형성할 수 있다. 또한, 희생층(130)은 후속 공정에서 제거되어 후술하는 수평 전극이 형성될 공간을 제공하는 층으로서, 층간 절연막(120)과 습식 식각률이 다른 물질, 예컨대 질화막 계열의 물질로 형성할 수 있다. 한편, 본 단면도에는 예시적으로 6개의 희생층(130)이 도시되어 있으나, 희생층(130)의 개수는 그 이상 또는 그 이하일 수도 있다.
도 1c를 참조하면, 적층 구조물을 선택적으로 식각하여 희생층(130)의 측면 및 도전층(110)의 상면을 노출시키는 홀(H)을 형성한 후, 홀(H)에 의해 노출된 희생층(130)을 제거한다. 홀(H)은 상기 기판과 평행한 평면상에서 볼 때 복수 개가 매트릭스 형태로 배열될 수 있으며, 그 단면은 정사각형 또는 원 형태뿐만 아니라 직사각형 또는 타원 형태를 가질 수 있다. 또한, 희생층(130)은 층간 절연막(120)과의 습식 식각률 차이를 이용하여 딥아웃(Dip-out) 방식의 습식 식각 공정을 통해 제거할 수 있다. 한편, 본 공정 후에도 잔류하는 층간 절연막(120)을 층간 절연막 패턴(120A)이라 하며, 본 단면도에는 도시되지 않았으나 일부 영역에서는 희생층(130)이 잔류하여 층간 절연막 패턴(120A)을 지지하는 역할을 한다.
도 1d를 참조하면, 희생층(130)이 제거된 공간에 수평 전극(140)을 형성한다. 수평 전극(140)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 티타늄 알루미늄 질화물(TiAlN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성하되, 구체적으로 다음과 같은 과정에 의해 형성될 수 있다.
우선, 화학적 기상 증착(Chemical Vapor Deposition; CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 등의 방식으로 도전 물질을 컨포멀(Conformal)하게 증착하여 희생층(130)이 제거된 공간을 매립하는 두께로 수평 전극용 도전막(미도시됨)을 형성한다. 그 후에, 상기 수평 전극용 도전막을 층간 절연막 패턴(120A)의 측면이 드러날 때까지 식각하여 층별로 분리시키면 층간 절연막 패턴(120A)들 사이에 수평 전극(140)이 형성된다.
도 1e를 참조하면, 홀(H)의 내벽에 가변 저항층(150) 및 전이금속 산화물층(160)을 순차적으로 형성한다. 가변 저항층(150)은 산소 공공(Vacancy)이나 이온의 이동(Migration) 또는 물질의 상변화(Phase Change)에 의해 전기저항이 변하는 물질을 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 증착하여 형성할 수 있다. 또한, 전이금속 산화물층(160)은 후술하는 문턱전압 스위칭층으로 변환될 수 있는 물질, 예컨대 니오븀 산화물(Nb2O5) 또는 바나듐 산화물(V2O5) 중 어느 하나 이상을 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 증착하여 형성할 수 있다.
여기서, 산소 공공이나 이온의 이동에 의해 전기저항이 변하는 물질로는 STO(SrTiO3), BTO(BaTiO3), PCMO(Pr1 - xCaxMnO3) 등의 페로브스카이트(Perovskite) 계열의 물질 및 티타늄 산화물(TiO2, Ti4O7), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O5), 니오븀 산화물(Nb2O5), 코발트 산화물(Co3O4), 니켈 산화물(NiO), 텅스텐 산화물(WO3), 란탄 산화물(La2O3) 등의 전이금속 산화물(Transition Metal Oxide, TMO)을 포함하는 이원산화물 등이 있다. 또한, 상변화에 의해 전기저항이 변하는 물질로는 열에 의해 결정질 또는 비정질 상태로 변화되는 물질, 예컨대 게르마늄, 안티몬 및 텔루륨이 소정 비율로 결합된 GST(GeSbTe)와 같은 칼코게나이드(Chalcogenide) 계열의 물질 등이 있다.
도 1f를 참조하면, 플라즈마(Plasma)를 이용하여 전이금속 산화물층(160)을 환원 처리한다. 구체적으로 수소(H2) 또는 암모니아(NH3) 분위기에서 전이금속 산화물층(160)을 플라즈마 처리하는 경우, 플라즈마에 의해 여기된 수소(H*)에 의해 전이금속 산화물층(160)이 환원될 수 있다. 이때, 상기 환원 처리는 500℃ 이하의 온도에서 수행함으로써 가변 저항층(150)의 물성이 저하되는 것을 방지할 수 있으며, 본 공정 결과 산소의 조성이 감소된 전이금속 산화물층(160)을 환원된 전이금속 산화물층(160A)이라 한다. 한편, 환원된 전이금속 산화물층(160A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있다.
도 1g를 참조하면, 홀(H)의 하면에 형성된 가변 저항층(150) 및 환원된 전이금속 산화물층(160A)을 일부 식각하여 도전층(110)을 노출시킨 후, 홀(H) 내에 수직 전극(170)을 형성한다. 수직 전극(170)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 티타늄 알루미늄 질화물(TiAlN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다.
도 1h를 참조하면, 일렉트로 포밍(Electro-forming) 과정을 통해 수평 전극(140)과 수직 전극(170) 사이의 환원된 전이금속 산화물층(160A) 일부를 문턱전압 스위칭층(180)으로 변환시킨다. 구체적으로 수평 전극(140)과 수직 전극(170) 사이에 소정의 포밍 전압을 인가하는 경우, 수평 전극(140)과 수직 전극(170) 사이에 위치하는 가변 저항층(150)에 산소 공공이나 이온 등으로 이루어진 필라멘트(Filament) 형태의 전류 통로(미도시됨)가 생성될 수 있으며, 이러한 전류 통로와 맞닿은 부위의 환원된 전이금속 산화물층(160A)은 상대적으로 안정된 상태인 이산화물로 변하면서 산소의 조성이 감소될 수 있다. 이에 따라 환원된 전이금속 산화물층(160A)에 포함된 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 등에 각각 국부적으로 니오븀 산화물(NbO2) 또는 바나듐 산화물(VO2) 등으로 이루어진 문턱전압 스위칭층(180)이 생성될 수 있다.
여기서, 문턱전압 스위칭층(180)은 특정한 문턱전압에서 온/오프 스위칭될 수 있으며, 이에 따라 다수의 메모리 셀 중에서 특정 메모리 셀을 선택하는 선택 소자로 이용될 수 있다. 이러한 문턱전압 스위칭층(180)은 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 금속-절연체 전이(Metal-Insulator Transition; MIT) 소자 또는 문턱전압 스위칭이 가능한 오보닉(Ovonic) 스위칭 소자 등을 포함할 수 있다.
이상에서 설명한 제조 방법에 의하여, 도 1h에 도시된 것과 같은 본 발명의 제1 실시예에 따른 반도체 장치가 제조될 수 있다.
도 1h를 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치는, 기판(미도시됨) 상의 절연층(100) 및 도전층(110), 도전층(110) 상에서 상기 기판에 대하여 실질적으로 수직인 방향으로 연장되는 수직 전극(170), 수직 전극(170)의 측면을 둘러싸는 가변 저항층(150), 수직 전극(170)을 따라 교대로 적층된 복수의 층간 절연막 패턴(120A) 및 복수의 수평 전극(140), 수직 전극(170)과 수평 전극(140) 사이에 개재되는 문턱전압 스위칭층(180), 및 수직 전극(170)과 층간 절연막 패턴(120A) 사이에 개재되는 환원된 전이금속 산화물층(160A)을 포함할 수 있다.
가변 저항층(150)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있으며, 환원된 전이금속 산화물층(160A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있다. 한편, 수평 전극(140)은 슬릿(Slit) 등에 의해 분리되지 않은 플레이트(Plate) 형태일 수 있다.
문턱전압 스위칭층(180)은 금속-절연체 전이(MIT) 소자 또는 오보닉 스위칭 소자 등을 포함할 수 있으며, 금속-절연체 전이(MIT) 소자는 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 니오븀 산화물(NbO2) 또는 바나듐 산화물(VO2) 중 어느 하나 이상을 포함할 수 있다. 또한, 문턱전압 스위칭층(180)은 가변 저항층(150)과 수직 전극(170) 사이에 개재될 수 있으며, 특히 환원된 전이금속 산화물층(160A)에 의해 층별로 분리되어 있으므로 층간 누설 전류 발생이 억제된다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제1 실시예와 동일하게 도 1a 내지 도 1d의 공정을 수행한 후, 도 2a의 공정을 수행한다.
도 2a를 참조하면, 홀(H)의 내벽에 전이금속 산화물층(160)을 형성한 후, 플라즈마를 이용하여 전이금속 산화물층(160)을 환원 처리한다. 전이금속 산화물층(160)은 니오븀 산화물(Nb2O5), 바나듐 산화물(V2O5) 등과 같이 후술하는 문턱전압 스위칭층으로 변환될 수 있는 물질을 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 증착하여 형성할 수 있으며, 수소(H2) 또는 암모니아(NH3) 분위기에서 플라즈마 처리하면 여기된 수소(H*)에 의해 환원될 수 있다.
도 2b를 참조하면, 환원된 전이금속 산화물층(160A) 상에 가변 저항층(150)을 형성한다. 환원된 전이금속 산화물층(160A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있으며, 가변 저항층(150)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 증착하여 형성할 수 있다.
도 2c를 참조하면, 홀(H)의 하면에 형성된 가변 저항층(150) 및 환원된 전이금속 산화물층(160A)을 일부 식각하여 도전층(110)을 노출시킨 후, 홀(H) 내에 금속, 금속 질화물 또는 도핑된 폴리실리콘 등과 같은 도전 물질로 수직 전극(170)을 형성한다. 그 후에, 일렉트로 포밍 과정을 통해 수평 전극(140)과 수직 전극(170) 사이의 환원된 전이금속 산화물층(160A) 일부를 문턱전압 스위칭층(180)으로 변환시킨다. 문턱전압 스위칭층(180)은 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 니오븀 산화물(NbO2), 바나듐 산화물(VO2) 등을 포함할 수 있다.
이상의 제2 실시예에서는 전이금속 산화물층(160)을 가변 저항층(150)보다 먼저 형성하며, 이에 따라 문턱전압 스위칭층(180)이 수평 전극(140)과 가변 저항층(150) 사이에 개재된다는 점에서 제1 실시예와 차이가 있다.
도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제1 실시예와 동일하게 도 1a 및 도 1b의 공정을 수행한 후, 도 3a의 공정을 수행한다.
도 3a를 참조하면, 일 방향으로 연장되는 라인 형태의 마스크 패턴(미도시됨)을 식각마스크로 적층 구조물을 식각하여 제1 슬릿(T1)을 형성한 후, 제1 슬릿(T1)을 절연막(135)으로 매립한다. 제1 슬릿(T1)은 복수 개가 평행하게 배열될 수 있으며, 식각된 층간 절연막(120) 및 희생층(130)을 각각 층간 절연막 패턴(120A) 및 희생층 패턴(130A)이라 한다. 한편, 절연막(135)은 희생층 패턴(130A)과 습식 식각률이 다른 물질, 예컨대 산화막 계열의 물질로 형성할 수 있다.
도 3b를 참조하면, 절연막(135)을 선택적으로 식각하여 희생층 패턴(130A)의 측면 및 도전층(110)의 상면을 노출시키는 홀(H)을 형성한다. 홀(H)은 복수 개가 매트릭스 형태로 배열될 수 있으며, 홀(H)의 상기 기판에 수평한 방향의 단면은 정사각형 또는 원 형태뿐만 아니라 직사각형 또는 타원 형태를 가질 수 있다.
이어서, 홀(H)의 내벽에 가변 저항층(150) 및 전이금속 산화물층(160)을 순차적으로 형성한다. 가변 저항층(150)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있으며, 전이금속 산화물층(160)은 후술하는 문턱전압 스위칭층으로 변환될 수 있는 물질, 예컨대 니오븀 산화물(Nb2O5) 또는 바나듐 산화물(V2O5) 중 어느 하나 이상을 포함할 수 있다. 한편, 가변 저항층(150) 및 전이금속 산화물층(160)은 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 형성할 수 있다.
도 3c를 참조하면, 플라즈마를 이용하여 전이금속 산화물층(160)을 환원 처리한다. 이때, 상기 환원 처리는 수소(H2) 또는 암모니아(NH3) 분위기에서 500℃ 이하의 온도로 수행할 수 있으며, 본 공정 결과 산소의 조성이 감소된 전이금속 산화물층(160)을 환원된 전이금속 산화물층(160A)이라 한다. 한편, 환원된 전이금속 산화물층(160A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있다.
도 3d를 참조하면, 홀(H)의 하면에 형성된 가변 저항층(150) 및 환원된 전이금속 산화물층(160A)을 일부 식각하여 도전층(110)을 노출시킨 후, 홀(H) 내에 수직 전극(170)을 형성한다. 수직 전극(170)은 도전 물질, 예컨대 금속, 금속 질화물 또는 도핑된 폴리실리콘 등으로 형성할 수 있다.
도 3e를 참조하면, 제1 슬릿(T1)과 같은 방향으로 연장되는 라인 형태의 마스크 패턴(미도시됨)을 식각마스크로 홀(H) 양측의 적층 구조물을 식각하여 제2 슬릿(T2)을 형성한 후, 제2 슬릿(T2)에 의해 노출된 희생층 패턴(130A)을 제거한다. 제2 슬릿(T2)은 복수 개가 평행하게 배열될 수 있으며, 희생층 패턴(130A)은 층간 절연막 패턴(120A)과의 습식 식각률 차이를 이용하여 딥아웃 방식의 습식 식각 공정을 통해 제거할 수 있다.
도 3f를 참조하면, 희생층 패턴(130A)이 제거된 공간에 수평 전극(140)을 형성한 후, 일렉트로 포밍 과정을 통해 수평 전극(140)과 수직 전극(170) 사이의 환원된 전이금속 산화물층(160A) 일부를 문턱전압 스위칭층(180)으로 변환시킨다. 수평 전극(140)은 도전 물질, 예컨대 금속, 금속 질화물 또는 도핑된 폴리실리콘 등으로 형성할 수 있으며, 문턱전압 스위칭층(180)은 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 니오븀 산화물(NbO2), 바나듐 산화물(VO2) 등을 포함할 수 있다.
이상의 제3 실시예에서는 제1 및 제2 슬릿(T1, T2)을 형성하며, 이에 따라 수평 전극(140)이 플레이트 형태가 아닌 라인 형태로 형성된다는 점에서 제1 실시예와 차이가 있다.
도 4는 본 발명의 제4 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 반도체 장치는, 기판(115)에 대하여 실질적으로 수직인 방향으로 연장되는 수직 전극(170), 수직 전극(170)을 둘러싸는 가변 저항층(150), 수직 전극(170)을 따라 교대로 적층된 복수의 층간 절연막 패턴(120A) 및 복수의 수평 전극(140), 수직 전극(170)과 수평 전극(140) 사이에 개재되는 문턱전압 스위칭층(180), 및 수직 전극(170)과 층간 절연막 패턴(120A) 사이에 개재되는 환원된 전이금속 산화물층(160A)을 포함할 수 있다.
여기서, 기판(115)은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(SiGe) 기판 또는 SOI(Silicon-On-Insulator) 기판일 수 있으며, 가변 저항층(150)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있다. 또한, 환원된 전이금속 산화물층(160A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있으며, 문턱전압 스위칭층(180)은 특정한 임계 온도에 도달하면 전기저항이 급격히 변하는 니오븀 산화물(NbO2) 또는 바나듐 산화물(VO2) 중 어느 하나 이상을 포함할 수 있다.
이상의 제4 실시예에서는 수직 전극(170)의 하단이 가변 저항층(150) 및 환원된 전이금속 산화물층(160A)을 관통하지 않으며, 이에 따라 가변 저항층(150)의 식각 손상을 방지할 수 있게 된다. 한편, 이러한 구조에서는 가변 저항층(150) 및 환원된 전이금속 산화물층(160A)이 수직 전극(170)의 하단을 감싸게 되므로 수직 전극(170)의 상단에 배선(미도시됨)이 연결될 수 있다.
도 5a 내지 도 5d는 본 발명의 제5 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 5a를 참조하면, 소정의 하부 구조물을 갖는 기판(200) 상에 층간 절연막(210)을 형성한다. 기판(200)은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(SiGe) 기판 또는 SOI 기판일 수 있으며, 층간 절연막(210)은 산화막 계열의 물질, 예컨대 실리콘 산화막(SiO2), TEOS, BSG, PSG, BPSG, FSG, SOG 중 어느 하나 이상을 포함할 수 있다.
이어서, 층간 절연막(210)을 선택적으로 식각하여 트렌치를 형성한 후, 이 트렌치 내에 제1 전극(220)을 형성한다. 제1 전극(220)은 도전 물질, 예컨대 금속, 금속 질화물 또는 도핑된 폴리실리콘 등을 상기 트렌치를 매립하는 두께로 증착한 후, 층간 절연막(210)의 상면이 드러날 때까지 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다. 한편, 제1 전극(220)은 복수 개가 일 방향으로 서로 평행하게 연장될 수 있다.
도 5b를 참조하면, 층간 절연막(210) 및 제1 전극(220) 상에 가변 저항층(230) 및 전이금속 산화물층(240)을 순차적으로 형성한다. 가변 저항층(230)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있으며, 전이금속 산화물층(240)은 후술하는 문턱전압 스위칭층으로 변환될 수 있는 물질, 예컨대 니오븀 산화물(Nb2O5) 또는 바나듐 산화물(V2O5) 중 어느 하나 이상을 포함할 수 있다. 한편, 가변 저항층(230) 및 전이금속 산화물층(240)은 화학적 기상 증착(CVD) 또는 원자층 증착(ALD) 등의 방식으로 형성할 수 있다.
도 5c를 참조하면, 플라즈마를 이용하여 전이금속 산화물층(240)을 환원 처리한다. 이때, 상기 환원 처리는 수소(H2) 또는 암모니아(NH3) 분위기에서 500℃ 이하의 온도로 수행할 수 있으며, 본 공정 결과 산소의 조성이 감소된 전이금속 산화물층(240)을 환원된 전이금속 산화물층(240A)이라 한다. 한편, 환원된 전이금속 산화물층(240A)은 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함할 수 있다.
도 5d를 참조하면, 환원된 전이금속 산화물층(240A) 상에 제2 전극(250)을 형성한 후, 일렉트로 포밍 과정을 통해 제1 전극(220)과 제2 전극(250) 사이의 환원된 전이금속 산화물층(240A) 일부를 문턱전압 스위칭층(260)으로 변환시킨다. 제2 전극(250)은 도전 물질, 예컨대 금속, 금속 질화물 또는 도핑된 폴리실리콘 등으로 형성할 수 있으며, 복수 개가 제1 전극(220)과 교차하는 방향으로 서로 평행하게 연장될 수 있다. 또한, 문턱전압 스위칭층(260)은 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 니오븀 산화물(NbO2), 바나듐 산화물(VO2) 등을 포함할 수 있다.
이상에서 설명한 제조 방법에 의하여, 도 5d에 도시된 것과 같은 본 발명의 제5 실시예에 따른 반도체 장치가 제조될 수 있다.
도 5d를 참조하면, 본 발명의 제5 실시예에 따른 반도체 장치는, 제1 전극(220) 및 이와 이격된 제2 전극(250), 제1 전극(220)과 제2 전극(250) 사이에 적층된 가변 저항층(230) 및 환원된 전이금속 산화물층(240A), 및 환원된 전이금속 산화물층(240A) 내에 국부적으로 형성된 문턱전압 스위칭층(260)을 포함할 수 있다.
제1 전극(220)과 제2 전극(250)은 서로 교차하는 방향으로 연장될 수 있으며, 문턱전압 스위칭층(260)은 제1 전극(220)과 제2 전극(250)의 교차점에 형성될 수 있다. 한편, 문턱전압 스위칭층(260)과 환원된 전이금속 산화물층(240A)은 동일한 원소들로 구성될 수 있고, 이들은 니오븀(Nb) 또는 바나듐(V) 중 어느 하나 이상을 포함할 수 있다. 특히, 문턱전압 스위칭층(260)과 환원된 전이금속 산화물층(240A)은 서로 다른 조성비를 가질 수 있으며, 문턱전압 스위칭층(260)은 환원된 전이금속 산화물층(240A)을 관통할 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 일 방향으로 서로 평행하게 연장되는 복수의 비트라인(BL), 비트라인(BL)과 이격되어 비트라인(BL)과 교차하는 방향으로 서로 평행하게 연장되는 복수의 워드라인(WL), 및 비트라인(BL)과 워드라인(WL)의 각 교차점에 배열되는 메모리 셀(MC)을 포함하는 크로스 포인트 셀 어레이를 구성할 수 있다.
여기서, 메모리 셀(MC)은 인가되는 전압 또는 전류에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭할 수 있는 가변 저항층, 및 특정한 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이됨으로써 전기저항이 급격히 변하는 문턱전압 스위칭층을 포함할 수 있다. 특히, 금속-절연체 전이층은 크로스 포인트 셀 어레이에서 선택 소자로 기능하여 선택되지 않은 메모리 셀(MC)을 통해 흐르는 미주 전류(Sneak Current)를 효과적으로 억제할 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타내는 블록도이다.
도 7을 참조하면, 메모리 셀 어레이(300)는 본 발명의 일 실시예에 따른 반도체 장치의 메모리 셀들이 매트릭스 형태로 배열된 것으로서, 비트라인 디코더(310), 워드라인 디코더(320), 제어 회로(330), 전압 생성 회로(340) 및 판독 회로(350)가 메모리 셀 어레이(300)의 주변에 배치될 수 있다.
비트라인 디코더(310)는 메모리 셀 어레이(300)의 각 비트라인(BL)에 연결되며, 어드레스 신호에 대응하는 비트라인(BL)을 선택한다. 이와 마찬가지로 워드라인 디코더(320)는 메모리 셀 어레이(300)의 각 워드라인(WL)에 연결되며, 어드레스 신호에 대응하는 워드라인(WL)을 선택한다. 즉, 비트라인 디코더(310) 및 워드라인 디코더(320)를 통해 메모리 셀 어레이(300) 내에서 특정 메모리 셀을 선택할 수 있다.
제어 회로(330)는 어드레스 신호, 제어 입력 신호 및 기입 시의 데이터 입력 등에 기초하여 비트라인 디코더(310), 워드라인 디코더(320) 및 전압 생성 회로(340)를 제어하며, 특히 메모리 셀 어레이(300)의 기입, 소거 및 판독 동작을 제어한다. 또한, 제어 회로(330)는 일반적인 어드레스 버퍼 회로, 데이터 입출력 버퍼 회로 및 제어 입력 버퍼 회로의 기능도 수행할 수 있다.
전압 생성 회로(340)는 메모리 셀 어레이(300)의 기입, 소거 및 판독 시에 필요한 각각의 전압을 생성하여 비트라인(BL) 및 워드라인(WL)에 공급한다. 한편, 판독 회로(350)는 선택된 메모리 셀(MC)의 저항 상태를 감지하여 그에 저장된 데이터를 판별하며, 최종적으로 판별 결과를 제어 회로(330)에 전달한다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 전자 장치의 구성도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치를 포함하는 전자 장치(1000)는 데이터 저장 시스템(1100), 중앙 처리 장치(1200), 사용자 인터페이스(1300) 및 이들의 동작에 필요한 전원을 공급하는 전원 공급 장치(1400)를 포함할 수 있고, 이들은 버스(1500)를 통해 서로 데이터 통신을 할 수 있다. 이러한 전자 장치(1000)는 데이터에 대해 입력, 처리, 출력, 통신, 저장 등의 조작을 수행할 수 있는 장치로서, 컴퓨터(Computer), 서버(Server), 태블릿 PC(Tablet Personal Computer), 휴대용 컴퓨터(Portable Computer), PDA(Personal Digital Assistant), 무선 전화(Wireless Phone), 휴대 전화(Mobile Phone), 스마트폰(Smart Phone), 디지털 음악 재생기기(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV 시스템(Audio Visual System), 스마트 TV(Smart Television) 등일 수 있다.
데이터 저장 시스템(1100)은 데이터를 저장하기 위한 구성으로 전원 공급과 무관하게 저장된 데이터를 보유할 수 있는 가변 저항 메모리 장치(1110), 및 외부로부터 입력되는 명령에 따라 가변 저항 메모리 장치(1110)에 저장된 데이터의 입출력을 제어하는 메모리 컨트롤러(1120)를 포함할 수 있다. 이러한 데이터 저장 시스템(1100)은 하드 디스크 드라이브(Hard Disk Drive; HDD), SSD(Solid State Drive), USB 메모리(Universal Serial Bus Memory; USB Memory), SD(Secure Digital) 카드, 미니 SD(mini Secure Digital) 카드, 마이크로 SD(micro Secure Digital) 카드, 고용량 SD(Secure Digital High Capacity; SDHC) 카드, 메모리 스틱(Memory Stick), 컴팩트 플래시(Compact Flash; CF) 카드, 스마트 미디어(Smart Media; SM) 카드, 멀티미디어 카드(Multi-Media Card; MMC), 내장 멀티미디어 카드(embedded MMC; eMMC) 등일 수 있다.
가변 저항 메모리 장치(1110)에는 중앙 처리 장치(1200)에 의해서 처리된 데이터 또는 사용자 인터페이스(1300)를 통해 외부에서 입력된 데이터가 저장될 수 있으며, 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 예를 들어, 가변 저항 메모리 장치(1110)는 기판으로부터 수직으로 돌출된 수직 전극, 상기 수직 전극의 측면을 둘러싸는 가변 저항층, 상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극, 상기 수직 전극과 상기 수평 전극 사이에 개재되는 문턱전압 스위칭층, 및 상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함할 수 있다. 한편, 메모리 컨트롤러(1120)는 중앙 처리 장치(1200)에 의해 해석된 명령에 따라 가변 저항 메모리 장치(1110)와 사용자 인터페이스(1300) 사이에서 데이터의 교환을 제어할 수 있다.
중앙 처리 장치(1200)는 사용자 인터페이스(1300)를 통해 입력된 명령어의 해석, 및 데이터 저장 시스템(1100)에 저장된 자료의 연산, 비교 등의 처리를 수행할 수 있다. 이러한 중앙 처리 장치(1200)는 마이크로프로세서(Micro Processor Unit; MPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
사용자 인터페이스(1300)는 전자 장치(1000)와 외부 장치 간에 명령 및 데이터 등을 교환하기 위한 것으로서, 키패드(Keypad), 키보드(Keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 각종 디스플레이(Display) 장치, 각종 휴먼 인터페이스 장치(Human Interface Device; HID) 또는 통신 장치일 수 있다. 상기 통신 장치는 유선 네트워크와 연결할 수 있는 모듈 또는 무선 네트워크와 연결할 수 있는 모듈을 포함할 수 있다.
여기서, 유선 네트워크와 연결할 수 있는 모듈은 유선 랜(Local Area Network; LAN), USB(Universal Serial Bus), 이더넷(Ethernet), 전력선 통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크와 연결할 수 있는 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드분할 다중접속(Code Division Multiple Access; CDMA), 시분할 다중접속(Time Division Multiple Access; TDMA), 주파수분할 다중접속(Frequency Division Multiple Access; FDMA), 무선 랜(Wireless LAN), 와이브로(Wireless Broadband Internet; WiBro), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), RFID(Radio Frequency IDentification), NFC(Near Field Communication), 지그비(Zigbee), 블루투스(Bluetooth), LTE(Long Term Evolution), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드분할 다중접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
이상에서 설명한 본 발명의 실시예들에 따른 반도체 장치 및 그 제조 방법에 의하면, 전이금속 산화물층을 환원 처리하여 문턱 전압 스위칭 특성을 갖는 금속-절연체 전이층을 형성함으로써 가변 저항 메모리 소자의 비선형성 등 스위칭 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 절연층
110 : 도전층
120 : 층간 절연막
130 : 희생층
140 : 수평 전극
150 : 가변 저항층
160 : 전이금속 산화물층
170 : 수직 전극
180 : 문턱전압 스위칭층
110 : 도전층
120 : 층간 절연막
130 : 희생층
140 : 수평 전극
150 : 가변 저항층
160 : 전이금속 산화물층
170 : 수직 전극
180 : 문턱전압 스위칭층
Claims (20)
- 기판으로부터 수직으로 돌출된 수직 전극;
상기 수직 전극의 측면을 둘러싸는 가변 저항층;
상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극;
상기 수직 전극과 상기 수평 전극 사이에 개재되고, 특정한 문턱 전압에서 온/오프 스위칭되는 문턱전압 스위칭층; 및
상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함하고,
상기 문턱전압 스위칭층은, 상기 전이금속 산화물층과 동일한 원소를 포함하면서 더 작은 산소 조성을 갖는
반도체 장치.
- 제1 항에 있어서,
상기 문턱전압 스위칭층은, 금속-절연체 전이 소자 또는 오보닉 스위칭 소자를 포함하는
반도체 장치.
- 제2 항에 있어서,
상기 금속-절연체 전이 소자는, 임계 온도에 도달하면 절연체 상태에서 금속 상태로 혹은 금속 상태에서 절연체 상태로 전이되는
반도체 장치.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 문턱전압 스위칭층은, 니오븀 산화물(NbO2) 또는 바나듐 산화물(VO2) 중 어느 하나 이상을 포함하는
반도체 장치.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 문턱전압 스위칭층은, 상기 전이금속 산화물층에 의해 층별로 분리된
반도체 장치.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 문턱전압 스위칭층은, 상기 가변 저항층과 상기 수직 전극 사이에 개재되는
반도체 장치. - 제1 항에 있어서,
상기 문턱전압 스위칭층은, 상기 수평 전극과 상기 가변 저항층 사이에 개재되는
반도체 장치.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 전이금속 산화물층은, 니오븀 산화물(NbOx, 2<x<2.5) 또는 바나듐 산화물(VOx, 2<x<2.5) 중 어느 하나 이상을 포함하는
반도체 장치.
- 제1 항에 있어서,
상기 가변 저항층은, 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함하는
반도체 장치.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 수직 전극의 하단에 접속되는 도전층을 더 포함하는
반도체 장치.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 가변 저항층은, 상기 수직 전극의 하단을 감싸는
반도체 장치.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제1 항에 있어서,
상기 수평 전극은, 플레이트 또는 라인 형태인
반도체 장치.
- 제1 전극;
상기 제1 전극과 이격된 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 적층된 가변 저항층 및 전이금속 산화물층; 및
상기 전이금속 산화물층 내에 국부적으로 형성되고, 특정한 문턱 전압에서 온/오프 스위칭되는 문턱전압 스위칭층을 포함하고,
상기 문턱전압 스위칭층은, 상기 전이금속 산화물층과 동일한 원소를 포함하면서 더 작은 산소 조성을 갖는
반도체 장치.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제13 항에 있어서,
상기 제1 전극과 상기 제2 전극은, 서로 교차하는 방향으로 연장되는
반도체 장치.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제14 항에 있어서,
상기 문턱전압 스위칭층은, 상기 제1 전극과 상기 제2 전극의 교차점에 형성되는
반도체 장치.
- 삭제
- 삭제
- ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제13 항에 있어서,
상기 원소들은, 니오븀(Nb) 또는 바나듐(V) 중 어느 하나 이상을 포함하는
반도체 장치.
- ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제13 항에 있어서,
상기 문턱전압 스위칭층은, 상기 전이금속 산화물층을 관통하는
반도체 장치.
- 데이터를 저장하고 전원 공급과 무관하게 저장된 데이터를 보유하는 가변 저항 메모리 장치; 및
외부로부터 입력되는 명령에 따라 상기 가변 저항 메모리 장치에 저장된 데이터의 입출력을 제어하는 메모리 컨트롤러를 포함하고,
상기 가변 저항 메모리 장치는,
기판으로부터 수직으로 돌출된 수직 전극;
상기 수직 전극의 측면을 둘러싸는 가변 저항층;
상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극;
상기 수직 전극과 상기 수평 전극 사이에 개재되고, 특정한 문턱 전압에서 온/오프 스위칭되는 문턱전압 스위칭층; 및
상기 수직 전극과 상기 층간 절연막 사이에 개재되는 전이금속 산화물층을 포함하고,
상기 문턱전압 스위칭층은, 상기 전이금속 산화물층과 동일한 원소를 포함하면서 더 작은 산소 조성을 갖는
전자 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130026045A KR102025290B1 (ko) | 2013-03-12 | 2013-03-12 | 반도체 장치 및 이를 포함하는 전자 장치 |
| US13/945,521 US9159768B2 (en) | 2013-03-12 | 2013-07-18 | Semiconductor device and electronic device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130026045A KR102025290B1 (ko) | 2013-03-12 | 2013-03-12 | 반도체 장치 및 이를 포함하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140111762A KR20140111762A (ko) | 2014-09-22 |
| KR102025290B1 true KR102025290B1 (ko) | 2019-09-26 |
Family
ID=51526434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130026045A KR102025290B1 (ko) | 2013-03-12 | 2013-03-12 | 반도체 장치 및 이를 포함하는 전자 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9159768B2 (ko) |
| KR (1) | KR102025290B1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2741295B1 (en) * | 2012-12-04 | 2016-03-02 | Imec | Spin transfer torque magnetic memory device |
| KR102075032B1 (ko) * | 2013-11-07 | 2020-02-10 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10608177B2 (en) * | 2014-12-26 | 2020-03-31 | Institute of Microelectronics, Chinese Academy of Sciences | Self-gated RRAM cell and method for manufacturing the same |
| KR20160114948A (ko) * | 2015-03-25 | 2016-10-06 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9812502B2 (en) * | 2015-08-31 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor memory device having variable resistance elements provided at intersections of wiring lines |
| KR20170046360A (ko) * | 2015-10-21 | 2017-05-02 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10658586B2 (en) | 2016-07-02 | 2020-05-19 | Intel Corporation | RRAM devices and their methods of fabrication |
| US9978942B2 (en) * | 2016-09-20 | 2018-05-22 | Arm Ltd. | Correlated electron switch structures and applications |
| KR102551799B1 (ko) | 2016-12-06 | 2023-07-05 | 삼성전자주식회사 | 반도체 소자 |
| WO2018126184A1 (en) * | 2016-12-29 | 2018-07-05 | The Charles Stark Draper Laboratory, Inc. | Tunable electronic nanocomposites with phase change materials and controlled disorder |
| WO2018140539A1 (en) | 2017-01-26 | 2018-08-02 | Hrl Laboratories, Llc | A scalable, stackable, and beol-process compatible integrated neuron circuit |
| US10297751B2 (en) * | 2017-01-26 | 2019-05-21 | Hrl Laboratories, Llc | Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer |
| US11861488B1 (en) | 2017-06-09 | 2024-01-02 | Hrl Laboratories, Llc | Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators |
| US10600961B2 (en) * | 2017-07-27 | 2020-03-24 | Hrl Laboratories, Llc | Scalable and low-voltage electroforming-free nanoscale vanadium dioxide threshold switch devices and relaxation oscillators with current controlled negative differential resistance |
| US10700129B2 (en) * | 2018-06-22 | 2020-06-30 | International Business Machines Corporation | Vertical array of resistive switching devices having a tunable oxygen vacancy concentration |
| FR3086462A1 (fr) * | 2018-09-21 | 2020-03-27 | Stmicroelectronics (Crolles 2) Sas | Procede de fabrication d'un composant electronique |
| CN113302713B (zh) * | 2019-02-22 | 2024-04-12 | 合肥睿科微电子有限公司 | 热场控制电导率变化器件 |
| CN109920910B (zh) * | 2019-02-27 | 2022-03-25 | 江苏理工学院 | 一种柔性V2O5/Ge2Sb2Te5纳米多层相变薄膜材料及其制备方法 |
| CN113078257B (zh) * | 2020-01-03 | 2023-09-12 | 华邦电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
| KR20210107304A (ko) | 2020-02-24 | 2021-09-01 | 삼성전자주식회사 | 수직형 가변 저항 메모리 장치 및 수직형 가변 저항 메모리 장치의 동작 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (ko) | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| US20110115049A1 (en) | 2009-11-17 | 2011-05-19 | Samsung Electronics Co., Ltd. | Non-volatile memory devices, methods of manufacturing and methods of operating the same |
| KR101133392B1 (ko) | 2009-12-24 | 2012-04-19 | 한양대학교 산학협력단 | 3차원 입체 구조를 가지는 비휘발성 메모리 |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| KR101167551B1 (ko) | 2011-03-07 | 2012-07-23 | 서울대학교산학협력단 | 수평형 선택소자를 갖는 3차원 메모리 셀 스텍 |
| US20140029330A1 (en) | 2011-03-14 | 2014-01-30 | Shunsaku Muraoka | Method for driving nonvolatile memory element, and nonvolatile memory device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110132865A (ko) * | 2010-06-03 | 2011-12-09 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
-
2013
- 2013-03-12 KR KR1020130026045A patent/KR102025290B1/ko active IP Right Grant
- 2013-07-18 US US13/945,521 patent/US9159768B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (ko) | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US20110115049A1 (en) | 2009-11-17 | 2011-05-19 | Samsung Electronics Co., Ltd. | Non-volatile memory devices, methods of manufacturing and methods of operating the same |
| KR101133392B1 (ko) | 2009-12-24 | 2012-04-19 | 한양대학교 산학협력단 | 3차원 입체 구조를 가지는 비휘발성 메모리 |
| KR101167551B1 (ko) | 2011-03-07 | 2012-07-23 | 서울대학교산학협력단 | 수평형 선택소자를 갖는 3차원 메모리 셀 스텍 |
| US20140029330A1 (en) | 2011-03-14 | 2014-01-30 | Shunsaku Muraoka | Method for driving nonvolatile memory element, and nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140268995A1 (en) | 2014-09-18 |
| KR20140111762A (ko) | 2014-09-22 |
| US9159768B2 (en) | 2015-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102025290B1 (ko) | 반도체 장치 및 이를 포함하는 전자 장치 | |
| KR102014375B1 (ko) | 반도체 장치 및 이를 포함하는 전자 장치 | |
| US9159919B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US9312479B2 (en) | Variable resistance memory device | |
| US9478739B2 (en) | Fabricating electronic device including a semiconductor memory that comprises an inter-layer dielectric layer with first and second nitride layer over stacked structure | |
| CN106611767A (zh) | 电子设备及其制造方法 | |
| US20190131348A1 (en) | Semiconductor memory device including a line-type selection interconnection, and an electronic system including semiconductor memory device | |
| CN110047871A (zh) | 电子设备 | |
| CN103715354A (zh) | 阻变存储器件及存储装置和具有存储装置的数据处理系统 | |
| US20130168628A1 (en) | Variable resistance memory device and method for fabricating the same | |
| KR20200021254A (ko) | 칼코게나이드 재료 및 이를 포함하는 전자 장치 | |
| KR101977271B1 (ko) | 반도체 장치의 제조 방법 | |
| US9153780B2 (en) | Semiconductor device and method of fabricating the same | |
| US20140138606A1 (en) | Resistance variable memory device | |
| US9502646B2 (en) | Semiconductor integrated circuit device having encapsulation film and method of fabricating the same | |
| US9105575B2 (en) | Method for fabricating a semiconductor device | |
| US20210118498A1 (en) | Electronic device and manufacturing method of electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |