CN103715354A - 阻变存储器件及存储装置和具有存储装置的数据处理系统 - Google Patents

阻变存储器件及存储装置和具有存储装置的数据处理系统 Download PDF

Info

Publication number
CN103715354A
CN103715354A CN201310369694.1A CN201310369694A CN103715354A CN 103715354 A CN103715354 A CN 103715354A CN 201310369694 A CN201310369694 A CN 201310369694A CN 103715354 A CN103715354 A CN 103715354A
Authority
CN
China
Prior art keywords
resistance
layer
material layer
variable
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310369694.1A
Other languages
English (en)
Inventor
朴祐莹
李起正
金范庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103715354A publication Critical patent/CN103715354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种阻变存储器件,包括:第一电极层、第二电极层以及第一可变电阻层和第二可变电阻层,所述第一可变电阻层和第二可变电阻层在第一电极层和第二电极层之间层叠至少一次。第一可变电阻材料层可以包括具有电阻率高于第一电极层或第二电极层并且小于或等于绝缘材料的金属氮化物层。

Description

阻变存储器件及存储装置和具有存储装置的数据处理系统
相关申请的交叉引用
本申请要求2012年10月8日向韩国专利局提交的申请号为10-2012-0111184的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体集成器件,更具体而言,涉及一种阻变存储器件和存储装置,以及包括存储装置的数据处理系统。
背景技术
代表非易失性存储器件的快闪存储器件已逐步变得更高集成。近来,需要低于20nm的高集成技术。由于快闪存储器件为了低功耗以低电压来操作,所以快闪存储器件由于电流裕度不足而遭遇物理的和电学的限制。因而,已经积极开展了对能替代这种快闪存储器件的非易失性存储器件的研究。
阻变存储器件是利用阻变材料的电流转换特性(根据施加的电压而变化)的存储器件。阻变存储器件作为可以替代快闪存储器件的非易失性存储器件而受到关注,并且典型地包括相变RAM(PRAM)、阻变RAM(ReRAM)等。
一般而言,PRAM利用过渡金属氧化物(TMO)以金属-绝缘体-金属(MIM)结构来制造。另外,近来开发的阻变存储器件利用形成在阻变材料层中的细丝(filament)来执行开关操作,并且可以容易地适用于缩小比例的存储器件。
图1是说明一般的阻变存储器件的结构的示图。
如图1中所示,阻变存储器件10具有层叠有第一电极层11、可变电阻材料层13以及第二电极层15的结构。
第一电极层11和第二电极层15可以例如由氮化钛(TiN)形成,并且可变电阻材料层13可以例如由诸如氧化钛(诸如TiO2或TiO2-x的TixOy)的金属氧化物形成。
图2是说明一般的阻变存储装置的单位单元的示图。
如图2中所示,存储器单元连接在位线BL与字线WL之间,并且存储器单元可以包括阻变存储器件R和选择器件S。阻变存储器件R可以包括图1中所示的结构,并且选择器件S可以包括二极管或晶体管等。
图3是说明图1中所示的阻变存储器件的电流/电压特性的曲线图。
参见图3,当施加从-2V的负电压到+2V的正电压的电压时可以看出电流/电压特性。图1中所示的阻变存储器件呈现出阻变开关行为,使得在+2V的施加电压下具有设定状态,并且在-2V的施加电压下具有复位状态。然而,可以看出操作电流与±250μA一样高。
图4是说明另一种一般的阻变存储器件的示图。
如图4中所示的阻变存储器件10-1可以具有层叠有第一电极层11、第一可变电阻材料层13-1、第二可变电阻材料层13-2以及第二电极层15的结构。
第一电极层11和第二电极层15可以例如由氮化钛(TiN)形成。第一可变电阻材料层13-1可以由基于TaxOy(例如,Ta2O5)的材料形成,并且第二可变电阻材料层13-2可以由基于TixOy(例如,TiO2或TiO2-x等)的材料形成。
在图4中所示的阻变存储器件中,可变电阻层具有双层结构,不同于图1中所示的阻变存储器件10。
图5是说明图4中所示的阻变存储器件的电流/电压特性的曲线图。
由于图4中所示的阻变存储器件10-1利用具有双层结构的过渡金属层,所以可以改善耐受性和数据保持特性。然而,如图5中所示,操作电压如-3V至+3V一样高,并且操作电流如±50μA一样高。
用在阻变存储器件中的过渡金属氧化物优选地具有良好的耐受性、长的使用寿命以及良好的开/关和保持特性,以确保器件的可靠性。然而,典型的过渡金属氧化物由于高驱动电压和电流而导致高功耗。
流经除了选中的器件以外的路径的寄生电流(sneak current)由于高操作电压和电流而发生。因而,需要一种控制寄生电流的方法。
因此,需要一种在低阻变存储器状态下具有非线性电流特性和低电流/电压特性的阻变存储器件。
发明内容
根据一个示例性实施例的一个方面,提供了一种阻变存储器件。阻变存储器件可以包括:第一电极层、第二电极层、以及第一可变电阻材料层和第二可变电阻材料层,所述第一可变电阻材料层和第二可变电阻材料层在第一电极层与第二电极层之间重复地层叠至少一次。第一可变电阻材料层可以包括金属氮化物层,并且其中,在复位状态下,第一可变电阻材料层的电阻率(i)高于第一电极层或第二电极层的电阻率、并且(ii)小于或等于第二可变电阻材料层的电阻率。
根据一个示例性实施例的另一个方面,提供了一种阻变存储装置。阻变存储装置可以包括:存储器单元阵列,所述存储器单元阵列包括连接在位线与字线之间的多个存储器单元;以及控制器,所述控制器被配置成控制针对存储器单元阵列中选中的存储器单元的数据读取和写入。多个存储器单元中的每个可以包括阻变存储器件。阻变存储器件可以包括第一电极层和第二电极层;以及第一可变电阻材料层和第二可变电阻材料层,所述第一可变电阻材料层和第二可变电阻材料层在第一电极层与第二电极层之间重复地层叠至少一次。第一可变电阻材料层可以包括金属氮化物层,并且其中,在复位状态下,第一可变电阻材料层的电阻率(i)高于第一电极层或第二电极层的电阻率、并且(ii)小于或等于第二可变电阻材料层的电阻率。阻变存储器件,包括:第一电极层、第二电极层以及第一可变电阻材料层与第二可变电阻材料层的至少一个叠层,所述叠层被设置在第一电极层和第二电极层之间,其中,第一可变电阻材料层包括金属氮化物层,并且其中,第一可变电阻材料层的电阻率在复位状态下具有如下电阻率:该电阻率高于第一电极层和第二电极层的电阻率、并且在20摄氏度下小小于或等于107μΩ。
根据一个示例性实施例的另一个方面,提供了一种数据处理系统。数据处理系统可以包括:阻变存储装置、和存储器控制器,所述存储器控制器被配置成响应于主机的请求而访问阻变存储装置。阻变存储装置可以包括:存储器单元阵列,所述存储器单元阵列包括连接在位线与字线之间的多个存储器单元,多个存储器单元中的每个包括阻变存储器件;以及控制器,所述控制器被配置成控制存储器单元阵列的操作。阻变存储器件可以包括第一电极层和第二电极层;以及第一可变电阻层和第二可变电阻层,第一可变电阻层和第二可变电阻层在第一电极层与第二电极层之间重复地层叠至少一次。第一可变电阻材料层可以包括电阻率高于第一电极层或第二电极层并且小于或等于绝缘材料的金属氮化物层。
根据一个示例性实施例的另一个方面,提供了一种数据处理系统。数据处理系统可以包括:处理器,所述处理器被配置成控制整体操作;操作存储器,所述操作存储器被配置成储存用于处理器的操作所需的应用程序、数据、以及控制信号;阻变存储装置,所述阻变存储装置被配置成被处理器访问;以及用户接口,所述用户接口被配置成执行处理器与用户之间的数据输入/输出(I/O)。阻变存储装置可以包括:存储器单元阵列,所述存储器单元阵列包括连接在位线与字线之间的多个存储器单元,多个存储器单元中的每个包括阻变存储器件;以及控制器,所述控制器被配置成控制存储器单元阵列的操作。阻变存储器件可以包括:第一电极层和第二电极层;以及第一可变电阻层和第二可变电阻层,所述第一可变电阻层和第二可变电阻层在第一电极层与第二电极层之间重复地层叠至少一次。第一可变电阻材料层可以包括电阻率高于第一电极层或第二电极层并且小于或等于绝缘材料的金属氮化物层。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征以及其它的优点,其中:
图1说明一般的阻变存储器件;
图2是说明一般的阻变存储装置的结构的示图;
图3是说明图1中的阻变存储器件的电流/电压特性的曲线图;
图4说明另一种一般的阻变存储器件;
图5是说明图4中的阻变存储器件的电流/电压特性的曲线图;
图6是说明根据本发明的一个示例性实施例的阻变存储器件的结构的示图;
图7是说明被包括在图6中的阻变存储器件中的电极层和第二可变电阻材料层的电阻率的示图;
图8至图16是说明根据本发明的各种示例性实施例的阻变存储器件的结构的示图;
图17是说明根据本发明的一个示例性实施例的阻变存储器件的电流/电压特性的曲线图;
图18和图19是说明根据本发明的示例性实施例的阻变存储器单元阵列的结构的示图;
图20是说明根据本发明的示例性实施例的存储装置的配置的示图;
图21是说明根据本发明的一个实施例的数据处理系统的配置的示图;以及
图22是说明根据本发明的另一个示例性实施例的数据处理系统的配置的示图。
具体实施方式
在下文中,将参照附图更详细地描述示例性实施例。
本文参照截面图描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性图示。照此,可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而,示例性实施例不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如缘于制造的形状偏差。在附图中,为了清楚起见,可能对层和区域的长度和尺寸进行夸大。相同的附图标记在附图中表示相同的元件。还要理解当提及一层在另一层或衬底“上”时,其可以直接在另一层或衬底上,或还可以存在中间层。
图6是说明根据本发明的一个示例性实施例的阻变存储器件的结构的示图。
参见图6,根据一个示例性实施例的阻变存储器件100可以包括如下结构:第一可变电阻材料层103和第二可变电阻材料层105在第一电极层101和第二电极层107之间层叠至少一次。
图6说明了第一可变电阻材料层103形成在第一电极层101上的结构,但是本发明不局限于这种结构。阻变存储器件可以具有第一可变电阻材料层103形成在第二可变电阻材料层105与第二电极层107之间的结构。
第一电极层101和第二电极层107中的每个可以由如下材料形成:(i)金属材料,诸如钛(Ti)、钽(Ta)、钨(W)、铜(Cu)、钌(Ru)、铂(Pt)、镍(Ni)、铱(Ir)、铝(Al)、锆(Zr)、铪(Hf)、银(Ag)、以及金(Au),(ii)包括了所述金属材料的氮化物层,(iii)所述金属材料的硅化物层,或者(iv)包括了所述金属材料的氧化物层。
第二可变电阻材料层105可以由如下材料形成:(i)金属氧化物,诸如氧化锆(ZrOx)、氧化镍(NiOx)、氧化铪(HfOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化铝(AlOx)、氧化镧(LaOx)、氧化铌(NbOx)、氧化锶钛(SrTiOx)、氧化镁(MgOx)、以及它们的组合材料,(ii)诸如PrCnMnO、LaCaMnO以及Sr(Zr)TiO3的钙钛矿,或者(iii)诸如锗硅(GeS)、锗硒(GeSe)、硫化铜(Cu2S)以及银锗硒(AgGeSe)固态电解质。然而,用于第二可变电阻材料层105的材料不局限于此。
可替选地,第一可变电阻材料层103可以包括金属氮化物层。具体地,第一可变电阻材料层103可以具有高于第一电极层、并且小于或等于绝缘材料的电阻率。其中,第一可变电阻材料层103包括金属氮化物层,并且其中,该金属氮化物在复位状态下的电阻率(i)高于第一电极层或第二电极层的电阻率、并且(ii)低于或等于第二可变电阻材料层在复位状态下的电阻率。例如,第一可变电阻材料层103可以具有高于150μΩ并且小于或等于绝缘材料的电阻率。
在本发明的一个实施例中,第一可变电阻材料层103可以由诸如氮化钛(TiN)、氮化钛碳(TiCN)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、氮化钽(TaN)、氮化钽碳(TaCN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛硅(TiSiN)、氮化铪(HfN)、氮化锆(ZrN)、氮化钨(WN)、氮化铝(AlN)、以及它们的组合的材料形成。然而,用于第一可变电阻材料层103的材料不局限于此。另外,当第一可变电阻材料层103由金属氮化物层形成时,金属氮化物层可以利用诸如氮气(N2)、氢气(H2)、氨气(NH3)、氩气(Ar)以及它们的组合的气体而经由硝化作用来形成。
图7说明图6中所示的阻变存储器件的电极层和第一可变电阻材料层的电阻率。
更具体地,图7说明了当在表1中所示的条件下形成层时,第一可变电阻材料层103和第一电极层101的电阻率的差异。
表1示出了根据由TaxNy形成的第一可变电阻材料层103的沉积条件的电阻率。
[表1]
Figure BDA0000370437810000061
从图7和表1中可以看出:当合理地调整沉积温度和等离子体气体的种类时,氮化钽可以具有105至107μΩ范围的电阻率,大体与绝缘体的电阻率相同。氮化钽层的电阻率是作为电极层的氮化钛的电阻率的103至106倍高。
在一个实施例中,第一可变电阻材料层103可以利用等离子体增强原子层沉积(PEALD)方法来形成,可以看出:当沉积温度被控制到300℃时,可以获得具有绝缘属性的第一可变电阻材料层103。
在电极层之间仅包括过渡金属氧化物的阻变存储器件中,局限在于因过渡金属氧化物的高电阻和低功率驱动而导致难以减小操作电压和操作电流。然而,根据本发明的一个实施例的阻变存储器件在电极层与过渡金属氧化物之间包括至少一个第一可变电阻材料层103。
第一可变电阻材料层103选自电阻率高于电极层并且小于或等于绝缘材料的材料。由于金属氮化物具有开关特性,即使该开关特性低于金属氧化物,可以用作第一可变电阻材料层103的金属氮化物也可以用作数据储存材料。另外,由于金属氮化物具小于或等于绝缘材料的电阻率,所以阻变存储器件可以以低电压及电流来操作以保证低功率特性。结果,当阻变存储器件具有过渡金属氧化物与金属氮化物的层叠结构时,可以改善耐受性和保持特性,并且可以确保低操作电压/操作电流。
按惯例,当存储装置操作时将大约1/2操作电压的电压施加到选中的单元的外围。然而,在一个示例性实施例中,低功率可驱动的可变电阻材料层还可以最小化可能施加到选中的存储器单元的外围的寄生电流,并且可以因此提供具有稳定的随机存取操作特性的存储装置。
因此,在根据本发明的一个示例性实施例的阻变存储器件中,可以由金属氧化物和金属氮化物的组合引起的缺点可以由低功率特性的优点抵消。因而,可以确保高耐受性和数据保持特性。
另外,在这层意义上说,第一可变电阻材料层103可以被称作辅助可变电阻材料层。
图8至图16说明根据本发明的示例性实施例的阻变存储器件的结构。
首先,图8和图9示出第一可变电阻材料层203由具有金属氧化物层和金属氮化物层的双层结构形成的实例。将更加详细地描述它们的结构。
参见图8,根据一个示例性实施例的阻变存储器件200具有包括第一电极层201、第一可变电阻材料层203、第二可变电阻材料层205以及第二电极层207的层叠结构。具体地,第一可变电阻材料层203具有双层结构。例如,在一个实施例中,如图8中所示,第一可变电阻材料层203包括由金属氮化物形成的第一可变电阻层2033和由设置在第一可变电阻层2033上的金属氧化物形成的第二可变电阻层2031。
然而,第一可变电阻层2033与第二可变电阻层2031的层叠次序不局限于此。如图9中所示,第一可变电阻材料层203-1可以通过在第一电极层201上顺序层叠由金属氧化物形成的第二可变电阻层2031与由金属氮化物形成的第一可变电阻层2033来形成。
用作第一可变电阻层2033的金属氮化物选自电阻率高于第一电极层201并且小于或等于绝缘材料的材料。另外,用作第二可变电阻层2031的金属氧化物可以由如下材料形成:与第二可变电阻材料层205相同的材料、与第二可变电阻材料层205相同但具有与第二可变电阻材料层205不同的成分配比的材料、或者与第二可变电阻材料层205不同的材料。
图10是说明根据本发明的另一个示例性实施例的阻变存储器件200-2的结构的示图。
参见图10,阻变存储器件200-2具有包括第一电极层201、第一可变电阻材料层203-2、第二可变电阻材料层205、第三可变电阻材料层209以及第二电极层207的层叠结构。即,在这个实施例中,除了包括具有良好的开关特性的第二可变电阻材料层205以外,阻变存储器件200-2还包括能够实现器件的低功率驱动的第一可变电阻材料层203-2和第三可变电阻材料层209。在这层意义上说,第一可变电阻材料层203-2和第三可变电阻材料层209中的每个可以被称作为辅助可变电阻材料层。
这里,第一可变电阻材料层203-2和第三可变电阻材料层209中的每个可以利用金属氮化物形成。第一可变电阻材料层203-2和第三可变电阻材料层209中的每个可以选自电阻率高于第一电极层201和第二电极层207、并且小于或等于绝缘材料的材料。例如,第一可变电阻材料层203-2和第三可变电阻材料层209包括金属氮化物层,并且其中,金属氮化物在复位状态下的电阻率:(i)高于第一电极层或第二电极层的电阻率、并且(ii)小于或等于第二可变电阻材料层在复位状态下的电阻率。
在图10中所示的阻变存储器件200-2中,额外的辅助可变电阻材料层203-2形成在第一电极201与第二可变电阻材料层205之间的界面处,并且额外的辅助可变电阻材料层209形成在第二电极层207与第二可变电阻材料层205之间的界面处。因此,由用于驱动具有高电阻率的第二可变电阻材料层205的高操作电压/电流引起的问题可以通过提供低功率可驱动的辅助可变电阻材料层203-2和209来得到有效地解决。
在图11和图12中所示的阻变存储器件可以被当作图10中所示的阻变存储器件200-2的变体。
即,图11中的阻变存储器件200-3包括具有金属氮化物层和金属氧化物层的双层结构的第一可变电阻材料层203-3。图12中的阻变存储器件200-4包括具有金属氧化物层和金属氮化物层的双层结构的第一可变电阻材料层203-4。
更具体地,图11中的阻变存储器件200-3可以包括形成在第一电极层201上的第一可变电阻材料层203-3、形成在第一可变电阻材料层203-3上的第二可变电阻材料层205、形成在第二可变电阻材料层205上的第三可变电阻材料层209、以及形成在第三可变电阻材料层209上的第二电极层207。
第一可变电阻材料层203-3可以包括第一可变电阻层2033和第二可变电阻层2031。第一可变电阻层2033和第二可变电阻层2031可以分别包括金属氮化物层和金属氧化物层。第三可变电阻材料层209可以包括金属氮化物层。
在图12的阻变存储器件200-4中,第一可变电阻材料层203-4可以具有第二可变电阻层2031与第一可变电阻层2033的层叠结构。第二可变电阻层2031可以由金属氧化物形成,并且第一可变电阻层2033可以由金属氮化物形成。
图13和图14中的每个示出根据本发明的另一个实施例的阻变存储器件。图13和图14中所示的阻变存储器件可以被当作图11中所示的阻变存储器件200-3的变体。
即,在图13所示的阻变存储器件200-5中,第一可变电阻材料层203-5可以具有顺序层叠有第一可变电阻层2033和第二可变电阻层2031的结构,并且第三可变电阻材料层209-1可以具有顺序层叠有第三可变电阻层2093和第四可变电阻层2091的结构。
在一个实施例中,第一可变电阻层2033和第三可变电阻层2093中的每个可以由金属氮化物形成,并且第二可变电阻层2031和第四可变电阻层2091中的每个可以由金属氧化物形成。
图14中所示的阻变存储器件200-6具有图13中所示的阻变存储器件200-5的类似结构。然而,在图14中的阻变存储器件200-6中,第三可变电阻材料层209-2可以具有第四可变电阻层2091和第三可变电阻层2093顺序层叠在第二可变电阻材料层205上的结构。
图15和图16中所示的阻变存储器件可以是图12中所示的阻变存储器件200-3的变体。
参见图15,根据示例性实施例的阻变存储器件200-7可以具有第一电极层201、第一可变电阻材料层203-6、第二可变电阻材料层205、第三可变电阻材料层209-3、以及第二电极层207的层叠结构。第一可变电阻材料层203-6可以具有顺序层叠有第二可变电阻层2031和第一可变电阻层2033的结构,并且第三可变电阻材料层209-3可以具有顺序层叠有第三可变电阻层2093和第四可变电阻层2091的结构。
图16中所示的阻变存储器件200-8具有图15中所示的阻变存储器件200-7的类似结构。然而,第三可变电阻材料层209-4可以具有第四可变电阻层2091和第三可变电阻层2093顺序层叠在第二可变电阻材料层205上的结构。
参见图15和图16,第一可变电阻层2033和第三可变电阻层2093中的每个可以由金属氮化物形成,并且第二可变电阻层2031和第四可变电阻层2091中的每个可以由金属氧化物形成。
已经参照图8至图16描述了根据本发明的示例性实施例的阻变存储器件的结构。
在上述示例性实施例中,用作辅助可变电阻材料层的金属氮化物具有高于电极层并且小于或等于绝缘材料的电阻率。
另外,用作辅助可变电阻材料层的金属氧化物可以由如下材料形成:与可变电阻材料层相同的材料,与可变电阻材料层相同但成分配比与可变电阻材料层的不同的的材料,或者与可变电阻材料层不同的材料。
图17是说明根据本发明的一个示例性实施例的阻变存储器件的电流/电压特性的曲线图。
在根据本发明的一个示例性实施例的阻变存储器件中,具体地,在图6所示的阻变存储器件100中,第一可变电阻材料层103可以由金属氮化物形成。第一可变电阻材料层103具有高于第一电极层101并且小于或等于绝缘材料的电阻率,并且被设置在第一电极层101与第二可变电阻材料层105之间的界面处。
如图17中所示,阻变存储器件100即使在如图17中所示的-2.7V和+2.7V之间的操作电压下以及±10μA的操作电流下也可以操作。
如与以上所述的图5进行比较,可以看出表示阻变开关行为的操作电压降低,并且操作电流也从±50μA显著地减小到±10μA。
除了保证了低功率特性以外,也保证了可变电阻材料层(过渡金属氧化物层)的耐受性和保持特性,使得可以确保半导体存储装置的使用寿命、操作可靠性以及低功率特性。
图18和图19是说明根据本发明的示例性实施例的阻变存储器单元阵列的配置的示图。
首先,图18说明了包括形成在多个位线BLi和BLi+1与多个字线WLj和WLj+1之间的存储器单元的存储器单元阵列的配置。
如图18中所示,存储器单元阵列可以通过在位线BLi和BLi+1与字线WLj和WLj+1之间形成阻变存储器件R来配置。
图18说明了具有其中未使用选择器件的结构的存储器单元阵列。然而,诸如晶体管或二极管的选择器件可以被添加在阻变存储器件R与字线之间。
图19说明被配置成网格阵列类型(crossbar array type)的存储器单元阵列。
在网格型存储器单元阵列中,阻变存储器件R1和R2(每个是单位存储器单元)可以被形成为具有基于位线BLn的对称结构。即,阻变存储器件R1和R2可以被制造成具有如下结构:形成在下侧的阻变存储器件R2的上电极和形成在上侧的阻变存储器件R1的下电极被集成为由阻变存储器件R1和R2共同共享和使用的单个电极。
网格型存储器单元阵列不局限于对称结构,并且可以通过重复层叠具有相同结构的阻变存储器件来形成。
附图标记WLm和WLm+1表示字线。
图19说明了单位存储器单元用阻变存储器件R1和R2来配置,但是根据本发明的一个实施例的单位存储器单元不局限于这种配置。单位存储器单元可以被配置成使得阻变存储器件R1和R2以及选择器件串联耦接。
在图18和图19中所示的存储器单元阵列中,图6和图8至图16中所示的阻变存储器件之中的任何一种可以被用作阻变存储器件。即,图6和图8至图16中所示的任何阻变存储器件可以被安置于电极层对之间。这些可变电阻材料层中的任何一个可以包括例如具有高于电极层并且小于或等于绝缘材料的电阻率的金属氮化物层。
如上所解释的,在电极层之间仅包括可变电阻材料层的传统存储器件中,可变电阻材料具有高电阻。因而,在减小存储器件的操作电压上存在限制。然而,根据本发明的一个示例性实施例的阻变存储器件包括具有低电压/低电流操作特性和开关特性的辅助可变电阻材料层,使得施加到阻变存储器单元的电压可以减小以保证低功率特性。因而,寄生电流能得到控制,并且可以提供具有稳定的随机存取操作特性的存储装置。
图20是说明根据本发明的一个示例性实施例的存储装置的配置的示图。
参见图20,根据本发明的一个示例性实施例的存储装置300包括:存储器单元阵列310、译码器320、读取/写入电路330、输入/输出(I/O)缓冲器340以及控制器350。
组成存储器单元阵列310的多个存储器单元中的每个可以被配置成包括图6和图8至图16中所示的阻变存储器件中的任何一种。另外,存储器单元阵列310中的多个存储器单元经由字线WL与译码器320耦接、并且经由位线BL与读取/写入电路330耦接。
译码器320接收外部地址ADD,并且针对存储器单元阵列310将要被访问的行地址和列地址译码。译码器320由根据控制信号CTRL操作的控制器350来控制。
读取/写入电路330从I/O缓冲器340中接收数据DATA,并且在控制器350的控制下将数据写入存储器单元阵列310的选中的存储器单元中、或者在控制器350的控制下将数据从存储器单元阵列310选中的存储器单元中读出到I/O缓冲器340。
图21是说明根据本发明的一个示例性实施例的数据处理系统的配置的示图。
图21中所示的数据处理系统400可以包括耦接并设置在主机和阻变存储装置410之间的存储器控制器420。
存储器控制器420可以被配置成响应于主机的请求而访问阻变存储装置410。因而,存储器控制器420可以包括:处理器4201、操作存储器4203、主机接口4205以及存储器接口4207。
处理器4201可以控制存储器控制器420的整体操作,并且操作存储器4203可以储存用于存储器控制器420的操作所需的应用程序、数据、以及控制信号等。
主机接口4205执行用于主机与存储器控制器420之间的数据/控制信号交换的协议转换。存储器接口4207执行用于存储器控制器420与阻变存储装置410之间的数据/控制信号交换的协议转换。
阻变存储装置410可以包括使用阻变存储器件作为单位存储器单元的存储器单元阵列,其中在所述阻变存储器件中可变电阻材料形成在两个电极层之间。在另一个实施例中,阻变存储装置410可以包括阻变存储器件与选择器件串联耦接的单位存储器单元。具体地,阻变存储器件可以是图6和图8至图16中所示的阻变存储器件中的任何一种。
在本发明的一个实施性实施例中,图21中所示的数据处理系统可以是存储卡,但是数据处理系统不局限于此。
图22是说明根据本发明的另一个示例性实施例的数据处理系统的配置的示图。
图22中所示的数据处理系统500包括:阻变存储装置510、处理器520、操作存储器530以及用户接口540。如果必要的话,数据处理系统500还可以包括通信模块550。
处理器520可以是中央处理单元(CPU),并且操作存储器530可以储存用于数据处理系统500的操作所需的应用程序、数据、以及控制信号等。用户接口540提供用户可访问所述数据处理系统500的环境,并且将数据处理系统500的数据处理过程、结果等提供给用户。
例如,阻变存储装置510可以包括使用图6和图8至图16中所示的阻变存储器件中的任何一种作为单位存储器单元的存储器单元阵列。另外,存储器单元阵列可以使用阻变存储器件、或阻变存储器件与选择器件串联耦接的结构作为单位存储器单元。
另一方面,图21和图22中所示的数据处理系统可以用作盘装置、移动电子装置的内置/外置存储卡、图像处理器以及其他的应用芯片组。
本发明的以上实施例是说明性的、而不是限制性的。各种替换和等同形式是可以的。本发明不受本文描述的实施例的限制。本发明也不局限于任何特定类型的半导体器件。考虑到本公开的内容,其他增加、删减或修改是显而易见的,并且意在落入所附权利要求的范围内。

Claims (10)

1.一种阻变存储器件,包括:
第一电极层;
第二电极层;以及
第一可变电阻材料层与第二可变电阻材料层的至少一个叠层,所述叠层被设置在所述第一电极层与第二电极层之间,
其中,所述第一可变电阻材料层包括金属氮化物层,以及
其中,在复位状态下,所述第一可变电阻材料层的电阻率:(i)高于所述第一电极层或所述第二电极层的电阻率,并且(ii)小于或等于所述第二可变电阻材料层的电阻率。
2.如权利要求1所述的阻变存储器件,
其中,所述第一可变电阻材料层形成在所述第一电极层之上,并且所述第二可变电阻材料层形成在所述第一可变电阻材料层之上,
其中,所述第一可变电阻材料层具有第一可变电阻层与第二可变电阻层的层叠结构。
3.如权利要求2所述的阻变存储器件,其中,所述第一可变电阻层包括所述金属氮化物层,并且所述第二可变电阻层包括金属氧化物层。
4.如权利要求3所述的阻变存储器件,其中,所述金属氧化物层包括任何如下材料:(i)与所述第二可变电阻材料层大体相同并且成分配比与所述第二可变电阻材料层大体相同的材料,(ii)与所述第二可变电阻材料层大体相同、但是成分配比与所述第二可变电阻材料层不同的材料,以及(iii)与所述第二可变电阻材料层不同的材料。
5.如权利要求1所述的阻变存储器件,其中,所述第一可变电阻材料层形成在所述第一电极层之上,并且所述第二可变电阻材料层形成在所述第一可变电阻材料层之上,
其中,所述阻变存储器件还包括第三可变电阻材料层,所述第三可变电阻材料层介于所述第二可变电阻材料层与所述第二电极层之间,以及
其中,所述第三可变电阻材料层包括金属氮化物层,以及
其中,在复位状态下,所述第三可变电阻材料层的电阻率:(i)高于所述第一电极层或所述第二电极层的电阻率,并且(ii)小于或者等于所述第二可变电阻材料层的电阻率。
6.如权利要求5所述的阻变存储器件,其中,所述第一可变电阻材料层具有第一可变电阻层与第二可变电阻层的层叠结构。
7.一种阻变存储装置,包括:
存储器单元阵列,所述存储器单元阵列包括耦接在字线与位线之间的多个存储器单元;以及
控制器,所述控制器被配置成控制针对所述存储器单元阵列中选中的存储器单元的数据写入操作和数据读取操作,
其中,所述多个存储器单元中的每个包括阻变存储器件,以及
其中,所述阻变存储器件包括:
第一电极层;
第二电极层;以及
第一可变电阻材料层与第二可变电阻材料层的至少一个叠层,所述至少一个叠层被设置在所述第一电极层与所述第二电极层之间,以及
其中,所述第一可变电阻材料层包括金属氮化物层,以及
其中,在复位状态下,所述第一可变电阻材料层的电阻率:(i)高于所述第一电极层或所述第二电极层的电阻率,并且(ii)小于或等于所述第二可变电阻材料层的电阻率。
8.如权利要求7所述的阻变存储装置,其中,所述第一可变电阻材料层还包括金属氧化物层。
9.如权利要求8所述的阻变存储装置,
其中,所述第一可变电阻材料层形成在所述第二可变电阻材料层之上,
其中,所述阻变存储器件还包括层叠在所述第一电极层的第二表面之上的第三可变电阻材料层,
其中,所述第三可变电阻材料层包括金属氮化物层,以及
其中,在复位状态下,所述第三可变电阻材料层的电阻率:(i)高于所述第一电极层或所述第二电极层的电阻率,并且(ii)小于或等于所述第二可变电阻材料层的电阻率。
10.一种阻变存储器件,包括:
第一电极层;
第二电极层;以及
第一可变电阻材料层与第二可变电阻材料层的至少一个叠层,所述叠层被设置在所述第一电极层与所述第二电极层之间,
其中,所述第一可变电阻材料层包括金属氮化物层,以及
其中,所述第一可变电阻材料层的电阻率在复位状态下具有如下电阻率:该电阻率高于所述第一电极层或所述第二电极层的电阻率、并且在20摄氏度下小于或等于107μΩ。
CN201310369694.1A 2012-10-08 2013-08-22 阻变存储器件及存储装置和具有存储装置的数据处理系统 Pending CN103715354A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120111184A KR20140045079A (ko) 2012-10-08 2012-10-08 저항변화 메모리 소자, 이를 포함하는 메모리 장치 및 데이터 처리 시스템
KR10-2012-0111184 2012-10-08

Publications (1)

Publication Number Publication Date
CN103715354A true CN103715354A (zh) 2014-04-09

Family

ID=50408144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310369694.1A Pending CN103715354A (zh) 2012-10-08 2013-08-22 阻变存储器件及存储装置和具有存储装置的数据处理系统

Country Status (3)

Country Link
US (1) US20140097397A1 (zh)
KR (1) KR20140045079A (zh)
CN (1) CN103715354A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733612A (zh) * 2015-03-06 2015-06-24 南京大学 一种阻变存储器及其制备方法
CN109037437A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 阻变存储器件
CN109065715A (zh) * 2018-08-15 2018-12-21 电子科技大学 一种基于a-TSC:O陶瓷薄膜的忆阻开关器件及其制备方法
CN109065716A (zh) * 2018-08-15 2018-12-21 电子科技大学 一种基于a-TSC:O陶瓷薄膜的神经突触器件及其制备方法
CN111430537A (zh) * 2019-01-09 2020-07-17 华邦电子股份有限公司 电阻式随机存取存储器
CN113054100A (zh) * 2019-12-27 2021-06-29 三星电子株式会社 可变电阻存储器件
CN113421964A (zh) * 2021-06-18 2021-09-21 复旦大学 1s1r型存储器集成结构及其制备方法
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9735357B2 (en) 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US10840442B2 (en) * 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
US10804324B1 (en) * 2019-07-25 2020-10-13 Tetramem Inc. 1T2R RRAM cell and common reactive electrode in crossbar array circuits
CN110739395A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 阻变存储器及其制备方法
WO2022151184A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell structure and method for fabricating the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733612B (zh) * 2015-03-06 2017-12-01 南京大学 一种阻变存储器及其制备方法
CN104733612A (zh) * 2015-03-06 2015-06-24 南京大学 一种阻变存储器及其制备方法
CN109037437B (zh) * 2017-06-08 2022-04-05 爱思开海力士有限公司 阻变存储器件
CN109037437A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 阻变存储器件
CN109065715A (zh) * 2018-08-15 2018-12-21 电子科技大学 一种基于a-TSC:O陶瓷薄膜的忆阻开关器件及其制备方法
CN109065716A (zh) * 2018-08-15 2018-12-21 电子科技大学 一种基于a-TSC:O陶瓷薄膜的神经突触器件及其制备方法
CN111430537A (zh) * 2019-01-09 2020-07-17 华邦电子股份有限公司 电阻式随机存取存储器
CN111430537B (zh) * 2019-01-09 2023-08-15 华邦电子股份有限公司 电阻式随机存取存储器
CN113054100A (zh) * 2019-12-27 2021-06-29 三星电子株式会社 可变电阻存储器件
CN113421964A (zh) * 2021-06-18 2021-09-21 复旦大学 1s1r型存储器集成结构及其制备方法
CN113421964B (zh) * 2021-06-18 2022-07-08 复旦大学 1s1r型存储器集成结构及其制备方法
WO2022262651A1 (zh) * 2021-06-18 2022-12-22 复旦大学 1s1r型存储器集成结构及其制备方法
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Also Published As

Publication number Publication date
US20140097397A1 (en) 2014-04-10
KR20140045079A (ko) 2014-04-16

Similar Documents

Publication Publication Date Title
CN103715354A (zh) 阻变存储器件及存储装置和具有存储装置的数据处理系统
US9159768B2 (en) Semiconductor device and electronic device including the same
US8730710B2 (en) Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
US11037987B2 (en) Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells
US9385311B2 (en) Semiconductor device and electronic device including the same
JP6628108B2 (ja) 障壁層を組み込んだ1s1rメモリセル
TWI464871B (zh) 具有電阻存取元件之非揮發性記憶體
CN104659030B (zh) 电子设备
US8263420B2 (en) Optimized electrodes for Re-RAM
US9336879B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
CN103199193B (zh) 阻变随机存取存储器件
US20160013406A1 (en) Variable resistive memory device
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
JP2012244017A (ja) 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
KR20140121116A (ko) 반도체 장치의 제조 방법
CN112164749B (zh) 双极性阻变存储器及其制备方法
US20220190030A1 (en) Pillar select transistor for 3-dimensional cross point memory
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
US9214223B2 (en) Resistance memory device and memory apparatus and data processing system
CN117956804A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
KR101961387B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409