CN113421964A - 1s1r型存储器集成结构及其制备方法 - Google Patents

1s1r型存储器集成结构及其制备方法 Download PDF

Info

Publication number
CN113421964A
CN113421964A CN202110677823.8A CN202110677823A CN113421964A CN 113421964 A CN113421964 A CN 113421964A CN 202110677823 A CN202110677823 A CN 202110677823A CN 113421964 A CN113421964 A CN 113421964A
Authority
CN
China
Prior art keywords
spin
gate
integrated structure
type memory
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110677823.8A
Other languages
English (en)
Other versions
CN113421964B (zh
Inventor
王晨
张卫
黄阳
唐灵芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202110677823.8A priority Critical patent/CN113421964B/zh
Publication of CN113421964A publication Critical patent/CN113421964A/zh
Priority to PCT/CN2022/098053 priority patent/WO2022262651A1/zh
Application granted granted Critical
Publication of CN113421964B publication Critical patent/CN113421964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了1S1R型存储器集成结构的制备方法,包括制备选通器和阻变存储器,以及将所述选通器和所述阻变存储器串联。所述制备方法使用元素组成相同浓度不同的两份旋涂液和所述反溶剂分别配合使用并通过低温旋涂工艺沉积于两个柔性导电衬底,实现了所述两个柔性导电衬底的导电面覆盖的阻变层具有同种元素组成且厚度不同,然后通过所述步骤S3在不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极就能够得到选通器和阻变存储器,工艺简单且通过所述步骤S4在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构从而实现了1S1R结构的柔性集成。本发明还提供了一种1S1R型存储器集成结构。

Description

1S1R型存储器集成结构及其制备方法
技术领域
本发明涉及半导体微电子领域,尤其涉及1S1R型存储器集成结构及其制备方法。
背景技术
随着互联网技术的发展,半导体存储器技术也迅速朝着更高密度、更快速度和更低功耗的方向发展。在众多新兴的非易失性存储器中,阻变存储器(ResistiveRandomAccess Memory,RRAM)具有易于高密度集成和高效低功耗的优势,其两端三明治结构非常利好高密度交叉阵列的集成,单层二维的存储单元面积可缩小到4F2,其中F为特征尺寸。n层三维的存储密度可以进一步提高至4F2/n,因此交叉阵列结构被认为是RRAM最经济的高密度集成方式。然而,实现交叉阵列集成目前还面临着诸多技术挑战,其中如何采取有效的措施抑制阵列中的潜行电流问题,是诸多技术挑战之一。
潜行电流是指在读取操作过程中通过未选择单元的干扰电流,它会造成数据读取错误。目前已有不少研究致力于解决这一问题。选通器件作为一种具有高非线性,即开/关电阻比的易失型开关器件,是解决潜行电流问题的理想选择之一。选通器与RRAM一样,具有两端三明治结构,兼具双向开关特性,对双极性RRAM的器件阵列集成有很好的兼容性。目前,基于无机氧化物材料的选通器和阻变器件的研究已经获得了突破性的进展,然而这类无机材料生长温度高、材料脆性特性,无法与柔性衬底兼容,且选通器和阻变器件无法实现1S1R结构的柔性集成。
因此,有必要开发一种新型的1S1R型存储器集成结构及其制备方法解决现有技术存在的上述问题。
发明内容
本发明的目的在于提供一种1S1R型存储器集成结构及其制备方法,以实现1S1R结构的柔性集成。
为实现上述目的,本发明的1S1R型存储器集成结构的制备方法包括以下步骤:
S0:提供反溶剂、元素组成相同的两份旋涂液和若干柔性导电衬底,所述两份旋涂液的浓度不同;
S1:将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底,以使所述两个柔性导电衬底的导电面均覆盖元素组成相同且厚度不同的阻变层;
S2:对经所述步骤S1得到的不同衬底分别进行退火处理;
S3:在经所述步骤S2得到的不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极,以得到选通器和阻变存储器;
S4:在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构。
本发明的所述1S1R型存储器集成结构的制备方法有益效果在于:所述步骤S1中,使用元素组成相同且浓度不同的两份旋涂液和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底,实现了所述两个柔性导电衬底的导电面覆盖的阻变层具有同种元素组成且厚度不同,然后通过所述步骤S3在经所述步骤S2得到的不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极就能够得到选通器和阻变存储器,工艺简单且通过所述步骤S4在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构从而实现了1S1R结构的柔性集成。
优选的,所述步骤S4中,在所述选通器的顶电极施加恒定电压为0.05伏且持续时间为30-60秒的所述正向电压刺激。
优选的,所述步骤S0中,所述旋涂液包含结构通式为(CsxFAyMA1-x-y)Pb(IzBr1-z)3的卤素钙钛矿,x、y和z均为0且小于1的正数。其有益效果在于:具有电阻性开关特性,有利于提高存储器的稳定性。
进一步优选的,所述步骤S0中,所述柔性导电衬底为紫外臭氧处理后的柔性衬底,并由柔性透明的聚萘二甲酸乙二醇酯层和掺铟的氧化锡层堆叠而成,所述反溶剂为氯苯。
进一步优选的,执行所述步骤S0之前,还包括:将甲脒碘化物、甲胺溴化物、铅碘化物和铅溴化物溶解于二甲基甲酰胺和二甲基亚砜组成的混合溶剂后过滤,得到第一溶液;将铯碘化物溶解于二甲基亚砜后过滤,得到第二溶液;将所述第一溶液和所述第二溶液混合得到所述两份旋涂液的任意一种。
进一步优选的,以所述第一溶液中每毫升混合溶剂计,所述甲脒碘化物、所述甲胺溴化物、所述铅碘化物和所述铅溴化物的添加量分别为1-2.5毫摩尔,0.2-0.5毫摩尔,1.2-3毫摩尔以及0.06-0.15毫摩尔;以所述第二溶液中每毫升二甲基亚砜计,所述铯碘化物的量为0.8-1.8毫摩尔;所述混合溶剂中,所述二甲基甲酰胺和二甲基亚砜的体积比为4:1;以所述两份旋涂液的任意一种中每毫升第一溶液计,所述第二溶液的体积为30-80微升。
优选的,所述步骤S3执行完毕后,在所述选通器的顶电极施加正向电压刺激后,再执行所述步骤S4。其有益效果在于:促使构成选通器顶电极的金属原子在柔性衬底处堆积并充当负向扫描过程中的金属源。
优选的,其特征在于,所述步骤S1中,将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底的步骤包括:在常温下使用所述旋涂液分别覆盖所述两个柔性导电衬底的导电面后以第一加速度范围加速到所述第一速度范围后旋涂第一时长以完成第一次匀胶处理,然后继续以第二加速度加速到第二速度范围后旋涂第二时长以完成第二次匀胶处理。其有益效果在于:确保形成的阻变层在导电面的均匀分布。
进一步优选的,所述步骤S1中,将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底的步骤还包括:在所述第二次匀胶处理结束前的第一时刻分别向所述两个柔性导电衬底的导电面添加所述反溶剂。其有益效果在于:促进旋涂液的溶质快速结晶。
进一步优选的,所述第一加速度为1000rpm/s,所述第一速度范围为500-1500rpm,所述第二加速度为1000rpm/s,所述第二速度范围为7000-9000rpm,所述第一时长为5-10秒,所述第二时长为20-30秒,所述旋涂液的添加量为每平方厘米导电面添加10-25微升。
进一步优选的,所述第二次匀胶处理结束前的第一时刻为所述第二次匀胶处理结束前的3-10秒之间的任意一个时刻,所述反溶剂的添加量为每平方厘米导电面添加80-150微升。
优选的,所述步骤S2中,所述退火处理的温度为100-120摄氏度,时间为20-50分钟。其有益效果在于:确保形成均匀阻变层薄膜。
本发明的所述1S1R型存储器集成结构由所述1S1R型存储器集成结构的制备方法得到,所述1S1R型存储器集成结构由选通器和阻变存储器串联而成,所述选通器和所述阻变存储器具有组成材料相同的底电极衬底,组成元素相同且厚度不同的阻变层,以及组成材料不同的顶电极。其有益效果在于:实现柔性1S1R集成。
进一步优选的,所述底电极衬底由作为载体的柔性透明的聚萘二甲酸乙二醇酯层和作为底电极的掺铟的氧化锡层堆叠而成,所述阻变层组成材料的结构通式为(CsxFAyMA1-x-y)Pb(IzBr1-z)3,所述选通器的顶电极组成材料为金属银,所述阻变存储器的顶电极组成材料为金属金。
进一步优选的,所述底电极和所述阻变层均呈立方体形状且边长均为1厘米,所述底电极的厚度为120-240纳米,所述阻变层的厚度为100-500纳米,所述顶电极呈圆柱形,所述顶电极的厚度为70-120纳米,直径为100-500微米。
附图说明
图1为本发明实施例的1S1R型存储器集成结构的制备方法流程图;
图2为本发明实施例选通器的结构示意图;
图3为本发明实施例的阻变存储器的结构示意图;
图4为本发明实施例的选通器的电流-电压曲线;
图5为本发明实施例的阻变存储器的电流-电压曲线;
图6为本发明实施例的1S1R型存储器集成结构的示意图;
图7为本发明实施例的1S1R型存储器集成结构的电流-电压曲线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
本发明实施例提供了一种1S1R型存储器集成结构及其制备方法,以实现1S1R结构的柔性集成。
本发明实施例的1S1R型存储器集成结构的制备方法,参照图1,包括以下步骤:
S0:提供反溶剂、元素组成相同的两份旋涂液和若干柔性导电衬底,所述两份旋涂液的浓度不同;
S1:将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底,以使所述两个柔性导电衬底的导电面均覆盖元素组成相同且厚度不同的阻变层;
S2:对经所述步骤S1得到的不同衬底分别进行退火处理;
S3:在经所述步骤S2得到的不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极,以得到选通器和阻变存储器;
S4:在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构。
一些实施例的所述步骤S0中,所述柔性导电衬底为紫外臭氧处理后的柔性衬底,并由柔性透明的聚萘二甲酸乙二醇酯(PEN)层和掺铟的氧化锡(Indium Tin Oxide,ITO)层堆叠而成,简记为ITO/PEN衬底,所述反溶剂为氯苯。
实施例1中,在UV仪器中利于紫外光照射原始的ITO/PEN衬底的表面15分钟以分解表面有机污染物,得到所述步骤S0中的柔性导电衬底。一些另外的实施例中,对原始的ITO/PEN衬底的表面进行紫外光照射的时间为10-30分钟能够达到同样的功效。
实施例1的所述步骤S0中,所述两份旋涂液中溶质的组成元素相同,均为结构通式为(CsxFAyMA1-x-y)Pb(IzBr1-z)3的卤素钙钛矿,x、y和z均为大于0且小于1的正数。由于卤素钙钛矿具有电阻性开关特性,有利于提高存储器的稳定性。
一些实施例中所述两份旋涂液的任意一种的配置方法为:将甲脒碘化物、甲胺溴化物、铅碘化物和铅溴化物溶解于二甲基甲酰胺和二甲基亚砜组成的混合溶剂后过滤,得到第一溶液;将铯碘化物溶解于二甲基亚砜后过滤,得到第二溶液;将所述第一溶液和所述第二溶液混合得到所述两份旋涂液的任意一种。
一些具体的实施例中,以所述第一溶液中每毫升混合溶剂计,所述甲脒碘化物、所述甲胺溴化物、所述铅碘化物和所述铅溴化物的添加量分别为1-2.5毫摩尔,0.2-0.5毫摩尔,1.2-3毫摩尔以及0.06-0.15毫摩尔。
一些具体的实施例中,以所述第二溶液中每毫升二甲基亚砜计,所述铯碘化物的量为0.8-1.8毫摩尔。
一些具体的实施例中,所述混合溶剂中,所述二甲基甲酰胺和二甲基亚砜的体积比为4:1。
一些具体的实施例中,以所述旋涂液的每毫升第一溶液计,所述第二溶液的体积为30-80微升。
一些具体的实施例中,所述甲脒碘化物的结构简式为FAI,所述甲胺溴化物的结构简式为MABr,所述铅碘化物的结构简式PbI2,所述铅溴化物的结构简式PbBr2,所述铯碘化物的结构简式为CsI。
实施例1中,制备选通器阻变层所使用的旋涂液的配置方法为:
将1.2毫摩尔FAI,0.24毫摩尔MABr,1.44毫摩尔PbI2,0.072毫摩尔PbBr2共同溶解在1毫升由二甲基甲酰胺(DMF)和二甲基亚砜(DMSO)以4:1的体积比例混合的混合溶剂中,在50摄氏度下加热搅拌1小时后使用平均孔径0.22微米的过滤器过滤去除溶液中的大颗粒,得到制备选通器阻变层所需的第一溶液。
将0.9毫摩尔CsI溶解于0.5mL的DMSO溶液中,在50摄氏度下加热搅拌1小时后使用平均孔径0.22微米的过滤器过滤去除溶液中的大颗粒,得到制备选通器阻变层所需的第二溶液。
将50微升的制备选通器阻变层所需的第二溶液与上述制备选通器阻变层所需的第一溶液混合得到制备选通器阻变层所使用的旋涂液,简记为溶液A。
实施例1中,制备阻变存储器阻变层所使用的旋涂液的配置方法为:
将2毫摩尔FAI,0.4毫摩尔MABr,2.4毫摩尔PbI2,0.12毫摩尔PbBr2共同溶解在1毫升由二甲基甲酰胺(DMF)和二甲基亚砜(DMSO)以4:1的体积比例混合的混合溶剂中,在50摄氏度下加热搅拌1小时后使用平均孔径0.22微米的过滤器过滤去除溶液中的大颗粒,得到制备阻变存储器阻变层所需的第一溶液。
将1.5毫摩尔CsI溶解于0.5毫升的DMSO溶液中,在50摄氏度下加热搅拌1小时后使用平均孔径0.22微米的过滤器过滤去除溶液中的大颗粒,得到制备阻变存储器阻变层所需的第二溶液。
将50微升的制备阻变存储器阻变层所需的第二溶液与上述制备阻变存储器阻变层所需的第一溶液混合得到制备阻变存储器阻变层所使用的旋涂液,简记为溶液B。
一些实施例所述的步骤S1中,将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底的步骤包括:
在常温下使用所述两份旋涂液分别覆盖所述两个柔性导电衬底的导电面后以第一加速度加速到所述第一速度范围后旋涂第一时长以完成第一次匀胶处理,然后继续以第二加速度加速到第二速度范围后旋涂第二时长以完成第二次匀胶处理,以确保形成的阻变层在导电面的均匀分布。其中,在所述第二次匀胶处理结束前的第一时刻分别向所述两个柔性导电衬底的导电面添加所述反溶剂,促进旋涂液的溶质快速结晶。
一些实施例中,所述第一加速度为1000rpm/s,所述第一速度范围为500-1500rpm,所述第二加速度为1000rpm/s,所述第二速度范围为7000-9000rpm,所述第一时长为5-10秒,所述第二时长为20-30秒,所述旋涂液的添加量为每平方厘米导电面添加10-25微升。
一些实施例中,所述第二次匀胶处理结束前的第一时刻为所述第二次匀胶处理结束前的3-10秒之间的任意一个时刻,所述反溶剂的添加量为每平方厘米导电面添加80-150微升。
一些实施例所述的步骤S2中,所述退火处理的温度为100-120摄氏度,时间为20-50分钟,以确保形成均匀阻变层薄膜。
实施例1中,通过所述步骤S1和所述步骤S2制备选通器阻变层的具体过程为:
在ITO/PEN衬底的1平方厘米的导电面上滴加15微升的溶液A并涂抹均匀以覆盖导电面,然后启动匀胶机旋涂。
首先以1000rpm/s的加速度加速到1000rpm后,旋涂6秒以完成第一次匀胶处理;然后在1000rpm的基础上以1000rpm/s的加速度加速到8500rpm后,旋涂25秒以完成第二次匀胶处理。其中,在所述第二次匀胶处理结束前的5秒时滴加100微升的反溶剂氯苯,使得钙钛矿快速结晶。
最后在100摄氏度下对经所述第二次匀胶处理得到的衬底退火30分钟以完成退火处理,得到厚度为200纳米的选通器阻变层。
实施例1中,通过所述步骤S1和所述步骤S2制备选通器阻变层的具体过程请参见前述通过所述步骤S1和所述步骤S2制备选通器阻变层的具体过程,得到的阻变存储器阻变层的厚度为400纳米。
一些实施例的所述步骤S3中,通过真空热蒸发法在所述步骤S2得到的阻变层表面沉积顶电极。真空热蒸发法的具体实现方式为本领域技术人员的常规技术手段,在此不做赘述。
实施例1中,通过真空热蒸发法在选通器阻变层表面形成厚度为90纳米,直径为300微米的圆柱形金属银顶电极;通过真空热蒸发法在阻变存储器阻变层表面形成厚度为90纳米,直径为300微米的圆柱形金属金顶电极,从而分别得到了选通器和阻变存储器。
图2为本发明实施例选通器的结构示意图。图3为本发明实施例的阻变存储器的结构示意图。
参照图2和图3,选通器2包括顺次堆叠设置的选通器的底电极衬底21、选通器的阻变层22以及设置于所述选通器的阻变层22表面的若干选通器的顶电极23。阻变存储器3包括顺次堆叠设置的阻变存储器的底电极衬底31、阻变存储器的阻变层32以及设置于所述阻变存储器的阻变层32表面的若干阻变存储器的顶电极33。
实施例1中,所述选通器的底电极衬底21和所述阻变存储器的底电极衬底31具有相同的结构,均由柔性透明的聚萘二甲酸乙二醇酯层和掺铟的氧化锡层堆叠而成。
具体的,掺铟的氧化锡层作为底电极,柔性透明的聚萘二甲酸乙二醇酯层为柔性透明衬底作为载体,起到负载掺铟的氧化锡层的作用。
具体的,所述选通器的底电极衬底21和所述阻变存储器的底电极衬底31的均呈立方体形状且边长均为1厘米,厚度为150纳米。
实施例1中,所述选通器的阻变层22和所述阻变存储器的阻变层32组成材料的结构通式均为(CsxFAyMA1-x-y)Pb(IzBr1-z)3
具体的,所述选通器的阻变层22和所述阻变存储器的阻变层32均呈立方体形状且边长均为1厘米,所述选通器的阻变层22的厚度为200纳米,所述阻变存储器的阻变层32的厚度为400纳米。
实施例1中,所述选通器的顶电极23组成材料为金属银,所述阻变存储器的顶电极33的组成材料为金属金。
具体的,所述选通器的顶电极23和所述阻变存储器的顶电极33均呈圆柱状,厚度均为90纳米,直径均为300微米。
一些实施例中,所述底电极和所述阻变层均呈立方体形状且边长均为1厘米,所述底电极的厚度为120-240纳米,所述阻变层的厚度为100-500纳米,所述顶电极呈圆柱形,所述顶电极的厚度为70-120纳米,直径为100-500微米。
图4为实施例1的选通器的电流-电压曲线。
参照图2,在对所述选通器2进行测试前,在所述选通器的顶电极23端施加0.05V恒定的正向电压刺激30~60秒促使Ag原子在所述选通器的底电极衬底21的底电极处堆积并充当负向扫描过程中的Ag源,选通器件的初始状态是高阻态,在所述选通器的顶电极23施加正向电压,活泼金属Ag发生氧化反应形成Ag离子并向所述选通器的底电极衬底21迁移,随后发生还原反应形成Ag原子在所述选通器的底电极衬底21堆积形成Ag导电细丝链接上下电极,使得所述选通器2开启。随着扫描电压降低,当电压小于保持电压Vhold时则不足以形成完整的导电通道,Ag粒子会自发的向导电通道四周扩散,所述选通器2回到高阻态,表现为易失性,根据电压大小的变化所述选通器2在高阻态和低阻态之间反复切换。当施加负向电压时,由于测试前电刺激在ITO电极堆积形成的Ag源的存在,所述选通器2仍表现为与正向对称的阈值开关特性。
参照图2和图4,对实施例1的所述选通器2进行电学测试的过程中,设定所述选通器的顶电极23接正电压,所述选通器的底电极衬底21接地,扫描电压顺序为0V→正电压→0V→负电压→0V,限制电流设置为100μA,所述选通器2实现了阈值开关选通特性,施加正压或负压时,随着电压增大到阈值电压Vth时所述选通器2开启,转变为低阻态;电压减小到保持电压Vhold时,所述选通器2关断,由低阻态转变为高阻态,器件所述选通器2呈现易失性。
图5为实施例1的阻变存储器的电流-电压曲线。
参照图3,卤素钙钛矿中卤素离子具有易于迁移的特性,所述阻变存储器3的初始状态是高阻态,在所述阻变存储器的顶电极33施加正电压,碘离子从原始晶格迁移到金电极,并在金电极附近积累,剩余的碘空位逐渐形成稳固的导电细丝连接上下电极,所述阻变存储器3转换成低阻态;施加负电压时,在电场和焦耳加热作用下,碘离子与碘空位重新结合,导电细丝溶解并破裂,在电极与细丝之间形成间隙,所述阻变存储器3转换成高阻态。根据电压极性地变化所述阻变存储器3在高低阻态之间切换,表现为非易失性。
参照图3和图5,对实施例1的所述阻变存储器3进行电学测试,设定所述阻变存储器的顶电极33接正电压,所述阻变存储器的底电极衬底31接地,扫描电压顺序为0V→正电压→0V→负电压→0V,限制电流设置为100μA,当施加正向电压时,随着电压增大到SET电压时,所述阻变存储器3开启,转变为低阻态;当施加负向电压时,随着电压增大到RESET电压时,所述阻变存储器3关断,转变为高阻态,所述阻变存储器3呈现非易失性。
图6为本发明实施例的1S1R型存储器集成结构的示意图。图7为实施例1的1S1R型存储器集成结构的电流-电压曲线。
参照图2和图6,1S1R型存储器集成结构6由所述选通器2和所述阻变存储器3串联而成,具体的,所述选通器的底电极衬底21表面的接口24串联所述阻变存储器的顶电极33。
参照图2和图6,所述选通器的顶电极23接正负电压,所述阻变存储器的底电极衬底31接地,所述选通器2和所述阻变存储器3初始态均处于高阻态,在所述选通器的顶电极23施加正电压,所述选通器2高阻态电阻高于所述阻变存储器3高阻态电阻以及分压作用,所述选通器2首先开启,进一步所述阻变存储器3开启,电压撤去,所述选通器2关断,由于所述阻变存储器3非易失特性仍然保持低阻态,在所述选通器的顶电极23施加负电压时,由于所述选通器2串联前施加了正向电压刺激以及分压作用,所述选通器2首先开启,随后所述阻变存储器3器件关断,电压撤去后,所述选通器2关断,所述阻变存储器3仍然保持高阻态。
参照图6和图7,对实施例1的所述1S1R型存储器集成结构6进行电学测试,设定所述选通器的顶电极23接正电压,所述阻变存储器的底电极衬底31接地,限制电流设置为100μA。当施加正向电压时,所述选通器2首先0.2V开启,对应于图7所示的标记为1的第一步骤,在约1.1V时所述阻变存储器3开启,对应于图7所示的标记为2的第二步骤。随后进行重复电压扫描验证了所述阻变存储器3的低阻态,对应于图7所示的标记为3和4的第三步骤和第四步骤。同样,在负电压扫描时,选通器首先在约-0.2V开启,对应于图7标记为5的第五步骤,然后所述阻变存储器3在大约-0.9V时关断,对应于图7标记为6的第六步骤,接下来的重复电压扫描验证了所述阻变存储器3的高阻态,对应于图7标记为7和8的第七步骤和第八步骤。
上述分析通过在所述选通器的顶电极23端施加正向电压刺激形成双向的阈值开关行为,并通过将所述选通器2与所述阻变存储器3串联实现了柔性的1S1R集成,并验证了所述选通器2在集成结构中的选通功能。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。

Claims (14)

1.一种1S1R型存储器集成结构的制备方法,其特征在于,包括以下步骤:
S0:提供反溶剂、元素组成相同的两份旋涂液和若干柔性导电衬底,所述两份旋涂液的浓度不同;
S1:将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底,以使所述两个柔性导电衬底的导电面均覆盖元素组成相同且厚度不同的阻变层;
S2:对经所述步骤S1得到的不同衬底分别进行退火处理;
S3:在经所述步骤S2得到的不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极,以得到选通器和阻变存储器;
S4:在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构。
2.根据权利要求1所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S4中,在所述选通器的顶电极施加恒定电压为0.05伏且持续时间为30-60秒的所述正向电压刺激。
3.根据权利要求1所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S0中,所述旋涂液包含结构通式为(CsxFAyMA1-x-y)Pb(IzBr1-z)3的卤素钙钛矿,x、y和z均为大于0且小于1的正数。
4.根据权利要求3所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S0中,所述柔性导电衬底为紫外臭氧处理后的柔性衬底,并由柔性透明的聚萘二甲酸乙二醇酯层和掺铟的氧化锡层堆叠而成,所述反溶剂为氯苯。
5.根据权利要求3所述的1S1R型存储器集成结构的制备方法,其特征在于,执行所述步骤S0之前,还包括:
将甲脒碘化物、甲胺溴化物、铅碘化物和铅溴化物溶解于二甲基甲酰胺和二甲基亚砜组成的混合溶剂后过滤,得到第一溶液;
将铯碘化物溶解于二甲基亚砜后过滤,得到第二溶液;
将所述第一溶液和所述第二溶液混合得到所述两份旋涂液的任意一个。
6.根据权利要求5所述的1S1R型存储器集成结构的制备方法,其特征在于,以所述第一溶液中每毫升混合溶剂计,所述甲脒碘化物、所述甲胺溴化物、所述铅碘化物和所述铅溴化物的添加量分别为1-2.5毫摩尔,0.2-0.5毫摩尔,1.2-3毫摩尔以及0.06-0.15毫摩尔;
以所述第二溶液中每毫升二甲基亚砜计,所述铯碘化物的含量为0.8-1.8毫摩尔;
所述混合溶剂中,所述二甲基甲酰胺和二甲基亚砜的体积比为4:1;
以所述两份旋涂液任意一个中的每毫升第一溶液计,所述第二溶液的体积为30-80微升。
7.根据权利要求1所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S1中,将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底的步骤包括:
在常温下使用所述两份旋涂液分别覆盖所述两个柔性导电衬底的导电面后以第一加速度加速到第一速度范围后旋涂第一时长以完成第一次匀胶处理,然后继续以第二加速度加速到第二速度范围后后旋涂第二时长以完成第二次匀胶处理。
8.根据权利要求7所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S1中,将所述两份旋涂液中的每一种和所述反溶剂分别配合使用,并通过低温旋涂工艺分别沉积于两个柔性导电衬底的步骤还包括:
在所述第二次匀胶处理结束前的第一时刻分别向所述两个柔性导电衬底的导电面添加所述反溶剂。
9.根据权利要求8所述的1S1R型存储器集成结构的制备方法,其特征在于,所述第一加速度为1000rpm/s,所述第一速度范围为500-1500rpm,所述第二加速度为1000rpm/s,所述第二速度范围为7000-9000rpm,所述第一时长为5-10秒,所述第二时长为20-30秒,所述旋涂液的添加量为每平方厘米导电面添加10-25微升。
10.根据权利要求8所述的1S1R型存储器集成结构的制备方法,其特征在于,所述第二次匀胶处理结束前的第一时刻为所述第二次匀胶处理结束前的3-10秒之间的任意一个时刻,所述反溶剂的添加量为每平方厘米导电面添加80-150微升。
11.根据权利要求1所述的1S1R型存储器集成结构的制备方法,其特征在于,所述步骤S2中,所述退火处理的温度为100-120摄氏度,时间为20-50分钟。
12.一种1S1R型存储器集成结构,其特征在于,通过权利要求1-11中任一项所述1S1R型存储器集成结构的制备方法得到,所述1S1R型存储器集成结构由选通器和阻变存储器串联而成,所述选通器和所述阻变存储器具有组成材料相同的底电极衬底,组成元素相同且厚度不同的阻变层,以及组成材料不同的顶电极。
13.根据权利要求12所述的1S1R型存储器集成结构,其特征在于,所述底电极衬底由作为载体的柔性透明的聚萘二甲酸乙二醇酯层和作为底电极的掺铟的氧化锡层堆叠而成,所述阻变层组成材料的结构通式为(CsxFAyMA1-x-y)Pb(IzBr1-z)3,所述选通器的顶电极组成材料为金属银,所述阻变存储器的顶电极组成材料为金属金。
14.根据权利要求12所述的1S1R型存储器集成结构,其特征在于,所述底电极和所述阻变层均呈立方体形状且边长均为1厘米,所述底电极的厚度为120-240纳米,所述阻变层的厚度为100-500纳米,所述顶电极呈圆柱形,所述顶电极的厚度为70-120纳米,直径为100-500微米。
CN202110677823.8A 2021-06-18 2021-06-18 1s1r型存储器集成结构及其制备方法 Active CN113421964B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110677823.8A CN113421964B (zh) 2021-06-18 2021-06-18 1s1r型存储器集成结构及其制备方法
PCT/CN2022/098053 WO2022262651A1 (zh) 2021-06-18 2022-06-10 1s1r型存储器集成结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110677823.8A CN113421964B (zh) 2021-06-18 2021-06-18 1s1r型存储器集成结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113421964A true CN113421964A (zh) 2021-09-21
CN113421964B CN113421964B (zh) 2022-07-08

Family

ID=77788954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110677823.8A Active CN113421964B (zh) 2021-06-18 2021-06-18 1s1r型存储器集成结构及其制备方法

Country Status (2)

Country Link
CN (1) CN113421964B (zh)
WO (1) WO2022262651A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262651A1 (zh) * 2021-06-18 2022-12-22 复旦大学 1s1r型存储器集成结构及其制备方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715354A (zh) * 2012-10-08 2014-04-09 爱思开海力士有限公司 阻变存储器件及存储装置和具有存储装置的数据处理系统
CN108735898A (zh) * 2018-05-23 2018-11-02 山东大学深圳研究院 一种阻变层自选通阻变存储器及其构建方法与应用
CN109755388A (zh) * 2018-12-28 2019-05-14 大连理工大学 基于有机/无机杂化钙钛矿材料同时实现易失和非易失的阻变存储器及其制备方法
WO2021108367A1 (en) * 2019-11-27 2021-06-03 Quantram Corporation Systems and methods for data storage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635028A (zh) * 2019-09-12 2019-12-31 深圳大学 一种自供电阻变存储器及其制备方法
CN113421964B (zh) * 2021-06-18 2022-07-08 复旦大学 1s1r型存储器集成结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715354A (zh) * 2012-10-08 2014-04-09 爱思开海力士有限公司 阻变存储器件及存储装置和具有存储装置的数据处理系统
CN108735898A (zh) * 2018-05-23 2018-11-02 山东大学深圳研究院 一种阻变层自选通阻变存储器及其构建方法与应用
CN109755388A (zh) * 2018-12-28 2019-05-14 大连理工大学 基于有机/无机杂化钙钛矿材料同时实现易失和非易失的阻变存储器及其制备方法
WO2021108367A1 (en) * 2019-11-27 2021-06-03 Quantram Corporation Systems and methods for data storage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262651A1 (zh) * 2021-06-18 2022-12-22 复旦大学 1s1r型存储器集成结构及其制备方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2022262651A1 (zh) 2022-12-22
CN113421964B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN113421964B (zh) 1s1r型存储器集成结构及其制备方法
Xiong et al. Air-stable lead-free perovskite thin film based on CsBi3I10 and its application in resistive switching devices
Ge et al. Reset voltage-dependent multilevel resistive switching behavior in cspb1–x bi x i3 perovskite-based memory device
Mohammad et al. State of the art of metal oxide memristor devices
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Chen et al. SiO 2 based conductive bridging random access memory
Das et al. Compliance current-dependent dual-functional bipolar and threshold resistive switching in all-inorganic rubidium lead-bromide perovskite-based flexible device
Rehman et al. Resistive switching in solution-processed copper oxide (Cu x O) by stoichiometry tuning
CN108258115B (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
Wang et al. Tantalum pentoxide (Ta2O5 and Ta2O5-x)-based memristor for photonic in-memory computing application
CN109755391B (zh) 一种基于有机无机杂化钙钛矿的阈值开关器件及其制备方法
Jang et al. Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells
CN105185909B (zh) 一种有机材料阻变存储元件及其制备方法
CN108539012A (zh) 一种全无机钙钛矿阻变存储器及其制备方法
WO2022262836A1 (zh) 选通器及其制备方法
Younis et al. Interfacial redox reactions associated ionic transport in oxide-based memories
Zrinski et al. Composite Memristors by Nanoscale Modification of Hf/Ta Anodic Oxides
Shen et al. A polyanionic strategy to modify the perovskite grain boundary for a larger switching ratio in flexible woven resistive random-access memories
Verbakel et al. Resistive switching in organic memories with a spin-coated metal oxide nanoparticle layer
Lee et al. Artificial Synapse Based on a δ-FAPbI3/Atomic-Layer-Deposited SnO2 Bilayer Memristor
Kim et al. MAPbBr3 Halide Perovskite-Based Resistive Random-Access Memories Using Electron Transport Layers for Long Endurance Cycles and Retention Time
CN108922962B (zh) 一种基于Zr元素掺杂的钙钛矿阻变存储器及其制备方法
CN113224235A (zh) 一种具有超低阈值电压的双向选通器及其制备方法
CN110783453A (zh) 一种双模阻变存储器件及其制备方法
CN113488587B (zh) 一种基于银和氧化石墨烯的crs阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant