CN111430537B - 电阻式随机存取存储器 - Google Patents
电阻式随机存取存储器 Download PDFInfo
- Publication number
- CN111430537B CN111430537B CN201910019427.9A CN201910019427A CN111430537B CN 111430537 B CN111430537 B CN 111430537B CN 201910019427 A CN201910019427 A CN 201910019427A CN 111430537 B CN111430537 B CN 111430537B
- Authority
- CN
- China
- Prior art keywords
- variable resistance
- resistance layer
- lower electrode
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 339
- 239000011241 protective layer Substances 0.000 claims description 23
- 230000014759 maintenance of location Effects 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 59
- 239000007772 electrode material Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 18
- 238000000059 patterning Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- -1 tiW Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 101710125769 Importin-5 Proteins 0.000 description 3
- 101000900567 Pisum sativum Disease resistance response protein Pi49 Proteins 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 102100026820 Signal peptide peptidase-like 2C Human genes 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 101000599778 Homo sapiens Insulin-like growth factor 2 mRNA-binding protein 1 Proteins 0.000 description 2
- 101000988591 Homo sapiens Minor histocompatibility antigen H13 Proteins 0.000 description 2
- 102100029083 Minor histocompatibility antigen H13 Human genes 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 101000599782 Homo sapiens Insulin-like growth factor 2 mRNA-binding protein 3 Proteins 0.000 description 1
- 101000960626 Homo sapiens Mitochondrial inner membrane protease subunit 2 Proteins 0.000 description 1
- 101000702394 Homo sapiens Signal peptide peptidase-like 2A Proteins 0.000 description 1
- 101000828788 Homo sapiens Signal peptide peptidase-like 3 Proteins 0.000 description 1
- 101000960621 Homo sapiens U3 small nucleolar ribonucleoprotein protein IMP3 Proteins 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 101710125768 Importin-4 Proteins 0.000 description 1
- 102100030403 Signal peptide peptidase-like 2A Human genes 0.000 description 1
- 102100030404 Signal peptide peptidase-like 2B Human genes 0.000 description 1
- 102100023501 Signal peptide peptidase-like 3 Human genes 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007954 hypoxia Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供一种电阻式随机存取存储器(resistive random access memory，RRAM)，可改进RRAM的数据保持能力且能提高存储密度。RRAM包括下电极、上电极、第一可变电阻层以及第二可变电阻层。下电极设置于衬底上，且为单一电极或彼此电性相连的电极对。上电极设置于下电极上，且重叠于下电极。第一可变电阻层与第二可变电阻层设置于衬底上。至少一部分的第一可变电阻层设置于下电极与上电极之间，且至少一部分的第二可变电阻层设置于下电极与上电极之间并连接于第一可变电阻层。
Description
技术领域
本发明涉及一种存储器及其制造方法，尤其涉及一种电阻式随机存取存储器(resistive random access memory，RRAM)及其制造方法。
背景技术
电阻式随机存取存储器(resistive random access memory，RRAM)具有操作速度快、低功耗等优点，而成为近年来广为研究的一种非挥发性存储器。一般而言，RRAM电路的一个存储单元包括彼此连接的一个晶体管与一个RRAM。每一RRAM包括设置于上电极与下电极之间的单一可变电阻层。然而，此配置方式使得RRAM的数据保持(data retention)能力以及存储密度受到限制。
发明内容
本发明提供一种RRAM，可改进RRAM的数据保持能力且能提高存储密度。
本发明实施例的RRAM包括下电极、上电极、第一可变电阻层以及第二可变电阻层。下电极设置于衬底上，且为单一电极或彼此电性相连的电极对。上电极设置于下电极上，且重叠于下电极。第一可变电阻层与第二可变电阻层设置于衬底上。至少一部分的第一可变电阻层设置于下电极与上电极之间，且至少一部分的第二可变电阻层设置于下电极与上电极之间并连接于第一可变电阻层。
本发明实施例通过在RRAM的下电极与上电极之间设置第一可变电阻层与第二可变电阻层，可使单一RRAM在导通时可具有至少两个不同的低阻值状态(low resistancestate，LRS)。另一方面，RRAM在关闭状态时具有单一高阻值状态(high resistance state，HRS)。如此一来，单一RRAM可具有至少3个程序化电平(programming level)，且可存储1.5比特的数据。换言之，相较于上下电极之间仅具有单一可变电阻层的RRAM，本发明实施例的RRAM可提高存储密度。此外，通过第一与第二可变电阻层的材料选择，本发明实施例的RRAM更可能在维持临界电压的情况下提高电流开关比(on/off ratio)。如此一来，可改进RRAM的数据保持(data retention)能力，且可改善电流衰减(current degradation)的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1I是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图；
图2A至图2C示出本发明一些实施例的RRAM的剖视示意图；
图3A至图3D是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图；
图4示出本发明一些实施例的RRAM的剖视示意图；
图5A至图5E是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图；
图6示出本发明一些实施例的RRAM的剖视示意图；
图7A至图7D是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图；
图8示出本发明一些实施例的RRAM的剖视示意图；
图9A至图9E是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图；
图10A至图10C是本发明一些实施例的RRAM的制造方法的各阶段的结构的剖视示意图。
具体实施方式
图1A至图1I是本发明一些实施例的RRAM 10的制造方法的各阶段的结构的剖视示意图。在一些实施例中，RRAM 10的制造方法包括下列步骤。
请参照图1A，提供衬底100。在一些实施例中，衬底100包括半导体衬底或半导体上覆绝缘体(semiconductor on insulator，SOI)衬底。尽管在图1A中并未示出，衬底100中可能已经形成有电子元件。在一些实施例中，电子元件包括主动元件、被动元件或其组合。举例而言，主动元件可包括晶体管、二极管或其组合。前述电子元件可用以驱动后续形成于衬底100上的存储器元件(例如是图1I所示的RRAM 10)。此外，可在衬底100中形成有内连线结构。在一些实施例中，内连线结构包括导电通孔(conductive via)CV。导电通孔CV延伸至衬底100的表面，且可电性连接至形成于衬底100中的电子元件(例如是连接至晶体管)。在一些实施例中，多个导电通孔CV可分别电性连接至多个晶体管。在另一些实施例中，每一晶体管可电性连接于相邻的至少两个导电通孔CV。在一些实施例中，衬底100的表面具有开口，且导电通孔CV形成于此开口中。在一些实施例中，导电通孔CV包括导体材料CM与阻障层BR。阻障层BR设置于导体材料CM与开口的侧壁之间，且导体材料CM暴露于衬底100的表面。在一些实施例中，导体材料CM可包括Al、Cu、W或其合金材料。此外，阻障层BR的材料可包括TiW、Ti、TiN、Ta、TaN或其组合。
请参照图1B，在衬底100上形成下电极102。在一些实施例中，多个导电通孔CV分别电性连接至多个晶体管，且多个下电极102分别电性连接至此些导电通孔CV。在一些实施例中，形成下电极102的方法包括在衬底100上形成实质上全面披覆的电极材料层(未示出)，接着图案化此电极材料层以形成下电极102。在一些实施例中，形成上述电极材料层的方法可包括物理气相沉积法(例如是溅镀工艺)、化学气相沉积法或原子层沉积工艺。在一些实施例中，电极材料层的材料包括Ti、Ta、TiN、TaN、Pt、Ir、石墨或其组合。在另一些实施例中，电极材料层的材料包括TiAlN、TiW、W、Ru或其组合。此外，下电极102的厚度可为5nm至50nm。
请参照图1C，在衬底100与下电极102上形成可变电阻层104。在一些实施例中，可变电阻层104可共形地覆盖于图1B所示的结构上。换言之，可变电阻层104可覆盖衬底100的表面、下电极102的顶面以及下电极的侧壁。在一些实施例中，可变电阻层104的材料包括HfO2、ZrO2、HfZrO、HfAlO、HfON、HfSiO、HfSrO、HfYO、其类似者或其组合。在一些实施例中，形成可变电阻层104的方法可包括物理气相沉积法(例如是溅镀工艺)、化学气相沉积法或原子层沉积工艺。此外，可变电阻层104的厚度范围可为2nm至10nm。
请参照图1D，图案化可变电阻层104，以形成第一可变电阻层104a。在一些实施例中，可通过非等向性蚀刻工艺来图案化可变电阻层104。如此一来，会移除可变电阻层104的沿实质上平行于衬底100的表面的方向D1延伸的一些部分，而保留位于下电极102的侧壁的一部分，以形成第一可变电阻层104a。第一可变电阻层104a可沿实质上垂直于衬底100的表面的方向D2延伸。在一些实施例中，第一可变电阻层104a位于下电极102的底部的侧壁上，且并未延伸至下电极102的顶部的侧壁上。在一些实施例中，第一可变电阻层104a的高度范围可为5nm至50nm。以上视图观之(如图1D中的虚线区域所示)，第一可变电阻层104a可环绕下电极102。
请参照图1E，在衬底100、第一可变电阻层104a与下电极102上形成可变电阻层106。在一些实施例中，可变电阻层106共形地设置于图1D所示的结构上。换言之，可变电阻层106可设置于衬底100的表面、第一可变电阻层104a的表面、下电极102的顶面以及下电极102的侧壁的一部分上。可变电阻层104的材料可包括HfO2、ZrO2、HfZrO、HfAlO、HfON、HfSiO、HfSrO、HfYO、其类似者或其组合。在一些实施例中，可变电阻层106的材料相异于可变电阻层104(或第一可变电阻层104a)的材料。在此些实施例中，后续形成的RRAM(例如是图1I的RRAM 10)在导通时可具有两个不同的低阻值状态(low resistance state，LRS)。在一些实施例中，形成可变电阻层106的方法可包括物理气相沉积法(例如是溅镀工艺)、化学气相沉积法或原子层沉积工艺。此外，可变电阻层106的厚度范围可为2nm至10nm。
请参照图1F与图1G，图案化可变电阻层106，以形成第二可变电阻层106a。在一些实施例中，图案化可变电阻层106的方法包括在可变电阻层106上形成光致抗蚀剂图案PR1。光致抗蚀剂图案PR1暴露出可变电阻层106的位于相邻第一可变电阻层104a之间的部分，而在方向D2上覆盖可变电阻层106的位于第一可变电阻层104a与下电极102上方的部分。接着，可进行蚀刻工艺E1，以移除可变电阻层106的暴露部分。如此一来，可形成如图1G所示的第二可变电阻层106a，且暴露出衬底100的一部分。第二可变电阻层106a覆盖下电极102的顶部的侧壁，且覆盖下电极102的顶面。在一些实施例中，第一可变电阻层104a与第二可变电阻层106a实质上完整地覆盖下电极102的侧壁与顶面。此外，第二可变电阻层106a与第一可变电阻层104a在方向D2上部分地重叠。以上视图观之(如图1G中的虚线区域所示)，第二可变变阻层106a覆盖下电极102与第一可变电阻层104a。在一些实施例中，第二可变电阻层106a的一部分侧壁与第一可变电阻层104a的侧壁实质上共平面。
请参照图1H，在衬底100与第二可变电阻层106a上形成电极材料层108。在一些实施例中，电极材料层108可全面地披覆于图1G所示的结构上。换言之，电极材料层108可覆盖衬底100的表面、第一可变电阻层104a的侧壁以及第二可变电阻层106a的侧壁与顶面。在一些实施例中，电极材料层108的材料包括Ti、Ta、TiN、TaN、Pt、Ir、石墨或其组合。在另一些实施例中，电极材料层108的材料包括TiAlN、TiW、W、Ru或其组合。此外，形成电极材料层108的方法可包括物理气相沉积法(例如是溅镀工艺)或化学气相沉积法。
请参照图1I，图案化电极材料层108，以形成上电极108a。在一些实施例中，上电极108a覆盖第二可变电阻层106a的侧壁与顶面，且覆盖第一可变电阻层104a的侧壁。在此些实施例中，上电极108a覆盖下电极102的顶面与侧壁。另一方面，上电极108a可暴露出部分的衬底100。
至此，已形成本发明一些实施例的RRAM 10。RRAM 10的操作方式包括在上下电极之间施加偏压。RRAM 10初始的状态会维持在高阻值状态。当外加偏压达到某临界电压时，可变电阻层(包括第一可变电阻层104a与第二可变电阻层106a)发生电阻转换，即由高阻值状态转为低阻值状态。换言之，RRAM 10的电阻值并非为定值，其电压电流特性呈现出非线性的关系。此非线性的电流电压关系可用灯丝理论(filament theory)来解释。RRAM 10在低阻值状态时，可变电阻层内有高导电性的细丝，称为导电灯丝。导电灯丝是由可变电阻层内的晶体缺陷排列而成。这些缺陷经常是氧化物缺氧的位置，或可称为氧空缺。电子在氧空缺附近可通过跳跃方式传递，因此当氧空缺聚集排列成连结上下电极的路径时，便可形成导电灯丝。氧空缺原本是散乱排列，当可变电阻层经施加电压而发热时，氧空缺便因电压和热能的驱动而开始聚集排列，形成导电灯丝。导电灯丝在可变电阻层内部形成时，电子就可由导电路径通过RRAM 10，因此RRAM会由初始的高阻值状态转变成低阻值状态。
在本发明的实施例中，各RRAM 10的第一可变电阻层104a与第二可变电阻层106a位于下电极102与上电极108a之间。上电极108a与下电极102在实质上垂直于衬底100的表面的方向D2上重叠。在图1I所示的实施例中，多个RRAM 10的多个下电极102分别通过对应的内连线结构(包括导电通孔CV)而电性连接至不同的晶体管。如此一来，各RRAM 10的下电极102可独立地接收对应的晶体管所提供的驱动信号。此外，RRAM 10的第一可变电阻层104a与第二可变电阻层106a在实质上垂直于衬底100的表面的方向D2上部分地重叠。
基于上述，通过在RRAM的下电极与上电极之间设置第一可变电阻层与第二可变电阻层，可使单一RRAM在导通时可具有至少两个不同的低阻值状态(low resistance state，LRS)。另一方面，RRAM在关闭状态时具有单一高阻值状态(high resistance state，HRS)。如此一来，单一RRAM可具有至少3个程序化电平(programming level)，且可存储1.5比特的数据。换言之，相较于上下电极之间仅具有单一可变电阻层的RRAM，本发明实施例的RRAM可提高存储密度。此外，通过第一与第二可变电阻层的材料选择，本发明实施例的RRAM更可能在维持临界电压的情况下提高电流开关比(on/off ratio)。如此一来，可改进RRAM的数据保持(data retention)能力，且可改善电流衰减(current degradation)的问题。
图2A示出本发明一些实施例的RRAM 10a的剖视示意图。图2A所示的RRAM 10a相似于图1I所示的RRAM 10，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图1I与图2A，图2A所示的RRAM 10a还包括第一保护层110。第一保护层110设置于下电极102与上电极108a之间，且可位于第二可变电阻层106a与上电极108a之间。在一些实施例中，第一保护层110覆盖第二可变电阻层106a的顶面。在此些实施例中，第一保护层110在实质上垂直于衬底100的表面的方向D2上重叠于下电极102的顶面，且可重叠于第一可变电阻层104a。此外，在一些实施例中，第一保护层110的材料包括氧化硅、氧化铝、氧化钛、氮化硅、其类似者或其组合。形成第一保护层110的方法可包括化学气相沉积法。第一保护层110的厚度范围可为3nm至20nm。在一些实施例中，可在形成第二可变电阻层106a之后且在形成上电极108a之前形成第一保护层110。通过设置第一保护层110，可调整第二可变电阻层106a与上电极108a接触的面积，并藉此调整第一可变电阻层104a与第二可变电阻层106a的有效操作面积比例。
图2B示出本发明一些实施例的RRAM 10b的剖视示意图。图2B所示的RRAM 10b相似于图1I所示的RRAM 10，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图1I与图2B，图2B所示的RRAM 10b还包括第二保护层112。第二保护层112设置于下电极102与上电极108a之间，且位于第一可变电阻层104a与第二可变电阻层106a之间。在一些实施例中，第二保护层112可设置于下电极102的侧壁上，且在方向D2上重叠于第一可变电阻层104a以及第二可变电阻层106a的一部分。此外，在一些实施例中，第二保护层112的材料包括氧化硅、氧化铝、氧化钛、氮化硅、其类似者或其组合。形成第二保护层112的方法可包括化学气相沉积法。第二保护层112的厚度范围可为3nm至20nm。在一些实施例中，可在形成第一可变电阻层104a之后且在形成第二可变电阻层106a之前形成第二保护层112。通过设置第二保护层112，可降低第一可变电阻层104a与第二可变电阻层106a在操作时的相互干扰(也即降低氧离子与氧空缺在两层可变电阻层相互干扰)。
图2C示出本发明一些实施例的RRAM 10c的剖视示意图。图2C所示的RRAM 10c相似于图2A与图2B所示的RRAM 10a与RRAM 10b，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图2A至图2C，图2C所示的RRAM 10c同时包括如图2A所示的第一保护层110以及如图2B所示的第二保护层112。如此一来，可调整第一可变电阻层104a与第二可变电阻层106a的有效操作面积比例，且可避免第一可变电阻层104a与第二可变电阻层106a在操作时产生相互干扰。
图3A至图3D是本发明一些实施例的RRAM 20的制造方法的各阶段的结构的剖视示意图。图3A至图3D所示的RRAM 20的制造方法相似于图1A至图1I所示的RRAM 10的制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的元件符号代表相同或相似的构件。
请参照图3A与图3B，在形成可变电阻层104之后，对可变电阻层104进行掺杂工艺IMP1。如此一来，如图3B所示，可同时形成第一可变电阻层204与第二可变电阻层206。第二可变电阻层206可视为可变电阻层104的经掺杂的部分，而第一可变电阻层204则可视为可变电阻层104的未经掺杂的部分。在一些实施例中，掺质可沿实质上垂直于衬底100的表面的方向D2植入至可变电阻层104中。在此些实施例中，第一可变电阻层204位于下电极102的底部的侧壁上。另一方面，第二可变电阻层206覆盖衬底100的表面、下电极102的顶面以及下电极102的顶部的侧壁。在一些实施例中，掺杂工艺IMP1的掺质可包括N、Zr、Si、Y或其组合。第二可变电阻层206的掺杂浓度可为1012cm-2至1015cm-2。
请参照图3C，在第一可变电阻层204与第二可变电阻层206上形成电极材料层208。请参照图3B与图3C，接着图案化电极材料层208，以形成上电极208a。在一些实施例中，可在电极材料层208上形成光致抗蚀剂图案PR2。接着，以光致抗蚀剂图案PR2为遮罩移除电极材料208的一部分而形成上电极208a。在此些实施例中，在图案化电极材料层208的过程中也会移除第二可变电阻层206的位于衬底100上的一部分。上电极208a相似于图1I所示的上电极108a，惟上电极208a的位于下电极102周围的部分与衬底100之间还保留一部分的第二可变电阻层206。另外，此部分的第二可变电阻层206可覆盖第一可变电阻层204的底部的侧壁。至此，已形成RRAM 20。
图4示出本发明一些实施例的RRAM 20a的剖视示意图。图4所示的RRAM 20a相似于图3D所示的RRAM 20，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图2A、图3D以及图4，图4所示的RRAM 20a还包括如图2A所示的第一保护层110。在一些实施例中，第一保护层110在方向D2上并未重叠于第二可变电阻层206的位于第一可变电阻层204周围的部分。
图5A至图5E是本发明一些实施例的RRAM 30的制造方法的各阶段的结构的剖视示意图。图5A至图5E所示的RRAM 30的制造方法相似于图1A至图1I所示的RRAM 10的制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的元件符号代表相同或相似的构件。
请参照图5A，在衬底100上形成电极材料层101。形成电极材料层101的方法可包括物理气相沉积法(例如是溅镀工艺)、化学气相沉积法或原子层沉积工艺。在一些实施例中，电极材料层101的材料包括TiN、TaN、Pt、Ir、石墨或其组合。在另一些实施例中，电极材料层101的材料包括TiAlN、TiW、W、Ru或其组合。此外，电极材料层101的厚度可为5nm至50nm。接着，请参照图5A与图5B，图案化电极材料层101以形成下电极102。在一些实施例中，图案化电极材料层101的方法包括在电极材料层101上形成光致抗蚀剂图案PR3。光致抗蚀剂图案PR3定义出下电极102的图案。随后，以光致抗蚀剂图案PR3作为遮罩进行蚀刻工艺E2，而移除一部分的电极材料层101。如此一来，可形成下电极102。
请参照图5B，在形成可变电阻层104之后，在可变电阻层104上形成光致抗蚀剂图案PR4。光致抗蚀剂图案PR4具有开口P。开口P暴露出可变电阻层104的覆盖下电极102的顶面的一部分。以上视图观之(请参照图5B中的虚线区域)，可变电阻层104的暴露部分可被光致抗蚀剂图案PR4环绕。在一些实施例中，图5A所示的光致抗蚀剂图案PR3与图5B所示的光致抗蚀剂图案PR4可互为反调(reverse tone)，且可通过相同的光罩形成光致抗蚀剂图案PR3与光致抗蚀剂图案PR4。举例而言，光致抗蚀剂图案PR3可为正光致抗蚀剂且光致抗蚀剂图案PR4为负光致抗蚀剂，但本发明实施例并不以此为限。在一些实施例中，光致抗蚀剂图案PR3的宽度W1实质上等于下电极102的宽度，且可大于光致抗蚀剂图案PR4的开口P的宽度W2。在此些实施例中，可通过例如是“通过化学收缩来辅助的解析度增强微影(resolutionenhancement lithography assisted by chemical shrinkage，RELACS)”的技术辅助形成光致抗蚀剂图案PR4。
请参照图5B与图5C，以光致抗蚀剂图案PR4为遮罩对可变电阻层104进行掺杂工艺IMP2。如此一来，如图5C所示，可同时形成第一可变电阻层304与第二可变电阻层306。第二可变电阻层306可视为可变电阻层104的经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR4的开口P暴露出的部分)，而第一可变电阻层304则可视为可变电阻层104的未经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR4覆盖的部分)。第二可变电阻层306位于下电极102上，且并未覆盖下电极102的侧壁。在一些实施例中，光致抗蚀剂图案PR4的开口P的宽度W2小于光致抗蚀剂图案PR3的宽度W1(也即小于下电极102的宽度)。在此些实施例中，第二可变电阻层306的宽度也会小于下电极102的宽度。换言之，第二可变电阻层306部分地覆盖下电极102的顶面，而不会完整地覆盖下电极102的顶面。另一方面，第一可变电阻层304覆盖下电极102的侧壁、下电极102的一部分顶面以及衬底100的表面。在一些实施例中，以上视图观之(请参照图5C所示的虚线区域)，第一可变电阻层304环绕第二可变电阻层306。
请参照图5D与图5E，在第一可变电阻层304与第二可变电阻层306上形成电极材料层308。接着，在电极材料层308上形成光致抗蚀剂图案PR5。在一些实施例中，光致抗蚀剂图案PR5的侧壁可实质上切齐于下电极102的侧壁。在此些实施例中，光致抗蚀剂图案PR5的宽度可实质上等于下电极102的宽度。请参照图5D与图5E，随后以光致抗蚀剂图案PR5作为遮罩对电极材料层308进行蚀刻工艺E3，以形成上电极308a。在光致抗蚀剂图案PR5的侧壁实质上切齐于下电极102的一些实施例中，所形成的上电极308a的侧壁也可实质上切齐于下电极102的侧壁。在此些实施例中，在图案化电极材料层308时也会移除部分的第一可变电阻层304，以使残留的第一可变电阻层304的侧壁、下电极102的侧壁以及上电极308a的侧壁实质上共面。以另一观点来看，第一可变电阻层304具有分离的两个部分，且第二可变电阻层306连接于第一可变电阻层306的此两个部分之间。至此，已形成RRAM 30。RRAM 30的第一可变电阻层304与第二可变电阻层306在实质上垂直于衬底100的表面的方向D2上彼此不重叠。此外，上电极308a、第一可变电阻层304与第二可变电阻层306并未覆盖下电极102的侧壁。
图6示出本发明一些实施例的RRAM 30a的剖视示意图。图6所示的RRAM 30a相似于图5E所示的RRAM 30，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图6，RRAM 30a的第一可变电阻层304与上电极308a还覆盖下电极102的侧壁。如此一来，第一可变电阻层304还可位于下电极102的侧壁与上电极308a的边缘部分之间。在一些实施例中，第一可变电阻层304还可视为延伸至衬底100的位于下电极102周围的表面上，以使第一可变电阻层304的端部位于衬底100与上电极308a的边缘部分之间。此外，第一可变电阻层304的一端面TP与上电极308a的侧壁可实质上共平面。在一些实施例中，可增加用于图案化电极材料层308的光致抗蚀剂图案PR5(如图5D所示)的面积，以使光致抗蚀剂图案PR5的覆盖范围超过下电极102的边界。如此一来，可形成如图6所示的上电极308a与第一可变电阻层304。
图7A至图7D是本发明一些实施例的RRAM 40的制造方法的各阶段的结构的剖视示意图。图7A至图7D所示的RRAM 40的制造方法相似于图1A至图1I所示的RRAM 10的制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的元件符号代表相同或相似的构件。
请参照图7A，在形成可变电阻层104之后，在可变电阻层104上形成光致抗蚀剂图案PR6。在一些实施例中，光致抗蚀剂图案PR6设置于相邻的下电极102之间，且分别延伸至此些相邻的下电极102上。在此些实施例中，可变电阻层104的位于下电极102上的部分并未完全地被光致抗蚀剂图案PR6覆盖，而是部分地被光致抗蚀剂图案PR6暴露出来。
请参照图7A与图7B，以光致抗蚀剂图案PR6为遮罩进行掺杂工艺IMP3。如此一来，如图7B所示，可同时形成第一可变电阻层404与第二可变电阻层406。第二可变电阻层406可视为可变电阻层104的经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR6暴露出的部分)，而第一可变电阻层404则可视为可变电阻层104的未经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR6覆盖的部分)。各下电极102的表面可被第一可变电阻层404与第二可变电阻层406覆盖。举例而言，各下电极102的一部分的表面(例如是图7B所示的右半部分或左半部分)可被第一可变电阻层404覆盖，而另一部分的表面则可被第二可变电阻层406覆盖。此外，第一可变电阻层404与第二可变电阻层406还延伸至各下电极102的侧壁以及位于下电极102周围的衬底100上。
请参照图7C，在第一可变电阻层404与第二可变电阻层406上形成电极材料层408。接着，在电极材料层408上形成光致抗蚀剂图案PR7。在一些实施例中，光致抗蚀剂图案PR7的侧壁可实质上切齐于下电极102的侧壁。在此些实施例中，光致抗蚀剂图案PR7的宽度可实质上等于下电极102的宽度。请参照图7C与图7D，随后以光致抗蚀剂图案PR7作为遮罩对电极材料层408进行蚀刻工艺E4，以形成上电极408a。在光致抗蚀剂图案PR7的侧壁实质上切齐于下电极102的一些实施例中，所形成的上电极408a的侧壁也可实质上切齐于下电极102的侧壁。在此些实施例中，在图案化电极材料层408时也会移除部分的第一可变电阻层404与部分的第二可变电阻层406，以使残留的第一可变电阻层404的侧壁、下电极102的侧壁以及上电极408a的侧壁实质上共面。相似地，残留的第二可变电阻层406、下电极102的侧壁以及上电极408a的侧壁也可实质上共面。至此，已形成RRAM 40。以上视图观之(如图7D中的虚线区域所示)，RRAM 40的第一可变电阻层404与第二可变电阻层406彼此邻接，且不相互重叠。相较于图5E所示的第一可变电阻层304，图7D所示的第一可变电阻层404连续地延伸于下电极102的顶面上。此外，上电极408a、第一可变电阻层404与第二可变电阻层406并未覆盖下电极102的侧壁。
图8示出本发明一些实施例的RRAM 40a的剖视示意图。图8所示的RRAM 40a相似于图7D所示的RRAM 40，以下仅描述两者的差异处，相同或相似处则不再赘述。
请参照图8，RRAM 40a的第一可变电阻层404、第二可变电阻层406与上电极408a还覆盖下电极102的侧壁。如此一来，第一可变电阻层404还可位于下电极102的侧壁与上电极408a的边缘部分之间。相似地，第二可变电阻层406可位于下电极102的侧壁与上电极408的另一边缘部分之间。在一些实施例中，第一可变电阻层404与第二可变电阻层406还可视为延伸至衬底100的位于下电极102周围的表面上，以使第一可变电阻层404的端部位于衬底100与上电极408a的边缘部分之间。相似地，第二可变电阻层406的端部可位于衬底100与上电极408a的另一边缘部分之间。在一些实施例中，可增加用于图案化电极材料层408的光致抗蚀剂图案PR7(如图7D所示)的面积，以使光致抗蚀剂图案PR7的覆盖范围超过下电极102的边界。如此一来，可形成如图8所示的上电极408a、第一可变电阻层404与第二可变电阻层406。
图9A至图9E是本发明一些实施例的RRAM 50的制造方法的各阶段的结构的剖视示意图。图9A至图9E所示的RRAM 50的制造方法相似于图1A至图1I所示的RRAM 10的制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的元件符号代表相同或相似的构件。
请参照图9A，依序在衬底上形成电极材料层101与保护层502。在一些实施例中，保护层502的材料包括氧化硅、氮化硅、其类似者或其组合。形成保护层502的方法可包括化学气相沉积法。第一保护层502的厚度范围可为3nm至20nm。接着，请参照图9A与图9B，图案化电极材料层101与保护层502，以形成第一堆叠结构ST1与第二堆叠结构ST2。第一堆叠结构ST1包括第一下电极102a与上覆的第三保护层502a，且第二堆叠结构ST2包括第二下电极102b与上覆的第四保护层502b。尽管图9B仅示出单一第一堆叠结构ST1与单一第二堆叠结构ST2，多个第一堆叠结构ST1与多个第二堆叠结构ST2可交替地沿方向D1设置于衬底100上。在一些实施例中，图案化电极材料层101与保护层502的方法包括在保护层502上形成光致抗蚀剂图案PR8。光致抗蚀剂图案PR8定义出第一堆叠结构ST1与第二堆叠结构ST2的图案。随后，以光致抗蚀剂图案PR8作为遮罩进行蚀刻工艺E5，而移除一部分的电极材料层101与一部分的保护层502。如此一来，可同时形成第一堆叠结构ST1与第二堆叠结构ST2。相邻的第一下电极102a与第二下电极102b可为一对电极对，而分别通过两个内连线结构(包括导电通孔CV)电性连接至相同的晶体管。如此一来，第一下电极102a与第二下电极102b可由此晶体管接收相同的驱动信号。在一些实施例中，在第一堆叠结构ST1中，第一下电极102a与第三保护层502a的侧壁可实质上共平面。相似地，在第二堆叠结构ST2中，第二下电极102b与第四保护层502b的侧壁可实质上共平面。
请参照图9B，形成可变电阻层104。在一些实施例中，可变电阻层104共形地设置于图9A所示的结构上。换言之，可变电阻层104覆盖衬底100的表面、第一堆叠结构ST1的顶面与侧壁以及第二堆叠结构ST2的顶面与侧壁。接着，在可变电阻层104上形成光致抗蚀剂图案PR9。光致抗蚀剂图案PR9具有开口P1。开口P1在方向D2上重叠于第一堆叠结构ST1的靠近第二堆叠结构ST2的一部分，且暴露出第二堆叠结构ST2的靠近另一第一堆叠结构(并未示出)的一部分。在一些实施例中，开口P1还延伸至第一堆叠结构ST1与第二堆叠结构ST2之间，以暴露出可变电阻层104的位于第一堆叠结构ST1与第二堆叠结构ST2之间的部分。
请参照图9B与图9C，以光致抗蚀剂图案PR9为遮罩进行掺杂工艺IMP4。如此一来，如图9C所示，可同时形成第一可变电阻层504与第二可变电阻层506。第二可变电阻层506可视为可变电阻层104的经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR9的开口P1暴露出的部分)，而第一可变电阻层504则可视为可变电阻层104的未经掺杂的部分(也即可变电阻层104的被光致抗蚀剂图案PR9覆盖的部分)。第一堆叠结构ST1与第二堆叠结构ST2的表面可分别被第一可变电阻层504与第二可变电阻层506覆盖。举例而言，第一堆叠结构ST1的一部分的表面(例如是图9C所示的左半部分)可被第一可变电阻层504覆盖，而另一部分(例如是图9C所示的右半部分)的表面则可被第二可变电阻层506覆盖。相似地，第二堆叠结构ST2的一部分的表面(例如是图9C所示的左半部分)可被第一可变电阻层504覆盖，而另一部分(例如是图9C所示的右半部分)的表面则可被第二可变电阻层506覆盖。由此可知，第三保护层502a位于第一下电极102a的顶面与上覆的第一可变电阻层504与第二可变电阻层506之间。相似地，第四保护层502b位于第二下电极102b的顶面与上覆的第一可变电阻层504与第二可变电阻层506之间。然而，可通过调整图9B所示的光致抗蚀剂图案PR9的开口位置及面积，而使第一可变电阻层504与第二可变电阻层506的位置互换，且可调整第一可变电阻层504与第二可变电阻层506的面积比。此外，第一可变电阻层504与第二可变电阻层506可延伸至各堆叠结构周围的衬底100上，且相邻的第一可变电阻层504与第二可变电阻层506可相互连接。
请参照图9D，形成电极材料层508。在一些实施例中，电极材料层508全面地披覆于图9C所示的结构上。换言之，电极材料层508覆盖第一可变电阻层504与第二可变电阻层506的顶面。接着，在电极材料层508上形成光致抗蚀剂图案PR10。光致抗蚀剂图案PR10具有开口P2。开口P2在方向D2上重叠于堆叠结构ST1的一部分，且重叠于堆叠结构ST2的一部分。如此一来，开口P2可暴露出电极材料层508的位于第一堆叠结构ST1上的一部分。相似地，开口P2可暴露出电极材料层508的位于第二堆叠结构ST2上的一部分。在一些实施例中，开口P2的宽度小于第一堆叠结构ST1或第二堆叠结构ST2的宽度。请参照图9D与图9E，随后以光致抗蚀剂图案PR10作为遮罩对电极材料层508进行蚀刻工艺E6，以形成上电极508a。上电极508a位于相邻的第一堆叠结构ST1与第二堆叠结构ST2之间，且覆盖第一可变电阻层504与第二可变电阻层506的位于第一堆叠结构ST1与第二堆叠结构ST2之间的部分。在一些实施例中，上电极508a还可视为延伸至第一堆叠结构ST1与第二堆叠结构ST2上，但并未完整地覆盖第一堆叠结构ST1与第二堆叠结构ST2的顶面。以上视图观之(如图9E的虚线区域所示)，第一可变电阻层504与第二可变电阻层506的暴露部分位于相邻的上电极508a之间。此外，在一些实施例中，第一堆叠结构ST1、第二堆叠结构ST2以及上电极508a可为长条形结构，且沿实质上相同的方向延伸于衬底100上。
至此，已形成RRAM 50。RRAM 50的下电极为彼此电性相连的电极对，例如是包括第一下电极502a与第二下电极502b。此外，上电极508a设置于第一下电极502a与第二下电极502b之间。上电极508a斜向地或侧向地重叠于第一下电极502a或第二下电极502b。第一下电极502a与上电极508a之间可设置有第二可变电阻层506，而第二下电极502b与上电极508a之间可设置有第一可变电阻层504。由此可知，相似于前述的实施例，RRAM 50的上下电极之间也具有多个可变电阻层，而可达到提高存储密度、改进数据保持能力以及改善电流衰减的作用。
图10A至图10C是RRAM 50的另一种制造方法的各阶段的结构的剖视示意图。图10A至图10C所示的RRAM 50的制造方法相似于图9A至图9E所示的RRAM 50的制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同的元件符号代表相同或相似的构件。
请参照图10A与图10B，在形成第一堆叠结构ST1、第二堆叠结构ST2与可变电阻层104之后，进行掺杂工艺IMP5。在掺杂工艺IMP5中，掺质可斜向地植入可变电阻层104中。在一些实施例中，掺质的入射方向与实质上垂直于衬底100的表面的方向D2之间的夹角θ可为30度至60度。可变电阻层104的面向入射的掺质(例如是由图10B的右侧入射)的部分经掺杂为第二可变电阻层506。另一方面，可变电阻层104的其他部分则未经掺杂，而标示为第一可变电阻层504。然而，可通过调整掺杂工艺IMP5的掺质入射方向，而使第一可变电阻层504与第二可变电阻层506的位置互换，或改变第一可变电阻层504与第二可变电阻层506的面积比。本发明实施例并不以第一可变电阻层504与第二可变电阻层506的相对位置关系以及两者之间的面积比为限。
请参照图10C，形成上电极508a。形成上电极508a的方法可参照图9D至图9E所描述的方法，此处不再赘述。至此，已由另一种制造方法完成RRAM 50的制造。
综上所述，本发明实施例通过在RRAM的下电极与上电极之间设置第一可变电阻层与第二可变电阻层，可使单一RRAM在导通时可具有至少两个不同的低阻值状态。另一方面，RRAM在关闭状态时具有单一高阻值状态。如此一来，单一RRAM可具有至少3个程序化电平，且可存储1.5比特的数据。换言之，相较于上下电极之间仅具有单一可变电阻层的RRAM，本发明实施例的RRAM可提高存储密度。此外，通过第一与第二可变电阻层的材料选择，本发明实施例的RRAM更可能在维持临界电压的情况下提高电流开关比。如此一来，可改进RRAM的数据保持能力，且可改善电流衰减的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (9)
1.一种电阻式随机存取存储器，其特征在于，包括：
下电极，设置于衬底上，其中所述下电极为单一电极；
上电极，设置于所述下电极上，且重叠于所述下电极；
第一可变电阻层与第二可变电阻层，设置于所述衬底上，其中至少一部分的所述第一可变电阻层设置于所述下电极与所述上电极之间，且其中至少一部分的所述第二可变电阻层设置于所述下电极与所述上电极之间并连接于所述第一可变电阻层；以及
导电通孔，设置于所述衬底中及所述下电极下，并电性连接至所述下电极，其中所述下电极的底面接触所述导电通孔的顶面及所述衬底的顶面，且所述导电通孔的顶面与所述衬底的顶面共平面，其中所述上电极覆盖所述下电极的顶面，所述上电极覆盖所述下电极的侧壁，且所述第一可变电阻层与所述第二可变电阻层在垂直于所述衬底的表面的方向上彼此不重叠。
2.根据权利要求1所述的电阻式随机存取存储器，
其特征在于，所述第一可变电阻层的一部分位于所述下电极与所述上电极之间，且所述第一可变电阻层的另一部分位于所述下电极的一侧边并位于所述上电极与所述衬底之间，
且其中所述第二可变电阻层的一部分位于所述下电极与所述上电极之间，且所述第二可变电阻层的另一部分位于所述下电极的另一侧边并位于所述上电极与所述衬底之间。
3.一种电阻式随机存取存储器，其特征在于，包括：
下电极，设置于衬底上，其中所述下电极为单一电极；
上电极，设置于所述下电极上，且重叠于所述下电极；
第一可变电阻层与第二可变电阻层，设置于所述衬底上，其中至少一部分的所述第一可变电阻层设置于所述下电极与所述上电极之间，且其中至少一部分的所述第二可变电阻层设置于所述下电极与所述上电极之间并连接于所述第一可变电阻层；以及
导电通孔，设置于所述衬底中及所述下电极下，并电性连接至所述下电极，其中所述下电极的底面接触所述导电通孔的顶面及所述衬底的顶面，且所述导电通孔的顶面与所述衬底的顶面共平面，其中所述上电极覆盖所述下电极的顶面，所述第一可变电阻层与所述第二可变电阻层位于所述下电极与所述上电极之间，且所述第一可变电阻层与所述第二可变电阻层在垂直于所述衬底的表面的方向上彼此不重叠。
4.根据权利要求3所述的电阻式随机存取存储器，其特征在于，所述第一可变电阻层具有分离的两个部分，且所述第二可变电阻层连接于所述第一可变电阻层的所述两个部分之间。
5.根据权利要求3所述的电阻式随机存取存储器，其特征在于，所述第一可变电阻层连续地延伸于所述下电极的顶面上。
6.一种电阻式随机存取存储器，其特征在于，包括：
下电极，设置于衬底上，其中所述下电极为彼此电性相连的电极对；
上电极，设置于所述下电极上，且重叠于所述下电极；
第一可变电阻层与第二可变电阻层，设置于所述衬底上，其中至少一部分的所述第一可变电阻层设置于所述下电极与所述上电极之间，且其中至少一部分的所述第二可变电阻层设置于所述下电极与所述上电极之间并连接于所述第一可变电阻层；以及
导电通孔，设置于所述衬底中及所述下电极下，并电性连接至所述下电极，其中所述下电极的底面接触所述导电通孔的顶面及所述衬底的顶面，且所述导电通孔的顶面与所述衬底的顶面共平面，其中所述电极对包括相邻的第一下电极与第二下电极，且所述上电极设置于所述第一下电极与所述第二下电极之间。
7.根据权利要求6所述的电阻式随机存取存储器，其特征在于，所述第二可变电阻层的所述至少一部分设置于所述上电极与所述第一下电极之间，且所述第一可变电阻层的所述至少一部分设置于所述上电极与所述第二下电极之间。
8.根据权利要求7所述的电阻式随机存取存储器，其特征在于，还包括第三保护层，设置于所述第一下电极的顶面与所述第二可变电阻层之间。
9.根据权利要求7所述的电阻式随机存取存储器，其特征在于，还包括第四保护层，设置于所述第二下电极的顶面与所述第一可变电阻层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910019427.9A CN111430537B (zh) | 2019-01-09 | 2019-01-09 | 电阻式随机存取存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910019427.9A CN111430537B (zh) | 2019-01-09 | 2019-01-09 | 电阻式随机存取存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111430537A CN111430537A (zh) | 2020-07-17 |
| CN111430537B true CN111430537B (zh) | 2023-08-15 |
Family
ID=71545654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910019427.9A Active CN111430537B (zh) | 2019-01-09 | 2019-01-09 | 电阻式随机存取存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430537B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350245B2 (en) * | 2008-12-10 | 2013-01-08 | Panasonic Corporation | Variable resistance element and nonvolatile semiconductor memory device using the same |
| CN103367387A (zh) * | 2012-03-27 | 2013-10-23 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| CN103715354A (zh) * | 2012-10-08 | 2014-04-09 | 爱思开海力士有限公司 | 阻变存储器件及存储装置和具有存储装置的数据处理系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011064967A1 (ja) * | 2009-11-30 | 2011-06-03 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置 |
| JP2015005622A (ja) * | 2013-06-20 | 2015-01-08 | 株式会社東芝 | 半導体素子及び半導体装置 |
-
2019
- 2019-01-09 CN CN201910019427.9A patent/CN111430537B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350245B2 (en) * | 2008-12-10 | 2013-01-08 | Panasonic Corporation | Variable resistance element and nonvolatile semiconductor memory device using the same |
| CN103367387A (zh) * | 2012-03-27 | 2013-10-23 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| CN103715354A (zh) * | 2012-10-08 | 2014-04-09 | 爱思开海力士有限公司 | 阻变存储器件及存储装置和具有存储装置的数据处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430537A (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510953B2 (en) | Top electrode for device structures in interconnect | |
| CN106611816B (zh) | Rram装置与其形成方法 | |
| KR101776995B1 (ko) | 누설에 강한 rram/mim 구조물 | |
| KR101851101B1 (ko) | 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법 | |
| US9478584B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US11917837B2 (en) | Method of forming the semiconductor device | |
| US11495637B2 (en) | Resistive random access memory and method of manufacturing the same | |
| US20210013408A1 (en) | Resistive random access memories and method for fabricating the same | |
| US10811603B2 (en) | Resistive random access memory | |
| US10847578B1 (en) | Three-dimensional resistive memories and methods for forming the same | |
| CN111430537B (zh) | 电阻式随机存取存储器 | |
| KR102283015B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI691023B (zh) | 電阻式隨機存取記憶體 | |
| TW201316488A (zh) | 電阻式記憶元件及其製造方法 | |
| US20090114899A1 (en) | Resistance memory and method for manufacturing the same | |
| TWI717118B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| TW202135063A (zh) | 記憶體裝置、積體晶片及其形成方法 | |
| US11258011B2 (en) | Resistive random access memory structure and manufacturing method thereof | |
| TWI740787B (zh) | 半導體結構及其形成方法 | |
| TWI739399B (zh) | 電阻式隨機存取記憶體裝置及其形成方法 | |
| JP2024012096A (ja) | 半導体素子 | |
| TW202147600A (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| CN113013327A (zh) | 电阻式随机存取存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |