CN103367387A - 可变电阻存储器件 - Google Patents
可变电阻存储器件 Download PDFInfo
- Publication number
- CN103367387A CN103367387A CN2013100894781A CN201310089478A CN103367387A CN 103367387 A CN103367387 A CN 103367387A CN 2013100894781 A CN2013100894781 A CN 2013100894781A CN 201310089478 A CN201310089478 A CN 201310089478A CN 103367387 A CN103367387 A CN 103367387A
- Authority
- CN
- China
- Prior art keywords
- variable
- material layer
- resistance
- resistance material
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 264
- 101100339677 Arabidopsis thaliana HRS1 gene Proteins 0.000 description 22
- 101100177642 Rattus norvegicus Hgs gene Proteins 0.000 description 22
- 101100129874 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PGD1 gene Proteins 0.000 description 22
- 101100129853 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SRB2 gene Proteins 0.000 description 22
- 101100129591 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcp6 gene Proteins 0.000 description 22
- 102100026559 Filamin-B Human genes 0.000 description 19
- 101000913551 Homo sapiens Filamin-B Proteins 0.000 description 19
- 239000004020 conductor Substances 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 101100182527 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LRS4 gene Proteins 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种可变电阻存储器件，所述可变电阻存储器件包括：第一电极对和插入在第一电极对之间的第二电极；第一可变电阻材料层，所述第一可变电阻材料层插入在第一电极中的一个第一电极与第二电极之间；以及第二可变电阻材料层，所述第二可变电阻材料层插入在第一电极中的另一个第一电极与第二电极之间，其中，第一电极对彼此电连接，并且第一可变电阻材料层的第一设定电压和第一复位电压分别与第二可变电阻材料层的第二设定电压和第二复位电压不同。
Description
相关申请的交叉引用
本申请要求2012年3月27日提交的申请号为10-2012-0031042的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体技术，更具体而言，涉及一种利用根据施加的电压而具有不同电阻状态的可变电阻材料来储存数据的可变电阻存储器件。
背景技术
已经研究了诸如ReRAM（Resistive Random Access Memory，阻变随机存取存储器）和PCRAM（Phase-change Random Access Memory，相变随机存取存储器）的可变电阻存储器件。这些可变电阻存储器件具有如下结构：在用于为可变电阻材料层施加电压的两个电极之间插入有，根据施加的电压在不同电阻状态之间变换的可变电阻材料层。
这种可变电阻存储器件可以根据变换特性被粗略地分成两种模式。模式包括单极模式和双极模式，所述单极模式以一个极性发生设定/复位操作，所述双极模式以不同的极性发生设定/复位操作。由于在双极模式下变换的可变电阻存储器件呈现出一致的变换特性，并且经由电场执行复位操作，所以可变电阻存储器件具有诸如复位电流小的所期望的特点。图1是说明在双极模式下操作的可变电阻存储器件的操作的示图。
参见图1，将处于高电阻状态HRS的可变电阻存储器件改变成低电阻状态LRS的操作被称作为设定操作，并且在设定操作期间施加的电压被称作为设定电压Vset。另一方面，将处于低电阻状态LRS的可变电阻存储器件改变成高电阻状态HRS的操作被称作为复位操作，并且在复位操作期间施加的电压被称作为复位电压Vreset。
这里，设定电压Vset和复位电压Vreset具有相似的幅值而具有彼此不同的极性。例如，当设定电压Vset为负电压时，复位电压Vreset可以是具有相似幅值的正电压。
根据一个实例，当这种可变电阻存储器件处于低电阻状态LRS时，将数据‘1’储存在其中。这里，当可变电阻存储器件处于高电阻状态HRS时，可以将数据‘0’储存在其中。即，在低电阻状态LRS和高电阻状态HRS之间变换的可变电阻存储器件可以储存0或1的1比特数据。
然而，随着半导体存储器件的集成度的增加，已经需要实施能储存两个比特或更多比特数据的多电平单元。在可变电阻存储器件的领域也需要实施多电平单元。然而，由于大多数可变电阻材料仅具有例如两种电阻状态，所以难以实施多电平单元。
发明内容
本发明的一个实施例涉及一种包括多电平单元以增加集成度的可变电阻存储器件。
根据本发明的一个实施例，一种可变电阻存储器件包括：第一电极对和插入在第一电极对之间的第二电极；第一可变电阻材料层，所述第一可变电阻材料层插入在第一电极中的一个与第二电极之间；以及第二可变电阻材料层，所述第二可变电阻材料层插入在第一电极中的另一个与第二电极之间，其中，第一电极对彼此电连接，并且第一可变电阻材料层的第一设定电压和第一复位电压分别与第二可变电阻材料层的第二设定电压和第二复位电压不同。
根据本发明的另一个实施例，一种可变电阻存储器件包括：多个第一电极，所述多个第一电极与多个第二电极交替地层叠；以及多个可变电阻材料层，所述多个可变电阻材料层分别插入在第一电极和第二电极中的相邻的第一电极和第二电极所构成的对之间，其中，多个第一电极彼此电连接，多个第二电极彼此电连接，并且多个可变电阻材料层分别具有不同的设定电压和复位电压。
根据本发明的另一个实施例，一种可变电阻存储器件包括：第一电极对和插入在第一电极对之间的第二电极；第一可变电阻材料层，所述第一可变电阻材料层插入在第一电极中的一个与第二电极之间；以及第二可变电阻材料层，所述第二可变电阻材料层插入在第一电极中的另一个与第二电极之间，其中，第一电极对被一起控制。
附图说明
图1是说明在双极模式下操作的可变电阻存储器件的操作的示图。
图2A至图2F是说明根据本发明的一个实施例的可变电阻存储器件的单位单元及其操作方法的示图。
图3A和图3B说明根据本发明的一个实施例的可变电阻存储器件。
图4A和图4B是说明根据本发明的另一个实施例的可变电阻存储器件的单位单元及其操作方法的示图。
图5A和图5B说明根据本发明的另一个实施例的可变电阻存储器件。
图6是说明根据本发明的另一个实施例的可变电阻存储器件的单位单元的示图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图2A至图2F是说明根据本发明的一个实施例的可变电阻存储器件的单位单元及其操作方法的示图。具体地，图2E和图2F说明根据本发明的实施例的单位单元及其操作方法，图2A和图2B说明形成图2E的单位单元的一部分的第一结构200A及其操作方法，并且图2C和图2D说明形成图2E的单位单元的另一部分的第二结构200B及其操作方法。
参见图2A和图2B，第一结构200A包括第一电极210A、第二电极230A以及插入在第一电极210A与第二电极230A之间的第一可变电阻材料层220A。
第一电极210A和第二电极230A用于施加电压给第一可变电阻材料层220A，并且可以包括导电材料，例如，诸如铂（Pt）、钨（W）、铝（Al）、铜（Cu）或钽（Ta）的金属，或者诸如氮化钛（TiN）或氮化钽（TaN）的金属氮化物。尽管图2A示出第一电极210A位于第二电极230A之下，但是本发明不限制于此。例如，第一电极210A和第二电极230A的位置可以改变成位置颠倒。可替选地，第一电极210A和第二电极230A可以位于相同的层，并且在水平方向上彼此分开。
第一可变电阻材料层220A包括根据施加给第一可变电阻材料层220A的电压，而在两种电阻状态即低电阻状态LRS1与高电阻状态HRS1之间变换的材料。在本发明的实施例中，第一可变电阻材料层220A可以包括根据施加给第一可变电阻材料层220A的电压而在双极模式中变换的材料。即，在具有不同极性的电压下执行设定操作和复位操作，所述设定操作将第一电阻材料层220A的电阻状态从高电阻状态HRS1改变成低电阻状态LRS1（参见①），所述复位操作将第一可变电阻材料层220A的电阻状态从低电阻状态LRS1改变成高电阻状态HRS1（参见②）。在第一可变电阻材料层220A的设定操作和复位操作期间的电压分别被称作为第一设定电压Vset1和第一复位电压Vreset1。
可以利用包括诸如Ta、Ni、Ti、Fe、Co、Mn或W的过渡金属的氧化物、基于钙钛矿的材料以及诸如GeSe的固态电解质的单层或多层来形成第一可变电阻材料220A。在本发明的本实施例中，第一可变电阻材料层220A可以具有变换层222A和氧供应层224A的层叠结构，在所述变换层222A中根据氧空位的产生/消失来形成或消除电流路径细丝（current path filament），所述氧供应层224A用于将氧供应给变换层222A。这里，变换层222A可以包括TaOx（其中，x小于2.5），并且氧供应层224A可以包括TiOy（其中，y小于2.0）。然而，本发明不限制于此，并且可以利用具有可变电阻特性的任何材料作为第一可变电阻材料层220A。
参见图2C和图2D，第二结构200B包括：第一电极210B、第二电极230B以及插入在第一电极210B与第二电极230B之间的第二可变电阻材料层220B。
第一电极210B和第二电极230B可以包括导电材料，并且可以由与第一结构200A的第一电极210A和第二电极230A相同的材料形成。
第二可变电阻材料层220B包括根据施加给第二可变电阻材料层220B的电压，在两种电阻状态即低电阻状态LRS2和高电阻状态HRS2之间变换的材料。尤其地，在双极模式下变换的材料可以用作第二可变电阻材料220B。即，在具有不同极性的电压下执行设定操作和复位操作，所述设定操作将第二可变电阻材料层220B从高电阻状态HRS2改变成低电阻状态LRS2（参见③），所述复位操作将第二可变电阻材料层220B从低电阻状态LRS2改变成高电阻状态HRS2（参见④）。在第二可变电阻材料层220B的设定操作和复位操作期间的电压分别被称作为第二设定电压Vset2和第二复位电压Vreset2。
这里，第二设定电压Vset2与第一设定电压Vset1不同，并且第二复位电压Vreset2与第一复位电压Vreset1不同。例如，如图2B和图2D中所示的，第二设定电压Vset2和第二复位电压Vreset2可以分别比第一设定电压Vset1和第一复位电压Vreset1小。
针对这种配置，第二可变电阻材料层220B可以由与第一可变电阻材料层220A不同的材料形成。可替选地，第二可变电阻材料层220B可以由材料与第一可变电阻材料层220A相同而厚度和/或宽度与第一可变电阻材料层220A不同的材料形成。在本发明的本实施例中，第二可变电阻材料层220B可以具有变换层222B和氧供应层224B的层叠结构。在这种情况下，变换层222B可以由与变换层222A不同的材料形成，或者可以具有与变换层222A不同的厚度和/或宽度，而氧供应层224B可以由与氧供应层224A不同的材料形成，或者可以具有与氧供应层224A不同的厚度和/或宽度。
参见图2E和图2F，根据本发明的实施例的可变电阻存储器件的单位单元具有如下结构：图2A的第一结构200A和图2C的第二结构200B层叠，同时共享一个电极例如第二电极230A或230B。在下文中，出于说明的目的，共享的第二电极由230A表示。
具体地，根据本发明的实施例的单位单元包括：第一电极对210A和210B、第二电极230A，所述第二电极230A插入在第一电极对210A和210B之间；第一可变电阻材料层220A，所述第一可变电阻材料层220A插入在第二电极230A与位于第一电极对210A和210B之中的下部位置处的第一电极210A之间；以及第二可变电阻材料层220B，所述第二可变电阻材料层220B插入在第二电极230A与第一电极对210A和210B之中的上部位置处的第一电极210B之间。在根据本发明的实施例的单位单元中，第一结构200A和第二结构200B的第二电极230A被共享。因此，第一结构200A和第二结构200B（例如图2C的第二结构200B）的任何一种结构可以被设置成位置颠倒，而不改变其功能。例如，当第二可变电阻材料层220B具有如图2C所示的第二可变电阻材料层222B和氧供应层224B被层叠分别作为底层和顶层的结构时，在图2E的单位单元中的第二可变电阻材料层220B具有变换层222B和氧供应层224B被层叠分别作为顶层和底层的结构。
此时，第一电极对210A和210B可以经由导体（未示出）而彼此电连接，且因而被一起控制。根据一个实例，由于第一电极对210A和210B电连接，并且第二电极230A被共享，所以施加给第一可变电阻材料层220A的电压和施加给第二可变电阻材料层220B的电压彼此相等。
这种单位单元可以根据以下方法操作。
首先，假设第一可变电阻材料层220A和第二可变电阻材料层220B两个都分别处于高电阻状态HRS1和HRS2。在这种情况下，当施加给第一可变电阻材料层220A和第二可变电阻材料层220B的电压沿着负方向移动时，在电压达到第二设定电压Vset的时间点（参见③），执行第二可变电阻材料层220B从高电阻状态HRS2改变成低电阻状态LRS2的设定操作。另一方面，在第二设定电压Vset2下，第一可变电阻材料层220A的高电阻状态HRS1保持。在图2F中，分别表示第一可变电阻材料220A和第二可变电阻材料220B处于高电阻状态HRS1和HRS2的曲线看起来彼此重叠。然而，这仅是示例性的，并且曲线也可以被设计成不重叠。
然后，当施加给第一可变电阻材料层220A和第二可变电阻材料层220B的电压进一步沿着负方向移动时，在电压达到第一设定电压Vset1的时间点（参见①），执行第一可变电阻材料层220A从高电阻状态HRS1改变成低电阻状态LRS1的设定操作。由于电压沿着负方向移动，所以第二可变电阻材料层220B的低电阻状态LRS2保持。
然后，当施加给第一可变电阻材料层220A和第二可变电阻材料层220B的电压沿着正方向移动时，在电压达到第二复位电压Vreset2的时间点（参见④），执行第二可变电阻材料层220B从低电阻状态LRS2改变成高电阻状态HRS2的复位操作。另一方面，在第二复位电压Vreset2下，第一可变电阻材料层220A的低电阻状态LRS1保持。
然后，当施加给第一可变电阻材料层220A和第二可变电阻材料层220B的电压进一步沿着正方向移动时，在电压达到第一复位电压Vreset1的时间点（参见②），执行第一可变电阻材料层220A从低电阻状态LRS1改变成高电阻状态HRS1的复位操作。由于电压沿着正方向移动，所以第二可变电阻材料层220B的高电阻状态HRS2保持。
结果，根据本发明的实施例的单位单元可以根据电压条件而在四种状态之中变换。这四种状态包括：第一状态，在所述第一状态中，第一可变电阻材料层220A和第二可变电阻材料层220B分别处于高电阻状态HRS1和HRS2；第二状态，在所述第二状态中，第一可变电阻材料层220A处于高电阻状态HRS1，而第二可变电阻材料层220B处于低电阻状态LRS2；第三状态，在所述第三状态中，第一可变电阻材料层220A和第二可变电阻材料层220B分别处于低电阻状态LRS1和LRS2；以及第四状态，在所述第四状态中，第一可变电阻材料层220A处于低电阻状态LRS1，而第二可变电阻材料层220B处于高电阻状态HRS2。当单位单元处于第一状态、第二状态、第三状态以及第四状态时，单位单元可以分别储存数据‘00’、‘01’、‘11’以及‘10’。因此，单位单元可以储存2比特的数据。
可以通过向第一可变电阻材料层220A和第二可变电阻材料层220B施加从第二设定电压Vset2到第二复位电压Vreset2变化的电压，来执行用于读取储存在单位单元中的数据的读取操作。例如，当施加幅值比第二复位电压Vreset2小的正电压作为读取电压Vread时，如图2F所示，可以判定第一可变电阻材料层220A处于的状态（高电阻状态HRS1或低电阻状态LRS1）以及第二可变电阻材料层220B处于的状态（高电阻状态HRS2或低电阻状态LRS2）。通过利用状态判定，可以在第一状态至第四状态之中判定单位单元处于的状态。因此，可以读取相应的状态。
上述单位单元包括：电极对；公共电极，所述公共电极插入在电极对之间；以及两个可变电阻材料层，所述两个可变电阻材料层分别插入在电极中的任何一个与公共电极之间以及电极中的另一个与公共电极之间。电极对被一起控制，并且两个可变电阻材料层由具有不同设定电压和复位电压的材料形成。因此，单位单元可以储存2比特的数据。
此外，尽管未示出，图2E的单位单元还可以包括选择元件，所述选择元件分别与第一可变电阻材料层220A和第二可变电阻材料层220B串联连接。具体地，选择元件在电压低于预定电压的情况下不实质通过电流，但是在电压超过预定的电压的情况下电流快速地增加。根据本发明的实施例的单位单元可以包括选择元件，以防止在交叉点结构中的泄漏电流等。例如，选择元件可以包括二极管或NPN晶体管。选择元件可以插入在第一可变电阻材料层210A和第二可变电阻材料层220B与第一电极210A或210B之间，或者插入在第一可变电阻材料层210A和220B与第二电极230A之间。
图3A和图3B说明根据本发明的一个实施例的可变电阻存储器件。图3A是立体图，而图3B是沿着图3A的线A-A’截取的截面图，并且示出未在图3A中指出的单元区和外围区。图3A和图3B示出具有交叉点结构的可变电阻存储器件，在所述交叉点结构中，在沿着彼此交叉的方向延伸的多个导线之间的每个交叉处形成图2E的上述单位单元。
参见图3A和图3B，根据本发明的本实施例的可变电阻存储器件包括：第一导线对310A和310B，所述第一导线对310A和310B位于可变电阻存储器件的顶部和底部，并且沿着第一方向延伸；第二导线330A，所述第二导线330A插入在第一导线对之间，并且沿着与第一方向交叉的第二方向延伸；第一可变电阻材料层320A，所述第一可变电阻材料层320A插入在第一导线310A与第二导线330A之间；以及第二可变电阻材料层320B，所述第二可变电阻材料层320B插入在第一导线310B与第二导线330A之间。
此时，第一导线310A可以包括沿着第一方向彼此平行延伸的多个导线，而第一导线310B可以包括位于与第一导线310A不同的层且沿着第一方向彼此平行延伸的多个导线。第二导线330A可以包括位于第一导线对310A和310B之间且沿着第二方向彼此平行延伸的多个导线。在这种情况下，第一可变电阻材料层320A可以被布置在第一导线310A和第二导线330A之间的每个交叉处，而第二可变电阻材料层320B可以被布置在第一导线310B和第二导线330A之间的每个交叉处。因此，单位单元MC被形成在第一导线对310A和310B与第二导线330A之间的每个交叉处。在现有的可变电阻存储器件中，控制至少三个或四个导线以便控制两种可变电阻材料。然而，在本发明的本实施例中，由于第一导线对310A和310B彼此连接，所以可以通过控制两个导线来控制第一可变电阻材料层320A和第二可变电阻材料层320B。
此外，根据本发明的本实施例的可变电阻存储器件除了布置有单位单元的单元区之外还包括外围区。第一导线对310A和310B可以延伸到外围区，并且可以经由形成在外围区中的第一接触CT1而彼此电连接。因此，第一导线对310A和310B被一起控制，并且接收相同的电压。
例如，上述可变电阻存储器件可以通过以下制造方法来形成。
首先，在衬底（未示出）上沉积导电材料，并且随后将导电材料图案化以形成第一导线310A。形成第一绝缘层（未示出）以覆盖第一导线310A，并且在通过选择性地刻蚀第一绝缘层而形成的空间中掩埋第一可变电阻材料层320A。在第一可变电阻材料层320A和第一绝缘层上沉积导电层，并且将导电层图案化以形成第二导线330A。形成第二绝缘层（未示出）以覆盖第二导线330A，并且在通过选择性地刻蚀第二绝缘层而形成的空间中掩埋第二可变电阻材料层320B。选择性地刻蚀外围区中的第一绝缘层和第二绝缘层，以形成暴露出第一导线310A的一部分的孔，并且通过在孔中掩埋导电材料来形成第一接触CT1。在第二可变电阻材料层320B和第二绝缘层上沉积导电材料，并且将导电材料图案化以形成第一导线310B。此外，第一导线320B与第一接触CT1接触，以便与第一导线310A电连接。
在本发明的上述实施例中，已经描述了层叠两种结构以储存2比特数据的单位单元和包括该单位单元的可变电阻存储器件，所述两种结构中的每种包括插入在两个电极之间的可变电阻材料层，但是本发明不限制于此。例如，可以层叠三种或更多种结构，所述三种或更多种结构中的每种结构包括插入在两个电极之间的可变电阻材料层。在这种情况下，单位单元可以根据层叠的结构的数目来储存多比特的数据。在下文中，参见图4A至图6，将描述能储存多比特数据的单位单元。
图4A和图4B是说明根据本发明的另一个实施例的可变电阻存储器件的单位单元及其操作方法的示图。
参见图4A和图4B，根据本发明的实施例的可变电阻存储器件的单位单元包括第一结构400A至第三结构400C。此时，第一结构400A至第三结构400C每个包括两个电极和插入在电极之间的可变电阻材料层，其中，两个相邻的结构共享一个电极。
具体地，根据本发明的本实施例的单位单元包括：两个第一电极410A和410B；两个第二电极430A和430C；设置在第一电极410A和410B与第二电极430A和430C之间的第一可变电阻材料层420A至第三可变电阻材料层430C。
此时，第一电极410A和410B可以经由导体（未示出）而彼此电连接，且因而可以被一起控制。此外，第二电极430A和430C可以经由导体（未示出）而彼此电连接，且因而被一起控制。因此，根据一个实例，分别施加给第一至第三可变电阻材料层420A、420B以及420C的电压彼此相等。
此时，第一可变电阻材料层至第三可变电阻材料层420A、420B以及420C每个包括根据施加给可变电阻材料层的电压而在双极模式下的两种电阻状态之间变换的材料。这两种电阻状态包括：低电阻状态LRS1、LRS2或LRS3和高电阻状态HRS1、HRS2或HRS3。此外，第一可变电阻材料层420A的第一设定电压Vset1和第一复位电压Vreset1、第二可变电阻材料层420B的第二设定电压Vset2和第二复位电压Vreset2、以及第三可变电阻材料层420C的第三设定电压Vset3和第三复位电压Vreset3彼此不同。例如，如图4B中所示，第三设定电压Vset3和第三复位电压Vreset3可以为最小，而第一设定电压Vset1和第一复位电压Vreset1可以为最大。
这种单位单元根据以下方法来操作。
首先，假设第一可变电阻材料层420A至第三可变电阻材料层420C全部处于高电阻状态HRS1、HRS2以及HRS3。在这种情况下，当施加给第一可变电阻材料层420A至第三可变电阻材料层420C的电压沿着负方向移动时，在电压达到第三设定电压Vset3的时间点（参见⑤），执行第三可变电阻材料层420C从高电阻状态HRS3改变成低电阻状态LRS3的设定操作。
然后，当施加给第一可变电阻材料层420A至第三可变电阻材料层420C的电压进一步沿着负方向移动时，在电压达到第二设定电压Vset2的时间点（参见③），执行第二可变电阻材料层420B从高电阻状态HRS2改变成低电阻状态LRS2的设定操作。
然后，当施加给第一可变电阻材料层420A至第三可变电阻材料层420C的电压进一步沿着负方向移动时，在电压达到第一设定电压Vset1的时间点（参见①），执行第一可变电阻材料层420A从高电阻状态HRS1改变成低电阻状态LRS1的设定操作。
然后，当施加给第一可变电阻材料层420A至第三可变电阻材料层430C的电压沿着正方向逐步移动时，在第三复位电压Vreset3下第三可变电阻材料层420C从低电阻状态LRS3改变成高电阻状态HRS3，在第二复位电压Vreset2下第二可变电阻材料层420B从低电阻状态LRS2改变成高电阻状态HRS2，以及在第一复位电压Vreset1下第一可变电阻材料层420A从低电阻状态LRS1改变成高电阻状态HRS1。
因此，根据本发明的实施例的单位单元可以根据电压条件而具有六种状态中任何一种。这六种状态包括：第一状态，在所述第一状态中，第一可变电阻材料层420A至第三可变电阻材料层420C分别处于电阻状态HRS1、HRS2以及HRS3；第二状态，在所述第二状态中，第一可变电阻材料层420A至第三可变电阻材料层420C分别处于电阻状态HRS1、HRS2以及LRS2；第三状态，在所述第三状态中，第一可变电阻材料层420A至第三可变电阻材料层420C处于电阻状态HRS1、LRS2以及LRS3；第四状态，在所述第四状态中，第一可变电阻材料层420A至第三可变电阻材料层420C分别处于电阻状态LRS1、LRS2以及LRS3；第五状态，在所述第五状态中，第一可变电阻材料层420A至第三可变电阻材料层420C分别处于电阻状态LRS1、LRS2以及HRS3；以及第六状态，在所述第六状态中，第一可变电阻材料层420A至第三可变电阻材料层420C分别处于电阻状态LRS1、HRS2以及HRS3。即，单位单元可以储存六种不同的数据。
可以通过向第一可变电阻材料层420A至第三可变电阻材料层420C施加从第三设定电压Vset3到第三复位电压Vreset3之间变化的电压，来执行用于读取储存在单位单元中的数据的读取操作。
图5A和图5B说明根据本发明的另一个实施例的可变电阻存储器件。图5A是沿着第一方向即第一导线的延伸方向截取的截面图，而图5B是沿着与第一方向交叉的方向即第二导线的延伸方向截取的截面图。此外，图5A和图5B示出具有交叉点结构的可变电阻存储器件，在所述交叉点结构中，在沿着彼此交叉的方向延伸的多个导线之间的每个交叉处形成图4A的单位单元。
参见图5A和图5B，根据本发明的实施例的可变电阻存储器件包括沿着垂直方向交替地布置的第一导线510A和510B以及第二导线530A和530C，并且第一可变电阻材料层520A至第三可变电阻材料层520C插入在第一导线510A和510B与第二导线530A和530C之间。
此时，第一导线510A可以包括沿着第一方向彼此平行延伸的多个导线，而第一导线510B可以包括位于与第一导线510A不同的层且沿着第一方向彼此平行延伸的多个导线。第二导线530A可以包括位于第一导线510A和510B之间的层上且沿着第二方向彼此平行延伸的多个导线，而第二导线530C可以包括位于与第二导线530A不同的层上且沿着第二方向彼此平行延伸的多个导线。因此，在第一导线510A和510B与第二导线530A和530C之间的每个交叉处形成单位单元MC。
第一导线510A和510B可以在外围区延伸（如图5A中所示），并且经由形成在外围区中的第一接触CT1而彼此电连接。此外，如图5B中所示，第二导线530A和530C可以在外围区中延伸，并且经由形成在外围区中的第二接触CT2而彼此电连接。
图6是说明根据本发明的另一个实施例的可变电阻存储器件的单位单元的示图。
参见图6，根据本发明的实施例的可变电阻存储器件的单位单元包括顺序层叠的第一结构600A至第四结构600D。每种结构包括两个电极和插入在电极之间的可变电阻材料层，并且两个相邻的结构共享一个电极。
具体地，根据本发明的本实施例的单位单元包括交替地布置的三个第一电极610A、610B以及610D和两个第二电极630A和630C，并且第一可变电阻材料层620A至第四可变电阻材料层620D插入在它们之间。
第一电极610A、610B以及610D经由导体（未示出）或类似物电连接。此外，第二电极630A和630C可以经由导体（未示出）或类似物电连接。
第一可变电阻材料层620A至第四可变电阻材料层620D每个包括根据施加给可变电阻材料层的电压而在两种电阻状态即高电阻状态和低电阻状态之间变换的材料。第一可变电阻材料层620A至第四可变电阻材料层620D具有不同的设定电压/复位电压。因此，第一可变电阻材料层620A至第四可变电阻材料层620D的电阻状态可以根据电压条件而彼此独立地被控制。因而，可以储存多比特的数据。例如，当假设设定电压/复位电压的幅值分别以从第一可变电阻材料层620A到第四可变电阻材料层620D的顺序而逐步减小时，单位单元可以具有八种状态中的任何一种。这八种状态包括：第一状态，在所述第一状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态HRS1、HRS2、HRS3以及HRS4；第二状态，在所述第二状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态HRS1、HRS2、HRS3以及LRS4；第三状态，在所述第三状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态HRS1、HRS2、LRS3以及LRS4；第四状态，在所述第四状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态HRS1、LRS2、LRS3以及LRS4；第五状态，在所述第五状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态LRS1、LRS2、LRS3以及LRS4；第六状态，在所述第六状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态LRS1、LRS2、LRS3以及HRS4；第七状态，在所述第七状态中，第一可变电阻材料层620A至第四可变电阻材料层620D分别处于电阻状态LRS1、LRS2、HRS3以及HRS4；以及第八状态，在所述第八状态中，第一可变电阻材料层620A至第四可变电阻材料层620D处于电阻状态LRS1、HRS2、HRS3以及HRS4。因而，可以储存八种不同的数据。
图6的单位单元可以包括在具有与参照图3A和图3B或图5A和图5B所描述的结构相似的交叉点结构的可变电阻存储器件中，且因而本文省略其详细描述。
在本发明的上述实施例中，已经描述了层叠有两种、三种或四种结构的单位单元以及包括所述单位单元的可变电阻存储器件，所述两种、三种或四种结构中的每种结构包括插入在第一电极和第二电极之间的可变电阻材料层。然而，也可以实施层叠有五种或更多种结构的单位单元和包括所述单位单元的可变电阻存储器件。
每种结构包括第一电极和第二电极、以及插入在电极之间的可变电阻材料层，并且相邻的两个结构共享一个电极，即第一电极或第二电极。因此，第一电极和第二电极沿着一个方向交替地布置。第一电极彼此电连接并且被一起控制，第二电极彼此电连接并且被一起控制。可变电阻材料层分别插入在第一电极与第二电极之间。
这里，每个可变电阻材料层可以在双极模式下在高电阻状态和低电阻状态之间变换，并且在变换期间具有不同的设定电压/复位电压。由于每个可变电阻材料层具有不同的设定电压/复位电压，所以可变电阻材料层的电阻状态可以通过控制电压来控制。例如，假设存在N个可变电阻材料层，且因而存在具有负极性和不同幅值的N个设定电压、以及具有正极性和不同幅值的N个复位电压。在这种情况下，当施加给高电阻状态的N个可变电阻材料层的电压沿着负方向移动时，在电压分别达到N个设定电压的时间点，具有相应的设定电压的可变电阻材料层变换成低电阻状态。此外，当施加给低电阻状态的N个可变电阻材料层的电压沿着正方向移动时，在电压分别达到N个复位电压的时间点，具有相应的复位电压的可变电阻材料层变换成高电阻状态。由于可以根据各个可变电阻材料层的电阻状态的组合来储存多个数据，所以可以实施多电平单元。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
Claims (20)
1.一种可变电阻存储器件，包括：
第一电极对和插入在所述第一电极对之间的第二电极；
第一可变电阻材料层，所述第一可变电阻材料层插入在所述第一电极中的一个第一电极与所述第二电极之间；以及
第二可变电阻材料层，所述第二可变电阻材料层插入在所述第一电极中的另一个第一电极与所述第二电极之间，
其中，所述第一电极对彼此电连接，以及
所述第一可变电阻材料层的第一设定电压和第一复位电压分别与所述第二可变电阻材料层的第二设定电压和第二复位电压不同。
2.如权利要求1所述的可变电阻存储器件，其中，所述第一设定电压和第二设定电压具有第一极性，并且第一复位电压和第二复位电压具有与所述第一极性不同的第二极性。
3.如权利要求1所述的可变电阻存储器件，其中，所述可变电阻存储器件具有：第一状态，在所述第一状态中，所述第一可变电阻材料层和所述第二可变电阻材料层处于高电阻状态；第二状态，在所述第二状态中，所述第一可变电阻材料层处于高电阻状态，而所述第二可变电阻材料层处于低电阻状态；第三状态，在所述第三状态中，所述第一可变电阻材料层和所述第二可变电阻材料层处于低电阻状态；以及第四状态，在所述第四状态中，所述第一可变电阻材料层处于低电阻状态，而所述第二可变电阻材料层处于高电阻状态，并且所述可变电阻存储器件被配置成根据施加给所述第一可变电阻材料层和所述第二可变电阻材料层的电压而在所述第一状态至所述第四状态之间变换。
4.如权利要求2所述的可变电阻存储器件，其中，所述第二设定电压具有比所述第一设定电压小的幅值，并且所述第二复位电压具有比所述第一复位电压小的幅值。
5.如权利要求4所述的可变电阻存储器件，其中，当施加给高电阻状态的所述第一可变电阻材料层和第二可变电阻材料层的电压达到所述第二设定电压时，所述第二可变电阻材料层被配置成变换成低电阻状态，
当施加给低电阻状态的所述第二可变电阻材料层和高电阻状态的所述第一可变电阻材料层的电压达到所述第一设定电压时，所述第一可变电阻材料层被配置成变换成低电阻状态，
当施加给低电阻状态的所述第一可变电阻材料层和所述第二可变电阻材料层的电压达到所述第二复位电压时，所述第二可变电阻材料层被配置成变换成高电阻状态，以及
当施加给高电阻状态的所述第二可变电阻材料层和低电阻状态的所述第一可变电阻材料层的电压达到所述第一复位电压时，所述第一可变电阻材料层被配置成变换成高电阻状态。
6.如权利要求1所述的可变电阻存储器件，其中，在所述第一电极对之中的与所述第一可变电阻材料层接触的一个第一电极包括位于第一层处且沿着第一方向彼此平行延伸的多个导线，
与所述第二可变电阻材料层接触的另一个第一电极包括位于与所述第一层不同的第二层处且沿着所述第一方向彼此平行延伸的多个导线，以及
第二电极包括位于所述第一层与所述第二层之间且沿着与所述第一方向交叉的第二方向彼此平行延伸的多个导线。
7.如权利要求1所述的可变电阻存储器件，还包括接触，所述接触具有与所述第一电极中的一个第一电极接触的一个端部、和与所述第一电极中的另一个第一电极接触的另一个端部。
8.如权利要求1所述的可变电阻存储器件，其中，所述第一可变电阻材料层的材料、宽度以及厚度中的至少一种与所述第二可变电阻材料层的材料、宽度以及厚度中的至少一种不同。
9.一种可变电阻存储器件，包括：
多个第一电极，所述多个第一电极与多个第二电极交替地层叠；以及
多个可变电阻材料层，所述多个可变电阻材料层分别插入在所述第一电极和所述第二电极中的相邻的第一电极和第二电极所构成的不同对之间，
其中，所述多个第一电极彼此电连接，所述多个第二电极彼此电连接，并且所述多个可变电阻材料层分别具有不同的设定电压和复位电压。
10.如权利要求9所述的可变电阻存储器件，其中，所述设定电压每个具有第一极性，而所述复位电压每个具有与所述第一极性不同的第二极性。
11.如权利要求9所述的可变电阻存储器件，其中，所述可变电阻存储器件具有基于所述可变电阻材料层中的每个的电阻状态的组合的多个状态，并且被配置成根据施加给所述多个可变电阻材料层的电压而在所述状态之间变换。
12.如权利要求10所述的可变电阻存储器件，其中，当将所述可变电阻材料层的数目设定成N，且N是等于或大于三的自然数时，
所述设定电压包括分别具有不同幅值的N个设定电压，以及
所述复位电压包括分别具有不同幅值的N个复位电压。
13.如权利要求12所述的可变电阻存储器件，其中，当施加给高电阻状态的所述多个可变电阻材料层的电压沿着一个方向移动，并且逐步地达到所述N个设定电压中的每个时，具有相应的设定电压的每个相应的可变电阻材料层变换成低电阻状态，以及
当施加给低电阻状态的所述多个可变电阻材料层的电压沿着相反的方向移动，并且逐步地到达所述N个复位电压中的每个时，具有相应的复位电压的每个相应的可变电阻材料层变换成高电阻状态。
14.如权利要求12所述的可变电阻存储器件，其中，所述可变电阻存储器件被配置成根据各个可变电阻材料层中的每个可变电阻材料层的电阻状态的组合来储存2N个数据。
15.如权利要求9所述的可变电阻存储器件，其中，所述多个第一电极分别设置在不同的层上，
在每个层处的第一电极包括沿着第一方向彼此平行延伸的多个导线，
所述多个第二电极分别设置在不同的层上，
在每个层处的第二电极包括沿着与所述第一方向交叉的第二方向彼此平行延伸的多个导线。
16.如权利要求9所述的可变电阻存储器件，还包括：
第一接触，所述第一接触插入在所述第一电极中的各个第一电极之间，并且将所述第一电极连接；以及
第二接触，所述第二接触插入在所述第二电极中的各个第二电极之间，并且将所述第二电极连接。
17.如权利要求9所述的可变电阻存储器件，其中，所述多个可变电阻材料层中的一个可变电阻材料层的材料、宽度以及厚度中的至少一种与所述多个可变电阻材料层中的另一个可变电阻材料层的材料、宽度以及厚度中的至少一种不同。
18.一种可变电阻存储器件，包括：
第一电极对和插入在所述第一电极对之间的第二电极；
第一可变电阻材料层，所述第一可变电阻材料层插入在所述第一电极中的一个第一电极与所述第二电极之间；以及
第二可变电阻材料层，所述第二可变电阻材料层插入在所述第一电极中的另一个第一电极与所述第二电极之间，
其中，所述第一电极对被一起控制。
19.如权利要求18所述的可变电阻存储器件，其中，所述第一可变电阻材料层的第一设定电压和第一复位电压分别与所述第二可变电阻材料层的第二设定电压和第二复位电压不同。
20.如权利要求18所述的可变电阻存储器件，其中，所述第一电极对彼此电连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0031042 | 2012-03-27 | ||
| KR1020120031042A KR101934013B1 (ko) | 2012-03-27 | 2012-03-27 | 가변 저항 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367387A true CN103367387A (zh) | 2013-10-23 |
| CN103367387B CN103367387B (zh) | 2018-07-27 |
Family
ID=49233653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310089478.1A Active CN103367387B (zh) | 2012-03-27 | 2013-03-20 | 可变电阻存储器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8884264B2 (zh) |
| KR (1) | KR101934013B1 (zh) |
| CN (1) | CN103367387B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107274927A (zh) * | 2016-04-09 | 2017-10-20 | 旺宏电子股份有限公司 | 相变储存元件及其应用 |
| CN108140409A (zh) * | 2015-06-05 | 2018-06-08 | 澳大利亚高级材料有限公司 | 用于电阻式随机存取存储器件的存储器结构和用于制造数据存储器件的方法 |
| CN111430537A (zh) * | 2019-01-09 | 2020-07-17 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102008365B1 (ko) * | 2014-02-03 | 2019-08-07 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR102293859B1 (ko) * | 2014-12-22 | 2021-08-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
| US9691475B2 (en) * | 2015-03-19 | 2017-06-27 | Micron Technology, Inc. | Constructions comprising stacked memory arrays |
| JP2020038950A (ja) * | 2018-09-06 | 2020-03-12 | キオクシア株式会社 | 半導体記憶装置及びそのデータ読み出し方法 |
| KR20200127746A (ko) * | 2019-05-03 | 2020-11-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170121A (zh) * | 2006-10-24 | 2008-04-30 | 旺宏电子股份有限公司 | 双稳态可编程电阻式随机存取存储器 |
| CN101315942A (zh) * | 2007-05-30 | 2008-12-03 | 三星电子株式会社 | 电阻随机存取存储器装置 |
| CN101548336A (zh) * | 2007-06-22 | 2009-09-30 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置 |
| US20100038616A1 (en) * | 2008-08-13 | 2010-02-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and producing method thereof |
| US20110031468A1 (en) * | 2008-03-28 | 2011-02-10 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
| CN102194994A (zh) * | 2010-03-10 | 2011-09-21 | 三星电子株式会社 | 双极存储单元、包括其的存储器件及其操作和制造方法 |
| US20110317472A1 (en) * | 2010-06-29 | 2011-12-29 | Nobuyoshi Awaya | Nonvolatile semiconductor memory device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173989B2 (en) * | 2007-05-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Resistive random access memory device and methods of manufacturing and operating the same |
| JP2011029418A (ja) * | 2009-07-27 | 2011-02-10 | Hitachi Ltd | 半導体記憶装置 |
| US8658997B2 (en) * | 2012-02-14 | 2014-02-25 | Intermolecular, Inc. | Bipolar multistate nonvolatile memory |
-
2012
- 2012-03-27 KR KR1020120031042A patent/KR101934013B1/ko active IP Right Grant
-
2013
- 2013-01-08 US US13/736,581 patent/US8884264B2/en active Active
- 2013-03-20 CN CN201310089478.1A patent/CN103367387B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170121A (zh) * | 2006-10-24 | 2008-04-30 | 旺宏电子股份有限公司 | 双稳态可编程电阻式随机存取存储器 |
| CN101315942A (zh) * | 2007-05-30 | 2008-12-03 | 三星电子株式会社 | 电阻随机存取存储器装置 |
| CN101548336A (zh) * | 2007-06-22 | 2009-09-30 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置 |
| US20110031468A1 (en) * | 2008-03-28 | 2011-02-10 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
| US20100038616A1 (en) * | 2008-08-13 | 2010-02-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and producing method thereof |
| CN102194994A (zh) * | 2010-03-10 | 2011-09-21 | 三星电子株式会社 | 双极存储单元、包括其的存储器件及其操作和制造方法 |
| US20110317472A1 (en) * | 2010-06-29 | 2011-12-29 | Nobuyoshi Awaya | Nonvolatile semiconductor memory device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108140409A (zh) * | 2015-06-05 | 2018-06-08 | 澳大利亚高级材料有限公司 | 用于电阻式随机存取存储器件的存储器结构和用于制造数据存储器件的方法 |
| CN107274927A (zh) * | 2016-04-09 | 2017-10-20 | 旺宏电子股份有限公司 | 相变储存元件及其应用 |
| CN107274927B (zh) * | 2016-04-09 | 2020-05-12 | 旺宏电子股份有限公司 | 相变储存元件及其应用 |
| CN111430537A (zh) * | 2019-01-09 | 2020-07-17 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN111430537B (zh) * | 2019-01-09 | 2023-08-15 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8884264B2 (en) | 2014-11-11 |
| KR101934013B1 (ko) | 2018-12-31 |
| KR20130109364A (ko) | 2013-10-08 |
| US20130256625A1 (en) | 2013-10-03 |
| CN103367387B (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367387A (zh) | 可变电阻存储器件 | |
| US9608043B2 (en) | Method of operating memory array having divided apart bit lines and partially divided bit line selector switches | |
| KR102225782B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR20120020989A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR102011551B1 (ko) | 가변 스위칭 특징들을 갖는 저항성 랜덤 액세스 메모리 셀들 | |
| US9312479B2 (en) | Variable resistance memory device | |
| KR20120021539A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR20130120696A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| EP2560171A2 (en) | Nonvolatile resistive memory elements and memory devices including the same | |
| JP2012523647A (ja) | 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ | |
| CN101501850A (zh) | 非易失性存储元件及其制造方法 | |
| KR20120010050A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| KR20160145002A (ko) | 1-셀렉터 n-저항 멤리스티브 디바이스 | |
| US8242479B2 (en) | Nonvolatile memory apparatus and manufacturing method thereof | |
| KR20120139082A (ko) | 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법 | |
| KR20170107456A (ko) | 저항성 랜덤 액세스 메모리(ReRAM) 디바이스 | |
| KR20130126325A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US8867257B2 (en) | Variable resistance memory device | |
| WO2017039611A1 (en) | Material stacks for low current unipolar memristors | |
| CN108461518A (zh) | 包括导电熔丝材料层的交叉点阵列器件 | |
| US9196656B2 (en) | Nonvolatile memory devices | |
| US9373787B2 (en) | Nonvolatile memory devices | |
| KR20140065942A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR101915686B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |