CN107274927A - 相变储存元件及其应用 - Google Patents

相变储存元件及其应用 Download PDF

Info

Publication number
CN107274927A
CN107274927A CN201610912774.0A CN201610912774A CN107274927A CN 107274927 A CN107274927 A CN 107274927A CN 201610912774 A CN201610912774 A CN 201610912774A CN 107274927 A CN107274927 A CN 107274927A
Authority
CN
China
Prior art keywords
phase transformation
phase
phase change
transformation storage
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610912774.0A
Other languages
English (en)
Other versions
CN107274927B (zh
Inventor
简维志
郑怀瑜
叶巧雯
金相汎
马修·J·必实凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN107274927A publication Critical patent/CN107274927A/zh
Application granted granted Critical
Publication of CN107274927B publication Critical patent/CN107274927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变储存元件、包含此相变储存元件的集成电路芯片及其制作方法。此相变储存元件包括一个相变储存区具有多重的相变区域(例如两个)，具有不同相变材料，串联于写入/读取线和选择元件的导电端之间。

Description

相变储存元件及其应用
技术领域
本发明涉及一种固态储存元件，特别涉及一种具有相变材料储存单元的固态储存单元。
背景技术
固态相变材料，例如硫族(chalcogen)元素(VI族元素，例如硫(sulfur，S)、硒(selenium，Se)和碲(tellurium，Te))与锗(germanium，Ge)、砷(arsenic，As)、硅(silicon，Si)和锑(antimony，Sb)其中至少一的合金的硫族化合物(chalcogenides)，目前已为该技术领域所熟知。硫族化合物是以至少两种可归类的固态结晶形态(classifiable solidstates)存在。最极端的两种结晶形态可以简单地分类为结晶态(crystalline state)和非晶态(amorphous state)。其他不易被归类的结晶形态则位于这两种结晶形态之间。非晶态具有不规则的原子结构。结晶态一般为多晶相(polycrystalline)。每一种结晶型态都有非常不同的电性。当在非晶态时，有一些硫族化合物的电阻率(resistivity)会高到可视为绝缘体，也就是会使电路断开(open circuit)。当在结晶态时，同样的材料具有较低的电阻率，可用来作为电阻(resistor)。这些材料的阻值在非晶态和结晶态之间的变化高达6个数量等级。
将硫族化合物加热一段时间，可使其从第一种结晶型态(例如，非晶态)转换至第二种结晶型态(例如，结晶态)。再加热至另一个特定的温度并维持一段给定时间，其结晶型态会从第二种结晶型态反转回第一种结晶型态。因此相变材料可以选择性地进行设定(set)与复位(reset)操作。如同其他具有两个或更多可辨别和可选择状态的材料，这两种稳定的结晶型态可以指定其中一个为逻辑的1另一个为逻辑0。故而硫族化合物可以用来制作储存元件，特别是非挥发性的储存元件，例如储存单元储存介质。
对于良好的储存元件来说，储存材料必须在相对高的结晶温度且能迅速结晶，并在非晶态和结晶态之间表现出较高的电阻率差额。迅速结晶可提供快速的设定时间。结晶温度越高则具有越高的数据保存(data retention)能力。电阻率差额越高越容易分辨不同结晶型态之间的分别。因此理想上，这个材料需要在结晶态时为短路(short)或是开启(on)状态，在非晶态时为开路(open)或是关闭(off)状态；而且一直到被人为地重新结晶为止，都必须停留在非晶态。特别是对具有数百万甚至数十亿的单一储存单元的大容量储存应用中，理想的硫族化合物写入操作，需要相对较少的电流或几乎无需电流，消耗相对较少的电能。想要减少写入电能，需要在低熔点时具有最小热传导率；而想要减少写入电流，则需要将焦耳热电阻率最大化。然而，上述的优良特性通常跨越了不同相变材料领域中的不同范围，该领域中并没有单独一种材料适合所有的应用，特别是大量储存单元(mass storagecells)的应用。
因此，有需要改善相变储存材料的储存特性。特别是使相变储存材料具有小电阻的漂移、设定状态和复位状态之间明显不同、具有较长的数据保存时间，特别适用于高密度储存应用。
发明内容
本发明的特征是一种具有良好储存特性的储存元件；
本发明的另一个特征是一种具有复合储存区域的相变储存元件。其中，此复合储存区域具有低电阻飘移系数(resistance drift coefficient)、较长数据保存时间，并具有较高复位/设定比(reset/set ratio)；
本发明的又一个特征是一种具有多个串联储存区域的复合储存区域的相变储存元件。其中，此多个串联储存区域结合了较低的电阻飘移系数、较长的数据保存时间、较高的复位/设定比等特性，且不需要感测读取电路(sensitive read circuits)或感测放大器(sense amplifiers)即可增进读取效能。
本发明是有关于一种相变储存元件、包含此相变储存元件的集成电路芯片以及制作包含此相变储存元件的集成电路芯片的方法。此相变储存元件包括一种具有不同相变材料的多个(例如两个)相变区域的相变储存区域。此相变储存区域串联在写入/读取线与选择元件之间。
附图说明
本技术的其他层面及优点，可参见以下所述的附图和具体实施方式，其详细说明如下：
图1A至图1B是根据一实施例绘示一种具有多种材料的相变储存元件以及对此相变储存元件进行写入时的写入特性。
图2A至图2B是绘示使用个别相变材料的相变储存元件的储存特性(标准化电阻值与时间的关系)，用以例示具有多种材料的相变储存元件的串联储存区域中不同材料的储存特性。
图3是根据一实施例绘示具有多种材料的相变储存元件的累加元件储存性质(cumulative device storage properties)。
图4是根据一实施例绘示形成具有多种材料的相变储存元件的方法。
图5A至图5D是根据一实施例绘示形成串联储存区域的工艺结构剖面图。
图6是绘示所形成的复合储存区域的立体图。
图7A至图7C是根据第二实施例绘示形成串联储存区域的工艺结构剖面图。
图8是绘示在经过后段工艺(back end of the line，BEOL)和芯片定义(chipdefinition)之后，所形成具有完整集成电路芯片的晶圆。
100：相变储存元件 102：选择元件
104：复合储存区域 104R：整体电阻值
104D、106D、108D：电阻飘移系数
104T、106T、108T：数据保存时间
104P、106P、108P：相变材料的元件的储存特性
104S、106S、108S：设定电阻值
104R、106R、108R：复位电阻值
106：区域 108：区域
110：写入/读取线 112：选择线
120：写入特性 122：温度
124：时间 126：环境温度
128：结晶温度 130：非晶融点温度
132：读取操作 134：复位操作
136：设定操作 142：半导体晶圆
146：定义储存位置 146：形成底部电极
148：形成复合储存区域 150：形成上部电极
152：完成集成电路芯片 200：底部电极
202：绝缘体 204：绝缘层
206：沟道 208：侧壁相变储存介质
210：侧壁相变储存介质的顶部 212：势垒电极
220：开孔 222：势垒电极
232：集成电路芯片 230：晶圆
234：芯片电路
具体实施方式
请参照图1A至图1B，图1A至图1B是根据一实施例绘示一种具有多种材料的相变储存元件100以及对相变储存元件100进行写入时的写入特性120。具有多种材料的相变储存单元(元件)100可以包括单一的选择元件102和多重或复合储存区域104。在本实施例之中，复合储存区域104包括两个采用不同硫族化合物储存介质(chalcogenide storage media)所构成的串联区域106和108。复合储存区域104连接于写入/读取线110，例如，位线，与选择元件102之间。在本实施例中，选择元件102的另一端接地。虽然，此处所绘示的选择元件102是一种标准的绝缘栅极(insulated gate)场效晶体管，但其可以是任何一种适当的选择元件，例如二极管、双载子晶体管(bipolar iunction transistor，BJT)或场效晶体管。选择线112用来控制选择元件102写入和读取复合储存区域104的状态时的启闭。
串联区域106和108彼此互补，可使复合储存区域104结晶迅速，且具有相对高的结晶温度，并在非晶态和结晶态之间表现出高度的差异性。例如，第一硫族化合物选择具有较高结晶温度和较长数据保存时间的材料，而容许第二硫族化合物的选择可以不具备这些特性。同时，第二硫族化合物可以选择具有高复位/设定比或关/开比(off/on ratio)(非晶态/结晶态电阻率比)的材料，以补偿第一硫族化合物的不足。第一硫族化合物也可以选择电阻飘移系数远高于第二硫族化合物的材料。总体而言，串联区域106和108的结合，可以提供复合储存区域104较高的结晶温度、较长数据保存时间、较高复位/设定比以及中等的电阻飘移系数。
图1B所绘示的写入特性120显示在一段时间124之中，温度122对复合储存区域104的影响。在一般存取的操作条件下，复合储存区域104是处于环境温度126之中。复合储存区域104具有整体的结晶(或设定)温度128和非晶融点(或复位)温度130。在一般具有相对较短开启时间的读取操作132中，选择线112开启选择元件102，使写入/读取线110充电至一个预充电读取电压。读取操作132虽然某个程度会提高复合储存区域104的温度，但还不至于改变其晶相状态。在复位操作134中，选择线112开启时间更短，同时写入/读取线110被固定在一个复位电压，以对复合储存区域104进行焦耳加热(ioule heat)至超过非晶融点温度130，使结晶区域转换成非晶态。同样的，在设定操作136中，选择线112开启选择元件102的时间较长，同时写入/读取线110被固定在一个设定电压，以对复合储存区域104进行焦耳加热至超过整体的结晶温度128，使两个非晶区域再结晶。读取操作、设定操作和复位操作对写入/读取线110施加的电压是根据元件可接受的效能设计和电路状态来决定。
图2A至图2B是绘示使用个别相变材料的元件的储存特性106P和108P(标准化后设定电阻值与时间的关系)，用以例示图1A和图1B所示的具有多种材料的相变储存元件100在串联储存区域106和108中所采用的材料的储存特性。在一较佳实施例中，储存区域108所采用的材料可以是锗锑碲硅氧化合物(GeSbTeSiO)；储存区域106所采用的材料可以是掺杂的镓锑锗化合物(GaSbGe)，较佳是以氧和硅进行掺杂。相反地，储存区域108所采用的材料可以是镓锑锗化合物，而储存区域106所采用的材料可以是锗锑碲硅氧化合物。另外，任何适合的材料都可以用来取代储存区域106和108所采用的材料。其中，锗、锑、碲、硅、氧的比值(Ge∶Sb∶Te∶Si∶O)较佳为17.8±0.5∶22.2±5∶41.6±5∶4.4±0.5∶14.0±0.5。镓、锑、锗的比值(Ga∶Sb∶Ge)较佳为23∶30∶47。两种材料标准化后的设定电阻值(Rset)106S和108S都约为1。
储存区域106所采用的材料具有相对较高的结晶温度和较低的关闭或复位温度，标准化后的复位电阻值(Rreset)106R约为2。因此，储存区域106所采用的材料具有相对较低(约为2)的复位/设定比，因而具有较敏锐的感测能力或较长的读取时间或两者兼具。其对于操作是有利的，因为电阻飘移系数106D(特性值106P在写入区间中的斜率)相对较高，在1A图使用较短脉冲所进行的读取操作132中，数据保存时间106T较长，约1010秒或约300年。相反的储存区域108所采用的材料具有相对较高的复位电阻值108R，约为100，以及较佳的复位/设定比，约为100。但是，虽然储存区域108所采用的材料具有非常低的电阻飘移系数108D，却具有较低的结晶温度，以及非常少的数据保存时间108T，约100秒。储存区域106和108所使用的材料两者都具有对方所想要而又没有的特性。
图3是绘示图1A和图1B的具有多种材料的相变储存元件100的累加元件储存性质104P，加上图2A至第2D图所绘示的个别串联区域的元件储存性质106P和108P。其中，串联区域108的复位电阻值108R，因子值较高而主导了位于复合储存区域104中，彼此串联的多种相变材料的整体电阻值104R。相同地，至少一直到个别串联区域108所采用的材料开始再结晶为止，复合储存区域104的复位电阻值104R都远高过其设定电阻值104S。因此，复合储存区域104具有实质近似于串联区域108所采用材料的复位/设定比，以及更低的电阻飘移系数104D。当串联区域108所采用的材料开始再结晶，串联区域106所采用的材料仍维持非晶相，且具有与串联区域108所采用材料相同等级的电阻值。复合储存区域104必须等到更久之后串联区域106所采用的材料已再结晶后才会完全再结晶。因此，复合储存区域104展现出较长的数据保存时间104T。复合储存区域104由于具有较长的数据保存时间104T(106T)、较低的电阻飘移系数104D和较高的复位/设定比，所以较快速且敏锐读取时间较短。
图4是根据一实施例绘示形成图1A和图1B的具有多种材料的相变储存元件100的方法140。在本实施例中，具有多种材料的相变储存元件100位于集成电路芯片的储存阵列中。特别的是，在一较佳实施例中，具有多种材料的相变储存元件100的复合储存区域104，包括由不同硫族化合物储存介质(chalcogenide storage media)所构成的多个(至少两个)串联区域106和108。
储存单元的形成方法由在半导体晶圆上进行的步骤142开始，将晶圆部分地图案化形成集成电路，例如多个标准的场效晶体管技术电路或元件，并由一部分的这些电路或元件定义出多个储存位置(storage locations)或储存单元(步骤144)。以下所述的储存单元形成在两个导电层之间。此两个导电层又称为上下电极层或电极。电路或元件可通过位于此两个电极层之一或两者的导线彼此链接。因此在步骤146中，形成底部电极。例如，在晶圆表面的导电层中形成储存阵列的电极阵列。之后，进行步骤148，在每一个底部电极上形成复合储存区域104。在步骤150中，当在复合储存区域104上形成上部电极之后，即完成储存元件的制作。在最后的步骤152中，采用标准的后段工艺，将芯片上的电路连接起来，完成集成电路芯片的制备。
图5A至图5D是根据一实施例绘示形成串联储存区域，例如如图1A和图1B所绘示的复合储存区域104的工艺结构剖面图。图6是绘示所形成的复合储存区域104的立体图。其中相同的元件将以相同的元件符号来表示。在定义出选择元件102之后，在一个合适的绝缘体202中形成底部电极200(绘示于图6)，使其邻接或位于选择元件102之上。例如，底部电极200可以位于第一导线层中、位于上方导线层中或位于特制的底部电极层中。底部电极200是通过适当的金属定义步骤所制作而成的适当的金属层，可以是钨(W)层或氮化钛(TiN)层。在定义底部电极200之后，在晶圆上形成绝缘层204以及穿过绝缘层204的多条沟道206，暴露一部分底部电极200，以用来形成第一储存区域106。
在本实施例中，第一储存区域106是使用适当且已知的侧壁相变储存介质技术，沿着沟道206侧壁所形成的侧壁相变储存介质208。侧壁相变储存介质，可以依照S.C.Lai etal.，“A Scalable Volume-Confined Phase Change Memory Using Physical VaporDeposition，”Symposium on VLSI Technology Digest of Technical Papers，IEEE2013；以及Kwon等人所申请，已公开的编号US 2011/0186798美国专利申请案所述的方法来形成。当形成并定义第一储存区域106之后，以绝缘材料填充沟道206，对晶圆进行平坦化，并停止于侧壁相变储存介质208。对侧壁相变储存介质208的顶部210进行次刻蚀(subetch)以定义出第一储存区域106，并在被次刻蚀的区域形成势垒电极(barrierelectrode)212。势垒电极212可以是任何不与所选用相变材料反应的合适金属。较佳的势垒电极212是通过沉积和平坦化工艺，例如化学机械研磨(chemical-mechanical polish，CMP)，来形成的钨或氮化钛。
接着，通过在势垒电极212上形成相变储存介质层的方式，形成第二储存区域108。再在第二储存区域108上形成上部电极或写入/读取线110。第二储存区域108和相应的上部电极110可以被各别定义，或通过同一个步骤来加以定义。
例如，第二储存区域108和上部电极110可按照顺序先后完成。先形成绝缘层(未绘示)，然后通过屏蔽和刻蚀形成第二储存区域108。之后，沉积第二相变储存介质层以填充刻蚀图案。在使用，例如另一次化学机械研磨，来移除多余的第二相变储存介质层之后，在第二储存区域108上方，通过例如合适的沉积、掩模和刻蚀步骤，形成上部电极110。另外，第二储存区域108和上部电极110也可以通过在晶圆上沉积第二相变储存介质层，再在第二相变储存介质层上沉积金属层来加以定义。之后，通过合适的掩模和刻蚀步骤来定义上部电极110，再以上部电极110为掩模来定义第二储存区域108。并在第二储存区域108和上部电极110周边形成绝缘层(未绘示)。
当储存区域106和108处于结晶态，而且没有非晶区时，复合储存区域104的累加电阻值104S如图3所示为最小。当对元件施加设定脉冲后，会将至少一部分的储存区域106和108转换成非晶状态。当读取操作发生时，储存区域106和108的非晶区域还是维持非晶状态，维持约数分钟(例如1分钟)的时间108T。在时间108T之后，储存区域108的非晶区域会迅速再结晶。然而在时间108T之后，储存区域106的非晶区域则仍然续存，且电阻值继续增加。因此可使元件具有较长的数据保存时间，约1010秒或约300年。至少一直到设定脉冲对第二种材料的非晶态区域进行再结晶之前，复合储存区域104都可有效地保持没有开关(unswitched)的状态。
图7A至图7C是根据第二实施例绘示形成串联储存区域，例如如图1A和图1B所绘示的复合储存区域104的工艺结构剖面图。在本实施例中，复合储存区域104形成在开孔220之中。其中，工艺结构大致与图5A至图5D所绘示的类似，因此相同的元件将以相同的元件符号来表示。在定义出选择元件102、底部电极200和绝缘层204之后，在绝缘层204中形成开孔220。开孔220可以是圆形、正方型或长方形。绝缘层204形成在底部电极200上，开孔220通过刻蚀穿过绝缘层204到达底部电极200。然后在开孔220中形成第一储存区域106、势垒电极222和第二储存区域108。例如沉积每一层，再进行刻蚀或化学机械研磨。在第二储存区域108上方定义上部电极110。例如，同样使用适当的掩模和刻蚀。最后，在上部电极110上形成绝缘层(未绘示)。将芯片上的电路连接起来，完成集成电路芯片的制备。
图8是绘示在经过后段工艺和芯片定义之后，所形成具有完整集成电路芯片232的晶圆230。在上部电极110上形成绝缘层(未绘示)之后，使用合适的金属形成工艺，例如镶嵌金属线步骤，依序形成多个金属导线层。位于最上层的金属导线将芯片元件连接至芯片电路234，并与芯片电路234整合在一起。
较佳的储存元件具有一种复合储存区域。此复合储存区域具有较低的电阻飘移系数、较长的数据保存时间、较高的复位/设定比，且不需要感测读取电路或感测放大器即可增进读取效能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

Claims (14)

1.一种相变储存元件，包括：
一选择元件；
一选择线，用来选择性地开启或关闭该选择元件；
一写入/读取线；以及
一相变储存区域，包括多个相变区域，具有不同的相变材料，串联于该写入/读取线和该选择元件的一导电端之间。
2.如权利要求1所述的相变储存元件，其中该多个相变区域包括两个相变区域，一势垒电极位于该两个相变区域之间，并且将该两个相变区域连接在一起。
3.如权利要求2所述的相变储存元件，其中该两个相变区域包括一镓锑锗化合物(GaSbGe)区域和一锗锑碲硅氧化合物(GeSbTeSiO)区域。
4.如权利要求2所述的相变储存元件，其中该相变储存区域包括：
一底部电极；
一第一相变区域，位于该底部电极上；
该势垒电极，位于该第一相变区域的一顶部；
一第二相变区域，位于该势垒电极上；以及
一上部电极，位于该第二相变区域上。
5.如权利要求4所述的相变储存元件，其中该导电端连接至该底部电极，且该写入/读取线连接至该上部电极。
6.如权利要求5所述的相变储存元件，其中该相变储存区域形成于一开孔之中，且该开孔由该底部电极延伸至该上部电极。
7.如权利要求4所述的相变储存元件，其中该第一相变区域是一侧壁相变区域。
8.一种集成电路芯片，包括至少一相变储存元件，其中该至少一相变储存元件包括：
一选择元件；
一选择线，用来选择性地开启或关闭该选择元件；
一写入/读取线；以及
一相变储存区域，包括多个相变区域，具有不同的相变材料，串联于该写入/读取线和该选择元件的一导电端之间。
9.如权利要求8所述的集成电路芯片，其中该至少一相变储存元件是多个相变储存元件，每一该些相变储存元件是一相变储存单元；该多个相变区域包括两个相变区域；一势垒电极位于该两个相变区域之间，并且将该两个相变区域连接在一起。
10.如权利要求9所述的集成电路芯片，更包括一相变储存阵列，其中该相变储存阵列包括多个该相变储存单元，其中该相变储存区域包括：
一底部电极，连接至该导电端；
一第一相变区域，位于该底部电极上；
该势垒电极，位于该第一相变区域的一顶部；
一第二相变区域，位于该势垒电极上；以及
一上部电极，位于该第二相变区域上，且连接至该写入/读取线。
11.如权利要求10所述的集成电路芯片，其中该两个相变区域包括一镓锑锗化合物区域和一锗锑碲硅氧化合物区域。
12.一种集成电路芯片的制作方法，包括：
在一半导体晶圆上形成多个元件，该些元件至少之一为一选择元件，适用于一相变储存元件；该选择元件包括一选择线，用来选择性地开启或关闭该选择元件；
在该选择元件上形成一底部电极，并且连接至该选择元件；
在该底部电极上形成一第一相变区域；
在该第一相变区域的一顶部形成一势垒电极；
在该势垒电极上形成一第二相变区域；以及
形成一上部电极连接至一写入/读取线。
13.如权利要求12所述的集成电路芯片的制作方法，其中该至少一相变储存元件是多个相变储存元件，每一该些相变储存元件是一相变储存单元，该些相变储存单元构成一阵列；该第一相变区域和该第二相变区域中之一为一镓锑锗化合物区域，另一个为一锗锑碲硅氧化合物区域。
14.如权利要求13所述的集成电路芯片的制作方法，其中形成该第一相变区域的步骤包括，在该底部电极上形成一侧壁相变区域。
CN201610912774.0A 2016-04-09 2016-10-20 相变储存元件及其应用 Active CN107274927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/095,023 2016-04-09
US15/095,023 US9882126B2 (en) 2016-04-09 2016-04-09 Phase change storage device with multiple serially connected storage regions

Publications (2)

Publication Number Publication Date
CN107274927A true CN107274927A (zh) 2017-10-20
CN107274927B CN107274927B (zh) 2020-05-12

Family

ID=59998839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610912774.0A Active CN107274927B (zh) 2016-04-09 2016-10-20 相变储存元件及其应用

Country Status (3)

Country Link
US (1) US9882126B2 (zh)
CN (1) CN107274927B (zh)
TW (1) TWI632713B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586922B1 (en) 2018-08-21 2020-03-10 International Business Machines Corporation Symmetric tunable PCM resistor for artificial intelligence circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271918A (zh) * 2007-02-28 2008-09-24 尔必达存储器株式会社 相变存储器装置
US20080273378A1 (en) * 2007-05-03 2008-11-06 Jan Boris Philipp Multi-level resistive memory cell using different crystallization speeds
CN102339952A (zh) * 2010-07-06 2012-02-01 索尼公司 存储元件及其驱动方法以及存储装置
CN103367387A (zh) * 2012-03-27 2013-10-23 爱思开海力士有限公司 可变电阻存储器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
KR20110090583A (ko) 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
FR2985840B1 (fr) * 2012-01-12 2014-02-28 Commissariat Energie Atomique Cellule memoire a changement de phase

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271918A (zh) * 2007-02-28 2008-09-24 尔必达存储器株式会社 相变存储器装置
US20080273378A1 (en) * 2007-05-03 2008-11-06 Jan Boris Philipp Multi-level resistive memory cell using different crystallization speeds
CN102339952A (zh) * 2010-07-06 2012-02-01 索尼公司 存储元件及其驱动方法以及存储装置
CN103367387A (zh) * 2012-03-27 2013-10-23 爱思开海力士有限公司 可变电阻存储器件

Also Published As

Publication number Publication date
CN107274927B (zh) 2020-05-12
TWI632713B (zh) 2018-08-11
TW201803167A (zh) 2018-01-16
US20170294578A1 (en) 2017-10-12
US9882126B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US7935567B2 (en) Active material devices with containment layer
US7964468B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US8269208B2 (en) Memory device
US7485891B2 (en) Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7023009B2 (en) Electrically programmable memory element with improved contacts
US6969866B1 (en) Electrically programmable memory element with improved contacts
US7534625B2 (en) Phase change memory with damascene memory element
US8605495B2 (en) Isolation device free memory
CN109860387A (zh) 具有选择器件的pcram结构
US20060034116A1 (en) Cross point array cell with series connected semiconductor diode and phase change storage media
US20060257787A1 (en) Multi-level phase change memory
US20070200108A1 (en) Storage node, phase change random access memory and methods of fabricating the same
EP1677372B1 (en) Phase change memory and manufacturing method thereof
US9343676B2 (en) Heating phase change material
US8916414B2 (en) Method for making memory cell by melting phase change material in confined space
US20200395410A1 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
WO2020263360A1 (en) Multi-level phase change memory cells and method of making the same
US20060098524A1 (en) Forming planarized semiconductor structures
US20210134361A1 (en) Phase change element configured to increase discrete data states
US7755074B2 (en) Low area contact phase-change memory
CN107274927A (zh) 相变储存元件及其应用
US20080237562A1 (en) Phase change memory devices and fabrication methods thereof
CN117083994A (zh) 具有电阻衬里的相变存储器单元衬里
US20240099164A1 (en) Phase change memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant