KR20160145002A - 1-셀렉터 n-저항 멤리스티브 디바이스 - Google Patents

1-셀렉터 n-저항 멤리스티브 디바이스 Download PDF

Info

Publication number
KR20160145002A
KR20160145002A KR1020167028015A KR20167028015A KR20160145002A KR 20160145002 A KR20160145002 A KR 20160145002A KR 1020167028015 A KR1020167028015 A KR 1020167028015A KR 20167028015 A KR20167028015 A KR 20167028015A KR 20160145002 A KR20160145002 A KR 20160145002A
Authority
KR
South Korea
Prior art keywords
selector
mems device
memristor
electrode
interface
Prior art date
Application number
KR1020167028015A
Other languages
English (en)
Inventor
지안후아 양
개리 깁슨
지용 리
Original Assignee
휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 filed Critical 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Publication of KR20160145002A publication Critical patent/KR20160145002A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H01L27/2418—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H01L27/2463—
    • H01L45/04—
    • H01L45/08—
    • H01L45/1233—
    • H01L45/145—
    • H01L45/146—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

1-셀렉터 n-저항 멤리스티브 디바이스는 제1 전극, 셀렉터, 복수의 멤리스터 및 복수의 제2 전극을 포함한다. 셀렉터는 셀렉터의 제1 인터페이스를 거쳐 상기 제1 전극에 접속된다. 각각의 멤리스터는 각각의 멤리스터의 제1 인터페이스를 거쳐 셀렉터의 제2 인터페이스에 접속된다. 각각의 제2 전극은 각각의 멤리스터의 제2 인터페이스를 거쳐 멤리스터 중 하나에 접속된다.

Description

1-셀렉터 N-저항 멤리스티브 디바이스{1-SELECTOR N-RESISTOR MEMRISTIVE DEVICES}
멤리스터(memristor)는 전압과 같은 프로그래밍 에너지를 인가함으로써 상이한 저항 상태로 프로그래밍될 수 있는 디바이스이다. 프로그래밍 이후에, 멤리스터의 상태가 판독되고 특정된 시간 구간에 걸쳐 안정된 상태로 유지될 수 있다. 따라서, 멤리스터는 디지털 데이터를 저장하도록 사용될 수 있다. 예를 들어, 고 저항 상태는 디지털 "0"을 나타낼 수 있고 저 저항 상태는 디지털 "1"을 나타낼 수 있다. 멤리스티브 엘리먼트의 큰 크로스바 어레이는 RAM(random access memory), 비휘발성 고체 상태 메모리, 프로그램가능한 로직, 신호 프로세싱 제어 시스템, 패턴 인식, 및 다른 애플리케이션을 포함하는 다양한 애플리케이션에서 사용될 수 있다.
후술하는 상세한 설명은 도면을 참조한다.
도 1a는 예시적인 1-셀렉터 n-저항 멤리스티브 디바이스의 횡단면도이고,
도 1b는 인터레이어 유전체를 갖는 예시적인 1-셀렉터 n-저항 멤리스티브 디바이스의 횡단면도이고,
도 2는 3층 구조를 갖는 셀렉터를 구비하는 예시적인 1-셀렉터 n-저항 멤리스티브 디바이스의 횡단면도이고,
도 3은 1-셀렉터 n-저항 멤리스티브 디바이스를 갖는 예시적인 컴퓨팅 디바이스의 블록도이고,
도 4a는 멤리스티브 디바이스의 성능을 향상시키는 예시적인 방법의 플로우차트이고,
도 4b는 비선형성이 증가되는 멤리스티브 디바이스의 성능을 향상시키는 예시적인 방법의 플로우차트이다.
멤리스터는 메모리, 스위치, 무선 주파수 회로, 및 논리 회로와 시스템과 같은 광범위한 전자 회로 내의 컴포넌트로서 사용될 수 있는 디바이스이다. 메모리 구조에서, 멤리스티브 디바이스의 크로스바 어레이가 사용될 수 있다. 메모리를 위한 기초로서 사용될 때, 멤리스터는 정보의 비트인 1 또는 0을 저장하도록 사용될 수 있다. 논리 회로로서 사용될 때, 멤리스터는 FPGA(Field Programmable Gate Array)와 유사한 논리 회로 내의 구성 비트 및 스위치로서 채용될 수 있거나, 혹은 와이어 로직(wired-logic) PLA(Programmable Logic Array)에 대한 기초일 수 있다. 이들 및 다른 애플리케이션에 대해 다중 상태 동작 또는 아날로그 동작이 가능한 멤리스터를 사용하는 것이 또한 가능하다.
멤리스터의 저항은 멤리스터를 통해 전압 또는 전류와 같은 전기 자극을 인가함으로써 변화될 수 있다. 일반적으로, 2개의 상태, 즉, 채널이 전기 도전성 경로("ON")를 형성하는 상태 및 채널이 전기 도전성이 덜한 경로("OFF")를 형성하는 상태 간에 스위칭될 수 있는 적어도 하나의 채널이 형성될 수 있다. 몇몇 경우에서, 도전성 경로가 "OFF"를 나타내고 전기 도전성이 덜한 경로가 "ON"을 나타낸다. 도전성 채널은 이온 및/또는 공공(vacancies)에 의해 형성될 수 있다. 몇몇 멤리스터는 하나의 극성의 전압을 인가하는 경우 멤리스터의 상태를 스위칭할 수 있고 반대 극성의 전압을 인가하는 경우 원래의 상태로 다시 스위칭될 수 있는 바이폴라 스위칭을 나타낸다. 대안적으로, 멤리스터는, 예를 들어, 동일한 극성의 상이한 전압을 인가함으로써 스위칭이 수행되는 유니폴라 스위칭을 나타낼 수 있다.
크로스바 어레이 내의 멤리스터를 이용하면 선택되지 않은 셀, 예를 들어, 타깃 셀과 동일한 로우 또는 컬럼 상의 셀을 통과하는 스니크(sneak) 전류로 인해 판독 및/또는 기록 고장이 발생할 수 있다. 비 타깃 인접 셀(untargeted neighboring cells)을 통해 스니킹하는 전류로 인해 인가된 전압으로부터의 총 전류가 타깃 멤리스터를 통한 전류보다 높을 때 혹은 훨씬 높을 때 고장이 발생할 수 있다. 각각의 멤리스터를 갖는 트랜지스터를 이용하여 각각의 셀을 분리하고 스니크 전류를 극복하기 위한 것이 제안되어 왔다. 그러나, 크로스바 어레이 내의 각각의 멤리스터를 갖는 트랜지스터를 이용하면 어레이 밀도를 제한하고 비용을 증대시키며, 이는 멤리스티브 디바이스의 상업화에 영향을 미칠 수 있다. 따라서, 크로스바 어레이의 각각의 셀의 전류-전압 비선형성을 증대시키기 위해 각각의 멤리스터를 갖는 셀렉터(selector) 또는 선택 디바이스를 이용하여 검사하기 위한 시도가 행해져 왔다. 그러나, 현재의 다수의 제안된 셀렉터는 멤리스터를 스위칭하는데 요구되는 전류 밀도를 취급하는 것이 불가능할 수 있다. 이러한 환경에서, 셀렉터는 각각의 멤리스터까지 충분한 전류가 통과하는 것을 허용하지 않을 수 있다.
본 명세서에서 개시된 예는 1-셀렉터 n-저항(1SnR) 멤리스티브 디바이스를 제공한다. 예시적인 구현예에서, 멤리스티브 디바이스는 n개의 멤리스터에 접속된 셀렉터를 포함하고, 여기서 n은 1보다 큰 수이다. 임의의 특정한 이론에 제한됨이없이, 전기 도전체는 일반적으로 크기가 증가하는 것과 함께 저항이 감소한다. 따라서, 하나를 초과하는 멤리스터에 접속될 만큼 충분히 큰 셀렉터는 타깃 멤리스터를 스위칭하기에 충분한 전류를 허용하는 상당히 낮은 저항을 가질 수 있다.
이러한 방식으로, 셀렉터는 비선형성을 증대시키고 스니크 전류를 억제하기 위해 크로스바 어레이 내의 멤리스터와 함께 사용될 수 있다. 예시적인 1SnR 멤리스티브 디바이스의 통합 구조는 멤리스터의 큰 크로스바 어레이의 사용을 위해 비용을 낮추고 실행 가능성을 향상시킬 수 있다. 또한, 크레스트 터널 장벽(crested tunnel barrier) 셀렉터를 이용하는 예시적인 멤리스티브 디바이스는 높은 내구성을 나타내며, 이는 예시적인 디바이스가 잠재적으로 다수의 사용 사이클 이후에 기능을 유지하게 한다. 이들 피쳐는 고도로 집적된 메모리 아키텍처를 생성하게 할 수 있다.
도면을 참조하면, 도 1a는 제1 전극(110), 제1 전극(110)에 접속된 셀렉터(120), 셀렉터(120)에 접속된 복수의 멤리스터(130), 및 멤리스터(130)에 접속된 복수의 제2 전극(140)을 갖는 예시적인 1SnR 멤리스티브 디바이스(100)를 도시한다. 셀렉터(120)는 셀렉터(120)의 제1 인터페이스를 거쳐 제1 전극(110)에 접속될 수 있다. 멤리스터(130)는 각각의 멤리스터(130)의 제1 인터페이스를 거쳐 셀렉터(120)의 제2 인터페이스에 접속될 수 있다. 제2 전극(140)은 각각의 멤리스터(130)의 제2 인터페이스에 접속될 수 있다. 몇몇 실시예에서, 각각의 멤리스터(130)는 하나의 제2 전극(140)에 접속될 수 있다. 몇몇 실시예에서, 각각의 제2 전극(140)은 동일한 셀렉터(120)를 공유하는 멤리스터(130)들 중에서 하나의 멤리스터(130)에 접속될 수 있다.
도 1a는 예시적인 1SnR 멤리스티브 디바이스를 도시하지만, 1SnR 멤리스티브 디바이스(100)의 다수의 변형예가 존재한다는 것을 이해해야 한다. 일 구현예에서, 멤리스티브 디바이스(100)는 셀렉터에 접속된 4개의 멤리스터를 갖는 1SnR 멤리스티브 디바이스일 수 있다. 다른 예에서, 멤리스티브 디바이스(100)는 셀렉터(120)에 접속되는 64개까지의 멤리스터(130)를 가질 수 있다. 몇몇 예에서, 멤리스터(130)는 저 저항 상태(LRS)에서 선형적 전류-전압 관계를 가질 수 있다. 몇몇 다른 예에서, 멤리스터(130)는 그 자체로 전압에 따라 비선형적으로 변화하는 전류를 나타낼 수 있다. 이러한 예에서, 멤리스티브 디바이스(100)는 셀렉터(120)에 접속된 훨씬 많은 멤리스터(130)를 가질 수 있다.
멤리스티브 디바이스(100)의 요소에 접속하면 연속적인 전기 경로를 형성할 수 있으므로 전류가 제1 전극(110), 셀렉터(120), 멤리스터(130), 및 제2 전극(140)을 통해 이동할 수 있다. 멤리스터(130)의 저항은 멤리스터(130)를 통해 인가된 전압 또는 전류와 함께 변화할 수 있다. 또한, 멤리스터(130)는 그 최종 저항을 "기억"할 수 있다. 이러한 방식으로, 각각의 멤리스터(100)는 적어도 2개의 상태로 설정될 수 있다. 각각의 멤리스터(130)는, 예를 들어, 크로스바 어레이 내의 하나의 메모리 셀일 수 있다. 복수의 멤리스터(130)를 포함하는 복수의 멤리스티브 디바이스(100)의 어레이는, 예를 들어, RRAM(resistive random access memory)와 같은 비휘발성 저항성 메모리에서 이용될 수 있다.
멤리스터(130)는 다양한 재료에 기반할 수 있다. 멤리스터(130)는 산화물 기반일 수 있으며, 이는 멤리스터의 적어도 일부가 산화물을 함유하는 재료로 형성되는 것을 의미한다. 멤리스터(130)는 또한 질화물 기반일 수 있으며, 이는 멤리스터의 적어도 일부가 질화물을 함유하는 조성물로 형성되는 것을 의미한다. 또한, 멤리스터(130)는 산질화물(oxy-nitride) 기반일 수 있으며, 이는 멤리스터의 일부가 산화물을 함유하는 재료로 형성되고, 멤리스터의 일부가 질화물을 함유하는 재료로 형성되는 것을 의미한다. 몇몇 예에서, 멤리스터(130)는 산화 탄탈럼(TaOx) 또는 산화하프늄(HfOx) 조성물에 기초하여 형성될 수 있다. 멤리스터(130)의 다른 예시적인 재료는 산화 티탄, 산화 이트륨, 산화 니오븀, 산화 지르코늄, 산화 알루미늄, 산화 칼슘, 산화 마그네슘, 산화 디스프로슘, 산화 란탄, 이산화 실리콘, 또는 기타 산화물을 포함할 수 있다. 또한, 예는 질화 알루미늄, 질화 갈륨, 질화 탄탈럼, 및 질화 규소와 같은 질화물을 포함한다. 또한, 다른 기능성 멤리스터는 본 발명에 암시된 내용의 구현 시에 채용될 수 있다.
셀렉터(120)는 결과적인 결합의 전체적인 전기 특성을 제어하는 멤리스터(130)와 직렬로 배치된 전기 컴포넌트일 수 있다. 다수의 예에서, 셀렉터(120)는 전류-전압 비선형성을 가질 수 있다. 즉, 셀렉터(120)에 걸쳐 인가된 전압이 변화될 때, 셀렉터(120)를 통과하는 전류는 인자(factor) "k"에 의해 변화한다. 일반적으로, 인자 "k"는 전압의 함수일 수 있다. 예를 들어, 셀렉터(120)는 관심 대상의 전압 범위에서 적어도 10의 "k" 인자를 갖는 I-V 비선형성을 나타낼 수 있다. 몇몇 예에서, 인자 "k"는 인가된 전압에 따라 변화할 수 있다. 예를 들어, 인가된 1 볼트와 2 볼트 사이의 전류 변화는 1 볼트와 3 볼트 사이의 전류 변화와 상이할 수 있다.
셀렉터(120)는 임의의 타입의 셀렉터일 수 있지만, 몇몇 예에서, 셀렉터(120)는 크레스트 터널 장벽 셀렉터일 수 있다. 크레스트 터널 장벽 셀렉터는 중간 장벽에서 높이 피크를 갖는 크레스트 에너지 장벽을 가질 수 있다. 전기장은 몇몇 멤리스터 및 다른 타입의 셀렉터가 가질 수 있는 장방형 에너지 장벽의 피크 장벽 높이보다 훨씬 높은 크레스트 장벽의 피크 장벽 높이를 감소시킬 수 있다. 따라서, 크레스트 에너지 장벽을 통한 터널링 전류는 인가된 전기장에 따라 보다 급격하게 변화하여, 더 높은 정도의 비선형이 발생할 수 있다. 그러므로, 전류가 직렬 결합의 셀렉터(120) 및 멤리스터(130)에 통과될 때, 멤리스티브 디바이스(100)의 I-V 특성은 저 전압을 포함하는 셀렉터(120)의 특성을 주로 반영할 수 있다. 또한, 셀렉터(120)에 관한 세부사항은 이하 도 2를 참조하여 기술된다.
제1 전극(110) 및 제2 전극(140)은 플래티늄(Pt), 탄탈럼(Ta), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 또는 티탄(Ti) 등의 금속과 같은 전기 도전성 재료, 또는 TiNx 또는 TaNx와 같은 전기 도전성 질화 금속을 가질 수 있다. 몇몇 구현예에서, 제1 전극(110) 및 제2 전극(140)은 동일한 재료를 포함할 수 있다. 예를 들어, 양자는 질화 탄탈럼(tantalum nitride)일 수 있다. 대안적으로, 제1 전극(110)은 제2 전극(140)과 상이한 재료를 가질 수 있다. 예들 들어, 제1 전극(110)은 질화 탄탈럼인 한편 제2 전극(140)은 플래티늄일 수 있다.
상술한 바와 같은 멤리스티브 디바이스(100)의 예는 높은 내구성 값을 가질 수 있다. 높은 내구성 값은 일반적으로 디바이스가 반복된 사용 이후에 그 특성을 유지하는 것을 의미한다. 일례에서, 멤리스티브 디바이스(100)는 적어도 103의 내구성을 나타낼 수 있고, 이는 멤리스티브 디바이스(100)가 적어도 1000 사이클 이후에 기능성을 유지하는 것을 의미한다. 본 명세서에서 사용되는 바와 같이, 사이클은 판독 전압이나 기록 전압, 또는 양자를 인가하는 것을 지칭할 수 있다. 멤리스티브 디바이스(100)의 몇몇 구현예에서, 108 이상의 내구성이 달성될 수 있다. 특히, 크레스트 터널 장벽 셀렉터(120)를 갖는 멤리스티브 디바이스(100)는 고도로 높은 내구성을 제공할 수 있다. 상술한 바와 같이, 크레스트 터널 장벽 셀렉터는 상태 스위칭을 위해 전기장을 이용하나 원자 모션을 수반하지 않는다. 이와 같이, 크레스트 터널 장벽 셀렉터는 다수의 사이클 이후에도 견고히 유지될 수 있다.
몇몇 구현예에서, 멤리스티브 디바이스(100)는 다양한 기법에 의해 형성될 수 있다. 예를 들어, 멤리스티브 디바이스(100)의 컴포넌트는 개별적으로 형성되고 적층된 구조로 함께 형성될 수 있다. 몇몇 예시적인 기법은 이온 빔 보조 증착, 스퍼터링, 원자층 증착, 증기 증착, 및 화학적 증착을 포함할 수 있다.
메모리 애플리케이션과 같은 크로스바 어레이에서 사용될 때, 멤리스티브 디바이스(100)는 2 차원 구조를 가질 수 있다. 예를 들어, 크로스바 어레이에서, 멤리스티브 디바이스(100)는 복수의 제1 전극(110), 복수의 셀렉터(120), 가각의 셀렉터(120)에 대한 복수의 멤리스터(130), 및 각각이 복수의 멤리스터(130)에 접속하는 복수의 제2 전극(140)을 가질 수 있다. 이러한 어레이에서, 제1 전극(110)은 (x축과 같은) 제1 축에 평행하게 실행될 수 있고, 각각은 적어도 하나의 셀렉터(120)에 접속된다. 각각의 셀렉터(120)는 복수의 멤리스터(130)에 접속될 수 있다. 제2 전극(140)은 (y축과 같은) 제2 축에 평행하게 실행될 수 있고, 각각은 적어도 하나의 멤리스터(130)에 접속되지만 각각의 셀렉터(120)에 접속되는 하나를 초과하는 멤리스터(130)에는 접속되지 않는다. 이러한 구조는 대형 크로스바 어레이를 허용한다.
도 1b는 제1 전극(110), 2개의 셀렉터(120), 4개의 멤리스터(130), 4개 제2 셀렉터(140), 및 인터레이어 유전체(160)를 포함하는 예시적인 1S2R 멤리스티브 디바이스(150)를 도시한다. 인터레이어 유전체(160)는 멤리스티브 디바이스(150)의 비결합 컴포넌트를 전기적으로 절연할 수 있다. 예를 들어, 인터레이어 유전체(160)는 멤리스티브 디바이스(150) 내의 인접 멤리스터 및 전극으로부터 각각의 멤리스터(130) 및 제2 전극(140)을 절연한다. 또한, 인터레이어 유전체(160)는 멤리스티브 디바이스(150)에 구조적 지지를 제공할 수 있다. 도 1b는 예시적인 1S2R 멤리스티브 디바이스(150)를 도시하지만, 1SnR 멤리스티브 디바이스(150)의 다수의 변형예가 존재한다는 것을 이해해야 한다.
인터레이어 유전체(160)는 전기적으로 절연성 재료, 특히 저 유전 상수를 갖는 재료를 가질 수 있다. 멤리스티브 디바이스(150)에서 컴포넌트의 작은 스케일로 인해, 인접하거나 이웃하는 컴포넌트들 사이에 전기 간섭이 발생할 수 있다. 저 유전 상수를 갖는 재료는 전기적으로 절연성인 각각의 컴포넌트에 의해 멤리스티브 디바이스(150)의 도전성 컴포넌트들 사이의 간섭을 완화할 수 있다. 인터레이어 유전체(160)에 대한 비제한적인 예시적인 재료는 산화물, 질화물, 및 탄소 도핑 산화물을 포함할 수 있다.
도 2는 3층 구조를 갖는 크레스트 터널 장벽 셀렉터(220)를 구비하는 예시적인 1-셀렉터 n-저항 멤리스티브 디바이스(200)를 도시한다. 몇몇 예에서, 셀렉터(220)는 터널링 장벽을 형성하는 적어도 3개의 반도체층 또는 절연체층(222)을 포함할 수 있다. 하나 이상의 층(222)은 셀렉터(220)의 중간에서 더 높은 에너지 장벽을 제공하는 재료를 포함할 수 있다. 전기장은 크레스트 에너지 장벽의 피크를 감소시켜, 터널링 전류를 급격하게 변화하게 하여, 비선형 I-V 동작을 초래할 수 있다. 셀렉터(220)의 일례는 Ta3N5/Ta2O5/Ta3N5의 구조를 가질 수 있고, 각각의 층의 두께는 0.5~5nm이다. 또한, 몇몇 예에서, 3개를 초과하는 터널링층은 크레스트 터널 장벽 셀렉터(220)를 생성하도록 사용될 수 있다. 도 2는 3층 셀렉터(220)를 갖는 예시적인 1S2R 멤리스티브 디바이스를 도시하지만, 1SnR 멤리스티브 디바이스(200)의 다수의 변형예가 존재한다는 것을 이해해야 한다.
몇몇 예에서, 멤리스티브 디바이스(200)는 전류 확산층(224)을 포함할 수 있다. 전류 확산층(224)은 셀렉터(220)를 통해 타깃 멤리스터(230)로 이동하는 전류를 분배할 수 있다. 전류 확산층(224)은 셀렉터(220)를 공유하는 멤리스터(230)의 수 뿐만 아니라, 멤리스터(230)의 비선형성에 의존하는 컨덕턴스를 가질 수 있다. 예를 들어, 전류 확산층(224)은 금속 또는 특정의 산화물 및 질화물과 같은 컨덕턴스를 변화시키는 재료를 가질 수 있다. 전극(226)은 셀렉터(220)와 멤리스터(230) 사이에 접속될 수 있다. 제1 전극(110) 및 제2 전극(140)과 함께, 전극(226)은 다양한 도전성 재료를 가질 수 있다.
몇몇 예에서, 셀렉터(220)는 질화물 기반일 수 있으며, 이는 셀렉터(220)의 적어도 일부가 질화물을 함유하는 조성물로 형성되는 것을 의미한다. 셀렉터(220)는 또한 산화물 기반일 수 있으며, 이는 셀렉터(220)의 적어도 일부가 산화물을 함유하는 재료로 형성되는 것을 의미한다. 예를 들어, 적어도 하나의 층(222)은 질화물 기반일 수 있고, 다른 층(222)은 산화물 기반일 수 있다. 다른 예에서, 모든 층(222)은 산화물 기반이고, 대안적으로, 모든 층(222)은 질화물 기반이다.
셀렉터(220)의 3층 구조는 XN-XO-XN; XN-YO-ZN; XN-YO-XN; XO-XN-XO; XO-YN-XO; XO-YN-ZO; XO-YO-XO; XO-YO-ZO; XN-YN-ZN; 및 XN-YN-XN으로 구성되는 그룹으로부터 선택될 수 있다. 본 명세서에서 사용되는 바와 같이, X는 Y 및 Z와 상이한 화합물 형성 금속을 나타낸다. 예를 들어, 화합물 형성 금속 X, Y 및 Z는 Ta, Hf, Zr, Al, Co, Ni, Fe, Nb, Mo, W, Cu, 마그네슘(Mg), 칼슘(Ca), 또는 Ti일 수 있다. 셀렉터(220)의 층은 이온 빔 보조 증착, 스퍼터링, 원자층 증착, 증기 증착증기 증착학적 증착을 포함할 수 있다.
도 3은 제1 전극(322), 셀렉터(324), 복수의 멤리스터(326), 및 복수의 제2 전극(328)을 포함하는 1-셀렉터 n-저항 멤리스티브 디바이스(320)를 갖는 예시적인 컴퓨팅 디바이스(300)의 블록도이다. 컴퓨팅 디바이스(300)는 멤리스티브 디바이스를 갖는 메모리 디바이스 혹은 다른 컴포넌트를 이용할 수 있는, 예를 들어, 노트북 또는 데스크탑 컴퓨터, 모바일 디바이스, LAN(local area network) 서버, 웹 서버, 클라우드 호스팅 서버, 또는 임의의 다른 전자 디바이스일 수 있다. 도 3의 구현예에서, 컴퓨팅 디바이스(300)는 프로세서(310)를 포함한다.
프로세서(310)는 RAM(random access memory), 머신 판독가능한 저장 매체, 혹은 다른 형태의 컴퓨터 데이터 스토리지와 같은 메모리 디바이스에 저장된 인스트럭션을 불러내어 실행하기에 적합한 하나 이상의 CPU(central processing units), 반도체 기반 마이크로프로세서, 및/또는 다른 하드웨어 디바이스일 수 있다. 메모리 디바이스는 저장 엘리먼트로서 동작할 수 있는 하나 이상의 멤리스티브 디바이스(330)를 가질 수 있다. 2가지 상태들 사이에서 멤리스티브 디바이스(320) 내의 각각의 멤리스터(326)를 스위칭하여 비트 즉, "0" 또는 "1"을 나타낼 수 있다. 예를 들어, 멤리스티브 디바이스(320)는 각각의 멤리스터(326)가 메모리 셀로서 작동할 때, 제1 전극(322), 셀렉터(324), 멤리스터(326), 및 제2 전극(328)을 갖는 밀집한 크로스바 어레이를 포함할 수 있다.
몇몇 구현예에서, 셀렉터(324)는 크레스트 터널 장벽 셀렉터일 수 있다. 도 1a를 참조하여 앞에서 기술한 바와 같이, 크레스트 터널 장벽 셀렉터는 멤리스티브 디바이스(320)가 I-V 비선형성을 나타내게 할 수 있다. 비선형성은 멤리스티브 디바이스(320)를 통해 스니크 전류를 완화함으로써 크로스바 어레이 내의 개별적인 셀의 선택을 향상시킬 수 있다. 크레스트 터널 장벽 셀렉터는 높은 내구성 값을 가질 수 있다. 상술한 바와 같이, 크레스트 터널 장벽 셀렉터는 상태를 스위칭하기 위해 전기장을 이용하며 원자 모션을 수반하지 않는다. 따라서, 크레스트 터널 장벽 셀렉터(324)를 갖는 멤리스티브 디바이스(320)는 높은 내구성을 가질 수 있고 다수의 사용자 사이클 동안 견고히 유지될 수 있다.
도 4a는 멤리스티브 디바이스의 성능을 향상시키는 예시적인 방법(400)의 플로우차트이고, 이는 제1 전극에 셀렉터를 접속하는 단계(405), 복수의 멤리스터를 셀렉터에 접속하는 단계(410), 복수의 제2 전극을 멤리스터에 접속하는 단계(415), 및 전기 자극을 멤리스티브 디바이스에 인가하는 단계(420)를 포함한다. 방법(400)의 실행은 도 1a의 멤리스티브 디바이스(100)의 성능을 향상시키는 것과 관련하여 기술되어 있으나, 방법(400)은, 도 1b의 멤리스티브 디바이스(150) 및 도 2의 멤리스티브 디바이스(200)를 포함하는 다른 적절한 디바이스와 관련하여 구현될 수 있으며 이들로만 제한되지 않는다.
방법(400)은 블록(405)에서 시작할 수 있으며, 여기서 셀렉터(120)는 셀렉터(120)의 제1 인터페이스를 거쳐 제1 전극(110)에 접속된다. 접속은 컴포넌트들 사이의 전기적으로 도전성인 접속을 의미할 수 있다. 예를 들어, 셀렉터(120)는 제1 인터페이스를 거쳐 제1 전극(110)에 물리적으로 접촉하도록 배치되어, 2개의 컴포넌트를 통해 도전성 경로를 형성할 수 있다. 상술한 바와 같이, 셀렉터(120)는 멤리스티브 디바이스(100)의 전체적인 전기적 특성을 제어하는 전기 컴포넌트일 수 있다. 몇몇 예에서, 셀렉터(120)는 크레스트 터널 장벽 셀렉터일 수 있다. 또한, 셀렉터(120)는 3층 구조를 가질 수 있고, 산화물 기반 또는 질화물 기반 재료를 포함할 수 있다. 제1 전극(110)은 Pt, Ta, Hf, Zr, Al, Co, Ni, Fe, Nb, Mo, W, Cu, 또는 Ti 등의 금속, 또는 TiNx 또는 TaNx와 같은 전기 도전성 질화 금속과 같은 다양한 재료를 또한 포함할 수 있다.
셀렉터(130)에 접속한 이후에, 방법(400)은 단계(410)로 진행할 수 있고, 여기서 복수의 멤리스터(130)는 각각의 멤리스터(130)의 제1 인터페이스를 거쳐 셀렉터(130)의 제2 인터페이스에 접속된다. 멤리스터(130) 및 셀렉터(120)의 접속은 2개의 컴포넌트의 각각의 세트를 통해 도전성 경로를 형성할 수 있다. 상술한 바와 같이, 멤리스터(130)는 인가된 전압 또는 전류에 따라 저항을 변화시킬 수 있는 전기 컴포넌트일 수 있다. 또한, 멤리스터(130)는 그 최종 저항을 "기억"할 수 있다. 이러한 방식으로, 각각의 멤리스터(100)는 메모리 애플리케이션에서 사용될 수 있는 적어도 2개의 상태로 설정될 수 있다. 멤리스터(100)는 산화물, 질화물, 및 산질화물과 같은 다양한 재료에 기초할 수 있다. 또한, 다른 기능성 멤리스터는 본 명세서의 암시 내용의 구현 시에 채용될 수 있다.
멤리스터(130)에 접속한 이후에, 방법(400)은 단계(415)로 진행할 수 있고, 여기서 각각의 제2 전극(140)이 각각의 멤리스터(130)의 제2 인터페이스를 거쳐 멤리스터(130) 중 하나에 접속되고 각각의 멤리스터(130)가 하나의 제2 전극(140)에 접속되도록 복수의 제2 전극(140)이 멤리스터(130)에 접속된다. 멤리스터(130) 및 제2 전극(140)의 접속은 2개의 컴포넌트의 각각의 세트를 통해 도전성 경로를 형성할 수 있다. 각각의 제2 전극(140)은 Pt, Ta, Hf, Zr, Al, Co, Ni, Fe, Nb, Mo, W, Cu, 또는 Ti 등의 금속, 또는 TiNx 또는 TaNx와 같은 전기 도전성 질화 금속과 같은 다양한 재료를 또한 포함할 수 있다.
제2 전극(140)에 접속한 이후에, 방법(400)은 단계(420)로 진행할 수 있고, 여기서 전기 자극이 멤리스티브 디바이스(100)에 인가된다. 전기 자극은 전압, 전류, 또는 몇몇 다른 형태의 전기 자극일 수 있다. 멤리스티브 디바이스(100)에 전기 자극을 인가하면 하나 이상의 멤리스터(130)를 스위칭할 수 있다. 대안적으로, 전기 자극은, 예를 들어, "온"과 "오프" 사이에서 그 저항 상태를 판독하기 위해 멤리스티브 디바이스(100)에 인가될 수 있다. 몇몇 예에서, 스위칭 또는 판독을 위해 특정의 멤리스터(130)를 목표로 하기 위해, 스위칭 또는 판독 전압의 절반은 제1 전극(110)에 인가될 수 있고, 스위칭 또는 판독 전압의 다른 절반은 목표로 하는 특정의 멤리스터(130)에 접속되는 특정의 제2 전극(140)에 인가될 수 있다. 목표로 하는 멤리스터(130)에 접속된 제1 전극(110) 및 제2 전극(140)에 대한 절반의 전압은 목표로 하는 멤리스터(130)에 완전한 스위칭 또는 판독 전압을 인가하는 한편 멤리스티브 디바이스(100)의 다른 멤리스터(130)에는 절반의 전압을 인가할 수 있다.
도 4b는 비선형성이 증가되는 멤리스티브 디바이스의 성능을 향상시키는 예시적인 방법(450)의 플로우차트이다. 방법(450)은 방법(400) 및 멤리스티브 디바이스의 성능을 증대시키는 단계(455)를 포함한다. 방법(400)의 실행은 도 1a의 멤리스티브 디바이스(100)의 성능을 향상시키는 것을 참조하여 기술되어 있으나, 방법(450)의 구현은, 도 1b의 멤리스티브 디바이스(150) 및 도 2의 멤리스티브 디바이스(200)를 포함하는 다른 적절한 디바이스와 관련하여 구현될 수 있으며, 이들로만 제한되지 않는다.
단계(455)는 멤리스티브 디바이스(100)를 통해 전기 자극을 인가하는 단계(420)에 따라서 발생할 수 있다. 멤리스티브 디바이스(100)의 셀렉터(120)는 디바이스에 대해 비선형 I-V 특성을 제공할 수 있다. 상술한 바와 같이, 셀렉터(120)의 저항은 인가된 전기장이 특정의 레벨 또는 크기에 도달할 때 급격하게 변화할 수 있다. 예를 들어, 소정의 전압은 소정의 전류가 셀렉터(120)를 통과하게 할 수 있다. 한편, 더 높은 크기의 다른 전압은 매우 높은 전류가 셀렉터(120)를 통과하게 할 수 있다. 예를 들어, 제1 전류는 멤리스터(130)를 스위칭하는데 불충분한 반면 제2 전류는 충분할 수 있다. 도 4a의 방법(400)과 관련하여 기술된 예시적인 동작에 적용될 때, 셀렉터(120)는 판독 또는 스위칭을 위해 타깃 멤리스터(130)에 충분한 전류를 제공할 수 있으나 셀렉터(120)는 인접하는 반-선택 멤리스터(neighboring half-selected memristors)(130)에 충분한 전류를 제공하지 않고, 이에 의해 반-선택 멤리스터를 판독하거나 스위칭하지 않는다. 이러한 방식으로, 멤리스티브 디바이스(100)의 비선형성을 증가시키면 크로스바 어레이 애플리케이션에 있어서 스니크 전류를 완화하고 멤리스티브 디바이스(100)의 사용을 지원한다.
상술한 내용은 복수의 멤리스터를 갖는 하나의 셀렉터를 구비하는 다수의 예시적인 1-셀렉터 n-저항 멤리스티브 디바이스를 기술한다. 본 명세서에서 기술된 멤리스티브 디바이스는 추가의 구성요소를 포함할 수 있고 본 명세서에서 기술된 구성요소의 몇몇은 멤리스티브 디바이스의 범위로부터 벗어나는 일 없이 제거되고 및/또는 변경될 수 있음을 이해해야 한다. 본 도면에 도시된 구성요소는 축적대로 도시되어 있지 않고, 이에 따라 구성요소는 도면에 도시된 바와 같이 서로에 대해 상이한 상대 크기를 가질 수 있음을 또한 이해해야 한다.

Claims (15)

1-셀렉터 n-저항 멤리스티브 디바이스로서,
제1 전극과,
셀렉터(selector) - 상기 셀렉터의 제1 인터페이스는 상기 제1 전극에 접속됨 - 와,
복수의 멤리스터(a plurality of memristors) - 각각의 멤리스터의 제1 인터페이스가 상기 셀렉터의 제2 인터페이스에 접속됨 - 와,
복수의 제2 전극 - 각각의 제2 전극은 각각의 멤리스터의 제2 인터페이스를 통해 상기 멤리스터 중 하나에 접속됨 - 을 포함하는
멤리스티브 디바이스.
제 1 항에 있어서,
각각의 멤리스터는 하나의 제2 전극에 접속되는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 셀렉터는 크레스트 터널 장벽(crested tunnel barrier) 셀렉터인
멤리스티브 디바이스.
제 3 항에 있어서,
상기 셀렉터는 터널링 장벽을 형성하는 적어도 3개의 층을 포함하고, 각각의 층은 반도전성이거나 또는 절연성인
멤리스티브 디바이스.
제 4 항에 있어서,
상기 셀렉터는 XN-XO-XN; XN-YO-ZN; XN-YO-XN; XO-XN-XO; XO-YN-XO; XO-YN-ZO; XO-YO-XO; XO-YO-ZO; XN-YN-ZN; 및 XN-YN-XN으로 구성되는 그룹으로부터 선택된 3층 구조를 포함하고,
X는 Y 및 Z와 상이한 화합물 형성 금속(compound-forming metal)을 나타내는
멤리스티브 디바이스.
제 5 항에 있어서,
상기 화합물 형성 금속은 Ta, Hf, Zr, Al, Co, Ni, Fe, Nb, Mo, W, Cu, Mg, Ca 및 Ti로 구성되는 그룹으로부터 선택되는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 멤리스티브 디바이스는 적어도 4개의 멤리스터를 포함하는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 멤리스티브 디바이스의 비결합 컴포넌트(non-coupled components)를 전기적으로 절연하는 인터레이어 유전체 재료(interlayer dielectric material)를 더 포함하는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 멤리스티브 디바이스는 관심 대상의 전압 범위에서 적어도 10의 인자를 갖는 비선형성(nonlinearity with a factor of at least 10)을 나타내는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 멤리스티브 디바이스는 적어도 103의 내구성을 나타내는
멤리스티브 디바이스.
제 1 항에 있어서,
상기 셀렉터와 상기 멤리스터 사이에 접속된 전류 확산층을 더 포함하는
멤리스티브 디바이스.
프로세서와,
멤리스티브 디바이스를 포함하고,
상기 멤리스티브 디바이스는,
제1 전극과,
셀렉터 - 상기 셀렉터의 제1 인터페이스가 상기 제1 전극에 접속됨 - 와,
복수의 멤리스터 - 각각의 멤리스터의 제1 인터페이스가 상기 셀렉터의 제2 인터페이스에 접속됨 - 와,
복수의 제2 전극 - 각각의 제2 전극은 각각의 멤리스터의 제2 인터페이스를 거쳐 상기 멤리스터 중 하나에 접속되고 각각의 멤리스터는 하나의 제2 전극에 접속됨 - 을 포함하는
컴퓨팅 디바이스.
제 12 항에 있어서,
상기 셀렉터는 크레스트 터널 장벽 셀렉터인
컴퓨팅 디바이스.
셀렉터를 제1 전극에 접속하는 단계 - 상기 셀렉터는 상기 셀렉터의 제1 인터페이스를 거쳐 접속됨 - 와,
복수의 멤리스터를 상기 셀렉터의 제2 인터페이스에 접속하는 단계 - 각각의 멤리스터는 각각의 멤리스터의 제1 인터페이스를 거쳐 접속됨 - 와,
복수의 제2 전극을 상기 멤리스터에 접속하는 단계 - 각각의 제2 전극은 각각의 멤리스터의 제2 인터페이스를 거쳐 상기 멤리스터 중 하나에 접속되고 각각의 멤리스터는 하나의 제2 전극에 접속됨 - 와,
전기 자극을 멤리스티브 디바이스에 인가하는 단계를 포함하는
방법.
제 14 항에 있어서,
상기 셀렉터는 크레스트 터널 장벽 셀렉터이고, 상기 멤리스티브 디바이스의 비선형성을 증가시키는 단계를 더 포함하는
방법.
KR1020167028015A 2014-04-10 2014-04-10 1-셀렉터 n-저항 멤리스티브 디바이스 KR20160145002A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/033583 WO2015156805A1 (en) 2014-04-10 2014-04-10 1 -selector n-resistor memristive devices

Publications (1)

Publication Number Publication Date
KR20160145002A true KR20160145002A (ko) 2016-12-19

Family

ID=54288224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028015A KR20160145002A (ko) 2014-04-10 2014-04-10 1-셀렉터 n-저항 멤리스티브 디바이스

Country Status (4)

Country Link
US (1) US9911789B2 (ko)
KR (1) KR20160145002A (ko)
CN (1) CN106796984A (ko)
WO (1) WO2015156805A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017010202A1 (de) 2016-11-02 2018-05-03 Mando Corporation Elektronisches feststellbremsensystem
KR20200067295A (ko) * 2018-12-03 2020-06-12 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US11152427B2 (en) 2017-03-22 2021-10-19 Micron Technology, Inc. Chalcogenide memory device components and composition

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515897B1 (en) 2000-04-13 2003-02-04 International Business Machines Corporation Magnetic random access memory using a non-linear memory element select mechanism
US6903396B2 (en) 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6781910B2 (en) 2002-05-17 2004-08-24 Hewlett-Packard Development Company, L.P. Small area magnetic memory devices
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US20130043452A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
CN100541664C (zh) * 2007-01-25 2009-09-16 林殷茵 一种电阻随机存储器及其存储操作方法
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
WO2010080437A2 (en) * 2008-12-19 2010-07-15 Sandisk 3D Llc Quad memory cell and method of making same
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
CN103247654B (zh) * 2012-02-06 2015-12-02 华邦电子股份有限公司 非易失性存储器元件及其阵列
US9905757B2 (en) * 2013-11-12 2018-02-27 Hewlett Packard Enterprise Development Lp Nonlinear memristor devices with three-layer selectors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017010202A1 (de) 2016-11-02 2018-05-03 Mando Corporation Elektronisches feststellbremsensystem
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US11114615B2 (en) 2017-03-22 2021-09-07 Micron Technology, Inc. Chalcogenide memory device components and composition
US11152427B2 (en) 2017-03-22 2021-10-19 Micron Technology, Inc. Chalcogenide memory device components and composition
KR20200067295A (ko) * 2018-12-03 2020-06-12 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물

Also Published As

Publication number Publication date
US20170110515A1 (en) 2017-04-20
CN106796984A (zh) 2017-05-31
US9911789B2 (en) 2018-03-06
WO2015156805A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
US9911789B2 (en) 1-Selector n-Resistor memristive devices
JP6577954B2 (ja) 切り替えコンポーネントおよびメモリユニット
US9905757B2 (en) Nonlinear memristor devices with three-layer selectors
US9502647B2 (en) Resistive random-access memory (RRAM) with a low-K porous layer
US8884264B2 (en) Variable resistance memory device
US10026896B2 (en) Multilayered memristors
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
WO2016122442A1 (en) Resistive random access memory (reram) device
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
US9716224B2 (en) Memristor devices with a thermally-insulating cladding
US20170077179A1 (en) Selectors with oxide-based layers
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
WO2017039608A1 (en) Non-volatile resistance memory devices including a volatile selector with an alloy electrode and silicon dioxide matrix
US10062842B2 (en) Composite selector electrodes
WO2016153516A1 (en) Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
WO2017019068A1 (en) Non-volatile resistance memory devices including a volatile selector with copper and tantalum oxide
WO2016182562A1 (en) Non-volatile resistance memory devices including a volatile selector
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
US20160043312A1 (en) Memristors with dopant-compensated switching
WO2017019070A1 (en) Non-volatile resistance memory devices including a volatile selector with copper and silicon dioxide
WO2017052526A1 (en) Sidewall anti-cation-diffusion barrier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid