KR20170107456A - 저항성 랜덤 액세스 메모리(ReRAM) 디바이스 - Google Patents

저항성 랜덤 액세스 메모리(ReRAM) 디바이스 Download PDF

Info

Publication number
KR20170107456A
KR20170107456A KR1020177020790A KR20177020790A KR20170107456A KR 20170107456 A KR20170107456 A KR 20170107456A KR 1020177020790 A KR1020177020790 A KR 1020177020790A KR 20177020790 A KR20177020790 A KR 20177020790A KR 20170107456 A KR20170107456 A KR 20170107456A
Authority
KR
South Korea
Prior art keywords
reram
electrode
layer
barrier layer
resistive layer
Prior art date
Application number
KR1020177020790A
Other languages
English (en)
Inventor
시아 쉥
경 민 김
개리 깁슨
Original Assignee
휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 filed Critical 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피
Publication of KR20170107456A publication Critical patent/KR20170107456A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H01L45/1253—
    • H01L45/085—
    • H01L45/1233—
    • H01L45/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

일 예는 저항성 랜덤 액세스 메모리(ReRAM) 디바이스를 포함한다. 이 디바이스는 전압을 수신하는 전극 세트를 포함한다. 이 장치는 또한 전압에 응답하여 ReRAM 디바이스를 통해 흐르는 전류에 응답하여 메모리 상태를 저장하는 것과 판독하는 것 중 적어도 하나를 수행하는 멤리스터 소자를 포함한다. 이 디바이스는 전압에 대한 동적 전류 밀도 영역을 갖는 선택기 소자를 더 포함한다.

Description

저항성 랜덤 액세스 메모리(ReRAM) 디바이스
메모리 어레이는 다양한 컴퓨터 애플리케이션에서 구현된다. 메모리 어레이의 예는 행 및 열의 메모리 셀의 어레이로서 배열될 수 있는 랜덤 액세스 메모리(RAM)이다. 몇몇 RAM 시스템은 각 메모리 셀에 2개의 논리 상태 중 하나를 갖는 디지털 비트를 저장하는 메모리 소자로서 트랜지스터를 구현한다. 다른 예로서, RAM 시스템은 저항성 랜덤 액세스 메모리(ReRAM) 메모리 시스템으로서 구성될 수 있다. ReRAM 메모리 시스템은 멤리스티브(memristive) 디바이스가 될 수 있는 유전성 고체 재료(dielectric solid-state material)의 저항을 변화시킴으로써 동작한다.
도 1은 저항성 랜덤 액세스 메모리(ReRAM) 디바이스의 예시적 도면을 도시한다.
도 2는 ReRAM 디바이스의 예를 도시한다.
도 3은 ReRAM 디바이스에서의 전류 밀도 영역의 예시적 도면을 도시한다.
도 4는 ReRAM 디바이스의 다른 예를 도시한다.
도 5는 ReRAM 디바이스의 또 다른 예를 도시한다.
도 6은 ReRAM 메모리 시스템을 도시한다.
도 1은 저항성 랜덤 액세스 메모리(ReRAM) 디바이스(10)의 예시적 도면을 도시한다. ReRAM 디바이스(10)는, 예를 들어 행과 열로 배열되는 복수의 ReRAM 디바이스(10)를 포함하는 ReRAM 메모리 시스템 내의 단일 메모리 셀에 대응할 수 있다. ReRAM 디바이스(10)는 판독 동작과 기록 동작 중 적어도 한 동작 동안 인가될 수 있는 전압(VIN)을 수신하도록 구성된 전극(12) 세트를 포함한다. 또한, ReRAM 디바이스(10)는 멤리스터 소자(14) 및 선택기 소자(16)를 포함한다. 멤리스터 소자(14)는 ReRAM 디바이스(10)에 2개의 논리 상태 중 하나를 갖는 디지털 비트를 저장하도록 구성되고, 선택기 소자(16)는, 판독 및/또는 기록 동작 동안 ReRAM 디바이스(10)의 선택을 허용하도록 구성되고, ReRAM 디바이스(10)가 전압(VIN)을 통해 판독/기록 동작 동안 선택되지 않을 때 ReRAM 디바이스(10)를 통한 전류 흐름을 억제하도록 구성될 수 있다.
예를 들어, 전압(VIN)의 충분한 진폭에 응답하여 ReRAM 디바이스(10)가 선택될 때 선택기 소자(16)는 "온" 상태(예를 들어, 낮은 저항 상태)가 되고, 전압(VIN)의 낮은 진폭(예를 들어, 활성화에 충분하지 않은 것)에 기초하여 ReRAM 디바이스(10)가 선택되지 않을 때 ReRAM 소자(10)는 "오프" 상태 (즉, 높은 저항 상태)가 된다. 따라서, 선택기 소자(16)는 "오프" 상태에서 ReRAM 소자(10)를 통한 "스니크(sneak) 경로" 전류 흐름을 실질적으로 완화시키기 위해 "오프" 상태에서 높은 저항을 나타낼 수 있다. 본 명세서에 설명되는 바와 같이, 선택기 소자(16)는 전압(VIN)에 응답하여 ReRAM 디바이스(10)를 통해 제공되는 전류에 응답하여 전류에 대한 동적 전류 밀도 영역을 제공함으로써, ReRAM 디바이스(10)로 하여금 전압(VIN)의 낮은 진폭에서 높은 저항으로 동작하는 것과 전압(VIN)의 높은 진폭에서의 낮은 저항으로 동작하는 것을 모두 허용하며, 따라서 이것은 통상적인 멤리스티브 디바이스와는 대조적으로 높은 비선형성을 갖는다. "온" 상태에서 선택기 소자(16)의 낮은 저항은 선택된 ReRAM 디바이스(10)의 멤리스터 소자(14) 양단에 전압(VIN)이 크게 인가되는 것을 보장한다.
도 1의 예에서, 선택기 소자(16)는 저항층(18)을 포함한다. 저항층(18)은 비선형 비저항(resistivity)(예를 들어, 인가된 전계가 증가함에 따라 감소하는 비저항)을 가질 수 있다. 또한, 저항층(18)의 비저항은 이방성일 수 있다. 예를 들어, 저항층(18) 내의 국소 전계의 범위에 대응하는 인가된 바이어스(VIN)의 일부 범위에 대해, 저항층(18)의 비저항은 저항층(18)의 평면에 수직인 것보다 저항층(18)의 횡단면에서 더 클 수 있다. 또한, 저항층(18)의 면내 및 면외 비저항의 비선형성은 상이할 수 있는데, 면내 비저항 대 면외 비저항의 비율은 전압(VIN)에 따라 변할 수 있다. 예를 들어, 면내 비저항 대 면외 비저항의 비율은 전압(VIN)의 진폭이 증가함에 따라 감소할 수 있다.
저항층(18)은 절연체에 의해 전극들(12) 중 하나로부터 분리되어, 전압(VIN)에 응답하여 ReRAM 디바이스(10)를 통해 전류의 높은 비선형성을 제공할 수 있으며 ReRAM 디바이스(10)의 "오프" 상태에서 낮은 누설 전류를 제공하는 것을 도울 수 있는 (예를 들어, 터널링 장벽층 또는 쇼트 키 장벽 계면과 같은) 장벽층 또는 계면을 형성할 수 있다. 저항층(18)과 그에 연관된 장벽층 또는 계면의 조합은 면내 및 면외 디바이스 비저항에 유효한 이방성을 제공할 수 있다. 일부 실시예에서, 이 조합은 또한 평면 내(in-plane) 대 평면 외(out-of-plane) 전기 전도에 있어서 전압(VIN)의 인가된 바이어스에 대한 상이한 비선형성을 제공할 수 있다. 예를 들어, 연관된 장벽층 또는 계면과 함께 저항층(18)은 ReRAM 디바이스(10)를 통과하는 전류를 제한하도록 구성될 수 있어서, 저항층(18) 및 연관된 장벽층 또는 계면은 그 디바이스가 선택될 때 전압(VIN)의 낮은 진폭에서 높은 저항을 제공하며 전압(VIN)의 높은 진폭에서 낮은 저항을 제공한다.
또한, 저항층(18)은 ReRAM 디바이스(10) 내에서 저항층(18)(예를 들어, 연관된 장벽층 또는 계면과 함께)이 ReRAM 디바이스(10)에 인가된 전압에 대해 동적 전류 밀도 영역을 가질 수 있도록 제조될 수 있다. 본 명세서에서 설명될 때, "동적 전류 밀도 영역"이라는 용어는, 전류가 흐르는 저항층(18)을 통과하는 전류의 전류 경로에 대한 저항층(18)(예를 들어, 연관된 장벽층 또는 계면과 함께)의 부분들의 비저항의 가변적인 차이에 기인하여 전류의 벌크가 흐르는 영역이 전압(VIN)의 인가된 바이어스에 따라 변할 수 있어, 저항층(18)의 각 부분을 통한 전류 흐름의 분포가 가변적임을 나타낸다. 상기 부분들은 멤리스터 소자(14)의 주변부에 있거나 또는 그 위에 겹쳐지지 않은 부분들에 비해 상대적으로 멤리스터 소자(14) 위에 직접 겹쳐지는 제 1 부분에 대응할 수 있으므로, 동적 전류 밀도 영역은 ReRAM 디바이스(10)의 횡단면 영역의 부분들의 비저항의 가변 비율로부터 초래된다. 따라서, 전압(VIN)의 낮은 진폭에 응답하는 ReRAM 디바이스(10)를 통해 흐르는 전류의 작은 진폭에서는, 저항층(18)의 각 부분 사이의 비저항의 차이가 더 크기 때문에 저항층(18)(예를 들어, 연관된 장벽층 또는 계면과 함께)의 전류 밀도 영역은 더 작을 수있다. 반대로, 전압(VIN)의 높은 진폭에 응답하는 ReRAM 디바이스(10)를 통해 흐르는 전류의 더 큰 진폭에서는, 저항층(18)의 각 부분 사이의 비저항의 차이가 더 작기 때문에 저항층(18)(예를 들어, 연관된 장벽층 또는 계면과 함께)의 전류 밀도 영역은 더 클 수 있다.
예로서, 선택기 소자(16)(예를 들어, 저항층(18)과 그에 연관된 장벽층 또는 계면을 모두 포함함)는 전극(12) 세트 사이에서 연장되는 축에 대한 횡단면 영역을 각각 갖는데, 이것은 멤리스터 소자(14)의 각각의 횡단면 영역과 상이하다. 본 명세서에서 설명될 때, 도 4 및 도 5의 예에서 특히 설명되는 바와 같이, "층"이라는 용어는 2개의 평면 표면에 의해 한정되는 재료 증착의 두께에 제한되지 않고 연관된 "층"의 재료 전부의 3차원 배열을 포함할 수 있는 재료의 배치를 나타낸다. 따라서, 본 명세서에서 설명될 때, 각각의 재료 층의 일부는 전극들(12) 사이에서 연장되는 축에 평행한 축 방향으로 각각의 재료 층의 다른 부분 이상으로 연장될 수 있다.
예로서, 전극(12) 세트 사이의 축 방향 길이를 따른 선택기 소자(16)의 횡단면 영역은 멤리스터 소자(14)의 횡단면 영역보다 클 수 있다. 다른 예로서, 선택기 소자(16) 및 전극들(12) 중 하나의 각각의 일부는, 선택기 소자(16) 및 전극들(12) 중 각각의 것의 나머지 각각의 부분에 비해 상대적으로 전극(12) 세트 사이의 축 방향 길이를 따라 연장될 수 있다. 또 다른 예로서, 전극들(12) 중 하나와 저항층(18)의 표면 중 적어도 하나는, 전극들(12) 중 하나와 저항층(18)의 표면의 각각의 표면적을 증가시키는 표면 거칠기를 갖도록 사전 결정된 방식으로 제조될 수 있다. 따라서, 전류의 진폭에 대해 선택기 소자(16)의 전류 밀도 영역은 멤리스터 소자(14)에 비해 상대적으로 가변일 수 있다. 예를 들어, 전압(VIN)의 충분히 큰 진폭에 기인한 "온" 상태의 큰 전류 밀도 영역은 저항층(18) 양단의 전압(VIN)의 부분의 더 작은 드롭에 기여하며, 따라서 전압(VIN)이 판독 또는 기록 동작을 수행하는 멤리스터 소자(14) 양단에 주로 인가되는 것을 보장한다.
도 2는 ReRAM 디바이스(50)의 예를 도시한다. ReRAM 디바이스(50)는 도 1의 예에서 ReRAM 디바이스(10)의 일 예이며, 따라서, 본 명세서에서 설명되는 바와 같이, 동적 전류 밀도 영역에 기초하여, "온" 상태에서의 전류의 높은 진폭 및 높은 비선형성뿐만 아니라, "오프" 상태에서 낮은 누설 전류를 나타낼 수 있다. 도 1의 예의 ReRAM 디바이스와 관련하여 전술된 것과 마찬가지로, ReRAM 디바이스(50)는, 예를 들어 행 및 열의 어레이로 배열되는 복수의 ReRAM 디바이스(50)를 포함하는 ReRAM 메모리 시스템 내의 단일 메모리 셀에 대응할 수 있다.
ReRAM 디바이스(50)는 제 1 전극(52) 및 제 2 전극(54)을 포함한다. 제 1 및 제 2 전극(52 및 54)은 ReRAM 디바이스(50)를 통한 전류 흐름을 제공하기 위해 전압(예를 들어, 전압 VIN)을 수신하도록 구성된다. 예로서, 제 1 및 제 2 전극(52 및 54)은, 복수의 다른 ReRAM 디바이스(예를 들어, ReRAM 디바이스(50)와 동일하게 구성됨)와 각각 마찬가지로 연관될 수 있는 ReRAM 메모리 시스템에서 크로스바 어레이로 배열되는 각각의 행 및 열 도체와 전기적으로 결합되거나 이들의 일부가 되는 것, 즉, 이들과 통합될 수 있다.
또한, ReRAM 디바이스(50)는 제 1 전극(52) 위에 겹쳐지는 스위칭 층(56) 및 스위칭 층(56) 위에 겹쳐지는 플로팅 전극(58)을 포함한다. ReRAM 디바이스(50)의 층들의 "겹침(overlying)"은 도 2의 예에서 도시된 ReRAM 디바이스(50)의 배향과 관련된다. 그러나, ReRAM 디바이스(50)의 배향이 역전될 수 있다는 것을 이해해야 한다. 스위칭 층(56)은, ReRAM 디바이스(50)를 통해 흐르는 전류에 응답하여 디지털 비트가 스위칭 층(56)에 기록되고 스위칭 층(56)으로부터 판독될 수 있도록, 두 개의 로직 상태 중 하나를 갖는 디지털 비트를 저장하도록 구성되는 멤리스티브 재료에 대응할 수 있다. 플로팅 전극(58)은 스위칭 층(56)에 이온 또는 산소 공핍(vacancy)을 제공하고 연관된 선택기 소자(예를 들어, 선택기 소자(16))까지 ReRAM 디바이스(50)를 통한 전류 흐름을 용이하게 하기 위해 도체로서 구성된다. 도 2의 예에서, 스위칭 층(56) 및 플로팅 전극(58)은 집합적으로 멤리스터 소자(예컨대, 멤리스터 소자(14))에 대응할 수 있다. 도 2의 예에서의 ReRAM 디바이스(50)는 플로팅 전극(58)을 포함하는 것으로 도시되지만, 스위칭 층(56)이 선택기 소자와 직접 전기 접촉할 수 있도록 플로팅 전극(58)은 생략될 수 있다는 것을 이해해야 한다.
ReRAM 디바이스(50)는 또한 플로팅 전극(58) 위에 겹쳐지는 저항층(60)을 포함한다. 저항층(60)은 ReRAM 디바이스(50)를 통해 흐르는 전류에 대해 비저항을 제공하는 다양한 상이한 유형의 재료에 대응할 수 있다. 예로서, 저항층(60)은 반도체 재료 또는 전도성 재료의 얇은 층(예를 들어, 1-10 nm)일 수 있다. 예를 들어, 저항층(60)은 금속(예를 들어, 비정질 또는 다결정 Pt, Ti 또는 Ta), 전도성 산화물(예를 들어, TiOX, TaOX 또는 ZnO), 전도성 질화물(예를 들어, TiN, TaN, NbN 또는 AlN) 또는 반도체 재료(예를 들어, Si 또는 폴리-Si)일 수 있다. 이 재료는 스퍼터링, 증발, 화학 기상 증착(CVD), 원자 층 증착(ALD) 또는 다양한 다른 방법과 같은 다양한 종래의 증착 방법에 의해 증착될 수 있다. 저항층(60)은 장벽층(62)에 의해 제 2 전극(54)으로부터 분리된다. 예로서, 장벽층(62)은 터널링 장벽층 또는 인접 층과의 쇼트키 계면을 형성하는 층일 수 있다. 예를 들어, 장벽층(62)은 저항층(60)보다 큰 저항을 제공하기 위해 다양한 산화물, 탄화물 또는 질화물 절연 재료로 형성될 수 있다. 다른 예로서, 저항층(60)과 장벽층(62) 중 한쪽 또는 양쪽은 이방성 전기 전도를 나타내는 재료 또는 재료 세트로 형성될 수 있다. 또한, ReRAM 디바이스(50)는 제 1 전극(52), 스위칭 층(56), 플로팅 전극(58), 저항층(60) 및 장벽층(62)(예컨대, 제 2 전극(54)도 포함함)을 실질적으로 둘러싸는 층간 유전체(ILD) 재료(64)를 포함한다. 예로서, 장벽층(62)은 ILD 재료(64)와 통합되어, ILD 재료(64)가 저항층(60)과 제 2 전극(54)을 상호 연결함으로써 장벽층(62)을 형성하게 할 수 있다. 대안적으로, 장벽층(62)은 ILD 재료(64)와 상이한 재료로 형성될 수 있다.
도 2의 예에서, 저항층(60) 및 장벽층(62)은 전극들(52 및 54) 사이에서 저항층(60) 및 장벽층(62)의 축 방향 길이에 대한 횡단면 영역을 가지는데, 이것은 스위칭 층(56)(예를 들어, 플로팅 전극(58)도 포함함)의 횡단면 영역보다 더 크다. 본 명세서에서 설명될 때, "횡단면 영역"이라는 용어는 제 1 전극(52)과 제 2 전극(54) 사이에서 연장되는 축(66)을 따른 길이에 대한 ReRAM 디바이스(50)의 횡단면을 지칭하며, "축 방향 길이"는 제 1 전극(52)과 제 2 전극(54) 사이에서 연장되는 축(66)을 따른 길이를 지칭한다. 따라서, ReRAM 디바이스(50)를 통과하는 전류의 전류 밀도 영역은 저항층(60) 및 장벽층(62)에 대해 동적일 수 있으므로, "온" 상태에서의 매우 낮은 저항 및 높은 비선형을 제공한다.
도 3은 ReRAM 디바이스(50)의 전류 밀도 영역의 예시적 도면(100)을 도시한다. 전류/전압에 응답하는 저항층(60) 및 장벽층(62)의 전류 밀도 영역을 설명하기 위해 도 2의 예에서의 ReRAM 디바이스(50)가 도 3에서 다시 설명된다. 따라서, 도 2의 예에서 도시된 것과 동일한 참조번호가 도 3의 예에서 사용된다.
도면(100)은 ReRAM 디바이스(50)를 통해 흐르는 전류(IIN)를 제공하기 위해 제 1 전극(52)과 제 2 전극(54) 사이에 인가되는 전압(VIN)을 도시한다. 전류(IIN)는 전압(VIN)의 극성에 기초하여 제 1 전극(52)에서 제 2 전극(54)으로 흐르는 것으로 도시된다. 전류(IIN)는 ReRAM 디바이스(50)의 전체 횡단면 영역의 전류 밀도의 적분이 될 수 있다. 예로서, ReRAM 디바이스(50)는 전류가 다음과 같이 설명될 수 있도록 실질적으로 원통형으로 구성될 수 있다.
Figure pct00001
여기서, r은 저항층(60)의 반경이고,
J(V, r)은 전압 V(예를 들어, 전압 VIN)가 ReRAM 디바이스(50)에 인가되는 동안 위치 r에서의 전류 밀도이다.
따라서, 본 명세서에서 설명될 때 전류(IIN)의 흐름의 방향은 ReRAM 디바이스(50)를 통한 전류(IIN)의 전류 경로를 정의한다.
또한, 도면(100)은 제 1 그래프(102) 및 제 2 그래프(104)를 포함하는데, 각 그래프는 수평축 상의 반경(예를 들어, ReRAM 디바이스(50)의 전류 경로의 대략적 중심으로부터의 거리)에 대한 수직축 상의 저항층(60)과 장벽층(62) 사이의 계면의 평면에서의 전류 밀도를 도시한다. 그래프(102)는 전압 VIN_ 1으로 도시된 전압(VIN)의 제 1 진폭에 대응할 수 있고, 제 2 그래프(104)는 제 1 진폭 VIN_1보다 큰 전압 VIN_2으로 도시된 전압(VIN)의 제 2 진폭에 대응할 수 있다. 제 1 그래프(102)는 저항층(60)과 장벽층(62) 사이의 계면의 중심 근처와 전류 경로의 대략적 중심으로부터 증가되는 거리를 갖는 이 계면의 부분들 간의 더 큰 전류 밀도 차이로 인한 더 작은 전류 밀도 영역을 도시한다. 반대로, 제 2 그래프(104)는 도전 경로의 대략적 중심 근처와 도전 경로의 대략적 중심으로부터 더 큰 반경에서의 도전 경로의 부분들 간의 더 작은 전류 밀도 차이로 인한 더 큰 전류 밀도 영역을 나타낸다. 전압(VIN)의 더 큰 진폭에서의 전류 밀도 영역의 증가는, 60 및 62를 통한 전기 전도의 이방성의 대응하는 변화, 구체적으로, 즉 평면 내(in-plane) 대 평면 외(out-of-plane) 전기 전도의 비의 증가로 인해 발생한다.
따라서, 도 3의 예에서 도시된 바와 같이, ReRAM 디바이스(50)를 통한 전류(IIN)의 진폭이 증가함에 따라, 저항층(60) 및 장벽층(62)의 전류 밀도 영역 및 그에 따라 선택기 소자(16)의 전류 밀도 영역이 증가한다. 도 3의 예에서, 전류(IIN)는 제 1 전극(52)에서 제 2 전극(54)으로 ReRAM 디바이스(50)를 통과하는 큰 화살표(110)뿐만 아니라 큰 화살표(110)에서 더 먼 거리까지 저항층(60) 내에서 플로팅 전극(58)으로부터 확산되는 두 개의 더 작은 화살표(112)를 포함하는 것으로 도식적으로 표시된다. 따라서, 큰 화살표(110)는 전류 경로의 대략적 중심에서 스위칭 층(56)(및 플로팅 전극(58))의 부분을 통한 전류(IIN)의 전류 흐름을 도식적으로 나타내며, 더 작은 화살표(112)는 증가된 반경을 따라 저항층(60)(및 장벽층(62))의 주변으로 연장되는 저항층(60)(및 장벽층(62))의 부분을 통한 전류(IIN)의 전류 흐름을 도식적으로 나타낸다. 따라서, 도면(100)은 전류(IIN)의 진폭에 대한 동적 전류 밀도 영역을 나타낸다.
도 4는 ReRAM 디바이스(150)의 다른 예를 도시한다. ReRAM 디바이스(150)는 도 1의 예에서의 ReRAM 디바이스(10)의 다른 예이고, 따라서, 본 명세서에서 설명되는 바와 같이, 동적 전류 밀도 영역에 기초하여, "온" 상태에서의 전류의 높은 진폭 및 높은 비선형성뿐만 아니라, "오프" 상태에서 낮은 누설 전류를 나타낼 수 있다. 도 1의 예의 ReRAM 디바이스와 관련하여 전술된 것과 마찬가지로, ReRAM 디바이스(150)는, 예를 들어 행 및 열의 어레이로 배열되는 복수의 ReRAM 디바이스(150)를 포함하는 ReRAM 메모리 시스템 내의 단일 메모리 셀에 대응할 수 있다.
ReRAM 디바이스(150)는 제 1 전극(152) 및 제 2 전극(154)을 포함한다. 제 1 및 제 2 전극(152 및 154)은 ReRAM 디바이스(150)를 통한 전류 흐름을 제공하기 위해 전압(예를 들어, 전압 VIN)을 수신하도록 구성된다. 예로서, 제 1 및 제 2 전극(152 및 154)은, 복수의 다른 ReRAM 디바이스(예를 들어, ReRAM 디바이스(150)와 동일하게 구성됨)와 각각 마찬가지로 연관될 수 있는 ReRAM 메모리 시스템에서 크로스바 어레이로 배열되는 각각의 행 및 열 도체와 전기적으로 결합되거나 이들의 일부가 되는 것, 즉, 이들과 통합될 수 있다.
또한, ReRAM 디바이스(150)는 제 1 전극(152) 위에 겹쳐지는 스위칭 층(156) 및 스위칭 층(156) 위에 겹쳐지는 플로팅 전극(158)을 포함한다. 스위칭 층(156)은, ReRAM 디바이스(150)를 통해 흐르는 전류에 응답하여 디지털 비트가 스위칭 층(156)에 기록되고 스위칭 층(156)으로부터 판독될 수 있도록, 두 개의 로직 상태 중 하나를 갖는 디지털 비트를 저장하도록 구성되는 멤리스티브 재료에 대응할 수 있다. 플로팅 전극(158)은 연관된 선택기 소자(예를 들어, 선택기 소자(16))까지 ReRAM 디바이스(150)를 통한 전류 흐름을 용이하게 하기 위해 도체로서 구성된다. 도 4의 예에서, 스위칭 층(156) 및 플로팅 전극(158)은 집합적으로 멤리스터 소자(예컨대, 멤리스터 소자(14))에 대응할 수 있다.
ReRAM 디바이스(150)는 또한 플로팅 전극(158) 위에 겹쳐지는 저항층(160)을 포함한다. 저항층(160)은 장벽층(162)에 의해 제 2 전극(154)으로부터 분리된다. 또한, ReRAM 디바이스(150)는 제 1 전극(152), 스위칭 층(156), 플로팅 전극(158), 저항층(160) 및 장벽층(162)(예컨대, 제 2 전극(154)도 포함함)을 실질적으로 둘러싸는 층간 유전체(ILD) 재료(164)를 포함한다. 예로서, 장벽층(162)은 ILD 재료(164)와 통합되어, ILD 재료(164)가 저항층(160)과 제 2 전극(154)을 상호 연결함으로써 장벽층(162)을 형성하게 할 수 있다. 대안적으로, 장벽층(162)은 ILD 재료(164)와 상이한 재료로 형성될 수 있다.
제 2 전극(154), 저항층(160) 및 장벽층(162) 중 하나의 각각의 일부는 제 2 전극(154), 저항층(160) 및 장벽층(162)의 나머지 각각의 부분에 비해 상대적으로 축(165)을 따라 축 방향으로 연장되도록 배열된다. 도 4의 예에서, 축(165)에 대한 ReRAM 디바이스(150)의 횡단면은 점선(166)으로 도시되어 있다. 횡단면(166)은 플로팅 전극(158)의 일부를 통해 연장되고, 또한 저항층(160)의 일부, 장벽층(162)의 일부 및 제 2 전극(154)의 일부를 통해 연장된다. 도 4의 예에서, ReRAM 디바이스(150)는 저항층(160)의 일부와 플로팅 전극(158)을 상호 연결하는 절연체(168)를 더 포함한다. 따라서, 전류(IIN)의 증가하는 진폭에 응답하여, 작은 화살표(170)로 도시된 것처럼, 전류(IIN)는 저항층(160)의 일부로부터 장벽층(162)의 일부를 통해 제 2 전극(154)의 일부로 옆쪽 및 아래쪽으로(예를 들어, 전극들(152 및 154) 사이의 축 방향 길이에 대해 역평행한(anti-parellel) 벡터 성분을 가짐) 흐를 수 있다. 절연체(168)는, 예를 들어 CVD 또는 ALD와 같은 등각 성장(conformal growth) 방법을 사용하여 플로팅 전극(158)을 둘러싸는 절연 재료를 성장시키고 화학 기계적 연마(CMP)와 같은 평탄화 공정을 통해 플로팅 전극(158)의 상부에서 절연체(168)의 재료를 제거함으로써 형성될 수 있다. 따라서, 저항층(160), 장벽층(162) 및 제 2 전극(154)의 부분들의 배치에 기초하여, ReRAM 디바이스(150)를 통과하는 전류의 전류 밀도 영역은 저항층(160) 및 장벽층(162)에 대해 동적이 될 수 있어서, 도 2 및 도 3의 예에서 전술된 것과 마찬가지로 "온" 상태의 전류의 높은 진폭 및 높은 비선형성을 제공한다. ReRAM 디바이스(150)는 도 4의 예에 도시된 구성에 한정되지 않는다는 것을 이해하여야 한다. 예를 들어, 플로팅 층(158)이 생략되어, 저항층(160)은 스위칭 층(156) 위에 과도하게 겹쳐질 수 있고 절연체(168)는 스위칭 층(156)과 저항층(160)을 상호 연결하기 위해 실질적으로 스위칭 층(156)을 둘러 쌀 수 있다.
도 5는 ReRAM 디바이스(200)의 또 다른 예를 도시한다. ReRAM 디바이스(200)는 도 1의 예에서의 ReRAM 디바이스(10)의 다른 예이고, 따라서, 본 명세서에서 설명되는 바와 같이, 동적 전류 밀도 영역에 기초하여, "온" 상태에서의 전류의 높은 진폭 및 높은 비선형성뿐만 아니라, "오프" 상태에서 낮은 누설 전류를 나타낼 수 있다. 도 1의 예의 ReRAM 디바이스와 관련하여 전술된 것과 마찬가지로, ReRAM 디바이스(200)는, 예를 들어 행 및 열의 어레이로 배열되는 복수의 ReRAM 디바이스(200)를 포함하는 ReRAM 메모리 시스템 내의 단일 메모리 셀에 대응할 수 있다.
ReRAM 디바이스(200)는 제 1 전극(202) 및 제 2 전극(204)을 포함한다. 제 1 및 제 2 전극(202 및 204)은 ReRAM 디바이스(200)를 통한 전류 흐름을 제공하기 위해 전압(예를 들어, 전압 VIN)을 수신하도록 구성된다. 예로서, 제 1 및 제 2 전극(202 및 204)은, 복수의 다른 ReRAM 디바이스(예를 들어, ReRAM 디바이스(200)와 동일하게 구성됨)와 각각 마찬가지로 연관될 수 있는 ReRAM 메모리 시스템에서 크로스바 어레이로 배열되는 각각의 행 및 열 도체와 전기적으로 결합되거나 이들의 일부가 되는 것, 즉, 이들과 통합될 수 있다.
또한, ReRAM 디바이스(200)는 제 1 전극(202) 위에 겹쳐지는 스위칭 층(206) 및 스위칭 층(206) 위에 겹쳐지는 플로팅 전극(208)을 포함한다. 스위칭 층(206)은, ReRAM 디바이스(200)를 통해 흐르는 전류에 응답하여 디지털 비트가 스위칭 층(206)에 기록되고 스위칭 층(206)으로부터 판독될 수 있도록, 두 개의 로직 상태 중 하나를 갖는 디지털 비트를 저장하도록 구성되는 멤리스티브 재료에 대응할 수 있다. 플로팅 전극(208)은 연관된 선택기 소자(예를 들어, 선택기 소자(16))까지 ReRAM 디바이스(200)를 통한 전류 흐름을 용이하게 하기 위해 도체로서 구성된다. 도 5의 예에서, 스위칭 층(206) 및 플로팅 전극(208)은 집합적으로 멤리스터 소자(예컨대, 멤리스터 소자(14))에 대응할 수 있다.
ReRAM 디바이스(200)는 또한 플로팅 전극(208) 위에 겹쳐지는 저항층(210)을 포함한다. 저항층(210)은 장벽층(212)에 의해 제 2 전극(204)으로부터 분리된다. 또한, ReRAM 디바이스(200)는 제 1 전극(202), 스위칭 층(206), 플로팅 전극(208), 저항층(210) 및 장벽층(212)(예컨대, 제 2 전극(204)도 포함함)을 실질적으로 둘러싸는 층간 유전체(ILD) 재료(214)를 포함한다. 예로서, 장벽층(212)은 ILD 재료(214)와 통합되어, ILD 재료(164)가 저항층(210)과 제 2 전극(204)을 상호 연결함으로써 장벽층(212)을 형성하게 할 수 있다. 대안적으로, 장벽층(212)은 ILD 재료(214)와 상이한 재료로 형성될 수 있다.
도 4의 예에서 전술된 것과 마찬가지로, 제 2 전극(204), 저항층(210) 및 장벽층(212) 중 하나의 각각의 일부는 제 2 전극(204), 저항층(210) 및 장벽층(212)의 나머지 각각의 부분에 비해 상대적으로 축(215)을 따라 축 방향으로 평행하게 연장되도록 배열된다. 도 5의 예에서, 제 2 전극(204)의 일부는 제 2 전극(204)의 나머지 부분에 비해 상대적으로 축(215)에 역평행하게 연장된다. 또한, 저항층(210)의 일부는 저항층(210)의 나머지 부분에 비해 상대적으로 축(215)에 평행하게 연장되고, 장벽층(212)은 저항층(210)의 일부와 제 2 전극(204)의 일부를 상호 연결한다. 따라서, 저항층(210)의 일부 및 그에 따른 장벽층(212)의 일부는 제 2 전극(204)의 일부를 적어도 부분적으로 둘러싼다. 본 명세서에서 설명될 때, "적어도 부분적으로 둘러싼다"는 용어는, 저항층(210) 및 장벽층(212)의 하나 이상의 연속적인 부분이 각각 제 2 전극(204)의 일부에 대해 측방향으로(laterally) 배열되는 것을 지칭한다. 따라서, 저항층(210) 및 장벽층(212)의 부분들은, 제 2 전극(204)을 완전히 둘러싸도록 제 2 전극(204)의 일부 옆에 배치되어 있는 장벽층(212)과 저항층(210)의 작은 부분 사이에 임의의 변동(variation)을 갖도록 배치될 수 있다.
따라서, 전류(IIN)의 증가하는 진폭에 응답하여 작은 화살표(216)에 의해 도시된 바와 같이, 전류(IIN)는 저항층(210)의 일부로부터 장벽층(212)의 일부를 경유하여 제 2 전극(204)의 일부까지 위로(예를 들어, 축(215)에 대해 평행한 벡터 성분을 가짐) 그리고 측방향으로 흐를 수 있다. 따라서, 저항층(210), 장벽층(212) 및 제 2 전극(204)의 부분들의 배치에 기초하여, ReRAM 디바이스(200)를 통과하는 전류의 전류 밀도 영역은 저항층(210) 및 장벽층(212)에 대해 동적일 수 있으므로, 도 2 내지 도 4의 예에서 전술된 것과 마찬가지로 "온" 상태의 낮은 저항 및 높은 비선형성을 모두 제공한다.
ReRAM 디바이스(50, 150 및 200)는 도 2, 도 4 및 도 5의 각각의 예에 한정되지 않음을 이해해야 한다. 예를 들어, 전류 IIN의 진폭에 대한 동적인 전류 밀도 영역을 제공하기 위해, 저항층(60, 160, 210), 장벽층(62, 162, 212), 및 제 2 전극(54, 154, 204)의 배치의 다양한 추가 조합이 구현될 수 있다. 또 다른 예로서, ReRAM 디바이스(50, 150 및 200)는 본 명세서에서 전압 구동 디바이스로서 설명되지만, 대신에 전류 구동 디바이스로 구성될 수도 있다. 따라서, ReRAM 디바이스(50, 150 및 200)는 예로서 도시된 것이므로, 도 1의 예에서의 ReRAM 디바이스(10)는 다양한 방식으로 구성될 수 있다.
도 6은 ReRAM 메모리 시스템(250)을 도시한다. ReRAM 메모리 시스템(250)은, 데이터 센터 저장 장치, 서버, 데스크탑, 랩톱 및 태블릿 컴퓨터, 휴대용 전자 디바이스, 또는 다양한 다른 전자 디바이스와 같은 다양한 기업 및 소비자용 전자 제품 내의 메모리 시스템으로서 통합될 수 있다.
ReRAM 메모리 시스템(250)은 메모리 제어기(252)를 포함한다. 도 6의 예에서, 메모리 제어기(252)는, ReRAM 메모리 시스템(250)에 대한 판독/기록 동작을 위한 메모리 커맨드에 대응할 수 있는, 프로세서(도시되지 않음)로부터 제공되는 신호(DATA)를 수신한다. 따라서, 메모리 제어기(252)는, 판독/기록 동작과 관련된 주변 커맨드(MEM)를 생성하도록 구성된다. 대안적으로, 메모리 제어기(252)는 신호(DATA)를 생성하는 프로세서로서 구성될 수 있다. 도 6의 예에서, 메모리 제어기(252)는 주변 명령(MEM)을 행 주변 회로(254) 및 열 주변 회로(256)에 제공한다.
행 주변 회로(254)는, ReRAM 메모리 시스템(250)과 연관된 ReRAM 디바이스(258)의 어레이의 행에 각각 대응하는 다수(X개)(X는 양의 정수)의 메모리 행을 제어하도록 구성된다. 도 6의 예에서, 행은 R1 내지 RX로서 도시된다. 마찬가지로, 열 주변 회로(256)는 ReRAM 메모리 시스템(250)과 연관된 ReRAM 디바이스(258)의 어레이의 열에 각각 대응하는 다수(Y개)(Y는 양의 정수)의 메모리 열을 제어하도록 구성된다. 도 6의 예에서, 열은 C1 내지 CY로서 도시된다. 따라서, 행 및 열 주변 회로(254 및 256)는 각각의 행 및 열(R 및 C)의 전압 신호를 통해 ReRAM 메모리 시스템(250) 상의 ReRAM 디바이스(258)를 활성화 및 비활성화하여 판독 및 기록 동작을 위해 ReRAM 디바이스(258)의 각각을 선택하도록 구성된다. 전압 신호가 제공되는 행들 또는 열들 중 주어진 것 내의 다른 ReRAM 디바이스들(258)은 활성화(예를 들어, 선택기(16)가 "ON" 상태로 스위칭함)하기에 불충분한 전압 진폭을 갖는 것에 기초하여 선택되지 않은 채로 남아있을 수 있다. 이러한 ReRAM 디바이스(10)는 여전히 "스니크 경로" 전류를 겪을 수 있는데, 이것은 각각의 저항층(예를 들어, 저항층(18))에 의해 실질적으로 완화될 수 있다.
ReRAM 디바이스(258)의 각각은 도 2, 도 4 및 도 5의 각각의 예의 ReRAM 디바이스(50, 150 및 200)와 실질적으로 유사하게 구성될 수 있다. 따라서, 각각의 ReRAM 디바이스(258)는 크로스바 어레이로 배열된 직교하는 행 및 열 도체에 전기적으로 결합된 한 세트의 전극을 포함하므로, ReRAM 디바이스들(258) 중 주어진 하나의 전극 세트는 마찬가지로 각각의 행 및 각각의 열의 각각의 ReRAM 디바이스(258)와 도전적으로 결합된다. 예로서, 직교하는 행 및 열 도체 배열은 각각의 ReRAM 디바이스(258)의 전극이 될 수 있고, 전극은 행 및 열 도체와 일체가 될 수 있거나, 전극은 행 및 열 도체와 전기적으로 결합될 수 있다. 따라서, 각각의 ReRAM 디바이스(258)는 크로스바 어레이의 행 도체의 각각의 하나와 열 도체의 각각의 하나의 교차점에 배치될 수 있다. 또한, ReRAM 디바이스(258)는 디지털 비트를 저장하도록 구성된 멤리스터 소자 및 행 및 열 주변 회로(254 및 256)를 통해(각 행과 열에 제공된 전압을 통함) 판독 및/또는 기록 동작을 위한 ReRAM 디바이스(258)의 각각의 선택을 허용하도록 구성된 선택기 소자를 포함한다. 또한, 도 2, 도 4 및도 5의 각각의 예에서 ReRAM 디바이스(50, 150 및 200)와 관련하여 전술한 바와 같이, 각각의 ReRAM 디바이스(258)의 선택기 소자는 각 ReRAM 디바이스(258)의 전압에 대해 동적 전류 밀도 영역을 나타내어, 본 명세서에서 설명된 것처럼, 선택된 ReRAM 디바이스(258)를 통과하는 전류 및 선택되지 않은 ReRAM 디바이스(258)에서의 낮은 스니크 경로 전류를 허용할 수 있다.
전술한 것은 예시이다. 물론, 구성요소 또는 방법의 모든 가능한 조합을 설명하는 것은 불가능하지만, 당업자는 많은 추가 조합 및 순열이 가능하다는 것을 인식할 것이다. 따라서, 본 발명은 첨부된 청구 범위를 포함하여 본원의 범위 내에 있는 그러한 모든 변경, 수정 및 변형을 포함하는 것으로 의도된다. 또한, 본 명세서 또는 청구 범위가 "하나의", "제 1" 또는 "다른" 소자 또는 그 등가물을 기재하는 경우, 하나 이상의 그러한 소자를 포함하는 것으로 해석되어야 하며, 두 개 이상의 그러한 소자를 반드시 요구하거나 제외하지 않는 것으로 해석되어야 한다. 본원에 사용될 때, "포함한다"란 용어는 포함한다는 것을 의미하지만 이에 한정되지는 않으며, "포함하는"이란 용어는 포함하는 것을 의미하지만 이에 한정되지 않는다. "기초하여"라는 용어는 적어도 부분적으로 기초를 두고 있음을 의미한다.

Claims (15)

  1. 저항성 랜덤 액세스 메모리(resistive random access memory: ReRAM) 디바이스로서,
    전압을 수신하는 전극 세트와,
    상기 전압에 응답하여 상기 ReRAM 디바이스를 통해 흐르는 전류에 응답하여 메모리 상태를 저장하는 것과 판독하는 것 중 적어도 하나를 수행하는 멤리스터(memristor) 소자와,
    상기 전압에 대한 동적 전류 밀도 영역을 갖는 선택기 소자를 포함하는
    ReRAM 디바이스.
  2. 제 1 항에 있어서,
    상기 멤리스터 소자는 스위칭 층을 포함하고, 상기 선택기 소자는 저항층 및 장벽층을 포함하고, 상기 장벽층 및 상기 저항층의 각각은 상기 동적 전류 밀도 영역을 갖는
    ReRAM 디바이스.
  3. 제 2 항에 있어서,
    상기 저항층 및 상기 장벽층은 상기 전극 세트 사이에서 연장되는 축에 대한 횡단면 영역을 가지고, 상기 횡단면 영역은 상기 스위칭 층과 상기 저항층을 상호 연결하는 플로팅 전극과 상기 스위칭 층의 횡단면 영역 중 적어도 하나보다 더 큰
    ReRAM 디바이스.
  4. 제 2 항에 있어서,
    상기 전극 세트는 상기 장벽층에 의해 상기 저항층으로부터 분리되는 제 1 전극을 포함하고, 상기 제 1 전극, 상기 저항층 및 상기 장벽층의 각각의 일부는, 상기 제 1 전극, 상기 저항층 및 상기 장벽층의 각각의 나머지 부분에 비해 상대적으로 상기 전극 세트 사이에서 연장되는 축에 평행한 축 방향 길이를 따라 연장되어, 상기 장벽층의 일부가 상기 제 1 전극의 일부와 상기 저항층의 일부를 상호 연결하게 하는
    ReRAM 디바이스.
  5. 제 4 항에 있어서,
    상기 전극 세트 사이에서 연장되는 축에 대한 상기 ReRAM 디바이스의 횡단면은, 상기 스위칭 층과 상기 저항층을 상호 연결하는 플로팅 전극과 상기 스위칭 층 중 하나의 적어도 일부를 통해 연장되고, 상기 저항층의 일부 및 상기 제 1 전극의 일부를 통해 연장되며, 상기 ReRAM 디바이스는 상기 스위칭 층과 상기 플로팅 전극 중 하나와 상기 저항층의 일부를 상호 연결하는 절연체를 더 포함하는
    ReRAM 디바이스.
  6. 제 4 항에 있어서,
    상기 저항층의 일부 및 상기 장벽층의 일부는 상기 제 1 전극의 일부를 적어도 부분적으로 둘러싸는
    ReRAM 디바이스.
  7. 제 2 항에 있어서,
    상기 전극 세트는 상기 장벽층에 의해 상기 저항층으로부터 분리되는 제 1 전극을 포함하고, 상기 제 1 전극과 상기 저항층의 표면 중 적어도 하나는 상기 제 1 전극과 상기 저항층의 표면 중 적어도 하나의 각각의 표면적을 증가시키는 표면 거칠기를 갖도록 사전 결정된 방식으로 제조되는
    ReRAM 디바이스.
  8. 제 2 항에 있어서,
    상기 저항층과 상기 장벽층 중 적어도 하나는 전기적 이방성을 제공하는
    ReRAM 디바이스.
  9. 복수의 행 및 복수의 열의 크로스바 어레이로 배열된 복수의 제 1 항의 ReRAM 디바이스 포함하는 ReRAM 메모리 시스템으로서,
    상기 복수의 ReRAM 디바이스의 각각 내의 전극 세트는,
    상기 복수의 행의 각각에서 상기 복수의 ReRAM 디바이스의 각각과 연관되는 제 1 도체와,
    상기 제 1 도체에 대해 직각이고 상기 복수의 열의 각각에서 상기 복수의 ReRAM 디바이스의 각각과 연관되는 제 2 도체를 포함하는
    ReRAM 메모리 시스템.
  10. 저항성 랜덤 액세스 메모리(ReRAM) 디바이스로서,
    제 1 전극과,
    상기 제 1 전극 위에 겹쳐지고, 상기 ReRAM 디바이스를 통해 흐르는 전류에 응답하여 메모리 상태를 저장하는 것과 판독하는 것 중 적어도 하나를 수행하는 스위칭 층과,
    상기 스위칭 층과 전기적으로 결합되는 저항층과,
    상기 저항층 위에 겹쳐지는 장벽층 － 상기 장벽층 및 상기 저항층은 전류 경로와 평행한 상기 저항층 및 상기 장벽층의 축 방향 길이의 적어도 일부를 따르는 상기 제 1 전극으로부터 연장되는 축에 대한 횡단면 영역을 각각 가지며, 상기 횡단면 영역은 상기 스위칭 층의 각각의 횡단면 영역과 상이함 － 과,
    상기 장벽층 위에 겹쳐지고 상기 제 1 전극으로부터 상기 축이 연장되는 제 2 전극 － 상기 제 1 전극 및 제 2 전극은 상기 ReRAM 디바이스를 통해 전류를 제공하기 위해 전압을 수신함 － 을 포함하는
    ReRAM 디바이스.
  11. 제 10 항에 있어서,
    상기 장벽층 및 상기 저항층의 상기 축에 대한 횡단면 영역은, 상기 ReRAM 디바이스의 상기 제 1 전극 및 상기 제 2 전극에 인가된 전압에 대한 동적 전류 밀도 영역을 가능하게 하도록 제조되는
    ReRAM 디바이스.
  12. 제 10 항에 있어서,
    상기 저항층 및 상기 장벽층은 상기 장벽층 및 상기 저항층의 축 방향 길이를 따르는 상기 축에 대한 횡단면 영역을 가지며, 상기 횡단면 영역은 상기 스위칭 층과 상기 저항층을 상호 연결하는 플로팅 전극과 상기 스위칭 층 적어도 하나의 횡단면 영역보다 더 큰
    ReRAM 디바이스.
  13. 제 10 항에 있어서,
    상기 전극 세트는 상기 장벽층에 의해 상기 저항층으로부터 분리되는 제 1 전극을 포함하고, 상기 제 1 전극, 상기 저항층 및 상기 장벽층의 각각의 일부는, 상기 제 1 전극, 상기 저항층 및 상기 장벽층의 각각의 나머지 부분에 비해 상대적으로 상기 축에 평행한 축 방향 길이를 따라 연장되어, 상기 장벽층의 일부가 상기 제 1 전극의 일부와 상기 저항층의 일부를 상호 연결하게 하는
    ReRAM 디바이스.
  14. 복수의 행 및 복수의 열의 크로스바 어레이로 배열된 복수의 제 10 항의 ReRAM 디바이스 포함하는 ReRAM 메모리 시스템으로서,
    상기 제 1 전극은 상기 복수의 행의 각각에서 상기 복수의 ReRAM 디바이스의 각각과 연관되는 제 1 도체이고,
    상기 제 2 전극은 상기 제 1 도체에 대해 직각이고 상기 복수의 열의 각각에서 상기 복수의 ReRAM 디바이스의 각각과 연관되는 제 2 도체인
    ReRAM 메모리 시스템.
  15. 저항성 랜덤 액세스 메모리(ReRAM) 시스템으로서,
    복수의 행의 각각과 연관되는 복수의 행 도체와,
    상기 복수의 행 도체에 대해 수직으로 배열되고, 복수의 열의 각각과 연관되는 복수의 열 도체 － 상기 복수의 행 도체 및 상기 복수의 열 도체는 크로스바 어레이로 배열됨 － 와,
    상기 행 및 상기 열 내에서 어레이로 배열된 복수의 ReRAM 디바이스를 포함하되,
    상기 ReRAM 디바이스의 각각은,
    상기 복수의 행 도체의 각각과 상기 복수의 열 도체의 각각 사이에 제공된 전압에 응답하여 각각의 ReRAM 디바이스를 통해 흐르는 전류에 응답하여 메모리 상태를 저장하는 것과 판독하는 것 중 적어도 하나를 수행하는 멤리스터 소자와,
    상기 전류의 진폭에 대한 동적 전류 밀도 영역을 갖는 선택기 소자를 포함하는
    ReRAM 시스템.
KR1020177020790A 2015-01-26 2015-01-26 저항성 랜덤 액세스 메모리(ReRAM) 디바이스 KR20170107456A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/012898 WO2016122442A1 (en) 2015-01-26 2015-01-26 Resistive random access memory (reram) device

Publications (1)

Publication Number Publication Date
KR20170107456A true KR20170107456A (ko) 2017-09-25

Family

ID=56543874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020790A KR20170107456A (ko) 2015-01-26 2015-01-26 저항성 랜덤 액세스 메모리(ReRAM) 디바이스

Country Status (3)

Country Link
US (1) US20180006088A1 (ko)
KR (1) KR20170107456A (ko)
WO (1) WO2016122442A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210733A1 (ko) * 2020-04-13 2021-10-21 성균관대학교산학협력단 멤리스터 소자, 이의 제조방법 및 이를 포함하는 정보 저장 장치
KR20210151331A (ko) * 2020-06-05 2021-12-14 국민대학교산학협력단 멤리스터 소자 및 이를 이용한 컴퓨팅 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374013B2 (en) 2017-03-30 2019-08-06 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
TWI622997B (zh) * 2017-04-10 2018-05-01 旺宏電子股份有限公司 記憶體裝置、系統及其操作方法
CN110998731B (zh) * 2017-07-26 2023-04-14 香港科技大学 混合忆阻器/场效应晶体管存储器单元及其信息编码方法
US11430514B2 (en) 2021-01-12 2022-08-30 International Business Machines Corporation Setting an upper bound on RRAM resistance
CN117012250A (zh) * 2022-04-28 2023-11-07 华为技术有限公司 存储芯片、存储装置和电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
JP2011040483A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 抵抗変化メモリ
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8416604B2 (en) * 2010-01-26 2013-04-09 Industrial Cooperation Foundation Chonbuk National University Method of implementing memristor-based multilevel memory using reference resistor array
US20130140515A1 (en) * 2011-02-23 2013-06-06 Yoshio Kawashima Nonvolatile memory element and method of manufacturing the same
US9478638B2 (en) * 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210733A1 (ko) * 2020-04-13 2021-10-21 성균관대학교산학협력단 멤리스터 소자, 이의 제조방법 및 이를 포함하는 정보 저장 장치
KR20210151331A (ko) * 2020-06-05 2021-12-14 국민대학교산학협력단 멤리스터 소자 및 이를 이용한 컴퓨팅 장치

Also Published As

Publication number Publication date
US20180006088A1 (en) 2018-01-04
WO2016122442A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
KR20170107456A (ko) 저항성 랜덤 액세스 메모리(ReRAM) 디바이스
KR102407740B1 (ko) 저항성 메모리 아키텍처 및 디바이스들
US9997244B1 (en) RRAM-based authentication circuit
TWI537954B (zh) 使用於選擇或隔離記憶體單元之裝置及方法
US7936585B2 (en) Non-volatile memory cell with non-ohmic selection layer
KR100669313B1 (ko) 메모리 및 액세스 디바이스
US8772750B2 (en) Non-volatile memory elements and memory devices including the same
US9219098B2 (en) Electronic device having flash memory array formed in at different level than variable resistance memory cells
US9041129B2 (en) Semiconductor memory storage array device and method for fabricating the same
KR20140040830A (ko) 메모리 셀 구조들
JP2012523649A (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US10707271B2 (en) Memory cells having resistors and formation of the same
US8884264B2 (en) Variable resistance memory device
US9911789B2 (en) 1-Selector n-Resistor memristive devices
KR20100104860A (ko) 비휘발성 메모리 소자
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
KR20200076445A (ko) 메모리 소자 및 이를 포함하는 전자장치
EP3257082A1 (en) Multilayered memristors
KR20140086654A (ko) 가변 저항 메모리 장치 및 그 동작 방법
US9548449B2 (en) Conductive oxide random access memory (CORAM) cell and method of fabricating same
US20230140134A1 (en) Resistive random access memory device
US9214223B2 (en) Resistance memory device and memory apparatus and data processing system
US9230611B2 (en) Structure of a switching device in an array
WO2017052526A1 (en) Sidewall anti-cation-diffusion barrier
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid