TWI622997B - 記憶體裝置、系統及其操作方法 - Google Patents
記憶體裝置、系統及其操作方法 Download PDFInfo
- Publication number
- TWI622997B TWI622997B TW106111850A TW106111850A TWI622997B TW I622997 B TWI622997 B TW I622997B TW 106111850 A TW106111850 A TW 106111850A TW 106111850 A TW106111850 A TW 106111850A TW I622997 B TWI622997 B TW I622997B
- Authority
- TW
- Taiwan
- Prior art keywords
- selector
- memory
- level
- memory unit
- transistor
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種記憶體裝置,包括記憶體單元以及選擇器。記憶體單元用以儲存資料。選擇器耦接記憶體單元,選擇器具有可被設定成不同位準的可調式電性參數;其中當選擇器的可調式電性參數被設定成第一位準,選擇器回應致能的操作訊號而開啟,以允許記憶體單元中的資料被存取;當選擇器的可調式電性參數被設定成第二位準,選擇器在接收致能的操作訊號時維持關閉,以禁止記憶體單元中的資料被存取。
Description
本揭露是有關於一種記憶體裝置、系統及其操作方法。
電阻性記憶體,例如電阻性隨機存取記憶體(Resistive Random Access Memory, ReRAM),已廣泛地應用在各式電子產品中。電阻性記憶體包括多個記憶胞,各個記憶胞具有特定的電阻值以表示儲存的資料值,例如0或1。一般而言,對電阻性記憶體的記憶胞進行編程操作,可藉由改變記憶胞的電阻值來完成。
然而,電阻性記憶體中往往存在少數記憶胞無法經由編程操作而設定至預定的電阻值,使得記憶體中存在錯誤位元(failure bit)。由於這些錯誤位元通常是隨機發生且難以預測,如何有效抑制這些錯誤位元的影響,成為改善儲存裝置可靠度的關鍵。
本揭露是有關於一種記憶體裝置、記憶體系統及其操作方法。記憶體裝置包括記憶體單元以及選擇器。選擇器具有可被設定成不同位準的可調式電性參數。當選擇器的可調式電性參數被設定在第一位準,選擇器操作在一致能狀態。在此情況下,當記憶體單元被選取,選擇器將開啟,使得記憶體單元可被編程或讀取。另一方面,當選擇器的可調式電性參數被設定在第二位準,選擇器將操作在一非致能狀態。在此情況下,當記憶體單元被選取,選擇器將維持關閉,使得記憶體單元無法被存取。利用上述特性,控制電路可先從記憶體陣列中辨識出無法成功編程的記憶體單元,再將耦接此些無法成功編程的記憶體單元的選擇器設定成非致能狀態,以避免錯誤位元對儲存裝置的不利影響。此外,一旦選擇器被處於非致能狀態,記憶體裝置將操作在極低漏電流的條件,故可有效避免潛通道電流(sneak path current)的影響,並改善功率消耗。
根據本揭露之一實施例,提出一種記憶體裝置。記憶體裝置包括記憶體單元以及選擇器。記憶體單元用以儲存資料。選擇器耦接記憶體單元,選擇器具有可被設定成不同位準的可調式電性參數;其中當選擇器的可調式電性參數被設定成第一位準,選擇器回應致能(enabled)的操作訊號而開啟,以允許記憶體單元中的資料被存取;當選擇器的可調式電性參數被設定成第二位準,選擇器在接收致能的操作訊號時維持關閉,以禁止記憶體單元中的資料被存取。
根據本揭露之一實施例,提出一種記憶體系統。記憶體系統包括記憶體陣列以及控制電路。記憶體陣列包括多個記憶體裝置,各記憶體裝置包括記憶體單元以及選擇器。選擇器耦接至記憶體單元,選擇器具有可被設定成不同位準的可調式電性參數。控制電路耦接記憶體陣列,用以存取該些記憶體單元,並設定該些選擇器的可調式電性參數。其中當該些選擇器中的一特定選擇器的可調式電性參數被設定在第一位準,特定選擇器回應致能(enabled)的操作訊號而開啟,以允許該些記憶體單元中耦接特定選擇器的特定記憶體單元的資料被存取;當特定選擇器的可調式電性參數被設定在第二位準,特定選擇器在接收致能的操作訊號時維持關閉,以禁止特定記憶體單元中的資料被存取。
根據本揭露之一實施例,提出一種記憶體系統的操作方法。記憶體系統包括記憶體陣列,記憶體陣列包括多個記憶體裝置,各記憶體裝置包括記憶體單元以及選擇器,選擇器耦接記憶體單元,並具有可被設定成不同位準的可調式電性參數。所述之操作方法包括:讀取該些記憶體單元,以判斷該些記憶體單元是否通過編程操作;當判斷出該些記憶體單元中的一特定記憶體單元通過編程操作後,將該些選擇器中耦接特定記憶體單元的特定選擇器的可調式電性參數設定在第一位準,以控制特定選擇器在接收致能(enabled)的操作訊號被開啟,以允許特定記憶體單元中的資料被存取;當判斷出特定記憶體單元未通過編程操作,將特定選擇器的可調式電性參數設定在第二位準,以控制特定選擇器在接收致能的操作訊號時維持關閉,以禁止特定記憶體單元中的資料被存取。
為了對本揭露之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
以下係提出實施例進行詳細說明,實施例僅用以作為範例說明,並不會限縮本揭露欲保護之範圍。此外,實施例中之圖式係省略不必要之元件,以清楚顯示本揭露之技術特點。
第1圖繪示依照本揭露一實施例的記憶體裝置100的示意圖。記憶體裝置100可作為記憶體中的一記憶胞。記憶體裝置100包括記憶體單元102以及選擇器104。記憶體單元102用以儲存資料(例如使用者資料)。選擇器104耦接記憶體單元102。如第1圖所示,選擇器104與記憶體單元102串接,以形成「1S1R」的胞結構。選擇器104可被開啟或關閉。當選擇器104被開啟,記憶體單元102將可供外部電路存取;當選擇器104被關閉,記憶體單元102將不允許被外部電路存取。
需注意,雖然在第1圖中選擇器104與記憶體單元102呈現為「1S1R」的胞結構,但本揭露並不以此為限。記憶體裝置100可包括一或多個選擇器104以及一或多個記憶體單元102,以形成不同的胞結構,例如「2S1R」胞結構。
記憶體單元102可以是各種合適的儲存元件。以電阻式記憶體為例,記憶體單元102可被編程至特定的電阻狀態(例如高電阻狀態或低電阻狀態)以表示一特定的資料值(例如1或0)。在此情況下,表示資料值的電阻狀態可視為記憶體單元102的一資料狀態。
依照本揭露實施例,選擇器104具有可被設定成不同位準的一可調式電性參數。當選擇器104的可調式電性參數被設定成第一位準,選擇器104為致能狀態,選擇器104將回應致能的操作訊號而開啟,以允許記憶體單元102中的資料被存取。當選擇器104的可調式電性參數被設定成第二位準,選擇器104為非致能狀態,選擇器104在接收致能的操作訊號時仍維持關閉,以禁止記憶體單元102中的資料被存取。
在一些實施例中,操作訊號指的是用來選取欲存取的特定記憶體單元的訊號,像是字元線上的電壓。當選擇器104接受到的操作訊號為致能,表示耦接選擇器104的記憶體單元102被選擇讀取或編程;反之,當選擇器104接受到的操作訊號為非致能,表示耦接選擇器104的記憶體單元102未被選擇讀取或編程。
選擇器104的可調式電性參數可以是選擇器104的閥電壓(threshold voltage)、開啟電阻值(turn-on resistance)或其它適當的電性參數,端視選擇器104的實現方式而定。
在一些實施例中,選擇器104可由電晶體、二極體或其它可改變導通狀態的半導體結構來實現。舉例來說,選擇器104可由具有浮動閘(floating gate)或電荷捕捉(charge trapping)結構的電晶體來實現。藉由改變浮動閘或電荷捕捉結構上的電荷量,可調整選擇器104的閥電壓(可調式電性參數)位準。
第2A圖繪示依照本揭露一實施例的選擇器104的可調式電性參數的電流-電壓特性圖。在第2A圖的例子中,選擇器104的可調式電性參數是閥電壓。選擇器104的閥電壓可被設定在第一位準Vth1或是較高的第二位準Vth2。
致能的操作訊號的電壓位準為Vop。由於Vop>Vth1,故當選擇器104的閥電壓被設定在第一位準Vth1,選擇器104將回應致能的操作訊號而開啟。另一方面,由於Vop<Vth2,故當選擇器104的閥電壓被設定在第二位準Vth2,無論接收到的操作訊號是否為致能,選擇器104都會維持在關閉狀態。
第2B圖繪示依照本揭露另一實施例的選擇器104的可調式電性參數的電流-電壓特性圖。在第2B圖的例子中,選擇器104的可調式電性參數是開啟電阻值。選擇器104的開啟電阻值可以被設定在第一位準R1或是較高的第二位準R2。
致能的操作訊號的電壓位準為Vop。當選擇器104的開啟電阻值被設定在第一位準R1,選擇器104將回應致能的操作訊號而開啟。反之,當選擇器104的開啟電阻值被設定在第二位準R2,無論操作訊號是否為致能,選擇器104皆為關閉。
更一般地說,當選擇器104的可調式電性參數被設定在第一位準,選擇器104將處於致能狀態。當選擇器104的可調式電性參數被設定在第二位準,選擇器104將處於非致能狀態。在致能狀態下,選擇器104可回應操作訊號的變化而切換其導通狀態。因此,選擇器104可作為位址裝置(addressing device),可在記憶體單元102被選擇時開啟,以供記憶體單元102被存取。在非致能狀態下,選擇器104始終會維持關閉,且不會被所接收的操作訊號開啟。因此,選擇器104將禁止外部控制電路對記憶體單元102進行電性操作,例如讀取和寫入。
第3A圖繪示依照本揭露一實施例的記憶體系統300的示意圖。記憶體系統300包括記憶體陣列302以及控制電路304。
記憶體陣列302包括多個記憶體裝置306。各個記憶體裝置306包括至少一記憶體單元312以及至少一選擇器314。在一記憶體裝置306中,記憶體單元312用以儲存資料,選擇器314耦接至記憶體單元312,並具有可被設定成不同位準的一可調式電性參數。
控制電路304耦接記憶體陣列302。控制電路304可存取記憶體裝置306的記憶體單元312,並設定各個選擇器314的可調式電性參數。控制電路304可以是微控制器、微處理器、特定應用積體電路(Application-Specific Integrated Circuit, ASIC)或其他合適的硬體電路。
如第3A所示,控制電路304經由多條字元線308-1~308-m以及位元線310-1~310-n連接至記憶體陣列302。控制電路304可解碼一存取要求,並對字元線308-1~308-m以及位元線310-1~310-n施加適當的偏壓進行選取,以對記憶體陣列302中特定位置的特定記憶體單元312進行讀取、寫入(編程)等電性操作。
控制電路304亦可各別地對不同選擇器314的可調式電性參數進行設定。因此,不同的選擇器314可能被設定在致能狀態或非致能狀態。舉例來說,控制電路304會先讀取記憶體陣列302中的記憶體單元312,以辨識哪些記憶體單元312是無法被成功編程的錯誤位元,哪些是可被成功編程的健康位元(healthy bit)。
耦接錯誤位元的記憶體單元312的選擇器314將被控制電路304設定在非致能狀態(即,可調式電性參數被設定在第二位準),以避免錯誤位元被存取,並且減低錯誤位元造成的漏電流。
另一方面,耦接健康位元的記憶體單元312的選擇器314將被控制電路304設定在致能狀態(即,可調式電性參數被設定在第一位準),讓健康位元的記憶體單元312可在正常電性條件下被存取。
第3B圖繪示第3A圖中某一記憶體裝置306的一例電路圖。如第3B圖所示,記憶體裝置306包括記憶體單元312以及選擇器314。記憶體單元312耦接在一特定位元線310(例如第3A圖位元線310-1~310-n中的某一條位元線)和選擇器314之間。
選擇器314包括一電晶體M1。電晶體M1具有耦接一字元線308(例如第3A圖字元線308-1~308-m中的某一條字元線)的控制端(如閘極)、耦接記憶體單元312第一端(如汲極)、以及耦接一偏壓源316的第二端(如源極)。字元線308用以傳遞操作訊號。當施加於字元線308上的操作訊號為致能(例如具有高電位),表示耦接此字元線308的記憶體裝置306被控制電路304選擇作進一步電性操作;反之,當施加於字元線308上的操作訊號為非致能(例如具有低電位),表示耦接此字元線308的記憶體裝置306未被控制電路304選擇。
當選擇器314處於非致能狀態,電晶體M1的閥電壓被設定在第二位準,使得電晶體M1始終為關閉,且不被操作訊號開啟。在此情況下,當記憶體單元312被控制電路304選擇,控制電路304只會偵測到極微弱的電流(或極高的電阻),此極微弱的電流和對應資料狀態的感測電流相比,約低4個數量級。因此,控制電路304可辨識出極微弱的電流是因為非致能狀態造成,且和記憶體單元312的資料狀態無關。
當選擇器314處於致能狀態,電晶體M1的閥電壓將被設定成第一位準。在此情況下,電晶體M1可回應致能的操作訊號而開啟,並回應非致能的操作訊號而關閉。當電晶體M1被開啟,記憶體單元312將允許被存取。
在一實施例中,控制電路304可對電晶體M1執行一熱載子注入(hot carrier injection)或一弗勒-諾登穿透(Fowler-Nordheim tunneling)操作,以將電晶體M1的閥電壓從第一位準調整至第二位準。所述之第二位準例如高於第一位準。
需注意的是,雖然上述例子中記憶體裝置306是以第3B圖的電路架構來實現,但本揭露並不以此為限。本揭露各實施例所描述的記憶體裝置皆適合作為記憶體系統300的記憶體裝置306。
第4圖繪示依照本揭露一實施例的記憶體系統300的操作方法的流程圖。
在步驟402,控制電路304讀取記憶體陣列302中的多個記憶體單元312,以判斷該些記憶體單元312是否通過一編程操作。
編程操作可包括一或多個編程步驟,用以將記憶體單元312設定至預定的資料狀態。當一記憶體單元312通過編程操作,表示該記憶體單元312在經過編程操作處理後,已成功地被編程至預定的資料狀態。通過編程操作的記憶體單元312被視為健康位元。反之,當一記憶體單元312未通過編程操作,表示該記憶體單元312在經過編程操作處理後,並無法被編程至預定的資料狀態。無法通過編程操作的記憶體單元312被視為錯誤位元。
在步驟404,針對記憶體陣列302中通過編程操作的一或多個記憶體單元312(健康位元),控制電路304將耦接此一或多個通過編程操作的記憶體單元312的選擇器314的可調式電性參數設定在第一位準。
在步驟406,針對記憶體陣列302中未通過編程操作的一或多個記憶體單元312(錯誤位元),控制電路304將耦接此一或多個未通過編程操作的記憶體單元312的選擇器314的可調式電性參數設定在第二位準。
承前所述,當選擇器314的可調式電性參數被設定在第一位準,選擇器314將操作在致能狀態,此時選擇器314將回應操作訊號的變化而切換其導通狀態;當選擇器314的可調式電性參數被設定在第二位準,選擇器314將操作在非致能狀態,選擇器104始終維持在關閉狀態,且不會被所接收的操作訊號開啟。
透過上述方式,記憶體陣列302中無法被成功編程的記憶體單元306(錯誤位元)將因為選擇器314被設定成非致能狀態而無法被存取。因此,可避免錯誤位元對儲存裝置的不利影響。此外,一旦選擇器314被設定成非致能狀態,選擇器314相當於斷路,故可有效解決漏電流的問題。
在一實施例中,可在記憶體的製造過程中執行如第4圖的流程,以預先將記憶體陣列中的錯誤位元設定成非致能狀態。又一實施例中,控制電路304可週期地或回應觸發事件而執行如第4圖的流程。
為幫助理解,以下將配合第5圖及第6A-6C圖描述一例示且非限定實施例的更多細節。
第5圖繪示依照本揭露一實施例的記憶體系統300的操作方法的流程圖。第6A-6C圖繪示依照本揭露一實施例的記憶體系統300的操作波形圖。在此例子中,記憶體裝置306是以第3B圖所示的電路結構來實現,其中電晶體M1例如是一浮動閘電晶體,記憶體單元312是一電阻式記憶體的儲存元件。
如第5圖所示,在步驟502,作為選擇器314的浮動閘電晶體在正常條件下製造,使各選擇器314初始地操作在致能狀態。在此情況下,各選擇器314的可調式電性參數(閥電壓)被設定在第一位準,例如約0.6伏特。
在步驟504,控制電路304對記憶體單元312執行編程操作。編程操作例如包括將記憶體單元312編程至「設定(SET)」狀態的操作、及/或將記憶體單元312編程至「重置(RESET)」狀態的操作。
請參考第3B圖和第6A圖,若編程操作是屬於SET狀態的編程,在第一期間T1,控制電路304將位元線308的電壓Vg設定在高於第一位準Vth1’的位準,例如1.2伏特,並將偏壓源316的電壓Vs設定在1.5伏特或更高。在此偏壓條件下,選擇器314被開啟,且記憶體單元312 被編程至SET狀態。
請參考第3B圖和第6B圖,若編程操作是屬於RESET狀態的編程,在第一期間T1,控制電路304將電壓Vg設定在高於第一位準Vth1’的位準,例如1.2伏特,並將位元線310電壓Vb設定在1.5伏特或更高。在此偏壓條件下,選擇器314被開啟,且記憶體單元312被編程至RESET狀態。
在步驟506,控制電路304對記憶體單元312執行編程後讀取。接著在步驟508,控制電路304針對各別的記憶體單元312判斷是否成功通過編程操作。
請再次參考第3B圖和第6A圖,若在步驟504所執行的編程操作是屬於SET狀態的編程,在第二期間T2,控制電路304將電壓Vg設定在高於第一位準Vth1’位準,例如1.2伏特,並將電壓Vb設定在低位準,例如0.1、0.3或0.5伏特。在此偏壓條件下,選擇器314被開啟,且記憶體單元312被讀取。控制電路304可根據感測電流的大小判斷記憶體單元312是否處於對應SET狀態的低電阻值,例如30K歐姆。舉例來說,一旦控制電路304偵測到感測電流的大小約為20~50微安培(μA),則判斷記憶體單元312成功被編程至SET狀態。反之,則判斷記憶體單元312未通過編程操作。
請再次參考第3B圖和第6B圖,若在步驟504所執行的編程操作是屬於RESET狀態的編程,在第二期間T2,控制電路304將電壓Vg設定在高於第一位準Vth1’的位準,例如1.2伏特、並將電壓Vb設定在低位準,例如0.1、0.3或0.5伏特。在此偏壓條件下,選擇器314被開啟,且記憶體單元312被讀取。控制電路304可根據感測電流的大小判斷記憶體單元312是否處於對應RESET狀態的高電阻值,例如100K歐姆。舉例來說,一旦控制電路304偵測到感測電流的大小約為1~5微安培,則判斷記憶體單元312成功被編程至RESET狀態。反之,則判斷記憶體單元312未通過編程操作。
在步驟510,在判斷出記憶體單元312通過編程操作之後,控制電路304將維持選擇器314的閥電壓在第一位準Vth1’。 也就是說,當記憶體單元312被視為健康位元,耦接該記憶體單元312的選擇器314將被設定在致能狀態。
在步驟512,在判斷出記憶體單元312未通過編程操作之後,控制電路304將選擇器314的閥電壓切換至第二位準。也就是說,當記憶體單元312被視為錯誤位元,耦接該記憶體單元312的選擇器314將被設定在非致能狀態。
在一實施例中,控制電路304可在電晶體M1的第二端(源極端)執行熱載子注入操作,使選擇器314的閥電壓提升至第二位準,例如1.8伏特。
請參考第6C圖,選擇器314在進入非致能狀態後,其閥電壓將被設定在高於字元線電壓Vg的一第二位準Vth2’。故即便電壓Vg在第三期間T3(編程操作期間)和第四期間T4(讀取操作期間)為致能(例如1.2伏特),電晶體M1皆維持關閉,使得控制電路304只會偵測到非常低的感測電流,約數奈安培(nA)至微微安培(pA)。
第7圖繪示依照本揭露一實施例的記憶體單元312的資料狀態的示意圖。
承前所述,控制電路304可根據感測電流判斷記憶體單元312的資料狀態。在此例中,記憶體單元312操作上具有兩個可能的資料狀態S1和S2,各用以呈現一特定的資料值(例如0或1)。一旦耦接此記憶體單元312的選擇器314關閉,控制電路304以正常電性條件讀取此記憶體單元312將只會偵測到極微弱(相較於對應資料狀態的感測電流)的感測電流,進而辨識出一非致能狀態S0。此一非致能狀態S0並不會被視為用以表示一特定資料值的資料狀態。換言之,當一記憶體單元312被選取,耦接此記憶體單元312的選擇器314可藉由改變其可調式電性參數,以引入一無關儲存資料的非致能狀態S0。在非致能狀態S0下,記憶體單元312將無法以正常的電性條件作存取。
需注意的是,雖然第7圖中記憶體單元312僅具有兩個資料狀態S1和S2,但本揭露並不以此為限。在一些實施例中,記憶體單元312可包括多於兩個的資料狀態,例如四個可能的資料狀態。
綜上所述,本揭露提出之記憶體裝置包括記憶體單元以及選擇器。選擇器具有可被設定成不同位準的可調式電性參數。當選擇器的可調式電性參數被設定在第一位準,選擇器操作在一致能狀態。在此情況下,當記憶體單元被選取,選擇器將開啟,使得記憶體單元可被編程或讀取。另一方面,當選擇器的可調式電性參數被設定在第二位準,選擇器將操作在一非致能狀態。在此情況下,當記憶體單元被選取,選擇器將維持關閉,使得記憶體單元無法被存取。利用上述特性,控制電路可先從記憶體陣列中辨識出無法成功編程的記憶體單元,再將耦接此些無法成功編程的記憶體單元的選擇器設定成非致能狀態,以避免錯誤位元對儲存裝置的不利影響。此外,一旦選擇器被處於非致能狀態,記憶體裝置將操作在極低漏電流的條件,故可有效避免潛通道電流(sneak path current)的影響,並改善功率消耗。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作各種之更動與潤飾。因此,本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體裝置
102‧‧‧記憶體單元
104‧‧‧選擇器
Vth1、R1、Vth1’‧‧‧可調式電性參數的第一位準
Vth2、R2、Vth2’‧‧‧可調式電性參數的第二位準
Vop‧‧‧致能的操作訊號的電壓位準
302‧‧‧記憶體陣列
304‧‧‧控制電路
306‧‧‧記憶體裝置
308-1~308-m、308‧‧‧字元線
310-1~310-n、310‧‧‧位元線
312‧‧‧記憶體單元
314‧‧‧選擇器
316‧‧‧偏壓源
M1‧‧‧電晶體
Vg、Vs、Vb‧‧‧電壓
402、404、406、502、504、506、508、510、512‧‧‧步驟
T1‧‧‧第一期間
T2‧‧‧第二期間
T3‧‧‧第三期間
T4‧‧‧第四期間
S1、S2‧‧‧資料狀態
S0‧‧‧非致能狀態
102‧‧‧記憶體單元
104‧‧‧選擇器
Vth1、R1、Vth1’‧‧‧可調式電性參數的第一位準
Vth2、R2、Vth2’‧‧‧可調式電性參數的第二位準
Vop‧‧‧致能的操作訊號的電壓位準
302‧‧‧記憶體陣列
304‧‧‧控制電路
306‧‧‧記憶體裝置
308-1~308-m、308‧‧‧字元線
310-1~310-n、310‧‧‧位元線
312‧‧‧記憶體單元
314‧‧‧選擇器
316‧‧‧偏壓源
M1‧‧‧電晶體
Vg、Vs、Vb‧‧‧電壓
402、404、406、502、504、506、508、510、512‧‧‧步驟
T1‧‧‧第一期間
T2‧‧‧第二期間
T3‧‧‧第三期間
T4‧‧‧第四期間
S1、S2‧‧‧資料狀態
S0‧‧‧非致能狀態
第1圖繪示依照本揭露一實施例的記憶體裝置的示意圖。 第2A圖繪示依照本揭露一實施例的選擇器的可調式電性參數的電流-電壓特性圖。 第2B圖繪示依照本揭露另一實施例的選擇器的可調式電性參數的電流-電壓特性圖。 第3A圖繪示依照本揭露一實施例的記憶體系統的示意圖。 第3B圖繪示記憶體裝置的一例電路圖。 第4圖繪示依照本揭露一實施例的記憶體系統的操作方法的流程圖。 第5圖繪示依照本揭露一實施例的記憶體系統的操作方法的流程圖。 第6A-6C圖繪示依照本揭露一實施例的記憶體系統的操作波形圖。 第7圖繪示依照本揭露一實施例的記憶體單元的資料狀態的示意圖。
Claims (10)
- 一種記憶體裝置,包括: 一記憶體單元,用以儲存一資料;以及 一選擇器,耦接該記憶體單元,該選擇器具有可被設定成不同位準的一可調式電性參數; 其中當該選擇器的該可調式電性參數被設定成一第一位準,該選擇器回應致能的一操作訊號而開啟,以允許該記憶體單元中的該資料被存取;當該選擇器的該可調式電性參數被設定成一第二位準,該選擇器在接收致能的該操作訊號時維持關閉,以禁止該記憶體單元中的該資料被存取。
- 如申請專利範圍第1項所述之記憶體裝置,其中該選擇器包括一電晶體,該可調式電性參數係該電晶體的一閥電壓 ,該電晶體具有耦接一字元線的一控制端、耦接該記憶體單元一第一端、以及耦接一偏壓源的一第二端,該字元線用以傳遞該操作訊號; 其中當該電晶體的該閥電壓被設定成該第二位準,該電晶體被關閉,且不被該操作訊號開啟; 當該電晶體的該閥電壓被設定成該第一位準,該電晶體回應致能的該操作訊號而開啟,並回應非致能的該操作訊號而關閉,該第二位準係高於該第一位準。
- 如申請專利範圍第2項所述之記憶體裝置,其中該電晶體被執行一熱載子注入或弗勒-諾登穿透操作,使得該電晶體的該閥電壓從該第一位準調整至該第二位準。
- 如申請專利範圍第1項所述之記憶體裝置,其中當該記憶體單元未通過一編程操作,該選擇器的該可調式電性參數被設定在該第二位準。
- 一種記憶體系統,包括: 一記憶體陣列,包括複數個記憶體裝置,各該記憶體裝置包括: 一記憶體單元;以及 一選擇器,耦接至該記憶體單元,該選擇器具有可被設定成不同位準的一可調式電性參數;以及 一控制電路,耦接該記憶體陣列,用以存取該些記憶體單元,並設定該些選擇器的該些可調式電性參數; 其中當該些選擇器中的一特定選擇器的該可調式電性參數被設定在一第一位準,該特定選擇器回應致能的一操作訊號而開啟,以允許該些記憶體單元中耦接該特定選擇器的一特定記憶體單元的資料被存取;當該特定選擇器的該可調式電性參數被設定在一第二位準,該特定選擇器在接收致能的該操作訊號時維持關閉,以禁止該特定記憶體單元中的該資料被存取。
- 如申請專利範圍第5項所述之記憶體系統,其中該特定選擇器包括一電晶體,該可調式電性參數係該電晶體的一閥電壓,該電晶體具有耦接一字元線的一控制端、耦接該特定記憶體單元一第一端、以及耦接一偏壓源的一第二端,該字元線用以傳遞該操作訊號; 其中當該電晶體的該閥電壓被設定成該第二位準,該電晶體被關閉,且不被該操作訊號開啟; 當該電晶體的該閥電壓被設定成該第一位準,該電晶體回應致能的該操作訊號而開啟,並回應非致能的該操作訊號而關閉,該第二位準係高於該第一位準。
- 如申請專利範圍第6項所述之記憶體系統,其中該控制電路更用以對該電晶體執行一熱載子注入或一弗勒-諾登穿透操作,以將該電晶體的該閥電壓從該第一位準調整至該第二位準。
- 如申請專利範圍第5項所述之記憶體系統,其中該控制電路更用以: 讀取該些記憶體單元,以判斷該些記憶體單元是否通過一編程操作;以及 針對該些記憶體單元中未通過該編程操作的一第一記憶體單元,將該些選擇器中耦接該第一記憶體單元的一第一選擇器的該可調式電性參數設定在該第二位準。
- 如申請專利範圍第8項所述之記憶體系統,其中該控制電路更用以: 針對該些記憶體單元中通過該編程操作的一第二記憶體單元,將該些選擇器中耦接該第二記憶體單元的一第二選擇器的該可調式電性參數設定在該第一位準。
- 一種記憶體系統的操作方法,該記憶體系統包括一記憶體陣列,該記憶體陣列包括複數個記憶體裝置,各該記憶體裝置包括一記憶體單元以及一選擇器,該選擇器耦接該記憶體單元,並具有可被設定成不同位準的一可調式電性參數,該操作方法包括: 讀取該些記憶體單元,以判斷該些記憶體單元是否通過一編程操作; 當判斷出該些記憶體單元中的一特定記憶體單元通過該編程操作,將該些選擇器中耦接該特定記憶體單元的一特定選擇器的該可調式電性參數設定在一第一位準,以控制該特定選擇器在接收致能的一操作訊號時被開啟,以允許該特定記憶體單元中的一資料被存取;以及 當判斷出該特定記憶體單元未通過該編程操作,將該特定選擇器的該可調式電性參數設定在一第二位準,以控制該特定選擇器在接收致能的該操作訊號時維持關閉,以禁止該特定記憶體單元中的該資料被存取。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106111850A TWI622997B (zh) | 2017-04-10 | 2017-04-10 | 記憶體裝置、系統及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106111850A TWI622997B (zh) | 2017-04-10 | 2017-04-10 | 記憶體裝置、系統及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI622997B true TWI622997B (zh) | 2018-05-01 |
TW201837908A TW201837908A (zh) | 2018-10-16 |
Family
ID=62951398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106111850A TWI622997B (zh) | 2017-04-10 | 2017-04-10 | 記憶體裝置、系統及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI622997B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140209892A1 (en) * | 2012-04-12 | 2014-07-31 | Charles Kuo | Selector for low voltage embedded memory |
US8958234B2 (en) * | 2011-04-04 | 2015-02-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Selector type electronic device functioning by ionic conduction |
US20160064391A1 (en) * | 2014-08-26 | 2016-03-03 | Qualcomm Incorporated | Dynamic random access memory cell including a ferroelectric capacitor |
US9355736B1 (en) * | 2010-01-19 | 2016-05-31 | Perumal Ratnam | Vertical memory cells and methods of operation |
WO2016122442A1 (en) * | 2015-01-26 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Resistive random access memory (reram) device |
WO2016130117A1 (en) * | 2015-02-11 | 2016-08-18 | Hewlett Packard Enterprise Development Lp | Nonvolatile memory crossbar array |
US20160267970A1 (en) * | 2013-10-29 | 2016-09-15 | Hewlett Packard Enterprise Development Lp | Resistive crosspoint memory array sensing |
US20170062522A1 (en) * | 2015-08-27 | 2017-03-02 | Intermolecular, Inc. | Combining Materials in Different Components of Selector Elements of Integrated Circuits |
-
2017
- 2017-04-10 TW TW106111850A patent/TWI622997B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355736B1 (en) * | 2010-01-19 | 2016-05-31 | Perumal Ratnam | Vertical memory cells and methods of operation |
US8958234B2 (en) * | 2011-04-04 | 2015-02-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Selector type electronic device functioning by ionic conduction |
US20140209892A1 (en) * | 2012-04-12 | 2014-07-31 | Charles Kuo | Selector for low voltage embedded memory |
US20160267970A1 (en) * | 2013-10-29 | 2016-09-15 | Hewlett Packard Enterprise Development Lp | Resistive crosspoint memory array sensing |
US20160064391A1 (en) * | 2014-08-26 | 2016-03-03 | Qualcomm Incorporated | Dynamic random access memory cell including a ferroelectric capacitor |
WO2016122442A1 (en) * | 2015-01-26 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Resistive random access memory (reram) device |
WO2016130117A1 (en) * | 2015-02-11 | 2016-08-18 | Hewlett Packard Enterprise Development Lp | Nonvolatile memory crossbar array |
US20170062522A1 (en) * | 2015-08-27 | 2017-03-02 | Intermolecular, Inc. | Combining Materials in Different Components of Selector Elements of Integrated Circuits |
Also Published As
Publication number | Publication date |
---|---|
TW201837908A (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8031516B2 (en) | Writing memory cells exhibiting threshold switch behavior | |
CN110544500B (zh) | 随机码产生器及相关随机码产生方法 | |
JP2008071473A (ja) | 相変化メモリの読み出し障害検知センサ | |
US9230679B2 (en) | Apparatuses and methods for sensing fuse states | |
US10031792B2 (en) | Flash memory | |
TWI646538B (zh) | 雙位元3t高密度mtprom陣列及其操作方法 | |
CN107210062B (zh) | 用于铁电存储器中的数据感测的参考电压的设置 | |
KR101666537B1 (ko) | 기억 회로 | |
TW201915714A (zh) | 具差動記憶胞之隨機碼產生器及相關控制方法 | |
KR102389259B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US9401207B2 (en) | Pseudo SRAM using resistive elements for non-volatile storage | |
US10319438B2 (en) | Memory with margin current addition and related methods | |
US9911491B2 (en) | Determining a resistance state of a cell in a crossbar memory array | |
CN104051349A (zh) | 具有非易失性存储器压力抑制的集成电路系统及制造方法 | |
TWI622997B (zh) | 記憶體裝置、系統及其操作方法 | |
US10553644B2 (en) | Test circuit block, variable resistance memory device including the same, and method of forming the variable resistance memory device | |
KR102119179B1 (ko) | 반도체 장치 및 그 동작 방법 | |
US9991000B2 (en) | Memory with margin current addition and related methods | |
CN108733305B (zh) | 存储器装置、系统及其操作方法 | |
US11177010B1 (en) | Bitcell for data redundancy | |
US10490272B2 (en) | Operating method of resistive memory element | |
US20090027969A1 (en) | Method of using hot-carrier-injection degradation as a programmable fuse/switch | |
US10074424B1 (en) | Memory device, system and operating method thereof | |
JP2019179799A (ja) | 半導体記憶装置 | |
CN109753830B (zh) | 物理不可克隆函数编码的产生方法及其产生的装置 |