CN102194994A - 双极存储单元、包括其的存储器件及其操作和制造方法 - Google Patents

双极存储单元、包括其的存储器件及其操作和制造方法 Download PDF

Info

Publication number
CN102194994A
CN102194994A CN2011100591366A CN201110059136A CN102194994A CN 102194994 A CN102194994 A CN 102194994A CN 2011100591366 A CN2011100591366 A CN 2011100591366A CN 201110059136 A CN201110059136 A CN 201110059136A CN 102194994 A CN102194994 A CN 102194994A
Authority
CN
China
Prior art keywords
bipolar
accumulation layer
layer
oxide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100591366A
Other languages
English (en)
Inventor
金昌桢
金英培
许智贤
李东洙
张晚
李昌范
李承烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102194994A publication Critical patent/CN102194994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种双极存储单元、包括其的存储器件及其操作和制造方法。该双极存储单元包括具有相反编程方向的两个双极存储层。所述两个双极存储层可经由设置在它们之间的中间电极彼此连接。所述两个双极存储层可具有相同的结构或者相对的结构。

Description

双极存储单元、包括其的存储器件及其操作和制造方法
技术领域
示例实施例涉及双极存储单元以及包括该双极存储单元的存储器。示例实施例涉及包括双极存储单元的存储器的操作和制造方法。
背景技术
电阻存储器基于电阻在特定的电压下显著改变的材料(例如，过渡金属氧化物)的电阻改变而运行。即，当大于或者等于置位电压的电压被施加到电阻改变材料时，该电阻改变材料的电阻减小。这被称为导通(ON)状态。另外，当大于或者等于复位电压的电压被施加到电阻改变材料时，该电阻改变材料的电阻增大。这被称为截止(OFF)状态。
通常，电阻存储器包括具有电阻改变层的存储节点和电连接到该存储节点的开关器件。该开关器件控制对存储节点的信息访问。
对各种非易失性存储器件(例如，如上所述的电阻存储器)的高集成度和/或高性能的需求增加。
发明内容
示例实施例涉及双极存储单元和包括该双极存储单元的存储器件。示例实施例涉及包括双极存储单元的存储器件的操作和制造方法。
提供了一种表现优良的性能并可以高度集成的存储单元以及包括该存储单元的存储器件。
还提供了所述存储器件的操作和制造方法。
另外的方面将部分地在下面的描述中阐述，部分地将通过所述描述显而易见，或者可通过实施呈现的示例实施例来了解。
根据示例实施例，存储单元包括第一双极存储层和连接到所述第一双极存储层的第二双极存储层，其中，第一双极存储层和第二双极存储层具有相反的编程方向。存储单元可以是双极存储单元。
第一双极存储层的置位电压和复位电压可以分别是正电压和负电压，第二双极存储层的置位电压和复位电压可以分别是负电压和正电压。第一双极存储层的复位电压的绝对值可以大于或等于第一双极存储层的置位电压的绝对值，第二双极存储层的复位电压的绝对值可以大于或等于第二双极存储层的置位电压的绝对值。
第二双极存储层可具有如下的结构，该结构与第一双极存储层的结构相同或者与第一双极存储层倒转的结构相同。第一双极存储层可设置在第一电极和中间电极之间，第二双极存储层可设置在中间电极和第二电极之间。
第一双极存储层可包括第一基础层和第一有源层，第二双极存储层可包括第二基础层和第二有源层，其中，第一基础层和第二基础层比第一有源层和第二有源层更靠近中间电极，或者反之亦可。
中间电极可以是离子源层，或者第一电极和第二电极是离子源层。
第一双极存储层和第二双极存储层中的至少一个可包括金属氧化物。所述金属氧化物包括从由氧化钛、氧化镍、氧化铜、氧化钴、氧化铪、氧化锆、氧化锌、氧化钨、氧化铌、氧化钛镍、氧化锂镍、氧化铝、氧化铟锌、氧化钒、氧化锶锆、氧化锶钛、氧化铬、氧化铁、氧化钽、Pr-Ca-Mn-O以及它们的组合所构成的组中选择的至少一种材料。
第一存储单元可具有双向开关特性，所述交叉点存储器件被配置为不带有具有开关特性的额外的元件而工作。
根据示例实施例，交叉点存储器件包括：多个第一电极，具有布线形状并被彼此平行地排列；多个第二电极，具有布线形状并被彼此平行地排列，以与所述多个第一电极交叉。第一存储单元，位于第一电极和第二电极之间的各个交叉点处。第一存储单元可包括顺序地堆叠的第一双极存储层和第二双极存储层。第一双极存储层和第二双极存储层具有相反的编程方向。
第一双极存储层的置位电压的符号可与第二双极存储层的置位电压的符号相反，第一双极存储层的复位电压的符号可与第二双极存储层的复位电压的符号相反。第一双极存储层的复位电压的绝对值可大于或等于第二双极存储层的置位电压的绝对值，第二双极存储层的复位电压的绝对值可大于或等于第一双极存储层的置位电压的绝对值。
第一双极存储层和第二双极存储层可具有单层结构或者多层结构。第一双极存储层和第二双极存储层可具有多层结构，第二双极存储层具有第一双极存储层倒转的结构。
中间电极设置在第一双极存储层和第二双极存储层之间。中间电极可以是离子源层，或者第一电极和第二电极是离子源层。
第一双极存储层和第二双极存储层中的至少一个可包括金属氧化物。所述金属氧化物可包括从由氧化钛、氧化镍、氧化铜、氧化钴、氧化铪、氧化锆、氧化锌、氧化钨、氧化铌、氧化钛镍、氧化锂镍、氧化铝、氧化铟锌、氧化钒、氧化锶锆、氧化锶钛、氧化铬、氧化铁、氧化钽、Pr-Ca-Mn-O(PCMO)以及它们的组合所构成的组中选择的至少一种材料。
交叉点存储器件还可包括：多个第三电极，具有布线形状并被彼此平行地排列，以与所述多个第二电极交叉；第二存储单元，位于第二电极和第三电极之间的各个交叉点处。第二存储单元可包括顺序地堆叠的第三双极存储层和第四双极存储层。第三双极存储层与第四双极存储层具有相反的编程方向。
第三双极存储层可具有与第一双极存储层的编程方向相同的编程方向，第四双极存储层具有与第二双极存储层的编程方向相同的编程方向。第三双极存储层可具有与第一双极存储层的编程方向相反的编程方向，第四双极存储层具有与第二双极存储层的编程方向相反的编程方向。
第一存储单元和第二存储单元各自可具有双向开关特性，交叉点存储器件可被配置为不带有具有开关特性的额外的元件而工作。
附图说明
通过下面结合附图对实施例进行的描述，这些和/或其他方面将会变得更加易于理解，附图中：
图1到图3是示出根据示例实施例的双极存储单元的剖视图；
图4A是示出根据示例实施例的具有Pt/TaOX/Ta2O5/Pt结构的存储元件的剖视图；
图4B是示出图4A的存储元件的电压-电流特性的曲线图；
图5A是示出根据示例实施例的具有Pt/Ta2O5/TaOX/Pt结构的存储元件的剖视图；
图5B是示出图5A的存储元件的电压-电流特性的曲线图；
图6A是示出根据示例实施例的具有Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构的双极存储单元的剖视图；
图6B是示出图6A的双极存储单元的电压-电流特性的曲线图；
图7是示出根据示例实施例的存储器件的透视图；
图8A到图8C是示出根据示例实施例的存储器件的制造方法的透视图；
图9A到图9C是示出根据示例实施例的存储器件的制造方法的透视图。
具体实施方式
现在将参照示出示例实施例的附图来更充分地描述各种示例实施例。
应当理解，当元件被指出“连接到”或“结合到”另一元件时，该元件可直接连接到或直接结合到该另一元件，或者可以存在中间元件。相反，当元件被指出“直接连接到”或“直接结合到”另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应当理解，虽然在这里可使用术语第一、第二等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
可在这里使用诸如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等空间关系术语来容易地描述图中所示的一个元件或特征与其他元件或特征的关系。应当理解，除了附图中描述的方位以外，空间关系术语还意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为在其他元件或特征“下方”或“之下”的元件的方位随后将被定位在其他元件或特征的“上方”。因此，示例性术语“在...下方”可以包括“在...上方”和“在...下方”两种方位。装置可以位于另外的方位(旋转90度或者在其他方位)，进而这里使用的空间关系描述符应该被相应地解释。
这里使用的术语仅仅是为了描述特定的示例实施例，而非意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照剖视图来描述示例实施例，所述剖视图是示例实施例的理想化示例实施例(和中间结构)的示意图。这样，预计会出现例如由制造技术和/或公差引起的图示的形状变化。因此，本发明的示例实施例不应该被解释为局限于在此示出的区域的具体形状，而应该包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘通常具有倒圆或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的埋区可导致在埋区和通过其发生注入的表面之间的区域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制本发明的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相同的意思，而不是理想地或者过于形式化地解释它们的意思。
在附图中，为清楚起见，夸大了层和区域的厚度。在附图中，相同的标号表示相同的元件。
示例实施例涉及双极存储单元和包括该双极存储单元的存储器件。示例实施例涉及包括双极存储单元的存储器件的操作和制造方法。
图1是示出根据示例实施例的双极存储单元的剖视图。
参照图1，双极存储单元可包括彼此连接的第一双极存储层M1和第二双极存储层M2。第一双极存储层M1可设置在第一电极E1和中间电极N1之间，第二双极存储层M2可设置在中间电极N1和第二电极E2之间。换句话说，第一双极存储层M1、中间电极N1和第二双极存储层M2可顺序地堆叠在第一电极E1和第二电极E2之间。
第一双极存储层M1和第二双极存储层M2可具有相反的编程方向。例如，当第一双极存储层M1的置位电压和复位电压分别是正电压和负电压时，第二双极存储层M2的置位电压和复位电压可以分别是负电压和正电压。在这种情况下，第二双极存储层M2的复位电压可以大于或者等于第一双极存储层M1的置位电压，第二双极存储层M2的置位电压可以大于或等于第一双极存储层M1的复位电压。
第一双极存储层M1的复位电压的绝对值可以大于或等于第一双极存储层M1的置位电压，第二双极存储层M2的复位电压的绝对值可以大于或等于第二双极存储层M2的置位电压。这样，当通过连接具有相反编程方向的第一双极存储层M1和第二双极存储层M2两者来形成单个双极存储单元时，双极存储单元可具有双极存储特性和双向(two-way)开关特性，这将在随后详细描述。
第一双极存储层M1和第二双极存储层M2可以是电阻存储元件。在这种情况下，第一双极存储层M1和第二双极存储层M2可包括氧化物电阻器。氧化物电阻器可以是金属氧化物电阻器或者电阻随着施加电压变化的可变电阻器。详细地说，第一双极存储层M1和第二双极存储层M2中的至少一个可由从由氧化钛、氧化镍、氧化铜、氧化钴、氧化铪、氧化锆、氧化锌、氧化钨、氧化铌、氧化钛镍(Ti-Ni oxide)、氧化锂镍(Li-Ni oxide)、氧化铝、氧化铟锌、氧化钒、氧化锶锆(Sr-Zr oxide)、氧化锶钛(Sr-Ti oxide)、氧化铬、氧化铁、氧化钽以及它们的组合所构成的组中选择的至少一种材料形成。这些材料可根据形成条件而具有单极或双极特性。在示例实施例中，这些材料被认为具有双极特性。第一双极存储层M1和第二双极存储层M2的材料不限于上面的材料。例如，第一双极存储层M1和第二双极存储层M2可由Pr-Ca-Mn-O(镨-钙-锰-氧，PCMO)和具有双极特性的其他材料形成，或者可包括从由Pr-Ca-Mn-O和其他双极材料构成的组中选择的至少一种材料。
第一电极E1和第二电极E2可由通常用于半导体器件领域的电极材料形成，并且可具有单层结构或者多层结构。例如，第一电极E1和第二电极E2可包括从由铂(Pt)、金(Au)、钯(Pd)、铱(Ir)、银(Ag)、镍(Ni)、铝(Al)、钼(Mo)、铜(Cu)和它们的组合所构成的组中选择的一种材料。第一电极E1和第二电极E2的材料和结构可以相同或者不同。中间电极N1可由通常用于半导体器件领域的电极材料形成。与第一电极E1和第二电极E2相似，中间电极N1可具有单层结构或者多层结构。例如，中间电极N1可包括从由铂(Pt)、金(Au)、钯(Pd)、铱(Ir)、银(Ag)、镍(Ni)、铝(Al)、钼(Mo)、铜(Cu)和它们的组合所构成的组中选择的一种材料。中间电极N1可由与第一电极E1和第二电极E2的材料相同或不同的材料形成。
编程电压可被施加在第一电极E1和第二电极E2之间，中间电极N1可以是浮置电极。
可以使用使第一双极存储层M1和第二双极存储层M2具有相反的编程方向的各种方法。例如，中间电极N1与第一电极E1和第二电极E2可由不同的材料形成。在这种情况下，中间电极N1可以是包括离子源材料的离子源层。在本示例中，中间电极N1是相对于第一双极存储层M1的上电极并且是相对于第二双极存储层M2的下电极。因此，当负电压和正电压分别被施加到第一电极E1和第二电极E2时，可相对于第一双极存储层M1将正电压施加到中间电极N1，可相对于第二双极存储层M2将负电压施加到中间电极N1。即，分别被施加到作为相对于第一双极存储层M1的离子源层的中间电极N1和作为相对于第二双极存储层M2的离子源层的中间电极N1的电压具有相反的符号。由于编程方向可根据施加到所述离子源层(中间电极N1)的电压确定，第一双极存储层M1和第二双极存储层M2可具有相反的编程方向。在这点上，第一双极存储层M1和第二双极存储层M2可以是具有单层结构的相同层。详细地说，双极存储单元可具有Pt/PCMO/Cu/PCMO/Pt结构。在这方面，Pt(铂)层是第一电极E1和第二电极E2，Cu层(离子源层)是中间电极N1，PCMO层是第一双极存储层M1和第二双极存储层M2。
第一双极存储层M1和第二双极存储层M2可具有多层结构。在本示例中，第一双极存储层M1和第二双极存储层M2两者可具有相同的堆叠结构。
可选择地，第一电极E1和第二电极E2可代替中间电极N1形成为离子源层。即使在这种情况下，分别被施加到作为相对于第一双极存储层M1的离子源层的第一电极E1和作为相对于第二双极存储层M2的离子源层的第二电极E2的电压具有相反的符号。因此，第一双极存储层M1和第二双极存储层M2可具有相反的编程方向。例如，双极存储单元可具有Cu/PCMO/Pt/PCMO/Cu结构。在这方面，Cu层(离子源层)是第一电极E1和第二电极E2，Pt层是中间电极N1。第一双极存储层M1和第二双极存储层M2还可通过利用其他各种方法而具有相反的编程方向。例如，如果第一双极存储层M1和第二双极存储层M2被形成为具有多层结构，但如果第二双极存储层M2具有相对于第一双极存储层M1倒转的结构，则第一双极存储层M1和第二双极存储层M2的编程方向可以彼此相反，这将在下面参照图2和图3来描述。
图2是示出根据示例实施例的双极存储单元的剖视图。
参照图2，第一双极存储层M1′可具有第一有源层10a和第一基础层20a在其中顺序堆叠的结构。第二双极存储层M2′可具有第二基础层20b和第二有源层10b在其中顺序堆叠的结构。第一有源层10a可设置在第一电极E1和第一基础层20a之间，第二有源层10b可设置在第二基础层20b和第二电极E2之间。第一基础层20a和第一有源层10a可由同一族的氧化物形成。类似地，第二基础层20b和第二有源层10b可由同一族的氧化物形成。第一双极存储层M1′和第二双极存储层M2′可由同一族的氧化物形成。第二有源层10b可由与第一有源层10a相同的材料形成，第二基础层20b可由与第一基础层20a相同的材料形成。在这种情况下，第二双极存储层M2′可具有将第一双极存储层M1′上下倒转的结构(即，倒转的结构)。
第一有源层10a和第二有源层10b的氧含量可以高于第一基础层20a和第二基础层20b的氧含量。第一有源层10a和第二有源层10b可具有理论配比组成(stoichiometric composition)，或者接近于理论配比组成的组成。例如，当第一基础层20a和第二基础层20b是TaOx层(其中，x＜2.5)时，第一有源层10a和第二有源层10b可以是Ta2O5层。第一基础层20a和第二基础层20b以及第一有源层10a和第二有源层10b不限于氧化钽，因此可以是其他各种材料。例如，第一基础层20a和第二基础层20b以及第一有源层10a和第二有源层10b可由其他各种氧化物(例如，氧化钛或者氧化锆)形成。在本示例实施例中，已经描述了第一双极存储层M1′和第二双极存储层M2′由同一族的氧化物形成的情况，但是第一双极存储层M1′和第二双极存储层M2′可以由不同族的氧化物形成。另外，第一基础层20a和第二基础层20b以及第一有源层10a和第二有源层10b可由不同族的氧化物形成。第一双极存储层M1′和第二双极存储层M2′的电阻改变特性可通过第一有源层10a和第二有源层10b而不是通过第一基础层20a和第二基础层20b来确定。
第一基础层20a和第二基础层20b可具有几纳米到几百纳米(nm)(例如，几十nm)的厚度。第一有源层10a和第二有源层10b可具有几nm(例如，小于大约5nm)的厚度。
如图2中所示，当第二双极存储层M2′具有第一双极存储层M1′倒转的结构时，第一双极存储层M1′和第二双极存储层M2′可具有相反的编程方向。在这种情况下，没有必要将中间电极N1或者第一电极E1和第二电极E2形成为离子源层。因此，第一电极E1和第二电极E2及中间电极N1可由相同的材料形成。
在图2中，第一有源层10a和第一基础层20a的位置可以倒转，第二基础层20b和第二有源层10b的位置也可以倒转，如图3中所示。
参照图3，第一有源层10a可以设置在第一基础层20a和中间电极N1之间，第二有源层10b可以设置在第二基础层20b和中间电极N1之间。在这种情况下，第二双极存储层M2″可具有第一双极存储层M1″倒转的结构。因此，第一双极存储层M1″和第二双极存储层M2″可具有相反的编程方向。
如上所述，两个双极存储层连接以具有相反的编程方向的双极存储单元可具有双极存储特性和双向(two-way)开关特性。即，即使没有形成另外的开关元件，也可实现如同形成双向(two-way)开关元件一样的效果，这将参照图4到图6来详细描述。
图4A是示出具有Pt/TaOX/Ta2O5/Pt结构的存储元件的剖视图，图4B是示出图4A的Pt/TaOX/Ta2O5/Pt结构的电压-电流特性的曲线图。
在TaOx层中，x小于2.5。即，TaOx层的氧含量小于Ta2O5层的氧含量，这与在图5A和图6A中相同。在图4B中，电压V是通过从施加到图4A的上面的Pt的电压V1减去施加到图4A的下面的Pt的电压V2而获得的值。当施加到下面的Pt的电压V2是0V时，图4B的电压V与施加到上面的Pt的电压V1相同。
参照图4A到图4B，Pt/TaOX/Ta2O5/Pt结构示出了双极存储元件的电压电流特性。在这点上，复位电压是正电压，置位电压是负电压。当复位电压被施加到双极存储元件时，Pt/TaOX/Ta2O5/Pt结构从低电阻态(即，ON态)被改变为高电阻态(即，OFF态)。当置位电压被施加到双极存储元件时，Pt/TaOX/Ta2O5/Pt结构从高电阻态(即，OFF态)被改变成低电阻态(即，ON态)。
图5A是示出具有Pt/Ta2O5/TaOX/Pt结构的存储元件的剖视图，图5B是示出图5A的Pt/Ta2O5/TaOX/Pt结构的电压-电流特性的曲线图。
在图5B中，电压V是通过从施加到图5A的上面的Pt的电压V1减去施加到图5A的下面的Pt的电压V2而获得的值。
在图5A的Pt/Ta2O5/TaOX/Pt结构中，图4A的TaOX层的位置和Ta2O5层的位置被倒转。图5B示出双极存储元件的电压电流特性(类似于图4B)，但是复位电压的位置和置位电压的位置倒转。即，在图5B中，复位电压是负电压，置位电压是正电压。由于TaOX层的位置和Ta2O5层的位置在图4A中倒转，置位电压的位置(符号)和复位电压的位置(符号)反转。图4A的存储元件的结构和图5A的存储元件的结构具有相反的编程方向。
图6A是示出具有Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构的双极存储单元的剖视图。即，图6A的Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构是图4A的Pt/TaOX/Ta2O5/Pt结构和图5A的Pt/Ta2O5/TaOX/Pt结构在其中彼此连接的结构。在这点上，下面的Ta2O5/TaOX与上面的TaOX/Ta2O5共用中间电极Pt。该结构是根据示例性实施例的双极存储单元的示例。以下，从上面的Pt到中间的Pt的区域被称为上单元部分CP1，从中间的Pt到下面的Pt的区域被称为下单元部分CP2。上单元部分CP1对应于图4A的Pt/TaOX/Ta2O5/Pt结构，下单元部分CP2对应于图5A的Pt/Ta2O5/TaOX/Pt结构。
图6B是示出图6A的Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构的电压-电流特性的曲线图。
在图6B中，电压V是通过从施加到图6A的上面的Pt的电压V1减去施加到图6A的下面的Pt的电压V2而获得的值。没有另外的电压施加到中间的Pt。即，中间的Pt是浮置的。下面关于图6B的描述包括关于根据示例实施例的双极存储器的操作方法的描述。
参照图6A和图6B，可以看出，Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构示出了双极存储特性和双向(two-way)开关特性。Pt/Ta2O5/TaOX/Pt/TaOX/Ta2O5/Pt结构结构示出了基于0V的双向双极存储特性和整流特性。点①和②分别对应于第一复位(Reset 1)和第一置位(Set 1)，点③和④分别对应于第二复位(Reset 2)和第二置位(Set 2)。电流在点②和点④之间几乎不流动。点②和点④可分别对应于第一置位(Set 1)和第二置位(Set 2)，还可分别对应于第一阈值电压和第二阈值电压。
可在点①或点③附近确定写入电压，可在点①和点④之间或者在点②和点③之间确定读取电压。在点②和点④之间电流基本不流动的区域可以是禁止区域。禁止区域可以是用于正常存储操作的窗口。详细地说，当用于读取/写入/擦除的工作电流施加到设定的存储单元时，与禁止区域对应的电压被施加到其他存储单元，从而防止工作电流流到不期望的路径。因此，正常的存储操作是可以的，所述其他存储单元可保持它们的初始状态。禁止区域通常通过使用双向(two-way)开关元件形成。然而，在本示例实施例中，具有相反编程方向的两个双极存储元件被连接，因此，即使没有形成另外的开关元件，也可实现如同形成双向(two-way)开关元件一样的效果。
如上所描述的，通过连接存储元件和开关元件来形成传统的存储单元。在这种情况下，因为存储元件和开关元件具有不同的个体特性，所以可能难以匹配这两种特性。这种难度可能随着器件高度集成而变得更加严重。例如，关于高度集成的器件，为了获得存储元件的正常的电阻改变特性，需要通过增大开关元件的尺寸(宽度)来增大开关元件的正向电流密度，从而启用存储元件的编程。这样，当开关元件的尺寸(宽度)需要增大时，存储器件的尺寸缩小会变得困难，且制造工艺不会容易。然而，根据示例实施例，因为具有相反编程方向的两个双极存储元件彼此连接，即使没有形成另外的开关元件，也可实现如同形成开关元件一样的效果。因此，为了满足开关元件的要求的负担可以显著减小。因此，可以更容易地开发高度集成的存储器件。
以下，将详细描述图6B的置位过程和复位过程。
在图6B的第一曲线G1到第四曲线G4中，上单元部分CP1和下单元部分CP2的状态可以在下面的表1中示出。
  G1   G2   G3   G4
上单元部分CP1   ON   OFF   ON   ON
下单元部分CP2   ON   ON   ON   OFF
表1
当上单元部分CP1和下单元部分CP2在ON(导通)状态且当电压从0V沿正(+)方向增加时，电压电流特性遵循第一曲线G1。当施加第一复位电压时，电压电流特性可遵循第二曲线G2。这是第一复位(Reset 1)操作。关于这点，上单元部分CP1可被改变为OFF状态。在这种状态下，当电压沿负(-)方向增加时，上单元部分CP1在第一置位电压可被改变为ON状态。这是第一置位(Set 1)操作，电压电流特性可遵循第三曲线G3。当电压沿负(-)方向进一步增加时，下单元部分CP2可在第二复位电压被改变为OFF状态。这是第二复位(Reset 2)操作，电压电流特性可遵循第四曲线G4。在这种状态下，当电压沿正(+)方向再次增加时，下单元部分CP2在第二置位电压可被改变为ON状态。这是第二置位(Set 2)操作，电压电流特性可遵循第一曲线G1。
第一复位(Reset 1)是类似于图4B的复位操作的操作，上单元部分CP1在所述第一复位中复位。然而，由于上单元部分CP1和下单元部分CP2在图6A中彼此串联连接，所以第一复位电压可以大于图4B的复位电压。因此，当它们均处于ON(导通)状态时，电压被分离地分散到上单元部分CP1和下单元部分CP2中。因此，使图6A中的上单元部分CP1复位所需的电压可以大于使图4A的结构复位所需的电压。第一置位(Set 1)是类似于图4B的所述置位的操作，上单元部分CP1在所述第一置位中被置位。由于第一置位(Set 1)操作在上单元部分CP1和下单元部分CP2分别处于OFF状态和ON状态时执行，因此第一置位电压可以近似于图4B的置位电压。因此，电压在处于高电阻态的上单元部分CP1中集中。
第二复位(Reset 2)是可类似于图5B的复位操作的操作，下单元部分CP2在所述第二复位中复位。由于上面描述的第一复位电压大于图4B的复位电压，所以第二复位电压的绝对值可以大于图5B的复位电压。第二置位(Set2)是可类似于图5B的所述置位操作的操作，下单元部分CP2在第二置位中被置位。由于上面描述的第一置位电压近似于图4B的置位电压，所以第二置位电压可以近似于图5B的置位电压。
当图4B的复位电压大于或者等于图5B的置位电压时且当图4B的置位电压大于或者等于图5B的复位电压时，图6B的曲线可以容易地获得。另外，当图4B的复位电压的绝对值大于或者等于其置位电压的绝对值时且当图5B的复位电压的绝对值大于或者等于其置位电压的绝对值时，可以容易地获得图6B的曲线。在图1到图3中，当第一双极存储层M1、M1′和M1″的置位电压和复位电压分别是正电压和负电压且当第二双极存储层M2、M2′和M2″的置位电压和复位电压分别是负电压和正电压时，第二双极存储层M2、M2′和M2″的复位电压可以大于或者等于第一双极存储层M1、M1′和M1″的置位电压，第二双极存储层M2、M2′和M2″的置位电压可以大于或者等于第一双极存储层M1、M1′和M1″的复位电压。另外，第二双极存储层M2、M2′和M2″的复位电压的绝对值可以大于或者其置位电压的绝对值，第一双极存储层M1、M1′和M1″的复位电压的绝对值可以大于或者等于其置位电压的绝对值。
然而，如上所描述的，由于图6B的第一复位电压大于图4B的所述复位电压，即使当图4B的复位电压小于图5B的置位电压时，类似于在图6B的右侧上的曲线G1和G2的特性的特性可通过连接图4A的结构和图5A的结构而获得。类似地，即使当图4B的置位电压小于图5B的复位电压时，类似于在图6B的左侧的曲线G3和G4的特性的特性可通过连接图4A的结构和图5A的结构而获得。因此，在图1到图3中，当第一双极存储层M1、M1′和M1″的置位电压和复位电压分别是正电压和负电压且当第二双极存储层M2、M2′和M2″的置位电压和复位电压分别是负电压和正电压时，第二双极存储层M2、M2′和M2″的的复位电压可以小于第一双极存储层M1、M1′和M1″的置位电压，第二双极存储层M2、M2′和M2″的置位电压可以小于第一双极存储层M1、M1′和M1″的复位电压。另外，第二双极存储层M2、M2′和M2″的复位电压的绝对值可以小于其置位电压的绝对值，第一双极存储层M1、M1′和M1″的复位电压的绝对值可以小于其置位电压的绝对值。
图7是示出根据示例实施例的包括存储单元的存储器件的透视图。
本示例实施例的存储器件是多层交叉点存储器件。然而，示例实施例不限于此。
参照图7，具有布线形状的多个第一电极E10可以彼此平行地排列。第一电极E10可沿第一方向延伸，例如，沿x轴方向。具有布线形状的多个第二电极E20可以彼此平行地布置，以与多个第一电极E10隔开。第二电极E20和第一电极E10可彼此交叉。例如，第二电极E20和第一电极E10可以彼此垂直地排列。在这种情况下，第二电极E20可以如图7中所示沿y轴方向延伸。第一电极E10和第二电极E20的方向可以颠倒，第一电极E10和第二电极E20的形状可以以各种方式修改。
第一电极E10和第二电极E20可由通常用于半导体器件领域的电极材料形成，并且可以以单层结构或者多层结构形成。例如，第一电极E10和第二电极E20可包括从由Pt、Au、Pd、Ir、Ag、Ni、Al、Mo、Cu和它们的组合所构成的组中选择的至少一种材料。用于形成第一电极E10和第二电极E20的材料和其结构可以相同或者不同。第一电极E10和第二电极E20可对应于图1到图3的第一电极E1和第二电极E2。
第一存储单元C10可以位于在第一电极E10和第二电极E20之间的各个交点处。第一存储单元C10可包括顺序堆叠的第一双极存储层M10、第一中间电极N10和第二双极存储层M20。第一双极存储层M10、第一中间电极N10和第二双极存储层M20可对应于图1到图3的第一双极存储层M1、M1′和M1″、中间电极N1和第二双极存储层M2、M2′和M2″。因此，第一双极存储层M10和第二双极存储层M20的编程方向可以相反。
多个第三电极E30可被排列成与第二电极E20的上表面隔开设定间隔。具有布线形状的所述多个第三电极E30可被排列成彼此平行。第三电极E30和第二电极E20可彼此交叉。用于形成第三电极E30的材料可以与用于形成第一电极E10和第二电极E20的材料相同。第二存储单元C20可以位于在第二电极E20和第三电极E30之间的各个交点处。第二存储单元C20可包括顺序堆叠在第二电极E20上的第三双极存储层M30、第二中间电极N20和第四双极存储层M40。第三双极存储层M30的编程方向可以与第一双极存储层M10的编程方向相同，第四双极存储层M40的编程方向可以与第二双极存储层M20的编程方向相同。在这种情况下，第二存储单元C20可以具有与第一存储单元C10的堆叠结构相同的堆叠结构。可选择地，第三双极存储层M30可具有与第一双极存储层M10相反的编程方向，第四双极存储层M40可具有与第二双极存储层M20相反的编程方向。第二中间电极N20的材料和功能可以与第一中间电极N10的材料和功能相同或者相似。
虽然图7的第一存储单元C10和第二存储单元C20具有圆柱的形状，但是它们还可具有其他各种形状(例如，宽度向下增加的柱形或者方柱形)。例如，第一存储单元C10和第二存储单元C20可从第一电极E10与第二电极E20之间的交点以及第二电极E20与第三电极E30之间的交点向外延伸。
尽管在图7中没有示出，图7的存储器件还可在第三电极E30上包括与包括第一存储单元C10和第二电极E20的堆叠结构相同的堆叠结构。
可选择地，图7的存储器件还可在第三电极E30上包括与包括第一存储单元C10、第二电极E20、第二存储单元C20和第三电极E30的堆叠结构相同的至少一组堆叠结构。
可选择地，图7的存储器件还可包括与包括顺序地堆叠在第三电极E30上的第一存储单元C10、第二电极E20、第二存储单元C20和第三电极E30、第一存储单元C10和第二电极E20的堆叠结构相同的至少一组堆叠结构。
图8A到图8C是用于解释根据示例实施例的存储器件的制造方法的透视图。
参照图8A，多个第一电极E100可形成在基底SUB1上。多个第一电极E100可彼此平行地排列，以彼此隔开规则的间隔。虽然没有在图8A中示出，但是具有与第一电极E100的高度相同的高度的第一绝缘层可形成在多个第一电极E100的周围。
参照图8B，多个第一存储单元C100可分别形成在多个第一电极E100上。第一存储单元C100可包括顺序地堆叠的第一双极存储层M100、第一中间电极N100和第二双极存储层M200。第一双极存储层M100、第一中间电极N100和第二双极存储层M200可分别对应于图1到图3的第一双极存储层M1、M1′和M1″、中间电极N1、第二双极存储层M2、M2′和M2″。多个第一存储单元C100可通过在基底SUB 1上顺序地形成第一存储材料层、第一电极材料层和第二存储材料层然后图案化这些堆叠的层来形成。虽然在图8B中没有示出，高度与第一存储单元C100的高度相同的第二绝缘层可以形成在所述多个第一存储单元C100的周围。
参照图8C，多个第二电极E200可以分别形成在多个第一存储单元C100上。多个第二电极E200和多个第一电极E100可彼此交叉。第一存储单元C100可位于第一电极E100与第二电极E200之间的各个交点处。虽然在图8C中没有示出，但是多个第二存储单元和第三电极还可设置在第二电极E200上。
图9A到图9C是用于解释根据示例实施例的存储器件的制造方法的透视图。
参照图9A，多个第一电极E100可以形成在第一基底SUB 1上。多个第一电极E100可以以规则的间隔彼此平行地排列。具有与第一电极E100的高度相同的高度的第一绝缘层(未示出)可被形成在多个第一电极E100的周围。接下来，第一双极存储层M100和第一中间电极N100在其中顺序地堆叠的多个堆叠结构可形成在所述多个第一电极E100的每一个上。所述多个堆叠结构中的每一个可以通过形成第一存储材料层和第一电极材料层然后图案化这些堆叠的层来形成。高度与所述堆叠结构的高度相同的第二绝缘层(未示出)还可以形成在第一双极存储层M100和第一中间电极N100顺序堆叠的堆叠结构的周围。
参照图9B，多个第二电极E200可以形成在第二基底SUB 2上。所述多个第二基底E200可以以规则的间隔彼此平行地排列。高度与第二电极E200的高度相同的第三绝缘层(未示出)可以形成在第二电极E200的周围。接下来，多个第二双极存储层M200可以形成在所述多个第二电极E200的每一个上。高度与第二双极存储层M200相同的第四绝缘层(未示出)还可形成在第二双极存储层M200的周围。
参照图9C，第二基底SUB 2可以翻转并附着到第一基底SUB 1。在这点上，第一基底SUB 1的多个第一中间电极N100和第二基底SUB 2的多个第二双极存储层M200可以彼此附着。当第二基底SUB 2是透明基底时，通过第二基底SUB 2可以看见在第一基底SUB 1上显示的对齐键。因此，第二基底SUB 2的位置可被调整，以使所述多个第二双极存储层M200中的每一个可对应于所述多个第一中间电极N100的每一个。所述多个第二电极E200和所述多个第一电极E100可彼此交叉，包括顺序地堆叠的第一双极存储层M100、第一中间电极N100和第二双极存储层M200的第一存储单元可形成在多个第二电极E200和多个第一电极E100之间的各个交点处。虽然没有在图9C中示出，但是第二基底SUB 2可在需要时被移除。然后，多个第二存储单元和第三电极还可形成在第二电极E200上。可选择地，在将孔形成在第二基底SUB 2中之后，附着到第二电极E200的多个第二存储单元可形成在孔中，然后多个第三电极可形成在多个第二存储单元上。同样，根据示例实施例的存储器件的制造方法可以以本领域技术人员了解的方式来改变。
现在，将参照图2来描述根据示例实施例的双极存储层的形成方法。
可通过使之前沉积的氧化物层氧化来形成图2的第一有源层10a和第二有源层10b。例如，可通过沉积TaOX层而后氧化其表面来形成具有TaOX/Ta2O5结构的第二双极存储层M2′。可通过从由炉氧化(furnace oxidization)、快速热退火(RTA)氧化、热氧化和等离子氧化构成的组中选择的任意一种方法来执行所述氧化。可选择地，可以省略氧化工艺。例如，具有TaOX/Ta2O5结构的第二双极存储层M2′可通过形成TaOX层然后在该TaOX层上通过化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD)来直接形成Ta2O5层。可通过将TaOX沉积地为薄、通过氧化工艺将整个TaOX层改变成Ta2O5层然后在Ta2O5层上形成TaOX层来形成具有Ta2O5/TaOX的第一双极存储层M1′。可选择地，可通过由CVD、ALD或PVD直接形成Ta2O5层然后在其上形成TaOX层来形成第一双极存储层M1′。该方法不仅还可涉及氧化钽而且可涉及其他氧化物。另外，该方法可用于形成在图8A到图8C以及图9A到图9C中的存储器层。
虽然已经参照本发明的示例实施例利用特定术语具体示出并描述了本发明，但是这些实施例和术语已用于解释本发明并且不应被解释为限制由权利要求限定的本发明的范围。例如，根据示例实施例的存储器件的结构可以以各种方式修改。详细地说，图1到图3的存储单元不仅还可涉及图7的交叉点存储器件，而且可涉及其他各种存储器件。在根据示例实施例的存储单元中，不仅电阻存储元件可用作双极存储元件，而且其他各种存储元件可用作双极存储元件。因此，本发明的范围不是由本发明的详细描述来限定，而是由权利要求来限定，在该范围内的所有区别均应被解释为包括在本发明中。

Claims (24)

1.一种存储单元，包括：
第一双极存储层；
第二双极存储层，连接到第一双极存储层，
其中，第一双极存储层和第二双极存储层具有相反的编程方向。
2.根据权利要求1所述的存储单元，其中，第一双极存储层的置位电压和复位电压分别是正电压和负电压，第二双极存储层的置位电压和复位电压分别是负电压和正电压。
3.根据权利要求2所述的存储单元，其中，第二双极存储层的复位电压大于或等于第一双极存储层的置位电压，第二双极存储层的置位电压大于或等于第一双极存储层的复位电压。
4.根据权利要求2所述的存储单元，其中，第一双极存储层的复位电压的绝对值大于或等于第一双极存储层的置位电压的绝对值，第二双极存储层的复位电压的绝对值大于或等于第二双极存储层的置位电压的绝对值。
5.根据权利要求1所述的存储单元，其中，第二双极存储层具有如下的结构，该结构与第一双极存储层的结构相同或者与第一双极存储层倒转的结构相同。
6.根据权利要求1所述的存储单元，还包括：
第一电极，第一双极存储层位于第一电极和第二双极存储层之间；
中间电极，位于第一双极存储层和第二双极存储层之间；
第二电极，第二双极存储层位于第二电极与第一双极存储层之间，
其中，第一双极存储层位于第一电极和中间电极之间，第二双极存储层位于中间电极和第二电极之间。
7.根据权利要求6所述的存储单元，其中，第一双极存储层包括第一基础层和第一有源层，第二双极存储层包括第二基础层和第二有源层，其中，第一基础层和第二基础层比第一有源层和第二有源层更靠近中间电极，或者第一有源层和第二有源层比第一基础层和第二基础层更靠近中间电极。
8.根据权利要求6所述的存储单元，其中，中间电极是离子源层，或者第一电极和第二电极是离子源层。
9.根据权利要求1所述的存储单元，其中，第一双极存储层和第二双极存储层中的至少一个包括金属氧化物。
10.根据权利要求9所述的存储单元，其中，所述金属氧化物包括从由氧化钛、氧化镍、氧化铜、氧化钴、氧化铪、氧化锆、氧化锌、氧化钨、氧化铌、氧化钛镍、氧化锂镍、氧化铝、氧化铟锌、氧化钒、氧化锶锆、氧化锶钛、氧化铬、氧化铁、氧化钽、Pr-Ca-Mn-O以及它们的组合所构成的组中选择的至少一种材料。
11.一种交叉点存储器件，包括：
多个第一电极，具有布线形状并被彼此平行地排列；
多个第二电极，具有布线形状并被彼此平行地排列，以与所述多个第一电极交叉；
第一存储单元，位于第一电极和第二电极之间的各个交叉点处，其中，第一存储单元是根据权利要求1所述的存储单元，第一双极存储层和第二双极存储层顺序地堆叠。
12.根据权利要求11所述的交叉点存储器件，其中，第一双极存储层的置位电压的符号与第二双极存储层的置位电压的符号相反，第一双极存储层的复位电压的符号与第二双极存储层的复位电压的符号相反。
13.根据权利要求12所述的交叉点存储器件，其中，第一双极存储层的复位电压的绝对值大于或等于第二双极存储层的置位电压的绝对值，第二双极存储层的复位电压的绝对值大于或等于第一双极存储层的置位电压的绝对值。
14.根据权利要求11所述的交叉点存储器件，其中，第一双极存储层和第二双极存储层具有单层结构或者多层结构。
15.根据权利要求11所述的交叉点存储器件，其中，第一双极存储层和第二双极存储层具有多层结构，第二双极存储层具有第一双极存储层倒转的结构。
16.根据权利要求11所述的交叉点存储器件，还包括位于第一双极存储层和第二双极存储层之间的中间电极。
17.根据权利要求16所述的交叉点存储器件，其中，中间电极是离子源层，或者第一电极和第二电极是离子源层。
18.根据权利要求11所述的交叉点存储器件，其中，第一双极存储层和第二双极存储层中的至少一个包括金属氧化物。
19.根据权利要求18所述的交叉点存储器件，其中，所述金属氧化物包括从由氧化钛、氧化镍、氧化铜、氧化钴、氧化铪、氧化锆、氧化锌、氧化钨、氧化铌、氧化钛镍、氧化锂镍、氧化铝、氧化铟锌、氧化钒、氧化锶锆、氧化锶钛、氧化铬、氧化铁、氧化钽、Pr-Ca-Mn-O以及它们的组合所构成的组中选择的至少一种材料。
20.根据权利要求11所述的交叉点存储器件，其中，第一存储单元具有双向开关特性，所述交叉点存储器件被配置为不带有具有开关特性的额外的元件而工作。
21.根据权利要求11所述的交叉点存储器件，还包括：
多个第三电极，具有布线形状并被彼此平行地排列，以与所述多个第二电极交叉；
第二存储单元，位于第二电极和第三电极之间的各个交叉点处，其中，第二存储单元包括顺序地堆叠并具有相反的编程方向的第三双极存储层和第四双极存储层。
22.根据权利要求21所述的交叉点存储器件，其中，第三双极存储层具有与第一双极存储层的编程方向相同的编程方向，第四双极存储层具有与第二双极存储层的编程方向相同的编程方向。
23.根据权利要求21所述的交叉点存储器件，其中，第三双极存储层具有与第一双极存储层的编程方向相反的编程方向，第四双极存储层具有与第二双极存储层的编程方向相反的编程方向。
24.根据权利要求21所述的交叉点存储器件，其中，第一存储单元和第二存储单元各自具有双向开关特性，交叉点存储器件被配置为不带有具有开关特性的额外的元件而工作。
CN2011100591366A 2010-03-10 2011-03-09 双极存储单元、包括其的存储器件及其操作和制造方法 Pending CN102194994A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100021391A KR20110101983A (ko) 2010-03-10 2010-03-10 바이폴라 메모리셀 및 이를 포함하는 메모리소자
KR10-2010-0021391 2010-03-10

Publications (1)

Publication Number Publication Date
CN102194994A true CN102194994A (zh) 2011-09-21

Family

ID=44148488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100591366A Pending CN102194994A (zh) 2010-03-10 2011-03-09 双极存储单元、包括其的存储器件及其操作和制造方法

Country Status (4)

Country Link
US (1) US9105837B2 (zh)
EP (1) EP2365554A3 (zh)
KR (1) KR20110101983A (zh)
CN (1) CN102194994A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367387A (zh) * 2012-03-27 2013-10-23 爱思开海力士有限公司 可变电阻存储器件
CN106299111A (zh) * 2015-06-23 2017-01-04 北京有色金属研究总院 一种免电激活互补阻变存储器及其制备方法
CN107731816A (zh) * 2012-08-31 2018-02-23 美光科技公司 三维存储器阵列架构
CN112909168A (zh) * 2021-03-23 2021-06-04 湖北大学 一种基于锂掺杂氧化铌的多功能存储器件及其制备方法
CN113078260A (zh) * 2021-03-05 2021-07-06 华中科技大学 一种基于二维电子气的互补型忆阻器及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
KR101928414B1 (ko) * 2011-12-29 2019-02-27 에스케이하이닉스 주식회사 가변 저항 메모리 장치
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
KR101929941B1 (ko) 2012-08-10 2018-12-18 삼성전자 주식회사 저항 변화 물질 소자 및 이를 적용한 디바이스
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
CN106575703B (zh) * 2014-06-26 2019-12-17 英特尔公司 基于氧化物的三端子电阻式开关逻辑器件
CN112086556B (zh) 2019-06-13 2024-03-15 联华电子股份有限公司 存储器单元及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185573A1 (en) * 2007-02-05 2008-08-07 Zhi-Wen Sun Methods for forming resistive switching memory elements
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
KR101309111B1 (ko) 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
JP4577695B2 (ja) 2006-11-07 2010-11-10 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN101636840B (zh) * 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR101356696B1 (ko) 2007-08-17 2014-01-29 삼성전자주식회사 다이오드 구조체 및 이를 포함하는 메모리 소자
US20090095985A1 (en) 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
KR20090045653A (ko) 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US7961494B2 (en) 2008-04-11 2011-06-14 Sandisk 3D Llc Non-volatile multi-level re-writable memory cell incorporating a diode in series with multiple resistors and method for writing same
KR20090118454A (ko) 2008-05-14 2009-11-18 주식회사 데코엔지니어링 자동차 내외판 접합용 접착제 분사노즐 조립체
KR20100024800A (ko) 2008-08-26 2010-03-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JPWO2010086916A1 (ja) * 2009-01-29 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
KR20100101394A (ko) * 2009-03-09 2010-09-17 삼성전자주식회사 산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185573A1 (en) * 2007-02-05 2008-08-07 Zhi-Wen Sun Methods for forming resistive switching memory elements
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367387A (zh) * 2012-03-27 2013-10-23 爱思开海力士有限公司 可变电阻存储器件
CN103367387B (zh) * 2012-03-27 2018-07-27 爱思开海力士有限公司 可变电阻存储器件
CN107731816A (zh) * 2012-08-31 2018-02-23 美光科技公司 三维存储器阵列架构
CN107731816B (zh) * 2012-08-31 2021-05-21 美光科技公司 三维存储器阵列架构
CN106299111A (zh) * 2015-06-23 2017-01-04 北京有色金属研究总院 一种免电激活互补阻变存储器及其制备方法
CN106299111B (zh) * 2015-06-23 2019-02-05 北京有色金属研究总院 一种免电激活互补阻变存储器及其制备方法
CN113078260A (zh) * 2021-03-05 2021-07-06 华中科技大学 一种基于二维电子气的互补型忆阻器及其制备方法
CN112909168A (zh) * 2021-03-23 2021-06-04 湖北大学 一种基于锂掺杂氧化铌的多功能存储器件及其制备方法
CN112909168B (zh) * 2021-03-23 2024-01-30 湖北大学 一种基于锂掺杂氧化铌的多功能存储器件及其制备方法

Also Published As

Publication number Publication date
KR20110101983A (ko) 2011-09-16
EP2365554A2 (en) 2011-09-14
EP2365554A3 (en) 2013-02-13
US20110220860A1 (en) 2011-09-15
US9105837B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
CN102194994A (zh) 双极存储单元、包括其的存储器件及其操作和制造方法
US8445882B2 (en) Non-volatile memory element and memory device including the same
US8426837B2 (en) Resistive memory device and method of manufacturing the same
US9099639B2 (en) Resistance switching material element and device employing the same
EP2592624A2 (en) Metal doped non-volatile resistive memory elements
EP2048713A2 (en) Multi-layer electrode, cross point memory array and method of manufacturing the same
KR101526926B1 (ko) 저항 메모리 소자 및 그 제조 방법
US20120032132A1 (en) Nonvolatile Memory Elements And Memory Devices Including The Same
CN103098211B (zh) 多层存储阵列
CN101409303B (zh) 多层电极、交叉点存储器阵列
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
US10026896B2 (en) Multilayered memristors
US20190181336A1 (en) Resistance change device
US9153778B2 (en) Resistive switching devices and memory devices including the same
US20170338409A1 (en) Switching element, resistive memory device including switching element, and methods of manufacturing the same
US7518213B2 (en) Nonvolatile variable resistance memory device and method of fabricating the same
WO2017039611A1 (en) Material stacks for low current unipolar memristors
US9153779B2 (en) Resistance change memory element and resistance change memory
CN106033780A (zh) 一种整流特性可控的二极管及其制造和操作方法
KR101915686B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9166162B2 (en) Resistive memory device
KR101762619B1 (ko) 스니크 전류 제어 기반 멤리스터 소자 어레이
US8803121B2 (en) Resistive memory element and related control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921