CN101409303B - 多层电极、交叉点存储器阵列 - Google Patents
多层电极、交叉点存储器阵列 Download PDFInfo
- Publication number
- CN101409303B CN101409303B CN2008101297804A CN200810129780A CN101409303B CN 101409303 B CN101409303 B CN 101409303B CN 2008101297804 A CN2008101297804 A CN 2008101297804A CN 200810129780 A CN200810129780 A CN 200810129780A CN 101409303 B CN101409303 B CN 101409303B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- oxide
- electrode
- array according
- electrode wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Abstract
本发明提供了一种多层电极、一种交叉点电阻存储器阵列。所述阵列可以包括:多条第一电极线,彼此平行地布置;多条第二电极线,与第一电极线交叉并且彼此平行地布置;第一存储器电阻器,位于第一电极线和第二电极线的交叉处,其中,第一电极线和第二电极线中的至少一种具有包括第一导电层和由贵金属形成的第二导电层的多层结构。
Description
技术领域
示例实施例涉及一种多层电极、一种存储装置及其制造方法。其它示例实施例涉及一种多层电极、一种交叉点电阻存储器阵列及其制造方法。
背景技术
半导体存储装置可以包括在电路中连接的多个存储单元。在作为传统的半导体存储装置的示例的动态随机存取存储器(DRAM)中,单位存储单元可以包括一个开关和一个电容器。DRAM可以具有增加的集成密度和较快的操作速度。然而,当电源关闭时,DRAM丢失所有存储的数据。相反,即使在电源关闭时也可以保持存储的数据的非易失性存储装置的示例可以为闪速存储装置。然而,与DRAM相比,闪速存储装置具有较低的集成密度和较慢的操作速度。
非易失性存储装置的示例包括磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)和电阻随机存取存储器(RRAM)。RRAM利用过渡金属氧化物的电阻根据特定条件而改变的可变电阻特性。由一种金属形成的金属层可以用作电阻存储装置的电极。关于这一点,可以使用贵金属层,例如,Pt。
发明内容
示例实施例提供了一种多层电极、一种交叉点电阻存储器阵列及其制造方法。其它示例实施例提供了一种多层电极、一种交叉点电阻存储器阵列及其制造方法,其中,由于具有多层结构的电极结构,交叉点电阻存储器阵列可以防止或减少压降。
根据示例实施例,一种交叉点存储器阵列可以包括:多条第一电极线,彼此平行布置;多条第二电极线,与第一电极线交叉并且彼此平行布置;第一存储器电阻器,位于第一电极线和第二电极线的交叉处,其中,第一电极线和第二电极线中的至少一种具有包括第一导电层和由贵金属形成的第二导电层的多层结构。
根据示例实施例,一种制造交叉点存储器阵列的方法可以包括以下步骤:提供彼此平行布置的多条第一电极线;提供与第一电极线交叉并且彼此平行布置的多条第二电极线;在第一电极线和第二电极线之间的交叉处形成第一存储器电阻器,其中,第一电极线和第二电极线中的至少一种具有包括第一导电层和由贵金属形成的第二导电层的多层结构。
第一导电层的电阻率可以低于第二导电层的电阻率。第一导电层可以由从Al、Mo、Cu和Ag中选择的任何一种形成。第二导电层可以是由贵金属形成的层或者是包含贵金属的合金层。贵金属可以是从Pt、Au、Pd、Ir和Ag中选择的任何一种。第二导电层可以位于第一导电层上,或者第一导电层可以位于第二导电层上。第二导电层可以沿着线图案延伸。第二导电层可以被构造为位于交叉处的点图案。
所述阵列还可以包括位于第一电极线和第二电极线之间的交叉处并且用于调节流向第一存储器电阻器的电流的第一开关结构。所述阵列还可以包括位于第一存储器电阻器和第一开关结构之间的第一中间电极。第一存储器电阻器、第一中间电极、第一开关结构和第二电极线可以顺序形成在第一电极线上。第一开关结构、第一中间电极、第一存储器电阻器和第二电极线可以顺序形成在第一电极线上。第一开关结构可以是从二极管、阈值开关器件和变阻器中选择的任何一种。所述二极管可以是氧化物二极管。
第一存储器电阻器可以包括从Ni氧化物、Cu氧化物、Ti氧化物、Co氧化物、Hf氧化物、Zr氧化物、Zn氧化物、W氧化物、Nb氧化物、TiNi氧化物、LiNi氧化物、Al氧化物、InZn氧化物、V氧化物、SrZr氧化物、SrTi氧化物、Cr氧化物、Fe氧化物和Ta氧化物中选择的至少一种。所述阵列还可以包括:多条第三电极线,与第二电极线交叉并且彼此平行布置;第二存储器电阻器,位于第二电极线和第三电极线之间的交叉处,其中,第三电极线可以具有包括第一导电层和第二导电层的多层结构。
所述阵列还可以包括位于第二电极线和第三电极线之间的交叉处并且用于调节流向第二存储器电阻器的电流的第二开关结构。所述阵列还可以包括位于第二存储器电阻器和第二开关结构之间的第二中间电极。第二存储器电阻器、第二中间电极、第二开关结构和第三电极线可以顺序形成在第二电极线上。
第二开关结构、第二中间电极、第二存储器电阻器和第三电极线可以顺序形成在第二电极线上。第二开关结构可以是从二极管、阈值开关器件和变阻器中选择的任何一种。所述二极管可以是氧化物二极管。所述阵列可以是具有一个二极管-一个电阻器(1D-1R)的单元结构的多层交叉点阵列装置。第一存储器电阻器可以包括从较高电阻状态可逆地转换为较低电阻状态、或者从较低电阻状态可逆地转换为较高电阻状态的元件。第一存储器电阻器可以包括从较高电阻状态不可逆地转换为较低电阻状态的元件。
根据示例实施例,一种多层电极可以包括:第一导电层;第二导电层,由贵金属形成。第一导电层的电阻率可以低于第二导电层的电阻率。第一导电层可以由从Al、Mo、Cu和Ag中选择的任何一种形成。第二导电层可以是由贵金属形成的层或者是包含贵金属的合金层。贵金属可以是从Pt、Au、Pd、Ir和Ag中选择的任何一种。第二导电层可以位于第一导电层上,或者第一导电层可以位于第二导电层上。第一导电层可以沿着线图案延伸,第二导电层可以沿着线图案延伸,或者可以被构造为至少一个点图案。
附图说明
通过结合附图在下面进行的详细描述,示例实施例将更容易被理解。图1A至图7表示这里描述的非限制性的示例实施例。
图1A和图1B均为示出根据示例实施例的存储装置的单元装置的剖视图;
图2和图3是根据示例实施例的交叉点电阻存储器阵列的透视图;
图4A和图4B是图3中的存储器阵列的电路图;
图5是根据示例实施例的存储器阵列的平面图;
图6是示出为何在根据示例实施例的存储器阵列中可以克服压降问题的现象的透视图;
图7是根据示例实施例的存储器阵列的透视图。
应该注意到,这些图意图用来示出特定示例实施例中采用的方法、结构和/或材料的一般特点,并且用来对下面提供的书面描述进行补充。然而,这些图并不按比例绘制并且不会精确地反映任何给出实施例的精确结构或性能特点,并且不应该被解释为限定或限制示例实施例所包括的数值或性质的范围。例如,为了清晰起见,可以缩小或者夸大分子、层、区域和/或结构元件的相对厚度和相对位置。在不同的图中,意图使用类似或相同的标号来指示存在类似或相同的元件或特征。
具体实施方式
在下文中,将通过参照附图解释示例实施例来详细描述示例实施例。在图中,为了清晰起见,夸大了层或区域的厚度和宽度。
应该理解,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接或直接结合到其它元件,或者可以存在中间元件。相反,当元件被称作“直接连接”或“直接结合”到另一元件时,不存在中间元件。相同的标号始终表示相同的元件。如这里使用的,术语“和/或”包括一个或多个相关列出项的任意和所有组合。
应该理解,尽管这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与其它元件、组件、区域、层或部分区分开。因此,在不脱离示例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可以被定义为第二元件、组件、区域、层或部分。
为了便于描述,这里可以使用空间相对术语例如,“下面”、“下方”、“在......下面”、“上方”、“上面”等来描述如图中示出的一个元件或特征与其它元件或特征的关系。应该理解,这些空间相对术语意图包括除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如,如果图中的装置被翻转,则被描述为在其它元件或特征“下方”或“下面”的元件随后将被定位为在其它元件或特征“上方”。因此,示例性术语“下面”可以包括上下两个方位。装置可以被另外定位(旋转90度或者在其它方位),并且在这里相应地解释使用的空间相对描述符。
这里使用的术语仅出于描述特定实施例的目的,而不意图成为示例实施例的限制。如这里所使用的,除非上下文另外清楚地指出,否则单数形式意图也包括复数形式。还应该理解,当在本说明书中使用术语“包括”和/或“包含”时,说明存在所述特征、整体、步骤、操作、元件和/或组件,但是不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样,例如由制造技术和/或公差引起的图示的形状的变化是在意料之中的。因此,示例实施例不应该被理解为限于这里示出的区域的特定形状,而是包括例如由制造引起的形状的偏差。例如,示出为矩形的注入区通常在其边缘将具有倒圆或弯曲的特征和/或注入浓度的梯度,而不是从注入区到非注入区的二元变化。类似地,由注入形成的埋区会引起在埋区和进行注入的表面之间的区域中的一些注入。因此,图中示出的区域在本质上是示意性的,它们的形状并不意图示出装置的区域的实际形状,并且不意图限制示例实施例的范围。
除非另外定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。还应该理解,除非这里如此清楚地限定,否则术语(例如,在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的意思一致的意思,而不应该理想地或过于正式地解释这些术语。
根据示例实施例,可以与存储器电阻器或者开关接触的电极可以包括多层结构,该多层结构包括贵金属层和电阻率(specfic resistance)低于贵金属层的电阻率的金属层。示例实施例提供了一种包括存储器电阻器的电阻存储装置和一种包括该电阻存储装置的交叉点存储器阵列,其中,电阻存储装置的上电极和下电极中的至少一个包括贵金属层和电阻率低于贵金属层的电阻率的金属层。
图1A和图1B均为示出根据示例实施例的存储装置的单元装置的剖视图。根据示例实施例的存储装置的单元装置可以具有一个开关-一个电阻器(1S-1R)的结构,例如,一个二极管-一个电阻器(1D-1R)结构。参照图1A,存储器电阻器22、开关结构24和第二电极25可以顺序形成在第一电极21上。在存储器电阻器22和开关结构24之间还可以形成中间电极23。第一电极21可以形成为多层结构,该多层结构包括:第一导电层21a,由电阻率相对低的金属构成;第二导电层21b,由贵金属构成并且位于第一导电层21a和存储器电阻器22之间。第一导电层21a的电阻率可以低于第二导电层21b的电阻率,并且用于形成第一导电层21a的材料可以比用于形成第二导电层21b的材料廉价。在示例实施例中,第一导电层21a可以由贵金属形成。另外,在示例实施例中,第一导电层21a的电阻率可以低于第二导电层21b的电阻率,并且用于形成第一导电层21a的材料可以比用于形成第二导电层21b的材料廉价。第二电极25也可以形成为包括贵金属导电层和电阻率低于贵金属导电层的电阻率的金属层的多层结构。
参照图1B,存储器电阻器22、开关结构24和第二电极25可以顺序形成在第一电极21上。在存储器电阻器22和开关结构24之间还可以形成中间电极23。第二电极25可以形成在开关结构24上,并且可以形成为多层结构,该多层结构包括:第三导电层25a,由贵金属构成;第四导电层25b,由电阻率低于用于形成第三导电层25a的贵金属的电阻率的金属构成。例如,第二电极25可以具有与图1A中示出的第一电极21的结构相反的结构。然而,第二电极25也可以具有与图1A中示出的第一电极21的结构相同的堆叠结构。另外,在图1B中示出的第一电极21和在图1A中示出的第一电极21可以具有相同的堆叠结构。
如上所述,在根据示例实施例的存储装置中,可以与存储器电阻器22或者开关结构24接触的第一电极21和第二电极25中的至少一个可以被构造为多层结构,在下文中,将描述用于形成在图1A和图1B中示出的每个存储装置中的各个层的材料。
第二导电层21b和第三导电层25a均可以由逸出功相对高的材料,例如,贵金属(例如,Pt、Au、Pd、Ir或Ag)形成。第一导电层21a和第四导电层25b均可以由电阻率低于用于形成第二导电层21b和第三导电层25a的材料的电阻率的材料形成。例如,第一导电层21a和第四导电层25b均可以由电阻率等于或者小于大约9×10-8Ω·m的材料,例如,Al、Mo、Cu或者Ag形成。这种材料在经济上可以存在优势,并且可以具有相对低的电阻率,从而防止或者减少压降,并且降低这些层的制造成本。因为银(Ag)可以为贵金属,所以银(Ag)可以具有相对低的电阻率,并且可以为廉价的。因此,当比Ag昂贵并且电阻率比银的电阻率高的贵金属用于形成第二导电层21b或者第三导电层25a时,所以银(Ag)可以用于形成第一导电层21a或者第四导电层25b。
中间电极23可以将存储器电阻器22电连接到开关结构24。在没有中间电极23的情况下,开关结构24可以用作电阻器,这样会带来存储装置的操作问题。如果假设开关结构24为二极管,则当设置存储器电阻器22而没有中间电极23时,开关结构24会被损坏,因此,会损失开关结构24的整流特性。中间电极23可以由用于半导体装置的电极材料来形成。例如,Al、Hf、Zr、Zn、W、Co、Au、Ag、Pd、Pt、Ru、Ir、Ti或者导电金属氧化物可以用于形成中间电极23,但是示例实施例不限于此。在示例实施例中,中间电极23可以具有与第一电极21或者第二电极25的结构相同的结构。
存储器电阻器22可以由用于形成电阻存储装置的可变电阻材料形成。可变电阻材料可根据提供到可变电阻材料的电流而具有两种或者两种以上的电阻特性。在示例实施例中,存储器电阻器22可以为过渡金属氧化物(TMO),例如,Ni氧化物、Cu氧化物、Ti氧化物、Co氧化物、Hf氧化物、Zr氧化物和Zn氧化物。另外,W氧化物、Nb氧化物、TiNi氧化物、LiNi氧化物、Al氧化物、InZn氧化物、V氧化物、SrZr氧化物、SrTi氧化物、Cr氧化物、Fe氧化物和Ta氧化物可以用于形成存储器电阻器22。
开关结构24可以被构造为可以用于半导体装置的二极管、阈值开关器件或者变阻器。当开关结构24被构造为二极管时,开关结构24可以被构造为包括n型半导体层和p型半导体层的双层结构,例如,包括n型氧化物层和p型氧化物层的双层结构。例如,开关结构24可以被构造为堆叠结构,在该堆叠结构中,可以顺序形成p型氧化物层(例如,CuO层)和n型半导体层(例如,InZnO层),或者可选地,开关结构24可以被构造为堆叠结构,在该堆叠结构中,可以顺序形成p型氧化物层(例如,NiO层)和n型氧化物层(例如,TiO2层)。对于CuO层,由于自然产生的Cu缺陷,导致没有与Cu结合的O2-可以用作施主,因此,CuO层可以为p型半导体层。对于InZnO层,由于会自然产生的锌(Zn)间隙(interstitial)和氧(O)空位,所以存在晶格之外或者没有与O结合的Zn2+可以用作受主,因此,InZnO层可以为n型半导体层。可以由非晶材料形成并且可以更容易地在室温下形成的氧化物层可以用于制造开关结构24,但是也可以使用由晶体材料形成的氧化物层。关于硅二极管,因为硅二极管需要在大约800℃的相对高温下制造,所以在较高的温度下会出现各种问题。因此,在示例实施例中,可以在室温下更容易地形成的氧化物层可以用于形成开关结构24。可以在开关结构24和第二电极25之间形成接触电极(未示出)。可以通过半导体工艺技术,例如,化学气相沉积(CVD)或者物理气相沉积(PVD),来制造图1A和图1B中的电阻存储装置。
图2是根据示例实施例的交叉点电阻存储器阵列的透视图。参照图2,交叉点电阻存储器阵列可以包括多个第一电极21和多个第二电极25,其中,第一电极21可以在第一方向上彼此平行地布置,第二电极25与第一电极21交叉。另外,在第一电极21和第二电极25之间的交叉处还可以形成多个堆叠结构S1。堆叠结构S1均可以包括可以顺序形成在第一电极21上的第一存储器电阻器22、第一中间电极23和第一开关结构24。第一存储器电阻器22和第一开关结构24的位置可以被颠倒。
第一存储器电阻器22、第一中间电极23和第一开关结构24可以分别与图1A中示出的存储器电阻器22、中间电极23和开关结构24对应。第一电极21和第二电极25中的至少一个可以被构造为多层结构,该多层结构包括由贵金属形成的导电层和由电阻率低于贵金属的电阻率的金属形成的导电层。例如,在图2中示出的第一电极21可以具有与图1A中示出的第一电极21的结构相同的结构,并且图2中示出的第二电极25可以具有与图1B中示出的第二电极25的结构相同的结构。在图2中示出的第二电极25上还可以形成第二开关结构、第二中间电极、第二存储器电阻器和第三电极。在图3中示出了这个示例。
参照图3,与图2类似,根据示例实施例的交叉点电阻存储器阵列可以包括多个第一电极21、多个第一堆叠结构S1和多个第二电极25。另外,在与第二电极25的上表面距离预定距离或者给定距离的位置处,还可以形成多个第三电极29。第三电极29均可以具有线的形状,并且可以彼此等距离地形成。另外,第三电极29可以与第二电极25交叉,并且可以与第二电极25垂直。第三电极29可以具有与第一电极21或者第二电极25的结构相同的结构。在第二电极25和第三电极29之间的交叉点处可以设置多个第二堆叠结构S2。第二堆叠结构S2和第一堆叠结构S1可以具有相同的堆叠结构,或者从电路图上看,可以具有反射对称的结构。
例如,当第一堆叠结构S1包括第一中间电极23和第一开关结构24顺序形成在第一存储器电阻器22上的堆叠结构时,第二堆叠结构S2可以具有第二中间电极27和第二存储器电阻器28可以顺序形成在第二开关结构26上的结构。第二中间电极27可以由与第一中间电极23的材料相同的材料形成,第二开关结构26可以为二极管。在示例实施例中,第二开关结构26和第一开关结构24可以具有相同的堆叠结构或者从电路图上看可以具有反射对称结构。例如,从电路图上看,第一堆叠结构S1、第二电极25和第二堆叠结构S2可以被构造为在图4A或图4B中示出的结构。
在图4A和图4B中,可以改变第一开关结构24和第二开关结构26的整流方向。另外,在第一堆叠结构S1中,第一存储器电阻器22和第一开关结构24的位置可以被颠倒,在第二堆叠结构S2中,第二存储器电阻器28和第二开关结构26的位置可以被颠倒。
另外,在图4A中,因为从电路图上看,第一开关结构24和第二开关结构26关于第二电极25具有反射对称的结构,所以通过利用第二电极25作为共位线,可以将信息同时记录在第一存储器电阻器22和第二存储器电阻器28上。另一方面,在图4B中,因为第一开关结构24和第二开关结构26具有相同的整流方向,所以仅通过利用一次编程操作就可以将信息记录在第一存储器电阻器22和第二存储器电阻器28中的任何一个上。
返回参照图2和图3,第一堆叠结构S1和第二堆叠结构S2被示出为具有圆柱形形状,但是所述形状可以进行各种改变,例如,正方柱形形状或者宽度向着其下部增加的形状。例如,第一堆叠结构S1和第二堆叠结构S2可以具有延伸到第一电极21和第二电极25之间的交叉处和第二电极25和第三电极29之间的交叉处之外的不对称形状。在图5中示出了具有不对称形状的堆叠结构S1的示例。
参照图5,第一堆叠结构S1均可以包括:第一部分P1,可以设置在第一电极21和第二电极25之间的交叉处;第二部分P2,可以与第一部分P1接触并且延伸到交叉处之外。例如,第一堆叠结构S1可以具有延伸到第一电极21和第二电极25之间的交叉处之外的不对称形状。在示例实施例中,第一开关结构24和第一存储器电阻器22可以具有不同的形状。例如,第一开关结构24可以具有与第一部分P1和第二部分P2对应的面积,第一存储器电阻器22可以具有与第一部分P1对应的面积。当第一开关结构24是二极管时,随着第一开关结构24的面积增加,流过第一开关结构24的前向电流(forwardcurrent)的量会增加,因此,可以改进开关特性。尽管未示出,但是第二堆叠结构S2的平面结构可以与图5中示出的第一堆叠结构S1的平面结构类似。尽管未示出,但是图3中的电阻存储器阵列还可以包括与第一堆叠结构S1的堆叠结构相同的堆叠结构以及位于第三电极29上的第二电极25。
根据示例实施例,电阻存储器阵列还可以包括位于第三电极29上的至少一个堆叠结构,其中,在该堆叠结构中,可以顺序形成第一堆叠结构S1、第二电极25、第二堆叠结构S2和第三电极29。另外,根据示例实施例的电阻存储器阵列还可以包括位于第三电极29上的至少一个堆叠结构,其中,在该堆叠结构中,可以顺序形成第一堆叠结构S1、第二电极25、第二堆叠结构S2、第三电极29、第一堆叠结构S1和第二电极25。根据示例实施例的电阻存储器阵列可以为具有1D-1R单元结构的多层交叉点存储装置。
图6示出了图2和图3中的局部结构。现在将参照图6来描述在示例实施例中可以克服压降问题的现象。参照图6,第一电极21可以具有包括第一导电层21a和第二导电层21b的双层结构。另外,第一堆叠结构S1可以设置在第二导电层21b上。与第一电极21交叉的第二电极25可以设置在第一堆叠结构S1上。当电流C1经过第一电极21被提供到第一存储器电阻器22时,电流C1可以首先流过第一导电层21a。这是因为第一导电层21a的电阻率可以低于第二导电层21b的电阻率。如果第一电极21具有仅由用于形成第二导电层21b的材料构成的单层,则因为第二导电层21b的材料具有相对高的电阻率,所以从第一电极21的一端E1向着第一电极21的另一端E2会更容易发生压降。
因此,当第一电极21具有仅由第二导电层21b的材料构成的单层结构时,向第一堆叠结构S1施加期望量的电压将变得困难。结果,功耗会增加,并且存储装置会不容易操作。然而,在示例实施例中,当第一电极21可以被构造为包括可以顺序形成第一导电层21a和第二导电层21b的双层结构时,电流C1可以首先流过具有相对低的电阻率的第一导电层21a,从而防止或者减少压降的问题。
另外,在示例实施例中,当使用包括第一导电层21a和第二导电层21b的第一电极21时,与由用于形成第二导电层21b的材料(例如,昂贵的贵金属)形成的单层电极的情况相比,可以降低存储装置的制造成本。因为当第一存储器电阻器22与第一导电层21a直接接触时,第一存储器电阻器22和第一导电层21a之间的界面特性会是不期望的,所以会需要第二导电层21b。例如,为了确保第一导电层21a和第一存储器电阻器22之间的接触特性,会需要第二导电层21b。将第二导电层21b的厚度最小化或者减小第二导电层21b的厚度在经济方面可以是有利的。
第二电极25可以具有与第一电极21的结构相反的结构,并且可以具有与第一电极21的堆叠结构相同的堆叠结构。可以根据形成在第二电极25上的材料层来改变第二电极25的堆叠结构。当n型半导体层形成在第二电极25上时,第二电极25可以具有与第一电极21的结构相反的结构。在第二电极25中,如果n型半导体层直接形成在具有相对高的电阻率的贵金属导电层上,则n型半导体层和贵金属导电层之间的界面特性会是不期望的。当p型半导体层形成在第二电极25上时,第二电极25可以具有与第一电极21的堆叠结构相同的堆叠结构。具有相对高电阻率的贵金属导电层可以与p型半导体层直接接触,而没有困难。由于第二电极25,所以可以防止或者减少压降的问题,并且可以降低制造成本。
图7示出了在图6中示出的存储器阵列的修改示例。参照图7,第二导电层21b可以被图案化,从而具有与第一堆叠结构S1的平面结构类似的平面结构。即,图6中示出的第二导电层21b沿着线图案延伸,但是图7中示出的第二导电层21b可以被构造为设置在第一导电层21a和第二电极25之间的交叉处的点图案。另外,在图7中,由于第二导电层21b,可以保证第一导电层21a和第一存储器电阻器22之间的接触特性,并且由于第一导电层21a可以将压降的问题最小化,或者可以减少压降的问题。图7中的修改结构可以被应用到图2和图3中的阵列结构,在第二电极25和第三电极29中,与第二导电层21b类似,具有相对高电阻率的贵金属导电层也可以被图案化。
如上所述,即使提出将贵金属层作为第二导电层21b和第三导电层25a,但是根据示例实施例,包含贵金属的合金层可以用作第二导电层21b和第三导电层25a。例如,第二导电层21b和第三导电层25a可以由包括从Pt、Au、Pd、Ir和Ag中选择的任何一种的合金(例如,Pt-Ni、Pt-Ti或者Ir-Ti)形成。在示例实施例中,由于第二导电层21b和第三导电层25a,可以确保存储装置的操作特性(开关特性),第一导电层21a的材料可以具有比第二导电层21b的材料的电阻率低的电阻率,并且比第二导电层21b的材料廉价,第四导电层25b的材料可以具有比第三导电层25a的材料的电阻率低的电阻率,并且比第三导电层25a的材料廉价。
另外,根据示例实施例的存储器阵列可以用作可再次写入存储器或者一次编程(OPT)存储器。当第一存储器电阻器22和第二存储器电阻器28均包括可以从较高电阻状态可逆地转变到较低电阻状态或者反之亦然的第一元件时,根据示例实施例的交叉点存储器阵列可以为可再次写入存储器。第一元件的示例可以为由上述可变电阻材料或者灯丝熔丝形成的材料层。另一方面,因为被一次编程的存储单元不能恢复到原始状态,第一存储器电阻器22和第二存储器电阻器28均可以包括可以从较高电阻状态不可逆地转变为较低电阻状态的第二元件,所以根据示例实施例的交叉点存储器阵列可以为OTP存储器。第二元件的示例可以为可以由氧化物或氮化物(例如,氧化硅、氮化硅或者氧化铝)形成的反熔丝。
尽管已经参照示例实施例的实施例具体示出和描述了示例实施例,但是实施例不应该被理解为限于这里提出的实施例,而仅作为示例。对本领域普通技术人员将显而易见的是,例如,可以改变存储器阵列的构成元件,并且还可以改变存储器阵列的结构。另外,对本领域普通技术人员将显而易见的是,图1A和图1B中示出的并且具有多层结构的第一电极21和第二电极25可以应用到各种半导体装置。因此,示例实施例的范围不是由示例实施例的详细描述来限定,而是由权利要求来限定。
Claims (22)
1.一种交叉点电阻随机存取存储器阵列,包括:
多条第一电极线,彼此平行布置;
多条第二电极线,与第一电极线交叉并且彼此平行布置;
第一存储器电阻器,位于第一电极线和第二电极线的交叉处,第一存储器电阻器由可变电阻材料形成,所述可变电阻材料的电阻根据向其提供的电流在高电阻状态和低电阻状态之间变化,其中,第一电极线和第二电极线中的至少一种具有包括第一导电层和由贵金属或包含贵金属的合金形成的第二导电层的多层结构,
所述第一导电层和所述第二导电层均沿着线图案延伸,
所述第二导电层设置在所述第一存储器电阻器和所述第一导电层之间,
所述第一导电层的电阻率低于所述第二导电层的电阻率,
第一存储器电阻器包括从Ni氧化物、Cu氧化物、Ti氧化物、Co氧化物、Hf氧化物、Zr氧化物、Zn氧化物、W氧化物、Nb氧化物、TiNi氧化物、LiNi氧化物、Al氧化物、InZn氧化物、V氧化物、SrZr氧化物、SrTi氧化物、Cr氧化物、Fe氧化物和Ta氧化物中选择的至少一种。
2.根据权利要求1所述的阵列,其中,第一导电层由从Al、Mo、Cu和Ag中选择的任何一种形成。
3.根据权利要求1所述的阵列,其中,贵金属是从Pt、Au、Pd、Ir和Ag中选择的任何一种。
4.根据权利要求1所述的阵列,其中,第二导电层位于第一导电层上,或者第一导电层位于第二导电层上。
5.根据权利要求1所述的阵列,还包括:
第一开关结构,在第一电极线和第二电极线之间的交叉处调节流向第一存储器电阻器的电流。
6.根据权利要求5所述的阵列,还包括:
第一中间电极,位于第一存储器电阻器和第一开关结构之间。
7.根据权利要求6所述的阵列,其中,第一存储器电阻器、第一中间电极、第一开关结构和第二电极线顺序形成在第一电极线上。
8.根据权利要求6所述的阵列,其中,第一开关结构、第一中间电极、第一存储器电阻器和第二电极线顺序形成在第一电极线上。
9.根据权利要求5所述的阵列,其中,第一开关结构是从二极管和变阻器中选择的任何一种。
10.根据权利要求9所述的阵列,其中,二极管是氧化物二极管。
11.根据权利要求5所述的阵列,其中,第一开关结构是阈值开关器件。
12.根据权利要求1所述的阵列,还包括:
多条第三电极线,与第二电极线交叉并且彼此平行布置;
第二存储器电阻器,位于第二电极线和第三电极线之间的交叉处,第二存储器电阻器由可变电阻材料形成,所述可变电阻材料的电阻根据向其提供的电流在高电阻状态和低电阻状态之间变化,
其中,第三电极线具有包括第一导电层和第二导电层的多层结构。
13.根据权利要求12所述的阵列,还包括:
第二开关结构,位于第二电极线和第三电极线之间的交叉处且用于调节流向第二存储器电阻器的电流。
14.根据权利要求13所述的阵列,还包括:
第二中间电极,位于第二存储器电阻器和第二开关结构之间。
15.根据权利要求14所述的阵列,其中,第二存储器电阻器、第二中间电极、第二开关结构和第三电极线顺序形成在第二电极线上。
16.根据权利要求14所述的阵列,其中,第二开关结构、第二中间电极、第二存储器电阻器和第三电极线顺序形成在第二电极线上。
17.根据权利要求13所述的阵列,其中,第二开关结构是从二极管和变阻器中选择的任何一种。
18.根据权利要求17所述的阵列,其中,所述二极管是氧化物二极管。
19.根据权利要求13所述的阵列,其中,第二开关结构是阈值开关器件。
20.根据权利要求12所述的阵列,其中,所述阵列是具有一个二极管-一个电阻器的单元结构的多层交叉点阵列装置。
21.根据权利要求1所述的阵列,其中,第一存储器电阻器包括从较高电阻状态可逆地转换为较低电阻状态、或者从较低电阻状态可逆地转换为较高电阻状态的元件。
22.根据权利要求1所述的阵列,其中,第一存储器电阻器包括从较高电阻状态不可逆地转换为较低电阻状态的元件。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070102146 | 2007-10-10 | ||
KR10-2007-0102146 | 2007-10-10 | ||
KR1020070102146 | 2007-10-10 | ||
KR1020080020588 | 2008-03-05 | ||
KR10-2008-0020588 | 2008-03-05 | ||
KR1020080020588A KR20090037277A (ko) | 2007-10-10 | 2008-03-05 | 크로스 포인트 메모리 어레이 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101409303A CN101409303A (zh) | 2009-04-15 |
CN101409303B true CN101409303B (zh) | 2013-01-30 |
Family
ID=40572200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101297804A Expired - Fee Related CN101409303B (zh) | 2007-10-10 | 2008-08-18 | 多层电极、交叉点存储器阵列 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20090037277A (zh) |
CN (1) | CN101409303B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102484128B (zh) * | 2009-09-04 | 2016-08-03 | 惠普发展公司,有限责任合伙企业 | 具有用电压相关电阻器形成的本征二极管的可开关结 |
US20110084248A1 (en) * | 2009-10-13 | 2011-04-14 | Nanya Technology Corporation | Cross point memory array devices |
KR20110054088A (ko) * | 2009-11-17 | 2011-05-25 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
WO2011096940A1 (en) * | 2010-02-08 | 2011-08-11 | Hewlett-Packard Development Company, L.P. | Memory resistor having multi-layer electrodes |
KR101340570B1 (ko) * | 2011-12-23 | 2013-12-11 | 광주과학기술원 | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 |
KR101928414B1 (ko) * | 2011-12-29 | 2019-02-27 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
KR101423930B1 (ko) * | 2012-04-17 | 2014-07-28 | 광주과학기술원 | 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이 |
CN102779941B (zh) * | 2012-08-22 | 2015-02-18 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储单元及其制备方法 |
TWI568042B (zh) * | 2015-08-03 | 2017-01-21 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體 |
US20170133588A1 (en) * | 2015-11-06 | 2017-05-11 | HGST Netherlands B.V. | Resistive ram cell with focused electric field |
KR102410947B1 (ko) * | 2015-11-20 | 2022-06-22 | 에스케이하이닉스 주식회사 | 문턱 스위칭 장치 및 이를 포함하는 전자 장치 |
US11916127B2 (en) * | 2021-06-16 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer electrode to improve performance of ferroelectric memory device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983618A (zh) * | 2005-12-12 | 2007-06-20 | 日立环球储存科技荷兰有限公司 | 单极电阻随机存取存储器及垂直堆叠架构 |
-
2008
- 2008-03-05 KR KR1020080020588A patent/KR20090037277A/ko not_active Application Discontinuation
- 2008-08-18 CN CN2008101297804A patent/CN101409303B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983618A (zh) * | 2005-12-12 | 2007-06-20 | 日立环球储存科技荷兰有限公司 | 单极电阻随机存取存储器及垂直堆叠架构 |
Also Published As
Publication number | Publication date |
---|---|
CN101409303A (zh) | 2009-04-15 |
KR20090037277A (ko) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101409303B (zh) | 多层电极、交叉点存储器阵列 | |
US20090095985A1 (en) | Multi-layer electrode, cross point memory array and method of manufacturing the same | |
CN101315942B (zh) | 电阻随机存取存储器装置 | |
US8274067B2 (en) | Memory devices and methods of manufacturing the same | |
CN101030622B (zh) | 非易失存储器件和非易失存储器阵列 | |
US8426837B2 (en) | Resistive memory device and method of manufacturing the same | |
KR101652826B1 (ko) | 반도체 소자 및 그 구동 방법 | |
JP5441361B2 (ja) | 抵抗性メモリ素子 | |
CN101097988B (zh) | 包括n+界面层的可变电阻随机存取存储器 | |
CN102543877B (zh) | 制备三维半导体存储器件的方法 | |
US8441040B2 (en) | Semiconductor memory device | |
US8547721B2 (en) | Resistive memory device | |
US8432720B2 (en) | Nonvolatile semiconductor memory device | |
TWI419171B (zh) | 交錯式記憶體陣列裝置 | |
CN102956822A (zh) | 非易失性存储元件及包括该非易失性存储元件的存储装置 | |
CN101256831A (zh) | 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法 | |
CN102157540A (zh) | 存储装置、存储卡和电子装置 | |
KR20090126530A (ko) | 저항성 메모리 소자 | |
KR20100078808A (ko) | 저항성 메모리소자 | |
CN101847647A (zh) | 非易失性半导体存储装置及其制造方法 | |
CN102194994A (zh) | 双极存储单元、包括其的存储器件及其操作和制造方法 | |
WO2007046144A1 (ja) | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 | |
US10026896B2 (en) | Multilayered memristors | |
CN102832337A (zh) | 多位存储元件、存储装置及其制造方法 | |
US9153778B2 (en) | Resistive switching devices and memory devices including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130130 Termination date: 20140818 |
|
EXPY | Termination of patent right or utility model |