CN101256831A - 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法 - Google Patents

包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法 Download PDF

Info

Publication number
CN101256831A
CN101256831A CNA2008100044593A CN200810004459A CN101256831A CN 101256831 A CN101256831 A CN 101256831A CN A2008100044593 A CNA2008100044593 A CN A2008100044593A CN 200810004459 A CN200810004459 A CN 200810004459A CN 101256831 A CN101256831 A CN 101256831A
Authority
CN
China
Prior art keywords
memory
memory cell
different
integrated circuit
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100044593A
Other languages
English (en)
Inventor
白寅圭
李将银
吴世忠
南坰兑
郑峻昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101256831A publication Critical patent/CN101256831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路存储器装置可以包括集成电路基底，以及在所述集成电路基底上的多位存储器单元。所述多位存储器单元可以被配置为：通过改变所述多位存储器单元的第一特性来储存第一数据位，以及通过改变所述多位存储器单元的第二特性来储存第二数据位。此外，所述第一和第二特性可以不同。还描述了相关方法。

Description

包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法
相关申请
该美国非临时专利申请根据35U.S.C.§119要求2007年1月30日提出的韩国专利申请No.10-2007-09475的优先权，该韩国专利申请所披露的内容在整体上被引入这里作为参考。
技术领域
本发明总的来说涉及电子技术，并且更具体地涉及电子存储器装置及相关方法。
背景技术
为了增加磁性随机存取存储器(MRAM)阵列的密度，已知的方法就是使用存储器单元体系结构，其中该存储器单元体系结构包括多于一个的磁性存储元件。例如，标题为“Magnetic Random AccessMemory Cell”(磁性随机存取存储器单元)的美国专利公开No.2005/0087785就详述了一种n-晶体管，n-MTJ(磁性隧道结)存储器单元，其增加了单元密度而不会显著降低与存储器单元相关的MTJ装置的横向尺寸。但是，传统的多位存储器单元体系结构可以展示出已经缩小的写余量，这是由于(至少部分由于)如下的事实，即：写入期间的操作区域可以在写入存储器单元的写入平面的所有四个象限内基本上是均匀的。因此，给定存储器单元中的多位彼此共享操作区域。
标题为“Multiple-Bit Magnetic Random Access Memory CellEmploying Adiabatic Switching”(采用绝热切换的多位磁性随机存取存储器单元)的美国专利No.7,109,539讨论了一种多位存储器单元，用于磁性随机存取存储器装置中。更具体地，该多位存储器单元包括：第一绝热切换储存元件，其具有与其相关的第一各向异性轴；以及第二绝热切换储存元件，其具有与其相关的第二各向异性轴，该第一各向异性轴和第二各向异性轴的取向相对于对应于该存储器单元的至少一个位线和至少一个字线基本上为非零度角。该存储器单元被配置为使得没有被用于写入储存元件之一的写入平面的两个象限可以有益地被用于写入另一个储存元件，因此，最主要的就是没有损失掉存储器单元中的写余量。
发明内容
根据本发明的一些实施例，一种集成电路存储器装置可以包括集成电路基底，该集成电路基底上的存储器单元，以及与该存储器单元电联接的控制器。可以对该存储器单元进行编程，以通过自由磁层相对于固定磁层的磁极化来确定至少两种不同的磁阻状态。还可以对该存储器单元进行编程，以通过阻抗存储器材料层的阻抗特性来确定至少两种不同的阻抗状态。因此，该存储器单元可以为存储器单元提供至少四种不同的存储器状态。该控制器可以被配置为将多个不同磁场之一应用于存储器单元，以对至少两种不同的磁阻状态之一进行编程。该控制器可以进一步被配置为将多个不同电信号之一应用于穿过存储器单元，以对至少两种不同的阻抗状态之一进行编程，从而利用至少两个数据位来对该存储器单元进行编程。另外，该控制器可以被配置为将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，并且因此从存储器单元中读出至少两个数据位。
该控制器可以进一步被配置为将多个不同磁场中的第二个应用于存储器单元，以对至少两种不同的磁阻状态中的第二种进行编程。该控制器还可以被配置为将多个不同电信号中的第二个应用于穿过存储器单元，以对至少两种不同的阻抗状态中的第二种进行编程。这样，就可以利用不同于两个第一数据位的两个第二数据位来对该存储器单元进行编程，并且该控制器可以被配置为将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，并且因此从存储器单元中读出两个第二数据位。
该集成电路存储器装置可以包括联接在控制器与存储器单元之间的第一导线，以及联接在控制器与存储器单元之间的第二导线。更具体地，该存储器单元可以电联接在第一与第二导线之间，并且该第一和第二导线可以是非平行的。该存储器单元可以包括具有固定和自由磁层的磁性存储器元件，以及具有阻抗存储器材料层的阻抗存储器元件，并且该磁性存储器元件和阻抗存储器元件可以在第一和第二导线之间串联地电联接。另外，非欧姆装置可以与第一和第二导线之间的存储器单元串联联接，并且非欧姆装置可以包括二极管(例如p-n结二极管)和/或莫特跃迁(Mott transition)层。并且，阻抗存储器材料层可以包括第一和第二电极层之间的氧化层。
该集成电路存储器装置可以包括位线，存储器单元，以及字线。该位线可以联接在控制器与存储器单元之间，并且存储器单元存取晶体管可以在位线与该存储器单元存取晶体管的源极/漏极区域之间电联接。该字线可以在控制器与该存储器单元存取晶体管的控制电极之间电联接。该存储器单元可以包括具有固定和自由磁层的磁性存储器元件，以及具有阻抗存储器材料层的阻抗存储器元件，并且该磁性存储器元件和阻抗存储器元件可以在该位线与存储器单元存取晶体管的源极/漏极区域之间串联地电联接。
该阻抗存储器材料层可以在自由与固定磁层之间，并且该阻抗存储器材料层可以包括金属氧化物层(例如AlO和/或MgO)。根据本发明的一些其他实施例，磁层之一可以位于另一个磁层与阻抗存储器材料层之间，并且该阻抗存储器材料层包括相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，有机材料(例如双稳态有机材料或多级有机材料)，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
将电信号应用于存储器单元以对至少四个不同的存储器状态加以区分，可以包括将相同的电流穿过阻抗存储器材料层以及穿过自由和固定磁层。将多个不同电信号之一应用于穿过存储器单元以对至少两种不同的阻抗状态之一进行编程，可以包括将多个不同电流之一穿过阻抗存储器材料层以及穿过自由和固定磁层。
根据本发明的一些其他实施例，可以提供操作集成电路存储器装置的方法。该存储器装置可以包括存储器单元，其中该存储器单元可以被编程为由自由磁层相对于固定磁层的磁极化确定的至少两种不同的磁阻状态，以及由阻抗存储器材料层的阻抗特性确定的至少两种不同的阻抗状态。因此，该存储器单元可以为该存储器单元提供至少四种不同的存储器状态。操作该存储器单元的方法可以包括将多个不同磁场之一应用于该存储器单元，以对至少两种不同的磁阻状态之一进行编程，以及将多个不同电信号之一应用于穿过存储器单元，以对至少两种不同的阻抗状态之一进行编程。接着可以将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，从而从存储器单元中读取至少两个数据位。
另外，多个不同磁场中的第二个可以被应用于存储器单元，以对至少两种不同的磁阻状态中的第二种进行编程，并且多个不同电信号中的第二可以穿过该存储器单元，以对至少两种不同的阻抗状态中的第二种进行编程。接着可以将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，从而从存储器单元中读取至少两个第二数据位。更具体地，该至少两个第二数据位与至少两个第一数据位可以是不同的。
阻抗存储器材料层可以位于自由和固定磁层之间，或者磁层之一可以位于另一个磁层与阻抗存储器材料层之间。并且，该阻抗存储器材料层可以包括相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，有机材料(例如二元有机材料或多级有机材料)，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
将电信号应用于存储器单元以对至少四种不同的存储器状态加以区分，可以包括将相同的电流穿过阻抗存储器材料层以及穿过自由和固定磁层。将多个不同电信号之一应用于穿过存储器单元以对至少两种不同的阻抗状态之一进行编程，可以包括将多个不同电流之一穿过阻抗存储器材料层以及自由和固定磁层。
根据本发明的仍旧其他实施例，一种集成电路存储器装置可以包括集成电路基底以及在该集成电路基底上的存储器单元。更具体地，该存储器单元可以包括磁性存储器元件以及阻抗存储器元件。该磁性存储器元件可以包括自由磁层和固定磁层，并且该磁性存储器元件可以被编程为由自由磁层相对于固定磁层的磁极化确定的至少两种不同的磁阻状态。该阻抗存储器元件可以包括阻抗存储器材料层，并且该阻抗存储器元件可以被编程为由阻抗存储器材料层的阻抗特性确定的至少两种不同的阻抗状态，以为存储器单元提供至少四种不同的存储器状态。此外，该自由磁层，固定磁层，以及阻抗存储器材料层可以串联地电联接，并且该固定磁层与自由磁层之一可以位于阻抗存储器材料层和其他固定磁层以及自由磁层之间。
在该集成电路基底上可以提供第一和第二导线，其中该存储器单元在第一和第二导线之间电联接。另外，非欧姆装置可以与第一和第二导线之间的存储器单元串联联接，并且该非欧姆装置例如可以包括二极管(例如p-n结二极管或肖特基二极管)和/或莫特跃迁层。
位线可以与存储器单元联接，并且存储器单元可以在该位线与存储器单元存取晶体管的源极/漏极区域之间电联接。另外，在存储器单元与集成电路基底之间可以提供数字线，因此该存储器单元位于数字线与位线之间，并且绝缘层可以位于数字线与存储器单元存取晶体管之间。该阻抗存储器材料层可以包括金属氧化物(例如AlO和/或MgO)，相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，以及有机材料(例如双稳态有机材料或多级有机材料)，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
控制器可以与存储器单元电联接，并且该控制器可以被配置为将多个不同磁场之一应用于存储器单元，以对至少两种不同的磁阻状态之一进行编程。该控制器可以进一步被配置为将多个不同电信号之一应用于穿过存储器单元，以对至少两种不同的阻抗状态之一进行编程，从而利用至少两个数据位来对该存储器单元进行编程。另外，该控制器可以被配置为将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，并且因此从存储器单元中读出至少两个数据位。
该控制器可以被配置为将多个不同磁场中的第二个应用于存储器单元，以对至少两种不同的磁阻状态中的第二种进行编程，以及将多个不同电信号中的第二个应用于穿过存储器单元，以对至少两种不同的阻抗状态中的第二种进行编程，从而利用不同于两个第一数据位的两个第二数据位来对该存储器单元进行编程。该控制器还可以被配置为将电信号应用于存储器单元，以在至少四种不同的存储器状态之间加以区分，并且因此从存储器单元中读出两个第二数据位。
第一导线可以联接在该控制器与存储器单元之间，并且第二导线可以联接在该控制器与存储器单元之间。此外，该存储器可以在第一和第二导线之间电联接，以及该第一和第二导线可以是非平行的。将电信号应用于存储器单元以在至少四种不同的存储器状态之间加以区分，包括将相同的电流穿过阻抗存储器材料层以及穿过自由和固定磁层。将多个不同电信号之一应用于穿过存储器单元以对至少两种不同的阻抗状态之一进行编程，包括将多个不同电流之一穿过阻抗存储器材料层以及穿过自由和固定磁层。
根据本发明的仍旧其他实施例，一种集成电路存储器装置可以包括集成电路基底，以及在该集成电路基底上的多位存储器单元。此外该多位存储器单元可以被配置为通过改变该多位存储器单元的第一特性来存储第一数据位。该多位存储器单元还可以被配置为通过改变该多位存储器单元的第二特性来存储第二数据位，并且该第一特性和第二特性可以不同。
控制器可以与该多位存储器单元电联接。该控制器可以被配置为将多个不同磁场之一应用于该多位存储器单元，以改变多位存储器单元的第一特性，从而将该第一位编程给第一状态。该控制器可以进一步被配置为将多个不同电信号之一应用于穿过该多位存储器单元，以改变多位存储器单元的第二特性，从而将该第二位编程给第二状态。该控制器还可以进一步被配置为将多个不同磁场中的第二个应用于该多位存储器单元，以改变该多位存储器单元的第一特性，从而将该第一位编程给第三状态，以及将多个不同电信号中的第二个应用于穿过该多位存储器单元，以改变该多位存储器单元的第二特性，从而将该第二位编程给第四状态。更具体地，该第一和第三状态可以不同，并且该第二和第四状态可以不同。
该多位存储器单元可以包括自由磁层，固定磁层，以及阻抗存储器材料层。此外，该第一特性可以包括由自由磁层相对于固定磁层的磁极化确定的磁阻状态，以及该第二特性可以包括由阻抗存储器材料层的阻抗定义的阻抗状态。该阻抗存储器材料层例如可以包括金属氧化物，相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，有机材料，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
附图说明
图1A为根据本发明一些实施例的多位存储器单元的元件的透视图。
图1B和1C分别为沿着剖面线Ib-Ib’以及Ic-Ic’截取的包括图1A的多位存储器单元的存储器装置的截面图。
图2为说明根据本发明一些实施例的可编程存储器状态和/或存储器单元的切换属性的图。
图3A为根据本发明一些其他实施例的多位存储器单元的元件的透视图。
图3B和3C分别为沿着剖面线IIIb-IIIb’以及IIIc-IIIc’截取的包括图3A的多位存储器单元的存储器装置的截面图。
图4A为根据本发明另一些其他实施例的多位存储器单元的元件的透视图。
图4B和4C分别为沿着剖面线IVb-IVb’以及IVc-IVc’截取的包括图4A的多位存储器单元的存储器装置的截面图。
具体实施方式
下面将参照附图来更充分地描述本发明，其中在附图中示出了本发明的实施例。但是本发明可以实现为许多种不同形式，并且不应被解释为仅限于这里所述的实施例。相反，提供这些实施例是为了使得该披露的内容更透彻和完整，并且充分地将本发明的范畴传递给了本领域内的技术人员。在图中，为了清楚起见，各个层与区域的大小以及相对大小都被夸大了。从始至终，相同的数字表示相同的元件。
可以理解的是，当元件或层被叫做在另一个元件或层的“上面”，“与其相连”或者“与其联接”时，它可以直接在其他元件或层上面，与其相连，或与其联接，或者可以出现中间元件或层。相反，当该元件被叫做直接在另一个元件或层的“上面”，“直接与其相连”或者“直接与其联接”时，就不会出现中间元件或层。如这里所用的，术语“和/或”表示一个或多个相关列项的任意和全部组合。
可以理解的是，虽然术语第一，第二，第三等可以在这里被用于描述各种元件，部件，区域，层和/或部分，但是这些元件，部件，层和/或部分应该不被限于这些术语。这些术语仅仅是用于将这些元件，部件，层和/或部分彼此分开。这样，在不脱离本发明的教授的情况下，下面所述的第一元件，部件，区域，层或部分也可以被转称为第二元件，部件，区域，层或部分。
空间相对术语，例如“在……之下”，“下面”，“更低”，“在……之上”，“更高”等可以在这里被用于简单地描述所示图中一个元件或特征与另外(多个)元件或特征的关系。可以理解的是，该空间相对术语意图除了包含图中所示的取向以外，还包含所使用或操作的装置的不同取向。例如，如果图中的装置被翻了过来，被描述为在其他元件或特征“之下”的元件那么就应该被定位为其他元件或特征“之上”。这样，该示例行术语“在...之下”能够包含所有的上面和下面的取向。因此，该装置可以被另外定位(旋转90度或其他取向)，并且这里使用的空间相对描述符进行了解释。还有，这里所使用的“横向”是指基本上与垂直方向正交的方向。
这里使用的术语仅仅是用于描述特定实施例的目的，并不是要限制本发明。这里使用的单数形式“一”、“一个”、“这个”还意图包括复数形式，除非上下文中清楚地表明例外。还可以理解的是，说明书中所用的“包括”和/或“包括着”是指存在状态特征，整数，步骤，操作，元件，和/或部件，但是并不排除存在或增加一个或多个其他特征，整数，步骤，操作，元件，部件和/或组。
这里参照截面说明来描述本发明的实施例，其中这些截面说明只是本发明理想实施例(和中间结构)的示意性说明。因此，作为例如制造技术和/或容差的结果可以期待图示形状的变化。这样，本发明的实施例不应该被解释为仅限于这里所述的特定区域形状，而是应该包括从例如制造中衍化而来的形状。例如，被图示为矩形的注入区域将典型地具有圆形或曲线特征，和/或在其边缘上注入浓度的梯度，而不是从注入到非注入区的二元变化。同样地，通过注入形成的埋置区可以在埋置区与发生注入表面之间的区域中导致一些注入。这样，图中所示区域本身仅仅是示意性的，并且它们的形状并不是要说明该装置区域的实际形状，并且不是要限制本发明的范围。
除了有其他定义，这里使用的所有术语(包括技术和科学术语)具有本发明所述领域的普通技术人员可以共同理解的相同的涵义。因此，这些术语可以包括今后产生的等同术语。还可以理解的是，术语，例如普通所使用字典中定义的术语，应该被解释为具有与本说明书中以及相关技术的上下文中它们的涵义一致的涵义，并且不应该被解释为理想化或过度的形式感觉，除非这里有特殊定义。这里提到的所有的公开，专利申请，专利，以及其他参考都在整体上被引入这里作为参考。
根据如图1A，1B和1C中所示本发明的一些实施例，集成电路存储器装置可以包括(多个)数字线101，(多个)位线103，以及电联接在该(多个)数字线101与(多个)位线103之间的(多个)存储器单元Mc。如图1B和1C所示，在半导体集成电路基底105上以交叉点结构提供了多个数字线101、多个位线103、以及多个存储器单元Mc，并且第一绝缘层107可以将该数字线101与半导体基底105分离开。另外，在第一绝缘层107与位线103之间可以提供第二绝缘层109，并且非欧姆装置117(例如二极管和/或莫特跃迁层)可以与数字和位线101和103之间的各个存储器单元Mc串联地电联接。此外，导电塞121a和121b可以在该存储器单元Mc、非欧姆装置117、和/或数字和位线101和103之间提供电联接。通过使得该并联数字线101相对于并联位线103与存储器单元Mc在它们的交叉点上正交，可以在读写操作期间由控制器119个别地对该存储器单元Mc进行寻址。
更具体地，每个存储器单元Mc都可以包括：在各个数字线101与各个位线103之间串联电联接的磁性存储器元件111和阻抗存储器元件115。每个磁性存储器元件111可以包括：在自由磁层111a与固定磁层111c之间的隧道绝缘层111b；并且每个阻抗存储器元件115可以包括阻抗存储器材料层。虽然图1A，1B，和1C的每个阻抗存储器元件115都提供在磁性存储器元件111与数字线101之间，但是根据本发明的其他实施例可以提供其他安排。例如，可以在阻抗存储器元件115与数字线101之间提供磁性存储器元件111。虽然图1A，1B和1C的每个自由磁层111a都提供在固定磁层111c与数字线101之间，但是也可以提供其他安排。例如，固定磁层111c可以提供在自由磁层111a与数字线101之间。
每个磁性存储器元件111可以被编程为由该磁性存储器元件111的自由磁层111a相对于固定磁层111c的磁极化确定的至少两种不同的磁阻状态。每个阻抗存储器元件115都可以被编程为由它的阻抗存储器材料层的阻抗特性确定的至少两个不同的阻抗状态。将它们组合在一块，这样该存储器单元Mc的磁性存储器元件111和阻抗存储器元件115就可以提供至少四个不同的存储器状态，因此在每个存储器单元Mc中可以存储至少两个数据位。
如图1A中进一步所示，可以通过各个数字和位线101和103将控制器119与存储器单元Mc电联接。通过将不同的位线电流I_B/L应用于穿过位线103以及将不同的数字线电流I_D/L应用于穿过数字线101，该控制器119可以被配置为将多个不同磁场Hx和/或Hy应用于存储器单元Mc的磁性存储器元件111，以对该磁性存储器元件111的至少两个不同磁阻状态之一进行编程。通过要求两个磁场Hx和Hy都被应用于存储器单元Mc，以将数据写入到存储器单元Mc的磁性存储器元件111中，可以在读写操作期间个别地对交叉点结构中的每个磁性存储器元件111进行寻址。由于根据本发明实施例的磁阻编程为非易失性的，因此在没有电流I_B/L和I_D/L以及磁场Hx和/或Hy时，以及在电源消失之后，也能够保持磁性存储器元件111的磁阻存储器状态。
该控制器119还可以被配置为将多个不同电切换电流I_Sw应用于穿过包括阻抗存储器元件115的存储器单元Mc，以对该阻抗存储器元件115的至少两个不同阻抗状态之一进行编程。因此，可以个别地将每个存储器单元Mc的阻抗存储器元件115编程为至少两个不同存储器状态之一。由于根据本发明实施例的阻抗编程为非易失性的，因此在没有切换电流I_Sw时以及在电源消失之后，也能够保持阻抗存储器元件115的阻抗存储器状态。
此外，该控制器119可以被配置为串联地或者至少部分在时间上重叠地，提供电切换电流I_Sw之一穿过存储器单元Mc并且将多个不同磁场Hx和/或Hy之一应用于存储器单元Mc。因此，可以在对阻抗存储器元件115进行编程之前和/或之后对该磁性存储器元件111进行编程，或者可以同时对该磁性存储器元件111以及阻抗存储器元件115进行编程。
图2的图线中示出了根据本发明一些实施例的包括磁性存储器元件111以及阻抗存储器元件115的存储器单元Mc的可编程存储器状态。特别地，线1、2、3、和4说明了在每个四个不同编程阻抗状态下存储器单元Mc的阻抗特性。例如，线1可以说明当该磁性存储器元件111和阻抗存储器元件115两者都被编程为相对低阻抗状态(“on(接通)”存储器状态)时该存储器单元Mc的阻抗特性；线2可以说明当该磁性存储器元件111被编程为相对高阻抗状态(“off(断开)”存储器状态)以及阻抗存储器元件115被编程为相对低阻抗状态(“on(接通)”存储器状态)时该存储器单元Mc的阻抗特性；线3可以说明当该磁性存储器元件111被编程为相对低阻抗状态(“on(接通)”存储器状态)以及阻抗存储器元件115被编程为相对高阻抗状态(“off(断开)”存储器状态)时该存储器单元Mc的阻抗特性；以及线4可以说明当该磁性存储器元件111和阻抗存储器元件115两者都被编程为相对高阻抗状态(“off(断开)”存储器状态)时该存储器单元Mc的阻抗特性。
该控制器19还可以被配置为个别地将电信号应用于每个存储器单元Mc，以在至少四个不同的存储器状态之间加以区分，从而从存储器单元Mc中读出至少两个数据位。特别地，通过控制器19将读取电流应用于穿过存储器单元Mc，用以确定表示存储器单元Mc的编程状态的存储器单元Mc的阻抗特性。虽然图1B和1C中没有示出，但是仍然可以通过使用常规技术将该控制器119个别地与每个位线101以及数字线103联接，因此在读和/或写操作期间可以个别地对每个存储器单元Mc进行寻址。
根据本发明实施例的存储器单元Mc可以被再编程许多次。在将存储器单元Mc编程为如上所述的第一编程阻抗状态之后，例如，可以对该存储器单元Mc进行再编程。更具体地，该控制器19可以将多个不同磁场中的第二个应用于存储器单元Mc，以对该磁性存储器元件111的至少两个不同磁阻状态中的第二个进行编程；以及该控制器119可以将多个不同电流中的第二个应用于穿过该存储器单元Mc，以对该阻抗存储器元件115的至少两个不同阻抗状态中的第二个进行编程。因此，可以利用不同于该两个第一数据位以外的两个第二数据位对该存储器单元Mc进行编程。如上所述，该控制器119可以被配置为将电信号应用于该存储器单元Mc，用以在至少四个不同的存储器状态之间加以区分，并因此从该存储器单元中读取两个第二数据位。
通过提供用于对存储器单元Mc的阻抗存储器元件115进行编程的电流大大小于可以改变该存储器单元Mc的磁性存储器元件111的磁阻状态(例如，由于旋转转矩/动量转移现象)的电流，就可以独立地对相同存储器单元Mc的阻抗存储器元件115和磁性存储器元件111进行编程。但是，如果用于对阻抗存储器元件115进行编程的电流足以改变磁性存储器元件的磁阻状态，则需要在对相同存储器单元Mc的阻抗存储器元件115进行任何编程之后对该磁性存储器元件111进行编程/再编程。此外，通过提供在读取期间穿过该存储器单元Mc的电流大大小于可以改变磁性存储器元件111和/或阻抗存储器元件任一的状态的电流，就可以对存储器单元Mc进行许多读操作，而不需要对它的阻抗存储器元件115和/或磁性存储器元件111的任一进行再编程。
例如，可以通过在第一方向上提供磁场Hx以及在第二方向上提供磁场Hy来将图1A的磁性存储器元件111编程为第一状态。接着可以通过在第三方向(不同于第一方向)上提供磁场Hx以及在第四方向(不同于第二方向)上提供磁场Hy来将该磁性存储器元件111再编程为第二状态(不同于第一状态)。
根据本发明的一些实施例，可以通过在第一方向上提供切换电流I_Sw来将该图1A的阻抗存储器元件115编程为第一状态，并且可以通过在第二方向(不同于第一方向)上提供切换电流I_Sw来将该阻抗存储器元件115再编程为第二状态(不同于第一状态)。根据本发明的其他实施例，通过提供第一量级/持续时间的切换电流I_Sw可以将图1A的阻抗存储器元件115编程为第一状态，并且可以通过提供第二量级/持续时间(不同于第一量级/持续时间)的切换电流I_Sw可以将该阻抗存储器元件115再编程为第二状态(不同于第一状态)。因此，可以不需要改变该切换电流I_Sw的极性/方向。
如上所述，每个磁性存储器元件111都可以包括自由磁层111a，隧道绝缘层111b，以及固定磁层111c。例如，自由磁层111a可以包括CoFeB层；隧道绝缘层111b可以包括MgO和/或AlO层；并且该固定磁层111c可以包括合成反铁磁性层(例如，包括CoFe、Ru、以及CoFeB层)和/或PtMn层。此外，每个导电塞121a和或121b都可以包括金属、金属氮化物(例如氮化钛)、和/或掺杂多晶硅层。另外，该自由磁层111a可以包括与隧道绝缘层111b相隔开的覆盖层(例如Ta和/或Ti层)，和/或该固定磁层111c可以包括与隧道绝缘层111b相隔开的覆盖层(例如Ta和/或Ti层)。在例如美国专利No.7,092,283，美国公开No.2006/0011958，美国公开No.2006/0022237，美国公开No.2006/0027846，美国公开No.2006/0034117，美国公开No.2006/0062044，以及美国公开No.2006/0083054中详述了包括固定磁层，隧道绝缘层，以及自由磁层的磁性存储器结构。上述每个参考专利以及专利公开所披露的内容都在整体上被引入这里作为参考。
如上所述，该阻抗存储器元件115可以包括阻抗存储器材料层。更具体地，根据本发明的一些实施例，该阻抗存储器材料可以包括氧化层例如金属氧化物(例如MgO和/或AlO)。根据本发明的其他实施例，阻抗存储器材料层可以包括相变存储器材料、钙钛矿材料、导电桥掺杂玻璃、有机材料(例如双稳态有机材料和/或多级有机材料)，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
如图1A，1B和1C中所示，可以在每个存储器单元Mc与各个位线103之间提供非欧姆装置117。根据本发明的其他实施例，可以取而代之的是在每个存储器单元Mc与各个数字线101之间提供非欧姆装置。根据本发明的仍旧其他实施例，可以在每个存储器单元Mc的阻抗存储器元件115与磁性存储器元件111之间提供非欧姆装置。此外，每个非欧姆装置117可以包括二极管(例如p-n结二极管或肖特基二极管)或莫特跃迁层。通过在图1A-1C所示交叉点结构中提供非欧姆装置，通过在一个方向上允许电流动而在其他方向上禁止电流动就可以有利于选择各个存储器单元。
根据图3A，3B，以及3C所示的本发明的一些其他实施例，集成电路存储器装置可以包括(多个)数字线101，(多个)位线103，以及电联接在该(多个)数字线101与(多个)位线103之间的(多个)存储器单元Mc’。图3A，3B，以及3C的集成电路存储器装置的结构和操作与图1A，1B，以及1C类似，为了简明起见将不会重复对图3A，3B和3C中相同的元件和操作的描述。特别地，图3A，3B，以及3C中的基底105、第一绝缘层107、数字线101、第二绝缘层109、自由磁层111a、及固定磁层111c、导电塞121a和121b、非欧姆装置117，以及位线103可以与上面参照图1A，1B，1C和2的描述相同。另外，图3A的控制器119的操作可以与上面参照图1A，1B，1C和2所述相同。
在图3A，3B，和3C中，阻抗和磁性存储器元件可以集成在存储器单元Mc’中。更具体地，该层111b’可以同时起到阻抗存储器材料层(如上面对阻抗存储器元件115所述)与磁性存储器元件的隧道绝缘层(如上面对隧道绝缘层111所述)的作用。更具体地，该层111b’可以包括金属氧化物层例如MgO和/或AlO。
因此，每个存储器单元Mc’可以被编程为由该存储器单元Mc’的自由磁层111a相对于固定磁层111c的磁极化所确定的至少两种不同的磁阻状态。每个存储器单元Mc’还可以被编程为由阻抗存储器材料层111b’的阻抗特性所确定的至少两种不同的阻抗状态。将其组合在一块儿，该存储器的单元Mc’的可编程磁阻以及阻抗状态可以提供至少四个不同的存储器状态，使得在每个存储器单元Mc’中可以存储至少两个数据位。使用位线电流I_B/L、数字线电流I_D/L、磁场Hx和Hy，以及切换电流I_Sw来对该存储器单元Mc’的磁阻和阻抗状态进行编程的操作可以与上面参照图1A，1B，1C和2的描述相同。此外，每个存储器单元Mc’的可编程存储器状态结果可以与上面参照图2的描述相同。
如上所述，根据本发明的一些实施例，该多位存储器单元Mc和/或Mc’可以用在交叉点集成电路存储器结构中。根据下面参照图4A，4B和4C所述的本发明的其他实施例，多位存储器单元Mc”可以用在1-晶体管/1-单元存储器结构中，该多位存储器单元Mc”可以实现为如上所述的关于图1A、1B、和1C的多位存储器单元Mc，或者图3A、3B、和3C的多位存储器单元Mc’的任一。
如图4A，4B，以及4C所示，每个多位存储器单元Mc”可以电联接在位线403与各个存储器单元存取晶体管T的源极/漏极区域S/D之间。更具体地的，场氧化物区域F/O可以定义半导体基底451的激活区域，并且每个存储器单元存取晶体管T可以包括：在半导体基底451的激活区域的源极/漏极区域S/D之间的字线WL栅电极，以及在字线WL与基底451之间的栅绝缘层GI。此外，每个晶体管T的第二源极/漏极区域S/D可以通过导电塞457与接地电极GND电联接。该接地电极GND和数字线401可以提供在第一绝缘层407上，因此该数字线与字线WL分开。此外，可以在第二绝缘层409上提供导电层435，因此该导电层435与该数字线401分开。
每个存储器单元Mc”可以串联地与各个导电层435和数字线403之间的导电塞421a及421b电联接，并且每个导电层435可以通过各个导电塞433与各个源极/漏极区域S/D电联接。此外，该存储器单元Mc”和导电塞421a及421b可以延伸穿过第三绝缘层431，并且该数字线可以提供在第三绝缘层431上、以及导体塞421b的暴露部分上。
这样，字线WL和数字线401可以是平行的，并且位线403可以与字线WL以及数字线401正交。此外，每个存储器单元Mc”都可以物理地提供在各个数字和位线401和403之间、在它们的交叉处，并且每个存储器单元Mc”都可以在各个位线403与存储器单元存取晶体管T之间电联接。
控制器409可以个别地与每个字线WL联接，个别地与每个数字线401联接，并且个别地与每个位线403联接。这样，就可以将每个存储器单元Mc”编程为由存储器单元Mc”的自由磁层相对于存储器单元Mc”的固定磁层的磁极化确定的至少两个不同的磁阻状态。还可以将每个存储器单元Mc”编程为由存储器Mc”的阻抗存储器材料层的阻抗特性确定的至少两个不同的阻抗状态。将它们组合在一块儿，每个存储器单元Mc”的可编程磁阻和阻抗状态就可以提供至少四个不同的存储器状态，因此至少两个数据位可以被存储器在每个存储器单元Mc”中。每个存储器单元Mc”的可编程存储器状态结果可以与上面参照图2所述的一样。
使用电流穿过各个位和数字线403和401来生成穿过存储器单元Mc”的各个磁场来对存储器单元Mc”的磁阻状态进行编程的控制器419的操作可以与上面参照图1A-1C和/或3A-3C所述的操作一样，其中各个存储器单元存取晶体管T被断开，以降低/防止电流流经该存储器单元Mc”。对存储器单元Mc”的阻抗状态进行编程的控制器419的操作可以包括接通各个存储器单元存取晶体管T，以及生成流经各个位线403、存储器单元Mc”、以及晶体管T的电流。用于对存储器单元Mc”的特定阻抗状态进行编程的电流的特性可以与上面参照图1A-C和/或3A-3C所述的一样。
如上所述，根据本发明的一些实施例，可以通过将磁场应用于存储器单元来对多位存储器单元(Mc，Mc’，和/或Mc”)的磁阻状态进行编程，并且通过将电流应用于穿过存储器单元来对该多位存储器单元的阻抗状态进行编程。根据本发明的其他实施例，可以通过将各个电流应用于穿过存储器单元，可以对多位存储器单元的磁阻和阻抗状态两者进行编程，其中提供：使用大大低于对另一状态进行编程/再编程所需的电流的电流可以对状态之一进行编程。例如，可以根据旋转转矩/动量转移现象来对多位存储器单元的磁阻状态进行编程，其中要求的电流要大大高于对存储器单元的阻抗状态进行编程所可能需要的电流。接着，可以使用不会改变已被编程的磁阻状态的、显著更低的电流来对多位存储器单元的阻抗状态进行编程/再编程。因此，可以要求：对多位存储器单元的阻抗状态进行编程跟在对存储器单元的磁阻状态进行编程之后，这是因为每次对磁阻状态进行编程时都可能改变阻抗状态的状态。
如上面参照图1A-1C所述，每个阻抗存储器元件115都可以包括阻抗存储器材料层，例如金属氧化物(例如MgO和/或AlO)，相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，有机材料(例如双稳态有机材料或多级有机材料)，二元过渡金属氧化物(例如，NiO，TiO2，ZrO2等)，莫特跃迁层，和/或肖特基势垒。存储器单元中用于储存第二数据位的阻抗存储器材料层可以提供相对较高的感应余量(即，＞10x)，相对较低的工作电压(即，＜3V)，以及相对好的热稳定性。此外，磁阻和阻抗存储器元件之间的串扰可以相对较低，和/或阻抗存储器材料可以基本上对尺寸不敏感。
阻抗存储器装置中使用的相变存储器材料(例如硫族化物材料，例如包括Ge、Sb、以及Te的合金)已经通过如下方式进行了描述，即美国专利No.5,166,758，标题为“Electrically Erasable Phase ChangeMemory(电可擦除相变存储器)”；美国专利No.6,507,061，标题为“Multiple Layer Phase-Change Memory(多层相变存储器)”；美国专利No.7,037,749，标题为“Methods For Forming Phase ChangeableMemory Devices(形成可相变存储器装置的方法)”；美国专利No.7,042,001，标题为“Phase Change Memory devices Including MemoryElements Having Variable Cross-Sectional Areas(包括具有可变横截面积的存储器元件的相变存储器装置)”；以及美国专利No.7,061,013，标题为“Phase Change Storage Cells For Memory Devices，MemoryDevices Having Phase Change Storage Cells And Methods Of FormingThe Same(用于存储器装置的相变存储单元，具有相变存储单元的存储器装置及其形成方法)”。上述各个参考专利所披露的内容都在整体上被引入这里作为参考。
阻抗存储器装置中使用的钙钛矿材料可以包括CMR材料(例如Pr0.7Ca0.3MnO3)，过渡金属氧化物(例如掺杂Cr的SrZrO3和/或掺杂Cr的SrTiO3)，和/或铁电材料(例如锆钛酸铅，也被称为PZT)。存储器装置中使用CMR材料已经通过如下方式进行了描述，即IEEE，2002，中Zhuang等所著的“Novell Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory(MRAM)(新型巨磁阻薄膜非易失性阻抗随机存取存储器(MRAM))”，2002年5月8日的Applied Physics Letters(APL)第76卷第19期2749-2751页中Liu等所著的“Electric-Pulse-Induced Reversible Resistance Change Effect InMagnetoresistive Films(磁阻薄膜中电脉冲引导可逆阻抗变化效果)”，以及美国专利No.6,870,755，标题为“Re-Writable Memory WithNon-Linear Memory Element(具有非线性存储器元件的可重写存储器)”。存储器装置中使用过渡金属氧化物已经通过如下方式进行了描述，即IBM Zurich研究实验室，标题为“Resistance Change Memory：Transition-Metal Oxiades For Nonvolatile Memory Applications(阻抗变化存储器：用于非易失性存储器应用的过渡金属氧化物)”，http://www.zurich.imb.com/st/storage/resistance.html。存储器装置中使用铁电材料已经通过如下方式进行了描述，即美国专利No.7,106,617，标题为“Ferroelectric Memory Devices Having A Plate Line ControlCircuit And Methods For Operating The Same(具有板线控制电路的铁电存储器装置及其操作方法)”，美国专利No.6,982,447，标题为“Ferroelectric Memory Device(铁电存储器装置)”，以及美国专利No.6,075,264，标题为“Structure Of A Ferroelectric Memory Cell AndMethods Of Fabricating It(铁电存储器单元的结构及其制造方法)”。上述各个参考专利和公开所披露的内容都在整体上被引入这里作为参考。
阻抗存储器装置中使用导电桥掺杂玻璃已经通过如下方式进行了描述，即2003年非易失性存储器技术研讨会会议记录中Symanczyk等所著的为“Electrical Characterization Of Solid State Ionic MemoryElements(固态离子存储器元件的电特性)”。存储器装置中使用有机材料已经通过如下方式进行了描述，即2002年4月22日的Applied PhysicsLetters(APL)第80卷第16期2997-2999页中Ma等所著的“OrganicElectrical Bistable Devices And Rewritable Memory Cells(有机电双稳态装置以及可重写存储器单元)”，以及2003年8月11日的Applied PhysicsLetters(APL)第83卷第6期1252-1254页中Oyamada等所著的“Switching Effect In Cu:TCNQ Charge Transfer-Complex Thin Films ByVacuum Codeposition(通过真空共沉积的Cu:TCNQ电荷转移-配合物薄膜中的切换效应)”。阻抗存储器装置中使用二元过渡金属氧化物已经通过如下方式进行了描述，即2004年12月的IDEM技术摘要第587-590页中Baek等所著的“Highly Scalable Nonvolatile Resistive MemoryUsing Simple Binary Oxide Driven By Asymmetric Unipolar VoltagePulses(使用由不对称单极电压脉冲驱动的简单二元氧化物的大尺寸非易失性阻抗存储器)”，以及2005年12月的IDEM技术摘要第750-753页中Baek等所著的“Multi-Layer Cross-Point Binary Oxide ResistiveMemory(OxRRAM)For Post-NAND Storage Application(用于后NAND存储应用的多层交叉点二元氧化物阻抗存储器(OxRRAM))”。莫特跃迁层已经在例如如下参考文献中详述，即Phys.Rev.Lett.92，178302(2004)中Rozenberg等所著的“Nonvolatile Memory With MultilevelSwitching：A Basic Model(具有多级切换的非易失性存储器：基本模型)”。上述各个参考专利和公开所披露的内容都在整体上被引入这里作为参考。
根据上述本发明的实施例，集成电路存储器装置可以包括集成电路基底，以及该集成电路基底上的多位存储器单元。并且该多位存储器单元可以被配置为通过改变该多位存储器单元的第一特性来储存第一数据位。该多位存储器单元还可以被配置为通过改变该多位存储器单元的第二特性来储存第二数据位，并且该第一和第二特性可以不同。另外，根据本发明实施例的多位存储器单元阵列可以排列为交叉点结构阵列和/或字线结构阵列。
更具体地，该多位存储器单元可以包括自由磁层，固定磁层，以及阻抗存储器材料层。此外，该第一特性可以包括由自由磁层相对于固定磁层的磁极化确定的磁阻状态，并且该第二特征可以包括由阻抗存储器材料层的阻抗定义的阻抗状态。该阻抗存储器材料层，例如，可以包括金属氧化物，相变存储器材料，钙钛矿材料，导电桥掺杂玻璃，有机材料，二元过渡金属氧化物，莫特跃迁层，和/或肖特基势垒。
虽然已经具体示出了本发明并且参照它的实施例对其进行了描述，但是本领域内的普通技术人员可以理解的是，在不脱离如所附权利要求规定的本发明的精神和范畴的情况下，可以有各种形式和细节上的变化。

Claims (40)

1.一种集成电路存储器装置，包括：
集成电路基底；
所述集成电路基底上的存储器单元，其中所述存储器单元可以被编程为：由自由磁层相对于固定磁层的磁极化确定的至少两种不同的磁阻状态、和由阻抗存储器材料层的阻抗特性确定的至少两种不同的阻抗状态，以便为所述存储器单元提供至少四种不同的存储器状态；以及
与所述存储器单元电联接的控制器，其中所述控制器被配置为：将多个不同磁场之一应用于所述存储器单元以对所述至少两种不同的磁阻状态之一进行编程，以及将多个不同电信号之一应用于穿过所述存储器单元以对所述至少两种不同的阻抗状态之一进行编程，从而通过至少两个数据位来对所述存储器进行编程；以及其中所述控制器被配置为：将电信号应用于所述存储器单元以在所述至少四种不同的存储器状态之间加以区分，并且由此从所述存储器单元中读出所述至少两个数据位。
2.根据权利要求1的集成电路存储器装置，其中所述阻抗存储器材料层包括位于第一和第二电极层之间的氧化层。
3.根据权利要求1的集成电路存储器装置，其中所述控制器进一步被配置为：将所述多个不同磁场中的第二个应用于所述存储器单元以对所述至少两种不同的磁阻状态中的第二种进行编程，以及将所述多个不同电信号中的第二个应用于穿过所述存储器单元以对所述至少两种不同的阻抗状态中的第二种进行编程，从而利用不同于两个第一数据位的两个第二数据位来对所述存储器单元进行编程；并且其中所述控制器被配置为：将电信号应用于所述存储器单元以在所述至少四种不同的存储器状态之间加以区分，并且由此从所述存储器单元中读出所述两个第二数据位。
4.根据权利要求1的集成电路存储器装置，还包括：
联接在所述控制器与所述存储器单元之间的第一导线；以及
联接在所述控制器与所述存储器单元之间的第二导线，其中所述存储器单元电联接在所述第一与第二导线之间；并且其中所述第一和第二导线是非平行的。
5.根据权利要求4的集成电路存储器装置，其中所述存储器单元包括：具有所述固定和自由磁层的磁性存储器元件、以及具有所述阻抗存储器材料层的阻抗存储器元件，其中所述磁性存储器元件和所述阻抗存储器元件串联地电联接在所述第一和第二导线之间。
6.根据权利要求1的集成电路存储器装置，还包括：
与所述第一和第二导线之间的所述存储器单元串联联接的非欧姆装置。
7.根据权利要求6的集成电路存储器装置，其中所述非欧姆装置包括二极管和/或莫特跃迁层。
8.根据权利要求1的集成电路存储器装置，还包括：
位线，联接在所述控制器与所述存储器单元之间；
存储器单元存取晶体管，其中所述存储器单元电联接在所述位线与所述存储器单元存取晶体管的源极/漏极区域之间；以及
字线，电联接在所述控制器与所述存储器单元存取晶体管的控制电极之间。
9.根据权利要求8的集成电路存储器装置，其中所述存储器单元包括：具有所述固定和自由磁层的磁性存储器元件、以及具有所述阻抗存储器材料层的阻抗存储器元件，其中所述磁性存储器元件和所述阻抗存储器元件串联地电联接在所述位线与所述存储器单元存取晶体管的源极/漏极区域之间。
10.根据权利要求1的集成电路存储器装置，其中所述阻抗存储器材料层在所述自由与固定磁层之间。
11.根据权利要求10的集成电路存储器装置，其中所述阻抗存储器材料层包括金属氧化物。
12.根据权利要求1的集成电路存储器装置，其中所述磁层之一位于所述磁层中的另一个与所述阻抗存储器材料层之间。
13.根据权利要求1的集成电路存储器装置，其中所述阻抗存储器材料层包括相变存储器材料、钙钛矿材料、导电桥掺杂玻璃、有机材料、二元过渡金属氧化物、莫特跃迁层，和/或肖特基势垒。
14.根据权利要求1的集成电路存储器装置，其中将所述电信号应用于所述存储器单元以对所述至少四种不同的存储器状态加以区分包括：使相同的电流穿过所述阻抗存储器材料层以及穿过所述自由和固定磁层。
15.根据权利要求1的集成电路存储器装置，其中将多个不同电信号之一应用于穿过所述存储器电源以对所述至少两种不同的阻抗状态之一进行编程包括：使多个不同电流之一穿过所述阻抗存储器材料层以及穿过所述自由和固定磁层。
16.一种操作集成电路存储器装置的方法，所述存储器装置包括存储器单元，所述存储器单元可以被编程为：由自由磁层相对于固定磁层的磁极化确定的至少两种不同的磁阻状态、以及由阻抗存储器材料层的阻抗特性确定的至少两种不同的阻抗状态，以便为所述存储器单元提供至少四种不同的存储器状态；所述方法包括：
将多个不同磁场之一应用于所述存储器单元，以对所述至少两种不同的磁阻状态之一进行编程；
将多个不同电信号之一应用于穿过所述存储器单元，以对所述至少两种不同的阻抗状态之一进行编程；以及
将电信号应用于所述存储器单元，以在所述至少四种不同的存储器状态之间加以区分，从而从所述存储器单元中读取至少两个数据位。
17.根据权利要求16的方法，还包括：
将所述多个不同磁场中的第二个应用于所述存储器单元，以对所述至少两种不同的磁阻状态中的第二种进行编程；
将所述多个不同电信号中的第二个穿过所述存储器单元，以对所述至少两种不同的阻抗状态中的第二种进行编程；以及
将电信号应用于所述存储器单元，以在所述至少四种不同的存储器状态之间加以区分，从而从所述存储器单元中读取至少两个第二数据位，其中所述至少两个第二数据与至少两个第一数据位不同。
18.根据权利要求16的方法，其中所述阻抗存储器材料层位于所述自由和固定磁层之间。
19.根据权利要求16的方法，其中所述磁层之一位于所述磁层中的另一个与所述阻抗存储器材料层之间。
20.根据权利要求16的方法，其中所述阻抗存储器材料层包括：相变存储器材料、钙钛矿材料、导电桥掺杂玻璃、有机材料、二元过渡金属氧化物、莫特跃迁层，和/或肖特基势垒。
21.根据权利要求16的方法，其中将所述电信号应用于所述存储器单元以对所述至少四种不同的存储器状态加以区分包括：使相同的电流穿过所述阻抗存储器材料层以及穿过所述自由和固定磁层。
22.根据权利要求16的方法，其中将多个不同电信号之一应用于穿过所述存储器电源以对所述至少两种不同的阻抗状态之一进行编程包括：使多个不同电流之一穿过所述阻抗存储器材料层以及所述自由和固定磁层。
23.一种集成电路存储器装置，包括：
集成电路基底；
在所述集成电路基底上的存储器单元，其中所述存储器单元包括：
磁性存储器元件，包括自由磁层和固定磁层，其中所述磁性存储器元件可以被编程为：由所述自由磁层相对于所述固定磁层的磁极化确定的至少两种不同的磁阻状态，以及
阻抗存储器元件，包括阻抗存储器材料层，其中所述阻抗存储器元件可以被编程为：由所述阻抗存储器材料层的阻抗特性确定的至少两种不同的阻抗状态，以便为所述存储器单元提供至少四种不同的存储器状态，其中所述自由磁层、所述固定磁层和所述阻抗存储器材料层是串联地电联接的，以及其中所述自由磁层和所述固定磁层之一位于所述阻抗存储器材料层与所述自由磁层和所述固定磁层的另一个之间。
24.根据权利要求23的集成电路存储器装置，还包括：
位于所述集成电路基底上的第一和第二导线，其中所述存储器单元电联接在所述第一和第二导线之间。
25.根据权利要求24的集成电路存储器装置，还包括：
与所述第一和第二导线之间的所述存储器单元串联联接的非欧姆装置。
26.根据权利要求25的集成电路存储器装置，其中所述非欧姆装置包括二极管和/或莫特跃迁层中的至少一个。
27.根据权利要求23的集成电路存储器装置，还包括：
位线，与所述存储器单元联接；以及
存储器单元存取晶体管，其中所述存储器单元电联接在所述位线与所述存储器单元存取晶体管的源极/漏极区域之间。
28.根据权利要求27的集成电路存储器装置，还包括：
在所述存储器单元与所述集成电路基底之间的数字线，从而使所述存储器单元位于所述数字线与所述位线之间；以及
位于所述数字线与所述存储器单元存取晶体管之间的绝缘层。
29.根据权利要求23的集成电路存储器装置，其中所述阻抗存储器材料层包括金属氧化物。
30.根据权利要求23的集成电路存储器装置，其中所述阻抗存储器材料层包括：相变存储器材料、钙钛矿材料、导电桥掺杂玻璃、有机材料、二元过渡金属氧化物、莫特跃迁层，和/或肖特基势垒。
31.根据权利要求23的集成电路存储器装置，还包括：
与所述存储器单元电联接的控制器，其中所述控制器被配置为：将多个不同磁场之一应用于所述存储器单元以对所述至少两种不同的磁阻状态之一进行编程，以及将多个不同电信号之一应用于穿过所述存储器单元以对所述至少两种不同的阻抗状态之一进行编程，从而利用至少两个数据位来对所述存储器进行编程；并且其中所述控制器被配置为：将电信号应用于所述存储器单元，以在所述至少四种不同的存储器状态之间加以区分，并且由此从所述存储器单元中读出至少两个数据位。
32.根据权利要求31的集成电路存储器装置，其中所述控制器进一步被配置为：将所述多个不同磁场中的第二个应用于所述存储器单元以对所述至少两种不同的磁阻状态中的第二种进行编程，以及将所述多个不同电信号中的第二个应用于穿过所述存储器单元以对所述至少两种不同的阻抗状态中的第二种进行编程，从而利用不同于两个第一数据位的两个第二数据位来对所述存储器单元进行编程；并且其中所述控制器被配置为：将电信号应用于所述存储器单元，以在所述至少四种不同的存储器状态之间加以区分，并且由此从所述存储器单元中读出所述两个第二数据位。
33.根据权利要求31的集成电路存储器装置，还包括：
第一导线，联接在所述控制器与所述存储器单元之间；以及
第二导线，联接在所述控制器与所述存储器单元之间，其中所述存储器电联接在所述第一和第二导线之间，以及其中所述第一和第二导线是非平行的。
34.根据权利要求31的集成电路存储器装置，其中将所述电信号应用于所述存储器单元以对所述至少四种不同的存储器状态加以区分包括：使相同的电流穿过所述阻抗存储器材料层以及穿过所述自由和固定磁层。
35.根据权利要求31的集成电路存储器装置，其中将多个不同电信号之一应用于穿过所述存储器单元以对所述至少两种不同的阻抗状态之一进行编程包括：使多个不同电流之一穿过所述阻抗存储器材料层以及穿过所述自由和固定磁层。
36.一种集成电路存储器装置，包括：
集成电路基底；以及
在所述集成电路基底上的多位存储器单元，其中所述多位存储器单元被配置为：通过改变所述多位存储器单元的第一特性来储存第一数据位，以及通过改变所述多位存储器单元的第二特性来储存第二数据位，其中所述第一特性和第二特性不同。
37.根据权利要求36的集成电路存储器装置，还包括：
与所述多位存储器单元电联接的控制器，其中所述控制器被配置为：将多个不同磁场之一应用于所述多位存储器单元以改变所述多位存储器单元的所述第一特性，从而将所述第一位编程给第一状态；以及将多个不同电信号之一应用于穿过所述多位存储器单元以改变所述多位存储器单元的所述第二特性，从而将所述第二位编程给第二状态。
38.根据权利要求37的集成电路存储器装置，其中所述控制器进一步被配置为：
将多个不同磁场中的第二个应用于所述多位存储器单元以改变所述多位存储器单元的所述第一特性，从而将所述第一位编程给第三状态；以及将多个不同电信号中的第二个应用于穿过所述多位存储器单元以改变所述多位存储器单元的所述第二特性，从而将所述第二位编程给第四状态；其中所述第一和第三状态不同，并且其中所述第二和第四状态不同。
39.根据权利要求36的集成电路存储器装置，其中所述多位存储器单元包括自由磁层、固定磁层、以及阻抗存储器材料层，其中所述第一特性包括：由所述自由磁层相对于所述固定磁层的磁极化确定的磁阻状态，以及其中所述第二特性包括：由所述阻抗存储器材料层的阻抗确定的阻抗状态。
40.根据权利要求39的集成电路存储器装置，其中所述阻抗存储器材料层包括：金属氧化物、相变存储器材料、钙钛矿材料、导电桥掺杂玻璃、有机材料、二元过渡金属氧化物、莫特跃迁层，和/或肖特基势垒。
CNA2008100044593A 2007-01-30 2008-01-30 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法 Pending CN101256831A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070009475A KR100885184B1 (ko) 2007-01-30 2007-01-30 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
KR1020070009475 2007-01-30
US11/804,327 2007-05-17

Publications (1)

Publication Number Publication Date
CN101256831A true CN101256831A (zh) 2008-09-03

Family

ID=39667775

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100044593A Pending CN101256831A (zh) 2007-01-30 2008-01-30 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法

Country Status (6)

Country Link
US (2) US7952914B2 (zh)
JP (1) JP2008187183A (zh)
KR (1) KR100885184B1 (zh)
CN (1) CN101256831A (zh)
DE (1) DE102008006543A1 (zh)
TW (1) TW200845364A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180950A (zh) * 2010-10-21 2013-06-26 美光科技公司 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
US9184385B2 (en) 2011-04-15 2015-11-10 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9257430B2 (en) 2008-06-18 2016-02-09 Micron Technology, Inc. Semiconductor construction forming methods
US9257648B2 (en) 2011-02-24 2016-02-09 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9343145B2 (en) 2008-01-15 2016-05-17 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9406878B2 (en) 2010-11-01 2016-08-02 Micron Technology, Inc. Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
US9412421B2 (en) 2010-06-07 2016-08-09 Micron Technology, Inc. Memory arrays
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells
CN110176471A (zh) * 2018-02-20 2019-08-27 爱思开海力士有限公司 交叉点阵列器件及其制造方法
CN110709935A (zh) * 2017-05-31 2020-01-17 Arm有限公司 形成和操作使用相关电子材料(cem)的存储器器件

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
JP5326242B2 (ja) * 2007-08-30 2013-10-30 富士通株式会社 磁気トンネル素子、これを利用した半導体装置およびその製造方法
US20090201714A1 (en) * 2008-02-08 2009-08-13 Heinz Hoenigschmid Resistive memory cell and method for operating same
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US8482970B2 (en) 2008-08-08 2013-07-09 Seagate Technology Llc Multi-bit STRAM memory cells
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US20100102369A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Ferroelectric memory with magnetoelectric element
US8116115B2 (en) 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation
JP5569836B2 (ja) * 2008-12-18 2014-08-13 国立大学法人広島大学 ペロブスカイト型酸化物の相転移誘起方法、電子機能素子材料として用いられるペロブスカイト型酸化物、ペロブスカイト型酸化物を用いた電子機能素子及び電子装置
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8766227B1 (en) * 2010-11-10 2014-07-01 Contour Semiconductor, Inc. Pinched center resistive change memory cell
EP2466586B1 (en) * 2010-12-16 2016-03-02 Crocus Technology Multibit magnetic random access memory cell with improved read margin
FR2969382B1 (fr) * 2010-12-17 2022-11-18 Centre Nat Rech Scient Élément memristif et mémoire électronique basée sur de tels éléments
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8780607B2 (en) 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) * 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
TWI456700B (zh) * 2012-02-01 2014-10-11 Macronix Int Co Ltd 鄰接溝槽側壁之三維記憶陣列及其製造方法
FR2989211B1 (fr) 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
JP2014049497A (ja) 2012-08-29 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
US9123414B2 (en) 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9336879B2 (en) * 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
KR20160141890A (ko) 2015-06-01 2016-12-12 에스케이하이닉스 주식회사 전자 장치
GB2545264B (en) 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
CN109219849B (zh) * 2016-06-28 2023-05-30 英特尔公司 具有压电选择器的交叉点磁性随机存取存储器
JP6271654B1 (ja) * 2016-08-05 2018-01-31 株式会社東芝 不揮発性メモリ
US11264094B2 (en) * 2018-03-05 2022-03-01 Intel Corporation Memory cell including multi-level sensing
WO2020242213A1 (ko) * 2019-05-28 2020-12-03 서울대학교산학협력단 자기 메모리 장치 및 그것의 동작 방법
KR102274831B1 (ko) * 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
KR20210011638A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2024017480A (ja) * 2022-07-28 2024-02-08 ソニーセミコンダクタソリューションズ株式会社 記憶装置、電子機器及び記憶装置の制御方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US742001A (en) 1903-01-28 1903-10-20 Isaiah Rannels Brown Flask-clamp.
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US6075264A (en) * 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
JP3677455B2 (ja) 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
KR20030034500A (ko) 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
JP3866567B2 (ja) 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
KR100448921B1 (ko) * 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6906939B2 (en) * 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US6801451B2 (en) * 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100615600B1 (ko) 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
KR100496887B1 (ko) * 2003-03-05 2005-06-23 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
WO2004088753A1 (ja) * 2003-03-31 2004-10-14 Japan Science And Technology Agency スピン依存伝達特性を有するトンネルトランジスタ及びそれを用いた不揮発性メモリ
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
JP2005150156A (ja) 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7145795B2 (en) * 2004-04-13 2006-12-05 Micron Technology, Inc. Multi-cell resistive memory array architecture with select transistor
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
KR20060054511A (ko) * 2004-11-16 2006-05-22 삼성전자주식회사 직접 전하 주입형 메모리 소자와 그 제조 및 동작 방법
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JP4039444B2 (ja) 2005-07-15 2008-01-30 エプソンイメージングデバイス株式会社 液晶表示装置及び電子機器
KR100650115B1 (ko) 2005-07-18 2006-11-27 인하대학교 산학협력단 금속 나선 박막의 비선형적 전도특성을 이용한 나노 전자소자

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343145B2 (en) 2008-01-15 2016-05-17 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US11393530B2 (en) 2008-01-15 2022-07-19 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US10790020B2 (en) 2008-01-15 2020-09-29 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US10262734B2 (en) 2008-01-15 2019-04-16 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9805792B2 (en) 2008-01-15 2017-10-31 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells
US9257430B2 (en) 2008-06-18 2016-02-09 Micron Technology, Inc. Semiconductor construction forming methods
US9559301B2 (en) 2008-06-18 2017-01-31 Micron Technology, Inc. Methods of forming memory device constructions, methods of forming memory cells, and methods of forming semiconductor constructions
US9666801B2 (en) 2008-07-02 2017-05-30 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9697873B2 (en) 2010-06-07 2017-07-04 Micron Technology, Inc. Memory arrays
US10859661B2 (en) 2010-06-07 2020-12-08 Micron Technology, Inc. Memory arrays
US9887239B2 (en) 2010-06-07 2018-02-06 Micron Technology, Inc. Memory arrays
US10746835B1 (en) 2010-06-07 2020-08-18 Micron Technology, Inc. Memory arrays
US10656231B1 (en) 2010-06-07 2020-05-19 Micron Technology, Inc. Memory Arrays
US9412421B2 (en) 2010-06-07 2016-08-09 Micron Technology, Inc. Memory arrays
US10241185B2 (en) 2010-06-07 2019-03-26 Micron Technology, Inc. Memory arrays
US10613184B2 (en) 2010-06-07 2020-04-07 Micron Technology, Inc. Memory arrays
CN103180950B (zh) * 2010-10-21 2016-03-23 美光科技公司 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
US9705078B2 (en) 2010-10-21 2017-07-11 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
CN103180950A (zh) * 2010-10-21 2013-06-26 美光科技公司 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
US9245964B2 (en) 2010-10-21 2016-01-26 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US9406878B2 (en) 2010-11-01 2016-08-02 Micron Technology, Inc. Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9620174B2 (en) 2010-12-02 2017-04-11 Micron Technology, Inc. Arrays of nonvolatile memory cells comprising a repetition of a unit cell, arrays of nonvolatile memory cells comprising a combination of vertically oriented and horizontally oriented memory cells, and arrays of vertically stacked tiers of nonvolatile memory cells
US9257648B2 (en) 2011-02-24 2016-02-09 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US9424920B2 (en) 2011-02-24 2016-08-23 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US9184385B2 (en) 2011-04-15 2015-11-10 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN105514262A (zh) * 2015-10-30 2016-04-20 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
CN110709935A (zh) * 2017-05-31 2020-01-17 Arm有限公司 形成和操作使用相关电子材料(cem)的存储器器件
CN110176471A (zh) * 2018-02-20 2019-08-27 爱思开海力士有限公司 交叉点阵列器件及其制造方法
CN110176471B (zh) * 2018-02-20 2023-10-03 爱思开海力士有限公司 交叉点阵列器件及其制造方法

Also Published As

Publication number Publication date
TW200845364A (en) 2008-11-16
KR20080071348A (ko) 2008-08-04
US7952914B2 (en) 2011-05-31
US8174875B2 (en) 2012-05-08
US20110194338A1 (en) 2011-08-11
DE102008006543A1 (de) 2008-07-31
KR100885184B1 (ko) 2009-02-23
JP2008187183A (ja) 2008-08-14
US20080180989A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101256831A (zh) 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US6972985B2 (en) Memory element having islands
KR101266600B1 (ko) 저항성 메모리
Kryder et al. After hard drives—What comes next?
US7701748B2 (en) Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same
Burr et al. Overview of candidate device technologies for storage-class memory
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
US8014219B2 (en) Semiconductor memory device
US20110278532A1 (en) Tri layer metal oxide rewritable non volatile two terminal memory element
US8780619B2 (en) Magnetic memory element with multi-domain storage layer
US8098507B2 (en) Hierarchical cross-point array of non-volatile memory
EP1754230A1 (en) Reversed magnetic tunneling junction for power efficient byte writing of mram
JP2007258533A (ja) 半導体記憶装置及びその駆動方法
TWI524341B (zh) 儲存裝置、儲存器單元以及數據寫入方法
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
CN114694704A (zh) 磁性存储器及其读写方法
US20080137396A1 (en) Spin glass memory cell
Mikolajick et al. The future of nonvolatile memories
Muller et al. Design challenges for prototypical and emerging memory concepts relying on resistance switching
CN114694703A (zh) 磁性存储器及其读写方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080903