CN110709935A - 形成和操作使用相关电子材料(cem)的存储器器件 - Google Patents

形成和操作使用相关电子材料(cem)的存储器器件 Download PDF

Info

Publication number
CN110709935A
CN110709935A CN201880033755.8A CN201880033755A CN110709935A CN 110709935 A CN110709935 A CN 110709935A CN 201880033755 A CN201880033755 A CN 201880033755A CN 110709935 A CN110709935 A CN 110709935A
Authority
CN
China
Prior art keywords
cem
resistive memory
memory element
cem device
mott
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880033755.8A
Other languages
English (en)
Inventor
格伦·阿诺德·罗森代尔
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
ARM Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Co Ltd filed Critical ARM Co Ltd
Publication of CN110709935A publication Critical patent/CN110709935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术通常涉及相关电子材料(CEM)器件的制造，该相关电子材料器件用于例如从电阻存储元件读取或对电阻式存储器元件写入。在实施例中，通过限制流过CEM器件的电流，CEM器件可以在不存在莫特转变和/或类莫特转变的情况下以引起CEM器件的对称类二极管操作的方式进行操作。

Description

形成和操作使用相关电子材料(CEM)的存储器器件
技术领域
本技术通常涉及由相关电子材料(correlated electron material，CEM)形成的器件，并且更具体地，可以涉及形成和操作耦合到CEM器件的存储器件的方法。
背景技术
例如，诸如电子开关器件之类的集成电路器件可以在各种电子器件类型中找到。例如，存储器和/或逻辑器件可以包含适于在计算机、数码相机、智能电话、平板设备、个人数字助理等中使用的电子开关。设计者在考虑电子开关器件是否适合特定应用时可能会感兴趣的与电子开关器件有关的因素可包括例如物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易制造性、可扩展性和/或可靠性。此外，对于表现出较低功率和/或较高速度特性的存储器和/或逻辑器件，似乎存在着不断增长的需求。对较低功率和/或较高速器件的需求可以涉及多种器件类型，例如可能包括在晶片制造工艺的前段工艺处理(front end of line，FEOL)或在后段工艺处理(backend of line，BEOL)中制造的器件。
附图说明
在说明书的结论部分中特别指出并清楚地要求所要保护的主题。然而，关于组织和/或操作方法以及其目的、特征和/或优点，可通过在结合附图阅读的情况下参考以下具体实施方式来理解，在附图中：
图1A是根据一实施例的由CEM形成的器件的阻抗分布的图形表示；
图1B是CEM器件的实施例的图示以及CEM器件的等效电路的示意图；
图2是根据一实施例的示出由CEM形成的器件的电压相对于电流分布的附加细节的图形表示；
图3是根据一实施例的CEM器件的阻抗分布的图形表示，其中该CEM器件用作二极管并包括关于该CEM器件的阻抗至少部分对称的操作；
图4是根据一实施例的电阻式存储器元件的电压相对于电流分布的图形表示；
图5是根据一实施例的复合器件的阻抗分布的图形表示，其中该复合器件包括用作二极管并与电阻式存储器元件串联耦合的CEM器件；
图6A是根据一实施例的复合器件的关于电压相对于电流的工作曲线(operatingenvelope)的图形表示；
图6B是包括与电阻式存储器元件串联耦合的CEM器件的复合器件的示意图；
图7A是根据一实施例的示出复合器件(例如，如图6B中所示的那些复合器件)的布置的示意图；
图7B是根据一实施例的示出的堆叠的复合器件(例如，如图7A中所示的复合器件)的布置的示意图；
图8是根据一实施例的在晶片制造工艺的后段工艺处理处在CEM器件上或上方实现的电阻式存储器元件的图示；以及
图9至图10是根据实施例的使用CEM操作存储器器件的方法的流程图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中在全文中类似的附图标记可以表示相对应和/或相类似的类似部分。应认识到，例如为了说明的简单和/或清楚，附图不一定按比例绘制。例如，一些方面的尺寸相对于其他方面被夸大。此外，应理解，也可以使用其他实施例。此外，在不脱离所要求的保护的主题的情况下，可以进行结构和/或其他改变。在本说明书中，对“所要求的保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求、装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的引用意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性等包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，在整个说明书中的各个位置出现的这样的短语不一定旨在提及相同的实现方式和/或实施例或任一特定实现方式和/或实施例。此外，应理解，所描述的特定特征、结构和/或特性等能够在一个或多个实现方式和/或实施例中以各种方式组合，并且因此落在期望的权利要求范围内。当然，一般地，如在本申请说明书中的情况一样，这些和其他问题有可能在特定使用情境下是不同的。换句话说，贯穿本公开，特定描述和/或使用情境提供了关于要做出的合理推论的有用指导。然而，类似地，在没有进一步限定的请情况下，“在此情境中”一般地指本公开的情境。
本公开描述了用于制备、制造和/或操作CEM器件和/或其他电路元件的方法和/或工艺，该方法和/或工艺可以例如用于形成例如与电阻式存储器元件串联布置的包括CEM的存储器元件。可以在包括CEM器件的构造存储系统中使用的CEM还可以包括各种其他电子电路类型，例如，存储器访问设备、存储器控制器，存储器阵列，滤波器电路，数据转换器，光学仪器，锁相环电路，微波和毫米波组件等，但所要求保护的主题在这些方面不受范围限制。在此情境中，CEM器件例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器件中响应于结晶态到非晶态的改变或者在另一示例中在相变存储器(PCM)器件中形成细丝)来实现。与例如在相变存储器器件中的熔化/凝固或细丝形成相对，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象。可以在若干方面中的任何一个中理解例如在CEM器件中的相对导电和相对绝缘状态之间和/或第一和第二阻抗状态之间的这种量子力学转变。如本文所用，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或其有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或其有时可以称为“相对绝缘/较高阻抗状态”。
可以根据莫特(Mott)转变来理解相关电子材料在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变，其中相对导电/较低阻抗状态与绝缘/较高阻抗状态显著不同。根据莫特转变，材料可以从相对绝缘/较高阻抗状态转变(例如，导通)至相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径。如果达到阈值载流子浓度，使得莫特标准被满足，则认为发生莫特转变。因此，在此情境中，“莫特转变”可以包括CEM的状态从相对较高阻抗/较高电容的状态(例如，绝缘/较高阻抗状态)到与较高阻抗/较高电容状态显著不同的相对较低阻抗/较低电容状态(例如，导电/较低阻抗状态)的转变。类似地，在此情境中，“类莫特转变”可以包括CEM的状态从相对较低阻抗/较低电容状态(例如，导电/较低阻抗状态)到相对较高阻抗/较高电容状态(例如，绝缘/较高阻抗状态)的转变。因此，在此情境中，本文中涉及的发生在器件中的“莫特转变”或“类莫特转变”含义是电子局域化的突变，这影响器件的阻抗。这可以包括，例如如上所述引发设定操作以使器件置于低阻抗或导电状态或引发重置定操作以使器件置于高阻抗或绝缘状态的器件中的条件。
因此，若诸如电子的载流子局域化以引发载流子之间的强库伦作用，则可以引发莫特转变。这样的强库伦作用被认为将分裂CEM的能带以产生相对绝缘(相对较高阻抗)状态。如果电子不再局域化，弱库伦作用可占主导地位，这可以导致能带分裂的消除，而其进一步可引发与相对较高状态显著不同的金属(导)带(相对较低阻抗状态)。
此外，在一实施例中，从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的转变可引起电阻的变化以及电容的变化。例如，CEM器件可以展现为可变电阻并带有可变电容特性。换句话说，CEM器件的阻抗特性可包括电阻和电容分量二者。例如，在金属状态下，CEM器件可以包括可接近零的相对低的电场，因此可以展现出充分低的电容，该电容同样可能接近零。
类似地，在可以由较高密度的束缚或相关电子引起的相对绝缘/较高阻抗状态下，外部电场可能能够穿透CEM，因此，至少部分地基于存储在CEM内的附加电荷，CEM可以包括较高的电容。因此，例如，至少在特定实施例中，CEM器件中从相对绝缘/较高阻抗状态到显著不同的相对导电/较低阻抗状态的转变可导致电阻和电容二者的变化。这样的转变可带来附加的可测量的现象，并且要求保护的主题在这方面不受限制。
在一个实施例中，由CEM形成的器件可以包括响应于包括基于CEM的器件的CEM的大部分体积中的莫特转变或类莫特转变的阻抗状态切换。在一个实施例中，CEM器件可以形成“体开关”。如本文所使用的，术语“体开关”指的是CEM的至少大部分体积例如响应于莫特转变而切换器件的阻抗状态。例如，在一个实施例中，器件的基本上所有CEM可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态(莫特转变)或者从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态(类莫特转变)。
在实现方式中，CEM器件可以例如包括元素周期表的一种或多种“d区”元素，诸如过渡金属、过渡金属化合物、一种或多种过渡金属氧化物(TMO)。CEM器件也可以例如使用一种或多种元素周期表的“f区”元素来实现，诸如稀土元素、稀土元素的氧化物、包含一种或多种稀土过渡金属的氧化物、钙钛矿、钇和/或镱、或包含来自元素周期表的镧系元素或锕系元素的金属的任何其它化合物，并且所要求保护的主题在此方面不受范围限制。因此，在实施例中，CEM器件可以包括一种或多种d区元素的氧化物和/或一种或多种f区元素的氧化物，该氧化物例如具有至少85.0％的原子浓度，CEM器件其余部分包含掺杂剂，例如碳或氮。因此，在此情境中，d区元素表示包括以下的元素：钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、
Figure BDA0002283065810000061
(Rf)、
Figure BDA0002283065810000062
(Db)、(Sg)、铍(Bh)、(Hs)、
Figure BDA0002283065810000065
(Mt)、鐽(Ds)、
Figure BDA0002283065810000066
(Rg)或鎶(Cn)，或其任何组合。此外，在此情境中，包含或由元素周期表中的“f区”元素形成的CEM器件是指包含来自元素周期表中的f区的金属或金属氧化物的CEM器件，元素周期表中的f区包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、锕(Ac)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锫(Bk)、锎(Cf)、锿(Es)、镉(Fm)、钔(Md)、锘(No)或(Lr)铹，或其任何组合。
然而，在特定实施例中，例如，可以抑制莫特转变或类莫特转变在CEM器件中发生，其中模特转变指示从相对较高阻抗/较高电容状态(例如，绝缘/较高阻抗状态)到相对较低阻抗/较低电容状态(例如，导电/较低阻抗状态)的突变，类莫特转变指示从导电/较低阻抗状态到绝缘/较高阻抗状态的突变。例如，对于在低阻抗状态下操作的CEM器件，响应于例如由外部电路元件(诸如电阻式存储器元件)带来的电流限制，可以操作以限制和/或约束可能流过CEM器件的电子的浓度。在一个实施例中，可以将附加的电阻器(或其他类型的电流限制元件)与耦合到电阻式存储器元件的CEM器件串联设置，以限制能够流过CEM器件的电子的量。在另一实施例中，可以通过选择掺杂剂类型和原子浓度来实现CEM器件中的电流限制，这可以限制足以导致莫特转变或类莫特转变的可用载流子(例如，空穴或电子)的数量。在一实施例中，可用空穴原子浓度的减少可以通过使用n型掺杂剂实现，这可以使得材料呈现n型，并且因此可以限制空穴引发的莫特转变或类莫特转变。因此，可以阻止如本文先前定义的响应于(nc)1/3a≈0.26，(其中nc表示电子的浓度，“a”表示波尔半径)的莫特转变的发生。如本文中详细描述的，如此抑制或至少限制莫特转变可以允许CEM器件在不存在莫特转变或类莫特转变中任一者的情况下操作。如参照图1A描述的，“不存在莫特转变或类莫特转变的阻抗分布的区域”对应于电流密度相对于电压分布的包括点JOFF、JSET和JCOMP的区域(图1A中)。应注意，可以使用用于抑制莫特转变或类莫特转变的附加方式，并且所要求的保护的主题在此方面不受限制。
图1A是根据实施例100的由CEM形成的器件的阻抗分布的图形表示。例如，至少部分地基于施加于CEM器件的端子的电压，可以将CEM器件置于相对低阻抗状态或相对高阻抗状态。例如，电压VSET和电流密度JSET的应用可以导致CEM器件转变至相对低阻抗存储器状态。在此情境中，VSET对应于“导通”电压，该“导通”电压是指CEM器件从高阻抗状态转换到低阻抗状态所处的电压电平。相反地，电压VRESET和电流密度JRESET的应用可以导致CEM器件转变至相对高阻抗存储器状态。如图1A中所示，附图标记110示出了可使VRESET与VSET分离的电压范围。
根据图1A，如果施加足够电平的电压信号(例如，超过能带分裂电势)并且满足上述莫特条件(例如，注入的电子空穴的总数与例如开关区域中的电子总数相当)，CEM器件可以从相对低阻抗状态转变至相对高阻抗状态。这可以对应于图1A中电压相对于电流密度分布的点108。在此点处或在此点的适当附近处，电子不再被筛选(screen)并且被局域化在CEM器件中形成的CEM的金属离子附近。此相关性可导致强电子-电子相互作用势，其可用于分裂能带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。在某些实施例中，在CEM器件的端子间施加的阈值电势处注入阈值电子电流可以执行“设置”操作，其将CEM器件置于低阻抗状态。在低阻抗状态下，电子的增加可以对进入的电子进行筛选并去除电子的局域化，这可以使能带分裂电势坍塌，从而引发低阻抗状态。
根据一实施例，CEM器件中的电流可以由外部施加的“顺应性”条件控制，该“顺应性”条件可以至少部分地基于所施加的外部电流来确定，该外部电流可以在操作期间被限制为例如将CEM器件置于较高阻抗状态。在一些实施例中，该外部施加的顺应性电流还可以为后续重置操作(以将CEM器件置于相对低阻抗状态)设置电流密度的条件。如图1A的特定实现方式中所示，可以在点116处的操作期间施加用于将CEM置于较低阻抗状态的电流密度JCOMP，这可以确定用于在后续操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，可以后续通过在点108处在电压VRESET下施加电流密度JRESET≥JCOMP来将CEM器件置于高阻抗状态，此点处JCOMP是外部施加的。
在特定实施例中，点108和点116分别指示CEM器件中的莫特和类莫特转变。例如，根据图1A，点108表示图1A中电压相对于电流密度分布上的特征，在该点处，在所施加的电压VRESET下，电流密度从施加的电压和电流密度之间相对不变的关系(例如，相对平坦)突变为电流的急剧减小。在另一示例中，点116表示图1A中电压相对于电流密度分布上的特征，在该点处，增加的施加电压可以导致相对大的电流。在点116处，可以降低电压以符合CEM器件从高阻抗状态到低阻抗状态的突变，例如区域104。
如上文中指出的，重置条件可以响应于点108处的莫特转变而发生。如上文中指出的，这样的莫特转变可以在CEM器件中引发电子浓度n近似等于电子空穴浓度p或至少变得与之相当的状况。此状况可以基本上根据如下表达式(1)建模：
Figure BDA0002283065810000081
在表达式(1)中，λTF对应于托马斯费米屏蔽长度，C为常数。
根据一实施例，图1A中示出的电压相对于电流密度分布的区域104中的电流或电流密度可以响应于自施加于CEM器件的端子上的电压信号注入空穴而存在。此处，当在CEM器件的端子间施加阈值电压VMI时，注入空穴可以满足在电流IMI处的低阻抗状态到高阻抗状态的转变的莫特转变标准。这可以基本上根据如下表达式(2)建模：
Q(VMI)＝qn(VMI) (2)
其中，Q(VMI)对应于带电注入的(空穴或电子)并且是施加电压的函数。注入电子和/或空穴使得实现莫特转变可以发生在能带之间并且响应于阈值电压VMI和阈值电流IMI。根据表达式(1)通过表达式(2)中藉由IMI注入的空穴使电子浓度n等于电荷浓度以引起莫特转变，可以基本根据如下表达式(3)对这样的阈值电压VMI对托马斯费米屏蔽长度λTF的依赖度进行建模：
Figure BDA0002283065810000092
Figure BDA0002283065810000093
其中，ACEM为CEM器件的横截面积，JRESET(VMI)可以表示在阈值电压VMI下通过CEM器件的要施加到CEM器件的电流密度，其可以将CEM器件置于相对高阻抗状态。
根据一个实施例，图1A和本文其他附图中表征的CEM器件可以包括任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体。在特定实现方式中，CEM器件可以由开关材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇、氧化钛钇和钙钛矿，例如铬掺杂的钛酸锶、钛酸镧和包括锰酸镨钙和锰酸镨镧的锰酸盐族，以上仅用于举例。特别是，含有不完整“d”和“f”轨道壳的元素的氧化物(如上文所列出的)可以包括足够阻抗开关特性以供CEM器件使用。其他实现方式可以采用其他过渡金属化合物，而不偏离所要求保护的主题。
在此情境中，如本文所提及的“P型”掺杂CEM器件是指包含特定分子掺杂剂的第一类型CEM，如果此CEM在低阻抗状态下操作(例如由本文所述的图1A的区域104所指示的低阻抗状态)，则该CEM包括相对于未掺杂的CEM而言增加的导电性。引入取代配体(如CO和NH3)可用于增强NiO CEM的P型性质。因此，至少在特定实施例中，CEM器件的P型操作的属性可以包括通过控制CEM中P型掺杂剂的原子浓度来调整或定制在低阻抗状态下操作的CEM的导电率。在特定实施例中，P型掺杂剂的增加的原子浓度可以导致CEM的电导率增加，但是所要求保护的主题在此方面不受限制。
在另一个实施例中，图1A中表征的CEM器件可以包括其他过渡金属氧化物可变阻抗材料，该材料具有例如至少85.0％的原子浓度，CEM的其余部分包括诸如碳或氮的掺杂剂(或含氮配体或含碳配体)。氧化镍(NiO)被公开为一种特定的TMO。本文所讨论的NiO材料可以掺杂有外来含氮配体，该配体可以稳定可变阻抗性质。特别地，本文公开的NiO可变阻抗材料可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x，y或z包括>0的值)，诸如：氨(NH3)、氰基(CN-)、叠氮离子(N3-)、乙二胺(C2H8N2)、苯(1,10-菲咯啉，(C12H8N2))、2,2'-联吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN)以及氰基硫化物(诸如硫氰酸盐(NCS-))。本文公开的NiO可变阻抗材料可包括氧氮化物族的成员(NxOy，其中x和y包括整数，其中x≥0且y≥0并且至少x或y包括>0的值)，该氧氮化物族的成员可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 -配体前驱物。
在实施例中，取决于例如NiO:CO或NiO:NH3的分子浓度(其值可以在原子浓度为大约0.1％至10.0％的范围内变化)，如图1A所示，在VSET≥VRESET的条件下，VRESET和VSET可以在0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，VRESET可以出现在大约0.1V至1.0V范围内的电压，并且VSET可以出现在大约1.0V至2.0V范围内的电压。然而，应该注意，VSET和VRESET的变化可以至少部分地基于各种因素发生，例如诸如NiO:CO或NiO:NH3以及存在于CEM器件中的其他材料的原子浓度以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
此外，在此情境中，如本文所用，“电极”是指包括表面的导电结构，该表面能够使材料(例如，用于提供电功能的材料)沉积在或置于电极上或电极上方。例如，在基于CEM的器件中，金属电极可包含显着的金属原子浓度，可以用来将电流传导到与导电金属电极接触的基于CEM的器件。在实施例中，金属电极可以通过沉积工艺构造，并且可以包括钛或钛基材料，例如氮化钛(TiN)。在实施例中，金属电极可以包含除钛以外的一种或多种d区或f区元素，例如铂、铜、铝、钴、镍、钨、氮化钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或氧化铱或它们的任何组合，并且所要求保护的主题不限于导电衬底材料的任何特定组成。然而，应当注意的是，所要求保护的主题旨在包含形式为ML:L掺杂剂的金属电极，其中“M”指示金属离子，例如d区或f区元素，“L”指示显性配体，例如NiO分子中的氧，并且其中L掺杂剂包含掺杂剂配体，例如NiO:CO复合物中的羰基(CO)和NiO:NH3复合物中的NH3，以上仅为举两个可能的示例。
此外，在此情境中，本文中使用的术语“层”是指与特定层上和/或下方的一个或多个附加层相聚合地形成更大的结构(例如包括一个或多个CEM器件的结构)的一种材料组成。因此，例如，可以利用合适的沉积工艺沉积通过累积或聚集两个或多个层来形成包括一个或多个CEM器件的晶片。在实施例中，包括一个或多个CEM器件的结构可以包括任意数量的层，例如两层、五层、10层、50层、或者可以达到上千层或更多层的层数。在某些实施例中，诸如晶片之类的层状结构可以包括衬底层、CEM层、包括横穿该层状结构的区域的一个或多个导电迹线的层、包含绝缘材料的层、以及形成晶体管、二极管、开关、无源电路元件(例如，电容器、电感器等)的层、电路之间(两两之间或更多个电路之间)的互连件以及各种用于执行附加的电气功能的层，并且所要求保护的主题在这方面不受限制。
此外，在此情境中，衬底可以对应于晶片的第一层或第一组层。因此，例如，晶体管、逻辑器件、二极管、传感器可以例如在晶片的衬底或第一层上或上方工作。在晶片的第二层处或晶片的第二组层处，可以布置用于路由信号的一个或多个导电迹线，以及可以例如放置一个或多个互连件，例如光学互连件。在晶片的第一层(或晶片的第一组层)上或上方操作的特定设备(例如CEM器件)可以通过晶片的第二层(或晶片的第二层组)藉由绝缘材料(例如氮化硅)进行物理隔离和/或电气隔离。因此，在此情境中，本文使用的“晶片”是指器件(例如CEM器件)的多层集合，此多层集合可以利用形成包括制成晶片的结构的多个层执行若干逻辑、开关、存取、RF、信号接收和/或信号发送、或其他的电气和/或逻辑功能。
在特定实施例中，沉积工艺可以利用两种或更多种前驱物将例如NiO:CO或NiO:NH3等组分沉积到位于衬底上方的导电金属电极上。在一实施例中，例如，可以基本上根据以下表达式(4a)使用单独的前驱物分子AX和BY来沉积CEM膜：
AX(气)+BY(气)＝AB(固)+XY(气) (4a)
其中表达式(4a)中的“A”对应于过渡金属、过渡金属化合物、过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包括镍，但也可包括其他过渡金属、过渡金属化合物和/或过渡金属氧化物，例如铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、钽、锡、钛、钒、钇和锌(它们可与阴离子相连，例如氧或其他类型的配体)或其组合，但所要求保护的主题在此方面不受范围限制。在特定实施例中，也可以使用包含一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(4a)中的“X”可包括一个或多个配体，例如有机配体，包括脒基(AMD)、二环戊二烯基(Cp)2、二乙基环戊二烯基(EtCp)2、双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)、乙酰丙酮酸(acac)、双(甲基环戊二烯基)((CH3C5H4)2)、二甲基乙二醛(dmg)2、2-氨基-戊-2-烯-4-酮基(apo)2、(dmamb)2(其中dmamb＝1-二甲基氨基-2-甲基-2-丁醇酯)、(dmamp)2(其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)(C5(CH3)5)2和羰基(CO)4。因此，在一些实施例中，镍基前驱物AX可包括例如脒基镍(Ni(AMD))、镍二(环戊二烯基)(Ni(Cp)2)、镍二(乙基环戊二烯基)(Ni(EtCp)2)、双(2,2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)、乙酰丙酮镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、镍二甲基乙二醛(Ni(dmg)2)、镍2-氨基-戊-2-烯-4-酮基(Ni(apo)2)、Ni(dmamb)2(其中dmamb＝1-二甲氨基-2-2-磷酸甲酯)、Ni(dmamp)2(其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，以上仅为举一些示例。在表达式(4a)中，前驱物“BY”可以包括氧化剂，例如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，以上仅为举一些示例。在本文将进一步描述的其他实施例中，等离子体可以与氧化剂一起使用以形成氧自由基。
然而，在特定实施例中，除了前驱物AX和BY之外的掺杂物也可以用于形成在CEM器件中使用的膜。实质上，根据下面的表达式(4b)，附加的掺杂物配体可以与前驱物AX共流以允许形成化合物。在实施例中，可以使用掺杂物，该掺杂物包括例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)或其他材料，也可以是包含碳或氮的其他配体或包括上面列出的其他掺杂物。因此，实质上，根据下面的表达式(4b)，表达式(4a)可以被修改为包括包含附加的掺杂物配体：
AX(气)+(NH3或其他含氮配体)+BY(气)
＝AB:NH3(固)+XY(气) (4b)
应当注意，可以调节表达式(4a)和(4b)的前驱物(例如AX、BY和NH3(或包含氮的其他配体))的浓度，例如原子浓度，以产生氮或碳掺杂剂的最终原子浓度，例如以氨(NH3)或羰基(CO)的形式，其包含约0.1％至15.0％的原子浓度。然而，所要求保护的主题不必限于上述前驱物和/或原子浓度。相反，所要求保护的主题旨在包括在(制造CEM器件中使用的)膜沉积化学气相沉积、等离子体化学气相沉积、溅射沉积、物理气相沉积、热线化学气相沉积、激光增强化学气相沉积、激光增强原子层沉积、快速热化学气相沉积、旋涂沉积、气体团簇离子束沉积等中所使用的所有前驱物。在表达式(4a)和(4b)中，“BY”可以包括氧化剂，诸如氧气(O2)、臭氧(O3)、氧化氮(NO)、过氧化氢(H2O2)，以上仅为举一些示例。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基。同样地，等离子体可以与包含材料的掺杂物质一起使用以形成活化物质来控制CEM的掺杂浓度。
在特定实施例中，诸如利用沉积技术的实施例，在加热腔室(其可以达到例如约在20.0℃至1000.0℃的范围内的温度，或者在某些实施例中，约在20.0℃至500.0℃的范围内的温度之间)中，金属电极可以暴露于前驱物(例如AX和BY)以及包括其他材料的掺杂物(例如氨，或者包括金属-氮键的其他配体，包括例如镍-酰胺、镍-酰亚胺、镍-脒盐或其组合)。在一个特定实施例中，例如，在其中执行使用NiO:NH3的沉积技术的实施例中，可以使用约20.0℃至400.0℃的范围内的腔室温度范围。响应于暴露于前驱物气体(例如，AX、BY、NH3或其他含氮配体)，这些气体可以从加热腔室中清除，持续时间大约为0.5秒至180.0秒。然而，应注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，利用沉积技术的单个双前驱物循环(例如，AX和BY，如参考表达式4(a)所述)或单个三前驱物循环(例如，AX、NH3、CH4或其他含氮、碳配体或其他掺杂剂材料的其他掺杂物以及BY，如参考表达式4(b)所述)可以产生厚度大致在每循环
Figure BDA0002283065810000141
至
Figure BDA0002283065810000142
的范围内的CEM器件膜。因此，在一个实施例中，为了使用沉积工艺(其中CEM膜的厚度约为
Figure BDA0002283065810000143
)来形成厚度约为
Figure BDA0002283065810000144
的CEM器件膜，可以使用例如800-900个循环。在另一个实施例中，使用其中膜包含约为
Figure BDA0002283065810000145
Figure BDA0002283065810000146
厚度的沉积工艺，可以使用例如100个双前驱物循环。应当注意，沉积工艺可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm至150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于沉积技术的一个或多个双前驱物循环(例如，AX和BY)或三前驱物循环(AX、NH3、CH4或其他含氮、碳配体或其他掺杂物以及BY)，CEM器件膜可以进行原位退火，这可以允许改善膜特性或者可以用于在CEM器件膜中引入诸如羰基或氨的形式的掺杂物。在某些实施例中，腔室可被加热到大约20.0℃至1000.0℃范围内的温度。然而，在其他实施例中，可以利用约在100.0℃至800.0℃范围内的腔室温度来执行原位退火。原位退火时间可以在约1.0秒的持续时间至5.0小时的持续时间内变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从约0.5分钟到约180.0分钟，并且要求保护的主题在这些方面不受限制。
在特定实施例中，根据上述工艺制造的CEM器件可以表现出“先天(born on)”特性，其中在器件制造之后，器件即表现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子装置环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，VRESET可以出现在等于约0.1V至约1.0V的电压处，并且VSET可以出现在等于约1.0V至等于约2.0V的电压处。因此，在约2.0V或更小的范围内操作的电开关电压可允许CEM器件的操作。在实施例中，这种相对低电压操作可以降低复杂性、成本，并且可以提供优于竞争性的存储器和/或开关器件技术的其他优点。
图1B是CEM器件的实施例150的图示以及CEM器件的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、基于CEM的二极管或利用一种或多种相关电子材料的其他类型的器件)可以包括可表现出可变电阻和可变电容二者特性的可变或复阻抗器件。换句话说，CEM可变阻抗器件(例如包括金属电极160、CEM 170和导电覆盖层180的器件)的阻抗特性可至少部分地取决于该器件的电阻和电容特性(如果在器件的端子122和端子130间进行测量)。在一个实施例中，用于可变阻抗器件的等效电路可以包括可变电阻器(例如可变电阻器126)，该可变电阻器与可变电容器(例如可变电容器128)并联。当然，虽然可变电阻器126和可变电容器128在图1B中被示出为包括分立的组件，但可变阻抗器件(例如实施例150的器件)可以包括基本上均匀的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例性可变阻抗器件(诸如实施例150的器件)的示例性真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加的</sub>) C<sub>高</sub>(V<sub>施加的</sub>) Z<sub>高</sub>(V<sub>施加的</sub>)
R<sub>低</sub>(V<sub>施加的</sub>) C<sub>低</sub>(V<sub>施加的</sub>)～0 Z<sub>低</sub>(V<sub>施加的</sub>)
表1–相关电子开关真值表
在一实施例中，表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和显著不同的高阻抗状态之间转换，该转换至少部分地是取决于施加在CEM器件中的电压的函数。在一实施例中，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约10.0倍至100,000.0倍的范围内。在其他实施例中，例如，在低阻抗状态下呈现的阻抗可以在比在高阻抗状态下呈现的阻抗低大约5.0倍至10.0倍的范围内。然而，应注意，所要求保护的主题不限于高阻抗状态与低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可以在较低电容状态(在一个示例实施例中，可以包括近似零(或非常小)的电容)和较高电容状态之间转换，该转换至少部分地是在相关电子开关中施加的电压的函数。
图2是根据实施例200的由相关电子材料形成的器件的阻抗分布的图形表示。在实施例200中，该阻抗分布与CEM器件对施加于CEM器件的第一端子和第二端子间的电压的响应有关。在特定实施例中，CEM器件具有“先天”特性，其中在制造该器件后，该器件即可展现出相对低的阻抗(相对高的电导率)，如图2中的区域204A所示。在某些实施例中，CEM器件的先天特性可以在第一象限(Q1)中操作，其中响应于施加于CEM器件上的正电压，电流可以沿第一方向流动。CEM器件用以下方式操作：关于响应于施加于器件上的电压而通过CEM器件的电流是对称的，如关于图2的实施例200所描述的。
在此情境中，CEM器件的对称操作可以被定义为允许双向电流的器件，该双向电流是指第一方向上的电流
并允许与该第一方向相反的第二方向上的电流，该第一方向中的电流响应于施加具有第一指向(sense)(例如正)的电压，该第一方向中的电流响应于施加具有第二指向(例如负)的电压。此外，在基本相同大小的电压下，第二方向上的电流可以具有与第一方向上的电流基本相同的大小。此外，在CEM器件(例如CEM二极管)的“对称”操作的情境中，例如，“对称”不一定表示CEM器件关于响应于施加于器件的端子上的电压的通过器件的电流的镜像操作。因此，CEM器件的对称操作的定义也包括VSET以及VRESET值的大小变化(例如，±2.5％、±5.0％、±10.0％)。此外，CEM器件的对称操作的定义可以涵盖IRST和ICOMP的大小的变化。进一步地，在此情境中，CEM器件的“部分对称”意味着在CEM器件的阻抗分布的跨越-VSET至+VSET的至少一部分上的对称操作。
在图2的实施例中，当施加于CEM器件的端子上的电压从例如0.0伏特(V)的值增加时，作为响应，可产生电流。当施加的电压增加至例如VRST时，例如在点215A处，通过CEM器件的电流可以增加到IRST的水平，然后该电流开始急剧减小。在实施例中，电流可减小到较小的值，例如可以接近IRST的20.0％，IRST的10.0％，IRST的1.0％、0.1％，或甚至IRST的更小的部分。如本文先前所述，陡峭的减小(例如从IRST的电流到IRST的一小部分)可以表示指示莫特转变的操作区域。当施加于CEM器件上的电压增加到超过VRST时，该器件可以开始在相对高阻抗状态下操作，如图2的区域205A中所示。应注意，在特定实施例中，响应于施加减小的电压(例如小于VRST电压)，CEM器件可以在图2的区域206A中操作。
回到CEM器件在区域205A中的操作(相对高阻抗状态)，在VSET处，在CEM器件的第一端子和第二端子间施加增加的电压可以导致电流的相对急剧地增加，直到通过CEM器件的电流达到顺应性电流(在图2中示出为ICOMP)。因此，在点216A处，其可以表示指示类莫特转变的操作区域。在点216A处，CEM器件可以转变为(例如，导通)低阻抗状态，如图2的区域204A所示。在实施例中，降低施加于CEM器件的第一端子和第二端子间的电压(例如，降低至接近0.0V的电压，以及包括负值的电压)可以导致图2的区域204A中的CEM器件的操作。当施加于CEM器件的端子间的电压进一步降低(例如，降低至包括负值的电压，例如降低至电压-VRST)时，可以导致例如-IRST的电流。当施加的电压进一步降低至比-VRST更低的电平时(例如，降低至更低的负值)，例如在点215B处，通过CEM器件的电流可以从-IRST的电平变化到较高的负值，该较高的负值可以例如接近-IRST的20.0％、-IRST的10.0％、-IRST的1.0％、-IRST的0.1％或者甚至-IRST更小的一部分。如上文中所述，突然的、急剧的转变(例如从-IRST的电流到-IRST的一小部分的转变)可以表示CEM器件中的莫特转变。当施加于CEM器件的端子上的电压进一步降低至比-VRST更小的值，CEM器件可以在相对高阻抗状态下操作，例如图2的区域205B中。应注意，在特定实施例中，响应于施加增加的电压(例如，接近0.0的电压)，例如大于-VRST的电压，CEM器件可以在图2的区域206B中操作。
回到区域205B中CEM器件的操作，在CEM器件的第一端子和第二端子间施加降低的电压(例如，包括更低的负值的电压)可以导致相对大的负电流，例如在-VSET处，直到通过CEM器件的电流达到顺应性电流(如图2中-ICOMP所示)。因此，在点216B处可以发生类莫特转变，其中CEM器件可以转变至低阻抗状态，例如图2的区域204B所示。在实施例中，增加CEM器件的端子上的电压，例如增加至0.0V的电压电平，可以导致图2的区域204B中的CEM器件的操作。
图3是CEM器件的阻抗分布的图形表示，该CEM器件用作二极管并且包括关于CEM器件的阻抗至少部分对称的操作。实施例300，例如，可以通过限制允许流过CEM器件的电流来实现。在实施例中，响应于藉由电流元件(例如，电阻式存储器元件和/或外部电阻式电流元件)的电流限制，可操作以限制和/或约束可适于流过CEM器件的电子的量。因此，可以抑制例如可响应于电子浓度n接近电子空穴浓度p(基本上根据表达式(1))而发生的莫特转变。因此，CEM器件可以在不存在莫特转变或类莫特转变的阻抗分布的区域中操作。
如图3出所示，CEM器件可以包括关于器件的阻抗的对称操作。因此，响应于在器件的第一端子和第二端子间施加正电压例如(VRST或VSET)，正电流可流动。此外，在器件的第一端子和第二端子间施加负电压例如(-VSET或-VRST)，负电流可流动。此外，在特定实施例中，CEM器件的阻抗分布可适于在没有莫特转变或类莫特转变的情况下操作。因此，例如，图2的电流相对于电压分布的由点216A、216B、215A和215B指示的表示不存在莫特转变或类莫特转变的阻抗分布的区域。CEM器件可以附加地包括在特定操作电压域上单调增加的阻抗分布，在此情境中，其意味着对应于施加于第一端子和第二端子间的增加的电压，在CEM器件中施加的增加的电压导致增加的电流流过CEM器件。例如，参考图3，施加的电压从-VSET增加至-VRST、至VRST以及至VSET时，流过CEM器件的电流同样地增加。
图4是根据实施例400的电阻式存储器元件的电压相对于电流分布的图形表示。在特定实施例中，电阻式存储器元件可以以与CEM器件的操作不同的方式进行操作。例如，电阻式存储器元件(可以称为RERAM存储器元件)可以包括例如金属氧化物或氧化物细丝，其中在第一操作状态下，施加于电阻式存储器元件的第一端子和第二端子间的特定电压信号可操作用于允许电荷在存储器原件中流动。在第二操作状态中，RERAM存储元件缺少金属氧化物或氧化物丝可以抑制电荷在存储器元件的端子之间移动。在另一实施例中，诸如相变随机存取存储器(PCRAM)元件之类的电阻式存储器元件可以在第一材料相(诸如非晶材料相)中操作，以响应于施加的电压而在存储元件的端子之间产生相对受限的电流。在PCRAM元件的第二种材料相(例如晶体材料相)中，相对较大的电流可能会在电阻式存储元件的端子之间流动。
在电阻式存储元件的另一实施例中，该电阻式存储元件为例如导电桥接随机存取存储器(可以称为CBRAM)，存储元件的第一电阻状态可响应于金属丝的形成而发生。CBRAM的第二电阻状态可响应于不存在金属丝的形成而发生。在电阻式存储元件的另一实施例中，该电阻式存储元件为例如纳米管随机存取存储器(可以称为纳米管RAM或NRAM)，碳纳米管的运动形成导电路径可导致第一电阻状态，该第一电阻状态可以包括存储元件的相对导电状态。碳纳米管的移动可导致Nano-RAM或NRAM的第二电阻状态，以限制导电路径的形成，这可导致存储元件的第二电阻状态，例如相对绝缘的状态。在另一实施例中，电阻式存储元件可以对应于自旋转移转矩磁性随机存取存储器(STT-MRAM)，该存储器利用隧穿磁阻效应从存储器元件中读取，并利用自旋转移转矩(STT)效应来对存储器元件写入。应注意，所要求保护的主题旨在涵盖所有类型的电阻式存储元件，它们可以以与CEM器件的操作不同的方式进行操作，其中逻辑状态可以被编码为可以在存储元件的各个端子上检测到的电阻水平，或者一定范围的电阻水平。
如图4所示，电阻式存储元件可以包括诸如ROFF和RON的不同的电阻，例如，其可以对应于电阻随机存取存储器(RERAM或RRAM)的高电阻(ROFF)和低电阻(RON)状态。在实施例中，包括根据图4的电压相对于电流分布的电阻式存储器元件可以对应于各种电阻式存储器元件。
在图4的实施例中，在象限1(Q1)处，对于处于高电阻状态(例如，ROFF)的电阻式存储器元件，响应于在存储器元件的第一端子和第二端子间施加较小正电压(例如VFWD)，较小的电流可以流动。随着施加于电阻式存储器元件的端子间的电压增加，例如增加到VRD(其对应于读取电压，其中可以在该读取电压处确定电阻式存储器元件的高/低电阻状态)时，可以允许较大的电流流过器件。随着施加于电阻式存储器元件中的电压继续增加，例如增加到VSET时，存储器元件可以从高电阻状态转变至低电阻状态(例如，ROFF)。因此，响应于到低电阻状态的转变，可以允许增加的电流流过电阻式存储器元件。当施加的电压增加时，降低的电流可以流过电阻式存储器元件。在实施例中，降低施加于电阻式存储器元件的端子间的电压，例如降低至包括0.0V的值的电压以及降低至负电压(例如象限3(Q3)处的-VFWD)，电流可以沿相反方向流动。当施加于器件的端子间的电压降低时(例如，降低至包括更低的负值)，例如降低至-VRD和-VSET，电阻式存储器元件可以从低电阻状态(RON)转变至高电阻状态(ROFF)。随着施加于电阻式存储器元件的端子上的电压变化，流过存储器元件的电流可以相应地减小。
因此，图4的电阻式存储器元件包括双极性操作。在此情境中，电阻式存储元件的“双极性”操作是指施加第一极性和第二极性的电压(例如，正极性和负极性)，例如，以导致材料的不同电阻状态。在图4的实施例中，为了使电阻式存储元件从高阻态(ROFF)转变至低电阻状态(RON)，可以施加正电压(例如VSET)。进一步地，为了将电阻式存储器元件从低电阻状态转变至高电阻状态(例如，RON到ROFF)，可以施加负电压(例如-VSET)。
图5是根据实施例500的包括CEM器件的复合器件的电阻分布的图形表示，该CEM器件用作与电阻式存储元件串联的二极管。用作图3的二极管的CEM器件的电压相对于电流分布的元素和图4的电阻式存储元件的电压相对于电流分布的元素在图5的电阻分布上表示。然而，应注意，图3中的电压VSET已在图5中重命名为VSETC，以对应于CEM器件内发生“设置”操作的电压。另外应注意，图4的电压VSET已在图5中重命名为VSETR，以对应于在电阻式存储元件中发生“设置”操作的电压。另外，在图5中，VRD对应于读取电压，在该读取电压处可以确定电阻式存储元件的高/低电阻状态。因此，在一实施例中，±VSETC、±VRD和±VSETR可以具有以下电压范围：
VSETC≈1.3至1.8V，-VSETC≈-1.3至-1.8V
VRD≈+1.5V，-VRD≈-1.5V
VSETR≈2.5至3.0V，-VSETR≈-2.5至-3.0V
因此，如图5所示，对于-VSETC和VSETC之间的施加电压(例如，-1.2V至1.2V)，包括CEM器件(用作与二极管串联的电阻型存储元件)的复合器件可以包括高阻抗状态。在特定实施例，当电阻式存储元件在低阻抗状态(例如，RON)下工作时，这种高阻抗操作可能是有利的。在这种情况下，RON电流(其特征可以是当在电阻式存储器单元的端子之间施加相对小的电压时，泄漏电流流动)可以受到与电阻式存储器元件串联的CEM器件的高阻抗操作的限制。在图5中，箭头515A和515B表示-VSETC和VSETC之间的泄漏电流减小。在+VRD和+VSETR之间以及-VSETR和-VRD之间的电压(其对应于增加的电流可以流过CEM器件的电压)处，复合器件的电阻特性主要响应于电阻式存储器单元的内部电阻。
图6A是根据实施例600的复合器件(例如图6B的复合器件)的关于阻抗的工作曲线的图形表示。在图6B的实施例中，复合器件包括与电阻式存储器元件620串联耦合的CEM器件610，例如，该复合器件的特征在于图6A的阻抗分布。如图6A所示并且如先前参考图5所述，复合器件可以包括在-1.2V至1.2V的施加电压下显着减小的漏电流。在特定实施例中，大约-1.2V和1.2V的电压对应于CEM器件610的导通电压，在此情境中，该导通电压是指可以发生电流的强导电的电压。然而，如前所述，由于与CEM器件610串联的电阻式存储器元件引入的电阻，电流可以保持在可发生莫特转变(例如。从低阻抗到底阻抗的转变)的阈值以下。在其他实施例中，可以例如通过选择性掺杂来设计CEM器件610，以抑制莫特转变。
因此，在图6A的实施例中，在象限1(Q1)处，对于在高电阻状态(例如，ROFF)下操作的复合器件，响应于施加较小的正电压(例如，小于1.2V的电压)，相对小的电流可以流动。随着施加于复合器件的电压增加，例如增加到1.5V(可对应于可以确定复合器件的电阻式存储器元件的高/低电阻状态的电压(读取电压))，可以允许更大的电流流动。因此，可以允许相对大的电流流过电阻式存储器元件。当施加的电压减小时，相应地，减小的电流可以流经复合器件。在实施例中，减小在电阻式存储器元件的端子间施加的电压，例如减少到0.0V的电压以及减少到负电压(例如，象限3(Q3)处的-1.2V)，电流可以沿相反的方向流动。当复合器件中施加的电压进一步减小时，例如减小到-2.5V至-3.0V，复合器件可以从低阻抗状态(RON)转变至高阻抗状态(ROFF)。当施加于电阻式存储器元件的端子的电压增加时，例如回到0.0V，流过复合器件的电流可以相应地减小。
图7A是根据实施例700的示出如图6B所示的复合器件的布置的示意图。应注意，复合器件的各种附加布置是可能的，并且所要求保护的主题不限于复合器件的任何特定布置。在图7A中，复合器件以交叉点阵列的形式布置，其中，公共顶部电极CT1在CEM器件t1b1和CEM器件t1b2之间是公共的，公共顶部电极CT2在CEM器件t2b1和CEM器件t2b2之间是公共的。电阻式存储器元件620A、620B、620C和620D分别与CEM器件t1b1、t1b2、t2b1和t2b2串联布置。在图7A中，底部电极CB1在CEM器件t1b1和CEM器件t2b1之间是公共的，底部电极CB2在CEM器件t1b2和CEM器件t2b2之间是公共的。因此，公共顶部电极CT1和CT2可以与公共底部电极CB1和CB2组合操作，以从CEM器件t1b1、t1b2、t2b1和t2b2的存储元件读取和对CEM器件t1b1、t1b2、t2b1和t2b2的存储元件写入。图7A的交叉点存储器结构可以允许电路例如选择单个CEM器件，同时取消选择其余CEM器件。然而，公共顶部电极CT1和CT2以及公共底部电极b1和b2可以执行不同的功能，并且所要求的保护主题在这方面不受限制。
因此，在一个示例中，施加于公共顶部电极CT1的3.0V信号和施加到公共底部电极CB1的0.0V的信号可以在CEM器件t1b1中产生足以将CEM器件置于低阻抗状态的电压。因此，电阻式存储器元件620A可以经历将电阻式存储器元件置于RON状态的“设置”操作。然而，CEM器件t1b2、CEM器件t2b1和CEM器件t2b2可以保持取消选择的，从而保持存储器元件620B、620C和620D的RON/ROFF状态。
图7B是根据实施例750的示出堆叠的复合器件(例如图7A所示的复合器件)的布置的示意图。在图7B的实施例中，电阻式存储器元件620A、620B、620C和620D以交叉点阵列布置在两个金属层之间，例如底部金属层和金属层1。以类似于关于图7A描述的方式，金属层1的公共顶部电极CTL1,T1和CTL1,T2可以与底部金属层的公共底部电极CBL1,T1和CBL1,T2组合操作以对存储元件620A、620B、620C和620D中的一个进行读取和写入，同时取消选择其余存储元件。同样地，金属层2的公共顶部电极CTL2,T1和CTL2,T2可以与金属层1的公共顶部电极CTL1,T1和CTL1,T2组合操作，以对存储器元件621A、621B、621C和621D中的一个进行读取和写入，同时取消选择其余存储器元件。
应当注意，图7B的堆叠的复合器件的布置可以扩展为包括若干附加的金属层，例如金属层3、金属层4等，多至晶片制造工艺技术可以支持的金属层数。在一个实施例中，例如，图7B的交叉点存储器布置可以在“Z”维度上延伸，以包括底部金属层以及布置在该底部金属层上方的64个金属层。此外，图7B的堆叠的复合器件的布置可以在“X”和“Y”维度上扩展，以在X-Y平面上包括附加的电阻式存储器元件和CEM器件。在一个实施例中，例如，根据图7B的交叉点存储器阵列布置包括64个金属层并具有与CEM器件串联的几百万个、几十亿个或者任何更大数量的电阻式存储器元件。应注意，所要求保护的主题实际上旨在包括电阻式存储器元件的任何二维或三维布局。
图8是根据实施例800的在晶片制造工艺的后段工艺处理处在CEM器件上或上方实现的电阻式存储器元件的图示。尽管图8仅示出了CEM器件和电阻式存储器元件的单个布置，但所要求保护的主题旨在涵盖CEM器件和电阻式存储器元件的各种布置。此外，尽管图8的实施例示出了布置在CEM器件上的电阻式存储器元件，但是所要求保护的主题在这方面不受限制。例如，在其他实施例中，CEM器件可以设置在电阻式存储器元件上或上方。
在图8的实施例中，CEM器件可以被制造或形成为与金属层直接连接，例如金属层t1(可用作参照图7A所述的字线)和金属层b1(可用作参考图7A所述的位线)。导电通孔820可以接触金属层t1，并且可以在导电通孔820和电阻式存储器材料840的电极830之间提供电连接。电阻式存储器材料840可以接触CEM器件850，CEM器件850可用作二极管，如本文先前所述。CEM器件850可以接触导电通孔860，导电通孔860可以在CEM器件850和金属层b1之间提供电连接。
图9是根据实施例900的使用CEM器件操作存储器器件的方法的流程图。示例性实现方式(例如，如图9以及本文任何其他附图中所描述的)可以包括除所示和描述的框之外的框、更少的框或以与可被指定的顺序不同的顺序发生的框，或上述地任何组合。该方法可以开始于框910处，框910可以包括将电压信号施加于与电阻式存储器元件串联的CEM器件。在特定实施例中，电阻式存储器元件可以包括使用氧化物层的存储器元件，其中施加的电压信号用于抑制电荷在存储器元件中的移动或允许电荷在存储器元件中的移动。在另一实施例中，电阻式存储器元件可以对应于自旋转移扭矩磁性随机存取存储器(STT-MRAM)，该存储器利用隧穿磁阻效应从存储元件读取，并利用自旋转移扭矩(STT)效应对存储器元件写入。在另一实施例中，电阻式存储元件可以对应于纳米RAM存储器元件，其中存储器状态可以至少部分地基于碳纳米管的位置。
图9的方法可以在框920处继续，框920可以包括限制流过CEM器件的电流以维持CEM器件沿着不存在莫特转变或类莫特转变的阻抗分布的区域的操作。例如，对于在低阻抗状态下操作的CEM器件，响应于藉由例如外部电流元件(例如电阻式存储器元件)的电流限制，可以操作以限制和/或约束可适于流过CEM器件的电子的浓度。
图10是根据实施例1000的使用CEM器件来操作存储器器件的方法的流程图。示例性实现方式(例如，如图10以及本文任何其他附图中所描述的)可以包括除所示和描述的框之外的框、更少的框或以与可被指定的顺序不同的顺序发生的框，或上述地任何组合。该方法可以开始于框1010，框1010可以包括形成一个或多个具有第一端子和第二端子的电阻式存储器元件。在特定实施例中，电阻式存储器元件可以包括使用氧化物层的存储器元件，其中施加的电压信号用于抑制电荷在存储器元件中的移动或允许电荷在存储器元件中的移动。在另一实施例中，电阻式存储器元件可以对应于自旋转移扭矩磁性随机存取存储器(STT-MRAM)，该存储器利用隧穿磁阻效应从存储元件读取，并利用自旋转移扭矩(STT)效应对存储器元件写入。在另一实施例中，在另一实施例中，电阻式存储元件可以对应于纳米RAM存储器元件，其中存储器状态可以至少部分地基于碳纳米管的位置。
框1020可以包括形成要与一个或多个电阻式存储器元件中的至少一个串联耦合的CEM器件，该CEM器件操作用于在一个或多个电阻式存储器元件中的至少一个的读取操作或写入操作期间在不存在莫特转变或类莫特转变的阻抗分布的区域中执行读取操作或写入操作。
在前面的描述中，在特定的使用情境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况中，在“上”和“上方”之间存在区别。作为示例，在衬底“上”沉积物质是指涉及直接物理和有形接触的沉积而在沉积的物质和衬底之间没有中间体，例如中间物质(例如，在介入工艺操作期间形成的中间物质)；尽管如此，在衬底“上方”沉积虽然被理解为潜在地包括在衬底“上”沉积(因为“在…上”也可以准确地描述为“在...上方”)，但应理解其包括在所沉积的物质和衬底之间存在一个或多个中间体的情况，例如，一种或多种中间物质，使得所沉积的物质不一定与衬底直接物理和有形接触。
在适当的特定使用情境(例如在其中讨论有形材料和/或有形组件的情况中)中在“下”和“下方”之间进行类似的区分。虽然在这种特定的使用环境中“下”意图必然意味着物理和有形接触(类似于刚刚描述的“上”)，“下方”可能包括直接物理和有形接触的情况，但不一定意味着直接的物理和有形接触，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“在…上”应理解为“紧在...上方”，“在...下方”应理解为“紧在…下方”。
同样应理解，诸如“在...之上”和“在......之下”的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，术语“在...之上”作为示例并不意味着声明范围仅限于实施例正面朝上的情况，诸如与例如倒置的实施例相比。作为一个例子，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定方向(作为一个示例，例如正面朝下)的可应用的要求范围内，同样地，后者也被解释为包括在另一方向(作为一个示例，例如正面朝上)的可应用的要求范围内，反之亦然，即使所应用的字面声明语言有可能以其他方式被解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C(这里用于包括性意义)以及A、B或C(这里用于排他性意义)。根据这种理解，“和”用于包括性意义并且意图表示A、B和C；而“和/或”可以充分谨慎地使用，以表明意在所有上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性等，“和/或”也用于描述多个和/或一些其他组合形式的特征、结构、特征等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，作为一个示例例如区分不同的组件，而不是提供数字限制或揭示特定的顺序，除非明确指出。除此以外。同样地，术语“基于”和/或类似术语被理解为不一定意图传达穷举的因素列表，而是允许存在未必明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现并且受到测试、测量和/或规范程度制约的情况，旨在以下面的方式理解。例如，在给定情况下，假设要测量物理特性的值。如果对于普通技术人员合理地可能发生对于测试、测量和/或规范有关程度(至少针对特性而言)的替代的合理方法，则继续该示例，至少为了实现目的，要求保护的主题旨在涵盖那些替代的合理方法，除非另有明确说明。作为示例，如果产生一个区域上的测量图并且所要求保护的主题的实现涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
还应注意，如果使用了术语“类型”和/或“类”(例如针对特征、结构、特性等(使用“光学”或“电学”特征、结构、特性作为简单示例)，这样的术语按照如下方式至少部分地意味着此特征、结构、特性等本身的和/或与此特征、结构、特性等相关，即存在微小变化，甚至可能以其他方式被认为不完全与该特征、结构、特性等一致的变化，如果此微小变化足够小以便此特征、结构、特性等在存在这些变化的情况下也仍将被认为是主要存在的，一般并不妨碍此特征、结构、特性等是这种“类型”和/或“类”(例如，是“光学类型”或“光学类”)。因此，继续该示例，术语光学类型和/或光学类特性必然旨在包括光学特性。同样地，作为另一示例，术语电气类型和/或电气类特性必然旨在包括电气特性。应当注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，正如关于专利申请的说明书的总是常见情况一样，描述和/或使用的特定上下文提供了关于要作出合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各个方面。出于解释的目的，阐述了诸如量、系统和/或配置之类的细节作为示例。在其他实例中，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但对于本领域技术人员而言将会发生许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在覆盖所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种器件，包括：
电阻式存储器元件，其具有第一端子和第二端子；以及
相关电子材料CEM器件，其与所述电阻式存储器元件串联耦合，所述CEM器件在读取操作或写入操作中于公共顶部电极和公共底部电极之间与所述电阻式存储器元件耦合，并且其中，所述CEM器件被配置为在不存在莫特转变或类莫特转变的阻抗分布的区域中操作。
2.根据权利要求1所述的器件，其中，所述阻抗分布的所述区域包括在特定操作电压域上单调增加的阻抗分布。
3.根据权利要求1或2所述的器件，其中，所述电阻式存储器元件包括双极性电阻式存储器元件，并且其中，所述CEM器件被形成为在所述双极性电阻式存储器元件的读取操作或写入操作期间于所述公共顶部电极和所述公共底部电极之间与所述电阻式存储器元件耦合。
4.根据权利要求3所述的器件，其中，所述CEM器件被形成为：对于响应于所述器件两端的电压而流过所述器件的电流，具有至少部分对称的二极管操作。
5.根据权利要求1至4中任一项所述的器件，其中，所述CEM器件被形成为具有设置电压，所述设置电压小于引起所述电阻式存储器元件的设置操作的电压。
6.根据权利要求5所述的器件，其中，所述电阻式存储器元件包括读取电压，所述读取电压大于所述CEM器件的所述设置电压。
7.根据权利要求5或6所述的器件，其中，所述CEM器件包括等于约1.3V至约1.8V的设置电压，并且其中，所述电阻式存储器元件包括至少约2.0V的设置电压。
8.根据权利要求5至7中任一项所述的器件，其中，所述CEM器件包括等于约-1.3V至约-1.8V的设置电压，并且其中，所述电阻式存储器元件包括小于约-2.0V的设置电压。
9.根据前述权利要求中任一项所述的器件，其中，所述电阻式存储器元件和所述CEM器件设置在第一金属层和第二金属层之间。
10.根据权利要求9所述的器件，其中，所述第一金属层和所述第二金属层在晶片制造工艺的后段工艺处理处形成。
11.根据权利要求9或10所述的器件，其中，所述电阻式存储器元件和所述CEM器件以交叉点存储器布置的方式设置在所述第一金属层和所述第二金属层之间。
12.根据权利要求11所述的器件，其中，所述交叉点存储器布置包括在所述第一金属层和所述第二金属层上方的至少一个附加层，所述至少一个附加层包括附加的交叉存储器布置。
13.根据前述权利要求中的任一项所述的器件，其中，所述CEM器件包括掺杂剂，所述掺杂剂的原子浓度限制足以引起所述莫特转变或类莫特转变的可用载流子的数量。
14.一种方法，包括：
将电压信号施加于相关电子材料CEM器件，所述相关电子材料CEM器件与电阻式存储器元件的第一端子和第二端子串联；以及
限制流过所述CEM器件的电流，以当所述CEM器件操作用于对所述电阻式存储器元件进行写入时以及当所述CEM器件操作用于从所述电阻式存储器元件进行读取时，引起所述CEM器件在不存在莫特转变或类莫特转变的阻抗分布的区域中的操作。
15.根据权利要求14所述的方法，其中，由所述电阻式存储器元件执行对流过所述CEM器件的电流进行限制。
16.根据权利要求14所述的方法，其中，对流过所述CEM器件的电流进行限制包括限制双向电流沿不存在所述莫特转变或类莫特转变的所述阻抗分布的所述区域流动。
17.一种方法，包括：
形成具有第一端子和第二端子的一个或多个电阻式存储器元件；以及
形成要与所述一个或多个电阻式存储器元件中的至少一个串联耦合的相关电子材料CEM器件，所述CEM器件操作用于在对所述一个或多个电阻式存储器元件中的所述至少一个的读取操作或写入操作期间，在不存在莫特转变或类莫特转变的阻抗分布的区域中执行所述读取操作或所述写入操作。
18.根据权利要求17所述的方法，还包括以下原子浓度来掺杂所述CEM器件：该原子浓度限制足以引起所述莫特转变或类莫特转变的可用载流子的数量。
19.根据权利要求17或18所述的方法，其中，形成具有第一端子和第二端子的一个或多个电阻式存储器元件发生在晶片制造工艺的后段工艺处理处。
20.根据权利要求17至19中任一项所述的方法，其中，形成所述CEM器件发生在晶片制造工艺的后段工艺处理处。
21.根据权利要求17至20中任一项所述的方法，其中，所述一个或多个电阻式存储器元件和所述CEM器件设置于晶片的两个金属层之间。
CN201880033755.8A 2017-05-31 2018-05-30 形成和操作使用相关电子材料(cem)的存储器器件 Pending CN110709935A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/610,288 US10340453B2 (en) 2017-05-31 2017-05-31 Forming and operating memory devices that utilize correlated electron material (CEM)
US15/610,288 2017-05-31
PCT/GB2018/051457 WO2018220356A1 (en) 2017-05-31 2018-05-30 Forming and operating memory devices that utilize correlated electron material (cem)

Publications (1)

Publication Number Publication Date
CN110709935A true CN110709935A (zh) 2020-01-17

Family

ID=62567687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033755.8A Pending CN110709935A (zh) 2017-05-31 2018-05-30 形成和操作使用相关电子材料(cem)的存储器器件

Country Status (5)

Country Link
US (2) US10340453B2 (zh)
KR (1) KR102490734B1 (zh)
CN (1) CN110709935A (zh)
TW (1) TW201904102A (zh)
WO (1) WO2018220356A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256831A (zh) * 2007-01-30 2008-09-03 三星电子株式会社 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
KR101772020B1 (ko) * 2011-05-30 2017-08-29 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
US9722179B2 (en) 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) * 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US9734895B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
CN101256831A (zh) * 2007-01-30 2008-09-03 三星电子株式会社 包括具有磁阻存储器元件的多位存储器单元的存储器装置及相关方法

Also Published As

Publication number Publication date
US20180351098A1 (en) 2018-12-06
US10700280B2 (en) 2020-06-30
WO2018220356A1 (en) 2018-12-06
KR20200013242A (ko) 2020-02-06
US20190334086A1 (en) 2019-10-31
TW201904102A (zh) 2019-01-16
KR102490734B1 (ko) 2023-01-25
US10340453B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
CN110036496B (zh) 由相关电子材料形成的切换器件
US11450804B2 (en) Fabricating correlated electron material (CEM) devices
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
US10516110B2 (en) Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
US20180175290A1 (en) Forming nucleation layers in correlated electron material devices
WO2017149285A1 (en) Barrier layer for correlated electron material
US10141504B2 (en) Methods and processes for forming devices from correlated electron material (CEM)
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
CN112640139A (zh) 制造cem器件的方法
CN110709935A (zh) 形成和操作使用相关电子材料(cem)的存储器器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210127

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200117

WD01 Invention patent application deemed withdrawn after publication