TW201904102A - 使用相關電子材料(cem)來形成和操作記憶體裝置 - Google Patents

使用相關電子材料(cem)來形成和操作記憶體裝置 Download PDF

Info

Publication number
TW201904102A
TW201904102A TW107118436A TW107118436A TW201904102A TW 201904102 A TW201904102 A TW 201904102A TW 107118436 A TW107118436 A TW 107118436A TW 107118436 A TW107118436 A TW 107118436A TW 201904102 A TW201904102 A TW 201904102A
Authority
TW
Taiwan
Prior art keywords
cem
resistive memory
memory element
cem device
voltage
Prior art date
Application number
TW107118436A
Other languages
English (en)
Inventor
格蘭阿諾 羅森戴爾
露西安 席芙蘭
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201904102A publication Critical patent/TW201904102A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所揭示之標的可係關於相關電子材料(correlated electron material; CEM)裝置之製造，此等CEM裝置例如用以自電阻式記憶體元件讀取或向電阻式記憶體元件寫入。在實施例中，藉由限制電流流過CEM裝置，CEM裝置可在不存在莫特及/或類莫特轉變的情況下以引起CEM裝置之對稱類二極體操作的方式操作。

Description

使用相關電子材料(CEM)來形成和操作記憶體裝置
本揭示案係關於由相關電子材料(correlated electron material; CEM)形成的裝置，且更具體而言，可係關於對於形成及操作耦接至CEM裝置的記憶體裝置的方法。
積體電路裝置（諸如電子開關裝置）例如可在廣泛範圍的電子裝置類型中找到。舉例而言，記憶體及/或邏輯裝置可合併適用於電腦、數位相機、智慧型電話、平板裝置、個人數位助理等的電子開關。與電子開關裝置相關的因素可包括例如實體尺寸、儲存密度、操作電壓、阻抗範圍及/或功耗，此等因素可為設計者在考慮電子開關裝置是否適合於特定應用時感興趣的。設計者可能感興趣的其他因素可包括例如製造成本、易製造性、可擴縮性及/或可靠性。此外，似乎對展示出較低功率及/或較高速度特性的記憶體及/或邏輯裝置的需求不斷增加。對較低功率及/或較高速度裝置的需求可涉及多種裝置類型，可例如包括在晶圓製造製程之例如前段製程(front end of line; FEOL)或後段製程(back end of line; BEOL)處製造的裝置。
一種裝置，包含：電阻式記憶體元件，具有第一端子及第二端子；以及相關電子材料(correlated electron material; CEM)裝置，與電阻式記憶體元件串聯耦接，此CEM裝置在讀取操作或寫入操作期間在共用頂部電極與共用底部電極之間與電阻式記憶體元件耦接，且其中CEM裝置經配置以在不存在莫特(Mott)或類莫特(Mott-like)轉變的阻抗分佈之區域中操作。
一種方法，包含：將電壓訊號施加到與電阻式記憶體元件之第一端子及第二端子串聯的相關電子材料(correlated electron material; CEM)裝置；以及限制電流流過CEM裝置，以當CEM裝置正在操作以寫入電阻式記憶體元件及當CEM裝置正在操作以自電阻式記憶體元件讀取時在不存在莫特或類莫特轉變的阻抗分佈之區域中引發CEM裝置之操作。
一種方法，包含：形成具有第一端子及第二端子的一或更多個電阻式記憶體元件；以及形成待與一或更多個電阻式記憶體元件之至少一者串聯耦接的相關電子材料(correlated electron material; CEM)裝置，此CEM裝置操作以在一或更多個電阻式記憶體元件之至少一者的讀取操作或寫入操作期間在不存在莫特或類莫特轉變的阻抗分佈之區域中執行讀取操作或寫入操作。
貫穿本說明書對一個實施方式、一實施方式、一個實施例、一實施例及/或類似者的引用係指將關於特定實施方式及/或實施例所描述之特定特徵、結構、特性及/或類似者包括在所請求標的之至少一個實施方式及/或實施例中。因此，例如在貫穿本說明書的各個地方出現此類用語不一定意欲指示相同的實施方式及/或實施例或指示任何一個特定的實施方式及/或實施例。此外，應理解，所描述之特定特徵、結構、特性及/或類似者能夠以各種方式組合在一或更多個實施方式及/或實施例中，且因此，處於所期望的申請專利範圍內。一般而言，當然，正如專利申請之說明書的情況一樣，此等及其他問題有可能在使用之特定情形中發生變化。換言之，貫穿本揭示案，描述及/或使用之特定情形提供關於待得出之合理推論的有用指導；然而，同樣地，一般而言，在沒有進一步限定的情況下，「在此情形中」係指本揭示案之情形。
本揭示案之特定態樣描述了用於製備、製造及/或操作CEM裝置及/或其他電路元件的方法及/或製程，諸如可用於形成包含CEM的記憶體元件，例如與電阻式記憶體元件串聯佈置。舉例而言，可在包含CEM裝置的結構記憶體系統中使用的CEM亦可包含廣泛範圍的其他電子電路類型，諸如例如記憶體存取裝置、記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波組件等，但所請求標的在此等方面的範疇不受限制。在此情形中，CEM裝置例如可展示出實質上快速的導體至絕緣體轉變，此可藉由電子相關引發，而非固態結構相變，諸如回應於例如在相變記憶體裝置中自結晶狀態至非晶狀態的變化，或者在另一實例中，在相變記憶體(phase change memory; PCM)裝置中的細絲的形成。在一個態樣中，與例如在相變記憶體裝置中的熔化/固化或細絲形成相反，CEM裝置中的實質上快速的導體至絕緣體轉變可回應於量子力學現象。可在數個態樣之任一者中理解例如在CEM裝置中的相對導電狀態與相對絕緣狀態之間及/或第一阻抗狀態與第二阻抗狀態之間的此類量子力學轉變。本文所使用之術語「相對導電狀態」、「相對較低阻抗狀態」及/或「金屬狀態」可互換，及/或有時可稱為「相對導電/較低阻抗狀態」。類似地，術語「相對絕緣狀態」及「相對較高阻抗狀態」在本文中可互換使用，及/或有時可稱為相對「絕緣/較高阻抗狀態」。
在一態樣中，可根據莫特轉變理解相關電子材料在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間的量子力學轉變，其中相對導電/較低阻抗狀態與絕緣/較高阻抗狀態在實質上不同。根據莫特轉變，材料可自相對絕緣/較高阻抗狀態轉變（例如，接通）至相對導電/較低阻抗狀態。莫特標準可由(nc )1/3 a≈0.26來界定，其中nc 表示電子濃度，且其中「a」表示波爾半徑。若達到閾值載子濃度，以使得滿足莫特標準，則認為發生莫特轉變。因此，在此情形中，「莫特轉變」可包含CEM之狀態自相對較高電阻/較高電容狀態（例如，絕緣/較高阻抗狀態）至相對較低電阻/較低電容狀態（例如，導電/較低阻抗狀態）的轉變，相對較低電阻/較低電容狀態與較高電阻/較高電容狀態在實質上不同。同樣地，在此情形中，「類莫特轉變」可包含CEM之狀態自相對較低電阻/較低電容狀態（例如，導電/較低阻抗狀態）變化至相對較高電阻/較高電容狀態（例如，絕緣/較高阻抗狀態）的轉變。因此，在此情形中，本文所引用之發生在裝置中的「莫特或類莫特狀變」係指電子之局部化的驟變，此影響裝置之阻抗。如上文所描述的，此可包括例如在裝置中引發設定操作來將裝置置於低阻抗或導電狀態或引發重設操作來將裝置置於高阻抗或絕緣狀態的條件。
因此，若諸如電子之載子經局部化以引發載子之間的強庫侖交互作用，則可引發莫特轉變。據信，此類強庫侖交互作用將CEM之帶分裂以引發相對絕緣（相對較高阻抗）狀態。若電子不再局部化，則弱庫侖交互作用可佔據主導，此可引發帶分裂的消除，進而可產生與相對較高阻抗狀態在實質上不同的金屬（導電）帶（相對較低阻抗狀態）。
進一步地，在一實施例中，除了電阻的變化之外，自相對絕緣/較高阻抗狀態至實質上不同且相對導電/較低阻抗狀態的轉變可引發電容的變化。舉例而言，CEM裝置可展示出可變電阻以及可變電容之特性。換言之，CEM裝置之阻抗特性可包括電阻分量與電容分量兩者。例如，在金屬狀態中，CEM裝置可包含可接近零的相對較低電場，且因此可展示出可同樣接近零的實質低電容。
類似地，在可由較高密度之束縛或相關電子引發的相對絕緣/較高阻抗狀態中，外部電場可能能夠穿透CEM，且因此至少部分地基於CEM內儲存的額外電荷，CEM可包含較高電容。因此，例如，至少在特定實施例中，CEM裝置中自相對絕緣/較高阻抗狀態至實質上不同且相對導電/較低阻抗狀態的轉變可導致電阻與電容兩者的變化。此轉變可引發額外的可量測現象，且所請求標的在此方面不受限制。
在一實施例中，由CEM形成之裝置可包含：在包含基於CEM的裝置之CEM之大部分體積中，回應於莫特或類莫特轉變，切換阻抗狀態。在一實施例中，CEM裝置可形成「主體開關」。本文所使用之術語「主體開關」係指切換裝置之阻抗狀態的CEM之至少大部分體積，諸如回應於莫特或類莫特轉變。舉例而言，在一實施例中，裝置之實質上全部CEM可自相對絕緣/較高阻抗狀態切換至相對導電/較低阻抗狀態（莫特轉變）或自相對導電/較低阻抗狀態切換至相對絕緣/較高阻抗狀態（類莫特轉變）。
在實施方式中，例如，CEM裝置可包含來自元素週期表中的一或更多種「d區」元素，諸如過渡金屬、過渡金屬化合物、一或更多種過渡金屬氧化物(transition metal oxide; TMO)。CEM裝置亦可使用元素週期表中的一或更多種「f區」元素，諸如稀土元素、稀土元素氧化物、包含一或更多種稀土過渡金屬的氧化物、鈣鈦礦、釔及/或鐿，或者例如包含來自元素週期表中的鑭系或錒系之金屬的任何其他化合物，且所請求標的在此方面的範疇不受限制。因此，在實施例中，CEM裝置可包含一或更多種d區元素之氧化物及/或一或更多種f區元素之氧化物，此等氧化物例如具有至少85.0%之原子濃度，以及CEM裝置之剩餘部分包含摻雜劑，諸如例如碳或氮。因此，在此情形中，如本文所使用之術語，d區元素係指包含以下的元素：鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鑪(Rf)、(Db)、(Sg)、(Bh)、(Hs)、䥑(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)，或其任何組合。同樣，在此情形中，由元素週期表之「f區」元素形成或包含「f區」元素的CEM裝置係指包含來自元素週期表之f區中的金屬或金屬氧化物的CEM裝置，此金屬或金屬氧化物包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)、錒(Ac)、釷(Th)、鏷(Pa)、鈾(U)、錼(Np)、鈽(Pu)、鋂(Am)、鉳(Bk)、鉲(Cf)、鑀(Es)、鐨(Fm)、鍆(Md)、鍩(No)或鐒(Lr)，或其任何組合。
然而，在特定實施例中，例如，可抑制莫特轉變與類莫特轉變在CEM裝置中發生，其中莫特轉變指示自相對較高電阻/較高電容狀態（例如，絕緣/較高阻抗狀態）至相對較低電阻/較低電容狀態（例如，導電/較低阻抗狀態）的驟變，類莫特轉變指示導電/較低阻抗狀態至絕緣/較高阻抗狀態的驟變。舉例而言，對於在低阻抗狀態下操作的CEM裝置，回應於藉由例如外部電路元件（諸如電阻式記憶體元件）的電流限制，可操作以限制及/或約束可適用於流過CEM裝置之電子的濃度。在一個實施例中，可與耦接至電阻式記憶體元件的CEM裝置串聯安置額外電阻器（或其他類型的電流限制元件）以限制能夠流過CEM裝置的電子量。在另一實施例中，CEM裝置內的電流限制可藉由選擇摻雜劑類型及原子濃度來實現，此可限制足以引發莫特或類莫特轉變的可用載子（例如，電洞或電子）的數量。在一實施例中，可用電洞之原子濃度的降低可藉由利用n型摻雜劑來實現，此可使材料呈現n型，且因此，可抑制電洞誘發的莫特或類莫特轉變。因此，可例如禁止發生本文先前界定之回應於(nc )1/3 a≈0.26（其中nc 表示電子濃度，且其中「a」表示波爾半徑）的莫特轉變。如本文詳細描述的，莫特轉變之此類抑制或至少限制可允許CEM裝置在不存在莫特轉變或類莫特轉變之任一者的情況下操作。如參照第1A圖所描述的，「不存在莫特或類莫特轉變的阻抗分佈之區域」對應於電流密度對比電壓分佈之區域，此區域包括點JOFF 、JSET 及JCOMP （第1A圖）。應注意，可使用用於抑制莫特或類莫特轉變的額外方式，且所請求標的在此方面不受限制。
第1A圖為根據實施例100的由CEM形成的裝置之阻抗分佈之圖形表示。例如，至少部分地基於施加到CEM裝置之端子的電壓，可將CEM裝置置於相對低阻抗狀態或相對高阻抗狀態。舉例而言，電壓VSET 與電流密度JSET 的施加可引發CEM裝置轉變至相對低阻抗記憶體狀態。在此情形中，VSET 對應於「接通」電壓，此係指CEM裝置自高阻抗狀態轉變至低阻抗狀態所處的電壓位準。相反，電壓VRESET 與電流密度JRESET 的施加可引發CEM裝置轉變至相對高阻抗記憶體狀態。如第1A圖所示，元件符號110圖示可使VRESET 與VSET 分離的電壓範圍。
根據第1A圖，若施加足夠位準的電壓訊號（例如，超過帶分裂電位）及滿足上文論及之莫特條件（例如，注入電子電洞具有與例如開關區域中的電子群體相當的群體），CEM裝置可自相對低阻抗狀態轉變至相對高阻抗狀態。此可對應於第1A圖之電壓對比電流密度分佈之點108。在此點處或適當接近此點，電子不再受到屏蔽，並且變得局限在CEM裝置內形成之CEM之金屬離子附近。此相關性可導致強電子間交互作用電位，此可操作以分裂帶來形成相對高阻抗材料。若CEM裝置包含相對高阻抗狀態，則可藉由傳送電子電洞來產生電流。在某些實施例中，在跨CEM裝置之端子施加的閾值電位處注入電子之閾值電流可執行「設定」操作，此將CEM裝置置於低阻抗狀態中。在低阻抗狀態中，電子的增加可屏蔽進入的電子及消除電子的局部化，此可操作以破壞帶分裂電位，從而引發低阻抗狀態。
根據一實施例，可藉由外部施加的「順應性」條件來控制CEM裝置中的電流，此「順應性」條件可至少部分地基於經施加之外部電流來決定，此外部電流在操作期間受到限制以將CEM裝置置於相對高阻抗狀態。在一些實施例中，此外部施加的順應性電流亦可設定電流密度之條件用於後續重設操作以將CEM裝置置於相對高阻抗狀態。如第1A圖之特定實施方式中所示，可在操作期間在點116處施加以將CEM裝置置於相對高阻抗狀態的電流密度JCOMP 可決定順應性條件以便將CEM裝置在後續操作中置於低阻抗狀態。如第1A圖所示，可接著藉由在點108處在電壓VRESET 下施加電流密度JRESET ≧JCOMP 來將CEM裝置置於低阻抗狀態，在此點處JCOMP 為外部施加的。
在特定實施例中，點108與點116在CEM裝置中分別指示莫特轉變與類莫特轉變。舉例而言，根據第1A圖，點108表示第1A圖之電壓對比電流密度分佈上的特徵，其中在施加電壓VRESET 下，電流密度自施加電壓與電流密度之間的相對不變關係（例如，相對平坦）驟然轉變成電流的急劇下降。在另一實例中，點116表示第1A圖之電壓對比電流密度分佈上的特徵，其中增加的施加電壓可引發相對較大的電流。在點116處，可降低電壓以符合CEM裝置自高阻抗狀態至低阻抗狀態的驟變，諸如在區域104處。
如上文所指出的，可回應於點108處的莫特轉變發生重設條件。如上文所指出的，此莫特轉變可在CEM裝置中產生一條件，其中電子濃度n大致等於電子電洞濃度p，或變得至少與電子電洞濃度p相當。此條件可實質上根據以下表達式(1)模型化：在表達式(1)中，λTF 對應於托馬斯費米屏蔽長度，且C為常數。
根據一實施例，第1A圖所示的電壓對比電流密度分佈之區域104中的電流或電流密度可回應於自跨CEM裝置之端子施加的電壓訊號注入電洞而存在。此處，在跨CEM裝置之端子施加閾值電壓VMI 時，注入電洞可滿足用於在電流IMI 處的低阻抗狀態至高阻抗狀態轉變的莫特轉變標準。此條件可實質上根據以下表達式(2)模型化：其中Q(VMI )對應於帶電注入的（電洞或電子）且為施加電壓的函數。電子及/或電洞之注入引發莫特轉變可發生在帶之間且回應於閾值電壓VMI 及閾值電流IMI 。在根據表達式(1)的表達式(2)中，藉由IMI 所注入的電洞使電子濃度n與電荷濃度相等來引發莫特轉變，此閾值電壓VMI 對托馬斯費米屏蔽長度λTF 的依賴度可實質上根據表達式(3)模型化，如下： 其中ACEM 為CEM裝置之橫截面積；且JRESET (VMI )可表示在閾值電壓VMI 下施加到CEM裝置的流過CEM裝置的電流密度，此可將CEM裝置置於相對高阻抗狀態。
根據一實施例，在第1A圖中及在本文其他圖式中表徵的CEM裝置可包含任何過渡金屬氧化物(transition metal oxide; TMO)，諸如例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森混亂絕緣體。在特定實施方式中，CEM裝置可由開關材料形成，諸如氧化鎳、氧化鈷、氧化鐵、氧化釔、氧化鈦釔及鈣鈦礦，諸如摻鉻的鈦酸鍶、鈦酸鑭及錳酸鹽族，包括錳酸鐠鈣及錳酸鐠鑭，僅舉數例。具體而言，併入具有不完整「d」及「f」軌道殼的元素的氧化物（諸如上文所列出之彼等）可包含足夠的阻抗切換特性供CEM裝置中使用。其他實施方式可採用其他過渡金屬化合物，而不背離所請求標的。
在一個態樣中，在第1A圖中及在本文的其他圖式中表徵的CEM裝置可包含其他類型的過渡金屬氧化物可變阻抗材料，但應理解，此等僅為示例性且不欲限制所請求標的。將氧化鎳(NiO)作為一種特定TMO揭示。本文論述的NiO材料可摻雜有外來配位體，諸如羰基(CO)，此等配位體可建立及/或穩定可變阻抗特性及/或引發P型操作，其中CEM裝置可在低阻抗狀態下（例如，第1A圖之區域104）更加導電。因此，在另一特定實例中，摻雜有外來配位體的NiO可表示為NiO:Lx ，其中Lx 可指示配位體元素或化合物且x可指示對於一個單位之NiO的配位體之單位數量。可簡單地藉由平衡原子價來決定針對任何特定配位體及配位體與NiO或與任何其他過渡金屬化合物之任何特定組合的x值。除了羰基之外，可在低阻抗狀態下產生或增強導電率的其他摻雜劑配位體可包括：亞硝醯基(NO)、三苯基膦(PPH3 )、菲咯啉(C12 H8 N2 )、二吡啶(C10 H8 N2 )、乙二胺(C2 H4 (NH2 )2 )、氨(NH3 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)等。
在此情形中，本文所引用之「P型」摻雜CEM裝置意謂包含特定分子摻雜劑的第一類型CEM，若CEM裝置在低阻抗狀態（諸如由第1A圖之區域104指示的低阻抗狀態）中操作，則此CEM相對於未摻雜CEM包含增加的導電率。引入諸如CO及NH3 之取代配位體可操作以增強NiO CEM之P型本質。因此，至少在特定實施例中，CEM裝置之P型操作之屬性可包括藉由控制CEM中P型摻雜劑之原子濃度定製或客製化在低阻抗狀態中操作的CEM之導電率的能力。在特定實施例中，P型摻雜劑之原子濃度增加可引發CEM之導電率增加，但所請求標的在此方面不受限制。
在另一實施例中，由第1A圖表徵的CEM裝置可包含其他過渡金屬氧化物可變阻抗材料，具有至少85.0%之原子濃度，例如，其中CEM之剩餘部分包含摻雜劑，諸如例如碳或氮（或者含氮或含碳配位體），但應理解，此等僅為示例性且不欲限制所請求標的。將氧化鎳(NiO)作為一種特定TMO揭示。本文所論述之NiO材料可摻雜有外來含氮配位體，此可穩定可變阻抗特性。具體而言，例如，本文所揭示之NiO可變阻抗材料可包括Cx Hy Nz 形式之含氮分子（其中x≧0，y≧0，z≧0，且其中至少x、y或z包含＞0的值）諸如：氨(NH3 )、氰基(CN- )、疊氮化物離子(N3 - )、乙二胺(C2 H8 N2 )、鄰二氮菲(1,10-鄰二氮雜菲)(C12 H8 N2 )、2,2'二吡啶(C10 ,H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及氰基硫化物，諸如硫氰酸酯(NCS- )。本文所揭示之NiO可變阻抗材料可包括氮氧化物族的成員（Nx Oy ，其中x及y包含整數，且其中x≧0及y≧0且至少x或y包含＞0的值），可包括例如一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )或具有NO3 - 配位體的前驅物。在實施例中，金屬前驅物包含含氮配位體，諸如藉由平衡原子價與NiO的配位體胺、醯胺、烷基醯胺含氮配位體。
在實施例中，取決於NiO:CO或NiO:NH3 之分子濃度，例如，分子濃度可自大致在0.1%至10.0%之原子濃度範圍內的值變化，如第1A圖所示，在VSET ≧VRESET 的情況下，VRESET 及VSET 可大致在0.1 V至10.0 V範圍內變化。舉例而言，在一個可能的實施例中，例如，VRESET 可在約0.1 V至約1.0 V的電壓下發生，而VRESET 可在約1.0 V至約2.0 V的電壓下發生。然而，應注意，VSET 及VRESET 的變化可至少部分地基於各種因素發生，諸如材料（諸如NiO:CO或NiO:NH3 及存在於CEM裝置中的其他材料）之原子濃度，以及其他製程變化，且所請求標的在此方面不受限制。
亦在此情形中，本文所使用之「電極」意謂包含一表面的導電結構，此表面使得材料（諸如操作以提供電功能的材料）能夠沉積或安放在電極上或上方。舉例而言，在基於CEM的裝置中，金屬電極可包含金屬之顯著原子濃度，可操作以將電流傳導至與導電金屬電極接觸的基於CEM的裝置。在實施例中，可經由沉積製程構造金屬電極，且金屬電極可包含鈦或鈦系材料，諸如氮化鈦(TiN)。在實施例中，金屬電極可包含除鈦以外的一或更多種d區或f區元素，諸如鉑、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥或氧化銥，或上述之任何組合，且所請求標的並不受限於導電基板材料之任何特定組成。然而，應注意，所請求標的意欲涵蓋ML:L摻雜劑 形式之金屬電極，其中「M」指示金屬離子，諸如d區或f區元素，「L」指示主要配位體，諸如NiO分子中的氧，且其中L摻雜劑 包含摻雜劑配位體，諸如NiO:CO複合物中的羰基(CO)及NiO:NH3 複合物中的NH3 ，僅舉兩個可能的實例。
亦在此情形中，本文所使用之術語「層」意謂材料組合物與特定層上及/或下的一或更多個額外層聚集，形成較大的結構，諸如包含一或更多個CEM裝置的結構。因此，例如，包含一或更多個CEM裝置的晶圓可藉由積累或聚集利用適宜沉積製程所沉積的兩個或更多個層來形成。在實施例中，包含一或更多個CEM裝置的結構可包含任何數量的層，諸如兩個層、五個層、10個層、50個層或可編號為數千及更多的層數。在某些實施例中，諸如晶圓之分層結構例如可包含基板層、CEM層、包含一或更多個導電跡線以橫跨分層結構之區域的層、包含絕緣材料的層，以及形成電晶體、二極體、開關、被動電路元件（例如，電容器、電感器等）、電路兩者之間或多者間的互連件的層，及執行額外電功能的各種層，且所請求標的在此方面不受限制。
進一步地，在此情形中，基板可對應於晶圓之第一層或第一組層。因此，例如，電晶體、邏輯裝置、二極體、感測器例如可在基板或晶圓之第一層上或上方操作。在晶圓之第二層處，或在晶圓之第二組層處，可安置用以路由訊號的一或更多個導電跡線，以及可安放例如一或更多個互連件，諸如光學互連件。在晶圓之第一層（或晶圓之第一組層）上或上方操作的諸如CEM裝置之特定裝置可由晶圓之第二層（或晶圓之第二組層）藉由絕緣材料（諸如氮化矽）來實體分離及/或電氣隔離。因此，在此情形中，本文所使用之術語「晶圓」意謂裝置（諸如CEM裝置）之多層集合，此多層集合可利用形成包含所製造晶圓的結構的複數個層執行許多邏輯、開關、存取、RF、訊號接收及/或訊號傳輸，或其他電氣及/或邏輯功能。
在特定實施例中，沉積製程可利用兩種或更多種前驅物來將例如NiO:CO或NiO:NH3 之組分沉積例如至安放在基板上方的導電金屬電極上。在一實施例中，可實質上根據以下表達式(4a)例如利用單獨前驅物分子AX及BY來沉積CEM薄膜：
其中表達式(4a)之「A」對應於過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述之任何組合。在實施例中，過渡金屬氧化物可包含鎳，但可包含其他過渡金屬、過渡金屬化合物及/或過渡金屬氧化物，諸如鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅（可與諸如氧或其他類型配位體之陰離子連接）或上述之組合，但所請求標的在此方面的範疇不受限制。在特定實施例中，亦可利用包含多於一種過渡金屬氧化物的化合物，諸如鈦酸釔(YTiO3 )。
在實施例中，表達式(4a)之「X」可包含配位體，諸如有機配位體，包含脒基(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、雙(2,2,6,6-四甲基庚-3,5-二酮基) ((thd)2 )、乙醯基丙酮酸酯(acac)、雙(甲基環戊二烯基) ((CH3 C5 H4 )2 )、丁二酮肟鹽 (dmg)2 、2-胺基-戊-2-烯-4-酮基(apo)2 、(dmamb)2 其中dmamb=1-二甲胺基-2-甲基-2-丁醇酯、(dmamp)2 其中dmamp=1-二甲胺基-2-甲基-2-丙醇酯、雙(五甲基環戊二烯基) (C5 (CH3 )5 )2 及羰基(CO)4 。因此，在一些實施例中，鎳系前驅物AX可包含例如脒鎳(Ni(AMD))、二環戊二烯鎳(Ni(Cp)2 )、二乙基環戊二烯鎳(Ni(EtCp)2 )、雙(2,2,6,6-四甲基庚-3,5-二酮基)Ni(II) (Ni(thd)2 )、乙醯基丙酮酸鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 、丁二酮肟鎳(Ni(dmg)2 )、2-胺基-戊-2-烯-4-酮基鎳(Ni(apo)2 )、Ni(dmamb)2 其中dmamb=1-二甲胺基-2-甲基-2-丁醇酯、Ni(dmamp)2 其中dmamp=1-二甲胺基-2-甲基-2-丙醇酯、雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 及羰基鎳(Ni(CO)4 )，僅舉數例。在表達式(4a)中，前驅物「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)、過氧化氫(H2 O2 )，僅舉數例。在其他實施例中，如本文將進一步所描述，電漿可與氧化劑一起使用以形成氧自由基。
然而，在特定實施例中，除了前驅物AX及BY之外，可使用摻雜劑形成用於CEM裝置的薄膜。實質上根據下文的表達式(4b)，額外摻雜劑配位體可與前驅物AX共流以允許形成化合物。在實施例中，可使用包含例如氨(NH3 )、甲烷(CH4 )、一氧化碳(CO)或其他材料的摻雜劑，亦可使用包含碳或氮的其他配位體或上文所列出的其他摻雜劑。因此，實質上根據下文的表達式(4b)，可修改表達式(4a)以包括額外摻雜劑配位體：
應注意，表達式(4a)及(4b)之前驅物（諸如AX、BY及NH3 （或其他包含氮的配位體））之濃度（諸如原子濃度）可經調整以便產生氮或碳摻雜劑之最終原子濃度，例如，摻雜劑諸如以氨(NH3 )或羰基(CO)的形式，包含在大約0.1%與15.0%之間的原子濃度。然而，所請求標的並不一定受限於上文識別的前驅物及/或原子濃度。確切而言，所請求標的意欲涵蓋在CEM裝置之製造中使用的用於CEM薄膜沉積、化學氣相沉積、電漿化學氣相沉積、濺射沉積、物理氣相沉積、熱絲化學氣相沉積、雷射增強化學氣相沉積、雷射增強原子層沉積、快速高熱化學氣相沉積、旋塗沉積、氣體叢集離子束沉積或類似者中的所有前驅物。在表達式(4a)及(4b)中，「BY」可包含氧化劑，諸如氧氣(O2 )、臭氧(O3 )、一氧化氮(NO)、過氧化氫(H2 O2 )，僅舉數例。在其他實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基。同樣地，電漿可與包含材料的摻雜物質一起使用以形成活化物質來控制CEM之摻雜濃度。
在特定實施例中，諸如利用沉積技術的實施例中，金屬電極可在加熱腔室中暴露於前驅物（諸如AX及BY）以及包含其他材料（諸如氨或其他包含金屬-氮鍵的配位體，包括例如鎳-醯胺、鎳-醯亞胺、鎳-脒基或上述之組合）的摻雜劑，加熱腔室可達到例如大致在20.0℃至1000.0℃範圍內的溫度，例如或在某些實施例中介於大致在20.0℃與500.0℃範圍內的溫度之間。在一個特定實施例中，其中例如執行利用NiO:NH3 的沉積技術，可使用腔室溫度範圍大致在20.0℃與400.0℃範圍內。回應於對前驅物氣體（例如，AX、BY、NH3 或其他包含氮的配位體）的暴露，可自加熱腔室清除此類氣體，持續時間大致在0.5秒至180.0秒範圍內。然而，應注意，此等僅為腔室溫度及/或時間之可能的適宜範圍的實例，且所請求標的在此方面不受限制。
在某些實施例中，利用沉積技術的單個兩前驅物循環（例如，AX及BY，如參照表達式4(a)所描述）或單個三前驅物循環（例如，AX，NH3 、CH4 或其他包含氮、碳或其他摻雜材料的配位體，以及BY，如參照表達式4(b)所描述）可產生包含厚度大致在每循環0.6 Å至5.0 Å範圍內的CEM裝置薄膜。因此，在一實施例中，為利用沉積製程形成包含大約500.0 Å之厚度的CEM裝置薄膜，其中CEM薄膜包含大約0.6 Å之厚度，可例如使用800-900個循環。在另一實施例中，在利用薄膜包含大約5.0 Å的薄膜沉積製程中，例如為100個兩前驅物循環。應注意，可利用沉積製程形成具有其他厚度的CEM裝置薄膜，諸如大致在1.5 nm與 150.0 nm範圍內的厚度，舉例而言，且所請求標的在此方面不受限制。
在特定實施例中，回應於沉積技術之一或更多個兩前驅物循環（例如，AX及BY）或三前驅物循環（AX，NH3 、CH4 或其他包含氮、碳或其他摻雜劑的配位體，以及BY），CEM裝置薄膜可經歷原位退火，此可允許改善薄膜特性或可用以將摻雜劑諸如以羰基或氨的形式併入CEM裝置薄膜中。在某些實施例中，可將腔室加熱到大致在20.0℃至1000.0℃範圍內的溫度。然而，在其他實施例中，可利用大致在100.0℃至800.0℃範圍內的腔室溫度執行原位退火。原位退火時間可自大致在1.0秒至5.0小時範圍內的持續時間變化。在特定實施例中，例如，退火時間可在更窄的範圍內變化，諸如例如大約0.5分鐘至大約180.0分鐘，且所請求標的在此等方面不受限制。
在特定實施例中，根據上述製程製造的CEM裝置可展示出「天生」特性，其中裝置在裝置製造之後立即展示出相對較低阻抗（相對較高導電率）。因此，若將CEM裝置整合到較大電子設備環境中，例如，在初始活化時，施加到CEM裝置的相對較小電壓可允許相對較高電流流過CEM裝置，如第1A圖之區域104所示。舉例而言，如本文先前所描述的，在至少一個可能的實施例中，例如，VRESET 可在等於約0.1 V至約1.0 V的電壓下發生，而VSET 可在等於約1.0 V至約2.0 V的電壓下發生。因此，在大約2.0 V或更小的範圍內操作的電氣開關電壓可允許CEM裝置之操作。在實施例中，此相對較低電壓操作可降低複雜性、成本，且可在競爭記憶體及/或開關裝置技術上提供其他優勢。
第1B圖為CEM裝置之實施例150之圖式及CEM裝置之等效電路之示意圖。如先前所論及，諸如相關電子開關、基於CEM的二極體或利用一或更多種相關電子材料的其他類型裝置之相關電子裝置可包含可變阻抗或複阻抗裝置，此裝置可包含可變電阻與可變電容兩者的特性。換言之，若跨裝置端子122及130量測，CEM可變阻抗裝置（諸如包含金屬電極160、CEM 170及導電覆蓋層180的裝置）的阻抗特性可至少部分地取決於裝置的電阻與電容特性。在一實施例中，用於可變阻抗裝置的等效電路可包含與可變電容器（諸如可變電容器128）並聯的可變電阻器（諸如可變電阻器126）。當然，儘管在第1B圖中將可變電阻器126及可變電容器128描繪為包含分立組件，但可變阻抗裝置（諸如實施例150之裝置）可包含實質上同質的CEM，且所請求標的在此方面不受限制。
下文表1展示用於示例性可變阻抗裝置（諸如實施例150之裝置）的示例性真值表。
在一實施例中，表1展示出可變阻抗裝置（諸如實施例150之裝置）的電阻可作為至少部分地取決於跨CEM裝置施加的電壓之函數在低阻抗狀態與實質上不同的高阻抗狀態之間轉變。在一實施例中，在低阻抗狀態下展示出的阻抗可大致處於比高阻抗狀態下展示出的阻抗低10.0至100,000.0倍的範圍內。在其他實施例中，例如，在低阻抗狀態下展示出的阻抗可大致處於比高阻抗狀態下展示出的阻抗低5.0至10.0倍的範圍內。然而，應注意，所請求標的並不受限於高阻抗狀態與低阻抗狀態之間的任何特定阻抗比。表1展示出可變阻抗裝置（諸如實施例150之裝置）的電容可在較低電容狀態與較高電容狀態之間轉變，在示例性實施例中，較低電容狀態可包含近似為零（或非常小）的電容，較高電容狀態至少部分地為跨相關電子開關施加的電壓之函數。
第2圖為根據實施例200的由相關電子材料形成的裝置之阻抗分佈之圖形表示。在實施例200中，阻抗分佈將CEM裝置之回應與跨CEM裝置之第一端子與第二端子施加的電壓相關聯。在特定實施例中，CEM裝置包含「天生」特性，其中裝置可在裝置製造之後立即展示出相對較低阻抗（相對較高導電率），諸如第2圖之區域204A中所示。在某些實施例中，CEM裝置之天生特性可在第一象限(Q1)中操作，其中電流可回應於跨CEM裝置施加的正電壓在第一方向上流動。CEM裝置可以關於回應於跨裝置施加的電壓流過CEM裝置的電流對稱的方式操作，諸如關於第2圖之實施例200所描述。
在此情形中，CEM裝置之「對稱」操作可界定為允許雙向電流流動的裝置，雙向電流流動係指回應於施加包含第一指向（諸如正向）的電壓在第一方向上的電流及允許回應於施加包含第二指向（諸如負向）的電壓在第二方向上的電流，第二方向為與第一方向相反的極性。另外，在實質相同大小的電壓下，第二方向上的電流可具有與第一方向上的電流實質相同的大小。進一步地，在CEM裝置（諸如CEM二極體）之「對稱」操作的情形中，例如，「對稱」不一定指示CEM裝置關於回應於跨裝置之端子施加的電壓流過裝置的電流之類鏡面操作。因此，可藉由界定CEM裝置之對稱操作來涵蓋VSET 值以及VRESET 之大小的變化（例如，±2.5%、±5.0%、±10.0%）。另外，可藉由界定CEM裝置之對稱操作來涵蓋IRST 及ICOMP 之大小的變化。進一步地，在此情形中，CEM裝置之「部分對稱」意謂CEM裝置跨越-VSET 至+VSET 的阻抗分佈的至少一部分上的對稱操作。
在第2圖之實施例中，隨著跨CEM裝置之端子施加的電壓自例如0.0伏特(V)的值增加，電流可作為回應而發生。隨著施加電壓增加，諸如增加至VRST ，流過CEM裝置的電流可增加至位準IRST ，隨後開始急劇下降，諸如在點215A處。在實施例中，例如，電流可下降至較小值，此值可接近IRST 的20.0%、IRST 的10.0%、IRST 的1.0%、IRST 的0.1%或IRST 的甚至更小的分數。如本文先前所論及，諸如自IRST 的電流至IRST 的分數之急劇下降可表示指示莫特轉變的操作區域。隨著跨CEM裝置施加的電壓增加超過VRST ，裝置可開始在相對高阻抗狀態操作，諸如第2圖之區域205A中所示。應注意，在特定實施例中，回應於施加減小的電壓，諸如小於VRST 的電壓，CEM裝置可在第2圖之區域206A中操作。
返回到CEM裝置在區域205A中的操作（相對高阻抗狀態），跨CEM裝置之第一端子與第二端子施加增加的電壓可在VSET 處引發電流的相對急劇增大，直到流過CEM裝置的電流達到順應性電流，在第2圖中指示為ICOMP 。因此，在點216A處，可表示指示類莫特轉變的操作區域。在點216A處，CEM裝置可轉變（例如，接通）至低阻抗狀態，諸如圖示為第2圖之區域204A。在實施例中，減小跨CEM裝置之第一端子與第二端子施加的電壓，諸如減小至接近0.0 V之值的電壓，以及包含負值的電壓，可引發CEM裝置在第2圖之區域204A中的操作。隨著跨CEM裝置之端子施加的電壓進一步減小（例如，以包含較大負值），諸如減小至電壓-VRST ，例如可引發諸如-IRST 之電流。隨著施加電壓進一步減小（例如，以包含較大負值）至小於-VRST 的位準，流過CEM裝置的電流可自位準-IRST （諸如在點215B處）變化至較小負值，例如可接近-IRST 的20.0%、-IRST 的10.0%、-IRST 的1.0%、-IRST 的0.1%或-IRST 的甚至更小的分數。如本文先前所論及，諸如自-IRST 的電流至-IRST 的分數之驟然急劇轉變可表示CEM裝置內的莫特轉變。隨著跨CEM裝置之端子施加的電壓進一步減小至小於-VRST 的值，CEM裝置可在相對高阻抗狀態操作，諸如在第2圖之區域205B中。應注意，在特定實施例中，回應於施加增加的電壓（例如，接近0.0的電壓），諸如大於-VRST 的電壓，CEM裝置可在第2圖之區域206B中操作。
返回到CEM裝置在區域205B中的操作，跨CEM裝置之第一端子與第二端子施加減小的電壓（例如，以包含較大負值）可在諸如-VSET 處引發相對較大的負電流，直到流過CEM裝置的電流達到順應性電流，在第2圖中指示為-ICOMP 。因此，在點216B處，可發生類莫特轉變，其中CEM裝置可轉變至低阻抗狀態，諸如在第2圖之區域204B中所示。在實施例中，增加跨CEM裝置之端子的電壓，諸如增加至0.0 V之電壓位準，可引發CEM裝置在第2圖之區域204B中的操作。
第3圖為作為二極體操作且包含關於CEM裝置之阻抗的至少部分對稱的操作之CEM裝置之阻抗分佈之圖形表示。例如，實施例300可藉由限制允許流過CEM裝置的電流來實施。在實施例中，回應於藉由例如電路元件（諸如電阻式記憶體元件）及/或外部電阻式電路元件的電流限制，可操作以限制及/或約束可適用於流過CEM裝置之電子的量。因此，可抑制莫特轉變，諸如可回應於電子濃度n接近電子電洞濃度p（實質上根據表達式(1)）而發生的莫特轉變。因此，CEM裝置可在不存在莫特或類莫特轉變的阻抗分佈之區域中操作。
如第3圖所示，CEM裝置可包含關於裝置之阻抗的對稱操作。因此，回應於跨裝置之第一端子與第二端子施加正電壓，諸如VRST 或VSET ，正電流可流動。另外，回應於跨裝置之第一端子與第二端子施加負電壓，諸如-VSET 或-VRST ，負電流可流動。進一步地，在特定實施例中，CEM裝置之阻抗分佈可經調適以在不存在莫特或類莫特轉變的情況下操作。因此，例如，指示不存在莫特或類莫特轉變的阻抗分佈之區域由第2圖之電流對比電壓分佈之點216A、216B、215A及215B指示。CEM裝置可另外包含在特定操作電壓域上的單調增加阻抗分佈，在此情形中，此意謂對於增加跨第一端子與第二端子施加的電壓，跨CEM裝置施加的增加電壓引發流過CEM裝置的電流增加。舉例而言，參照第3圖，在施加電壓自-VSET 增加至-VRST ，至VRST ，以及至VSET ，流過CEM裝置的電流同樣增加。
第4圖為根據實施例400的電阻式記憶體元件之電壓對比電流分佈之圖形表示。在特定實施例中，電阻式記憶體元件可以與CEM裝置之操作不同的方式來操作。舉例而言，電阻式記憶體元件（可稱為RERAM記憶體元件）可包含例如金屬氧化物或氧化物細絲，其中在第一操作狀態下，在電阻式記憶體元件之第一端子與第二端子之間施加的特定電壓訊號可操作以允許電荷在記憶體元件內流動。在第二操作狀態下，不存在RERAM記憶體元件之金屬氧化物或氧化物細絲可抑制電荷在記憶體元件之端子之間移動。在另一實施例中，電阻式記憶體元件（諸如相變隨機存取記憶體(phase change random access memory; PCRAM)元件）可在第一材料相（諸如非晶材料相）中操作，以回應於施加電壓引發記憶體元件之端子之間的相對有限的電流流動。在PCRAM元件之第二材料相（諸如結晶材料相）中，相對較大的電流可在電阻式記憶體元件之端子之間流動。
在電阻式記憶體元件之另一實施例中，諸如導電橋接隨機存取記憶體（可稱為CBRAM），記憶體元件之第一電阻狀態可回應於金屬細絲的形成而發生。CBRAM之第二電阻狀態可回應於不存在金屬細絲的形成而發生。在電阻式記憶體元件之另一實施例中，諸如奈米管隨機存取記憶體（可稱為奈米管RAM或NRAM），碳奈米管之移動以形成導電路徑可引發記憶體元件之第一電阻狀態，此第一電阻狀態可包含相對導電狀態。奈米RAM或NRAM之第二電阻狀態可藉由碳奈米管之移動來引發，以便限制導電路徑之形成，可引發記憶體元件之第二電阻狀態，諸如相對絕緣狀態。在另一實施例中，電阻式記憶體元件可對應於自旋轉移矩磁性隨機存取記憶體(spin-transfer torque magnetic random access memory; STT-MRAM)，此自旋轉移矩磁性隨機存取記憶體利用穿隧磁電阻效應來自記憶體元件讀取及利用自旋轉移矩(spin-transfer torque; STT)效應來向記憶體元件寫入。應注意，所請求標的意欲涵蓋所有類型的電阻式記憶體元件，此等電阻式記憶體元件可以與CEM裝置之操作不同的方式操作，其中可將邏輯狀態編碼為電阻位準，或一系列電阻位準，此電阻位準可跨記憶體元件之端子來感測。
如第4圖所示，電阻式記憶體元件可包含不同電阻，諸如ROFF 及RON ，例如此可對應於電阻式隨機存取記憶體（RERAM或RRAM）之高電阻率（ROFF ）及低電阻率（RON ）。在實施例中，包含根據第4圖的電壓對比電流分佈的電阻式記憶體元件可對應於各種電阻式記憶體元件。
在第4圖之實施例中，在象限1 (Q1)處，對於高電阻狀態（例如，ROFF ）的電阻式記憶體元件，相對較小的電流可回應於施加小的正電壓而流動，諸如跨記憶體元件之第一端子與第二端子施加的VFWD 。隨著跨電阻式記憶體元件之端子施加的電壓增加，諸如增加至VRD ，此對應於可決定電阻式記憶體元件之高/低電阻狀態處的讀取電壓，可允許較大電流流過裝置。隨著跨電阻式記憶體元件施加的電壓繼續增加，諸如增加至VSET ，記憶體元件可自高電阻狀態轉變至低電阻狀態（例如，ROFF ）。因此，回應於轉變至低電阻狀態，可允許增加的電流流過電阻式記憶體元件。隨著施加電壓減小，減小的電流可流過電阻式記憶體元件。在實施例中，減小跨電阻式記憶體元件之端子施加的電壓，諸如減小至包含0.0 V之值的電壓以及至負電壓，諸如在象限3 (Q3)處的-VFWD ，電流可在相反方向上流動。隨著跨裝置之端子施加的電壓減小（例如，以包含較大負值），諸如至-VRD 及至-VSET ，電阻式記憶體元件可自低電阻(RON )狀態轉變至高電阻狀態(ROFF )。隨著跨電阻式記憶體元件之端子施加的電壓，流過記憶體元件的電流可相應減小。
因此，第4圖之電阻式記憶體元件包含雙極操作。在此情形中，電阻式記憶體元件之「雙極」操作意謂施加第一極性與第二極性的電壓，諸如正極性與負極性，例如以產生材料之不同電阻狀態。舉例而言，在第4圖之實施例中，為產生電阻式記憶體元件自高電阻狀態(ROFF )至低電阻狀態(RON )的轉變，可施加諸如VSET 之正電壓。進一步地，為電阻式記憶體元件自低電阻狀態至高電阻狀態（例如，RON 至ROFF ）的轉變，可施加諸如-VSET 之負電壓。
第5圖為根據實施例500的包含作為二極體操作且與電阻式記憶體元件串聯耦接的CEM裝置之複合裝置之阻抗分佈之圖形表示。在第5圖之阻抗分佈上表示作為第3圖之二極體操作的CEM裝置之電壓對比電流分佈之元件及第4圖之電阻式記憶體元件之電壓對比電流分佈之元件。然而，應注意，第3圖所描繪之電壓VSET 已改名為第5圖中的VSETC ，以便對應於在CEM裝置內發生「設定」操作所處的電壓。另外，應注意，第4圖之電壓VSET 已改名為第5圖中的VSETR ，以便對應於在電阻式記憶體元件內發生「設定」操作所處的電壓。進一步地，在第5圖中，VRD 對應於可決定電阻式記憶體元件之高/低電阻狀態所處的讀取電壓。因此，在一實施例中，±VSETC 、±VRD 及±VSETR 可包含以下電壓範圍：因此，如第5圖所示，包括作為二極體與電阻式記憶體元件串聯操作的CEM裝置的複合裝置可包含施加電壓在-VSETC 與VSETC （例如，-1.2 V至1.2 V）之間的高阻抗狀態。在特定實施例中，當電阻式記憶體元件在低阻抗狀態（例如，RON ）操作時，此高阻抗操作可為有利的。在此類條件下，RON 電流可受到與電阻式記憶體元件串聯的CEM裝置之高阻抗操作限制，此RON 電流可表徵為在跨電阻式記憶體單元之端子施加相對較小電壓時流動的漏電流。在第5圖中，箭頭515A及515B指示-VSETC 與VSETC 之間的漏電流減小。在+VRD 與 +VSETR 之間以及-VSETR 與-VRD 之間的電壓處，此對應於增加的電流可流過CEM裝置所處的電壓，複合裝置之電阻行為主要回應於電阻式記憶體單元之內部電阻。
第6A圖為根據實施例600的複合裝置（諸如第6B圖之複合裝置）之關於阻抗的操作包絡之圖形表示。在第6B圖之實施例中，複合裝置包含與電阻式記憶體元件620串聯耦接的CEM裝置610，此CEM裝置可由例如第6A圖之阻抗分佈表徵。如第6A圖所示且如先前參照第5圖所描述，複合裝置可包含在-1.2 V與1.2 V之間的施加電壓下的顯著減小的漏電流。在特定實施例中，約-1.2 V與1.2 V之電壓對應於CEM裝置610的接通電壓，在此情形中，此係指可發生電流之強傳導所處的電壓。然而，如先前所論及，鑒於與CEM裝置610串聯的電阻式記憶體元件所引入的電阻，電流可保持在低於可發生莫特轉變（例如，自高阻抗至低阻抗的轉變）所處的閾值。在其他實施例中，可設計CEM裝置610，諸如經由選擇性摻雜，例如以便抑制莫特轉變。
因此，在第6A圖之實施例中，在象限1 (Q1)處，對於在高電阻狀態（例如，ROFF ）操作的複合裝置，相對較小電流可回應於施加諸如小於例如1.2 V的電壓之小的正電壓而流動。隨著跨複合裝置施加的電壓增加，諸如增加至1.5 V，此對應於可決定複合裝置之電阻式記憶體元件之高/低電阻狀態所處的電壓（讀取電壓），可允許較大電流流動。隨著跨複合裝置施加的電壓繼續增加，諸如增加至3.0 V，例如，記憶體元件可自高電阻狀態（例如，ROFF ）轉變至低電阻狀態（例如，RON ）。因此，可允許相對較大電流流過電阻式記憶體元件。隨著施加電壓減小，相應減小的電流可流過複合裝置。在實施例中，減小跨電阻式記憶體元件之端子施加的電壓，諸如減小至0.0 V之電壓以及至負電壓，諸如在象限3 (Q3)處的-1.2 V，電流可在相反方向上流動。隨著跨複合裝置的電壓進一步減小，諸如減小至-2.5 V至-3.0 V，複合裝置可自低阻抗(RON )狀態轉變至高阻抗狀態(ROFF )。隨著施加至電阻式記憶體元件之端子的電壓增加，以便返回至0.0 V，流過複合裝置的電流可相應減小。
第7A圖為圖示根據實施例700的諸如第6B圖所圖示之彼等的複合裝置之佈置之示意圖。應注意，複合裝置之各種額外佈置係可能的，且所請求標的並不受限於複合裝置之任何特定佈置。在第7A圖中，以交叉點陣列佈置複合裝置，其中共用頂部電極CT1 在CEM裝置t1 b1 與CEM裝置t1 b2 之間共用，且共用頂部電極CT2 在CEM裝置t2 b1 與CEM裝置t2 b2 之間共用。將電阻式記憶體元件620A、620B、620C及620D與CEM裝置t1 b1 、t1 b2 、t2 b1 及t2 b2 （分別）串聯佈置。在第7A圖中，共用底部電極CB1 在CEM裝置t1 b1 與CEM裝置t2 b1 之間共用，且共用底部電極CB2 在CEM裝置t1 b2 與CEM裝置t2 b2 之間共用。因此，共用頂部電極CT1 及CT2 可與共用底部電極CB1 及CB2 組合操作以自CEM裝置t1 b1 、t1 b2 、t2 b1 及t2 b2 之記憶體元件讀取及向此等記憶體元件寫入。第7A圖之交叉點記憶體佈置可允許電路例如選擇個別CEM裝置，同時取消選擇剩餘CEM裝置。然而，共用頂部電極CT1 及CT2 與共用底部電極b1 及b2 可執行不同功能，且所請求標的在此方面不受限制。
因此，在一個實例中，施加到共用頂部電極CT1 的3.0 V訊號及施加到共用底部電極CB1 的0.0 V訊號可引發跨CEM裝置t1 b1 的電壓足以將CEM裝置置於低阻抗狀態。因此，電阻式記憶體元件620A可經歷「設定」操作以將電阻式記憶體元件置於RON 狀態中。然而，CEM裝置t1 b2 、CEM裝置t2 b1 及CEM裝置t2 b2 可仍為取消選擇的，從而保持記憶體元件620B、620C及620D之RON /ROFF 狀態。
第7B圖為圖示根據實施例750的諸如第7A圖所圖示之複合裝置的堆疊複合裝置之佈置之示意圖。在第7B圖之實施例中，在兩個金屬層（諸如底部金屬層與金屬層1）之間以交叉點陣列佈置電阻式記憶體元件620A、620B、620C及620D。以與關於第7A圖描述的類似方式，金屬層1之CTL1,T1 及CTL1,T2 可與底部金屬層之共用底部電極CBL1,T1 及CBL1,T2 組合操作以自記憶體元件620A、620B、620C及620D之一者讀取及向記憶體元件620A、620B、620C及620D之一者寫入，同時取消選擇剩餘記憶體元件。同樣地，金屬層2之共用頂部電極CTL2,T1 及CTL2,T2 可與金屬層1之共用頂部電極CTL1,T1 及CTL1,T2 組合操作以自記憶體元件621A、621B、621C及621D之記憶體一者讀取及向記憶體元件621A、621B、621C及621D之記憶體一者寫入，同時取消選擇剩餘記憶體元件。
應注意，第7B圖之堆疊複合裝置之佈置可經延伸以包括許多額外金屬層，諸如金屬層3、金屬層4等等，直到晶圓製造製程技術可支持的金屬層數目為止。在一個實施例中，例如，第7B圖之交叉點記憶體佈置可在「Z」維度上延伸以包括底部金屬層及安置在底部金屬層上方的64個金屬層。另外，第7B圖之堆疊複合裝置之佈置可在「X」及「Y」維度上延伸以在X-Y面上包括額外的電阻式記憶體元件及CEM裝置。在一個實施例中，例如，根據第7B圖之交叉點記憶體陣列佈置包含64個金屬層且具有數百萬、數十億或任何更大數量的與CEM裝置串聯耦接的電阻式記憶體元件。應注意，所請求標的意欲實際上涵蓋電阻式記憶體元件之任何二維或三維佈局。
第8圖為根據實施例800的在晶圓製造製程之後段製程處於CEM裝置上或CEM裝置上方實施的電阻式記憶體元件之圖式。儘管第8圖僅圖示CEM裝置及電阻式記憶體元件之單一佈置，但所請求標的意欲涵蓋CEM裝置及電阻式記憶體元件之各種佈置。另外，儘管第8圖之實施例圖示安置在CEM裝置上的電阻式記憶體元件，但所請求標的在此方面不受限制。在其他實施例中，可例如在電阻式記憶體元件上或上方安置CEM裝置。
在第8圖之實施例中，可將CEM裝置製造或形成為與金屬層直接連接，諸如金屬層t1 及金屬層b1 ，金屬層t1 可操作為參照第7A圖所描述之字線，金屬層b1 可操作為亦參照第7A圖所描述之位元線。導電通孔820可接觸金屬層t1 ，且可在導電通孔820與電阻式記憶體材料840之電極830之間提供電氣連接。電阻式記憶體材料840可接觸CEM裝置850，此可操作為二極體，如本文先前所描述。CEM裝置850可接觸導電通孔860，此可在CEM裝置850與金屬層b1 之間提供電氣連接。
第9圖為根據實施例900的使用CEM裝置操作記憶體裝置之方法之流程圖。示例性實施方式（諸如第9圖所描述）及本文所描述之任何其他圖式可包括除了所圖示及所描述的彼等之外的方塊、更少的方塊或以與可識別的不同次序出現的方塊，或上述之任何組合。方法可從方塊910處開始，此方塊可包含將電壓訊號施加到與電阻式記憶體元件串聯耦接的CEM裝置。在特定實施例中，電阻式記憶體元件可包含利用氧化物層的記憶體元件，其中施加電壓訊號操作以抑制電荷跨記憶體元件移動或操作以允許電荷跨記憶體元件移動。在另一實施例中，電阻式記憶體元件可對應於自旋轉移矩磁性隨機存取記憶體(spin-transfer torque magnetic random access memory; STT-MRAM)，此自旋轉移矩磁性隨機存取記憶體利用穿隧磁電阻效應來自記憶體元件讀取及利用自旋轉移矩(spin-transfer torque; STT)效應來向記憶體元件寫入。在另一實施例中，電阻式記憶體元件可對應於奈米RAM記憶體元件，其中記憶體狀態可至少部分地基於碳奈米管之位置。
圖9之方法可在方塊920處繼續，此方塊可包含限制電流流過CEM裝置以維持CEM裝置沿不存在莫特或類莫特轉變的阻抗分佈之區域的操作。舉例而言，對於在低阻抗狀態下操作的CEM裝置，回應於藉由例如外部電路元件（諸如電阻式記憶體元件）的電流限制，可操作以限制及/或約束可適用於流過CEM裝置之電子的濃度。
第10圖為根據實施例1000的使用CEM裝置操作記憶體裝置之方法之流程圖。示例性實施方式（諸如第10圖所描述）及本文所描述之任何其他圖式可包括除了所圖示及所描述的彼等之外的方塊、更少的方塊或以與可識別的不同次序出現的方塊，或上述之任何組合。方法可從方塊1010處開始，此方塊可包含形成具有第一端子及第二端子的一或更多個電阻式記憶體元件。在特定實施例中，電阻式記憶體元件可包含利用氧化物層的記憶體元件，其中施加電壓訊號操作以抑制電荷跨記憶體元件移動或操作以允許電荷跨記憶體元件移動。在另一實施例中，電阻式記憶體元件可對應於自旋轉移矩磁性隨機存取記憶體(spin-transfer torque magnetic random access memory; STT-MRAM)，此自旋轉移矩磁性隨機存取記憶體利用穿隧磁電阻效應來自記憶體元件讀取及利用自旋轉移矩(spin-transfer torque; STT)效應來向記憶體元件寫入。在另一實施例中，電阻式記憶體元件可對應於奈米RAM記憶體元件，其中記憶體狀態可至少部分地基於碳奈米管之位置。
第10圖之方法可在方塊1020處繼續，此方塊可包含形成待與一或更多個電阻式記憶體元件之至少一者串聯耦接的CEM裝置，此CEM裝置操作以在一或更多個電阻式記憶體元件之至少一者的讀取操作或寫入操作期間在不存在莫特或類莫特轉變的阻抗分佈之區域中執行讀取操作或寫入操作。
在前文描述中，在使用之特定情形中，諸如正在論述有形部件（及/或類似地，有形材料）的情況，在「上」與「上方」之間存在區別。作為實例，物質在基板「上」的沉積係指在不存在中間物的情況下涉及直接實體且有形接觸的沉積，此中間物諸如在此後者實例中介於所沉積物質與基板之間的中間物質（例如，在介入製程操作期間形成的中間物質）；然而，沉積在基板「上方」，同時被理解為可能包括沉積在基板「上」（因為「在……上」亦可精確描述為「在……上方」），應理解為包括一或更多個中間物的情況，諸如一或更多種中間物質，存在於所沉積物質與基板之間，使得所沉積物質不一定與基板直接實體且有形接觸。
在使用之適當特定情形中，在「下」與「下方」之間做出類似區別，諸如在論述有形材料及/或有形部件的情況中。儘管在使用之此特定情形中「下」意欲必須意謂實體且有形接觸（類似於剛才描述之「上」），「下方」可能包括存在直接實體且有形接觸的情況，但不一定意謂直接實體且有形接觸，諸如若存在一或更多個中間物，諸如一或更多種中間物質。因此，「上」被理解為意謂「直接上方」，且「下」被理解為意謂「直接下方」。
同樣地，應瞭解，諸如「上方」及「下方」之術語以與前文論及之術語「向上」、「向下」、「頂部」、「底部」等類似的方式來理解。此等術語可用以促進論述，但不欲必須限制所請求標的之範疇。例如，作為實例，術語「上方」並不意謂暗示所主張之範疇僅限於實施例正面朝上的情況，諸如與例如倒置的實施例相比。實例包括倒裝晶片，作為一個說明，其中例如在各種時間（例如，在製造期間）的定向可能不一定對應於最終產品的定向。因此，作為實例，若物件在特定定向上（諸如倒置）處於可適用的申請專利範圍內，作為一個實例，同樣地，後者亦意欲解讀為在另一定向上（諸如正面朝上）包括在可適用的申請專利範圍內，再次，作為實例，且反之亦然，即使可適用的申請專利範圍書面語言有可能以其他方式解讀。當然，再次，總是與專利申請說明書的情況一樣，描述及/或使用之特定情形提供關於得出合理推論的有用指導。
除非另有指示，否則在本揭示案之情形中，若用於關聯清單（諸如A、B或C），術語「或」意欲指示A、B及C，此處以包含性意義使用，以及A、B或C，此處以排他性意義使用。在此理解下，「及」用於包括性含義且意欲意謂A、B及C；而「及/或」可用於高度謹慎地清楚表明所有上述含義為有意的，但此種使用並非必需。另外，術語「一或更多個」及/或類似術語用於描述單數形式的任何特徵、結構、特性及/或類似者，「及/或」亦用於描述複數個及/或特徵、結構、特性及/或類似者的一些其他組合。此外，除非另有明確指示，否則作為一個實例，術語「第一」、「第二」、「第三」及類似者用於區別不同態樣，諸如不同部件，而非提供數值限制或暗示特定次序。同樣地，術語「基於」及/或類似術語被理解為不一定意欲傳達詳盡的因素清單，而是允許存在不一定明確描述的額外因素。
此外，對於涉及實施所請求標的及經歷關於程度的測試、量測及/或說明的情況，意欲以以下方式來理解。作為實例，在給定情況下，假設將量測物理特性的值。或者，繼續在此實例下，除非另有明確指示，至少就特性而言，若關於程度的測試、量測及/或說明的合理方式對於一般技術者相當可能發生，則至少出於實施目的，所請求標的意欲涵蓋替代的合理方式。作為實例，除非另有明確指示，若產生區域上方的量測圖及實施所請求標的係指在區域上方採用斜率量測，但存在各種合理及替代的技術來估計彼區域上方的斜率，則所請求標的意欲涵蓋彼等合理替代技術，即使合理替代技術不提供相同的值、相同的量測或相同的結果。
進一步應注意，使用「光學」或「電氣」作為簡單實例，諸如在特徵、結構、特性及/或類似者的情況下，術語「型」及/或「類」（若使用）係指特徵、結構、特性及/或類似者的至少一部分及/或與特徵、結構、特性及/或類似者相關，此係藉由以下方式實現：若次要變化足夠小，使得特徵、結構、特性及/或類似者在此類變化亦存在的情況下仍被認為是佔主導地位存在，則次要變化的存在通常不會阻止特徵、結構、特性及/或類似者具有某一「型」及/或為某一「類」（諸如例如為「光學型」或「類光學」），即使此等變化本就認為並未完全符合特徵、結構、特性及/或類似者。因此，繼續在此實例下，術語光學型及/或類光學特性必然意欲包括光學特性。同樣地，作為另一實例，術語電氣型及/或類電氣特性必然意欲包括電氣特性。應注意，本揭示案之說明書僅提供一或更多個說明性實例，且所請求標的意欲不限於一或更多個說明性實例；然而，再次，總是與關於專利申請說明書的情況一樣，描述及/或使用之特定情形提供關於得出合理推論的有用指導。
在前文描述中，已經描述了所請求標的之各個態樣。出於解釋之目的，闡述了作為實例的細節，諸如量、系統及/或配置。在其他情況中，忽略及/或簡化眾所周知的特徵以免模糊所請求標的。儘管本文已經圖示及/或描述了某些特徵，但熟習此項技術者將設想許多修改、取代、變化及/或等效物。因此，應理解，所附申請專利範圍意欲覆蓋落入所請求標的內的所有修改及/或變化。
100‧‧‧實施例
104‧‧‧區域
108‧‧‧點
110‧‧‧元件符號
116‧‧‧點
122‧‧‧裝置端子
126‧‧‧可變電阻器
128‧‧‧可變電容器
130‧‧‧裝置端子
150‧‧‧實施例
160‧‧‧金屬電極
170‧‧‧CEM
180‧‧‧導電覆蓋層
200‧‧‧實施例
204A‧‧‧區域
204B‧‧‧區域
205A‧‧‧區域
205B‧‧‧區域
206A‧‧‧區域
206B‧‧‧區域
215A‧‧‧點
215B‧‧‧點
216A‧‧‧點
216B‧‧‧點
300‧‧‧實施例
400‧‧‧實施例
500‧‧‧實施例
600‧‧‧實施例
610‧‧‧CEM裝置
620‧‧‧電阻式記憶體元件
620A‧‧‧電阻式記憶體元件
620B‧‧‧電阻式記憶體元件
620C‧‧‧電阻式記憶體元件
620D‧‧‧電阻式記憶體元件
621A‧‧‧記憶體元件
621B‧‧‧記憶體元件
621C‧‧‧記憶體元件
621D‧‧‧記憶體元件
700‧‧‧實施例
750‧‧‧實施例
800‧‧‧實施例
820‧‧‧導電通孔
830‧‧‧電極
840‧‧‧電阻式記憶體材料
850‧‧‧CEM裝置
860‧‧‧導電通孔
900‧‧‧實施例
910‧‧‧方塊
920‧‧‧方塊
1000‧‧‧實施例
1010‧‧‧方塊
1020‧‧‧方塊
在本說明書之結尾部分特別指出且明確主張所請求標的。然而，關於組織及/或操作方法兩者，連同其目標、特徵及/或優點一起，可在結合隨附圖式閱讀的情況下藉由參考以下詳細描述最佳地理解，在此等圖式中：
第1A圖為根據實施例的由CEM形成的裝置之阻抗分佈之圖形表示；
第1B圖為CEM裝置之實施例之圖解及CEM裝置之等效電路之示意圖；
第2圖為圖示根據實施例的由CEM形成的裝置之電壓對比電流分佈之額外細節的圖形表示；
第3圖為根據實施例的作為二極體操作且包含關於CEM裝置之阻抗的至少部分對稱的操作之CEM裝置之阻抗分佈之圖形表示；
第4圖為根據實施例的電阻式記憶體元件之電壓對比電流分佈之圖形表示；
第5圖為根據實施例的包含作為二極體操作且與電阻式記憶體元件串聯耦接的CEM裝置之複合裝置之阻抗分佈之圖形表示；
第6A圖為根據實施例的複合裝置之關於電壓對比電流的操作包絡之圖形表示；
第6B圖為包含與電阻式記憶體元件串聯耦接的CEM裝置之複合裝置之示意圖；
第7A圖為圖示根據實施例的諸如第6B圖所圖示之彼等的複合裝置之佈置之示意圖；
第7B圖為圖示根據實施例的諸如第7A圖所圖示之複合裝置的堆疊複合裝置之佈置之示意圖；
第8圖為根據實施例的在晶圓製造製程之後段製程處於CEM裝置上或CEM裝置上方實施的電阻式記憶體元件之圖式；以及
第9圖至第10圖為根據實施例的使用CEM操作記憶體裝置之方法之流程圖。
在以下詳細描述中參考構成本說明書之一部分的隨附圖式，其中相同元件符號在整個說明書中可指示相同部分，此等部分係對應及/或類似的。應理解，諸圖不一定按比例繪製，諸如出於說明之簡明性及/或清晰性目的。例如，一些態樣之尺寸可相對於其他態樣加以誇示。進一步地，應理解，可使用其他實施例。此外，可在不脫離所請求標的的情況下做出結構及/或其他改變。貫穿本說明書對「所請求標的」的引用係指意欲由一或更多個請求項或其任何部分所涵蓋的標的，並且不一定意欲指示完整的請求項集合、請求項集合之特定組合（例如，方法請求項、設備請求項等）或特定請求項。亦應注意，可使用例如方向及/或參考（諸如上、下、頂部、底部等）來促進圖式之論述，並且不意欲限制所請求標的之應用。因此，以下詳細描述不應視為限制所請求標的及/或等效物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (21)

  1. 一種裝置，包含： 一電阻式記憶體元件，具有一第一端子及一第二端子；以及 一相關電子材料(CEM)裝置，與該電阻式記憶體元件串聯耦接，該CEM裝置在讀取操作或寫入操作期間於一共用頂部電極與一共用底部電極之間與該電阻式記憶體元件耦接，且其中該CEM裝置經配置以在不存在一莫特或類莫特轉變的一阻抗分佈之一區域中操作。
  2. 如請求項1所述之裝置，其中該阻抗分佈之該區域包含在一特定操作電壓域上的一單調增加的阻抗分佈。
  3. 如請求項1所述之裝置，其中該電阻式記憶體元件包含一雙極電阻式記憶體元件，且其中該CEM裝置經形成以在該雙極電阻式記憶體元件之讀取或寫入操作期間在該共用頂部電極與該共用底部電極之間耦接該電阻式記憶體元件。
  4. 如請求項3所述之裝置，其中該CEM裝置經形成以具有關於回應於跨該裝置的一電壓流過該裝置的電流的至少部分對稱的二極體操作。
  5. 如請求項1所述之裝置，其中該CEM裝置經形成以具有小於一電壓的一設定電壓，該電壓引發該電阻式記憶體元件之一設定操作。
  6. 如請求項5所述之裝置，其中該電阻式記憶體元件包含大於該CEM裝置之該設定電壓的一讀取電壓。
  7. 如請求項5所述之裝置，其中該CEM裝置包含等於約1.3至約1.8 V之一設定電壓，且其中該電阻式記憶體元件包含至少約2.0 V之一設定電壓。
  8. 如請求項5所述之裝置，其中該CEM裝置包含等於約-1.3至約-1.8 V的一設定電壓，且其中該電阻式記憶體元件包含小於約-2.0 V之一重設電壓。
  9. 如請求項1所述之裝置，其中在一第一金屬層與一第二金屬層之間安置該電阻式記憶體元件及該CEM裝置。
  10. 如請求項9所述之裝置，其中在一晶圓製造製程之一後段製程處形成該第一金屬層及該第二金屬層。
  11. 如請求項9所述之裝置，其中以一交叉點記憶體佈置在該第一金屬層與該第二金屬層之間安置該電阻式記憶體元件及該CEM裝置。
  12. 如請求項11所述之裝置，其中該交叉點記憶體佈置包含該第一金屬層及該第二金屬層上方的至少一個額外層，該至少一個額外層包含一額外交叉點記憶體佈置。
  13. 如請求項1所述之裝置，其中該CEM包含一原子濃度的一摻雜劑，該摻雜劑限制足以引發該莫特或類莫特轉變的可用載子的一數量。
  14. 一種方法，包含以下步驟： 將一電壓訊號施加到與一電阻式記憶體元件之一第一端子及一第二端子串聯的一相關電子材料(CEM)；以及 限制電流流過該CEM裝置，以當該CEM裝置正在操作以寫入該電阻式記憶體元件及當該CEM裝置正在操作以自該電阻式記憶體元件讀取時在不存在一莫特或類莫特轉變的一阻抗分佈之一區域中引發該CEM裝置之操作。
  15. 如請求項14所述之方法，其中藉由該電阻式記憶體元件執行限制電流流過該CEM裝置之步驟。
  16. 如請求項14所述之方法，其中限制電流流過該CEM裝置之步驟包含以下步驟：限制雙向電流沿不存在該莫特或類莫特轉變的該阻抗分佈之該區域流動。
  17. 一種方法，包含以下步驟： 形成具有第一端子及第二端子的一或更多個電阻式記憶體元件；以及 形成待與該一或更多個電阻式記憶體元件之至少一者串聯耦接的一相關電子材料(CEM)裝置，該CEM裝置操作以在該一或更多個電阻式記憶體元件之該至少一者的讀取操作或寫入操作期間在不存在一莫特或類莫特轉變的一阻抗分佈之一區域中執行該等讀取操作或該等寫入操作。
  18. 如請求項17所述之方法，進一步包含以下步驟：以一原子濃度摻雜該CEM裝置，該摻雜限制足以引發該莫特或類莫特轉變的可用載子的一數量。
  19. 如請求項17所述之方法，其中形成具有第一端子及第二端子的一或更多個電阻式記憶體元件之步驟發生在一晶圓製造製程之一後段製程處。
  20. 如請求項17所述之方法，其中形成該CEM裝置之步驟發生在一晶圓製造製程之一後段製程處。
  21. 如請求項17所述之方法，其中在一晶圓之兩個金屬層之間安置該一或更多個電阻式記憶體元件及該CEM裝置。
TW107118436A 2017-05-31 2018-05-30 使用相關電子材料(cem)來形成和操作記憶體裝置 TW201904102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/610,288 2017-05-31
US15/610,288 US10340453B2 (en) 2017-05-31 2017-05-31 Forming and operating memory devices that utilize correlated electron material (CEM)

Publications (1)

Publication Number Publication Date
TW201904102A true TW201904102A (zh) 2019-01-16

Family

ID=62567687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118436A TW201904102A (zh) 2017-05-31 2018-05-30 使用相關電子材料(cem)來形成和操作記憶體裝置

Country Status (5)

Country Link
US (2) US10340453B2 (zh)
KR (1) KR102490734B1 (zh)
CN (1) CN110709935A (zh)
TW (1) TW201904102A (zh)
WO (1) WO2018220356A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
EP2082426B1 (en) * 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100885184B1 (ko) * 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
KR101772020B1 (ko) * 2011-05-30 2017-08-29 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
EP3373352A1 (en) 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) * 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US9734895B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Also Published As

Publication number Publication date
US10340453B2 (en) 2019-07-02
KR20200013242A (ko) 2020-02-06
US10700280B2 (en) 2020-06-30
US20190334086A1 (en) 2019-10-31
KR102490734B1 (ko) 2023-01-25
CN110709935A (zh) 2020-01-17
US20180351098A1 (en) 2018-12-06
WO2018220356A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI723136B (zh) 用於相關電子材料的阻障層
TWI722259B (zh) 由相關電子材料形成的開關裝置
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
EP3408875A1 (en) Fabrication of correlated electron material devices
US20170237001A1 (en) Fabrication of correlated electron material devices comprising nitrogen
TW201813111A (zh) 關聯電子材料切換裝置
TW201824597A (zh) 關聯電子材料中之摻雜劑濃度控制
TW201810752A (zh) 經由暴露至紫外線能量之關聯電子材料膜之製造
TW201904102A (zh) 使用相關電子材料(cem)來形成和操作記憶體裝置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
TW201946307A (zh) 關聯電子材料元件之製造
TW202115938A (zh) 用於相關電子元件的摻雜物活化退火