KR102490734B1 - 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작 - Google Patents

상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작 Download PDF

Info

Publication number
KR102490734B1
KR102490734B1 KR1020197038146A KR20197038146A KR102490734B1 KR 102490734 B1 KR102490734 B1 KR 102490734B1 KR 1020197038146 A KR1020197038146 A KR 1020197038146A KR 20197038146 A KR20197038146 A KR 20197038146A KR 102490734 B1 KR102490734 B1 KR 102490734B1
Authority
KR
South Korea
Prior art keywords
cem
memory element
resistive memory
cem device
voltage
Prior art date
Application number
KR1020197038146A
Other languages
English (en)
Other versions
KR20200013242A (ko
Inventor
글렌 아놀드 로젠달
루시안 시프렌
Original Assignee
서프 랩스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서프 랩스 인코퍼레이티드 filed Critical 서프 랩스 인코퍼레이티드
Publication of KR20200013242A publication Critical patent/KR20200013242A/ko
Application granted granted Critical
Publication of KR102490734B1 publication Critical patent/KR102490734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H01L27/2409—
    • H01L27/2463—
    • H01L45/10—
    • H01L45/122—
    • H01L45/1253—
    • H01L45/147—
    • H01L45/1633—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 일반적으로, 예를 들어, 저항성 메모리 요소로부터 판독하거나 저항성 메모리 요소에 기록하기 위해 사용되는 상관 전자 재료(CEM) 장치의 제조에 관한 것이다. 실시예에서, CEM 장치를 통한 전류 흐름을 제한함으로써, CEM 장치는 CEM 장치의 대칭 다이오드-유사 동작을 야기하는 방식으로 모트 및/또는 모트-유사 전이없이 동작할 수 있다.

Description

상관 전자 재료(ＣＥＭ)를 이용하는 메모리 장치의 형성 및 동작
본 기술은 일반적으로 상관 전자 재료(CEM: correlated electron material)로 형성된 장치에 관한 것이며, 보다 구체적으로는 CEM 장치에 연결된 메모리 장치를 형성하고 동작시키는 방법에 관한 것일 수 있다.
예를 들어, 전자 스위칭 장치와 같은 집적 회로 장치는 광범위한 전자 장치 유형에서 발견될 수 있다. 예를 들어, 메모리 및/또는 논리 장치는 컴퓨터, 디지털 카메라, 스마트 폰, 태블릿 장치 및 휴대 정보 단말 등에 사용하기에 적합한 전자 스위치를 포함할 수 있다. 전자 스위칭 장치가 특정 응용에 적합한지 여부를 고려할 때 설계자가 관심을 가질 수 있는, 전자 스위칭 장치와 관련된 요소는, 예를 들어, 물리적 크기, 저장 밀도, 동작 전압, 임피던스 범위 및/또는 전력 소비를 포함할 수 있다. 설계자가 관심을 가질 수 있는 다른 요소는, 예를 들어, 제조 비용, 제조 용이성, 확장성 및/또는 신뢰성을 포함할 수 있다. 더욱이, 저전력 및/또는 고속 특성을 나타내는 메모리 및/또는 논리 장치에 대한 요구가 계속 증가하고 있는 것으로 보인다. 저전력 및/또는 고속 장치에 대한 요구는 다수의 장치 유형을 수반할 수 있으며, 예를 들어, 웨이퍼 제조 공정의 FEOL(front end of line) 또는 BEOL(back end of line)에서 제조된 장치를 포함할 수 있는 다수의 장치 유형을 포함할 수 있다.
청구된 주제는 본 명세서의 결론 부분에서 구체적으로 지적되고 명백하게 청구된다. 그러나, 구성 및/또는 동작 방법 모두, 그 목적, 특징 및/또는 장점과 함께, 첨부 도면과 함께 읽으면 다음의 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
도 1a는 일 실시예에 따른 CEM으로 형성된 장치의 임피던스 프로파일의 그래픽 표현이다.
도 1b는 CEM 장치의 일 실시예의 도면 및 CEM 장치의 등가 회로의 개략도이다.
도 2는 일 실시예에 따른 CEM으로부터 형성된 장치의 전압 대 전류 프로파일의 추가 세부사항을 도시하는 그래픽 표현이다.
도 3은 일 실시예에 따른, 다이오드로서 동작하고 CEM 장치의 임피던스에 대해 적어도 부분적으로 대칭적인 동작을 포함하는 CEM 장치의 임피던스 프로파일의 그래픽 표현이다.
도 4는 일 실시예에 따른 저항성 메모리 요소의 전압 대 전류 프로파일의 그래픽 표현이다.
도 5는 일 실시예에 따른 저항성 메모리 요소와 직렬로 연결된 다이오드로서 동작하는 CEM 장치를 포함하는 복합 장치의 임피던스 프로파일의 그래픽 표현이다.
도 6a는 일 실시예에 따른 복합 장치의 전압 대 전류에 대한 작동 포락선의 그래픽 표현이다.
도 6b는 저항성 메모리 요소와 직렬로 연결된 CEM 장치를 포함하는 복합 장치의 개략도이다.
도 7a는 일 실시예에 따른 도 6b에 도시된 것과 같은 복합 장치의 배열을 도시한 개략도이다.
도 7b는 일 실시예에 따른 도 7a에 도시된 복합 장치와 같은 적층된 복합 장치의 배열을 도시한 개략도이다.
도 8은 일 실시예에 따른 웨이퍼 제조 프로세스의 BEOL(back-end-of-line)에서 CEM 장치 상에 또는 그 위에 구현된 저항성 메모리 요소의 도면이다.
도 9 내지 도 10은 실시예에 따른 CEM을 사용하여 메모리 장치를 동작시키는 방법에 대한 흐름도이다.
이하의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부 도면에 대한 참조가 이루어지며, 여기서 동일한 참조 번호는 도면 전체에 걸쳐 대응 및/또는 유사한 유사 부분을 나타낼 수 있다. 도면은 단순성 및/또는 설명의 명확성을 위해 반드시 축척대로 도시된 것은 아님을 이해할 것이다. 예를 들어, 몇몇 양상의 치수는 다른 것보다 과장될 수 있다. 또한, 다른 실시예들이 이용될 수 있음을 이해해야 한다. 또한, 청구된 주제를 벗어나지 않는 구조적 및/또는 다른 변경이 이루어질 수 있다. 본 명세서 전반에 걸쳐 "청구된 주제"에 대한 언급은 하나 이상의 청구 범위 또는 그 일부에 의해 커버되도록 의도된 주제를 지칭하며, 반드시 완전한 청구항 세트, 특정 조합의 청구항 세트(예컨대, 방법 청구항, 장치 청구항 등), 또는 특정 청구항을 지칭하도록 의도된 것은 아니다. 또한, 예를 들어, 위, 아래, 상부, 하부 등과 같은 방향 및/또는 참조가 도면의 논의를 용이하게 하기 위해 사용될 수 있으며 청구된 주제의 적용을 제한하도록 의도되지 않았다는 것을 이해해야 한다. 그러므로, 아래의 상세한 설명은 청구된 주제 및/또는 등가물을 제한하도록 해석되지 않아야 한다.
본 명세서 전체에서 하나의 구현예, 일 구현예, 하나의 실시예, 일 실시예 등에 대한 언급은 특정 구현예 및/또는 실시예와 관련하여 설명된 특정 피처, 구조, 및/또는 특성 등이 청구된 주제의 적어도 하나의 구현예 및/또는 실시예에서 포함된다는 것을 의미한다. 따라서, 예를 들어, 본 명세서 전체의 다양한 위치에서 이러한 문구의 출현은 반드시 동일한 구현예 및/또는 실시예 또는 임의의 하나의 특정 구현예 및/또는 실시예를 지칭하도록 의도되지는 않는다. 또한, 설명된 특정 피처, 구조, 및/또는 특성 등은 하나 이상의 구현예 및/또는 실시예에서 다양한 방식으로 조합될 수 있으며, 따라서 의도된 청구 범위 내에 있는 것으로 이해되어야 한다. 일반적으로, 물론, 특허 출원의 명세서의 경우에서처럼, 이들 및 다른 이슈들은 특정 사용 상황에서 변할 가능성을 갖는다. 다시 말해서, 본 개시물 전반에 걸쳐, 설명 및/또는 사용의 특정 상황은 합리적인 추론에 관한 유용한 지침을 제공한다; 그러나, 마찬가지로, 일반적으로 "이러한 맥락에서"는 다른 단서가 없다면 본 개시물의 맥락을 지칭한다.
본 개시물은 CEM 장치 및/또는 다른 회로 요소를 준비, 제조 및/또는 동작시키기 위한 방법 및/또는 프로세스를 설명하며, 이것은, 예를 들어, 저항성 메모리 요소와 직렬 배열된 CEM을 포함하는 메모리 요소를 형성하기 위해 사용될 수 있다. 또한, CEM 장치를 포함하는 구성 메모리 시스템에 이용될 수 있는 CEM은, 예를 들어, 메모리 액세스 장치, 메모리 컨트롤러, 메모리 어레이, 필터 회로, 데이터 변환기, 광학 기기, 위상 동기 루프 회로, 마이크로파 및 밀리미터 파 구성요소 등과 같은 광범위한 다른 전자 회로 유형을 포함할 수 있으나, 청구된 주제는 이러한 관점에서 범위가 제한되지 않는다. 이러한 맥락에서, 예를 들어, CEM 장치는, 예를 들어, 상 변화 메모리 장치에서 또는 다른 예로 상 변화 메모리(PCM) 장치 내의 필라멘트 형성에서의 결정질 상태에서 비정질 상태로의 변화에 응답하는 것과 같은, 고체 상태 구조적 상 변화가 아니라, 전자 상관에 의해 야기될 수 있는 실질적으로 빠른 도체-절연체 전이(transition)를 나타낼 수 있다. CEM 장치에서 실질적으로 빠른 전도체-절연체 전이는, 예를 들어, 상 변화 메모리 장치에서 용융/고화 또는 필라멘트 형성과 달리 양자역학적 현상에 반응할 수 있다. 예를 들어, CEM 장치에서, 상대적 전도성 상태와 상대적 절연 상태 간의 및/또는 제 1 임피던스 상태와 제 2 임피던스 상태 간의 이러한 양자역학적 전이는 여러 양상 중 어느 하나에서 이해될 수 있다. 본 명세서에서 사용되는 용어 "상대적 전도성 상태", "상대적 저 임피던스 상태" 및/또는 "금속 상태"는 상호 치환 가능할 수 있고, 및/또는 때때로 "상대적 전도성/저 임피던스 상태"로 지칭될 수 있다. 이와 유사하게, "상대적 절연 상태"및 "상대적 고 임피던스 상태"라는 용어는 본 명세서에서 상호 치환 가능하게 사용될 수 있고, 및/또는 상대적으로 "절연/고 임피던스 상태"라고 지칭될 수 있다.
상대적 절연성/고 임피던스 상태와 상대적 전도성/저 임피던스 상태 사이에서 상관 전자 물질의 양자역학적 전이(이 때, 상대적 전도성/저 임피던스 상태는 절연성/고 임피던스 상태와 실질적으로 유사하지 않음)는 모트 전이(Mott transition)를 고려하여 이해될 수 있다. 모트 전이에 따르면, 재료는 상대적 절연성/고 임피던스 상태에서 상대적 전도성/저 임피던스 상태로 전이(예를 들어, 턴-온)될 수 있다. 모트 기준은
Figure 112019133428959-pct00001
으로 정의될 수 있으며, 여기서 nc는 전자의 농도를 나타내고, "a"는 보어 반경을 나타낸다. 모트 기준이 충족되도록 임계 캐리어 농도가 달성되면, 모트 전이가 발생하는 것으로 여겨진다. 따라서, 이러한 맥락에서, "모트 전이"는 CEM의 상태를 상대적 고 저항/고 커패시턴스 상태(예를 들어, 절연성/고 임피던스 상태)에서 고 저항/고 커패시턴스 상태와 실질적으로 다른 상대적 저 저항/저 커패시턴스 상태(예를 들어, 전도성 /저 임피던스 상태)로의 전이를 포함한다. 마찬가지로, 이러한 맥락에서, "모트-유사(Mott-like) 전이"는 상대적 저 저항/저 커패시턴스 상태(예를 들어, 전도성/저 임피던스 상태)에서 상대적 고 저항/고 커패시턴스 상태(예컨대, 절연성/고 임피던스 상태)로 변하는 CEM 상태의 전이를 포함할 수 있다. 따라서, 이러한 맥락에서, 본 명세서에서 언급된 바와 같이, 장치 내에서 발생하는 "모트 또는 모트-유사 전이"는 전자의 국소화의 급격한 변화를 의미하며, 이는 장치의 임피던스에 영향을 미친다. 이는, 예를 들어, 장치가 저 임피던스 또는 전도성 상태에 놓기 위한 세트 동작을 발생시키거나 장치를 상술한 바와 같이 고 임피던스 또는 절연 상태에 놓이도록 리셋 동작을 발생시키는 조건을 포함할 수 있다.
따라서, 예를 들어, 전자와 같은 캐리어가 국소화되어 캐리어 사이에 강한 쿨롱 상호작용이 일어나면 모트 전이가 발생할 수 있다. 이러한 강한 쿨롱 상호작용은 CEM의 대역을 분할하여 상대적 절연성(상대적으로 고 임피던스) 상태를 야기하는 것으로 여겨진다. 전자가 더 이상 국소화되지 않으면, 약한 쿨롱 상호작용이 지배할 수 있으며, 이는 밴드 스플리팅의 제거를 야기할 수 있고, 이는 결국 상대적 고 임피던스 상태와 실질적으로 상이한 금속(전도성) 대역(상대적으로 낮은 임피던스 상태)을 야기할 수 있다.
또한, 일 실시예에서, 상대적 절연성/고 임피던스 상태에서 실질적으로 유사하지 않은 상대적 전도성/저 임피던스 상태로의 전이는 저항 변화에 더하여 커패시턴스의 변화를 야기할 수 있다. 예를 들어, CEM 장치는 가변 커패시턴스 특성과 함께 가변 저항을 나타낼 수 있다. 다시 말해, CEM 장치의 임피던스 특성은 저항성 및 용량성 성분을 모두 포함할 수 있다. 예를 들어, 금속 상태에서, CEM 장치는 0에 접근할 수 있는 비교적 낮은 전기장을 포함할 수 있고, 따라서 실질적으로 낮은 커패시턴스를 나타낼 수 있으며, 이는 마찬가지로 0에 접근할 수 있다.
이와 유사하게, 더 높은 밀도의 결합 또는 상관 전자에 의해 야기될 수 있는 상대적 절연성/고 임피던스 상태에서, 외부 전기장은 CEM을 관통할 수 있고, 따라서 CEM은 적어도 부분적으로 CEM 내에 저장된 추가 전하를 기초로 하여 높은 커패시턴스를 포함할 수 있다. 따라서, 예를 들어, CEM 장치에서 상대적 절연성/고 임피던스 상태에서 실질적으로 유사하지 않은 상대적 전도성/저 임피던스 상태로의 전이는 적어도 특정 실시예에서 저항 및 커패시턴스 모두에서 변화를 야기할 수 있다. 이러한 전이는 추가적인 측정 가능한 현상을 야기할 수 있으며, 청구된 주제는 이에 관하여 제한되지 않는다.
일 실시예에서, CEM으로부터 형성된 장치는 CEM 기반 장치를 포함하는 CEM의 부피 대부분에서 모트 또는 모트-유사 전이에 응답하는 임피던스 상태의 스위칭을 포함할 수 있다. 일 실시예에서, CEM 장치는 "벌크 스위치"를 형성할 수 있다. 본 명세서에서 사용되는 용어 "벌크 스위치"는 모트 또는 모트-유사 전이에 응답하여 장치의 임피던스 상태를 스위칭하는 CEM 볼륨의 적어도 대부분을 지칭한다. 예를 들어, 일 실시예에서, 장치의 실질적으로 모든 CEM은 상대적 절연성/고 임피던스 상태에서 상대적 전도성/저 임피던스 상태(모트 천이)로 또는 상대적 전도성/저 임피던스 상태에서 상대적 절연성/고 임피던스 상태(모트-유사 전이)로 전환될 수 있다.
구현예에서, CEM 장치는, 예를 들어, 전이 금속, 전이 금속 화합물, 하나 이상의 전이 금속 산화물(TMO)과 같은, 원소 주기율표로부터 하나 이상의 "d-블록" 원소를 포함할 수 있다. CEM 장치는 또한 희토류 원소, 희토류 원소의 산화물, 하나 이상의 희토류 전이 금속을 포함하는 산화물, 페로브스카이트(perovskite), 이트륨, 및/또는 이테르븀을 포함하는 원소 주기율표의 하나 이상의 "f-블록" 또는 예컨대, 원소 주기율표의 란탄족 또는 악티나이드 계열의 금속을 포함하는 임의의 다른 화합물을 이용하여 구현될 수 있으며, 청구된 주제는 이와 관련하여 범위가 제한되지 않는다. 따라서, 실시예에서, CEM 장치는 적어도 85.0%의 원자 농도를 갖는, 하나 이상의 d-블록 원소의 산화물 및/또는 하나 이상의 f-블록 원소의 산화물을 포함할 수 있고, CEM 장치의 나머지 부분은, 예컨대, 탄소 또는 질소와 같은 도펀트를 포함한다. 그러므로, 이러한 맥락에서, 본 명세서에 사용된 용어대로, d-블록 원소는 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd),은(Ag), 카드뮴(Cd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 러더포듐(Rf), 더브늄(Db), 시보기움(Sg), 보륨(Bh), 하슘(Hs), 마이트네륨(Mt), 다름 스타 튬(Ds), 뢴트게늄(Rg) 또는 코페르니슘(Cn), 또는 이들의 임의의 조합을 포함하는 원소를 의미한다. 또한, 이러한 맥락에서, 원소 주기율표의 "f-블록" 원소로 형성되거나 "f-블록" 원소를 포함하는 CEM 장치는 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀륨(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu), 악티늄(Ac), 토륨(Th), 프로탁티늄(Pa), 우라늄(U), 넵투늄(Np), 플루토늄(Pu), 아메리슘(Am), 베르켈리움(Bk), 캘리 포늄(Cf), 아인 슈타 늄(Es), 페르뮴(Fm), 멘델레븀(Md), 노벨륨(No) 또는 로렌슘(Lr), 또는 임의의 조합을 포함하는, 원소 주기율표의 f-블록으로부터의 금속 또는 금속 산화물을 포함하는 CEM 장치를 의미한다.
그러나, 특정 실시예에서, 상대적 고 저항/고 커패시턴스 상태(예를 들어, 절연성/고 임피던스 상태)에서 상대적 저 저항/저 커패시턴스(예를 들어, 전도성/저 임피던스 상태)로의 급격한 변화를 나타내는 모트 전이 또는, 예컨대, 전도성/저 임피던스 상태에서 절연성/고 임피던스 상태로의 급격한 변화를 나타내는 모트-유사 전이는 CEM 장치에서 발생이 억제될 수 있다. 예를 들어, 저 임피던스 상태에서 동작하는 CEM 장치의 경우, 예를 들어 저항성 메모리 요소와 같은 외부 회로 요소에 의한 전류 제한에 응답하여, CEM 장치를 통해 흐를 수 있는 전자의 농도를 제한 및/또는 억제하도록 동작할 수 있다. 일 실시예에서, 추가 저항(또는 다른 유형의 전류 제한 요소)은 CEM 장치를 통해 흐를 수 있는 전자의 양을 제한하기 위해 저항성 메모리 요소에 연결된 CEM 장치와 직렬로 배치될 수 있다. 다른 실시예에서, CEM 장치 내에서의 전류 제한은 도펀트 유형 및 원자 농도를 선택함으로써 달성될 수 있으며, 이는 모트 또는 모트-유사 전이를 야기하기에 충분한 가용 캐리어(예를 들어, 홀 또는 전자)의 수를 제한할 수 있다. 일 실시예에서, 이용 가능한 홀의 원자 농도의 감소는 n형 도펀트를 이용함으로써 달성될 수 있으며, 이는 n형 재료를 제공할 수 있고, 따라서 홀-유도된 모트 또는 모트-유사 전이를 억제할 수 있다. 따라서, 본 명세서에서
Figure 112019133428959-pct00002
로 앞서 정의한 모트 전이는, 예컨대, 발생이 금지될 수 있다(여기서, nc는 전자의 농도를 나타내고, "a"는 보어 반경을 나타낸다). 본 명세서에 상세하게 설명된 바와 같이, 그러한 모트 전이의 억제 또는 적어도 제한은 CEM 장치가 모트 전이 또는 모트-유사 전이가 없는 상태에서 동작할 수 있게 한다. 도 1a를 참조하여 설명한 바와 같이, "모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 영역"은 점 JOFF, JSET 및 JCOMP(도 1a)를 포함하는 전류 밀도 대 전압 프로파일의 영역에 대응한다. 모트 또는 모트-유사 전이를 억제하기 위한 추가 접근법이 이용될 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않음에 유의해야 한다.
도 1a는 실시예(100)에 따른 CEM으로부터 형성된 장치의 임피던스 프로파일의 그래픽 표현이다. CEM 장치의 단자에 인가된 전압에 적어도 부분적으로 기초하여, 예를 들어, CEM 장치는 상대적 저 임피던스 상태 또는 상대적 고 임피던스 상태에 놓일 수 있다. 예를 들어, 전압(VSET) 및 전류 밀도(JSET)의 인가는 CEM 장치를 상대적 저 임피던스 메모리 상태로 전이시킬 수 있다. 이러한 맥락에서, VSET는 "턴온(turn-on)" 전압에 대응하는데, 이는 CEM 장치가 고 임피던스 상태에서 저 임피던스 상태로 전이하는 전압 레벨을 의미한다. 반대로, 전압(VRESET) 및 전류 밀도(JRESET)의인가는 CEM 장치를 상대적 고 임피던스 메모리 상태로 전이시킬 수 있다. 도 1a에 도시된 바와 같이, 부재번호(110)는 VRESET과 VSET을 분리할 수 있는 전압 범위를 도시한다.
도 1a에 따르면, (예를 들어, 대역 분할 전위를 초과하는) 충분한 레벨의 전압 신호가 인가되고 상기 언급된 모트 조건이 충족되는 경우(예를 들어, 주입된 전자 홀이 스위칭 영역 내의 전자의 집단에 필적하는 집단인 경우), CEM 장치는 상대적 저 임피던스 상태에서 상대적 고 임피던스 상태로 전이할 수 있다. 이것은 도 1a의 전압 대 전류 밀도 프로파일의 포인트(108)에 대응할 수 있다. 이 포인트에서 또는 적절한 부근에서, 전자는 더 이상 차단되지 않으며 CEM 장치 내에 형성된 CEM의 금속 이온 부근에서 국지화된다. 이러한 상관 관계는 강한 전자-전자 상호작용 전위를 야기할 수 있으며, 이는 상대적 고 임피던스 재료를 형성하기 위해 대역을 분할하도록 동작할 수 있다. CEM 장치가 상대적 고 임피던스 상태를 포함하면, 전자 홀의 수송에 의해 전류가 생성될 수 있다. 특정 실시예에서, CEM 장치의 단자에 걸쳐 인가되는 임계 전위에서 전자의 임계 전류의 주입은 "세트" 동작을 수행할 수 있으며, 이는 CEM 장치를 저 임피던스 상태로 만든다. 저 임피던스 상태에서, 전자의 증가는 들어오는 전자를 차단하고 전자의 국소화를 제거할 수 있으며, 이는 대역 분할 전위를 붕괴시켜 저 임피던스 상태를 야기할 수 있다.
일 실시예에 따르면, CEM 장치 내의 전류는 외부적으로 적용된 "컴플라이언스" 조건에 의해 제어될 수 있으며, 이는 적용되는 외부 전류에 기초하여 적어도 부분적으로 결정될 수 있으며, 이는 CEM 장치를 상대적 고은 임피던스 상태로 배치하는 동작 동안 제한될 수 있다 이러한 외부적으로 적용된 컴플라이언스 전류는 일부 실시예에서, CEM 장치를 상대적 고 임피던스 상태로 만들기 위해 후속 리셋 동작을 위한 전류 밀도의 조건을 설정할 수도 있다. 도 1a의 특정 구현예에서 도시된 바와 같이, CEM 장치를 상대적 저 임피던스 상태로 위치시키기 위해 포인트(116)에서의 동작 동안 적용될 수 있는 전류 밀도 JCOMP는 CEM 장치를 후속 동작에서 고 임피던스 상태로 배치하기 위한 컴플라이언스 조건을 결정할 수 있다. 도 1a에 도시된 바와 같이, CEM 장치는 JCOMP가 외부로부터 인가되는 포인트(108)에서 전압 VRESET에서 전류 밀도 JRESET ≥ JCOMP를 적용함으로써 고 임피던스 상태에 놓일 수 있다.
특정 실시예에서, 포인트(108) 및 포인트(116)는 각각 CEM 장치에서의 모트 및 모트-유사 전이를 나타낸다. 예를 들어, 도 1a에 따르면, 포인트(108)는 도 1a의 전압 대 전류 밀도 프로파일상의 특징을 나타내며, 여기서 전류 밀도는 인가된 전압과 전류 밀도 사이의 비교적 변하지 않는 관계로부터(예를 들어, 비교적 평탄한) 적용된 전압 VRESET에서의 급격한 전류 강하로의 급격하게 전이한다. 다른 예에서, 포인트(116)는 증가된 인가 전압이 비교적 큰 전류 흐름을 야기할 수 있는 도 1a의 전압 대 전류 밀도 프로파일상의 특징을 나타낸다. 포인트(116)에서, 영역(104)에서와 같은, 고 임피던스 상태에서 낮은 임피던스 상태로 CEM 장치의 급격한 전이에 따라 전압이 감소될 수 있다.
위에서 지적한 바와 같이, 포인트(108)에서의 모트 전이에 응답하여 리셋 조건이 발생할 수 있다. 상기 지적된 바와 같이, 이러한 모트 전이는 전자의 농도(n)가 전자 홀의 농도(p)와 대략 동일하거나 적어도 그에 상응하는 CEM 장치에서의 조건을 야기할 수 있다. 이 조건은 아래와 같은 식(1)에 따라 실질적으로 모델링될 수 있다:
Figure 112019133428959-pct00003
식(1)에서, λTF는 토마스 페르미 스크리닝 길이(Thomas Fermi screening length)에 대응하고, C는 상수이다.
일 실시예에 따르면, 도 1a에 도시된 전압 대 전류 밀도 프로파일의 영역(104)에서의 전류 또는 전류 밀도는 CEM 장치의 단자에 걸쳐 인가된 전압 신호로부터 홀의 주입에 응답하여 존재할 수 있다. 여기서, 홀의 주입은 임계 전압(VMI)이 CEM 장치의 단자에 걸쳐 인가됨에 따라 전류(IMI)에서 저 임피던스 상태에서 고 임피던스 상태로의 전이에 대한 모트 전이 기준을 충족할 수 있다. 이것은 아래와 같이 식(2)에 따라 실질적으로 모델링 될 수 있다:
Figure 112019133428959-pct00004
여기서 Q(VMI)는 주입된 전하(홀 또는 전자)에 대응하며 인가된 전압의 함수이다. 모트 전이를 가능하게 하는 전자 및/또는 홀의 주입은 대역들 사이에서 그리고 임계 전압(VMI) 및 임계 전류(IMI)에 응답하여 발생할 수 있다. 식(1)에 따라 식(2)에서 IMI에 의해 주입된 홀에 의해 모트 전이를 일으키기 위해 전하 농도와 전자 농도(n)을 동일시함으로써, 토마스 페르미 스크리닝 길이(λTF)에 대한 임계 전압(VMI)의 의존성은 아래와 같은 식(3)에 따라 실질적으로 모델링될 수 있다.
Figure 112019133428959-pct00005
여기서, ACEM은 CEM 장치의 단면적이며; JRESET(VMI)은 임계 전압(VMI)에서 CEM 장치에 인가될 CEM 장치를 통한 전류 밀도를 나타낼 수 있으며, 이는 CEM 장치를 상대적 고 임피던스 상태로 만들 수 있다.
일 실시예에 따르면, 도 1a 및 다른 도면에서 특징지어진 CEM 장치는, 예를 들어, 페로브스카이트, 모트 절연체, 전하 교환 절연체 및 앤더슨 장애 절연체와 같은 임의의 전이 금속 산화물(TMO)을 포함할 수 있다. 특정 구현예에서, CEM 장치는 산화 니켈, 코발트 산화물, 산화철, 이트륨 산화물, 티타늄 이트륨 산화물, 및 페로브스카이트, 예컨대 크롬 도핑된 스트론튬 티타네이트, 란타늄 티타네이트, 및 프라세오디뮴 칼슘 망가나이트 및 프라세오디뮴 란타늄 망가나이트로부터 형성될 수 있으며, 이는 단지 몇 가지 예를 제공할 뿐이다. 특히, 불완전한 "d" 및 "f" 오비탈 쉘을 갖는 원소, 예컨대 상기 열거된 산화물을 포함하는 산화물은 CEM 장치에 사용하기에 충분한 임피던스 스위칭 특성을 포함할 수 있다. 다른 구현예는 청구된 주제를 벗어나지 않고 다른 전이 금속 화합물을 사용할 수 있다.
도 1a 및 본 명세서의 다른 도면에서 특성화된 CEM 장치는 다른 유형의 전이 금속 산화물 가변 임피던스 물질을 포함할 수 있지만, 이들은 단지 예시적인 것이며 청구된 주제를 제한하려는 것이 아님을 이해해야 한다. 산화 니켈(NiO)은 하나의 특정 TMO로서 개시되어 있다. 본 명세서에서 논의된 NiO 재료는 가변 임피던스 특성을 확립 및/또는 안정화시킬 수 있고, 및/또는 CEM 장치가 저 임피던스 상태(예를 들어,도 1a의 영역(104))에서보다 더 전도성일 수 있는 P-유형 동작을 야기할 수 있는, 카르보닐(CO)과 같은 외부 리간드로 도핑될 수 있다. 따라서, 다른 특정 예에서, 외부 리간드로 도핑된 NiO는 NiO:Lx로 표현될 수 있으며, 여기서 Lx는 리간드 원소 또는 화합물을 나타내고, x는 한 유닛의 NiO에 대한 리간드의 유닛 개수를 나타낼 수 있다. x의 값은 단순히 원자가를 균형 조정함으로써 임의의 특정 리간드 및 NiO 또는 임의의 다른 전이 금속 화합물 리간드의 임의의 특정 조합에 대해 결정될 수 있다. 카르보닐에 더하여 저 임피던스 상태에서 전도성을 가져오거나 향상시킬 수 있는 다른 도펀트 리간드는 니트로실(NO), 트리페닐포스핀(PPH3), 페난트롤린(C12H8N2), 비피리딘(C10H8N2), 에틸렌디아민(C2H4(NH2)2), 암모니아(NH3), 아세토 니트릴(CH3CN), 불화물(F), 염화물(Cl), 브롬화물(Br), 시안화물(CN), 황(S) 등을 포함할 수 있다.
이러한 맥락에서, 본 명세서에 언급된 "P-유형" 도핑된 CEM 장치는, CEM 장치가 도 1a의 영역(104)에 의해 표시된 저 임피던스 상태와 같은 저-임피던스 상태에서 작동되는 경우, 도핑되지 않은 CEM에 비해 증가된 전기 전도도를 포함하는 특정 분자 도펀트를 포함하는 제 1 유형의 CEM을 의미한다. CO 및 NH3와 같은 치환 리간드의 도입은 NiO CEM의 P-유형 성질을 향상시키기 위해 작동할 수 있다. 따라서, CEM 장치의 P-유형 동작의 속성은 적어도 특정 실시예에서, CEM 내의 P-유형 도펀트의 원자 농도를 제어함으로써 저 임피던스 상태에서 동작하는 CEM의 전기 전도도를 맞춤화 또는 커스터마이즈하는 능력을 포함할 수 있다. 특정 실시예에서, P-형 도펀트의 증가된 원자 농도는 CEM의 전기 전도도를 증가시킬 수 있지만, 청구된 주제는 이러한 관점에 제한되지 않는다.
다른 실시예에서, 도 1a에서 특징지어진 CEM 장치는. 예를 들어. 85.0 % 이상의 원자 농도를 갖는 다른 전이 금속 산화물 가변 임피던스 재료를 포함할 수 있고, CEM의 나머지 부분은, 예를 들어, 탄소 또는 질소(또는 질소 함유 또는 탄소 함유 리간드)와 같은 도펀트를 포함하며, 그러나 이들은 단지 예시적인 것이며 청구된 주제를 제한하려는 것이 아님을 이해해야 한다. 산화 니켈(NiO)은 하나의 특정 TMO로서 개시되어 있다. 본 명세서에서 논의된 NiO 물질은 가변 임피던스 특성을 안정화시킬 수 있는 외부 질소-함유 리간드로 도핑될 수 있다. 특히, 본 명세서에 개시된 NiO 가변 임피던스 물질은 암모니아(NH3), 시아노(CN-), 아지드 이온(N3 -) 에틸렌디아민(C2H8N2), 펜(1,10-페난트롤린)(C12H8N2), 2,2'비피리딘(C10,H8N2), 에틸렌디아민((C2H4(NH2)2), 피리딘(C5H5N), 아세토니트릴(CH3CN) 및 시아노설파이드, 예컨대, 티오시아네이트(NCS-)와 같은, CxHyNz 형태의 질소-함유 분자(여기서 x≥ 0, y ≥ 0, z ≥ 0, 및 여기서 적어도 x, y 또는 z는 >0의 값을 포함)를 포함한다. 본 명세서에서 개시된 NiO 가변 임피던스 물질은, 예를 들어, 산화질소(NO), 아산화 질소(N2O), 이산화질소(NO2), 또는 NO3 - 리간드를 갖는 전구체를 포함할 수 있는, 산 질화물 패밀리(NxOy, 여기서 x 및 y는 정수를 포함하고, x ≥ 0 및 y ≥ 0이고 적어도 x 또는 y는 >0 값을 포함)를 포함할 수 있다.
실시예에서, 예를 들어, 도 1a에 도시된 바와 같이, 대략 0.1 % 내지 10.0 %의 원자 농도 범위의 값에서 변할 수 있는 NiO:CO 또는 NiO:NH3의 분자 농도에 따라, VRESET 및 VSET는 VSET ≥ VRESET 인 조건에 맞게 약 0.1V ~ 10.0V 범위에서 달라질 수 있다. 예를 들어, 하나의 가능한 실시예에서, VRESET은 약 0.1V 내지 약 1.0V의 전압에서 발생할 수 있고, VRESET은 예를 들어 약 1.0V 내지 약 2.0V의 전압에서 발생할 수 있다. 그러나, NiO:CO 또는 NiO:NH3와 같은 재료의 원자 농도 및 CEM 내에 존재하는 다른 재료 뿐만 아니라 다른 공정 변동과 같은 다양한 요인에 적어도 부분적으로 기초하여 VSET 및 VRESET의 변동이 발생할 수 있음에 유의해야 하며, 청구된 주제는 이에 관하여 제한되지 않는다.
또한, 이러한 맥락에서, 본 명세서에 사용된 "전극"은 전기적 기능을 제공하도록 작동하는 재료와 같은 재료가 전극 상에 또는 전극 위에 증착 또는 배치될 수 있게 하는 표면을 포함하는 전도성 구조물을 의미한다. 예를 들어, CEM 기반 장치에서, 금속 전극은 상당한 원자 농도의 금속을 포함할 수 있고, 전도성 금속 전극과 접촉하여 CEM 기반 장치에 전류를 전도하도록 동작할 수 있다. 실시예에서, 금속 전극은 증착 프로세스를 통해 구성될 수 있고 티타늄 질화물(TiN)과 같은 티타늄 또는 티타늄 기반 재료를 포함할 수 있다. 실시예에서, 금속 전극은 백금, 구리, 알루미늄, 코발트, 니켈, 텅스텐, 텅스텐 질화물, 코발트 실리사이드, 루테늄, 루테늄 산화물, 크롬, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 은, 이리듐 또는 이리듐 산화물 또는 이들의 임의의 조합과 같은, 티타늄 이외의 하나 이상의 d-블록 또는 f-블록 원소를 포함할 수 있으며, 청구된 주제는 전도성 기판 재료의 임의의 특정 조성으로 제한되지 않는다. 그러나, 청구된 주제는 ML:Ldopant 형태의 금속 전극을 포함하도록 의도되었으며, 여기서 "M"은 d-블록 또는 f-블록 원소와 같은 금속 이온을 나타내고, "L"은 NiO 분자 내의 산소와 같은 우세한 리간드이며, Ldopant는 NiO:CO 복합체의 카르보닐(CO) 및 NiO:NH3 복합체의 NH3와 같은 도펀트 리간드를 포함하며, 이는 단지 2 가지 가능한 예를 든 것일 뿐이다.
또한 이러한 맥락에서, 본 명세서에서 사용되는 용어 "층"은 특정 층의 위 및/또는 아래에 하나 이상의 추가 층과 합쳐져 보다 큰 구조, 예를 들어 하나 이상의 CEM 장치를 포함하는 구조를 형성하는, 재료 조성물을 의미한다. 따라서, 예를 들어, 하나 이상의 CEM 장치를 포함하는 웨이퍼는 적합한 증착 프로세스를 이용하여 증착된 2 개 이상의 층을 축적 또는 집합시킴으로써 형성될 수 있다. 실시예에서, 하나 이상의 CEM 장치를 포함하는 구조는 임의의 수의 층, 예컨대, 2 개의 층, 5 개의 층, 10 개의 층, 50 개의 층, 또는 수천 이상으로 넘버링 될 수 있는 다수의 층을 포함할 수 있다. 특정 실시 양태에서, 예를 들어, 웨이퍼와 같은 층상 구조는 기판 층, CEM 층, 층상 구조의 영역을 가로 지르는 하나 이상의 전도성 트레이스를 포함하는 층, 절연 재료를 포함하는 층 및 트랜지스터, 다이오드, 스위치, 수동 회로 요소(예를 들어, 커패시터, 인덕터 등), 회로 간 또는 회로 사이의 상호연결, 및 추가적인 전기적 기능을 수행하기 위한 매우 다양한 층을 형성하는 층을 포함할 수 있으며, 청구된 주제는 이에 관하여 제한되지 않는다.
또한, 이러한 맥락에서, 기판은 웨이퍼의 제 1 층 또는 제 1 그룹의 층에 대응할 수 있다. 따라서, 예를 들어, 트랜지스터, 논리 장치, 다이오드, 센서는, 예를 들어, 웨이퍼의 기판 또는 제 1 층 상에서 또는 위에서 동작할 수 있다. 웨이퍼의 제 2 층 또는 웨이퍼의 제 2 그룹의 층에서, 신호를 라우팅하기 위한 하나 이상의 전도성 트레이스가 배치될 수 있을 뿐만 아니라, 예를 들어, 광 인터커넥트와 같은 하나 이상의 인터커넥트가 배치될 수 있다. 웨이퍼의 제 1 층(또는 웨이퍼의 제 1 그룹의 층) 상에서 또는 위에서 동작하는, CEM 장치와 같은, 특정 장치는 웨이퍼의 제 2 층(또는 웨이퍼의 제 2 그룹의 층)과 실리콘 질화물과 같은 절연 재료에 의해 물리적으로 분리 및/또는 전기적으로 절연될 수 있다. 따라서, 이러한 맥락에서, 본 명세서에서 사용되는 용어 "웨이퍼"는 제조된 웨이퍼를 포함하는 구조를 형성하는 복수의 층을 이용하는, 다수의 로직, 스위칭, 액세스, RF, 신호 수신 및/또는 신호 전송, 또는 다른 전기 및/또는 논리 기능을 수행할 수 있는, CEM 장치와 같은, 장치의 다층 집합을 의미한다.
특정 실시예에서, 증착 프로세스는, 예를 들어, 기판 위에 위치된 전도성 금속 전극 상에, 예를 들어, NiO:CO 또는 NiO:NH3의 성분을 증착시키기 위해 2 개 이상의 전구체를 이용할 수 있다. 일 실시예에서, CEM 필름은, 예를 들어, 아래 식(4a)에 따라 실질적으로 별도의 전구체 분자(AX 및 BY)를 이용하여 증착될 수 있다.
Figure 112019133428959-pct00006
여기서, 식(4a)의 "A"는 전이 금속, 전이 금속 화합물, 전이 금속 산화물 또는 이들의 임의의 조합에 해당한다. 실시예에서, 전이 금속 산화물은 니켈을 포함할 수 있지만, 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈, 팔라듐, 레늄, 루테늄, 은, 탄탈륨, 주석, 티타늄, 바나듐, 이트륨 및 아연(산소 또는 다른 유형의 리간드와 같은 음이온에 연결될 수 있음) 또는 이들의 조합과 같은, 다른 전이 금속, 전이 금속 화합물 및/또는 전이 금속 산화물을 포함할 수 있으며, 청구된 주제는 이와 관련하여 범위가 제한되지는 않는다. 특정 실시예에서, 이트륨 티타네이트(YTiO3)와 같은 하나 이상의 전이 금속 산화물을 포함하는 화합물이 또한 사용될 수 있다.
실시예에서, 식(4a)의 "X"는 아미디네이트(AMD), 디시클로펜타디에닐(Cp)2, 디에틸시클로펜타디에닐(EtCp)2, 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)((thd)2), 아세틸아세토네이트(acac), 비스(메틸시클로펜타디에닐)((CH3C5H4)2), 디메틸글록시옥시드(dmg)2, 2-아미노-펜트-2-엔-4-오나토(apo)2, dmamb=1-디메틸아미노-2-메틸-2-부탄올레이트 인(dmamb)2, dmamp=1-디메틸아미노-2-메틸-2-프로판올레이트 인(dmamp)2, 비스(펜타메틸시클로펜타디에닐)(C5(CH3)5)2 및 카르보닐(CO)4을 포함하는 유기 리간드와 같은 리간드를 포함할 수 있다. 따라서, 일부 실시예에서, 니켈계 전구체(AX)는, 예를 들어, 니켈 아미디네이트(Ni(AMD)), 니켈 디시클로펜타디에닐(Ni(Cp)2), 니켈 디에틸시클로펜타디에닐(Ni(EtCp)2), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)Ni(II)(Ni(thd)2), 니켈 아세틸아세토네이트(Ni(acac)2), 비스(메틸시클로펜타디에닐) 니켈(Ni(CH3C5H4)2, 니켈 디메틸글록시옥시드(Ni(dmg)2), 니켈 2-아미노-펜트-2-엔-4-오나토(Ni(apo)2), dmamb=1-디메틸 아미노-2-메틸-2-부탄올레이트 인 Ni(dmamb)2, dmamp=1-디메틸아미노-2-메틸-2-프로판올 인 Ni(dmamp)2, 비스(펜타메틸시클로펜타디에닐) 니켈(Ni(C5(CH3)5)2, 및 니켈카보닐(Ni(CO)4)을 포함할 수 있고, 이는 몇 가지 예를 든 것일 뿐이다. 식(4a)에서, 전구체 "BY"는 단지 몇가지 예로서 산소(O2), 오존(O3), 산화 질소(NO), 과산화수소(H2O2)와 같은 산화제를 포함할 수 있다. 본 명세서에서 추가로 기술될 다른 실시예에서, 플라즈마는 산소 라디칼을 형성하기 위해 산화제와 함께 사용될 수 있다.
그러나, 특정 실시예에서, 전구체(AX 및 BY)에 추가하여 도펀트가 CEM 장치에 이용되는 막을 형성하는데 이용될 수 있다. 추가의 도펀트 리간드는 전구체(AX)와 공류(co-flow)하여 실질적으로 아래의 식(4b)에 따라 화합물을 형성할 수 있다. 실시예에서, 예를 들어, 암모니아(NH3), 메탄(CH4), 일산화탄소(CO), 또는 다른 물질을 포함하는 도펀트가 이용될 수 있으며, 탄소 또는 질소를 포함하는 다른 리간드 또는 상기 열거된 다른 도펀트가 사용될 수 있다. 따라서, 식(4a)은 실질적으로 아래의 식(4b)에 따라 추가의 도펀트 리간드를 포함하도록 변형될 수 있다:
Figure 112019133428959-pct00007
식(4a) 및(4b)의 AX, BY, 및 NH3(또는 질소를 포함하는 다른 리간드)와 같은 전구체의 원자 농도와 같은 농도는 대략 0.1 % 내지 15.0 %의 원자 농도를 포함하는 암모니아(NH3) 또는 카보닐(CO) 형태와 같은, 질소 또는 탄소 도펀트의 최종 원자 농도를 얻도록 조정될 수 있음에 유의해야 한다. 그러나, 청구된 주제는 상기 식별된 전구체 및/또는 원자 농도로 반드시 제한되는 것은 아니다. 그 보다는, 청구된 주제는 CEM 장치의 제조에 이용되는 CEM 막 증착, 화학 기상 증착, 플라즈마 화학 기상 증착, 스퍼터 증착, 물리적 기상 증착, 열선 화학 기상 증착, 레이저 강화 화학 기상 증착, 레이저 강화 원자 층 증착, 급속 열 화학 기상 증착, 스핀 온 증착, 또는 가스 클러스터 이온 빔 증착 등에 사용되는 모든 전구체를 포함하도록 의도된다. 식(4a) 및(4b)에서, "BY"는 산소(O2), 오존(O3), 산화 질소(NO), 과산화수소(H2O2)와 같은 산화제를 포함할 수 있다. 다른 실시예에서, 플라즈마는 산소 라디칼을 형성하기 위해 산화제(BY)와 함께 사용될 수 있다. 마찬가지로, 플라즈마는 CEM의 도핑 농도를 제어하기 위해 활성화 된 종을 형성하기위한 물질을 포함하는 도핑 종과 함께 사용될 수 있다.
증착 기술을 이용하는 실시예와 같은 특정 실시예에서, 금속 전극은 특정 실시예에서, 예를 들어, 대략 20.0 ℃ 내지 1000.0 ℃ 범위의 온도, 또는 대략 20.0 ℃ 내지 500.0 ℃ 범위의 온도를 달성할 수 있는 가열 챔버 내에서 AX 및 BY와 같은 전구체 뿐만 아니라(예컨대, 암모니아 또는 니켈-아미드, 니켈-이미드, 니켈-아미네이트 또는 이들의 조합을 포함하는 금속-질소 결합을 포함하는 다른 리간드와 같은) 다른 재료를 포함하는 도펀트에 노출될 수 있다. 예를 들어, 증착 기술이 NiO:NH3를 이용하는 한 특정 실시예에서, 약 20.0 ℃ 내지 400.0 ℃ 범위의 챔버 온도 범위가 이용될 수 있다. 전구체 가스(예를 들어, AX, BY, NH3, 또는 질소를 포함하는 다른 리간드)에의 노출에 응답하여, 이러한 가스는 대략 0.5 초 내지 180.0 초의 지속 시간 동안 가열된 챔버로부터 퍼지될 수 있다. 그러나, 이들은 단지 챔버 온도 및/또는 시간의 잠재적으로 적합한 범위의 예일 뿐이며 청구된 주제는 이와 관련하여 제한되지 않는다는 점에 유의해야 한다.
특정 실시예에서, 단일 2-전구체 사이클(예를 들어, 식 4(a)를 참조하여 설명된, AX 및 BY) 또는 단일 3-전구체 사이클(예를 들어, 식 4(b)를 참조하여 설명된, AX, NH3, CH4 또는 질소, 탄소 또는 다른 도펀트 재료를 포함하는 다른 리간드, 및 BY)은 증착 기술을 이용하여 사이클 당 대략 0.6Å 내지 5.0Å 범위의 두께를 포함하는 CEM 장치 필름을 제공할 수 있다. 따라서, 일 실시예에서, 예를 들어, CEM 필름이 약 0.6Å의 두께, 800-900 사이클을 포함하는 증착 공정을 이용하여 약 500.0Å의 두께를 포함하는 CEM 장치 필름을 형성하는 것이 이용될 수 있다. 다른 실시예에서, 필름이, 예를 들어, 대략 5.0Å, 100 개의 2-전구체 사이클을 포함하는 필름 증착 공정을 이용한다. 예를 들어, 대략 1.5 nm 내지 150.0 nm의 범위의 두께와 같은 다른 두께를 갖는 CEM 장치 필름을 형성하기 위해 증착 프로세스가 이용될 수 있으며, 청구된 주제는 이에 관하여 제한되지 않는다는 것을 주목해야한다.
특정 실시예에서, 증착 기술의 하나 이상의 2-전구체 사이클(예를 들어, AX 및 BY), 또는 3-전구체 사이클(AX, NH3, CH4, 또는 질소, 탄소 또는 다른 도펀트를 포함하는 다른 리간드 및 BY)에 반응하여, CEM 장치 필름은 인시츄 어닐링(in situ annealing)을 거칠 수 있으며, 이는 필름 특성의 개선을 허용할 수 있거나 CEM 장치 필름에 카르보닐 또는 암모니아 형태와 같은 도펀트를 혼입시키는 데 사용될 수 있다. 특정 실시예에서, 챔버는 대략 20.0 ℃ 내지 1000.0 ℃의 온도로 가열될 수 있다. 그러나, 다른 실시예에서, 인시츄 어닐링은 대략 100.0 ℃ 내지 800.0 ℃ 범위의 챔버 온도를 이용하여 수행될 수 있다. 인시츄 어닐링 시간은 대략 1.0 초 내지 5.0 시간의 범위에서 지속될 수 있다. 특정 실시예에서, 어닐링 시간은, 예를 들어, 대략 0.5 분 내지 대략 180.0 분과 같은 보다 좁은 범위 내에서 변할 수 있으며, 청구된 주제는 이러한 점에서 제한되지 않는다.
특정 실시예에서, 상술한 공정에 따라 제조된 CEM 장치는 장치의 제조 직후에 장치가 상대적 저 임피던스(상대적 고 전도성)를 나타내는 "선천적(born on)" 특성을 나타낼 수 있다. 따라서, CEM 장치가 더 큰 전자 환경에 통합되면, 예를 들어, 초기 활성화에서, CEM 장치에 인가된 비교적 작은 전압은 도 1a의 영역(104)에 의해 도시된 바와 같이 CEM 장치를 통해 비교적 높은 전류 흐름을 허용할 수 있다. 예를 들어, 본 명세서에서 상술한 바와 같이, 적어도 하나의 가능한 실시예에서, VRESET은 약 0.1V 내지 약 1.0V의 전압에서 발생할 수 있고, VSET는 약 1.0V 내지 약 2.0V의 전압에서 발생할 수 있다. 따라서, 약 2.0V 이하의 범위에서 작동하는 전기 스위칭 전압은 CEM 장치의 작동을 허용할 수 있다. 실시예에서, 이러한 비교적 낮은 전압 동작은 복잡성, 비용을 감소시킬 수 있고 경쟁 메모리 및/또는 스위칭 장치 기술에 비해 다른 이점을 제공할 수 있다.
도 1b는 CEM 장치의 실시예(150) 및 CEM 장치의 등가 회로의 개략도를 도시한다. 상술한 바와 같이, 상관 전자 스위치, CEM 기반 다이오드, 또는 하나 이상의 상관 전자 재료를 이용하는 다른 유형의 장치와 같은 상관 전자 장치는 가변 저항 및 가변 용량의 특성을 포함할 수 있는 가변 또는 복합 임피던스 장치를 포함할 수 있다. 다시 말해서, 금속 전극(160), CEM(170) 및 전도성 오버레이(180)를 포함하는 장치와 같은 CEM 가변 임피던스 장치에 대한 임피던스 특성은 장치 단자(122 및 130)에 걸쳐 측정되는 경우 장치의 저항 및 커패시턴스 특성에 적어도 부분적으로 의존할 수 있다. 일 실시예에서, 가변 임피던스 장치를 위한 등가 회로는 가변 커패시터(128)와 같은 가변 커패시터와 병렬로 가변 저항기(126)와 같은 가변 저항기를 포함할 수 있다. 물론, 가변 저항기(126) 및 가변 커패시터(128)가 개별 구성 요소를 포함하는 것으로 도 1b에 도시되어 있지만, 실시예(150)의 장치와 같은 가변 임피던스 장치는 실질적으로 균질한 CEM을 포함할 수 있으며, 청구 대상은 이와 관련하여 제한되지 않는다
아래의 표 1은 실시예(150)의 장치와 같은 예시적인 가변 임피던스 장치에 대한 예시적인 진리표를 도시한다.
Figure 112019133428959-pct00008
일 실시예에서, 표 1은 실시예(150)의 장치와 같은 가변 임피던스 장치의 저항이 CEM 장치에 인가되는 전압 적어도 부분적으로 종속되는 함수로서 저 임피던스 상태, 및 실질적으로 유사하지 않은 고 임피던스 상태 사이에서 전이될 수 있음을 나타낸다. 일 실시예에서, 저 임피던스 상태에서 나타나는 임피던스는 고 임피던스 상태에서 나타나는 임피던스보다 대략 10.0 내지 100,000.0 배의 범위로 낮을 수 있다. 다른 실시예에서, 저 임피던스 상태에서 나타나는 임피던스는, 예를 들어, 고 임피던스 상태에서 나타나는 임피던스보다 대략 5.0 내지 10.0 배의 범위로 더 낮을 수 있다. 그러나, 청구된 주제는 고 임피던스 상태와 저임피던스 상태 사이의 임의의 특정 임피던스 비율로 제한되지 않음에 유의해야 한다. 표 1은 실시예(150)의 장치와 같은 가변 임피던스 장치의 커패시턴스가 예시적인 실시예에서 대략 제로(또는 매우 작은) 커패시턴스를 포함할 수 있는 저 커패시턴스 상태와, 상관 전자 스위치에 걸쳐 인가된 전압의, 적어도 부분적으로, 함수인 고 커패시턴스 상태 사이에서 전이될 수 있음을 보여준다.
도 2는 실시예(200)에 따른 상관 전자 재료로 형성된 장치의 임피던스 프로파일의 그래픽 표현이다. 실시예(200)에서, 임피던스 프로파일은 CEM 장치의 응답을 CEM 장치의 제 1 및 제 2 단자에 걸쳐 인가된 전압에 관련시킨다. 특정 실시예에서, CEM 장치는 "선천적" 특성을 포함하는데, 여기서 장치는 도 2의 영역(204A)에 도시된 바와 같이 장치의 제조 직후에 상대적 저 임피던스(상대적 고 전도성)를 나타낼 수 있다. 특정 실시예에서, CEM 장치의 선천적 특성은 제 1 사분면(Q1)에서 동작할 수 있고, 여기서 전류는 CEM 장치에 걸쳐 인가된 양의 전압에 응답하여 제 1 방향으로 흐를 수 있다. CEM 장치는 도 2의 실시예(200)와 관련하여 설명된 바와 같이 장치에 걸쳐 인가된 전압에 응답하여 CEM 장치를 통한 전류에 대해 대칭적인 방식으로 동작할 수 있다.
이러한 맥락에서, CEM 장치의 "대칭" 동작은 제 1 감지(예컨대, 포지티브)를 포함하는 전압의 인가에 응답하여 제 1 방향으로 전류 흐름을 지칭하는 양방향 전류 흐름을 허용하고, 제 2 감지(예컨대, 네거티브)를 포함하는 전압의 인가에 응답하여 제 1 방향과 반대 극성인 제 2 방향으로의 전류 흐름을 허용하는 장치로서 정의될 수 있다. 또한, 제 2 방향으로의 전류 흐름은 실질적으로 동일한 크기의 전압 하에서 제 1 방향으로의 전류 흐름과 실질적으로 동일한 크기일 수 있다. 또한, CEM 다이오드와 같은 CEM 장치의 "대칭" 동작과 관련하여, 예를 들어 "대칭"은 장치의 단자에 걸쳐 인가된 전압에 응답하여 장치를 통한 전류에 대한 CEM 장치의 거울형 동작을 반드시 나타내는 것은 아니다. 따라서, VRESET 뿐만 아니라 VSET 값의 크기의 변동(예를 들어, + 2.5 %, + 5.0 %, + 10.0 %)이 CEM 장치의 대칭 동작의 정의에 의해 수용될 수 있다. 또한, IRST 및 ICOMP의 크기 변화는 CEM 장치의 대칭 동작의 정의에 의해 수용될 수 있다. 또한, 이러한 맥락에서, CEM 장치의 "부분 대칭"은 -VSET 내지 + VSET에 걸쳐 있는 CEM 장치의 임피던스 프로파일의 적어도 일부에 대한 대칭 동작을 의미한다.
도 2의 실시예에서, CEM 장치의 단자에 걸쳐 인가된 전압이, 예를 들어, 0.0 볼트(V)의 값으로부터 증가함에 따라, 그에 응답하여 전류 흐름이 발생할 수 있다. VRST와 같이 인가 전압이 증가함에 따라, CEM 장치를 통한 전류 흐름은 포인트(215A)에서와 같이 급격한 감소를 시작하기 전에 레벨 IRST까지 증가할 수 있다. 실시예에서, 전류 흐름은 더 작은 값으로 감소할 수 있으며, 이는 예를 들어 IRST의 20.0 %, IRST의 10.0 %, IRST의 1.0 %, IRST의 0.1 %, 또는 훨씬 더 작은 IRST의 비율에 근접할 수 있다. 본 명세서에서 이전에 언급한 바와 같이, IRST의 전류에서 IRST의 비율로의 급격한 감소는 모트 전이를 나타내는 동작 영역을 나타낼 수 있다. CEM 장치에 걸쳐 인가된 전압이 VRST를 넘어서 증가함에 따라, 장치는 도 2의 영역(205A)에 도시된 바와 같이 상대적 고 임피던스 상태에서 동작하기 시작할 수 있다. 특정 실시예에서, VRST 미만의 전압과 같은 감소한 전압의 인가에 응답하여, CEM 장치는 도 2의 영역(206A)에서 동작할 수 있음에 유의해야 한다.
영역(205A)(상대적 고 임피던스 상태)에서의 CEM 장치의 작동으로 돌아가서, CEM 장치의 제 1 및 제 2 단자에 걸쳐 증가한 전압을 인가하면, CEM 장치를 통한 전류 흐름이 도 2에서 ICOMP로 표시된, 컴플라이언스 전류에 도달할 때까지, VSET에서 전류 흐름이 비교적 가파르게 증가할 수 있다. 따라서, 포인트(216A)에서, 모트-유사 전이를 나타내는 동작 영역을 나타낼 수 있다. 포인트(216A)에서, CEM 장치는 도 2의 영역(204A)과 같이 저 임피던스 상태로 전이(예를 들어, 턴-온)할 수 있다. 실시예에서, 음의 값을 포함하는 전압 뿐만 아니라 0.0V의 값에 접근하는 전압과 같은 CEM 장치의 제 1 및 제 2 단자에 걸쳐 인가된 전압을 감소시키면 도 2의 영역(204A)에서 CEM 장치의 동작이 발생할 수 있다. 전압 -VRST와 같은 CEM 장치의 단자에 걸쳐 인가된 전압이 더 감소되면(예를 들어, 더 큰 음의 값을 포함하기 위해), 예를 들어 -IRST와 같은 전류 흐름이 발생할 수 있다. 인가된 전압이(예를 들어, 더 큰 음의 값을 포함하기 위해) -VRST보다 작은 레벨로 더 감소하면, CEM 장치를 통한 전류 흐름은 포인트(215B)에서와 같은 레벨 -IRST에서부터, 예를 들어, -IRST의 20.0 %, -IRST의 10.0 %, -IRST의 1.0 %, -IRST의 0.1 %, 또는 -IRST의 훨씬 더 작은 비율에 근접할 수 있는, 더 작은 음의 값으로 변화할 수 있다. 본 명세서에서 이전에 언급된 바와 같이, -IRST의 전류로부터 -IRST의 일부로의 급격하고 가파른 전이는 CEM 장치 내에서 모트 전이를 나타낼 수 있다. CEM 장치의 단자에 인가된 전압이 -VRST보다 작은 값으로 더 감소하면, CEM 장치는 도 2의 영역(205B)에서와 같이 상대적 고 임피던스 상태에서 동작할 수 있다. 특정 실시예에서, -VRST보다 큰 전압과 같이, 증가한 전압(예를 들어, 0.0에 접근하는 전압)의 인가에 응답하여, CEM 장치는 도 2의 영역(206B)에서 동작할 수 있음에 유의해야 한다.
영역(205B)에서 CEM 장치의 동작으로 되돌아가서, CEM 장치의 제 1 및 제 2 단자에 걸쳐 감소한 전압을 인가하는 것(예컨대, 더 큰 음의 값을 포함하기 위해)은 CEM 장치를 통한 전류 흐름이 도 2에서 -ICOMP로 표시된, 컴플라이언스 전류에 도달할 때까지, -VSET에서와 같이, 비교적 큰 음의 전류 흐름을 발생할 수 있다. 따라서, 포인트(216B)에서, 모트-유사 전이가 발생할 수 있으며, 여기서 CEM 장치는 도 2의 영역(204B)에 도시된 바와 같이 저 임피던스 상태로 전이될 수 있다. 실시예에서, 0.0V의 전압 레벨과 같은 CEM 장치의 단자에 걸친 전압을 증가시키는 것은 도 2의 영역(204B)에서의 CEM 장치의 동작을 야기할 수 있다.
도 3은 다이오드로서 동작하고 CEM 장치의 임피던스에 대하여 적어도 부분적으로 대칭적인 동작을 포함하는 CEM 장치의 임피던스 프로파일의 그래픽 표현이다. 예를 들어, 실시예(300)는 CEM 장치를 통해 흐르도록 허용된 전류를 제한함으로써 야기될 수 있다. 실시예에서, 예를 들어, 저항성 메모리 요소와 같은 회로 요소 및/또는 외부 저항성 회로 요소에 의한 전류 제한에 응답하여, CEM 장치를 통해 흐르기 위해 이용 가능한 전자의 양을 제한 및/또는 억제하도록 동작할 수 있다. 따라서, 전자 홀(p)의 농도에 근접한 전자 농도(n)에 응답하여 발생할 수 있는 것과 같은 모트 전이(실질적으로 식(1)에 따름)가 억제될 수 있다. 따라서, CEM 장치는 모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 영역에서 동작할 수 있다.
도 3에 도시된 바와 같이, CEM 장치는 장치의 임피던스에 대한 대칭 동작을 포함할 수 있다. 따라서, VRST 또는 VSET과 같은 장치의 제 1 및 제 2 단자에 걸쳐 양의 전압의 인가에 응답하여, 양의 전류가 흐를 수 있다. 또한, -VSET 또는 -VRST와 같은 장치의 제 1 및 제 2 단자에 음의 전압의 인가에 응답하여, 음의 전류가 흐를 수 있다. 또한, 특정 실시예에서, CEM 장치의 임피던스 프로파일은 모트 또는 모트-유사 전이가 없는 상태에서 동작하도록 구성될 수 있다. 따라서, 예를 들어, 임피던스 프로파일의 영역은 도 2의 전류 대 전압 프로파일의 포인트(216A, 216B, 215A 및 215B)로 표시되는 모트 또는 모트-유사 전이가 없음을 나타낸다. CEM 장치는 특정 동작 전압 도메인에 걸쳐 단조 증가하는 임피던스 프로파일을 추가로 포함할 수 있으며, 이러한 맥락에서, 제 1 및 제 2 단자에 걸쳐 인가된 전압을 증가시키기 위해, CEM 장치에 걸쳐 인가된 증가된 전압은 CEM 장치를 통해 흐르는 증가된 전류를 발생시킨다는 것을 의미한다. 예를 들어, 도 3을 참조하면, 인가된 전압이 -VSET에서 -VRST로, VRST로, 그리고 VSET 전류로 증가되면, CEM 장치를 통해 흐르는 전류도 마찬가지로 증가한다.
도 4는 실시예(400)에 따른 저항성 메모리 요소의 전압 대 전류 프로파일의 그래픽 표현이다. 특정 실시예에서, 저항성 메모리 요소는 CEM 장치의 동작과는 다른 방식으로 동작할 수 있다. 예를 들어, 저항성 메모리 요소(RERAM 메모리 요소로 지칭될 수 있음)는, 예를 들어, 제 1 동작 상태에서 저항성 메모리 요소의 제 1 단자와 제 2 단자 사이에 인가된 특정 전압 신호가 메모리 요소 내로 전하가 흐르는 것을 허용하도록 동작할 수 있는, 금속 산화물 또는 산화물 필라멘트를 포함할 수 있다. 제 2 동작 상태에서, RERAM 메모리 요소의 금속 산화물 또는 산화물 필라멘트의 부재는 메모리 요소의 단자들 간의 전하의 이동을 억제할 수 있다. 다른 실시예에서, PCRAM(phase change random access memory) 요소와 같은 저항성 메모리 요소는 인가된 전압에 응답하여, 메모리 요소의 단자들 사이에 비교적 제한된 전류 흐름을 발생시키기 위해 비정질 재료 상과 같은, 제 1 재료 상(phase)으로 동작할 수 있다. 결정질 재료 상과 같은 PCRAM 요소의 제 2 재료 상에서, 저항성 메모리 요소의 단자들 사이에 비교적 큰 전류가 흐를 수 있다.
전도성 브리징 랜덤 액세스 메모리(CBRAM으로 지칭될 수 있음)와 같은 저항성 메모리 요소의 다른 실시예에서, 금속성 필라멘트의 형성에 응답하여 메모리 요소의 제 1 저항 상태가 발생할 수 있다. 금속 필라멘트의 형성 부재에 응답하여 CBRAM의 제 2 저항 상태가 발생할 수 있다. 나노 튜브 랜덤 액세스 메모리(나노튜브 RAM 또는 NRAM으로 지칭될 수 있음)와 같은 저항성 메모리 요소의 다른 실시예에서, 전도성 경로를 형성하기 위한 탄소 나노튜브의 이동은 메모리 요소의 상대적 전도성 상태를 포함할 수 있는 제 1 저항 상태를 야기할 수 있다. 나노-RAM 또는 NRAM의 제 2 저항 상태는 전도성 경로의 형성을 제한하기 위해 탄소 나노튜브의 이동에 의해 야기될 수 있고, 메모리 요소의 상대적 절연성 상태와 같은 제 2 저항 상태를 야기할 수 있다. 다른 실시예에서, 저항성 메모리 요소는 메모리 요소로부터의 판독을 위해 터널링 자기 저항 효과(tunneling magnetoresistive effect) 및 메모리 요소로의 기록을 위해 스핀 전달 토크(STT: spin-transfer torque) 효과를 이용하는 STT-MRAM(spin-transfer torque magnetic random access memory)에 대응할 수 있다. 청구된 주제는 CEM 장치의 동작과는 다른 방식으로 동작할 수 있는 모든 유형의 저항성 메모리 요소를 포함하도록 의도되며, 여기서 논리 상태는 저항 레벨 또는 저항 레벨의 범위로 인코딩될 수 있고, 이는 메모리 요소의 단자에 걸쳐 감지될 수 있다.
도 4에 도시된 바와 같이, 저항성 메모리 요소는, 예를 들어, 저항성 랜덤 액세스 메모리(RERAM 또는 RRAM)의 고 저항(ROFF) 및 저 저항(RON) 상태에 대응할 수 있는 ROFF 및 RON과 같은 별개의 저항을 포함할 수 있다. 실시예에서,도 4의 것에 따른 전압 대 전류 프로파일을 포함하는 저항성 메모리 요소는 다양한 저항성 메모리 요소에 대응할 수 있다.
도 4의 실시예에서, 사분면 1(Q1)에서, 고 저항 상태(예를 들어, ROFF)의 저항성 메모리 요소에 대해, 메모리 요소의 제 1 및 제 2 단자에 걸친, VFWD와 같은, 작은 양의 전압의 인가에 응답하여 비교적 작은 전류가 흐를 수 있다. 저항성 메모리 요소의 고/저 저항 상태가 결정될 수 있는 판독 전압에 대응하는 VRD와 같이, 저항성 메모리 요소의 단자에 걸쳐 인가된 전압이 증가하면, 더 큰 전류가 장치를 통해 흐르는 것이 허용될 수 있다. VSET와 같이 저항성 메모리 요소에 걸쳐 인가된 전압이 계속 증가하면, 메모리 요소는 고 저항 상태에서 저 저항 상태(예를 들어, ROFF)로 전이될 수 있다. 따라서, 저 저항 상태로의 전이에 응답하여, 증가된 전류가 저항성 메모리 요소를 통해 흐를 수 있게 된다. 인가된 전압이 감소하면, 감소한 전류가 저항성 메모리 요소를 통해 흐를 수 있다. 실시예에서, 저항성 메모리 요소의 단자에 걸쳐 인가된 전압이 0.0V의 값을 포함하는 전압으로 뿐만 아니라 사분면 3(Q3)에서의 -VFWD와 같은, 음의 전압으로 감소시키면, 전류는 반대 방향으로 흐를 수 있다. 장치의 단자에 걸쳐 인가된 전압이, 예컨대, -VRD 및 -VSET으로 감소하면(예컨대, 더 큰 음의 값을 포함하기 위해), 저항성 메모리 요소는 저 저항(RON) 상태에서 고 저항 상태(ROFF)로 전이될 수 있다. 저항성 메모리 요소의 단자에 걸쳐 인가되는 전압이 감소하면, 메모리 요소를 통해 흐르는 전류는 그에 따라 감소할 수 있다.
따라서, 도 4의 저항성 메모리 요소는 바이폴라(bipolar) 동작을 포함한다. 이러한 맥락에서, 저항성 메모리 요소의 "바이폴라" 동작은, 예를 들어, 재료의 상이한 저항 상태를 야기하기 위해 양의 극성 및 음의 극성과 같은, 제 1 극성 및 제 2 극성의 전압의 인가를 의미한다. 예를 들어,도 4의 실시예에서, 저항성 메모리 요소가 고 저항 상태(ROFF)에서 저 저항 상태(RON)로 전이하기 위해, VSET과 같은 양의 전압이 인가될 수 있다. 또한, 저항성 메모리 요소를 저 저항 상태에서 고 저항 상태로(예를 들어, RON에서 ROFF로) 전이시키기 위해 -VSET과 같은 음의 전압이 인가될 수 있다.
도 5는 실시예(500)에 따른 저항성 메모리 요소와 직렬인 다이오드로서 동작하는 CEM 장치를 포함하는 복합 장치의 임피던스 프로파일의 그래픽 표현이다. 도 3의 다이오드로서 동작하는 CEM 장치의 전압 대 전류 프로파일의 요소 및 도 4의 저항성 메모리 요소의 전압 대 전류 프로파일의 요소는 도 5의 임피던스 프로파일 상에 도시되어 있다. 그러나, 도 3에 도시된 전압(VSET)은 CEM 장치 내에서 "세트" 동작이 발생하는 전압에 대응하도록 도 5에서 VSETC로 명칭이 변경되었다는 것에 주목해야 한다. 추가로, 도 4의 전압(VSET)은 "세트" 동작이 저항성 메모리 요소 내에서 발생하는 전압에 대응하도록 도 5에서 VSETR로 명칭이 변경되었음을 주목해야 한다. 또한, 도 5에서, VRD는 저항성 메모리 요소의 고/저 저항 상태가 결정될 수 있는 판독 전압에 대응한다. 따라서, 일 실시예에서, + VSETC, + VRD 및 + VSETR은 다음 전압 범위를 포함할 수 있다 :
VSETC
Figure 112019133428959-pct00009
1.3 내지 1.8 V, -VSETC
Figure 112019133428959-pct00010
-1.3 내지 -1.8 V
VRD
Figure 112019133428959-pct00011
+ 1.5 V, -VRD
Figure 112019133428959-pct00012
-1.5 V
VSETR
Figure 112019133428959-pct00013
2.5 내지 3.0 V, -VSETR
Figure 112019133428959-pct00014
-2.5 내지 -3.0 V
따라서, 도 5에 도시된 바와 같이, 저항성 메모리 요소와 직렬인 다이오드로서 동작하는 CEM 장치를 포함하는 복합 장치는 -VSETC와 VSETC 사이의 인가된 전압(예를 들어, -1.2V 내지 1.2V)에 대해 고 임피던스 상태를 포함할 수 있다. 특정 실시예에서, 이러한 고 임피던스 동작은 저항성 메모리 요소가 저 임피던스 상태(예를 들어, RON)에서 동작할 때 유리할 수 있다. 이러한 조건 하에서, 저항성 메모리 셀의 단자에 걸쳐 비교적 작은 전압이 인가될 때 흐르는 누설 전류로 특징지워질 수 있는 RON 전류는 저항성 메모리 요소와 직렬로 연결된 CEM 장치의 고 임피던스 동작에 의해 제한될 수 있다. 도 5에서, 화살표(515A 및 515B)는 -VSETC 내지 VSETC의 누설 전류 감소를 나타낸다. 증가된 전류가 CEM 장치를 통해 흐를 수 있는 전압에 대응하는, +VRD와 +VSETR 사이의 전압 및 -VSETR과 -VRD 사이의 전압에서, 복합의 저항 행동은 저항성 메모리 셀의 내부 저항에 주로 반응한다.
도 6a는 실시예(600)에 따른, 도 6b의 복합 장치와 같은 복합 장치의 임피던스에 대한 작동 포락선의 그래픽 표현이다. 도 6b의 실시예에서, 복합 장치는 예를 들어 도 6a의 임피던스 프로파일에 의해 특징지어질 수 있는 저항성 메모리 요소(620)와 직렬로 연결된 CEM 장치(610)를 포함한다. 도 6a에 도시되고 도 5를 참조하여 상술한 바와 같이, 복합 장치는 -1.2V와 1.2V 사이의 인가된 전압에서 크게 감소된 누설 전류를 포함할 수 있다. 특정 실시예에서, 약 -1.2V 및 1.2V의 전압은 CEM 장치(610)에 대한 턴온 전압에 대응하며, 이러한 맥락에서, 전류의 강한 전도가 발생할 수 있는 전압을 지칭한다. 그러나, 상술한 바와 같이, CEM 장치(610)와 직렬인 저항성 메모리 요소에 의해 도입되는 저항의 관점에서, 전류는 모트 전이(예를 들어, 고 임피던스에서 저 임피던스로의 전이)가 발생할 수 있는 임계치 미만으로 유지될 수 있다. 다른 실시예에서, CEM 장치(610)는 모트 전이를 억제하기 위해, 예컨대, 선택적 도핑을 통해 설계될 수 있다.
따라서, 도 6a의 실시예에서, 사분면 1(Q1)에서, 고 저항 상태(예를 들어, ROFF)로 동작하는 복합 장치에 대해, , 예를 들어 1.2V 미만의 전압과 같은 작은 양의 전압의 인가에 응답하여 비교적 작은 전류가 흐를 수 있다. 복합 장치의 저항성 메모리 요소의 고/저 저항 상태가 결정될 수 있는 전압(판독 전압)에 대응할 수 있는, 1.5 V와 같은 복합 장치에 걸쳐 인가된 전압이 증가하면, 더 큰 전기적 전류가 흐를 수 있다. 예를 들어, 3.0V와 같은, 복합 장치에 인가된 전압이 계속 증가하면, 메모리 요소는 고 저항 상태(예를 들어, ROFF)에서 저 저항 상태(예를 들어, RON)로 전이될 수 있다. 따라서, 비교적 큰 전류가 저항성 메모리 요소를 통해 흐를 수 있다. 인가된 전압이 감소함에 따라, 그에 대응하는 감소된 전류가 복합 장치를 통해 흐를 수 있다. 실시예에서, 사분면 3(Q3)에서 -1.2V와 같은 음의 전압 뿐만 아니라 0.0V의 전압과 같은, 저항성 메모리 요소의 단자에 걸쳐 인가되는 전압을 감소시키면, 전류는 반대 방향으로 흐를 수 있다. -2.5V 내지 -3.0V와 같이 혼합 장치에 걸친 전압이 추가로 감소하면, 혼합 장치는 저 임피던스(RON) 상태에서 고 임피던스 상태(ROFF)로 전이될 수 있다. 저항성 메모리 요소의 단자에 인가되는 전압이 증가하면, 0.0V로 복귀하여, 복합 장치를 통해 흐르는 전류는 그에 상응하게 감소할 수 있다.
도 7a는 실시예(700)에 따른 도 6b에 도시된 것과 같은 복합 장치의 배열을 도시한 개략도이다. 복합 장치의 다양한 추가 배열이 가능하며, 청구된 주제는 복합 장치의 임의의 특정 배열로 제한되지 않는다는 것을 주목해야한다. 도 7a에서, 복합 장치는 CEM 장치(t1b1)와 CEM 장치(t1b2) 사이에서 공통 상부 전극(CT1)이 공통이고, CEM 장치(t2b1)와 CEM 장치(t2b2) 사이에서 공통 상부 전극(CT2)이 공통인 크로스 포인트 어레이로 배열된다. 저항성 메모리 요소(620A, 620B, 620C, 620D)는 CEM 장치(t1b1, t1b2, t2b1, t2b2)와 각각 직렬로 배열된다. 도 7a에서, 하부 전극(CB1)은 CEM 장치(t1b1)와 CEM 장치(t2b1) 사이에서 공통이고, 하부 전극(CB2)은 CEM 장치(t1b2)와 CEM 장치(t2b2) 사이에서 공통이다. 따라서, 공통 상부 전극(CT1 및 CT2)은 공통 하부 전극(CB1 및 CB2)과 조합 동작하여 CEM 장치(t1b1, t1b2, t2b1 및 t2b2)의 메모리 요소로부터 판독하고, 메모리 요소에 기록한다. 도 7a의 크로스 포인트 메모리 배열은 회로가, 예를 들어, 나머지 CEM 장치를 선택 해제하면서 개별 CEM 장치를 선택하도록 허용할 수 있다. 그러나, 공통 상부 전극(CT1, CT2) 및 공통 하부 전극(b1, b2)은 서로 다른 기능을 수행할 수 있으며, 청구된 주제는 이와 관련하여 제한되지 않는다.
따라서, 일 예에서, 공통 상부 전극(CT1)에 인가된 3.0V 신호 및 공통 하부 전극(CB1)에 인가된 0.0V 신호는 CEM 장치를 저 임피던스 상태로 배치하기에 충분한 CEM 장치(t1b1)에 걸친 전압을 야기할 수 있다. 따라서, 저항성 메모리 요소(620A)는 저항성 메모리 요소를 Ron 상태로 배치하기 위해 "세트" 오퍼레이션을 겪을 수 있다. 그러나, CEM 장치(t1b2), CEM 장치(t2b1) 및 CEM 장치(t2b2)는 선택 해제된 상태로 유지되어 메모리 요소(620B, 620C, 620D)의 Ron/Roff 상태를 보존할 수 있다.
도 7b는 실시예(750)에 따른, 도 7a에 도시된 복합 장치와 같은 적층된 복합 장치의 배열을 도시한 개략도이다. 도 7b의 실시예에서, 저항성 메모리 요소(620A, 620B, 620C 및 620D)는 하부 금속층 및 금속층(1)과 같은 2 개의 금속층 사이의 크로스 포인트 어레이로 배열된다. 도 7a와 관련하여 설명된 것과 유사한 방식으로, 금속층(1)의 공통 상부 전극(CTL1, T1 및 CTL1, T2)는 나머지 메모리 요소들을 선택 해제하면서 메모리 요소들(620A, 620B, 620C, 및 620D) 중 하나로부터의 판독 및 그것에 기록하기 위해 하부 금속층의 공통 하부 전극(CBL1, T1 및 CBL1, T2)와 조합하여 동작할 수 있다. 이와 마찬가지로, 금속층(2)의 공통 상부 전극(CTL2, T1 및 CTL2, T2)은 나머지 메모리 요소를 선택 취소하여 메모리 요소(621A, 621B, 621C 및 621D) 중 하나로부터 판독 및 그것에 기록하기 위해 금속층(1)의 공통 상부 전극(CTL1, T1 및 CTL1, T2)과 조합하여 동작할 수 있다.
도 7b의 적층된 복합 장치의 배열은 금속층(3) 및 금속층(4) 등과 같은, 다수의 추가 금속층, 최대 웨이퍼 제조 공정 기술이 지원할 수 있는만큼 많은 금속층까지 포함하도록 확장될 수 있음에 유의해야한다. 일 실시예에서, 예를 들어, 도 7b의 크로스 포인트 메모리 배열은 하부 금속층 및 하부 금속층 위에 배치된 64 개의 금속층을 포함하도록 "Z" 치수로 연장될 수 있다. 또한, 도 7b의 적층된 복합 장치의 배열은 "X" 및 "Y" 치수로 확장되어 추가 저항성 메모리 요소 및 CEM 장치를 X-Y 평면에 포함할 수 있다. 일 실시예에서, 예를 들어, 도 7b의 것과 일치하는 크로스 포인트 메모리 어레이 배열은 64 개의 금속층을 포함하고, CEM 장치와 직렬로 연결된 수 백만, 수 십억 또는 임의의 더 많은 수의 저항성 메모리 요소를 갖는다. 청구된 주제는 저항성 메모리 요소의 사실상 임의의 2 차원 또는 3 차원 레이아웃을 포함하도록 의도된다는 점에 유의해야 한다.
도 8은 실시예(800)에 따른 웨이퍼 제조 프로세스의 라인의 BEOL에서 CEM 장치 상에 또는 그 위에 구현된 저항성 메모리 요소의 도면이다. 도 8은 CEM 장치 및 저항성 메모리 요소의 단일 배열만을 도시하지만, 청구된 주제는 CEM 장치 및 저항성 메모리 요소의 다양한 배열을 포함하도록 의도된다. 또한, 도 8의 실시예는 CEM 장치 상에 배치된 저항성 메모리 요소를 도시하지만, 청구된 주제는 이와 관련하여 제한되지 않는다. 다른 실시예에서, CEM 장치는, 예를 들어, 저항성 메모리 요소 상에 또는 그 위에 배치될 수 있다.
도 8의 실시예에서, CEM 장치는 도 7a를 참조하여 설명된 바와 같이 워드 라인으로서 동작할 수 있는 금속층(t1) 및 도 7a를 참조하여 설명된 바와 같이 비트라인으로서 동작할 수 있는 금속층(b1)과 같은 금속층과 직접 연결되도록 제조 또는 형성될 수 있다. 전도성 비아(820)는 금속층(t1)과 접촉할 수 있고, 저항성 메모리 재료(840)의 전극(830)과 전도성 비아(820) 사이에 전기적 연결을 제공할 수 있다. 저항성 메모리 재료(840)는 본 명세서에서 상술한 바와 같이 다이오드로서 동작할 수 있는 CEM 장치(850)와 접촉할 수 있다. CEM 장치(850)는 전도성 비아(860)와 접촉할 수 있으며, 이는 CEM 장치(850) 금속층(b1) 사이에 전기적 연결을 제공할 수 있다.
도 9는 실시예(900)에 따른 CEM 장치를 사용하여 메모리 장치를 동작시키는 방법에 대한 흐름도이다. 도 9에 기술된 것과 같은 예시적인 구현예 및 본 명세서에 기술된 임의의 다른 도면은 도시되고 설명된 것들에 더하여, 식별될 수 있는 것과 다른 순서로 발생하는 더 적은 블록 또는 블록, 또는 이들의 임의의 조합을 포함할 수 있다. 이 방법은 블록(910)에서 시작할 수 있으며, 이것은 저항성 메모리 요소와 직렬로 연결된 CEM 장치에 전압 신호를 인가하는 단계를 포함할 수 있다. 특정 실시예에서, 저항성 메모리 요소는 인가된 전압 신호가 메모리 요소를 가로 지르는 전하의 이동을 억제하도록 동작하거나 메모리 요소를 가로 질러 전하의 이동을 허용하도록 동작하는 산화물 층을 이용하는 메모리 요소를 포함할 수 있다. 다른 실시예에서, 저항성 메모리 요소는 메모리 요소로부터 판독하기 위한 터널링 자기저항 효과 및 메모리 요소에 기록하기 위한 STT(spin-transfer torque) 효과를 이용하는 STT-MRAM(spin-transfer torque magnetic random access memory)에 대응할 수 있다. 다른 실시예에서, 저항성 메모리 요소는 메모리 상태가, 적어도 부분적으로, 탄소 나노 튜브의 위치에 기초할 수 있는 나노-RAM 메모리 요소에 대응할 수 있다.
도 9의 방법은 블록(920)에서 계속될 수 있으며, 블록(920)은 CEM 장치를 통한 전류 흐름을 제한하여 모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 영역을 따라 CEM 장치의 동작을 유지하는 단계를 포함할 수 있다. 예를 들어, 저 임피던스 상태에서 동작하는 CEM 장치의 경우, 예를 들어, 저항성 메모리 요소와 같은 외부 회로 요소에 의한 전류 제한에 응답하여 CEM 장치를 통해 흐를 수 있는 전자의 농도를 제한 및/또는 제한하도록 동작할 수 있다.
도 10은 실시예(1000)에 따른 CEM 장치를 사용하여 메모리 장치를 동작시키는 방법에 대한 흐름도이다. 도 10에 설명된 것과 같은 예시적인 구현예 및 여기에 설명된 임의의 다른 도면들은 도시되고 설명된 것 외에, 식별될 수 있는 것과 다른 순서로 발생하는 더 적은 블록 또는 블록들, 또는 이들의 임의의 조합을 포함할 수 있다. 이 방법은 블록(1010)에서 시작할 수 있으며, 이는 제 1 단자 및 제 2 단자를 갖는 하나 이상의 저항성 메모리 요소를 형성하는 것을 포함할 수 있다. 특정 실시예에서, 저항성 메모리 요소는 인가된 전압 신호가 메모리 요소를 가로 지르는 전하의 이동을 억제하도록 동작하거나 메모리 요소를 가로 질러 전하의 움직임을 허용하도록 동작하는 산화물 층을 이용하는 메모리 요소를 포함할 수 있다. 다른 실시예에서, 저항성 메모리 요소는 메모리 요소로부터 판독하기 위한 터널링 자기저항 효과 및 메모리 요소에 기록하기 위한 STT(spin-transfer torque) 효과를 이용하는 STT-MRAM(spin-transfer torque magnetic random access memory)에 대응할 수 있다. 다른 실시예에서, 저항성 메모리 요소는 메모리 상태가 적어도 부분적으로 탄소 나노 튜브의 위치에 기초할 수 있는 나노-RAM 메모리 요소에 대응할 수 있다.
도 10의 방법은 하나 이상의 저항성 메모리 요소 중 적어도 하나와 직렬로 결합되도록 CEM 장치를 형성하는 단계를 포함할 수 있는 블록(102)에서 계속될 수 있고, CEM 장치는 하나 이상의 저항성 메모리 요소 중 적어도 하나의 판독 동작 또는 기록 동작 동안 모트 또는 모트-유사 전이 없는 임피던스 프로파일의 영역 내의 판독 동작 및 기록 동작을 수행하도록 동작한다.
상술한 설명에서, 유형의 구성요소(및/또는 유사하게 유형의 재료)가 설명되는 상황과 같은 특정 사용 상황에서, "상(on)"과 "위(over)" 사이의 구별이 존재한다. 일례로서, 기판 "상"에 물질의 증착은 증착되는 물질과 후자의 기판 사이의 중간 물질(예를 들어, 개재 공정 작동 동안 형성된 중간 물질)과 같은, 개재물 없이 직접적인 물리적 및 유형의 접촉을 수반하는 증착을 지칭한다. 이에 반해, 기판 "위에" 증착은, ("~상"이라는 것이 "~위"인 것으로 정확하게 설명될 수도 있음으로) 지판 "상의" 증착을 잠재적으로 포함한다는 것을 이해하면서, 증착되는 물질이 반드시 기판과 직접적인 물리적 및 유형의 접촉하는 것이 아니라, 증착되는 기판과 기판 사이에 하나 이상의 개재 물질과 같은 하나 이상의 개재물이 존재할 수도 있는 상황을 포함하는 것으로 이해된다.
유형의 재료 및/또는 유형의 구성 요소가 설명되는 것과 같이, 적절한 특정 사용 환경에서 "바로 밑(beneath)"와 "아래(under)"사이에 유사한 구별이 이루어진다. 이러한 특정 사용 환경에서 "바로 밑"은 물리적 및 유형적 접촉(방금 설명한 "on"과 유사)을 반드시 의미하지만, "아래"는 직접적인 물리적 및 유형적 접촉이 있는 상황을 포함하지만, 하나 이상의 개재 재료와 같은 하나 이상의 개재물이 존재하는 경우와 같이 직접적이고 물리적인 접촉을 반드시 의미하는 것은 아니다. 따라서, "~상"은 "바로 위"를 의미하는 것으로 이해되고 "바로 밑"은 "바로 아래"를 의미하는 것으로 이해된다.
"~상" 및 "아래"와 같은 용어는 이전에 언급된 용어 "위", "아래", "상부", "바닥" 등과 유사한 방식으로 이해된다는 것이 이해된다. 이들 용어는 논의를 용이하게 하기 위해 사용될 수 있지만, 청구된 주제의 범위를 반드시 제한하려는 것은 아니다. 예를 들어, 일례로서 "~상"라는 용어는, 청구 범위가 예를 들어 거꾸로 되는 실시예와 비교하여, 예를 들어 올바른 실시예인 상황으로 제한되는 것을 의미하는 것은 아니다. 하나의 예는 일례로서 플립 칩을 포함하는데, 여기서, 예를 들어, 다양한 시간(예를 들어, 제조 동안)에서의 배향이 최종 제품의 배향에 반드시 대응할 필요는 없는 플립 칩을 포함한다. 따라서, 일례로서, 적용 가능한 청구항의 범위 내에, 한 물체가 예를 들어 상하 반전과 같이, 특정 방향으로 있다면, 적용 가능한 문자 그대로의 청구항 언어가 다르게 해석될 가능성을 가진다 하더라도, 후자는 적용 가능한 청구항 범위 내에, 예를 들어, 오른쪽 위와 같은 다른 방향으로 포함되는 것으로 해석되도록 의도된 것이고, 그 반대의 경우도 마찬가지이다. 물론, 특허 출원의 명세서에서 항상 그렇듯이, 설명 및/또는 사용의 특정 상황은 합리적인 추론에 관한 유용한 지침을 제공한다.
달리 명시되지 않는 한, 본 개시물의 맥락에서, 예를 들어 A, B 또는 C와 같은 용어 "또는"는, 목록을 연관시키는데 사용된다면, 여기에서 포괄적 의미로 사용되어 A, B 및 C를 의미하는 것은 물론, 여기에서 독점적 의미로 사용되어 A, B 또는 C를 의미하도록 의도된 것이다. 이러한 이해와 함께, "및"은 포괄적인 의미로 사용되며 A, B 및 C를 의미한다. 한편, "및/또는"은 상술한 모든 의미를 의도하는 것임을 확실하게 하기 위해 많은 주의를 기울여 사용될 수 있으나, 이러한 사용이 필요하지는 않다. 또한, 용어 "하나 이상" 및/또는 유사한 용어는 단수의 임의의 피처, 구조 및/또는 특성 등을 설명하기 위해서도 사용되며, "및/또는" 은 또한 복수 및/또는 몇몇 조합의 특징, 구조 및/또는 특성 등을 서술하기 위해 사용된다. 또한, 용어 "제 1", "제 2", "제 3"등은 명시적으로 지시되지 않는 한 수치 제한을 제공하거나 특정 순서를 제안하는 것이 아니라, 하나의 예로서 상이한 구성요소와 같은 상이한 양태를 구별하기 위해 사용된다. 마찬가지로, 용어 "~을 기반으로 하는" 및/또는 유사한 용어는 반드시 완전한 목록을 전달하려는 의도는 아니고, 반드시 명시적으로 설명되지 않은 추가 요소의 존재를 허용하는 것으로 이해된다.
또한, 청구된 주제의 구현과 관련되고 정도에 관하여 테스트, 측정 및/또는 사양에 종속되는 상황에 대해서는, 아래의 방식으로 이해되도록 의도된다. 예를 들어, 주어진 상황에서, 물리적 특성의 값을 측정한다고 가정한다. 이 예를 계속하여, 적어도 특성과 관련하여, 정도에 관한 테스트, 측정 및/또는 사양에 대한 대안의 합리적인 접근법이 적어도 구현 목적으로 당업자에게 합리적으로 일어날 가능성이 있다면, 청구된 주제는 달리 명시적으로 언급되지 않는 한 그 대안의 합리적인 접근법을 커버하도록 의도된 것이다. 일례로서, 한 영역에 대한 측정의 플롯이 생성되고 청구된 주제의 구현예가 그 영역에 대한 기울기의 측정을 이용하는 것을 지칭하지만, 해당 영역의 기울기를 추정하기위한 다양한 합리적인 대안 기술이 존재하는 경우, 청구된 주제는 달리 명시되지 않는 한 그러한 합리적인 대안 기술이 동일한 값, 동일한 측정 또는 동일한 결과를 제공하지 않더라도, 그러한 합리적인 대안 기술을 커버하도록 의도된 것이다.
용어 "유형" 및/또는 "~형"은, 간단한 예로서 "광학" 및 "전기"를 이용하여, 예컨대, 피처, 구조 및/또는 특징 등과 함께 사용된다면, 약간의 변동, 심지어 그 피처, 구조 및/또는 특징 등과 완전히 일치한다고 간주되지 않는 변동이 존재하더라도, 그 피처, 구조 및/또는 특징을 적어도 부분적으로 의미하거나 및/또는 그것과 관련됨을 의미하며, 그 피처, 구조 및/또는 특징 등이 그러한 변동이 존재하여도 여전히 지배적으로 존재한다고 간주될 수 있도록 약간의 변동이 충분히 미세하다면, 그 피처, 구조 및/또는 특징 등을 "유형" 및/또는 "~형"(예컨대, "광학-유형" 또는 "광학-형"으로 표현하는 것이 금지되지 않는 것이 일반적이다. 따라서,이 예를 계속하여, 광학-유형 및/또는 광학-형 특성이라는 용어는 반드시 광학 특성을 포함하도록 의도된다. 마찬가지로, 다른 예로서 전기-유형 및/또는 전기-형 특성이라는 용어는 반드시 전기 특성을 포함하도록 의도된다. 본 개시물의 명세서는 단지 하나 이상의 예시적인 예를 제공하고 청구된 주제는 하나 이상의 예시적인 예에 제한되지 않는다. 그러나, 특허 출원 명세서와 관련하여 항상 그렇듯이, 설명 및/또는 사용의 특정 상황은 합리적인 추론에 관한 유용한 지침을 제공한다.
상술한 설명에서, 청구된 주제의 다양한 양태가 설명되었다. 설명의 목적으로, 예로서 양, 시스템 및/또는 구성과 같은 세부사항이 설명되었다. 다른 경우에, 청구된 주제를 모호하게 하지 않기 위해 잘 알려진 특징들은 생략 및/또는 단순화되었다. 특정 특징들이 본 명세서에서 예시 및/또는 설명되었지만, 많은 수정, 대체, 변경 및/또는 등가물이 당업자에게 발생할 것이다. 그러므로, 첨부된 청구 범위는 청구된 주제 내에 속하는 모든 수정 및/또는 변경을 포함하도록 의도된 것으로 이해되어야 한다.

Claims (21)

  1. 제 1 단자 및 제 2 단자를 갖는 저항성 메모리 요소; 및
    상기 저항성 메모리 요소와 직렬로 연결된 상관 전자 재료(CEM) 장치를 포함하고, 상기 CEM 장치는 판독 동작 또는 기록 동작에서 공통 상부 전극과 공통 하부 전극 사이에서 상기 저항성 메모리 요소와 결합하고, 그리고 상기 CEM 장치는 모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 한 영역에서 동작하도록 구성된 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서, 상기 임피던스 프로파일의 상기 영역은 특정 동작 전압 도메인에 걸쳐 단조 증가하는 임피던스 프로파일을 포함하는 것을 특징으로 하는 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 저항성 메모리 요소는 바이폴라 저항성 메모리 요소를 포함하고, 그리고 상기 CEM 장치는 상기 바이폴라 저항성 메모리 요소의 판독 또는 기록 동작 동안 상기 공통 상부 전극과 상기 공통 하부 전극 사이에 상기 저항성 메모리 요소를 연결하도록 형성된 것을 특징으로 하는 장치.
  4. 제 3 항에 있어서, 상기 CEM 장치는 상기 장치에 걸친 전압에 응답하여 상기 장치를 통한 전류에 대해 적어도 부분적으로 대칭인 다이오드 동작을 갖도록 형성된 것을 특징으로 하는 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 CEM 장치는 상기 저항성 메모리 요소의 세트 동작을 야기하는 전압보다 낮은 세트 전압을 갖도록 형성된 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서, 상기 저항성 메모리 요소는 상기 CEM 장치의 상기 세트 전압보다 큰 판독 전압을 포함하는 것을 특징으로 하는 장치.
  7. 제 5 항에 있어서, 상기 CEM 장치는 1.3 내지 1.8V의 세트 전압을 포함하고, 그리고 상기 저항성 메모리 요소는 적어도 2.0V의 세트 전압을 포함하는 것을 특징으로 하는 장치.
  8. 제 5 항에 있어서, 상기 CEM 장치는 -1.3 내지 -1.8V의 세트 전압을 포함하고, 그리고 상기 저항성 메모리 요소는 -2.0V 미만의 리셋 전압을 포함하는 것을 특징으로 하는 장치.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 저항성 메모리 요소 및 상기 CEM 장치는 제 1 금속층과 제 2 금속층 사이에 배치된 것을 특징으로 하는 장치.
  10. 제 9 항에 있어서, 상기 제 1 금속층 및 상기 제 2 금속층은 웨이퍼 제조 공정의 BEOL(back-end-of-line)에서 형성된 것을 특징으로 하는 장치.
  11. 제 9 항에 있어서, 상기 저항성 메모리 요소 및 상기 CEM 장치는 크로스 포인트 메모리 배열(cross point memory arrangement)로 상기 제 1 금속층과 상기 제 2 금속층 사이에 배치된 것을 특징으로 하는 장치.
  12. 제 11 항에 있어서, 상기 크로스 포인트 메모리 배열은 상기 제 1 금속층 및 상기 제 2 금속층 위에 적어도 하나의 추가층을 포함하고, 상기 적어도 하나의 추가층은 추가 크로프 포인트 메모리 배열을 포함하는 것을 특징으로 하는 장치.
  13. 제 1 항 또는 제 2 항에 있어서, 상기 CEM은 모트 또는 모트-유사 전이를 야기하기에 충분한 가용 캐리어의 수를 제한하는 원자 농도의 도펀트를 포함하는 것을 특징으로 하는 장치.
  14. 저항성 메모리 요소의 제 1 단자 및 제 2 단자와 직렬인 상관 전자 재료(CEM) 장치에 전압 신호를 인가하는 단계; 및
    상기 CEM 장치가 상기 저항성 메모리 요소에 기록하도록 동작할 때 및 상기 CEM 장치가 상기 저항성 메모리 요소로부터 판독하도록 동작할 때, 모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 한 영역에서의 상기 CEM 장치의 동작을 야기하도록 상기 CEM 장치를 통한 전류 흐름을 제한하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 CEM 장치를 통한 전류 흐름을 제한하는 단계는 상기 저항성 메모리 요소에 의해 수행되는 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서, 상기 CEM 장치를 통한 전류 흐름을 제한하는 단계는 모트 또는 모트-유사 전이가 없는 상기 임피던스 프로파일의 상기 영역을 따른 양방향 전류 흐름을 제한하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제 1 단자 및 제 2 단자를 갖는 하나 이상의 저항성 메모리 요소를 형성하는 단계; 및
    상기 하나 이상의 저항성 메모리 요소 중 적어도 하나와 직렬로 연결되도록 상관 전자 재료(CEM) 장치를 형성하는 단계를 포함하고, 상기 CEM 장치는 상기 하나 이상의 저항성 메모리 요소 중 적어도 하나의 판독 동작 또는 기록 동작 동안 모트 또는 모트-유사 전이가 없는 임피던스 프로파일의 한 영역에서 상기 판독 동작 또는 상기 기록 동작을 수행하도록 동작하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 상기 모트 또는 모트-유사 전이를 야기하기에 충분한 가용 캐리어의 수를 제한하는 원자 농도로 상기 CEM 장치를 도핑하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 17 항 또는 제 18 항에 있어서, 상기 제 1 단자 및 제 2 단자를 갖는 하나 이상의 저항성 메모리 요소를 형성하는 단계는 웨이퍼 제조 공정의 BEOL(back-end-of-line)에서 발생하는 것을 특징으로 하는 방법.
  20. 제 17 항 또는 제 18 항에 있어서, 상기 CEM 장치를 형성하는 단계는 웨이퍼 제조 공정의 BEOL에서 발생하는 것을 특징으로 하는 방법.
  21. 제 17 항 또는 제 18 항에 있어서, 상기 하나 이상의 저항성 메모리 요소 및 상기 CEM 장치는 웨이퍼의 2개의 금속층 사이에 배치된 것을 특징으로 하는 방법.
KR1020197038146A 2017-05-31 2018-05-30 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작 KR102490734B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/610,288 2017-05-31
US15/610,288 US10340453B2 (en) 2017-05-31 2017-05-31 Forming and operating memory devices that utilize correlated electron material (CEM)
PCT/GB2018/051457 WO2018220356A1 (en) 2017-05-31 2018-05-30 Forming and operating memory devices that utilize correlated electron material (cem)

Publications (2)

Publication Number Publication Date
KR20200013242A KR20200013242A (ko) 2020-02-06
KR102490734B1 true KR102490734B1 (ko) 2023-01-25

Family

ID=62567687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038146A KR102490734B1 (ko) 2017-05-31 2018-05-30 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작

Country Status (5)

Country Link
US (2) US10340453B2 (ko)
KR (1) KR102490734B1 (ko)
CN (1) CN110709935A (ko)
TW (1) TW201904102A (ko)
WO (1) WO2018220356A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106925A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
US20170092858A1 (en) 2015-09-30 2017-03-30 Arm Ltd. Multiple impedance correlated electron switch fabric
US20170099049A1 (en) 2015-10-05 2017-04-06 Arm Ltd. Circuit and method for monitoring correlated electron switches
US20170103809A1 (en) 2015-09-22 2017-04-13 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US20170110191A1 (en) 2015-08-13 2017-04-20 Arm Ltd. Method, system and device for non-volatile memory device operation
US20170117043A1 (en) 2015-08-13 2017-04-27 Arm Ltd. Memory write driver, method and system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
EP2082426B1 (en) * 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
KR100885184B1 (ko) * 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
KR101772020B1 (ko) * 2011-05-30 2017-08-29 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
US9722179B2 (en) 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9734895B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106925A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
US20170110191A1 (en) 2015-08-13 2017-04-20 Arm Ltd. Method, system and device for non-volatile memory device operation
US20170117043A1 (en) 2015-08-13 2017-04-27 Arm Ltd. Memory write driver, method and system
US20170103809A1 (en) 2015-09-22 2017-04-13 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US20170092858A1 (en) 2015-09-30 2017-03-30 Arm Ltd. Multiple impedance correlated electron switch fabric
US20170099049A1 (en) 2015-10-05 2017-04-06 Arm Ltd. Circuit and method for monitoring correlated electron switches

Also Published As

Publication number Publication date
US10700280B2 (en) 2020-06-30
US20190334086A1 (en) 2019-10-31
US20180351098A1 (en) 2018-12-06
WO2018220356A1 (en) 2018-12-06
US10340453B2 (en) 2019-07-02
TW201904102A (zh) 2019-01-16
CN110709935A (zh) 2020-01-17
KR20200013242A (ko) 2020-02-06

Similar Documents

Publication Publication Date Title
CN110036496B (zh) 由相关电子材料形成的切换器件
CN110462742B (zh) 由关联电子材料制成的存储器件
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US9660189B1 (en) Barrier layer for correlated electron material
US10516110B2 (en) Fabrication of correlated electron material devices with reduced interfacial layer impedance
TWI738942B (zh) 相關電子材料元件及其構造方法
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
KR102325632B1 (ko) 전도성 기판의 상관 전자 영역으로의 전환을 통해서 형성된 상관 전자 장치
US10707415B2 (en) Methods and processes for forming devices from correlated electron material (CEM)
Lee et al. Multimode threshold and bipolar resistive switching in bi-layered Pt-Fe2O3 core-shell and Fe2O3 nanoparticle assembly
CN112640139A (zh) 制造cem器件的方法
KR102490734B1 (ko) 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작
KR20210002507A (ko) 도펀트 증착 및 어닐을 통한 상관 전자 재료 디바이스들의 형성
US20210226124A1 (en) Electrode for correlated electron device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant