CN110462742B - 由关联电子材料制成的存储器件 - Google Patents

由关联电子材料制成的存储器件 Download PDF

Info

Publication number
CN110462742B
CN110462742B CN201880022529.XA CN201880022529A CN110462742B CN 110462742 B CN110462742 B CN 110462742B CN 201880022529 A CN201880022529 A CN 201880022529A CN 110462742 B CN110462742 B CN 110462742B
Authority
CN
China
Prior art keywords
voltage
elements
ces
state
impedance state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880022529.XA
Other languages
English (en)
Other versions
CN110462742A (zh
Inventor
姆迪特·巴尔加瓦
皮尤什·阿加瓦尔
阿克舍·库马尔
格伦·阿诺德·罗森代尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN110462742A publication Critical patent/CN110462742A/zh
Application granted granted Critical
Publication of CN110462742B publication Critical patent/CN110462742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Catalysts (AREA)

Abstract

本技术总体涉及诸如导电元件的设备，该设备用于将关联电子开关元件置于第一和第二阻抗状态。在实施例中，在将CES元件耦合在公共电源电压和对应的位线之间的第一和第二阶段期间，导电元件被连续地维持为至少部分闭合。

Description

由关联电子材料制成的存储器件
技术领域
本技术总体上涉及由关联电子材料(CEM)形成的器件，并且可以更具体地涉及由包含CEM的开关元件形成的存储器件。
背景技术
非易失性存储器是这样一类存储器：在去除提供给设备的电源之后，存储器单元或元件保持其状态。当前使用的一种类型的非易失性存储器包括例如电可编程只读存储器(EEPROM)设备。然而，EEPROM设备可能包括相对较大的单元区域，并且可能需要在晶体管栅极上具有大的电压(例如，从12.0伏特到21.0伏特)以执行写入或擦除操作。此外，EEPROM会被限制为不超过一百万个擦除/写入循环。
近来，已经引入FeRAM(铁电RAM)以提供低功率、相对高的写/读速度以及相对于读/写循环的增加的耐久性，从而超过100亿个这样的循环。同样，已经引入磁存储器(MRAM)以提供高写入/读取速度和耐久性，但成本和功耗较高。此外，例如，这些技术都没有达到闪存设备的密度。这样，闪存仍然是非易失性存储器的首选。然而，人们普遍认识到，闪存技术可能难以在65纳米(nm)以下扩展；因此，人们正在积极地寻求能够缩小到更小尺寸的新型非易失性存储设备。
一类可变电阻存储器包括响应于初始“形成”电压和电流以产生可变电阻功能的材料。这些材料可以包括：例如具有不同化学计量的x、y、z和∈的PrxCayMnzO∈；过渡金属氧化物，诸如CuO、CoO、VOx、NiO、TiO2、Ta2O5；以及一些钙钛矿，诸如Cr；SrTiO3。存在几种这些存储器类型，这些存储器类型分为电阻RAM(ReRAM)或导电桥RAMS(CBRAM)类别，这将这些存储器类型与硫族化物类型存储器区分开。由于ReRAM/CBRAM的操作似乎与温度密切相关，因此ReRAM/CBRAM中的电阻切换机制也可能与温度高度相关。另外，这些系统可以至少部分地基于形成导电细丝(这导致装置的二元状态之一)的随机过程而随机地操作。然而，随着时间的流逝，ReRAM/CBRAM中的电阻切换趋于疲劳，这会导致这些存储设备的导电状态和绝缘状态之间发生变化。在商用存储设备中，这种更改可能会使这些类型的设备无法使用。
鉴于在形成随时间和温度稳定的薄膜电阻开关材料方面存在固有的困难，可行的电阻开关存储器仍然是一个挑战。此外，由于高电流、电铸、在合理的温度和电压范围内没有可测量的存储器读取或写入窗口以及许多其他问题，迄今为止开发的电阻切换机制似乎固有地不适用于存储器。因此，在本领域中仍然需要一种不依赖于材料的随机行为、消耗低功率、允许高速操作以及高密度和稳定性的非易失性存储器，特别是可以扩展到远低于65纳米的特征尺寸。
附图说明
在说明书的结论部分中特别指出并明确要求保护所要求保护的主题。然而，在结合附图阅读时通过参考以下详细描述可以最好地理解操作的组织和/或方法连同其目标、特征和/或优点，其中：
图1A是根据实施例的关联电子开关(CES)元件的电压对电流密度的图形表示；
图1B是根据实施例的CES元件的等效电路的示意图；
图2是根据实施例的利用CES元件的位单元的示意图；
图3是示出根据实施例的CES元件的叠加在电流密度与电压上的负载线的图形表示；
图4是根据实施例的可从单个字线电压选择用于写入操作的位单元的示意图；
图5是示出根据实施例的在位单元中施加到CES元件的信号的时序的信号时序图；
图6是根据实施例的可选择用于写入操作的位单元的布置的示意图；
图7是根据实施例的可选择用于写入操作的位单元的布置的示意图；
图8是示出根据实施例800的施加到位单元的布置上的信号的时序的信号时序图；以及
图9-10是根据实施例的操作使用CES元件的存储设备的方法的流程图。
具体实施方式
以下对附图的详细描述的参考形成详细描述的一部分，其中相同的附图标记始终表示相应的和/或类似的类似部件。应当理解，比如为了说明的简单和/或清楚，附图不一定按比例绘制。例如，一些实施例的尺寸可能相对于其他实施例被放大。另外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。在整个说明书中，对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分覆盖的主题，并且不一定是指完整的权利要求组，也不一定指权利要求组的特定组合(例如方法权利要求、设备权利要求等)或特定权利要求。还应注意，例如，比如上、下、顶部、底部等的方向和/或指代可以用于便于对附图的讨论并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
在整个本说明书对“一个实施方式”、“实施方式”、“一个实施例”、“实施例”和/或类似物的指代的意思是结合特定实施例和/或实施例描述的特定特征、结构、特性等包括在所要求保护的主题的至少一个实施方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这些短语未必旨在指代相同的实施方式和/或实施例或任何一个特定的实施方式和/或实施例。此外，应当理解，所描述的特定特征、结构、特性等能够在一个或多个实施方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，通常，就专利申请的说明书而言，这些和其他问题在特定用途的上下文中可能会发生变化。换句话讲，在整个说明书中，描述和/或使用的特定上下文就将要得出的合理推断而言提供有益的指导；然而，同样地，通常在没有进一步限定的情况下，“在此上下文中”是指本公开的上下文。
本公开的特定实施例描述了用于制备、制造和/或操作诸如CES元件和/或其他电路元件的CEM装置的方法和/或过程，该CEM装置诸如可以用来形成包括例如与诸如场效应晶体管(FET)的导电元件串联的CEM的存储元件。例如，可以用于构建包括CES元件的存储系统的CEM也可包括宽范围的其他电子电路类型，比如，存储器存取装置、存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相回路、微波和毫米波部件等等，尽管所要求保护的主题在这些方面的范围不受限制。在此上下文中，CEM装置，诸如CES元件例如可以表现出基本上快速的导体/绝缘体的转变，这可以通过电子相关而不是固态结构相变来实现，比如响应于从晶态到非晶态的变化(例如，在相变存储设备中)。CES元件中的基本上快速的导体/绝缘体转变可以响应于量子力学现象，与熔化/凝固或细丝形成相反(例如，在相变存储设备中)。在若干实施例中的任何一个中，可以理解例如在CES元件中在相对导电状态与相对绝缘状态之间，和/或在第一阻抗状态与第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对低阻抗状态”和/或“金属状态”
可以是可互换的，和/或有时可以称为“相对导电/低阻抗状态”。类似地，术语“相对绝缘状态”和“相对高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/高阻抗状态”。
关联电子材料在相对绝缘/高阻抗状态与相对导电/低阻抗状态之间的量子力学转变可以根据莫脱转变(Mott transition)来理解，其中相对导电/低阻抗状态与绝缘/高阻抗状态基本上不相似。根据莫脱转变，如果发生莫脱转变条件，则材料可以从相对绝缘/高阻抗状态过渡(例如，开启)到相对导电/低阻抗状态。莫脱标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径(Bohr radius)。如果达到阈值载流子浓度，使得满足莫脱标准，则认为发生莫脱转变。响应于发生莫脱转变，CES元件的状态从相对高电阻/高电容状态(例如，绝缘/高阻抗状态)变为与高电阻/高电容状态基本上不相似的相对低电阻/低电容状态(例如，导电/低阻抗状态)。
可以通过电子的定位来控制莫脱转变。如果载流子(比如电子)被定域(localized)，则认为载流子之间的强库仑相互作用使形成在CES元件内的CEM的带分开以产生相对绝缘(相对高阻抗)状态。如果电子不再被定域，则弱的库仑相互作用可能占主导地位，这可能导致清除带分裂，这继而可以引起与相对高阻抗状态基本上不相似的金属(导电)带(相对低阻抗状态)。
此外，在实施例中，除了电阻的变化之外，从相对绝缘/高阻抗状态过渡到基本上不相似且相对导电/低阻抗状态可以引起电容的变化。例如，CES元件可以表现出可变电阻连同可变电容的特性。换句话说，CES元件的阻抗特性可包括电阻和电容分量。例如，在金属状态下，CES元件可以包括可以接近零的相对低的电场，因此可以表现出基本上低的电容(其同样可以接近零)。
类似地，在相对绝缘/高阻抗状态下(这可能是由高密度的晶界或相关电子引起)，外部电场可能能够穿透CES元件，并且因此，CES元件可以至少部分地基于存储在CEM内的附加电荷而包括高电容。因此，例如，至少在特定实施例中，在CES元件中从相对绝缘/高阻抗状态到基本上不相似且相对导电/低阻抗状态的转变可以导致电阻和电容两者的变化。这种转变可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在本公开的实施例的特定实施方式中，存储元件可以包括：与CES元件串联耦合的导电元件；写入驱动器电路，用于至少部分地基于提供给CES元件的信号将CES元件置于第一电阻状态或第二电阻状态，其中，CES元件在第二电阻状态下的电阻高于在第一电阻状态下的电阻；以及读取电路，用于感测存储单元的状态并提供与感测到的存储单元状态相对应的电信号。CES在第二存储单元状态下的电阻可以比在第二存储单元状态下的电阻大约100倍。在特定实施方式中，CES元件可以响应于CES元件的大部分体积中的莫特转变来切换电阻状态。CES器件可以包含选自由铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌(可能与阳离子有关，比如氧或其他类型的配体)组成的组的材料或它们的组合。
在实施方式中，CES元件可以包含元素周期表中的一个或多个“d区”元素，诸如过渡金属、过渡金属化合物、一种或多种过渡金属氧化物(TMO)。CES元件还可以利用以下各项来实现：元素周期表中的一个或多个“f区”元素，诸如稀土元素，稀土元素的氧化物，包含一种或多种稀土过渡金属、钙钛矿、钇和/或镱的氧化物，或例如包含元素周期表的镧系或锕系金属的任何其他化合物，并且所要求保护的主题在此方面不受范围限制。因此，在实施例中，形成CES元件的CEM可包含一种或多种d区元素的氧化物和/或一种或多种f区元素的氧化物，其原子浓度为至少85.0％的，例如，CEM的形成CES元件的剩余部分包含掺杂剂，例如碳或氮。因此，在本文中，如本文所用，d区元素是指包含以下各项的元素：钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、钌(Rf)、(Db)、(Sg)、(Bh)、(Hs)、(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)或它们的任何组合。同样在此上下文中，由元素周期表的“f区”元素形成或包含元素周期表的“f区”元素的CES元件是指包含元素周期表的f区中的金属或金属氧化物的CES元件，“f区”元素包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、锕(Ac)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锫(Bk)、锎(Cf)、锿(Es)、镄(Fm)、钔(Md)、锘(No)或铹(Lr)或它们的任何组合。
在特定实施例中，CES元件可以形成为相关电子随机存取存储器(CERAM)设备。在这种情况下，CERAM设备包括一种材料，该材料可以至少部分地基于材料的至少一部分利用量子力学莫脱转变在导电状态和绝缘状态之间的跃迁而在多个预定的可检测存储状态之间或之中过渡。在此上下文中，“存储器状态”是指存储设备的指示值、符号、参数或条件的可检测状态，仅提供一些示例。在一个特定实施方式中，如下所述，可以至少部分地基于在读取操作中在存储设备的端子上检测到的信号来检测存储设备的存储状态。在另一特定实施方式中，如下所述，可以通过在“写入操作”中跨存储设备的端子施加一个或多个信号，将存储设备置于特定存储状态以表示或存储特定值、符号或参数。
在特定实施例方式中，CES元件可以包括夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，材料可以在前述的导电和绝缘存储状态之间过渡。如以下特定示例实施方式中所述，可以通过在两端施加具有电压VRESET和电流IRESET的第一编程信号，将夹在导电端子之间的CES元件的材料置于绝缘或高阻抗的存储状态，或通过在具有电压VSET和电流ISET的端子上施加第二编程信号而将CES元件的材料置于导电或低阻抗存储状态。在此上下文中，应当理解，诸如“导电或低阻抗”存储状态和“绝缘或高阻抗”存储状态的术语是相对术语，并且不特定于阻抗或电导的任何特定量或值。例如，在一个实施例中，当存储设备过渡到被称为绝缘或高阻抗存储状态的第一存储状态时，该存储设备比处于第二存储状态(被称为导电或低阻抗存储状态)的存储器件的导电性低(或更具绝缘性)。
在特定实施方式中，CERAM存储器单元可以包括形成在半导体上的金属/CEM/金属(M/CEM/M)堆叠。这样的M/CEM/M堆叠可以例如形成在二极管上。在示例实施方式中，这种二极管可以选自结二极管和肖特基二极管。在本文中，应理解“金属”是指导体，即，任何起金属作用的材料，例如包括多晶硅或掺杂的半导体。
图1A是根据实施例100的关联电子开关(CES)元件的电压对电流密度的图形表示。至少部分地基于施加到CES元件的端子的电压(例如，在写入操作中)，CES元件可以被置于导电状态或绝缘状态。例如，施加电压VSET和电流密度JSET可以使CES元件处于导电存储状态，并且施加电压VRESET和电流密度JRESET可以使CES元件处于绝缘存储状态。将CES元件置于绝缘状态或导电存储状态后，可以通过施加电压VREAD(例如，在读取操作中)并检测CERAM元件的端子处的电流或电流密度来检测CES元件的特定状态。
根据图1A，如果施加足够电平的电压信号(例如，超过分带电位(band-splittingpotential))并且满足上述莫脱条件(例如，注入的电子空穴的数量与开关区域中的电子数量相当)，CES元件可以从相对低阻抗状态过渡到相对高阻抗状态。这可以对应于图1A的电压对电流密度分布的点108。在该点处或适当地在该点附近，电子不再被屏蔽并且变得被定域在包含CEM的金属离子附近。该相关性可以导致可以用于分离带以形成相对高阻抗材料的强电子-电子相互作用电位。如果CES元件包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。在某些实施例中，以施加在CES元件的端子两端的阈值电位注入电子的阈值电流可以执行“设置”操作，该操作将CES元件置于低阻抗状态。在低阻抗状态下，电子的增加可能会屏蔽进入的电子并消除电子的定域，这可能会使分带电位崩溃，从而引起低阻抗状态。
根据实施例，CES元件中的电流可以通过外部施加的“顺应”条件来控制，该“顺应”条件可以至少部分地基于所施加的外部电流来确定，外部电流在将CES元件置于相对高阻抗状态的操作期间会受到限制。在一些实施例中，该外部施加的顺应电流还可以为随后的重置操作设置电流密度的条件，以将CES元件置于相对高阻抗状态。如图1A的特定实施方式中所示，可以在点116处的写入操作期间施加以将CES元件置于相对低阻抗状态的电流密度JCOMP可以确定在随后的操作中将CES元件置于高阻抗状态的顺应条件。如图1A所示，随后可以通过在点108的电压VRESET下施加电流密度JRESET≥JCOMP以将CES元件置于高阻抗状态，在该点处外部施加JCOMP。
因此，顺应条件可以确定CES器件中将被空穴“捕获”以用于莫特跃迁的电子数量。换句话讲，在写入操作中施加以将CES器件置于导电存储状态的电流可以确定多个空穴要被注入到CES器件中，以便随后使CES器件过渡到绝缘存储状态。
如上所述，响应于点108处的莫脱转变，可以发生重置条件。如上所述，这种莫脱转变可以在CES元件中产生这样一种条件：电子浓度n近似等于或变成至少相当于电子空穴浓度p。这种条件可以基本上根据表达式(1)建模如下：
在表达式1中，λTF对应于托马斯费米屏蔽长度(Thomas Fermi screeninglength)，并且C是常数。
根据实施例，响应于从施加在CES元件的端子上的电压信号注入空穴，可以存在图1A中所示的电压与电流密度曲线的区域104中的电流或电流密度。这里，当在CES元件的端子之间施加阈值电压VMI时，空穴的注入可以满足用于在电流IMI处的低阻抗状态到高阻抗状态转变(被称为类似莫脱转变)的莫脱转变标准。这可以基本上根据表达式(2)建模如下：
其中Q(VMI)对应于注入载流子(空穴或电子)并且是施加电压的函数。注入电子和/或空穴以实现莫脱转变可以在带之间并且响应于阈值电压VMI和阈值电流IMI而发生。通过使电子浓度n等于电荷浓度以根据表达式(1)通过表达式(2)中的IMI注入的空穴来引起莫脱转变，这种阈值电压VMI对托马斯费米屏蔽长度λTF的依赖性可以基本上根据表达式(3)建模如下：
其中ACEM是CES元件的横截面面积；并且JRESET(VMI)可以表示在阈值电压VMI下通过CES元件施加到CES元件上的电流密度，这可能会使CES元件处于高阻抗或绝缘状态。
根据实施例，图1A和本文中的其他附图中表征的CES元件的CEM器件可以包括任何过渡金属氧化物(TMO)(比如钙钛矿)、莫脱绝缘体、电荷交换绝缘体和安德森无序绝缘体。在特定实施方式中，CES元件可以由开关材料形成，比如氧化镍、氧化钴、氧化铁、氧化钇、氧化钇钛和钙钛矿，例如铬掺杂的钛酸锶、钛酸镧和锰酸盐族，包括锰酸镨钙和镧锰酸镧，仅举几个示例。特别地，与具有不完整“d”和“f”轨道电子层的元件结合的氧化物(诸如如上所述的氧化物)可以包括足够的阻抗转换特性以用于CES元件。在不背离所要求保护的主题的情况下，其他实施方式可以使用其他过渡金属化合物。
图1A和本文中的其他附图中表征的CES元件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可以掺杂有非本征配体，诸如羰基(CO)，非本征配体可以建立和/或稳定可变阻抗特性和/或引起P型操作，其中在CES元件内形成的CEM可以在低阻抗状态下更具导电性(例如图1A的区域104)。因此，在另一特定示例中，掺杂有非本征配体的NiO可以表示为NiO：Lx，其中Lx可以指示配体元素或化合物，并且x可以指示一个单元的NiO的配体的多个单元。可以简单地通过平衡化合价来确定用于任何特定配体以及配体与NiO或与任何其他过渡金属化合物的任何特定组合的x值。除羰基外，其他可以在低阻抗状态下引起或增强导电性的掺杂剂配体可以包括：亚硝酰基(NO)、三苯膦(PPH3)、菲咯啉(C12H8N2)、联吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)等。
在将CES过渡为导电存储状态时，由于已经注入足够的电子并且CES器件两端的电势克服了临界开关电势(例如VSET)，注入的电子开始屏蔽和解域双占据电子，以逆转歧化反应并关闭带隙。可以根据表达式(4)来表达用于在使得能够过渡到导电存储状态的临界电压VIM下使CES过渡到导电存储状态的电流密度JSET(VIM)：
Q(VIM)＝qn(VIM)
其中aB对应于玻尔半径。
根据实施例，用于在读取操作中检测CES器件的存储器状态的“读取窗口”102可以被设置为当CES器件处于绝缘状态时的图1A的曲线图的部分106与当CES器件在读取电压VREAD下处于导电状态时的图1A的区域104之间的差异。在特定实施方式中，读取窗口102可以用于确定构成CES器件的材料的托马斯·费米(Thomas Fermi)屏蔽长度λTF。例如，在电压VRESET下，电流密度JRESET和JSET可以根据表达式(5)与如下相关：
在另一个实施例中，用于在写入操作中将CES器件置于绝缘或导电存储器状态的“写入窗口”110可以被设置为VRESET(在JRESET处)和VSET(在JSET处)之间的差值。建立|VSET|>|VRESET|使得允许在导电状态和绝缘状态之间切换。VRESET可近似于由相关引起的分带电位，而VSET可近似于分带电位的两倍。在特定实施方式中，写入窗口110的大小可以至少部分地由CES器件的材料和掺杂来确定。
CES元件中从高电阻/电容到低电阻/电容的过渡可以由CES元件的奇异阻抗表示。图1B是CES开关元件的等效电路的实施例150的图示。如前所述，CEM开关、基于CEM的二极管、CERAM存储器的CES元件或利用一种或多种相关电子材料的其他类型的设备可以包括可变或复阻抗设备，该可变或复阻抗设备可以包括可变电阻和可变电容的特性。换句话说，如果在器件端子122和130之间测量，CES可变阻抗元件(诸如包含金属电极160、CEM 170和导电覆盖层180的设备)的阻抗特性可以至少部分地取决于器件的电阻和电容特性。在实施例中，用于可变阻抗器件的等效电路可以包括与可变电容器并联(比如可变电容器128)的可变电阻器(比如可变电阻器126)。当然，尽管可变电阻器126和可变电容器128在图1B中被描绘为包括分立元件，但是可变阻抗器件(比如实施例150的器件)可以包括基本上同质的CEM，并且所要求保护的主题在这方面不受限制。
下面的表1描绘了示例的可变阻抗器件的示例的真值表，比如实施例150的器件。
电阻 电容 阻抗
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)～0 Zlow(Vapplied)
表1-关联电子开关真值表
在实施例中，表1显示了可变阻抗器件(比如，实施例150的器件)的电阻可以至少部分地基于施加在CES元件上的电压在低阻抗状态与基本上不相似的高阻抗状态之间变换。在实施例中，例如，在低阻抗状态下呈现的阻抗包括大约在比在高阻抗状态下呈现的阻抗低10.0到100,000.0倍的范围内的值。在其他实施例中，例如，在低阻抗状态下呈现的阻抗包括大约在比在高阻抗状态下呈现的阻抗低5.0到10.0倍的范围内的值。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(比如实施例150的器件)的电容可以在低电容状态(在示例实施例中，其可以包括近似零或非常小的电容)与高电容状态(至少部分地是施加在CES元件上的电压的函数)。
图2是根据实施例的包括CES元件的位单元电路的示意图。在本上下文中，本文所指的“位单元”或“位单元电路”包括能够将值、符号或参数表示为状态的电路或电路的一部分。例如，位单元可以包括能够将值、符号或参数表示为存储设备的存储状态的一个或多个存储设备。在特定实施方式中，位单元可以将值、符号或参数表示为单个位或多个位。
根据实施例，来自具有电压VBC的预充电位线的读取信号可以在读取操作中以VREAD＝VBC-VFET的方式在CES元件210上施加电压，其中VFET是FET 205上的电压降。例如，VREAD可以包括大约在0.15V至0.4V范围内的电压。然而，应当注意，这仅仅是为了说明特定实施例的各个方面而提供的示例的工作电压，并且所要求保护的主题在这一方面不受限制。在图2的特定实施方式中，FET 205被配置为NFET。在替代实施例中，FET 205可以被配置为PFET。
在一个实施方式中，CES元件210可以被CERAM设备或其他类型的非易失性存储设备用作能够维持阻抗状态的位单元中的设备的特定示例。但是，应该理解，这些仅仅是示例实施方式。例如，应当认识到，适于非易失性存储设备或CERAM设备以外的目的的CES元件可以用于在随后的读操作中可检测到的写入操作中存储特定的阻抗状态(例如，导电或低阻抗存储状态或绝缘或高阻抗存储状态)，并且所要求保护的主题不限于CERAM或其他类型的非易失性存储设备的实施方式。
根据实施例，可以基于施加到位线的特定电压和电流来改变或确定位单元中的CES元件的阻抗状态。在此上下文中，“位线”包括导体，该导体能够在写入操作期间耦合到存储元件的至少一个端子以传输改变存储元件的存储状态的编程信号，或在读取操作期间发送指示存储元件当前存储状态的信号。例如，向具有电压VRESET和足够的电流IRESET的位线BL提供信号可以将实施例200的位单元的CES元件210置于绝缘或高阻抗存储状态。同样，向具有电压VSET和足够的电流ISET的位线BL提供信号可以将CES元件210置于导电或低阻抗存储状态。
在特定实施例中，写入操作被描述为通过向存储器件的端子施加“编程信号”而将存储器件(诸如CES元件)置于多个阻抗状态中的特定阻抗状态的特定过程。预定的阻抗状态中的特定阻抗状态可以对应于要施加到存储设备的特定电压电平(例如，VSET和VRESET)。类似地，特定的预定阻抗状态可以对应于要施加到存储设备的特定电流水平(例如，ISET和IRESET)。因此，在特定实施例中，在写入操作中将CES器件置于特定阻抗状态的编程信号可以被控制为具有与特定阻抗状态相对应的特定电压电平和电流电平。
在本文中，“导电元件”包括能够允许电流在例如输入节点和输出节点之间通过的电路元件。在特定实施方式中，导电元件可以至少部分地基于特定条件来改变允许在节点之间通过的电流。本文描述的特定实施方式采用FET作为导电元件，以至少部分地基于施加到栅极端子(VGS)上的电压来允许电流在源极端子和漏极端子之间通过。然而，应该理解，其他类型的设备(诸如双极晶体管、二极管、可变电阻器等)可以用作导电元件，并且所要求保护的主题在这方面不受限制。在本文中，具有第一和第二端子的导电元件可以通过在第一和第二端子之间提供导电路径来“耦合”第一和第二端子，其中导电路径包括对于特定信号小的或可忽略的阻抗。在一个特定示例实施方式中，导电元件可以至少部分地基于提供给导电元件的第三端子的信号(例如，基于施加到第三端子的电压或电流)来改变第一端子与第二端子之间的阻抗。在一个实施例中，导电元件可以“闭合”或至少部分闭合，从而响应于在第三端子上提供的信号而电耦合第一端子和第二端子。同样，导电元件可以响应于在第三端子上提供的不同信号而“断开”，从而使第一端子和第二端子解耦。在一个实施例中，处于断开状态的导电元件可以通过去除或破坏电路的第一和第二部分之间的导电路径来使电路的第一部分与电路的第二部分解耦或甚至隔离。在另一个实施例中，导电元件可以基于提供给第三端子的信号在断开、部分闭合和闭合状态之间改变第一和第二端子之间的阻抗。
在读取操作的特定实施方式中，响应于字线WL上的电压信号，图2的位单元电路的位线BL可以通过第一导电元件耦合至CES元件的端子。在此上下文中，“字线”包括导体，该导体用于传输信号以选择要在读取操作或写入操作中访问的特定位单元或一组位单元。在特定示例实施方式中，字线上的信号的电压可以升高或降低以选择或取消选择要在读取或写入操作期间耦合到对应位线或位线组的特定位单元或位单元组。然而，应当理解，这仅是字线的示例，并且所要求保护的主题在这方面不受限制。
在图2的特定实施例的一个方面，CES元件210可以在第一端子(N)处耦合到FET205并且在第二端子处耦合到位线BL。响应于施加到FET 205的栅极端子的字线电压，FET205可以在读取或写入操作期间将CES元件210的第一端子耦合至电压源VS。在写入操作中，位线BL可以被偏置以在CES元件210的第一和第二端子上施加适当的电压(例如，如图1A所示的VSET或VRESET)和电流(例如，如图1A所示的ISET或IRESET)以将元件置于所需的阻抗状态，或在读取操作中施加适当的电压(例如，关于图1A描述的VREAD)以检测CES元件210的阻抗状态。在此特定示例实施方式中，BL1可耦合到写入驱动器电路250，该写入驱动器电路可操作以控制实施例200的位单元的电压。
如上所述，写入电路可以在写入操作中至少部分地基于写入操作是将CES元件210置于导电或低阻抗存储状态(例如，在设置操作中)还是绝缘或高阻抗存储状态(例如，在重置操作中)来独立地控制施加到CES元件210的信号的电压和电流。例如，并且如图1A所示，对于将CES元件210置于导电或低阻抗存储状态的写入操作，可以施加具有电压VSET和电流ISET的信号。同样，对于将CES元件210置于绝缘或高阻抗状态的写入操作，可以施加具有电压VRESET和电流IRESET的信号。同样如图1A所示，电压VSET可以具有比电压VRESET大的幅值，而电流ISET(如图1A中的JSET所示)可以具有比电流IRESET(如图1A的JRESET所示)小的幅值。在特定实施方式中，写入电路(未示出)可以独立地控制电压和电流以将信号提供给位线，以将非易失性存储器件置于导电或低阻抗存储状态或置于绝缘或高阻抗状态。
在图2的实施例中，例如，为了检测在CES元件210的读取操作期间的阻抗状态，FET205可以将电压源VS和/或其他外围读取电路耦合到节点N，以在CES元件210的第一和第二端子之间施加读取电压VREAD。当施加读取电压VREAD时，然后可以感测流过位线BL到VS(例如，流过FET 205)的电流。可以经由图2中未示出的感测放大器来执行这种感测，以检测CES元件210的阻抗状态。根据实施例，在读取操作期间流过CES元件210的端子的电流的大小可以被限制为小于IRESET的大小(对应于图1A中的JRESET)。这可以防止在读取操作期间处于导电或低阻抗存储状态的CES元件210的当前状态意外地过渡到绝缘或高阻抗存储状态。
图3是示出根据实施例300的叠加在位单元的电压对电流特性上的负载线的图形表示。因此，对于示例导电元件，诸如实施例200(图2)的位单元的FET 205，示出了针对约1.2V的VGS值和约0.6V的VGS值的特征电流曲线。应当注意，VGS的这些值仅出于说明的目的，并且所要求保护的主题不限于VGS的任何特定值。另外，应该指出，大量特征电流曲线可能用于导电元件，诸如实施例200的位单元的FET 205，要求保护的主题在这方面不受限制。在实施例300中，VGS可以对应于字线电压，如参考图2的实施例200的位单元所描述的。
图3还指示了负载线305、310、315和320。在图3中，通过存在与导电元件串联耦合的CES元件210，负载线305、310、315和320对应于对导电元件(诸如实施例200的位单元的FET 205)的约束。在实施例300中，负载线305和310对应于在CES元件210被置于相对导电/低阻抗状态时流过导电元件(例如，FET205)的电流的约束。负载线315和320对应于在CES元件210被置于相对绝缘/高阻抗状态时流过导电元件(例如，FET 205)的电流的约束。可以理解，负载线305、310、315和320被描绘为直线，因此指示代表“理想”线性电阻器的电流和电压之间的线性关系。然而，在实施例中，CES元件(例如CES元件210)可以包括非线性电流/电压特性。因此，在特定实施例中遇到的实际负载线可以包括偶尔变化的斜率、曲线、拐点等的线。
如图3所示，点302位于约1.2V的VGS的特征电流曲线与负载线310的交点处。此外，点304位于0.6-0.7V范围内的VGS的特征电流曲线与负载线305的交点。此外，点306位于约1.2V的VGS的特征电流曲线与负载线305的交点。因此，点302、304和306表示例如位单元(VBC)(诸如在实施例200的位单元)上的电压和例如通过位单元(IBC)的电流的允许值。但是，应该注意的是，例如对于VGS等于0.8V、0.9V等(未在图3中显示)，并且对于与VBC的附加值对应的负载线(诸如对于等于0.8V、0.9V等的VBC)(也未在图3中示出)，VGS的特性电流曲线的其他相交点也是可行的，并且所要求保护的主题在这方面不受限制。因此，要求保护的主题旨在涵盖所有负载线，这些负载线示出了施加在耦合到CES元件的导电元件上的约束。
在(图3的)实施例300中，为了执行CES元件的重置操作，诸如图2的CES元件210，VGS可以首先固定为约1.2V的值，并且VBC可以从参考电压(诸如约0.0V)增加到重置电压(诸如约0.6V(VRST))。在这些条件下，如果CES元件210在相对较低的阻抗/导体状态下工作，则负载线310的斜率可以包括近似于(-1/RLO)的值，其中RLO对应于CES元件210的电阻值。参照图3，在相对较低的VBC值(例如，小于约0.6V)的条件下，可以允许电流IRST流过CES元件210。在特定实施例中，IRST·可包括比ICOMP(IRST≈1.2*ICOMP)大约20.0％的值，而VBC不超过约0.6V的值。因此，为了执行CES元件210的重置操作，从ICOMP到IRST的电流的增加可以表示通过CES元件210的电流的适度和可行的增加。
如图3所示，随着VBC的增加，导致CES元件210两端的电压接近约0.6V，CES元件210可经历类似莫脱转变，其中CES元件从相对导电/低阻抗状态转变为相对绝缘/高阻抗状态，如指示图3中的重置操作的箭头330所示。响应于CES元件210被置于相对绝缘/高阻抗状态，诸如根据负载线320可以显著减小通过CES元件的电流，该负载线可以包括(-1/RHI)的斜率，其中RHI对应于CES元件210的电阻值。应当注意，所要求保护的主题旨在涵盖所有负载线，这些负载线图示了施加在耦合至CES元件的导电元件上的约束，诸如具有-1/RLO和-1/RHI斜率的任何其他负载线。
随着VBC进一步增加，以便在CES元件210两端产生接近1.2V的电压，CES元件210可能会经历类似莫脱的过渡，其中CES元件从相对绝缘/高阻抗状态过渡到相对导电/低阻抗状态，如箭头335所示。随着VBC在发生类似莫特转变之后减小，通过CES元件210的电流可以例如遵循等于约0.6V的VGS的轮廓减小。
在特定实施例中，在CES元件210经历类似莫脱转变(诸如从相对绝缘/高阻抗状态到相对导电/低阻抗的)之前(假设箭头335指示设置操作)，VGS可以从约1.2V的电压降低到约0.6V的电压。在某些实施例中，这种VGS的降低可以以有利地抑制通过CES元件的电流接近点306的方式减少通过CES元件210的电流(IBC＝I2HIGH)。在实施例中，当VGS被设置为等于约1.2V的电压时，诸如通过抑制大于ICOMP的电流来抑制CES元件210接近点306。在某些实施例中，例如，通过对VGS施加控制来抑制电流接近点306可以防范以下情况：用于CES元件的顺应电流被设置为在重置操作期间可能难以克服的水平。为了说明，参考图3，如果将VGS设置为约1.2V的电压，而将VBC设置为VSET(约1.2V)，则可以允许相当高的顺应电流(I2HIGH)流过CES元件210。因此，至少在特定实施例中，为了重置通过CES元件210的顺应电流，可能需要甚至大于I2HIGH的电流。然而，至少在某些实施例中，可能难以实现大于I2HIGH的电流。
因此，在特定实施例中，通过将VGS减小或降低到约0.6V，同时在CES元件两端的电压被增加到等于多达约1.2V，可以将CES元件的顺应电流设置为相对较低的值，诸如ICOMP。因此，在VBC被设置为等于约0.6V的同时，重置CES元件，而将VGS设置为等于约1.2V仅会引起通过CES元件的电流(IRST)的适度增加。但是，相比之下，如果将VGS设置为等于较高的电压，诸如等于约1.2V的电压，而CES元件两端的电压(例如VBC)被设置为约1.2V，则可能会发生莫特转变(如箭头335所示)并且CES元件的顺应电流可以被设置为较高的值，诸如I2HIGH。因此，重置CES元件的顺应电流可能需要高于I2HIGH的电流，这至少在特定实施例中可能难以或无法提供。
图4是根据实施例400的可从单个字线电压选择用于写入操作的位单元的示意图。在实施例400中，施加到FET 205的栅极端子上的升高字线电压WL操作以在读取或写入操作期间将位单元200A和200B的CES元件耦合到公共电源电压(VS)。在特定实施方式中，公共电源电压VS被耦合到与字线电压WL耦合的位单元200A、200B、200C、200D等的多个CES元件(例如，所有CES元件)的第一端子。在本上下文中，“源电压”包括维持在电路中的节点处的特定电压电平，诸如电压“接地”。在实施方式中，可以通过特定的电路或电源来维持电源电压。为简单起见，图4仅示出耦合到字线电压WL的两个位单元200A和200B。然而，应当理解，字线电压WL可以耦合到大量位单元，这些位单元将公共电源电压VS耦合到包括位单元200A、200B等的CES元件的相应的第一端子。
位单元200A的CES元件的第二端子可以例如耦合到一个或多个写入驱动器电路，诸如图2的写入驱动器电路250。根据一个实施例，能够耦合到公共电源电压VS并响应于字线电压WL的位单元(诸如位单元200A、200B以及其他位单元)可以在写入操作中同时访问以将各个位单元置于特定的高/低阻抗状态。如上所述，至少部分地基于要在位单元中表示或表达的一个或多个特定值，可以访问各个位单元以进行设置或重置操作。为了将能够响应于字线电压WL而耦合到公共电源电压VS的各个位单元置于第一或第二阻抗状态，可以在单个两阶段时钟周期的两个阶段中同时访问位单元200A和200B以及其他位单元：第一时钟阶段可以将第一组选定的位单元置于高阻抗或绝缘状态，诸如在重置操作期间，并且第二时钟阶段用于将第二组选定的位单元(与第一组选定的位单元不同)置于低阻抗或导通状态，诸如在设置操作期间。然而，应当理解，在不背离所要求保护的主题的情况下可以以相反的顺序执行在第一和第二时钟阶段中执行的动作。例如，单个两相时钟周期的阶段可以代替地将第一组选定的位单元置于低阻抗或导电状态(例如，设置操作)；并且第二时钟阶段用于将第二组选定的位单元(与第一组选定的位单元不同)置于高阻抗或绝缘状态。根据实施例，第一组选定的位单元和第二组选定的位单元可以包括或可以不包括能够响应于字线电压WL而耦合到公共电源电压VS的位单元的互斥和穷举完整部分。
在特定实施例中，可以诸如通过图2的写入驱动器电路250来修改字线电压WL，以控制FET 205或与CES元件210串联的其他类型的导电元件的状态。因此，有时，写入驱动器电路250可以提供相对于公共电源电压VS约为0.0V的字线电压，以便将FET 205置于断开状态，其中可忽略不计的小电流至多被允许流经FET 205。因此，可以维持CES元件210的当前状态，诸如相对绝缘/高阻抗状态或相对导电/低阻抗状态。
在其他时间，写入驱动器电路250可以提供相对于公共电源电压VS约为0.6V的字线电压，以便将FET 205置于部分闭合状态，以允许超过可忽略不计的电流流过FET 205。在本上下文中，导电元件可以被置于如本文所指的“部分闭合状态”，在特定(例如适当偏压)条件下以允许至少一个幅值大于可忽略电流的电流来执行特定电路功能，但在闭合状态下(例如，在不同的偏压条件下)，则基本上小于通过导电元件的最大电流幅值。在实施方式的示例中，在处于部分闭合状态时，FET 205可以对CES元件210执行设置操作(如图3的点304所示)。另外在其他时间，写入驱动器250可以提供相对于公共电源电压VS约为1.2V的字线电压，以便将FET 205置于闭合状态。在闭合状态时，FET 205可以对CES元件210执行重置操作(如图3的点302所示)。
图5是示出根据实施例500的在位单元中施加到CES器件的信号的时序的信号时序图；在特定示例实施方式中，位单元可以是能够响应于耦合至字线电压WL的电压信号而耦合至公共电源电压VS的多个位单元之一，诸如参考图4的位单元200A和200B所描述的。在单个两相时钟周期的第一阶段(时钟阶段1)中，第一组选定的位单元(例如，在位单元200A、200B、200C、200D等中)可以诸如响应于第一组所选位单元的重置操作而被置于高阻抗/绝缘状态。在单个两相时钟周期的第二阶段(时钟阶段2)中，第二组选定的位单元(例如，与第一组选定的位单元不同)可以诸如在第二组所选位单元的设置操作中被置于低阻抗或导电状态。可以看出，对于能够耦合到公共电源电压VS并响应字线电压WL的位单元，字线电压WL可以在单个时钟周期的第一阶段被维持在第一电压，并在单个时钟周期的第二阶段降低到第二电压。在实施例(诸如图5的实施例)中，诸如在时钟阶段1期间(VGS等于大约1.2V)，将字线电压WL维持在第一电压可以将导电元件置于至少部分或完全闭合的状态。诸如在时钟阶段2期间(VGS等于约0.6V，如图5所示)，将字线电压WL维持在第二电压可以将导电元件置于至少部分闭合的状态。图5的位线BL可以至少部分地基于是否将位单元的CES元件置于高阻抗或绝缘状态、置于低阻抗或导电状态还是保持在当前的阻抗状态而在第一阶段(时钟阶段1)期间或在第二阶段(时钟阶段2)期间耦合到特定的位单元和特定的电压。
在图5的特定示例中，可以在时钟阶段1和2中访问能够响应于字线电压WL而耦合到公共电源电压VS的位单元。在开始时钟阶段1之前，如图5的左侧所示，可以将字线电压WL设置或耦合到参考电压，诸如约0.0V的电压。因此，可以将导电元件(诸如图4的FET 205)置于打开状态，在该状态下，仅允许很小或可忽略的电流(最多)流过位单元200A、200B、200C、200D等。因此，在这样的条件下，耦合到位线BL0和BL1的电压将不太可能引起一个或多个CES元件210的阻抗状态的改变。同样如图5的左侧所示，公共电源电压VS可以保持在参考电压，例如0.0V。
在一个示例中，为了执行位单元200A的重置操作(诸如在时钟阶段1)，施加到位线BL1上的电压可以被维持在与公共电源电压VS相同或近似相同的电压，因此，对应于在耦合至位线BL1的CES元件的两个端子上施加的0.0V。因此，位单元200B的CES元件210的阻抗状态可以保持不变。同样在时钟阶段1，施加到位线BL0的电压可以升高以接近电压，在该电压处，位单元200A的CES元件210能够经历重置操作，诸如等于约0.6V的值(如参考图3所描述的)。为了在时钟阶段1完成位单元200A的CES元件210的重置操作，字线电压WL(对应于图3的VGS)可以被设置为等于约1.2V，以将导电元件(例如，FET 205)置于闭合或至少部分闭合状态。因此，再次参考图3，可能发生从CES元件的相对低阻抗/导电状态到相对高阻抗/绝缘状态的过渡(例如，如图3中的箭头330所示的重置操作)。
在时钟阶段2中，公共电源电压VS可以被维持在参考电压，例如0.0V。如参考图3所述，施加到位线BL1的电压可以被升高到接近CES元件能够进行设置操作的电压，该电压可以对应于等于约1.2V的VBC。为了完成BL1的设置操作，可以将字线电压WL(例如，图3的VGS)减小到等于约0.6V，以将导电元件(例如，FET 205)置于部分闭合状态。因此，如参考图3所描述的，字线电压WL从约1.2V到约0.6V的这种减小在BL1被设置为约1.2V时抑制顺应电流(诸如CES的顺应电流)流过CES元件。因此，可以避免重置CES元件的顺应电流可能需要高于I2HIGH的电流的情况，可能难以供应或无法供应该电流。
响应于操作和时钟阶段1，其中BL0的CES元件210被设置为相对绝缘/高阻抗状态，可以将约0.0V至约0.6V之间的任何值施加到BL0以将BL0的CES元件210保持在相对高的阻抗/绝缘状态。在实施例中，响应于BL0被置于相对绝缘/高阻抗状态，保持低于约0.6V的施加的电压(例如)的大小不足以将耦合到BL0的CES元件210从相对导电/低阻抗状态转变为相对绝缘/高阻抗状态。
因此，如相对于图4和图5所示和所述，位单元200A和200B的导电元件(例如，FET205)可以在发生在时钟阶段1和2的重置和设置操作期间连续地被置于至少部分闭合的状态。对于图5的示例，在第一时钟阶段，将字线电压WL升高到等于约1.2V在将参考电压施加到VS上时引起位单元200A和200B的FET 205的闭合状态。在第二时钟阶段，将字线电压WL降低到等于约0.6V在将参考电压施加到VS上时引起位单元200A和200B的FET 205的部分闭合状态。如可以观察到的，在控制对位单元200的访问的时钟信号的单个时钟周期中，在时钟阶段1和2期间将FET 205维持在至少部分闭合的状态可以使得能够执行时钟阶段1和2，并且因此在阶段1和2中执行写入操作。
图6是根据实施例600的可选择用于写入操作的位单元的布置的示意图。在图6中，VSN的公共电源电压(VS)节点(诸如VS0，VS1，...)被示为耦合到一行位单元。例如，VS0被示为耦合到位单元200i和200A。另外，VS1被示为跨过位单元200j和200B。此外，VSN被示为耦合到200z和200N。同样地，字线被示出为提供跨过多个位单元的访问，诸如耦合到位单元200i和200A的导电元件的栅极的WL0。另外，WL1被示为耦合到位单元200j和200B的导电元件的栅极，而WLN被示为耦合到位单元200z和200N的导电元件的栅极。同样在图6中示出，BL0和BL1被示出为在垂直方向上提供访问，诸如BL0提供对位单元200i、200j和200z的访问。类似地，BL1被示为提供对位单元200A、200B和200N的访问。
图7是根据实施例700的可选择用于写入操作的位单元的布置的示意图。在实施例700中，与图6的VS节点的水平布置相反，位单元被示为由在垂直方向上提供访问的VS节点组织而成。因此，VS0提供对位单元200i、200j和200z的访问，而VS0提供对位单元200A、200B和200C的访问。如图7中所示，BL0和BL1以及WL0和WL1被示出为在水平方向上提供访问。
图8是示出根据实施例800的施加到位单元的布置上的信号的时序的信号时序图。实施例800可以适用于对于实施例700(图7)的写入操作可选的位单元的布置，尽管所要求保护的主题不限于位单元的任何特定的布置。实施例800的时序图可用于执行位单元200i、200j...200z的重置操作(例如，相对高的阻抗/绝缘状态)，并且执行位单元200A、200B至200Z的设置操作(例如，相对低的阻抗/导电状态)。应当注意，可以利用时钟周期的单个相位来执行前述第二重置操作。
从图8的下部开始，VS1可以从参考电压被升高到等于约0.6V的值，而VS0保持在参考电压。在VS1和VS0的这些电压条件下，与实施例700的一行布置相对应的字线(例如WL0)被升高到约1.2V的值，以产生位单元200i和200A的导电元件的至少部分闭合或完全闭合的状态。因此，在BL0升高到约0.6V并且VS0被设置为参考电压的情况下，足够的电流可以流过位单元200i以执行重置操作(对应于图3的箭头330)。作为响应，可以将位单元200i置于相对较高的阻抗/绝缘状态。
响应于将VS1提高到约0.6V并且将BL1升高到接近VSET+0.6V(约1.8V)的值，跨过位单元200A、200B...200N的电压差可以包括约1.2V的近似恒定的电压差(例如，约1.8V-VS1)。另外，在WL0包括约1.2V的电压的情况下，位单元200A的导电元件的栅极包括约0.6V(1.2V-0.6V)，因此将导电元件置于至少部分闭合的状态。因此，位单元200A可以经历设置操作(对应于图3上的箭头335)。
因此，如相对于图7至图8的实施例所示和所述，位单元200i、200j...和200z以及200A、200B...和200N中的一个或多个的导电元件例如在时钟阶段1发生的重置和设置操作期间可以连续地被置于至少部分闭合的状态。对于图8的示例，在第一时钟阶段，将字线电压WL升高到等于约1.2V在将参考电压施加到VS0上时引起位单元200i-200z的导电元件的闭合状态。此外并且在字线WL被升高到约1.2V的电压的第一时钟阶段，向VS1施加约0.6V的电压导致在写入操作中控制访问位单元200A-200N的导电元件的部分闭合状态。同样，如上所述，在时钟阶段1和2期间在至少部分闭合状态下控制对位单元200A-200N的访问的导电元件可以使得能够执行时钟阶段1和2，并且因此，在控制访问位单元200A-200N的时钟信号的单个时钟周期中，在阶段1和2中进行写入操作。
在其他实施例中，实施例700(图7)的位单元布置可以与字线电压(例如，WL0和WL1)的多个附加组合一起使用，以将导电元件置于至少部分闭合或完全闭合的状态。另外，位线电压(例如，BL1、BL0)和公共电源电压(例如，VS1和VS0)也可以进行适当的修改。在下表2中描述了字线电压、位线电压和公共电源电压的至少一些可能组合：
表2
在上面的表2中，标识的系统“A”、“B”和“C”可以分别指代多个实施例，例如，这些实施例可以利用实施例700的布置，或者可以利用其他布置，并且所要求保护的主题在这方面不受限制。关于系统“A”，特定的优点可以包括利用容易获得的参考电压，例如0.0V。因此，在特定的实施例中，可能仅需要三个电源；因此，可以仅使用三个电源。然而，在其他实施例中，可能需要多达四个电源。关于系统“B”，特定的优点可以包括在操作过程中使用较低的电压范围，诸如1.5V。然而，在特定实施例中，与如果实施系统“A”时可能需要的电源相比，可能需要额外电源(诸如四个或五个电源)。关于系统“C”，特定的优点可以包括利用容易获得的参考电压，例如0.0V。因此，在特定的实施例中，可能需要三个电源；因此，可以仅使用三个电源。然而，在其他实施例中，可能需要多达四个电源。
图9是根据实施例900的使用CES元件操作存储设备的方法的流程图。诸如在图9中所描述的示例实施方式以及在此描述的任何其他附图可以包括除了所示出和描述的那些之外的块、更少的块或以与可被识别的顺序不同的顺序出现的块或它们的任何组合。该方法可以从框910开始，该方法可以包括将第一电压施加到多个导电元件的第一端子上，其中一个或多个第一导电元件被配置为将一个或多个第一CES元件耦合在第一位线电压与第一公共电源电压之间。同样在框910，一个或多个第二导电元件可以被配置为在第二位线电压和第二公共电源电压之间耦合一个或多个第二CES元件。图9的方法可以在框920处继续，该方法可以包括在操作的第二阶段中将第二电压施加到多个导电元件的第一端子上，而将多个CES元件中的一个或多个第二CES元件置于第二阻抗状态。在框920处，可以在第一阶段和第二阶段期间至少部分地闭合多个导电元件，以将每个CES元件耦合在公共电源电压和相应的位线之一之间。
图10是根据实施例1000的使用CES元件操作存储设备的方法的流程图。图10的方法可以从框1010开始，该方法可以包括将第一电压施加到多个导电元件的第一端子上，其中一个或多个第一导电元件被配置为将一个或多个第一CES元件耦合在第一位线电压与第一公共电源电压之间。同样在框1010，一个或多个第二导电元件可以被配置为在第二位线电压和第二公共电源电压之间耦合一个或多个第二CES元件。图10的方法可以在框1020处继续，该方法可以包括将一个或多个第一CES元件置于第一阻抗状态并且将一个或多个第二CES元件置于第二阻抗状态，同时维持第一电压与第一公共电源电压或第二公共电源电压之间的电压差。
在前面的描述中，在使用的特定上下文中，诸如在讨论有形组件(和/或类似地，有形材料)的情况下，“上”和“上方”之间存在区别。例如，物质在基材“上”的沉积是指涉及直接的物理和有形接触而没有中间物质的沉积，在后一个示例中，诸如在沉积的物质和基材之间的中间物质(例如，在中间工艺操作期间形成的中间物质)；尽管如此，在基材“上方”的沉积，虽然被理解为可能包括在基材“上”的沉积(由于“上”也可以准确地描述为“上方”)，但是应理解为包括在沉积的物质与基材之间存在一种或多种中间物(诸如一种或多种中间物质)使得沉积的物质不必与基材直接物理和有形接触的情况。
在适当的特定使用上下文中(诸如在其中讨论有形材料和/或有形组件时)在“下”和“下方”之间也有类似的区别。尽管在这种用法的上下文中“下”旨在必然暗示物理和有形的接触(类似于刚刚描述的“上”)，但“下方”潜在地包括其中存在直接的物理和有形接触的情况，但是并不一定暗示直接的物理和有形接触，诸如如果存在一种或多种中间物，诸如一种或多种中间物质。因此，“上”应理解为“紧邻上方”，“下”应理解为“紧邻下方”。
同样应当理解，诸如“上方”和“下方”的术语以与前面提到的术语“在……上”、“在……下”、“顶”、“底”等类似的方式进行理解。这些术语可用于促进讨论，但无意于必然限制要求保护的主题的范围。例如，术语“上方”作为示例，并不意味着暗示权利要求范围仅限于实施例为正面向上的情况，例如与实施例为上下颠倒的情况相比。作为一个例示，示例包括倒装芯片，其中，例如，在各个时间(例如，在制造期间)的取向可能不一定与最终产品的取向相对应。因此，例如，如果物体在特定的取向(例如倒置)上在适用的权利要求范围内，同样，其意图是后者也应解释为以另一种取向包括在适用的权利要求范围内，诸如再次作为示例，正面向上，反之亦然，即使适用的文字权利要求语言有可能以其他方式进行解释。当然，再次一直与专利申请说明书中的情况一样，描述和/或用法的特定上下文提供了关于要得出的合理推断的有用指导。
除非另有说明，在本发明的上下文中，术语“或”如果用于关联比如A、B或C的列表，则意指A、B和C(这里使用的是包含性意义)以及A、B或C(这里使用的是排除性意义)。在这种理解下，“和”用于包含性含义，旨在表示A、B和C；尽管不必要求使用“和/或”，但是为了谨慎起见，可以使用“和/或”以澄清意指所有前述含义。此外，术语“一个或多个”和/或类似术语用于描述单数形式的任何特征、结构、特性等和/或也用于描述多个和/或一些其他组合的特征、结构、特性等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，例如不同部件，作为一个示例，除非提供其他明确说明，否则不要提供数字限制或建议特定顺序。同样地，术语“基于”和/或类似术语被理解为未必旨在传达详尽的因素清单，而是允许存在未必明确描述的其他因素。
此外，其目的是以下方式理解与要求保护的主题的实施方式有关并且经受有关程度的测试、测量和/或规格的情况。例如，在给定的情况下，假设要测量物理性质的值。继续该示例，如果可替代地合理测试方法、测量和/或关于程度的程度(至少在属性方面)至少出于实施方式的目的对于本领域的普通技术人员而言合理地可能发生，除非另外明确指出，所要求保护的主题旨在覆盖那些可替代地合理方法。例如，如果生成了一个区域上的测量图，并且所要求保护的主题的实施方式是指使用该区域上的斜率的测量值，但是存在估算该区域斜率的各种合理和替代技术，则要求保护的主题旨在涵盖这些合理的替代技术，即使那些合理的替代技术没有提供相同的值、相同的测量结果或相同的结果，除非另有明确说明。
还应注意，使用“光学”或“电气”作为简单示例，术语“类型”和/或“类”(如果诸如与特征、结构、特性等的特征一起使用)意味着以存在微小变化方式至少部分具有和/或涉及该特征、结构、特性和/或等，即使是可能被认为与特征、结构、特性等完全不符的变型也通常不阻止特征、结构、特性和/或等具有“类型”和/或“类”(诸如，是“光学类型”或“光学类”)，如果较小的变化足够小，使得特征、结构、特性等仍然被认为主要存在，则也存在这种变化。因此，继续该示例，术语光学类型和/或光学类性质必然旨在包括光学性质。同样，作为另一示例，术语电学类型和/或电学类性质必然旨在包括电学性质。应当注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题旨在不限于一个或多个说明性示例。然而，再次一直与专利申请说明书中的情况一样，描述和/或用法的特定上下文提供了关于要得出的合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各个方面。为了说明的目的，提出了诸如数量、系统和/或配置的细节作为示例。在其他情况下，省略和/或简化了众所周知的特征，以免模糊所要求保护的主题。尽管本文已经图示和/或描述了某些特征，但是本领域技术人员将想到许多修改、替换、改变和/或等同物。因此，应当理解，所附权利要求书旨在涵盖落入所要求保护的主题内的所有修改和/或改变。

Claims (19)

1.一种方法，所述方法包括：
在操作的第一阶段中，将第一电压施加到多个导电元件的第一端子，所述多个导电元件中的每一个被配置为将多个关联电子开关(CES)元件中的对应的CES元件耦合在公共电源电压与多条位线中的一条之间，以将所述多个CES元件中的一个或多个第一CES元件置于第一阻抗状态；以及
在所述操作的第二阶段中将第二电压施加到所述多个导电元件的所述第一端子，以将所述多个CES元件中的一个或多个第二CES元件置于第二阻抗状态，其中，所述多个CES元件中的一个或多个第二CES元件中的电流对应于顺应电流，以将用于后续重置操作的电流密度的条件设置为将所述多个CES元件中的一个或多个第二CES元件置于高阻抗状态或绝缘状态，并且
其中，所述多个导电元件在所述第一阶段和所述第二阶段期间连续地处于至少部分闭合状态，以将所述CES元件中的每一个耦合在所述公共电源电压与对应的一条位线之间。
2.根据权利要求1所述的方法，所述方法还包括：
维持所述公共电源电压与所述第一电压之间的电压差以及所述公共电源电压与所述第二电压之间的电压差，以便将在所述第一阶段和所述第二阶段期间施加到所述多个导电元件的所述第一端子的电流和电压限制为足以在所述第一阶段和所述第二阶段期间将所述多个导电元件维持在所述至少部分闭合状态。
3.根据权利要求2所述的方法，所述方法还包括：
维持所述公共电源电压与所述第二电压之间的电压差，以便限制所述多个CES元件中的一个或多个第二CES元件的所述电流。
4.根据权利要求3所述的方法，所述方法还包括：
在所述公共电源电压与所述第二电压之间的电压差变化之后，改变耦合到所述多个CES元件中的第二CES元件的位线上的电压。
5.根据权利要求1至4中任一项所述的方法，其中，所述第一阻抗状态包括高阻抗状态或绝缘状态，并且所述第二阻抗状态包括低阻抗状态或导电状态。
6.根据权利要求1至4中任一项所述的方法，其中，所述第一阻抗状态包括低阻抗状态或导电状态，并且所述第二阻抗状态包括所述高阻抗状态或绝缘状态。
7.根据前述权利要求中任一项所述的方法，所述方法还包括：
在将所述第二电压施加到所述多个导电元件的所述第一端子之后，改变与所述多个CES元件中的一个或多个第二CES元件耦合的位线上的电压。
8.根据前述权利要求中任一项所述的方法，其中，所述第一阶段和所述第二阶段在单个时钟周期期间发生。
9.一种方法，所述方法包括：
将第一电压施加到多个导电元件的第一端子，所述多个导电元件中的一个或多个第一导电元件被配置为将一个或多个第一关联电子开关(CES)元件耦合在第一位线电压与第一公共电源电压之间，所述多个导电元件中的一个或多个第二导电元件被配置为将一个或多个第二CES元件耦合在第二位线电压与第二公共电源电压之间，
其中，在连续地维持所述第一位线电压与所述第一公共电源电压或所述第二公共电源电压之间的近似恒定的电压差时，所述一个或多个第一CES元件被置于第一阻抗状态，并且所述一个或多个第二CES元件被置于第二阻抗状态，并且其中，所述多个CES元件中的一个或多个第二CES元件中的电流对应于顺应电流，以将用于后续重置操作的电流密度的条件设置为将所述多个CES元件中的一个或多个第二CES元件置于高阻抗状态或绝缘状态。
10.根据权利要求9所述的方法，其中，所述多个导电元件中的一个或多个第一导电元件和所述多个导电元件中的一个或多个第二导电元件被维持在部分闭合状态。
11.根据权利要求9或权利要求10所述的方法，其中，所述第一电压与所述第一公共电源电压或所述第二公共电源电压之间的近似恒定的电压差是被连续地维持的，以便限制所述一个或多个第二CES元件中的电流。
12.根据权利要求9至11中任一项所述的方法，还包括：
在所述公共电源电压与所述多个导电元件中的一个或多个第二导电元件的第一端子之间的近似恒定电压差变化之后，改变所述第二位线与所述第二公共电源之间的电压。
13.根据权利要求9至12中任一项所述的方法，其中，所述第一阻抗状态包括所述高阻抗状态或绝缘状态，并且所述第二阻抗状态包括低阻抗状态或导电状态。
14.根据权利要求9至12中任一项所述的方法，其中，所述第一阻抗状态包括低阻抗状态或导电状态，并且所述第二阻抗状态包括所述高阻抗状态或绝缘状态。
15.根据权利要求9至14中任一项所述的方法，还包括：
在将第二电压施加到所述多个导电元件的第一端子之后，改变与所述一个或多个第二CES元件耦合的位线上的电压。
16.一种设备，所述设备包括：
多个位单元，每个位单元包括：第一端子，所述第一端子耦合至公共电源电压；以及第二端子，所述第二端子耦合至与所述多个位单元的存储元件相对应的位线；以及
驱动器电路，所述驱动器电路用于将第一电压施加到所述多个位单元中的每一个位单元的导电元件的第一端子，所述导电元件被配置为：在操作的第一阶段中将多个关联电子开关(CES)元件中与所述多个位单元中的每一个位单元对应的CES元件耦合在公共电源电压和与存储元件对应的位线之间，以将所述多个CES元件中的一个或多个第一CES元件置于第一阻抗状态；并且
所述驱动器电路在所述操作的第二阶段中将第二电压施加到所述多个位单元中每一个位单元的导电元件的第一端子，以将所述多个CES元件中的一个或多个第二CES元件置于第二阻抗状态，其中，所述多个CES元件中的一个或多个第二CES元件中的电流对应于顺应电流，以将用于后续重置操作的电流密度的条件设置为将所述多个CES元件中的一个或多个第二CES元件置于高阻抗状态或绝缘状态，
其中，所述多个位单元中的每一个位单元的导电元件在所述第一阶段和所述第二阶段期间至少部分地闭合，以将所述CES元件中的每一个耦合在所述公共电源电压和与所述存储元件对应的位线之间。
17.根据权利要求16所述的设备，其中，所述第一阻抗状态包括所述高阻抗状态或绝缘状态，并且所述第二阻抗状态包括低阻抗状态或导电状态。
18.根据权利要求16所述的设备，其中，所述第一阻抗状态包括低阻抗状态或导电状态，并且所述第二阻抗状态包括高阻抗状态或绝缘状态。
19.根据权利要求16至18中的任一项所述的设备，其中，所述驱动器电路附加地用于维持所述公共电源电压与所述第二电压之间的电压差，以便限制所述多个CES元件中的一个或多个第二CES元件的所述电流。
CN201880022529.XA 2017-04-05 2018-04-04 由关联电子材料制成的存储器件 Active CN110462742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/480,177 US10002665B1 (en) 2017-04-05 2017-04-05 Memory devices formed from correlated electron materials
US15/480,177 2017-04-05
PCT/GB2018/050908 WO2018185481A1 (en) 2017-04-05 2018-04-04 Memory devices formed from correlated electron materials

Publications (2)

Publication Number Publication Date
CN110462742A CN110462742A (zh) 2019-11-15
CN110462742B true CN110462742B (zh) 2023-09-05

Family

ID=61972157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022529.XA Active CN110462742B (zh) 2017-04-05 2018-04-04 由关联电子材料制成的存储器件

Country Status (5)

Country Link
US (1) US10002665B1 (zh)
EP (1) EP3607551A1 (zh)
CN (1) CN110462742B (zh)
TW (1) TWI779023B (zh)
WO (1) WO2018185481A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10922608B2 (en) * 2017-03-08 2021-02-16 Arm Ltd Spiking neural network
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) * 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592656A (zh) * 2011-01-13 2012-07-18 索尼公司 存储装置和其操作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
JP4191211B2 (ja) * 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778064B2 (en) * 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
US7466584B1 (en) * 2008-01-02 2008-12-16 Ovonyx, Inc. Method and apparatus for driving an electronic load
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9424917B2 (en) * 2013-03-07 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for operating RRAM memory
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9722179B2 (en) 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592656A (zh) * 2011-01-13 2012-07-18 索尼公司 存储装置和其操作方法

Also Published As

Publication number Publication date
WO2018185481A1 (en) 2018-10-11
EP3607551A1 (en) 2020-02-12
US10002665B1 (en) 2018-06-19
CN110462742A (zh) 2019-11-15
TWI779023B (zh) 2022-10-01
TW201842502A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN110462742B (zh) 由关联电子材料制成的存储器件
CN108028064B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
US10276238B2 (en) Method, system and device for complementary non-volatile memory device operation
Akinaga et al. Resistive random access memory (ReRAM) based on metal oxides
US11183998B2 (en) Correlated electron switch
CN110612573B (zh) 用于相关电子开关（ces）器件操作的方法、系统和设备
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US9972388B2 (en) Method, system and device for power-up operation
CN108140413A (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109716437A (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109716438A (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109844863B (zh) 用于非易失性存储器设备操作的方法、系统和设备
EP3622517B1 (en) Bit-line sensing for correlated electron switch elements
CN112074906B (zh) 用于操作存储器位单元的方法、系统和装置
KR102490734B1 (ko) 상관 전자 재료(ｃｅｍ)를 이용하는 메모리 장치의 형성 및 동작
US10521338B2 (en) Method, system and device for memory device operation
US10373680B2 (en) Controlling current through correlated electron switch elements during programming operations
CN110520930B (zh) 用于关联电子开关(ces)器件操作的方法、系统和设备
CN109658974A (zh) 用于测试相关电子开关（ces）设备的方法、系统和设备
KR20210014195A (ko) 비휘발성 메모리 디바이스 동작을 위한 방법, 시스템, 및 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant