CN109716438A - 用于非易失性存储器设备操作的方法、系统和设备 - Google Patents

用于非易失性存储器设备操作的方法、系统和设备 Download PDF

Info

Publication number
CN109716438A
CN109716438A CN201780057718.6A CN201780057718A CN109716438A CN 109716438 A CN109716438 A CN 109716438A CN 201780057718 A CN201780057718 A CN 201780057718A CN 109716438 A CN109716438 A CN 109716438A
Authority
CN
China
Prior art keywords
terminal
voltage
volatile memory
memory device
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780057718.6A
Other languages
English (en)
Other versions
CN109716438B (zh
Inventor
格伦·阿诺德·罗森代尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN109716438A publication Critical patent/CN109716438A/zh
Application granted granted Critical
Publication of CN109716438B publication Critical patent/CN109716438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术总体涉及用于非易失性存储器设备的操作的方法、系统和设备，由此在一个实施例中，通过藉由多个不同电阻性路径中的任何一个将相关电子开关(CES)设备耦合到特定节点，可以对该CES设备执行读操作或特定写操作。

Description

用于非易失性存储器设备操作的方法、系统和设备
技术领域
本技术总体涉及利用存储器设备。
背景技术
非易失性存储器是一类存储器，其中存储器单元或元件在提供给该器件的电力移除之后不会丢失其状态。例如，最早的计算机存储器(其由可以在两个方向上磁化的铁氧体环制成)是非易失性的。随着半导体技术发展到更高水平的小型化，铁氧体器件被放弃用于更常见的易失性存储器，例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。
一种类型的非易失性存储器(电可擦除可编程只读存储器(EEPROM)设备)具有大单元区域并且可能需要晶体管栅极上的大电压(例如，12.0至21.0伏特)来进行写入或擦除。而且，擦除或写入时间通常为数十微秒的量级。EEPROM的一个限制因素是有限的擦除/写入周期数不能略微超过600,000次-或在大约105-106的量级。半导体工业通过对存储器阵列进行扇区化(通过这种方式使得在被称为闪存设备的“EEPROM”中可以一次擦除“页”(例如，子阵列))来消除了对EEPROM和非易失性晶体管之间的传输门(pass-gate)开关晶体管的需求。在闪存设备中，为了速度和更高的位密度，牺牲了保持随机存取(擦除/写入单个位)的能力。
最近，FeRAM(铁电RAM)已经提供了低功率、相对高的写/读速度、以及超过100亿次的读/写周期的耐久性。类似地，磁存储器(MRAM)提供了高写/读速度和耐久性，但具有高成本和高功耗。这些技术例如都没有达到闪存设备的密度。因此，闪存仍为非易失性存储器的选择。然而，人们普遍认为闪存技术可能不容易在65纳米(nm)以下扩展；因此，正在积极地寻求能够缩放到更小尺寸的新的非易失性存储设备。
考虑用于替换闪存设备的技术包括基于某些材料的存储器，所述材料表现出与材料相位变化(其至少部分地由晶体结构中原子的长程排序确定)相关的电阻变化。在称为相变存储器(PCM/PCRAM)设备的一种类型的可变电阻存储器中，当存储器元件短暂熔化然后冷却到导电结晶状态或非导电非晶态时，发生电阻变化。典型的材料可以变化并且可以包括GeSbTe，其中Sb和Te可以交换为周期表上相同或相似特性的其他元素。然而，这些基于电阻的存储器尚未证明在商业上有用，因为它们在导电和绝缘状态之间的转变取决于物理结构现象(例如，在高达600℃下熔化)并返回到对于许多应用中有用的存储器而言不能充分控制的固态。
另一种可变电阻存储器类别包括响应于初始高“形成”电压和电流以激活可变电阻功能的材料。这些材料可包括，例如，其中x、y、z和具有不同的化学计量；过渡金属氧化物(TMO)，如CuO、CoO、VOx、NiO、TiO2、Ta2O5；和一些钙钛矿，如Cr；SrTiO3。这些存储器类型中的一些存在并落入电阻性RAM(ReRAM)或导电桥RAMS(CBRAM)分类中，以将它们与硫族化物类存储器进行区分。据推测，这些RAM中的电阻切换至少部分是由于通过电铸工艺形成连接顶部和底部导电端子的窄导电路径或细丝，尽管这种导电细丝的存在仍然是争议。由于ReRAM/CBRAM的操作可能与温度有很大关系，因此ReRAM/CBRAM中的电阻切换机制也可能高度依赖于温度。另外，由于细丝的形成和移动是随机的，这些系统可以随机地操作。其他类型的ReRAM/CBRAM也可能表现出不稳定的特性。此外，ReRAM/CBRAM中的电阻切换往往会在许多存储周期后趋于疲劳。也就是说，在存储器状态多次改变之后，导电状态和绝缘状态之间的电阻差异可能显着改变。在商业存储器设备中，这种改变可能使存储器超出规范并使其不可用。
考虑到形成随时间和温度稳定的薄膜电阻切换材料的固有困难，可行的电阻切换存储器仍然是一个挑战。此外，由于高电流、电铸，在合理的温度和电压范围内没有可测量的存储器读或写窗口，以及诸如随机行为的许多其他问题，迄今为止开发的所有电阻切换机构已经固有地不适合于存储器。因此，本领域仍然需要具有低功率、高速度、高密度和稳定性的确定性的非易失性存储器，并且特别地，这种存储器可扩展到远低于65纳米(nm)的特征尺寸。
附图说明
在说明书的结论部分中特别指出并清楚地要求保护所要求保护的主题。然而，关于操作的组织和/或方法以及其目的、特征和/或优点，如果结合附图阅读，通过参考以下详细描述可以最好地理解，其中：
图1A示出了根据实施例的CES设备的电流密度与电压的曲线图；
图1B是根据实施例的CES设备的等效电路的示意图；
图2是根据实施例的用于将操作应用于非易失性存储器元件的电路的示意图；
图3是根据特定实施例的应用于非易失性存储器设备的操作的时序图；
图4是根据替代实施例的用于将操作应用于非易失性存储器元件的电路的示意图；
图5是根据替代实施例的应用于非易失性存储器设备的操作的时序图；
图6是根据替代实施例的用于将操作应用于多个非易失性存储器元件的电路的示意图；
图7是根据替代实施例的应用于多个非易失性存储器件的操作的时序图；和
图8和9是根据替代实施例的用于将操作应用于多个非易失性存储器元件的电路的示意图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中相同的附图标记可以表示相同和/或类似的相同部分。应当理解，例如为了说明的简单和/或清楚，附图不一定按比例绘制。例如，一些实施例的尺寸可能相对于其他实施例被夸大。此外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本公开的特定实施例结合了相关电子材料(CEM)以形成相关电子开关(CES)。在本上下文中，CES可能表现出由电子相关性而不是固态结构相变(例如，相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的细丝形成和传导，如以上所讨论的)引起的突变导体/绝缘体转变。与熔化/凝固或细丝形成相比，CES中的突变导体/绝缘体转变可响应于量子力学现象。在CEM存储器设备中的导电和绝缘状态之间的这种量子力学转变可以在若干方面中的任意方面中得到理解。
可以根据莫特转变来理解CES在绝缘状态和导电状态之间的量子力学转变。在莫特转变中，如果发生莫特转变条件，则材料可以从绝缘状态切换到导电状态。标准可以由条件(nC)1/3a＝0.26)定义，其中nC是电子浓度，“a”是玻尔半径。如果达到了临界载流子浓度使得满足莫特标准，则可能发生莫特转变并且状态可以从高电阻/电容变为低电阻/电容。
可以通过电子的局域化(localization)来控制莫特转变。当载流子被局域化时，电子之间强烈的库仑相互作用将材料的能带分裂，形成绝缘体。如果电子不再被局域化，弱的库仑相互作用可能主导频能带分裂，留下金属(导电)带。这有时被解释为“拥挤的电梯”现象。虽然电梯中只有少数人，但人们可以轻松地四处走动，这类似于导电状态。另一方面，当电梯达到一定浓度的人时，乘客不能再移动，这类似于绝缘状态。然而，应该理解，提供用于说明性目的的该经典解释，如量子现象的所有经典解释，仅仅是不完全的类比，并且所要求保护的主题不限于此方面。
在本发明的实施例的特定实现方式中，电阻性切换集成电路存储器可包括：电阻性切换存储器单元，其包括CES设备；写电路，用于根据提供给存储器单元的信号将电阻性切换存储器单元置于第一电阻状态或第二电阻状态，其中，CES在第二电阻状态下的电阻高于CES在第一电阻状态下的电阻；读电路，用于感测存储器单元的状态，并提供与所感测到的存储器单元的状态相对应的电信号。CES在第二存储器单元状态中的电阻可以是在第二存储器单元状态中的电阻的100倍以上。在特定实现方式中，CES设备可响应于CES设备的大部分体积中的Mott转变而切换电阻状态。CES设备可包括选自铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌(其可以与诸如氧或其他类型的配体的阳离子相链)或其组合的群组的材料。
在特定实施例中，CES设备可形成为“CEM随机存取存储器(CeRAM)”设备。在此上下文中，CeRAM设备包括如下材料，其可以至少部分地基于至少一部分材料利用量子力学莫特转变而在导电状态和绝缘状态之间的转变，在多个预定的可检测存储器状态之间转变。在此上下文中，“存储器状态”表示存储器设备的可检测状态，其指示值、符号、参数或条件，仅用于提供一些示例。在一个特定实现方式中，如下所述，可以至少部分地基于在“读操作”中在存储器设备的端子上检测到的信号来检测存储器设备的存储器状态。在另一特定实现方式中，如下文所描述，可通过在“写操作”中在存储器设备的端子间施加一个或多个信号来将存储器设备置于表示或存储特定值、符号或参数的特定存储器状态。
在特定实现方式中，CES元件可包含夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，该材料可以在上述导电和绝缘存储器状态之间转变。这里提到的“编程信号”表示在设备的端子间施加的用于例如在写操作中影响物理状态的条件。在一个示例实现方式中，编程信号可以包括设备的端子之间的电流和施加在设备的端子间的电压，以将设备置于特定的阻抗状态。如下面的特定示例实现方式中所讨论的，CES元件的夹在导电端子之间的材料可以通过在具有电压Vreset和电流Ireset的端子间施加第一编程信号而被置于绝缘或高阻抗存储器状态，或者通过在具有电压Vset和电流Iset的端子间施加第二编程信号而被置于导电或低阻抗存储器状态。在这种情况下，应该理解，诸如“导电或低阻抗”存储器状态和“绝缘或高阻抗”存储器状态的术语是相对术语，并不特定于阻抗或电导的任何特定量或值。例如，当存储器设备处于被称为绝缘或高阻抗存储器状态的第一存储器状态时，在一个实施例中该存储器设备比该存储器设备处于被称为导电或低阻抗存储器状态的第二存储器状态中的导电性更低(或更具绝缘性)。
在特定实实现方式中，CeRAM存储器单元可包括在半导体上形成的金属/CEM/金属(M/CEM/M)叠层。例如，这种M/CEM/M叠层可以形成在二极管上。在示例实现方式中，这种二极管可以选自结型二极管和肖特基二极管构成的组。在本上下文中，应该理解“金属”是指导体，即任何像金属一样起作用的材料，包括例如多晶硅或掺杂半导体。
图1A示出了根据实施例的电流密度相对于CES设备的端子(未示出)间的电压的曲线图。至少部分地基于施加到CES设备的端子的电压(例如，在写操作中)，可以将CES置于导电状态或绝缘状态。例如，施加电压Vset和电流密度Jset可以将CES设备置于低阻抗或导电存储器状态，并且施加电压Vreset和电流密度Jreset可以将CES设备置于高阻抗或绝缘存储器状态。在将CES置于绝缘状态或导电存储器状态之后，可以通过施加电压Vread(例如，在读操作中)并且检测CES设备的端子处的电流或电流密度来检测CES设备的特定状态。
根据实施例，图1A的CES设备可以包括：任何TMO，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森无序绝缘体。在特定实现方式中，CES设备可由切换材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿(例如Cr掺杂的钛酸锶、钛酸镧)、和锰酸盐族(包括钙锰基团和镧锰基团)，只是提供几个例子。特别地，掺入具有不完全d和f轨道壳的元素的氧化物可以表现出足够的电阻性切换特性以用于CES设备。在实施例中，可以在没有电铸的情况下制备CES设备。其他实现方式可以使用其他过渡金属化合物而不背离所要求保护的主题。例如，{M(chxn)2Br}Br2，其中M可以包含Pt、Pd或Ni，并且chxn包含1R,2R-环己烷二胺，并且可以使用其他这样的金属络合物而不背离所要求保护的主题。
图1A的CES设备可以包括作为TMO金属氧化物可变电阻材料的材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。特定实现方式也可采用其他可变电阻材料。公开了氧化镍NiO作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外在配体，这可以稳定可变电阻特性。特别地，本文公开的NiO可变电阻材料可包括含碳配体，其可由NiO(Cx)表示。这里，本领域技术人员可以简单地通过平衡化合价来确定针对任何特定的含碳配体以及含碳配体与NiO的任何特定组合的x值。在另一个具体示例中，掺杂有外部配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，x表示一个NiO单元的配体单元数。本领域技术人员可以简单地通过平衡化合价来确定任何特定配体以及配体与NiO或任何其他过渡金属的任何特定组合的x值。
如果施加足够的偏压(例如，超过能带分裂电势)并且满足上述莫特条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以通过莫特转变快速地从导电状态切换到绝缘体状态。这可以发生在图1A中的曲线的点108处。此时，电子不再被屏蔽并变得局域化。这种相关性可能导致强电子-电子相互作用势，其将能带分裂以形成绝缘体。当CES设备仍处于绝缘状态时，电流可能通过电子空穴的传输产生。如果在CES的端子间施加足够的偏压，则可以在金属-绝缘体-金属(MIM)设备的势垒上方将电子注入到MIM二极管中。如果已注入足够的电子并且在端子间施加足够的电势以将CES设备置于设定状态，则电子的增加可以屏蔽电子并去除电子的局域化，这可能使形成金属的能带分裂电位崩溃。
根据实施例，CES设备中的电流可以通过外部施加的“顺应性(compliance)”条件来控制，该“顺应性”条件是至少部分地基于在写操作期间限制的外部电流确定的，用于将CES设备置于导电状态。该外部施加的顺应电流还可以为随后的用于将CES置于绝缘状态的重置操作设置电流密度的条件。如图1A的特定实现方式中所示，在写操作期间在点116处施加的用于将CES设备置于导电状态或低阻抗状态的电流密度Jcomp可以确定用于在随后的写操作中将CES设备置于绝缘或高阻抗状态的顺应性条件。如图所示，随后可以通过在点108处的电压Vreset处施加电流密度Jreset≥Jcomp来将CES设备置于绝缘或高阻抗状态，其中Jcomp在外部施加。
因此，顺应性条件可以确定CES设备中将被用于莫特转变的空穴所“捕获”的电子的数量。换句话说，在写操作中施加的用于将CES设备置于导电存储器状态的电流可以确定要注入CES设备的用于随后将CES设备转变为绝缘存储器状态的空穴的数量。
如上所述，重置条件可以响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以在CES设备中的条件(即电子浓度n等于电子空穴浓度p)下发生。这种情况可以根据表达式(1)建模如下：
其中：
λTF是Thomas Fermi(托马斯-费米)屏蔽长度；并且
C是常数。
根据实施例，图1A中所示的曲线图的区域104中的电流或电流密度可以响应于因施加在CES设备的端子间的电压信号所导致的空穴注入而存在。这里，当在CES设备的端子间施加临界电压VMI时，空穴的注入可满足从导电状态到绝缘状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
其中Q(VMI)是带电注入(空穴或电子)并且是施加电压的函数。
注入电子空穴以实现莫特转变可以发生在能带之间并且响应于临界电压VMI和临界电流IMI而发生。根据表达式(1)通过将电子浓度n等于电荷浓度来通过在表达式(2)中由IMI注入的空穴引起莫特转变，这种临界电压VMI对托马斯-费米屏蔽长度λTF的依赖性可以根据表达式(3)建模如下：
其中：
ACeRam是CES元素的横截面区域；和
Jreset(VMI)是通过CES元件的电流密度，其在临界电压VMI下施加到CES元件以将CES元件置于绝缘状态。
根据实施例，可以通过注入足够数量的电子以满足莫特转变标准来将CES元件置于导电存储器状态(例如，通过从绝缘存储器状态转变)。
在将CES元件转变为导电存储器状态时，由于已经注入了足够的电子并且CES设备的端子间的电势克服了临界切换电势(例如，Vset)，所以注入的电子开始屏蔽并且解除双重占据电子的局域化，从而反转不成比例的反应并关闭带隙。用于在允许转变到导电存储器状态的临界电压VIM下将CES转变到导电存储器状态的电流密度Jset(VIM)可以根据表达式(4)表示如下：
Q(VIM)＝qn(VIM)
其中：
aB是玻尔半径。
根据实施例，用于在读操作中检测CES设备的存储器状态的“读取窗口”102可以被设置为图1A的曲线图的部分106(此时CES设备处于绝缘状态)与图1A的曲线图的部分104(此时CES设备在读电压Vread下处于导通状态)之间的差。在特定实现方式中，读取窗口102可用于确定构成CES设备的材料的托马斯-费米屏蔽长度λTF。例如，在电压Vreset下，电流密度Jreset和Jset可以根据表达式(5)与如下相关：
在另一实施例中，用于在写操作中将CES设备置于绝缘或导电存储器状态的“写入窗口”110可被设置为Vreset(在Jreset处)与Vset(在Jset处)之间的差。建立|Vset|>|Vreset|使得能够在导电和绝缘状态之间切换。Vreset可以近似处于由相关引起的能带分裂电势，并且Vset可以是能带分裂电势的大约两倍。在特定实现方式中，写入窗口110的大小可至少部分地由CES设备的材料和掺杂来确定。
在CES设备中从高电阻/电容到低电阻/电容的转变可以由CES设备的单一阻抗表示。图1B描绘了示例可变阻抗器设备(诸如CES设备，例如可变阻抗器设备124)的等效电路的示意图。如上所述，可变阻抗器设备124可包括可变电阻和可变电容两者的特性。例如，在实施例中，用于可变阻抗器设备的等效电路可以在导电端子122/130之间包括可变电阻器，例如与可变电容器(例如可变电容器128)并联的可变电阻器126。当然，尽管图1B中描绘了可变电阻器126和可变电容器128包括分立元件，可变阻抗器设备(例如可变阻抗器设备124)可包括基本上同质的CEM，其中CEM包括可变电容和可变电阻的特性。下面的表1描绘了示例可变阻抗器设备(例如可变阻抗器设备100)的示例真值表。
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1
图2是根据实施例的用于将操作应用于非易失性存储器元件的电路的示意图。这里，图2的电路包括：非易失性存储器元件CeN，其可包括CES元件，例如如上所述的CeRAM元件。非易失性存储器元件CeN的第一端子耦合到电压源VDD，并且对于特定的写或读操作，非易失性存储器元件CeN的第二端子可以通过多个不同的电阻性路径中的任何一个耦合到公共源电压VSS。在本上下文中，“电阻性路径”表示一个或多个路径，不论是单独的还是其组合，以允许电流在网络中的节点之间流动。这样的电阻性路径可以包括例如导电材料(例如金属)、半导电材料或结构、电阻性材料，仅用于提供一些例子。在一个示例中，电阻性路径可以包括导电元件，其可以与诸如金属的低电阻材料组合而处于特定的开路或闭合状态。另外，电阻性路径可以包括多个路径，电流可以通过这些路径在节点之间流动。然而，应该理解，这些仅仅是电阻性路径的示例，并且所要求保护的主题在这方面不受限制。
在一个示例中，在将非易失性存储器元件CeN置于低阻抗或导电状态的设置操作中，可以升高信号SETN的电压以闭合FET NS，从而提供用于在第一电阻性路径中将非易失性存储器元件CeN的第二端子耦合到公共源电压VSS的导电元件。在此上下文中，“电压源”表示在一个或多个节点处生成相对于一个或多个参考节点的电压电平的电路元件。在一个实现方式中，电压源可以包括用于生成预定电压电平的电路。然而，应该理解，这仅仅是电压源的示例，并且所要求保护的主题在这方面不受限制。在此上下文中，“公共源电压”表示维持在特定电压电平的一个或多个节点。在一个特定实现方式中，公共源电压可包括维持在一个或多个参考节点(例如接地节点或相对于由电压源维持的电压处于0.0V的节点)处的电压。然而，应该理解，这仅仅是公共源电压的示例，并且所要求保护的主题在这方面不受限制。
在此上下文中，“导电元件”包括能够允许电流在两个节点之间通过的电路元件。在特定实现方式中，导电元件可至少部分地基于特定条件来改变允许在节点之间通过的电流。这里描述的特定实现方式采用FET作为导电元件，以允许电流至少部分地基于施加到栅极端子的电压在源极和漏极端子之间通过。然而，应该理解，这些仅仅是为了说明而提供的说明书和附图中的导电元件的示例，并且可以使用诸如双极晶体管、二极管、可变电阻器等的其他类型的器件作为导电元件，并且所要求保护的主题不限于此方面。在此上下文中，具有第一和第二端子的导电元件可以通过在第一和第二端子之间提供导电路径来“连接”第一和第二端子，该导电路径对于特定信号具有非常小或可忽略的阻抗。在一个特定示例实现方式中，导电元件可以至少部分地基于提供给导电元件的第三端子的信号(例如，基于施加到的第三端子的电压或电流)来改变第一和第二端子之间的阻抗。在一个实施例中，导电元件可以响应于在第三端子上提供的信号“闭合”，从而连接第一和第二端子。同样地，导电元件可以响应于在第三端子上提供的不同信号而“断开”，从而断连第一和第二端子。在一个实施例中，处于断开状态的导电元件可以通过去除或破坏电路的第一和第二部分之间的导电路径来将该电路的第一部分与该电路的第二部分隔离。在另一个实施例中，导电元件可以基于提供给第三端子的信号在断开和闭合状态之间改变第一和第二端子之间的阻抗。
串联的二极管耦合FET NRD1和NRD2闭合并提供与FET NS并联的电阻性路径。具有共同的漏极-栅极连接，FET NRD1和NRD2可以各自具有等于FET导通电压的电压压降(例如，每个可以施加0.4V的电压降)。因此，当FET NS和NR都处于断开状态并且每个FET NRD1和NRD2上的压降为0.4V时，非易失性存储器件CeN两端的电压可以是VDD-(VSS+2.0×0.4V)。
在如上所述的设置操作中，在非易失性存储器元件CeN的第二端子与通过FET NS的公共源电压之间的电阻性路径中产生的电压压降可以提供足以将非易失性存储器元件CeN置于导电或低阻抗状态的电压Vset。将非易失性存储器元件CeN置于导电或低阻抗状态的信号状态可以在图3的时序图中时刻2和3之间示出，其中信号SETN的电压升高，而信号RSTN上的电压保持低电平。
在将非易失性存储器元件CeN置于高阻抗或绝缘状态的重置操作中，信号SETN的电压可保持为低(以将FET NS置于断开状态)，而信号RSTN的电压可被提高以闭合FET NR。闭合FET NR可以提供用于在包括二极管耦合FET NRD2(二极管耦合FET NRD2与并联于NR的二极管耦合FET NRD1串联)的电阻性路径中将非易失性存储器元件CeN的第二端子耦合到公共源电压VSS的导电元件。这里，非易失性存储器元件CeN的第二端子与公共源电压之间产生的电压压降(包括二极管耦合FETNRD2上的电压压降(例如，大约0.4V)和闭合的FET NR上的可忽略的电压降)可以提供足在重置操作中以将非易失性存储器元件CeN置于绝缘或高阻抗状态的电压Vreset和电流Ireset。将非易失性存储器元件CeN置于绝缘或高阻抗状态的信号状态可以在图3的时序图中时刻5和6之间示出，其中信号RSTN的电压升高，而信号SETN上的电压保持为低。
根据实施例，用于检测非易失性存储器元件CeN的当前状态的读操作可以在输出端子处提供指示当前状态的特定信号VO。这里，信号RSTN和SETN的电压可以保持为低(将FET NS和NR置于断开状态，留下在第二端子和VSS之间通过串联的二极管耦合FET NRD1和NRD2的单个电阻性路径)，而信号VO的电压可以在输出端子处被采样。读出导电或低阻抗状态在图3的时序图中时刻4和5之间示出，并且读出绝缘或高阻抗状态在时刻7和8之间示出。
图2的特定实现方式采用NFET来提供导电元件，以在非易失性存储器元件CeN的第二端子和公共源电压VSS之间形成不同的电阻性路径。图4是根据替代实施例的用于将操作应用到非易失性存储器元件的电路的示意图，其中PFET用于在非易失性存储器元件CeP的第一端子和电压源VDD之间形成电阻性路径。这里，公共源电压VSS耦合到非易失性存储器元件CeP的第一端子，而非易失性存储器元件CeP的第二端子可通过由PFET PS、PR、PRD1和PRD2形成的一个或多个电阻性路径耦合到电压源VDD。
例如，在将非易失性存储器元件CeP置于低阻抗或导电状态的设置操作中，可降低信号SETP_B的电压以闭合FET PS，从而提供用于在第一电阻性路径中将非易失性存储器元件CeP的第二端子耦合到电压源VDD的导电元件。二极管耦合FET PRD1和PRD2具有公共漏极-栅极连接，每个具有等于FET导通电压的电压压降(例如，每个可以施加0.4V的电压压降)。FET PRD1和PRD2在串联时提供与FET PS并联的电阻性路径。这里，在非易失性存储器元件CeP的第二端子与公共源电压之间产生的电压差可以提供足以在设置操作中将非易失性存储器元件CeP置于导电或低阻抗状态的电压Vset和电流Iset，如上所述。将非易失性存储器元件CeP置于导电或低阻抗状态的信号状态可以在图5的时序图中时刻2和3之间示出。其中信号SETP_B的电压降低，而信号RSTP_B上的电压保持为高。
在将非易失性存储器元件CeP置于高阻抗或绝缘状态的重置操作中，信号SETP_B的电压可以保持为高(以将FET PS置于断开状态)，而信号RSTP_B的电压可以被降低以闭合FET PR。闭合FET PR可以提供用于在包括二极管耦合的FET PRD2(其施加电压压降(例如，大约0.4V的电压压降)，与并联于FET PR的二极管耦合FET PRD1串联)的电阻性路径中将非易失性存储器元件CeP的第二端子耦合到电压源VDD的导电元件。通过与FET PR并联的二极管耦合FET PRD1的电压压降可以忽略不计。在非易失性存储器元件CeP的第二端子和电压源VDD之间产生的电压压降(主要是通过二极管耦合的FET PRD2的电压压降)可以在非易失性存储器元件CeP的端子之间提供足以在重置操作中将非易失性存储器元件CeP置于绝缘或高阻抗状态的的电压Vreset和电流Ireset，如上所述。将非易失性存储器元件CeP置于绝缘或高阻抗状态的信号状态可以在图5的时序图中时刻5和6之间示出，其中信号RSTP_B的电压被降低，而信号SETP_B上的电压保持为高。
根据实施例，用于检测非易失性存储器元件CeP的当前状态的读操作可以在输出端子处提供指示CeP的当前状态的特定信号VO。这里，信号RSTP_B和SETP_B的电压可以保持为高(将FET PS和PR置于断开状态，留下在第二端子和VSS之间通过二极管耦合的FET PRD1和PRD2的单个电阻性路径)，而信号VO的电压可以在输出端子处被采样。读出导电或低阻抗状态在图5的时序图中时刻4和5之间示出，并且读出绝缘或高阻抗状态在时刻7和8之间示出。
图6是用于将操作应用于多个非易失性存储器元件的电路的示意图，所述多个非易失性存储器元件组合了根据替代实施例在图2和图4中所示的电路的特征。这里，非易失性存储器元件CeN和CeP可以被配置为处于互补状态以表示不同的表达、值、符号、条件或参数等(例如，“1”或“0”)。例如，非易失性存储器元件CeN和CeP的两个互补状态可表示两个对应的不同表达、值或符号中的任一个。例如，在表示第一表达、值或符号的第一互补状态中，非易失性存储器元件CeN可以保持低阻抗或导电状态，并且非易失性存储器元件CeP可以保持在高阻抗或绝缘状态。可以通过将非易失性存储器元件CeN保持在高阻抗或绝缘状态并且将非易失性存储器元件CeP保持在低阻抗或导电状态来表示第二互补状态，第二互补状态表示第二表达、值、符号、条件或参数。
如可以观察到的，具有基于非易失性存储器元件CeN的当前状态确定的电压的输出信号VON被提供给FET PO的栅极，而具有基于非易失性存储器元件CeP的当前状态确定的电压的输出信号VOP被提供给FET NO的栅极。在上述第一互补状态中，CeN保持在低阻抗或导电状态，并且非易失性存储器元件CeP保持在高阻抗或绝缘状态。这可以响应于图7的时序图中时刻2到3所示的写操作而发生。这可以在图7中的时刻4到5的后续读操作中将输出信号VON和VOP的电压置于FET PO和NO的栅极上，从而断开FET PO并闭合FET NO。在这种状态下，数据输出信号DO的电压固定在公共源电压VSS。在上述第二互补状态中，CeN保持在高阻抗或绝缘状态，并且非易失性存储器元件CeP保持在低阻抗或导电状态。这可以响应于图7的时序图中时刻5到6所示的写操作而发生。这可以将FET PO和NO的栅极上的电压置为低，从而闭合FET PO并断开FET NO。在这种状态下，数据输出信号DO的电压将在图7中的时刻7到8的后续读操作中固定在电压源VDD。
如可以观察到的，数据输出信号DO的电压在读操作中被固定到公共源电压VSS或电压源VDD，这取决于非易失性存储器元件CeN和CeP是在上述第一互补状态还是第二互补状态中。这可以避免或消除使用复杂的感测放大器电路来感测非易失性存储器元件CeN和CeP的阻抗状态，该阻抗状态表示为特定的表达、值、符号、参数或条件。
如图8的替代实现方式中所示，通过包括响应于信号SET和RST的反相器IS和IR，图6的电路而可以被简化以消除接收信号RSTP_B(用于将非易失性存储器元件CeP置于高阻抗或绝缘状态的重置操作)和信号SETP_B(用于将非易失性存储器元件CeP置于低阻抗或绝缘状态的重置操作)的端子。
在如图9所示的另一替代实现方式中，通过将输出信号VON和VOP组合到施加至FETNO和PO的栅极的单个输出信号VO'并且消除两个二极管耦合的FET，可以简化图6的结构。在将非易失性存储器元件CeN和CeP置于第一互补状态的写操作中，可以闭合FET NS并且可以断开FET NR以允许对非易失性存储器元件CeN进行设置操作，并且可以断开FET PS且可以闭合FET PR以实现对非易失性存储器元件CeP的重置操作。在随后的读操作中，输出信号VO'的电压可以高，以将数据输出信号DO的电压固定到公共电压源VSS。类似地，在将非易失性存储器元件CeN和CeP置于第二互补状态的写操作中，可以断开FET NS并且可以闭合FETNR以允许对非易失性存储器元件CeN进行重置操作，并且可以闭合FET PS并且可以断开FETPR以实现对非易失性存储器元件CeP的设置操作。在随后的读操作中，输出信号VO'的电压可以是低的，以将数据输出信号DO的电压固定到电压源VDD。
处于互补阻抗状态，在任何一个时刻，非易失性存储器元件CeN或非易失性存储器元件CeP可处于导电或低阻抗状态。在读操作期间，为了防止对处于导电或低阻抗状态的非易失性存储器元件的无意重置操作，通过该非易失性存储器元件的电流可以被限制在低于电流电平Ireset。在读操作中，FET NS、PS、NR和PR可以处于断开状态，使得通过非易失性存储器元件CeN和CeP的电流大致为VDD-VSS除以非易失性存储器元件CeN和CeP的组合电阻。这里，处于高阻抗或绝缘状态的特定非易失性存储器元件可以在读操作中显着地限制通过非易失性存储器元件CeN和CeP的电流，以便防止对处于导电或低阻抗状态的非易失性存储器元件的无意重置操作。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的提及意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在提及相同的实现方式或所描述的任何一个特定实现方式。此外，应当理解，所描述的特定特征、结构和/或特性能够在一个或多个实现方式中以各种方式组合，并且因此例如在预期的权利要求范围内。当然，一般来说，这些和其他问题因环境而异。因此，特定描述和/或用途的上下文提供了关于要作出的推论的有用指导。
虽然已经示出并描述了目前被认为是示例特征的内容，但是本领域技术人员将理解，在不脱离所要求保护的主题的情况下，可以进行各种其他修改，并且可以替换等同物。另外，在不脱离本文描述的中心概念的情况下，可以进行许多修改以使特定情况适应所要求保护的主题的教导。因此，所要求保护的主题旨在不限于所公开的特定示例，而是所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有实施例。

Claims (16)

1.一种设备，包括：
第一非易失性存储器元件，包括耦合到电压源的第一端子，并包括第二端子；和
一个或多个第一导电元件，用于在读操作中通过一个或多个第一选定电阻性路径选择性地将第一非易失性元件的第二端子耦合到公共源电压，以在所述第一端子和所述第二端子之间施加至少第一电压，以及在写操作中通过一个或多个第二选定电阻性路径选择性地将所述第一非易失性存储器元件的第二端子耦合到公共源电压，以在所述第一端子和所述第二端子之间施加至少第二电压。
2.根据权利要求1所述的设备，其中所述一个或多个第一电阻性路径中的至少一者包括串联的二极管耦合的场效应晶体管(FET)。
3.根据权利要求1或2所述的设备，其中所述一个或多个第二选择性路径中的至少第一选择性路径在所述第一非易失性存储器元件的所述第一端子和所述第二端子间施加第一编程信号，以将所述第一非易失性存储器元件置于高阻抗或绝缘状态，并且所述一个或多个第二选择性路径中的至少第二选择性路径在所述第一非易失性存储器元件的所述第一端子和所述第二端子间施加第二编程信号，以将所述第一非易失性存储器元件置于低阻抗或导电状态。
4.根据权利要求3所述的设备，其中所述第一编程信号包括第一编程信号电压和第一编程信号电流，并且其中所述第二编程信号包括第二编程信号电压和第二编程信号电流，其中所述第一编程信号电流的大小大于所述第二编程信号电流的大小，并且其中所述第二编程信号电压的大小大于所述第一编程信号电压的大小。
5.根据任一前述权利要求所述的设备，还包括：
第二非易失性存储器元件，包括耦合到所述公共源电压的第一端子，并且包括第二端子；和
一个或多个第二导电元件，用于在所述读操作中通过一个或多个第三选定电阻性路径选择性地将所述第二非易失性存储器元件的第二端子耦合到电源电压，以在所述第一端子和所述第二端子之间施加至少第三电压，以及在所述写操作中通过一个或多个第四选定电阻性路径选择性地将所述第二非易失性存储器元件的第二端子耦合到所述电源电压，以在所述第一端子和所述第二端子之间施加至少第四电压。
6.根据权利要求5所述的设备，还包括：
输出端子；和
一个或多个导电元件，用于至少部分地基于所述第一非易失性存储器元件的阻抗状态或所述第二非易失性存储器元件的阻抗状态或这二者的阻抗状态，将所述输出端子耦合到所述电源电压或所述公共源电压。
7.根据权利要求5或6所述的设备，其中响应于所述写操作，如果所述第一非易失性存储器元件处于高阻抗或绝缘状态并且所述第二非易失性存储器元件处于低阻抗或导电状态，则所述第一非易失性存储器元件和所述第二非易失性存储器元件的阻抗状态表示第一符号、值、表达、条件或参数，如果所述第一非易失性存储器元件处于低阻抗或导电状态并且所述第二非易失性存储器元件处于高阻抗或绝缘状态，则所述第一非易失性存储器元件和所述第二非易失性存储器元件的阻抗状态表示第二符号、值、表达、条件或参数。
8.根据任一前述权利要求所述的设备，其中所述第一非易失性存储器元件包括相关电子开关(CES)元件。
9.根据任一前述权利要求所述的设备，其中所述第一非易失性存储器元件包括相关电子随机存取存储器元件。
10.一种方法，包括：
当第一非易失性存储器元件的第一端子耦合到电压源时，在读操作中通过一个或多个第一选定电阻性路径选择性地将所述第一非易失性存储器元件的第二端子耦合到公共源电压，以在所述第一端子和所述第二端子之间施加至少第一电压；以及
当所述第一非易失性存储器元件的第一端子耦合到所述电压源时，在第一写操作中通过一个或多个第二选定电阻性路径选择性地将所述第一CES元件的第二端子耦合到所述公共源电压，以在所述第一端子和所述第二端子之间施加至少第二电压。
11.根据权利要求10所述的方法，其中在所述第一写操作中通过一个或多个第二选定电阻性路径选择性地将所述第一CES元件的第二端子耦合到所述公共源电压以在所述第一端子和所述第二端子之间施加至少第二电压还包括：在所述第一非易失性存储器元件的第一端子和第二端子间施加第一编程信号，以将所述第一非易失性存储器元件置于高阻抗或绝缘状态。
12.根据权利要求11所述的方法，还包括在第二写操作中通过一个或多个第三选定电阻性路径选择性地将所述第一CES元件的第二端子耦合到所述公共源电压，以在所述第一端子和所述第二端子之间施加至少第三电压。
13.根据权利要求12所述的方法，其中，在所述第二写操作中通过一个或多个第三选定电阻性路径选择性地将所述第一CES元件的第二端子耦合到所述公共源电压以在所述第一端子和所述第二端子之间施加至少第三电压还包括：在所述第一非易失性存储器元件的第一端子和第二端子间施加第二编程信号，以将所述第一非易失性存储器元件置于低阻抗或导电状态。
14.根据权利要求13所述的方法，其中所述第一编程信号包括第一编程信号电压和第一编程信号电流，并且其中所述第二编程信号包括第二编程信号电压和第二编程信号电流，其中所述第一编程信号电流的大小大于所述第二编程信号电流的大小，并且其中所述第二编程信号电压的大小大于所述第一编程信号电压的大小。
15.根据权利要求10所述的方法，还包括：
在第二非易失性存储器元件的第一端子耦合到电压源时，在所述读操作中通过一个或多个第三选定电阻性路径选择性地将所述第二非易失性存储器元件的第二端子耦合到所述电源电压，以在所述第一端子和所述第二端子之间施加至少第三电压；以及
在所述第一写操作中通过一个或多个第四选定电阻性路径选择性地将所述第二非易失性存储器元件的第二端子耦合到所述电源电压，以在所述第一端子和所述第二端子之间施加至少第四电压。
16.根据权利要求15所述的方法，还包括至少部分地基于所述第一非易失性存储器元件的阻抗状态或所述第二非易失性存储器元件的阻抗状态或这二者的阻抗状态，将输出端子耦合到所述电源电压或所述公共源电压。
CN201780057718.6A 2016-11-01 2017-10-25 用于非易失性存储器设备操作的方法、系统和设备 Active CN109716438B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/340,567 2016-11-01
US15/340,567 US9899083B1 (en) 2016-11-01 2016-11-01 Method, system and device for non-volatile memory device operation with low power high speed and high density
PCT/GB2017/053224 WO2018083447A1 (en) 2016-11-01 2017-10-25 Method, system and device for non-volatile memory device operation

Publications (2)

Publication Number Publication Date
CN109716438A true CN109716438A (zh) 2019-05-03
CN109716438B CN109716438B (zh) 2023-07-11

Family

ID=60201616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780057718.6A Active CN109716438B (zh) 2016-11-01 2017-10-25 用于非易失性存储器设备操作的方法、系统和设备

Country Status (5)

Country Link
US (2) US9899083B1 (zh)
KR (1) KR102344120B1 (zh)
CN (1) CN109716438B (zh)
TW (1) TWI723230B (zh)
WO (1) WO2018083447A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) * 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) * 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060215445A1 (en) * 2005-03-28 2006-09-28 In-Gyu Baek Magneto-resistive memory cells and devices having asymmetrical contacts and methods of fabrication therefor
CN1977337A (zh) * 2004-05-03 2007-06-06 统一半导体公司 非易失性可编程存储器
CN102473448A (zh) * 2009-07-10 2012-05-23 希捷科技有限公司 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列
US20140169068A1 (en) * 2012-12-18 2014-06-19 Yong-kyu Lee Nonvolatile memory device having variable resistive elements and method of driving the same
US20150187431A1 (en) * 2010-08-20 2015-07-02 Shine C. Chung ONE-TIME PROGRAMMABLE MEMORY DEVICES USING FinFET TECHNOLOGY
GB201521879D0 (en) * 2015-12-11 2016-01-27 Advanced Risc Mach Ltd A storage array
WO2016153515A1 (en) * 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
EP0715312B1 (en) * 1994-11-30 2002-10-23 STMicroelectronics S.r.l. Monolitically integrated generator of a plurality of voltage values
US5910922A (en) * 1997-08-05 1999-06-08 Integrated Device Technology, Inc. Method for testing data retention in a static random access memory using isolated Vcc supply
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
DE102005030143B4 (de) * 2005-06-28 2008-10-30 Qimonda Ag Speicherelement für eine nichtflüchtige Speicherung unter Verwendung von Widerstandselementen
JP2007149274A (ja) * 2005-11-30 2007-06-14 Hitachi Ltd 再生回路及びそれを用いた磁気ディスク装置
US7471554B2 (en) * 2006-01-27 2008-12-30 Ovonyx, Inc. Phase change memory latch
US7423906B2 (en) * 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20090296448A1 (en) * 2008-05-30 2009-12-03 Fu Lung Hsueh Diode as voltage down converter for otp high programming voltage applications
US8077508B1 (en) * 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9251864B2 (en) * 2012-09-06 2016-02-02 Infineon Technologies Ag System and method for providing voltage supply protection in a memory device
US9349440B1 (en) * 2014-12-11 2016-05-24 Empire Technology Development Llc Non-volatile SRAM with multiple storage states
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9389792B1 (en) * 2015-12-07 2016-07-12 International Business Machines Corporation Reducing read-after-write errors in a non-volatile memory system using an old data copy
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US9899083B1 (en) * 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977337A (zh) * 2004-05-03 2007-06-06 统一半导体公司 非易失性可编程存储器
US20060215445A1 (en) * 2005-03-28 2006-09-28 In-Gyu Baek Magneto-resistive memory cells and devices having asymmetrical contacts and methods of fabrication therefor
CN102473448A (zh) * 2009-07-10 2012-05-23 希捷科技有限公司 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列
US20150187431A1 (en) * 2010-08-20 2015-07-02 Shine C. Chung ONE-TIME PROGRAMMABLE MEMORY DEVICES USING FinFET TECHNOLOGY
US20140169068A1 (en) * 2012-12-18 2014-06-19 Yong-kyu Lee Nonvolatile memory device having variable resistive elements and method of driving the same
WO2016153515A1 (en) * 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors
GB201521879D0 (en) * 2015-12-11 2016-01-27 Advanced Risc Mach Ltd A storage array

Also Published As

Publication number Publication date
US20180197605A1 (en) 2018-07-12
KR20190073354A (ko) 2019-06-26
US9899083B1 (en) 2018-02-20
TWI723230B (zh) 2021-04-01
US10504593B2 (en) 2019-12-10
KR102344120B1 (ko) 2021-12-28
CN109716438B (zh) 2023-07-11
WO2018083447A1 (en) 2018-05-11
TW201820319A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN109716438A (zh) 用于非易失性存储器设备操作的方法、系统和设备
US10388377B2 (en) Method, system and device for complementary non-volatile memory device operation
US10276238B2 (en) Method, system and device for complementary non-volatile memory device operation
KR102481877B1 (ko) 상관 전자 스위치（ｃｅｓ）장치 작동을 위한 방법, 시스템 및 장치
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
CN109791789A (zh) 用于非易失性存储器设备操作的方法、系统和设备
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
CN109716437A (zh) 用于非易失性存储器设备操作的方法、系统和设备
US9792982B1 (en) Method, system and device for read signal generation
CN108140412A (zh) 用于使用量子力学转变的非易失性存储器设备操作的方法、系统和设备
CN109844863A (zh) 用于非易失性存储器设备操作的方法、系统和设备
US20180349264A1 (en) Method, system and device for memory device operation
CN109658974A (zh) 用于测试相关电子开关（ces）设备的方法、系统和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant