TW201820319A - 用於非揮發性記憶體裝置操作的方法、系統以及裝置 - Google Patents

用於非揮發性記憶體裝置操作的方法、系統以及裝置 Download PDF

Info

Publication number
TW201820319A
TW201820319A TW106137689A TW106137689A TW201820319A TW 201820319 A TW201820319 A TW 201820319A TW 106137689 A TW106137689 A TW 106137689A TW 106137689 A TW106137689 A TW 106137689A TW 201820319 A TW201820319 A TW 201820319A
Authority
TW
Taiwan
Prior art keywords
terminal
volatile memory
voltage
memory element
state
Prior art date
Application number
TW106137689A
Other languages
English (en)
Other versions
TWI723230B (zh
Inventor
格蘭阿諾 羅森戴爾
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201820319A publication Critical patent/TW201820319A/zh
Application granted granted Critical
Publication of TWI723230B publication Critical patent/TWI723230B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭示了用於操作非揮發性記憶體裝置的方法、系統及裝置。在一個態樣中，可藉由將相關電子開關(CES)裝置的端子經過多個不同電阻路徑中之任一者耦接到特定節點，來在CES裝置上執行讀取操作或特定寫入操作。

Description

用於非揮發性記憶體裝置操作的方法、系統以及裝置
揭示了利用記憶體裝置的技術。
非揮發性記憶體是一記憶體類別，其中在將供應到裝置的功率移除之後，記憶體單元或元件不會失去其狀態。例如，最早的電腦記憶體(由可在兩個方向上磁化的鐵氧體環所製成的)是非揮發性的。隨著半導體技術發展到更高水平的微型化，便將鐵氧體裝置捨棄用於更常見的揮發性記憶體，像是DRAM(動態隨機存取記憶體)和SRAM(靜態RAM)。
非揮發性記憶體的一個類型，電可擦除可程式化唯讀記憶體(EEPROM)裝置具有大的單元面積且可能在電晶體閘極上需要大電壓(例如，自12.0至21.0伏特) 用以寫入或擦除。而且，擦除或寫入時間典型為幾十微秒之數量級。EEPROM的一個限制因素是擦除/寫入週期的有限數目為不超過600,000，或為105 -106 之數量級。半導體工業已藉由在稱作快閃記憶體裝置之EEPROM中可將「頁面」(例如，子陣列)一次擦除的這種方式來扇區化記憶體陣列，來消除在EEPROM與非揮發性電晶體之間的穿過閘極切換電晶體的需要。在快閃記憶體裝置中，犧牲了保持隨機存取(擦除/寫入單一位元)之能力，獲得速度及更高位元密度。
近年來，FeRAM(鐵電RAM)已提供低功率、相對高的寫入/讀取速度、及超過100億次讀取/寫入週期的耐久度。類似地，磁性記憶體(MRAMs)已提供高寫入/讀取速度及耐久度，但伴隨著高成本費及更高的功率消耗。例如，這些技術無一達到快閃記憶體裝置的密度。因此，快閃記憶體仍為非揮發性記憶體之選擇。然而，一般認為的是，快閃記憶體技術可能不易縮小至65奈米(nm)以下；因此，正在積極地尋找能夠縮小至更小尺寸之新的非揮發性記憶體裝置。
考慮作為替代快閃記憶體裝置的技術已包括基於某些材料的記憶體，該等材料展現與材料相變(至少部分地由在晶體結構中原子的長程排序來決定)相關之電阻改變。在稱為相變記憶體(PCM/PCRAM)裝置的可變電阻記憶體的一個類型中，隨著記憶體元件短暫熔融及隨後冷卻至導電晶態或不導電非晶態，將發生電阻改變。典型材料不同並且可包括GeSbTe，其中Sb及Te可與週期表上的有相同或類似性質的其他元素交換。然而，這些基於電阻的記憶體尚未證明在商業上有用，因為它們在導電狀態與絕緣狀態之間的轉變取決於物理結構現象(例如，在高達600℃下熔融)及返回到在許多應用中不能被充分控制作為有用的記憶體的固態。
另一可變電阻記憶體種類包括回應於初始高「形成」電壓及電流以激活可變電阻功能的材料。這些材料可包括(例如)Prx Cay Mnz Oє ，其中x、y、z及є具有不同化學計量、過渡金屬氧化物，像是CuO、CoO、VOx 、NiO、TiO2 、Ta2 O5 、及一些鈣鈦礦，像是Cr:SrTiO3 。這些記憶體類型之數種存在且落入電阻性RAM(ReRAMs)或導電橋RAM(CBRAM)類別中，以將它們與硫族化物類型記憶體區別。假定是，在這些RAM中的電阻切換至少部分地歸因於狹窄導電路徑或藉由電鑄製程來連接頂部與底部導電端子的長絲的形成，但這種導電長絲的存在仍然是有爭議的問題。因為ReRAM/CBRAM的操作可能是極為依賴溫度，所以在ReRAM/CBRAM中的電阻切換機構亦可能是高度依賴溫度。此外，因為長絲的形成和移動是隨機的，所以這些系統可隨機地操作。其他類型的ReRAM/CBRAM亦可展現不穩定的品質。此外，在ReRAM/CBRAM中的電阻切換在經過多次記憶體週期之後將趨於疲勞。亦即，在記憶體狀態改變多次之後，在導電狀態與絕緣狀態之間的電阻之差異可顯著改變。在商業上記憶體裝置中，這種改變可使記憶體超出規格並且造成它無法使用。
鑒於形成隨時間和溫度呈穩定的薄膜電阻切換材料的固有困難，可行的電阻切換記憶體仍然是一個挑戰。此外，由於高電流、電鑄、在溫度和電壓之合理範圍沒有可量測的記憶體讀取或寫入窗口、及像是隨機行為的許多其他問題，所以發展至今的所有電阻切換機制已固有地不適合於記憶體。因此，在本領域中仍然需要具有低功率、高速度、高密度及穩定性之確定性的非揮發性記憶體，並且特定地，這種記憶體可縮放至遠低於65奈米(nm)之特徵尺寸。
在第一態樣中，一種裝置包括：第一非揮發性記憶體元件，該第一非揮發性記憶體元件包括第一端子和第二端子，該第一端子耦接於電壓供應；及一或更多個第一導電元件，其用以經由一或更多個第一選擇的電阻路徑將該第一非揮發性元件的該第二端子選擇地耦接到共同電源電壓，以便在讀取操作中在該第一端子與該第二端子之間施加至少第一電壓，及其用以經由一或更多個第二選擇的電阻路徑將該第一非揮發性記憶體元件的該第二端子選擇地耦接到共同電源電壓，以便在寫入操作中在該第一端子與該第二端子之間施加至少第二電壓。
在第二態樣中，一種方法包括以下步驟：當第一非揮發性記憶體元件的第一端子耦接於電壓供應時，經由一或更多個第一選擇的電阻路徑將該第一非揮發性記憶體元件的第二端子選擇地耦接到共同電源電壓，以便在讀取操作中在該第一端子與該第二端子之間施加至少第一電壓；及當該第一非揮發性記憶體元件的該第一端子耦接於該電壓供應時，經由一或更多個第二選擇的電阻路徑將該第一CES元件的該第二端子選擇地耦接到該共同電源電壓，以便在第一寫入操作中在該第一端子與該第二端子之間施加至少第二電壓。
本揭示案的特定態樣包括用以形成相關電子開關(CES) 的相關電子材料(CEM)。在此上下文中，CES可展現由於電子相關性而非固態結構相變(例如，如上文所討論的在相變記憶體(PCM)裝置中的晶態/非晶態改變，或電阻RAM裝置中的長絲形成和導電)而產生之急劇導體/絕緣體轉變。在一個態樣中，在CES中的急劇導體/絕緣體轉變可回應於量子力學現象，對比於熔融/凝固或長絲形成。可在若干態樣之任一者中，理解在CEM記憶體裝置中的導電狀態與絕緣狀態之間的這種量子力學轉變。
在一個態樣中，可根據莫特轉變來理解在絕緣狀態與導電狀態之間的CES的量子力學轉變。在莫特轉變中，若發生莫特轉變條件，則材料可從絕緣狀態切換為導電狀態。可藉由以下公式來定義準則：(nc )1/3 a=0.26，其中nc 是電子濃度，及「a」是波爾半徑。若達到臨界載子濃度，使得滿足莫特準則，則可發生莫特轉變，及狀態將從高電阻/電容改變為低電阻/電容。
在一個態樣中，可由電子的定域來控制莫特轉變。當載子被定域時，在電子之間的強庫侖相互作用將分裂材料的能帶而產生絕緣體。若電子不再被定域，則弱庫侖相互作用可主導能帶分裂，從而留下金屬(導電)能帶。這有時被解釋為「擁擠電梯」現象。當電梯僅有一些人在其中時，人們可以輕易地走來走去，其類似於導電狀態。另一方面，當電梯達到一定的人口濃度時，乘客不再能移動，其類似於絕緣狀態。然而，應理解的是，為了說明之目的所提供的這經典解釋(如量子現象的所有經典解釋)僅是不完整的類比，並且所請標的不限於此方面。
在本揭示案之態樣的特定實施方式中，電阻切換積體電路記憶體可包括：包括CES裝置的電阻切換記憶體單元；用於取決於提供至記憶體單元的訊號而將電阻切換記憶體單元設置為第一電阻狀態或第二電阻狀態的寫入電路，其中CES的電阻在第二電阻狀態中是高於在第一電阻狀態中；以及用於感測記憶體單元的狀態並提供對應於記憶體單元的感測狀態的電訊號的讀取電路。在一個態樣中，在第二記憶體單元狀態中的CES的電阻可大於第二記憶體單元狀態中的電阻的100倍。在一特定實施方式中，CES裝置可回應於在CES裝置的大部分體積中的莫特轉變來切換電阻狀態。在一個態樣中，CES裝置可包含從包括以下項目之一組來選擇的材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、及鋅(其可連接至像是氧或其他類型之配位體的陽離子)，或其組合。
在一特定實施例中，CES裝置可形成為「CEM隨機存取記憶體(CeRAM)」裝置。在此上下文中，CeRAM裝置包含至少部分地基於利用量子力學莫特轉變的在導電狀態與絕緣狀態之間的至少一部分材料的轉變來在複數個預定可偵測記憶體狀態之間或之中轉變的材料。在此上下文中，「記憶體狀態」意謂指示出數值、符號、參數或條件的記憶體裝置的可偵測狀態(僅提供一些實例)。在一個特定實施方式中，如下文所述，可至少部分地基於在讀取操作中的記憶體裝置的端子上所偵測到的訊號，來偵測記憶體裝置之記憶體狀態。在另一特定實施方式中，如下文所述，可藉由在「寫入操作」中跨記憶體裝置的端子施加一或更多個訊號，將記憶體裝置設置為特定記憶體狀態，以表示或儲存特定值、符號或參數。
在一特定實施方式中，CES元件可包含夾在導電端子之間的材料。藉由在端子之間施加特定電壓和電流，材料可在前述導電記憶體狀態和絕緣記憶體狀態之間轉變。在本文所稱的「編程信號」意謂跨裝置的端子所施加的用以影響像是在寫入操作中的物理狀態的條件。在一個示例性實施方式中，編程信號可包括在裝置的端子之間的電流及跨裝置的端子所施加的電壓，用以將裝置設置為特定的阻抗狀態。如在下文的特定示例性實施方式中所討論的，夾在導電端子之間的CES元件的材料可藉由跨端子施加具有電壓V重置 和電流I重置 的第一程式化訊號而設置為絕緣或高阻抗記憶體狀態，或藉由跨端子施加具有電壓V設定 於電流I設定 的第二程式化訊號而設置為導電或低阻抗記憶體狀態。在此上下文中，應理解的是，術語像是「導電或低阻抗」記憶體狀態和「絕緣或高阻抗」記憶體狀態是相對術語，而非特定於阻抗或電導的任何特定數量或數值。例如，在一個態樣中，當記憶體裝置是在稱作絕緣或高阻抗記憶體狀態的第一記憶體狀態中時，該記憶體裝置比當該記憶體裝置是在稱作導電或低阻抗記憶體狀態的第二記憶體狀態中時是更不導電的(或更加絕緣的)。
在一特定實施方式中，CeRAM記憶體單元可包含形成在半導體上之金屬/CEM/金屬(M/CEM/M)堆疊。這種M/CEM/M堆疊可例如形成在二極體上。在一示例性實施方式中，可從包含接面二極體和肖特基二極體之一組選出這種二極體。在此上下文中，應理解的是，「金屬」意謂導體，亦即行為類似於金屬之任何材料，包括(例如)多晶矽或摻雜半導體。
圖1A圖示根據一實施例的跨CES裝置的端子(未圖示)的電流密度與電壓之曲線圖。至少部分地基於施加於CES裝置的端子的電壓(例如，在寫入操作中)，可將CES設置為導電狀態或絕緣狀態。例如，施加電壓V設定 和電流密度J設定 可使CES裝置設置為低阻抗或導電記憶體狀態，及施加電壓V重置 及電流密度J重置 可使CES裝置設置為高阻抗或絕緣記憶體狀態。在將CES設置為絕緣狀態或導電記憶體狀態之後，可藉由施加電壓V讀取 (例如，在讀取操作中)及偵測在CeRAM裝置的端子處的電流或電流密度，來偵測CES裝置的特定狀態。
根據一實施例，圖1A的CES裝置可包括任何TMO，像是(例如)鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及安德森無序絕緣體。在特定實施方式中，可由切換材料形成CES裝置，像是氧化鎳、氧化鈷、氧化鐵、氧化釔、及鈣鈦礦(像是鉻摻雜鈦酸鍶、鈦酸鑭)、及包括高錳酸鈣及高錳酸鑭之錳酸鹽族(僅提供一些實例)。特別是，包括具有不完整的 d 及 f 軌道殼層的元素的氧化物可展現足夠的電阻切換性質以供用於CES裝置中。在一實施例中，可在無電鑄的情況下，製備CES裝置。可在不背離所請標的之情況下，其他實施方式使用其他過渡金屬化合物。例如，{M(chxn)2 Br}Br2 ，其中M可包括Pt、Pd、或Ni，並且chxn包括1R,2R-環己二胺，並且可在不背離所請標的之情況下，使用其他的這種金屬錯合物。
在一個態樣中，圖1A的CES裝置可包含為TMO金屬氧化物可變電阻材料之材料，但應理解的是，這些僅是示例性的，而不意欲限制所請標的。特定實施方式也可以使用其他可變電阻材料。氧化鎳、NiO已揭示為一種特定TMO。在本文所討論的NiO材料可摻雜有外在配位體，其可穩定可變電阻性質。特別是，在本文所揭示的NiO可變電阻材料可包括含碳配位體，其可由NiO(Cx )指示。在本文，本領域具有通常知識者可簡單地藉由平衡原子價，來決定用於任何特定含碳配位體的x值及含碳配位體與NiO之任何特定組合。在另一特定實例中，摻雜有外在配位體的NiO可表示為NiO(Lx )，其中Lx 為配位體元素或化合物且x指示一個單元NiO的配位體單元的數目。本領域具有通常知識者可簡單地藉由平衡原子價，來決定用於任何特定含碳配位體的x值及配位體與NiO或任何其他過渡金屬之任何特定組合。
若施加足夠偏壓(例如，超過能帶分裂電位)並且滿足前述的莫特條件(注入電洞=在切換區域中的電子)，則CES裝置可經由莫特轉變而快速地從導電狀態切換為絕緣狀態。此可發生在圖1A中的曲線圖的點108處。在此點處，電子將不再屏蔽而變成定域。此相關性可導致強大的電子對電子相互作用電位，該電位將分裂能帶以形成絕緣體。當CES裝置仍處於絕緣狀態時，可藉由電洞傳輸來產生電流。若跨CES的端子施加足夠偏壓，則可越過金屬-絕緣體-金屬(MIM)裝置之電位屏障而將電子注入MIM二極體。若已注入足夠電子且跨端子施加足夠電位以將CES裝置設置為設定狀態，則電子的增加可屏蔽電子及移除電子的定域，其可使能帶分裂電位崩潰而形成金屬。
根據一實施例，可由外部施加的「順應」條件來控制在CES裝置中的電流，該條件至少部分地基於在寫入操作期間受限制用以將CES裝置設置為絕緣狀態的外部電流而決定。此外部施加的順應電流亦可設定電流密度條件，用於將CES設置為導電狀態的後續重置操作。如圖1A的特定實施方式中所圖示，在寫入操作期間在點116處所施加用以將CES裝置設置為導電或低阻抗狀態的電流密度J 順應 可決定在後續寫入操作中用於將CES裝置設置為絕緣或高阻抗狀態的順應性條件。如圖示，CES裝置可隨後藉由在點108處在電壓V重置 下施加電流密度J 重置 ≥J 順應 而設置為絕緣或高阻抗狀態，其中J 順應 是外部施加的。
因此，順應條件可決定在CES裝置中針對莫特轉變由電洞所「捕獲」的電子之數目。換言之，在寫入操作中所施加用以將CES裝置設置為導電記憶體狀態的電流可決定要注入CES裝置的電洞之數目，作為將CES裝置後續轉變為絕緣記憶體狀態。
如上文所指出，重置條件可回應於點108處的莫特轉變而發生。如上文所指出，這種莫特轉變可發生在CES裝置中的一條件下，在該條件下，電子濃度n 等於電洞濃度p 。可根據以下表達式(1)，來模型化此條件如下：(1) 其中： λTF 為托馬斯費米屏蔽長度；以及 C為常數。
根據一實施例，在圖1A中所圖示的曲線圖的區域104中的電流或電流密度可回應於根據跨CES裝置的端子所施加的電壓訊號的注入電洞而存在。在本文，當跨CES裝置的端子施加臨界電壓VMI 時，注入電洞可滿足在電流IMI 處的導電狀態到絕緣狀態轉變的莫特轉變準則。此可根據表達式(3)模型化如下：(3) 其中Q(VMI ) 為所注入的電荷(電洞或電子)且為所施加電壓的函數。
致能莫特轉變的注入電洞可發生在能帶之間並且回應於臨界電壓VMI 及臨界電流IMI 。根據表達式(1)，藉由表達式(3)中的IMI 所注入的電洞，來使電子濃度n 等於電荷濃度以引起莫特轉變，此種臨界電壓VMI 對托馬斯費米屏蔽長度λTF 的依賴性可根據表達式(4)模型化如下：(4) 其中：ACeRam 為CES元件之橫截面積；以及J 重置 (VMI ) 為在臨界電壓VMI 處要施加至CES元件的穿過CES元件的電流密度，用以將CES元件設置為絕緣狀態。
根據一實施例，可藉由注入足夠數目的電子以滿足莫特轉變準則，來將CES元件設置為導電記憶體狀態(例如，藉由自絕緣記憶體狀態轉變)。
在將CES轉變為導電記憶體狀態中，當已注入足夠電子及跨CES裝置的端子的電位克服臨界切換電位(例如，V 設定 )時，所注入電子開始屏蔽並使雙佔用電子去定域，以反轉比例失調反應且封閉帶隙。在致能轉變為導電記憶體狀態的臨界電壓VMI 處，用於將CES轉變為導電記憶體狀態的電流密度J 設定 (VMI )可根據表達式(6)表示如下：(6) 其中：AB 為波爾半徑。
根據一實施例，用於在讀取操作中偵測CES裝置的記憶體狀態的「讀取窗口」102可表示為當CES裝置處於絕緣狀態時圖1A的曲線圖的部分106與當CES裝置在讀取電壓V讀取 下處於導電狀態時圖1A的曲線圖的部分104之間的差。在一特定實施方式中，可使用讀取窗口102，來決定組成CES裝置的材料的托馬斯費米屏蔽長度λTF 。例如，在電壓V重置 處，電流密度J 重置 和J 設定 可根據表達式(7)而相關如下：(7)
在另一實施例中，在寫入操作中用於將CES裝置設置為絕緣或導電記憶體狀態的「寫入窗口」110可表示為在V重置 (在J 重置 下)與V設定 (在J 設定 下)之間的差。確定|V設定 |＞|V重置 |致能在導電與絕緣狀態之間的切換。V重置 可近似為因相關性產生之能帶分裂電位，及V設定 可近似為能帶分裂電位之兩倍。在特定實施方式中，可至少部分地藉由CES裝置的材料與摻雜，來決定寫入窗口110之大小。
可由CES裝置的單一阻抗表示從高電阻/電容轉變為低電阻/電容。圖1B描繪示例性可變阻抗器裝置(像是CES裝置)之等效電路之示意圖，像是可變阻抗器裝置124。如所述，可變阻抗器裝置124可包含可變電阻與可變電容兩者之特性。例如，在一實施例中，用於可變阻抗器裝置的等效電路可包含可變電阻器，像是與可變電容器(像是可變電容器128)並聯的可變電阻器126。當然，儘管可變電阻器126與可變電容器128在圖1B中描繪為包含分離的部件，但可變阻抗器裝置(像是可變阻抗器裝置124)可包含基本上同質的CEM，其中CEM包含可變電容和可變電阻之特性。下面表1描繪示例性可變阻抗器裝置(像是可變阻抗裝置100)的示例性真值表。 表1
圖2是根據一實施例的用於將操作施加到非揮發性記憶體元件的電路的示意圖。在本文，圖2的電路包括非揮發性記憶體元件CeN，其可以包括像是如上所討論的CeRAM元件的CES元件。非揮發性記憶體元件CeN的第一端子耦接於電壓供應VDD，且非揮發性記憶體元件CeN的第二端子可經由用於特定寫入或讀取操作的多個不同電阻路徑中之任一者耦接於共同電源電壓VSS。在此上下文中，「電阻路徑」意謂單獨或組合的一或更多個路徑，以允許電流在網路中的節點之間流動。這種電阻路徑可包括(例如)導電材料，像是金屬、半導體材料或結構、電阻材料(僅提供一些實例)。在一個實例中，電阻路徑可包括導電元件，其可與低電阻材料(像是金屬)結合而在特定打開或關閉狀態。此外，電阻路徑可包括電流可在節點之間流動經過的多個路徑。然而，應該理解的是，這些僅是電阻路徑的實例，並且所請標的不限於此方面。
在一個實例中，在將非揮發性記憶體元件CeN設置為低阻抗或導電狀態的設定操作中，可升高信號SETN的電壓以關閉FET NS，提供導電元件以將非揮發性記憶體元件CeN的第二端子耦接到在第一電阻路徑中的共同電源電壓VSS。在此上下文中，「電壓供應」意謂在一或更多個節點處相對於一或更多個參考節點來產生電壓位準的電路元件。在一個實施方式中，電壓供應可包括用以產生預定電壓位準的電路。然而，應理解的是，這僅是電壓供應的實例，並且所請標的不限於此方面。在此上下文中，「共同電源電壓」意謂維持在特定電壓位準的一或更多個節點。在一個特定實施方式中，共同電源電壓可包括維持在一或更多個參考節點的電壓，像是接地節點或在相對於由電壓供應所維持的電壓是0.0V的節點。然而，應理解的是，這僅是共同電源電壓的實例，並且所請標的不限於此方面。
在此上下文中，「導電元件」包括能夠允許電流在兩個節點之間通過的電路元件。在一特定實施方式中，導電元件可至少部分地基於特定條件，來改變在節點之間所允許通過的電流。在本文所描述的特定實施方式將使用FET作為導電元件，以至少部分地基於施加於閘極端子的電壓，來允許電流在源極端子和汲極端子之間通過。然而，應理解的是，這些僅是為了說明而提供的在說明書和圖式中的導電元件的實例，並且像是雙極性電晶體、二極體、可變電阻器等的其他類型的裝置可用作導電元件，並且所請標的不限於此方面。在此上下文中，具有第一端子和第二端子的導電元件可藉由在第一端子和第二端子之間提供對於特定信號具有非常小的或可忽略的阻抗的導電路徑，來「連接」第一端子和第二端子。在一個特定示例性實施方式中，導電元件可至少部分地基於提供到導電元件的第三端子的信號(例如，基於施加於第三端子的電壓或電流)，來改變在第一端子和第二端子之間的阻抗。在一個態樣中，回應於在第三端子上所提供的信號，導電元件可「關閉」，從而連接第一端子和第二端子。類似地，響應於在第三端子上所提供的不同信號，導電元件可「打開」，從而斷開第一端子和第二端子。在一個態樣中，在打開狀態的導電元件可藉由移除或破壞在電路的第一部分和第二部分之間的導電路徑，來將該電路的第一部分與該電路的第二部分隔離。在另一態樣中，導電元件可基於提供到第三端子的信號，來改變在第一端子與第二端子之間而在打開狀態與關閉狀態之間的阻抗。
將串聯的與二極體耦接的FET NRD1和FET NRD2關閉，並提供與FET NS並聯的電阻路徑。具有共同汲極-閘極連接，FET NRD1和FET NRD2每一者都可以具有等於FET導通電壓的電壓降(例如，每一者都可以導致0.4V的電壓降)。因此，雖然FET NS和FET NR兩者都在打開狀態，並且跨FET NRD1和FET NRD2中之每一者的壓降是0.4V，但是跨非揮發性記憶體裝置CeN的電壓可以是VDD-(VSS+2.0×0.4V)。
在非揮發性記憶體元件CeN的第二端子與經過FET NS的共同電源電壓之間的電阻路徑中的所得電壓降可提供足以將非揮發性記憶體元件CeN在如上文所討論的設定操作中設置為導電或低阻抗狀態的電壓V設定 。用以將非揮發性記憶體元件CeN設置為導電或低阻抗狀態的信號狀態可在圖3的時序圖中在時間2與時間3之間示出，在其中信號SETN的電壓將升高，而同時在信號RSTN上的電壓將保持為低。
在用以將非揮發性記憶體元件CeN設置為高阻抗或絕緣狀態的重置操作中，可將信號SETN的電壓維持為低(以將FET NS設置為打開狀態)，而同時信號RSTN的電壓可升高以關閉FET NR。關閉FET NR可提供導電元件，以將非揮發性記憶體元件CeN的第二端子在電阻路徑中耦接到共同電源電壓VSS，該電阻路徑包括與二極體耦接的FET NRD2，跟NR串聯而跟與二極體耦接的FET NRD1並聯。在本文，在非揮發性記憶體元件CeN的第二端子與共同電源電壓之間的所得電壓降(包括跨與二極體耦接的FET NRD2的電壓降(例如，大約0.4V)和跨關閉的FET NR的可忽略的壓降)可提供足以將非揮發性記憶體元件CeN在如上文所討論的重置操作中設置為絕緣或高阻抗狀態的電壓V重置 和電流I重置 。用以將非揮發性記憶體元件CeN設置為絕緣或高阻抗狀態的信號狀態可在圖3的時序圖中在時間5與時間6之間示出，在其中信號RSTN的電壓將升高，而同時在信號SETN上的電壓將保持為低。
根據一實施例，用以偵測非揮發性記憶體元件CeN的當前狀態的讀取操作可在指示出當前狀態的輸出端子處提供特定信號VO。在本文，可將信號RSTN和信號SETN的電壓維持為低(將FET NS和FET NR設置為打開狀態，而留下在第二端子與VSS之間而經由串聯的與二極體耦接的FET ND1和FET NRD2的單一電阻路徑)，而同時可將信號VO的電壓在輸出端子處取樣。這顯示在圖3的時序圖中在時間4與時間5之間用以讀取導電或低阻抗狀態，並且在時間7與時間8之間用以讀取絕緣或高阻抗狀態。
圖2的特定實施方式使用NFET來提供導電元件以在非揮發性記憶體元件CeN的第二端子與共同電源電壓VSS之間形成不同的電阻路徑。圖4是根據一替代實施例的用於將操作施加到非揮發性記憶體元件的電路的示意圖，在其中使用PFET來在非揮發性記憶體元件CeP的第一端子與電壓供應VDD之間形成電阻路徑。在本文，共同電源電壓VSS耦接於非揮發性記憶體元件CeP的第一端子，而同時非揮發性記憶體元件CeP的第二端子可藉由由PFET PS、PFET PR、PFET PRD1、及PFET PRD2所形成的一或更多個電阻路徑來耦接於電壓供應VDD。
例如，在用以將非揮發性記憶體元件CeP設置為低阻抗或導電狀態的設定操作中，可降低信號SETP_B的電壓以關閉FET PS，提供導電元件以將非揮發性記憶體元件CeP的第二端子耦接到在第一電阻路徑中的電壓供應VDD。與二極體耦接的FET PRD1和FET PRD2具有共同汲極-閘極連接，其每一者具有等於FET導通電壓的電壓降(例如，其每一者可施加0.4V的電壓降)。成串聯的FET PRD1和FET PRD2提供與FET PS並聯的電阻路徑。在本文，在非揮發性記憶體元件CeN的第二端子與共同電源電壓之間的所得電壓差可提供足以將非揮發性記憶體元件CeP在如上文所討論的設定操作中設置為導電或低阻抗狀態的電壓V設定 和電流I設定 。用以將非揮發性記憶體元件CeP設置為導電或低阻抗狀態的信號狀態可在圖5的時序圖中在時間2與時間3之間示出，在其中信號SETP_B的電壓將降低，而同時在信號RSTP_B上的電壓將保持為高。
在用以將非揮發性記憶體元件CeP設置為高阻抗或絕緣狀態的重置操作中，可將信號SETP_B的電壓維持為高(以將FET PS設置為打開狀態)，而同時信號RSTP_B的電壓可降低以關閉FET PR。關閉FET PR可提供導電元件，以將非揮發性記憶體元件CeP的第二端子在電阻路徑中耦接到電壓供應VDD，該電阻路徑包括與二極體耦接的FET PRD2以施加電壓降(例如，大約0.4V的電壓降)，跟與二極體耦接的FET PRD1串聯而跟FET PR並聯。與FET PR並聯而經過與二極體耦接的FET PRD1的電壓降可忽略不計。在非揮發性記憶體元件CeP的第二端子與電壓供應VDD之間的所得電壓降(主要地為經過與二極體耦接的FET PRD2的電壓降)可提供足以將非揮發性記憶體元件CeP在如上文所討論的重置操作中設置為絕緣或高阻抗狀態的跨非揮發性記憶體元件CeP的端子的電壓V重置 和電流I重置 。用以將非揮發性記憶體元件CeP設置為絕緣或高阻抗狀態的信號狀態可在圖5的時序圖中在時間5與時間6之間示出，在其中信號RSTP_B的電壓將降低，而同時在信號SETP_B上的電壓將保持為高。
根據一實施例，用以偵測非揮發性記憶體元件CeP的當前狀態的讀取操作可在指示出CeP的當前狀態的輸出端子處提供特定信號VO。在本文，可將信號RSTP_B和信號SETP_B的電壓維持為高(將FET PS和FET PR設置為打開狀態，而留下在第二端子與VSS之間而經過串聯的與二極體耦接的FET PRD1和FET PRD2的單一電阻路徑)，而同時可將信號VO的電壓在輸出端子處取樣。這顯示在圖5的時序圖中在時間4與時間5之間用以讀取導電或低阻抗狀態，並且在時間7與時間8之間用以讀取絕緣或高阻抗狀態。
圖6是根據一替代實施例的用於將操作施加到多個非揮發性記憶體元件的電路結合上在圖2和圖4中所示的電路的特徵的示意圖。在本文，非揮發性記憶體元件CeN和非揮發性記憶體元件CeP可經配置以處於互補狀態以表示不同的表達式、值、符號、條件、或參數等(例如，「1」或「0」)。例如，非揮發性記憶體元件CeN和非揮發性記憶體元件CeP的兩個互補狀態可表示兩個對應不同的表達式、值、或符號中之任一者。例如，在表示第一表達式、值、或符號的第一互補狀態中，可將非揮發性記憶體元件CeN維持為低阻抗或導電狀態，並且可將非揮發性記憶體元件CeP維持為高阻抗或絕緣狀態。在表示第二表達式、值、符號、條件、或參數的第二互補狀態中，可藉由將非揮發性記憶體元件CeN維持為高阻抗或絕緣狀態並且將非揮發性記憶體元件CeP維持為低阻抗或導電狀態來表示。
如可觀察到的，可將具有基於非揮發性記憶體元件CeN的當前狀態而決定的電壓的輸出信號VON 提供到FET PO的閘極，而同時可將具有基於非揮發性記憶體元件CeP的當前狀態而決定的電壓的輸出信號VOP 提供到FET NO的閘極。在上文所述的第一互補狀態中，可將CeN維持為低阻抗或導電狀態，並且可將非揮發性記憶體元件CeP維持為高阻抗或絕緣狀態。這可回應於在圖7的時序圖中從時間2到時間3所顯示的寫入操作而發生。這可將在FET PO和FET NO的閘極上的輸出信號VON 和輸出信號VOP 的電壓在圖7中的時間4到時間5的後續讀取操作中設置為高，打開FET PO並且關閉FET NO。在此狀態中，資料輸出信號DO的電壓將固定在共同電源電壓VSS。在上文所述的第二互補狀態中，可將CeN維持為高阻抗或絕緣狀態，並且可將非揮發性記憶體元件CeP維持為低阻抗或導電狀態。這可回應於在圖7的時序圖中從時間5到時間6所顯示的寫入操作而發生。這可將在FET PO和FET NO的閘極上的電壓設置為低，關閉FET PO並且打開FET NO。在此狀態中，資料輸出信號DO的電壓將在圖7中的時間7到時間8的後續讀取操作中固定在電壓供應VDD。
如可觀察到的，取決於非揮發性記憶體元件CeN和非揮發性記憶體元件CeP是否在前述的第一互補狀態或第二互補狀態中，可將資料輸出信號DO的電壓在讀取操作中固定在共同電源電壓VSS或電壓供應VDD。這可避免或消除使用複雜的感測放大器電路系統來感測非揮發性記憶體元件CeN和非揮發性記憶體元件CeP的阻抗狀態，作為表示特定表達式、值、符號、參數、或條件。
如圖8的替代實施方式中所示，可藉由包括回應於信號SET和信號RST的反相器IS和反相器IR，來簡化圖6的電路以消除端子以接收信號RSTP_B(用以將非揮發性記憶體元件CeP設置於高阻抗或絕緣狀態的重置操作)和信號SETP_B(用以將非揮發性記憶體元件CeP設置於低阻抗或絕緣狀態的重置操作)。
在如圖9中所示的另一替代實施方式中，可藉由將輸出信號VON 和輸出信號VOP 結合施加到FET NO和FET PO的閘極的單一輸出信號VO’並且消除兩個與二極體耦接的FET，來簡化圖6的電路。在用以將非揮發性記憶體元件CeN和非揮發性記憶體元件CeP設置為第一互補狀態的寫入操作中，可將FET NS關閉並且可將FET NR打開，以在非揮發性記憶體元件CeN上允許設定操作，以及可將FET PS打開並且可將FET PR關閉，以在非揮發性記憶體元件CeP上致能重置操作。在後續讀取操作中，輸出信號VO’的電壓可為高，以將資料輸出信號DO的電壓固定到共同電壓電源VSS。類似地，在用以將非揮發性記憶體元件CeN和非揮發性記憶體元件CeP設置為第二互補狀態的寫入操作中，可將FET NS打開並且可將FET NR關閉，以在非揮發性記憶體元件CeN上允許重置操作，以及可將FET PS關閉並且可將FET PR打開，以在非揮發性記憶體元件CeP上致能設定操作。在後續讀取操作中，輸出信號VO’的電壓可為低，以將資料輸出信號DO的電壓固定到電壓供應VDD。
在互補阻抗狀態時，在任何一個時間，非揮發性記憶體元件CeN或非揮發性記憶體元件CeP可以在導電或低阻抗狀態。在讀取操作期間，為了防止在導電或低阻抗狀態的非揮發性記憶體元件上的意外重置操作，可將經過此非揮發性記憶體元件的電流限制為低於電流位準I重置 。在讀取操作中，FET NS、FET PS、FET NR、及FET PR可在打開狀態，以使得經過非揮發性記憶體元件CeN和非揮發性記憶體元件CeP的電流大致為VDD-VSS除以非揮發性記憶體元件CeN和非揮發性記憶體元件CeP的結合電阻。在本文，在高阻抗或絕緣狀態中的特定非揮發性記憶體元件可在讀取操作中顯著地限制經過非揮發性記憶體元件CeN和非揮發性記憶體元件CeP的電流，以便防止在導電或低阻抗狀態的非揮發性記憶體元件上的意外重置操作。
本說明書全文中對「一個實施方式」、「一實施方式」、「一個實施例」、「一實施例」及/或類似者之引用意謂相對於特定實施方式及/或實施例所描述之特定特徵、結構及/或特性可納入所請標的之至少一個實施方式及/或實施例中。因此，(例如)在整個說明書中不同地方出現此種短語並不一定意欲是相同的實施方式或所描述的任一個特定的實施方式。另外，應理解的是，所描述的特定特徵、結構及/或特性在一或更多個實施方式中能以各種方式結合，並且因此(例如)在所期望的之請求項範疇內。當然，一般而言，這些和其他問題將隨著上下文而改變。因此，描述及/或用法之特定上下文提供關於得出推斷的有用指導。
儘管已說明及描述目前考慮為示例性特徵的內容,但本領域具有通常知識者將理解，可作出其他各種修改，並且可替換均等物而不脫離所請標的。此外，可作出許多修改以使特定情況適合於所請標的之教示而不脫離在本文中所描述的中心概念。因此，所意欲的是，所請標的不限於所揭示的特定實例，而是這種所請標的亦可包括落在隨附請求項及其均等物之範疇內的全部態樣。
102‧‧‧讀取窗口
104‧‧‧部分
106‧‧‧部分
108‧‧‧點
110‧‧‧寫入窗口
116‧‧‧點
124‧‧‧可變阻抗裝置
126‧‧‧可變電阻器
128‧‧‧可變電容器
CeN‧‧‧非揮發性記憶體元件
CeP‧‧‧非揮發性記憶體元件
DO‧‧‧資料輸出信號
IR‧‧‧反相器
IS‧‧‧反相器
NO‧‧‧FET
NR‧‧‧FET
NRD1‧‧‧FET
NRD2‧‧‧FET
NS‧‧‧FET
PO‧‧‧FET
PR‧‧‧FET
PRD1‧‧‧FET
PRD2‧‧‧FET
PS‧‧‧FET
RST‧‧‧信號
RSTN‧‧‧信號
RSTP_B‧‧‧信號
SET‧‧‧信號
SETN‧‧‧信號
SETP_B‧‧‧信號
VDD‧‧‧電壓供應
VO’‧‧‧輸出信號
VON‧‧‧輸出信號
VOP‧‧‧輸出信號
VSS‧‧‧共同電源電壓
在說明書之結尾部分特別指出並明確主張所請標的。然而，對於組織及/或操作方法兩者，連同其目標、特徵、及/或優點一起，若與附圖一起閱讀，可藉由參考以下詳細說明而最佳地理解，在該等附圖中：
圖1A圖示根據一實施例的CES裝置的電流密度與電壓之曲線圖；
圖1B是根據一實施例的CES裝置的等效電路的示意圖；
圖2是根據一實施例的用於將操作施加至非揮發性記憶體元件的電路的示意圖；
圖3是根據一特定實施例的施加於非揮發性記憶體裝置的操作的時序圖；
圖4是根據一替代實施例的用於將操作施加至非揮發性記憶體元件的電路的示意圖；
圖5是根據一替代實施例的施加於非揮發性記憶體裝置的操作的時序圖；
圖6是根據一替代實施例的用於將操作施加至多個非揮發性記憶體元件的電路的示意圖；
圖7是根據一替代實施例的施加於多個非揮發性記憶體裝置的操作的時序圖；及
圖8和圖9是根據一替代實施例的用於將操作施加至多個非揮發性記憶體元件的電路的示意圖。
參考形成本案之一部分的隨附圖式的以下詳細說明，其中相同元件符號在整個對應的及/或類似的部分中可以指定相同的部分。應理解的是，像是為了說明的簡明性及/或清晰性之目的，附圖不一定按比例繪製。例如，一些態樣的尺寸可相對於其他者而誇示。另外，應理解的是，可利用其他實施例。另外，可在不脫離所請標的之情況下，進行結構及/或其他改變。本說明書對「所請標的」之引用指的是由一或更多個請求項(或其任何部分)所要涵蓋之標的，並不一定指的是完整的請求項集合、請求項集合(例如，方法請求項、設備請求項等)之特定組合、或特定的請求項。亦應注意的是，像是上、下、頂部、底部等之方向及/或參考可用於便利圖式之討論，及/或並不意欲限制所請標的之應用。因此，以下的詳細描述不應視為是限制所請標的及/或均等物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (16)

  1. 一種裝置，包括： 一第一非揮發性記憶體元件，該第一非揮發性記憶體元件包括一第一端子和一第二端子，該第一端子耦接於一電壓供應；及一或更多個第一導電元件，其用以經由一或更多個第一選擇的電阻路徑將該第一非揮發性元件的該第二端子選擇地耦接到一共同電源電壓，以便在一讀取操作中在該第一端子與該第二端子之間施加至少一第一電壓，及其用以經由一或更多個第二選擇的電阻路徑將該第一非揮發性記憶體元件的該第二端子選擇地耦接到一共同電源電壓，以便在一寫入操作中在該第一端子與該第二端子之間施加至少一第二電壓。
  2. 如請求項1所述之裝置，其中該一或更多個第一電阻路徑中之至少一者包括一系列的與二極體耦接的場效電晶體(FET)。
  3. 如請求項1所述之裝置，其中該一或更多個第二選擇的路徑中之至少一第一者跨該第一非揮發性記憶體元件的該第一端子和該第二端子施加一第一編程信號，以將該第一非揮發性記憶體元件設置為一高阻抗或絕緣狀態，及該一或更多個第二選擇的路徑中之至少一第二者跨該第一非揮發性記憶體元件的該第一端子和該第二端子施加一第二編程信號，以將該第一非揮發性記憶體元件設置為一低阻抗或導電狀態。
  4. 如請求項3所述之裝置，其中該第一編程信號包括一第一編程信號電壓和一第一編程信號電流，及其中該第二編程信號包括一第二編程信號電壓和一第二編程信號電流，其中該第一編程信號電流的大小大於該第二編程信號電流的大小，及其中該第二編程信號電壓的大小大於該第一編程信號電壓的大小。
  5. 如請求項1所述之裝置，及進一步包括： 一第二非揮發性記憶體元件，該第二非揮發性記憶體元件包括一第一端子和一第二端子，該第一端子耦接於該共同電源電壓；及 一或更多個第二導電元件，其用以經由一或更多個第三選擇的電阻路徑將該第二非揮發性記憶體元件的該第二端子選擇地耦接到該供應電壓，以便在該讀取操作中在該第一端子與該第二端子之間施加至少一第三電壓，及其用以經由一或更多個第四第二選擇的電阻路徑將該第二非揮發性記憶體元件的該第二端子選擇地耦接到該供應電壓，以便在該寫入操作中在該第一端子與該第二端子之間施加至少一第四電壓。
  6. 如請求項5所述之裝置，及進一步包括： 一輸出端子；及 一或更多個導電元件，其用以至少部分地基於該第一非揮發性記憶體元件的一阻抗狀態或該第二非揮發性記憶體元件的一阻抗狀態或兩者，來將該輸出端子耦接到該供應電壓或該共同電源電壓。
  7. 如請求項5所述之裝置，其中若第一非揮發性記憶體元件是在一高阻抗或絕緣狀態及該第二非揮發性記憶體元件是在一低阻抗或導電狀態，則回應於該寫入操作的該第一非揮發性記憶體元件和該第二非揮發性記憶體元件的阻抗狀態表示一第一符號、值、表達式、條件、或參數，及若第一非揮發性記憶體元件是在該低阻抗或導電狀態及該第二非揮發性記憶體元件是在該高阻抗或絕緣狀態，則回應於該寫入操作的該第一非揮發性記憶體元件和該第二非揮發性記憶體元件的該等阻抗狀態表示一第二符號、值、表達式、條件、或參數。
  8. 如請求項1所述之裝置，其中該第一非揮發性記憶體元件包括一相關電子開關(CES)元件。
  9. 如請求項1所述之裝置，其中該第一非揮發性記憶體元件包括一相關電子隨機存取記憶體元件。
  10. 一種方法，包括以下步驟： 當一第一非揮發性記憶體元件的一第一端子耦接於一電壓供應時，經過一或更多個第一選擇的電阻路徑將該第一非揮發性記憶體元件的一第二端子選擇地耦接到一共同電源電壓，以便在一讀取操作中在該第一端子與該第二端子之間施加至少一第一電壓；及當該第一非揮發性記憶體元件的該第一端子耦接於該電壓供應時，經過一或更多個第二選擇的電阻路徑將該第一CES元件的該第二端子選擇地耦接到該共同電源電壓，以便在一第一寫入操作中在該第一端子與該第二端子之間施加至少一第二電壓。
  11. 如請求項10所述之方法，其中經過一或更多個第二選擇的電阻路徑將該第一CES元件的該第二端子選擇地耦接到該共同電源電壓，以便在該第一寫入操作中在該第一端子與該第二端子之間施加至少一第二電壓的步驟進一步包括以下步驟：跨該第一非揮發性記憶體元件的該第一端子和該第二端子施加一第一編程信號，以將該第一非揮發性記憶體元件設置為一高阻抗或絕緣狀態。
  12. 如請求項11所述之方法，進一步包括以下步驟：經過一或更多個第三選擇的電阻路徑將該第一CES元件的該第二端子選擇地耦接到該共同電源電壓，以便在一第二寫入操作中在該第一端子與該第二端子之間施加至少一第三電壓。
  13. 如請求項12所述之方法，其中經過一或更多個第三選擇的電阻路徑將該第一CES元件的該第二端子選擇地耦接到該共同電源電壓，以便在該第二寫入操作中在該第一端子與該第二端子之間施加至少一第三電壓的步驟進一步包括以下步驟：跨該第一非揮發性記憶體元件的該第一端子和該第二端子施加一第二編程信號，以將該第一非揮發性記憶體元件設置為一低阻抗或導電狀態。
  14. 如請求項13所述之方法，其中該第一編程信號包括一第一編程信號電壓和一第一編程信號電流，及其中該第二編程信號包括一第二編程信號電壓和一第二編程信號電流，其中該第一編程信號電流的大小大於該第二編程信號電流的大小，及其中該第二編程信號電壓的大小大於該第一編程信號電壓的大小。
  15. 如請求項10所述之方法，進一步包括： 當一第二非揮發性記憶體元件的一第一端子耦接於該電壓供應時，經過一或更多個第三選擇的電阻路徑將該第二非揮發性記憶體元件的一第二端子選擇地耦接到該供應電壓，以便在該讀取操作中在該第一端子與該第二端子之間施加至少一第三電壓；及經過一或更多個第四第二選擇的電阻路徑將該第二非揮發性記憶體元件的該第二端子選擇地耦接到該供應電壓，以便在該第一寫入操作中在該第一端子與該第二端子之間施加至少一第四電壓。
  16. 如請求項15所述之方法，進一步包括：至少部分地基於該第一非揮發性記憶體元件的一阻抗狀態或該第二非揮發性記憶體元件的一阻抗狀態或兩者，來將一輸出端子耦接到該供應電壓或該共同電源電壓。
TW106137689A 2016-11-01 2017-11-01 用於非揮發性記憶體裝置操作的方法、系統以及裝置 TWI723230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/340,567 US9899083B1 (en) 2016-11-01 2016-11-01 Method, system and device for non-volatile memory device operation with low power high speed and high density
US15/340,567 2016-11-01

Publications (2)

Publication Number Publication Date
TW201820319A true TW201820319A (zh) 2018-06-01
TWI723230B TWI723230B (zh) 2021-04-01

Family

ID=60201616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137689A TWI723230B (zh) 2016-11-01 2017-11-01 用於非揮發性記憶體裝置操作的方法、系統以及裝置

Country Status (5)

Country Link
US (2) US9899083B1 (zh)
KR (1) KR102344120B1 (zh)
CN (1) CN109716438B (zh)
TW (1) TWI723230B (zh)
WO (1) WO2018083447A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) * 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
EP0715312B1 (en) * 1994-11-30 2002-10-23 STMicroelectronics S.r.l. Monolitically integrated generator of a plurality of voltage values
US5910922A (en) * 1997-08-05 1999-06-08 Integrated Device Technology, Inc. Method for testing data retention in a static random access memory using isolated Vcc supply
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
ATE472157T1 (de) * 2004-05-03 2010-07-15 Unity Semiconductor Corp Nichtflüchtiger programmierbarer speicher
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
DE102005063405B4 (de) * 2005-06-28 2010-03-18 Qimonda Ag Speicherelement, Speicherausleseelement und Speicherzelle
JP2007149274A (ja) * 2005-11-30 2007-06-14 Hitachi Ltd 再生回路及びそれを用いた磁気ディスク装置
US7471554B2 (en) * 2006-01-27 2008-12-30 Ovonyx, Inc. Phase change memory latch
US7423906B2 (en) * 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US20090296448A1 (en) * 2008-05-30 2009-12-03 Fu Lung Hsueh Diode as voltage down converter for otp high programming voltage applications
KR101361570B1 (ko) * 2009-07-10 2014-02-12 시게이트 테크놀로지 엘엘씨 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이
US8077508B1 (en) * 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
US9460807B2 (en) * 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9251864B2 (en) * 2012-09-06 2016-02-02 Infineon Technologies Ag System and method for providing voltage supply protection in a memory device
KR102154296B1 (ko) * 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
US9349440B1 (en) * 2014-12-11 2016-05-24 Empire Technology Development Llc Non-volatile SRAM with multiple storage states
WO2016153515A1 (en) * 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9389792B1 (en) * 2015-12-07 2016-07-12 International Business Machines Corporation Reducing read-after-write errors in a non-volatile memory system using an old data copy
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US9899083B1 (en) * 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density

Also Published As

Publication number Publication date
KR102344120B1 (ko) 2021-12-28
CN109716438B (zh) 2023-07-11
US10504593B2 (en) 2019-12-10
US20180197605A1 (en) 2018-07-12
US9899083B1 (en) 2018-02-20
CN109716438A (zh) 2019-05-03
TWI723230B (zh) 2021-04-01
WO2018083447A1 (en) 2018-05-11
KR20190073354A (ko) 2019-06-26

Similar Documents

Publication Publication Date Title
TWI723230B (zh) 用於非揮發性記憶體裝置操作的方法、系統以及裝置
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
TWI716431B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(二)
CN110612573B (zh) 用于相关电子开关（ces）器件操作的方法、系统和设备
TWI754686B (zh) 用於非易失性記憶體裝置操作的方法、系統及裝置
CN108028065B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
TWI736698B (zh) 用於非依電性記憶體元件操作的方法、系統及元件
TWI718341B (zh) 用於非揮發性記憶設備操作的方法、系統及設備
TWI822767B (zh) 用於記憶體位元單元之操作的方法、系統和裝置
TWI772530B (zh) 用於測試關聯電子開關(ces)設備的方法、系統及設備