KR20210014195A

KR20210014195A - 비휘발성 메모리 디바이스 동작을 위한 방법, 시스템, 및 디바이스

Info

Publication number: KR20210014195A
Application number: KR1020217000753A
Authority: KR
Inventors: 수프리트 제로카; 쉬다르타 다스; 무디트 바르가바; 소라브 피주스쿠마 싱하; 제임스 에드워드 메이어스
Original assignee: 에이알엠 리미티드
Priority date: 2018-06-15
Filing date: 2019-06-04
Publication date: 2021-02-08
Also published as: US11011227B2; US20190385675A1; WO2019239109A1

Abstract

본 발명은 메모리 디바이스의 동작을 위한 방법, 시스템 및 디바이스에 관련된다. 일 실시예에서, 신호는 연속적인 진폭 범위 내에서 진폭을 가지고, 비휘발성 메모리 소자는 상기 진폭을 나타내는 임피던스 상태로 배치될 수 있다. 신호의 진폭은 상관 전자 소자의 임피던스 상태에 적어도 부분적으로 기초하여 회복될 수 있다.

Description

비휘발성 메모리 디바이스 동작을 위한 방법, 시스템, 및 디바이스

메모리 디바이스를 이용하는 기술이 개시된다.

비휘발성 메모리는 디바이스에 공급된 전력이 제거된 후에 메모리 셀 또는 소자가 그 상태를 잃지 않는 클래스의 메모리이다. 두 가지 방향으로 자화될 수 있는 페라이트 링으로 만들어진 가장 초기의 컴퓨터 메모리는 예를 들어 비휘발성이었다. 반도체 기술이 더 높은 수준의 소형화로 진화함에 따라, 페라이트 디바이스는 DRAM(동적 랜덤 액세스 메모리) 및 SRAM(정적 RAM)과 같이 보다 일반적으로 알려진 휘발성 메모리에 대해 폐기되었다.

일 유형의 비휘발성 메모리, 전기적 소거 가능 프로그래머블 판독 전용 메모리(EEPROM) 디바이스는 큰 셀 영역을 가지며 기록 또는 소거를 위해 트랜지스터 게이트 상에 큰 전압(예를 들어, 12.0 내지 21.0볼트)을 요구할 수 있다. 또한, 소거 또는 기록 시간은 일반적으로 수십 마이크로 초 정도이다. EEPROM의 한 가지 제한 요소는 600,000보다 약간 크거나 10⁵-10⁶ 정도의 오더인 제한된 수의 소거/기록 사이클이다. 반도체 산업은 "페이지"(예를 들어, 서브 어레이)가 플래시 메모리 디바이스라고 부르는 EEPROM에서 한 번에 소거될 수 있는 방식으로 메모리 어레이를 섹터화함으로써 EEPROM과 비휘발성 트랜지스터 사이에 패스 게이트 스위치 트랜지스터가 필요 없게 만들었다. 플래시 메모리 디바이스에서, 더 높은 비트 밀도를 위해 랜덤 액세스(단일 비트 소거/기록)를 유지하는 기능을 희생했다.

보다 최근에는, FeRAM(Ferroelectric RAM)이 저 전력, 비교적 높은 기록/판독 속도, 및 100억 회를 초과하는 판독/기록 사이클에 대한 내구성을 제공한다. 유사하게, 자기 메모리(MRAM)는 높은 기록/판독 속도 및 내구성을 제공하지만, 높은 비용 프리미엄 및 높은 전력 소비를 제공한다. 이러한 기술 중 어느 것도 예를 들어 플래시 메모리 디바이스의 밀도를 따라잡지 못한다. 따라서 플래시는 비휘발성 메모리로 선택된다. 그럼에도 불구하고, 일반적으로 플래시 메모리 기술은 65 나노 미터(nm) 이하로 쉽게 확장되지 않을 수 있고; 따라서, 보다 작은 크기로 스케일링 될 수 있는 새로운 비휘발성 메모리 디바이스가 활발히 연구되고 있다.

플래시 메모리 디바이스의 교체를 고려한 기술은 재료의 위상 변화와 관련된 저항 변화(결정 구조에서 원자의 긴 범위의 오더링에 의해 적어도 부분적으로 결정됨)를 나타내는 특정 재료에 기초한 메모리를 포함한다. 상 변화 메모리(PCM/PCRAM) 디바이스라고 불리는 가변 저항 메모리의 한 유형에서, 메모리 소자가 잠시 녹고 도전성 결정 상태 또는 비도전성 비정질 상태로 냉각될 때 저항의 변화가 발생한다. 일반적인 재료는 다양하며 GeSbTe를 포함할 수 있고, 여기서 Sb와 Te는 주기율표의 동일하거나 유사한 성질의 다른 원소와 교환될 수 있다. 그러나 이러한 저항 기반 메모리는 도전성 상태와 절연성 상태 사이의 자신의 트랜지션이 물리적 구조 현상(예를 들어, 최대 600℃에서 녹는)에 따르고 다수의 애플리케이션에서 유용한 메모리를 위해 충분히 제어될 수 없는 고체 상태로 복귀하기 때문에 상업적으로 유용함을 입증하지 못했다.

또 다른 가변 저항 메모리 카테고리는 초기의 높은 "성형" 전압 및 전류에 반응하여 가변 저항 기능을 활성화시키는 재료를 포함한다. 이들 재료는 예를 들어 다양한 화학량론의 x, y, z 및

를 갖는 Pr_xCa_yMn_zO

; CuO, CoO, VO_x, NiO, TiO₂, Ta₂O₅와 같은 전이 금속 산화물(TMO); 및 Cr과 같은 일부 페로브스카이트(perovskites); SrTiO₃를 포함한다. 이러한 메모리 유형 중 몇 가지는 칼코게니드형 메모리와 구별하기 위해 저항 RAM(ReRAM) 또는 도전성 브리지 RAMS(CBRAM) 분류로 나타나고 이에 속한다. 이러한 도전성 필라멘트의 존재는 여전히 문제가 되지만, 이러한 RAM에서의 저항 스위칭은 적어도 부분적으로 전기 주조 공정에 의해 상부 및 바닥의 도전성 단자를 연결하는 좁은 도전성 경로 또는 필라멘트의 형성에 기인한다고 가정된다. ReRAM/CBRAM의 동작은 온도에 크게 좌우되므로, ReRAM/CBRAM의 저항 스위칭 메커니즘은 또한 온도에 크게 좌우될 수 있다. 또한, 이러한 시스템은 필라멘트의 형성 및 이동이 확률적이므로 확률적으로 동작할 수 있다. 다른 유형의 ReRAM/CBRAM도 불안정한 품질을 나타낼 수 있다. 또한, ReRAM/CBRAM의 저항 스위칭은 다수의 많은 메모리 사이클 동안 피로하게 될 경향이 있다. 즉, 메모리 상태가 다수회 변경된 후에, 도전성 상태와 절연성 상태 사이의 저항의 차이가 크게 변할 수 있다. 상용 메모리 디바이스에서, 이러한 변경은 메모리를 사양에서 벗어나 사용하지 못하게 할 수 있다.

요약하자면, 하나의 특정 실시예는 연속적인 범위내에서 진폭을 가지는 신호를 수신하고, 비휘발성 메모리 소자를 상기 진폭을 나타내는 아날로그 상태로 배치하고, 상기 아날로그 상태에 적어도 부분적으로 기초하여 상기 진폭을 회복하는 것을 포함하는 방법에 관련된다.

다른 실시예는 연속적인 진폭 범위내에서 진폭을 가지는 신호를 획득하는 저장 회로, 비휘발성 메모리 소자를 상기 진폭을 나타내는 아날로그 상태로 배치하는 기록 회로 및 상기 아날로그 상태에 기초하여 회복된 진폭 값을 획득하는 판독 회로를 포함하는 디바이스에 관련된다.

앞선 실시예는 단순히 예시적인 것이고, 청구된 본 발명은 이러한 예시의 특정 관점에 제한되지 않음을 이해해야 한다.

청구된 본 발명은 특히 본 명세서의 결론 부분에서 지적되고 명백하게 청구된다. 그러나, 그의 목적, 특징 및/또는 이점과 함께 조직 및/또는 동작 방법 모두에 대해, 첨부 도면과 함께 판독시 하기의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다.
도 1a는 일 실시예에 따른 상관 전자 스위치 (CES) 소자에 대한 전류 밀도 대 전압의 플롯을 도시한다.
도 1b는 일 실시예에 따른 CES 소자의 등가 회로의 개략도이다.
도 2는 일 실시예에 따른 컴퓨팅 디바이스의 개략도이다.
도 3은 일 실시예에 따른 연속적인 범위의 임피던스 상태에 대해 다수의 임피던스 상태 중의 어느 하나에 있을 수 있는 CES 소자에 대한 전류 밀도 대 전압의 플롯을 도시한다.
도 4, 5 및 6은 특정 실시예에 따른 연속적인 범위의 값, 파라미터, 심볼 또는 조건에 대해 하나의 값, 파라미터, 심볼 또는 조건을 나타내는 메모리 소자의 임피던스 상태를 적용하는 시스템의 개략도이다.
도 7a 및 7b는 일 실시예에 따른 연속적인 범위의 값 내에서 하나의 값, 파라미터, 상태 또는 조건을 나타내기 위해 특정 임피던스 상태로 메모리 소자를 배치하는 회로의 개략도이다.
도 8은 일 실시예에 따른 메모리 소자의 임피던스 상태에 의해 나타내어진, 연속적인 범위내에서 하나의 값, 파라미터, 상태 또는 조건을 검출하기 위한 회로의 개략도이다.
도 9는 일 실시예에 따른 메모리 소자의 임피던스 상태에 의해 나타내어진, 연속적인 범위내에서 검출된 값, 파라미터, 상태 또는 조건을 프로세싱하기 위한 회로의 개략도이다.
도 10은 일 실시예에 따른 프로세스의 흐름도이다.

다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부된 도면을 참조하며, 유사한 번호는 상응하는 및/또는 유사한 전체에서 유사한 부분을 가리킬 수 있다. 도면은 설명의 단순화 및/또는 명료화를 위해 반드시 축척대로 도시된 것은 아님을 이해할 것이다. 예를 들어, 일부 양태의 치수는 다른 것에 비해 과장될 수 있다. 또한, 다른 실시예들이 이용될 수 있음을 이해해야 한다. 또한 본 발명에서 벗어나지 않고 구조적 변경 및/또는 기타 변경이 이루어질 수 있다. "청구된 본 발명"에 대해 본 명세서 전반에 걸친 참조는 하나 이상의 청구범위 또는 그의 임의의 일부에 의해 커버되도록 의도된 대상을 가리키며, 반드시 완벽한 청구범위의 세트, 청구범위의 세트의 특정 조합(예를 들어, 방법 청구항, 디바이스 청구항 등), 또는 특정 청구항을 참조하도록 의도될 필요는 없다. 상향, 하향, 탑, 바닥 등과 같은 방향 및/또는 참조는 도면의 논의를 용이하게 하기 위해 사용될 수 있고 본 발명의 적용을 제한하기 위한 것이 아님을 유의해야 한다. 그러므로, 하기의 상세한 설명은 본 발명 및/또는 등가물을 제한하지 않는다.

본 발명의 특정 실시예는 상관 전자 스위치(CES)를 형성하기 위한 상관 전자 재료(CEM)를 포함한다. 이러한 문맥에서, CES는 고체 상태의 구조 상변화(상술한 바와 같이, 예를 들면, 상 변화 메모리(PCM) 디바이스에서의 결정/비결정질 상변화 또는 저항성 RAM 디바이스에서의 필라멘트 형성 및 전도와 같은)보다는 전자 상관 관계에서 발생하는 급격한 도전체/절연체 트랜지션을 나타낼 수 있다. CES에서 급격한 도전체/절연체 트랜지션은 용융/응고 또는 필라멘트 형성과 달리 양자 역학적 현상에 반응할 수 있다. CEM 메모리 디바이스에서의 도전 상태와 절연 상태 사이의 이러한 양자 역학적 트랜지션은 다수의 양태 중 어느 하나에서 이해될 수 있다.

절연 상태와 도전 상태 사이의 CES의 양자 역학적 트랜지션은 모트(Mott) 트랜지션의 측면에서 이해될 수 있다. 모트 트랜지션에서, 재료는 모트 트랜지션 상태가 발생하면 절연 상태에서 도전 상태로 전환될 수 있다. 그 기준은 조건(n_C)1^/3a

0.26에 의해 정의될 수 있고, 여기서 n_C는 전자의 농도이고 "a"는 보어 반경이다. 모트 기준이 충족되도록 임계 캐리어 농도가 달성되면, 모트 트랜지션이 발생하고 상태는 고 저항/커패시턴스에서 저 저항/커패시턴스로 변경될 것이다.

모트 트랜지션은 전자의 국부화(localization)에 의해 제어된다. 캐리어가 국부화될 때, 전자들 사이의 강한 쿨롱 상호 작용은 절연체를 생성하는 재료의 대역을 분리한다. 전자가 더 이상 국부화되지 않으면, 약한 쿨롱 상호 작용이 우세하여 대역 분리가 금속(도전성) 대역을 남기도록 할 수 있다. 이것은 때때로 "혼잡한 엘리베이터(crowded elevator)" 현상으로 설명된다. 엘리베이터가 그 안에 사람이 몇 명밖에 없는 동안, 사람들은 쉽게 주위를 이동할 수 있고, 이는 도전 상태와 유사하다. 반면 엘리베이터가 특정 농도의 사람들에게 도달하는 동안, 승객들은 더이상 움직일 수 없으며, 이는 절연 상태와 유사하다. 그러나, 양자 현상에 대한 모든 고전적 설명과 같이, 예시적인 목적으로 제공된 이러한 고전적 설명은 불완전한 비유일 뿐이며, 청구된 본 발명은 이러한 측면에 제한되지 않는다는 것을 이해해야 한다.

특정 구현 예에서, CES 소자는 CES 소자를 형성하는 CEM의 체적 대부분에서 모트 트랜지션에 응답하여 저항 상태를 스위칭할 수 있다. CES 소자는 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈, 팔라듐, 레늄, 루테늄, 은, 주석, 티타늄, 바나듐 및 아연(산소 또는 다른 유형의 리간드와 같은 양이온에 연결될 수 있음) 또는 이들의 조합을 포함하는 그룹으로부터 선택된 재료를 포함할 수 있다.

특정 실시예에서, CES 소자는 "CeRAM(CEM random access memory)" 디바이스로서 형성될 수 있다. 이러한 측면에서, CeRAM 디바이스는 적어도 부분적으로 양자 역학적 모트 트랜지션을 활용하는 도전성 상태와 절연성 상태 사이의 재료의 적어도 일부의 트랜지션에 기초하여 복수의 미리 정해진 검출 가능한 메모리 상태들 사이에서 트랜지션할 수 있는 재료를 포함할 수 있다. 이와 관련하여, "메모리 상태"는 단지 몇 가지 예를 제공하기 위한 값, 심볼, 파라미터 또는 조건을 나타내는 메모리 디바이스의 검출 가능한 상태를 의미한다. 하나의 특정 구현 예에서, 후술되는 바와 같이, 메모리 디바이스의 메모리 상태는 "판독 동작"에서 신호의 검출에 적어도 부분적으로 기초하여 검출될 수 있다. 다른 특정 구현 예에서, 후술되는 바와 같이, 메모리 디바이스는 예를 들어 "기록 동작"에서 메모리 디바이스의 단자를 가로지르는 하나 이상의 신호의 인가에 의해 특정 값, 심볼, 또는 파라미터를 표시 또는 저장하도록 특정 메모리 상태에 놓일 수 있다.

특정 구현 예에서, CES 소자는 도전성 단자 사이에 샌드위치된 재료를 포함할 수 있다. 단자들 사이에 특정 전압 및 전류를 인가함으로써, 재료는 상술한 도전 및 절연 메모리 상태 사이에서 트랜지션할 수 있다. 하기의 특정 예시적 구현 예에서 논의될 바와 같이, 도전성 단자들 사이에 샌드위치된 CES 소자의 재료는 전압 V_reset 및 전류 I_reset을 갖는 단자를 가로지르는 제1 프로그래밍 신호의 인가에 의해 절연 또는 고 임피던스 메모리 상태로 배치되거나, 전압 V_set 및 전류 I_set을 갖는 단자를 가로지르는 제2 프로그래밍 신호의 인가에 의해 도전 또는 저 임피던스 메모리 상태에 놓일 수 있다. 이러한 문맥에서, "도전 또는 저 임피던스" 메모리 상태 및 "절연 또는 고 임피던스" 메모리 상태와 같은 용어는 상대적인 용어이며 임피던스 또는 컨덕턴스에 대한 임의의 특정 양 또는 값에 지정되는 것은 아니라는 것을 이해해야 한다. 예를 들어, 메모리 디바이스가 절연 또는 고 임피던스 메모리 상태로 지칭되는 제1 메모리 상태에 있는 동안, 메모리 디바이스는 도전 또는 저 임피던스 메모리 상태로 지칭되는 제2 메모리 상태에 있는 동안 보다 덜 도전성(또는 보다 절연성)이다. 더 나아가, 특정 실시예와 관련하여 후술되는 바와 같이, CES 소자는 저 임피던스 또는 도전 상태의 연속에 대하여 다수의 구별 가능한 다른 저 임피던스 또는 도전 상태 중의 하나에 놓일 수 있다.

특정 구현 예에서, CeRAM 메모리 셀은 반도체 상에 형성된 금속/CEM/금속(M/CEM/M) 스택을 포함할 수 있다. 이러한 M/CEM/M 스택은 예를 들어 다이오드 상에 형성될 수 있다. 일 예시적 구현 예에서, 이러한 다이오드는 접합 다이오드 및 쇼트키 다이오드로 구성된 그룹으로부터 선택될 수 있다. 이와 관련하여, "금속"은 도전체, 즉, 예를 들어, 폴리실리콘 또는 도핑된 반도체를 포함하는 금속과 같이 작용하는 임의의 재료를 의미한다.

도 1a는 일 실시예에 따라 CES 소자를 위한 단자(도시되지 않음)를 가로지르는 전압에 대한 전류 밀도의 플롯을 도시한다. CES 소자의 단자에 인가된 전압(예를 들면, 기록 동작시)에 적어도 부분적으로 기초하여, CES 소자는 도전 상태 또는 절연 상태에 놓일 수 있다. 예를 들어, 전압(V_set) 및 전류 밀도(J _set )의 인가는 CES 소자를 저 임피던스 또는 도전 메모리 상태로 배치할 수 있고, 전압(V_reset) 및 전류 밀도(J _reset )의 인가는 CES 소자를 고 임피던스 또는 절연 메모리 상태로 배치한다. CES 소자를 절연 상태 또는 도전 메모리 상태에 배치하는 것에 후속하여, CES 소자의 특정 상태는 전압(V_read)의 인가(예를 들어, 판독 동작에서) 및 CES 소자의 단자에서의 전류 또는 전류 밀도의 검출에 의해 검출될 수 있다.

일 실시예에 따르면, 도 1a의 CES 디바이스는, 예를 들어, 페로브스카이트, 모트 절연체, 전하 교환 절연체 및 안데르센 장애(Anderson disorder) 절연체와 같은 임의의 전이 금속 산화물(TMO)을 포함할 수 있다. 특정 구현 예에서, CES 소자는 단지 소수의 예시를 제공하기 위해 산화니켈, 산화코발트, 산화철, 산화이트륨 및 예를 들면 Cr 도핑된 스트론튬 티탄산염(titanate), 란타넘 티탄산염 및 망가나이트 계열(예를 들어, 프라에시디움(praesydium) 칼슘 망가나이트 및 프라에시디움 란타넘 망가나이트를 포함하는)과 같은 페로브스카이트와 같은 스위칭 재료로 형성될 수 있다. 특히, 불완전(incomplete) d 및 f 오비탈 껍질을 갖는 원소를 포함하는 산화물은 CES 디바이스에서 사용하기에 충분한 저항 스위칭 특성을 나타낼 수 있다. 일 실시 예에서, CES 디바이스는 전기주조(electroforming)없이 제조될 수 있다. 다른 구현 예는 본 발명을 벗어나지 않고 다른 전이 금속 화합물을 사용할 수 있다. 예를 들어, {M(chxn)₂Br}Br₂(여기서, M은 Pt, Pd 또는 Ni를 포함할 수 있고, chxn은 1R, 2R-사이클로헥산디아민을 포함함) 및 다른 금속 복합체가 청구된 본 발명의 범위를 벗어나지 않고 사용될 수 있다.

일 실시예에서, 도 1a의 CES 디바이스는 TMO 금속 산화물 가변 저항 재료인 재료를 구비할 수 있지만, 이들은 단지 예시적인 것이며 본 발명의 범위를 제한하려는 것은 아니라는 것을 이해해야 한다. 특정 구현 예는 다른 가변 임피던스 재료도 사용할 수 있다. 니켈 산화물, NiO는 하나의 특정 TMO로서 개시된다. 본원에서 논의된 NiO 재료는 외부 리간드로 도핑될 수 있고, 이는 가변 저항 특성을 안정화시킬 수 있다. 특히, 본원에 개시된 NiO 가변 저항 재료는 NiO(C_x)로 표시될 수 있는 탄소 함유 리간드를 포함할 수 있다. 여기서, 당업자는 단지 원자가를 밸런싱함으로써 임의의 특정 탄소 함유 리간드 및 NiO와 탄소 함유 리간드의 임의의 특정 조합에 대한 x 값을 판정할 수 있다. 다른 특정 예시에서, 외부 리간드로 도핑된 NiO는 NiO(L_x)로 표현될 수 있으며, 여기서 L_x는 리간드 원소 또는 화합물이고 x는 NiO의 한 단위에 대한 리간드의 단위 수를 나타낸다. 당업자는 단지 원자가를 밸린싱함으로써 임의의 특정 리간드 및 리간드와 NiO 또는 임의의 다른 전이 금속의 임의의 특정 조합에 대한 x의 값을 판정할 수 있다.

충분한 바이어스가 인가되고(예를 들어, 밴드 분리 전위를 초과하는 경우) 상기 모트 조건이 충족되면(주입된 전자 정공 = 스위칭 영역 내의 전자), CES 디바이스는 신속하게 모트 트랜지션을 통해 도전성 상태에서 절연체 상태로 스위칭할 수 있다. 이것은 도 1a의 플롯의 포인트(108)에서 발생할 수 있다. 이 포인트에서, 전자는 더 이상 차폐(screen)되지 않고 국부화된다. 이 상관 관계는 밴드를 분리하여 절연체를 형성하는 강한 전자-전자 상호작용 전위를 가져온다. CES 디바이스가 여전히 절연성 상태에 있는 동안, 전류는 전자 정공의 운반에 의해 생성될 수 있다. CES의 단자들을 가로질러 충분한 바이어스가 인가되면, 전자는 금속-절연체-금속(MIM: metal-insulator-metal) 디바이스의 전위 장벽 위의 MIM 다이오드에 주입될 수 있다. 충분한 전자가 주입되고 충분한 전위가 CES 소자를 특정 저 임피던스 또는 도전 상태로 배치하기 위해 단자들을 가로질러 인가되면, 전자의 증가는 전자를 차폐하고 전자의 국부화를 제거하고, 이는 금속을 형성하는 밴드 분리 전위를 붕괴시킬 수 있다.

일 실시예에 따르면, CES 소자에서의 전류는 기록 동작 동안 제한된 외부 전류에 적어도 부분적으로 기초하여 판정된 외부적으로 인가된 "컴플라이언스" 조건(compliance condition)에 의해 제어되어 CES 소자를 도전 또는 저 임피던스 상태로 놓도록 한다. 이 외부적으로 인가된 컴플라이언스 전류는 또한 CES를 고 임피던스 또는 절연 상태로 놓기 위해 후속 리셋 동작의 전류 밀도 조건도 설정한다. 도 1a의 특정 구현 예에 도시된 바와 같이, CES 소자를 저 임피던스 또는 도전 상태로 놓기 위해 포인트(116)에서 기록 동작 중에 인가되는 전류 밀도(J _comp )는 CES 디바이스를 후속하는 기록 동작에서 고 임피던스 또는 절연 상태로 배치하기 위한컴플라이언스 조건을 판정할 수 있다. 도시된 바와 같이, CES 디바이스는 후속하여 포인트(108)에서 전압(V_reset )에서 전류 밀도 J _reset ≥ J _comp 의 인가에 의해 절연 또는 고 임피던스 상태로 배치될 수 있으며, 여기서 J _comp가 외부적으로 인가된다.

따라서, 컴플라이언스 조건은 모트 트랜지션을 위해 정공에 의해 "캡쳐"되어야 하는 CES 디바이스에서 다수의 전자를 설정할 수 있다. 즉, CES 소자를 도전 또는 절연 상태로 배치하기 위해 기록 동작시 인가된 전류는 그런 다음 CES 소자를 절연 또는 고 임피던스 상태로 트랜지션시키기 위해 CES 소자로 주입되는 다수의 정공을 판정할 수 있다.

위에서 지적한 바와 같이, 리셋 조건은 포인트(108)에서의 모트 트랜지션에 응답하여 발생할 수 있다. 상기에서 지적한 바와 같이, 그러한 모트 트랜지션은 전자의 농도 n이 전자 정공(hole)의 농도 p와 같은 CES 소자에서의 조건에서 발생할 수 있다. 이 조건은 다음과 같은 수학식(1)에 따라 모델링될 수 있다:

여기서,

는 토마스 페르미(Thomas Fermi) 차폐 길이(screening length)이고;

C는 상수이다.

일 실시 예에 따르면, 도 1a에 도시된 플롯의 영역(104)에서의 전류 또는 전류 밀도는, CES 디바이스의 단자들을 가로질러 인가된 전압 신호로부터의 정공들의 주입에 응답하여 존재할 수 있다. 여기서, 정공의 주입은 임계 전압(V_MI)이 CES 디바이스의 단자들을 가로질러 인가될 때 전류(I_MI)에서 도전성 상태의 절연성 상태로의 트랜지션에 대한 모트 트랜지션 기준을 충족할 수 있다. 이는 다음과 같은 수학식(2)에 따라 모델링될 수 있다:

여기서 Q(V_MI)는 주입된 전하(정공 또는 전자)이고 인가된 전압의 함수이다.

모트 트랜지션을 가능하게 하는 전자 정공의 주입은 대역 사이에서 그리고 임계 전압(V_MI)과 임계 전류(I_MI)에 반응하여 발생할 수 있다. 수학식(1)에 따라 수학식(2)에서 I_MI에 의해 주입된 정공에 의한 모트 트랜지션을 가져오기 위한 전하 농도와 전자 농도 n을 같게함으로써 토마스 페르미 차폐 길이

에 대한 이러한 임계 전압(V_MI)의 종속성을 하기와 같이 수학식(3)에 따라 모델링할 수 있다:

여기서, A_CeRam은 CES 소자의 단면적이고, J _reset (V_MI)은 CES 소자를 절연 상태로 놓기 위해 임계 전압(V_MI)에서 CES 소자에 인가되는 CES 소자를 통과하는 전류 밀도이다.

일 실시예에 따르면, CES 소자는 모트 트랜지션 기준을 충족시키기 위해(예를 들어, 절연 메모리 상태로부터의 트랜지션에 의해)충분한 수의 전자의 주입에 의해 도전 메모리 상태로 배치될 수 있다.

CES를 도전 메모리 상태로 트랜지션할 때, 충분한 전자가 주입되고 CES 디바이스의 단자를 가로지르는 전위가 임계 스위칭 전위(예를 들면, V_set)를 넘어서기 때문에, 주입된 전자가 불균등화 반응을 역전시키고 밴드 갭을 폐쇄하기 위해 이중 점유 전자를 차폐하고 비국부화(unlocalize) 시키는 것을 시작한다. 도전 메모리 상태로의 트랜지션을 가능하게 하는 임계 전압(V_MI)에서의 CES를 도전 메모리 상태로 트랜지션하기 위한 전류 밀도(J _set (V_MI))는 하기와 같은 수학식 4에 따라 표시될 수 있다:

여기서, a_B는 보어 반경이다.

일 실시예에 따르면, 판독 동작에서 CES 소자의 메모리 상태를 검출하기 위한 "판독 창"(102)은 CES 소자가 절연 상태에 있는 동안의 도 1a의 플롯의 부분(106)과, CES 소자가 판독 전압(V_read)에서 도전 상태에 있는 동안의 도 1a의 플롯의 부분(104)사이의 차이로서 나타낸다. 특정 구현 예에서, 판독 창(102)은 CES 디바이스를 구성하는 재료의 토마스 페르미 차폐 길이

를 판정하는데 사용될 수 있다. 예를 들어, 전압(V_reset)에서, 전류 밀도(J _reset 및 J _set )는 하기와 같이 수학식(5)에 연관될 수 있다:

또 다른 실시 예에서, 기록 동작시 CES 소자를 절연 또는 도전 메모리 상태로 위치시키는 "기록 창(write window)"(110)은 V_reset(J_reset에서)과 V_set(J_set에서) 사이의 차이로서 나타낼 수 있다. |V_set| > |V_reset|를 설정하면 도전 상태와 절연 상태 사이에서 스위칭을 가능하게 할 수 있다. V_reset은 대략적으로 상관에 의해 야기된 대역 분리 전위에 있을 수 있고, V_set은 대역 분리 전위의 약 2배일 수 있다. 특정 구현 예에서, 기록 창(110)의 크기는 적어도 부분적으로 CES 디바이스의 재료 및 도핑에 의해 판정될 수 있다.

CES 소자에서 고 저항/커패시턴스에서 저 저항/커패시턴스로의 트랜지션은 CES 소자의 단일 임피던스로 나타낼 수 있다. 도 1b는 가변 임피더 디바이스(124)와 같은 예시적인 가변 임피더 디바이스(CES 소자와 같은)의 등가 회로의 개략도를 도시한다. 상술한 바와 같이, 가변 임피더 디바이스(124)는 가변 저항 및 가변 커패시턴스 모두의 특성을 포함할 수 있다. 예를 들어, 가변 임피더 디바이스에 대한 등가 회로는 일 실시 예에서 가변 커패시터(128)와 같은 가변 커패시터와 병렬인 가변 저항(126)과 같은 가변 저항을 포함할 수 있다. 물론, 가변 저항(126) 및 가변 커패시터(128)는도 1b에 개별 컴포넌트들을 포함하는 것으로 도시되어 있지만, 가변 임피더 디바이스(124)와 같은 가변 임피더 디바이스는 실질적으로 동질인 CEM을 포함할 수 있고, 여기서, CEM은 가변 커패시턴스 및 가변 저항의 특성을 포함한다. 아래의 표 1은 가변 임피더 디바이스(100)와 같은 예시적인 가변 임피더 디바이스에 대한 진리표의 예를 도시한다.

도 1a의 CES 소자의 특정 구현에서, CES 소자는 두개의 다른 임피던스 상태 중 어느 하나에 놓여질 수 있다: 설정 동작에 응답하는 저 임피던스 또는 도전 상태 및 리셋 동작에 응답하는 고 임피던스 또는 절연 상태.

SET(설정) 또는 RESET(리셋) 동작을 이용하여 CES 소자를 특정 임피던스 상태로 배치하기 위한 기록 동작은 일반적으로 전압과 전류를 전달하는 CES 소자의 단자에 프로그래밍 신호를 인가해야 한다. 따라서, CeRAM 메모리 어레이의 일부에 값을 기록하려고 할 때, CeRAM 메모리 어레이의 일부에서 비트 값을 나타내는 각 CES 소자는 증분 에너지를 소비할 수 있다. 배터리로 구동되는 작은 컴퓨팅 디바이스 (예: 사물인터넷(IoT) 디바이스)에서와 같은 특정 구현에서는 이러한 증분 에너지의 양이 배터리에 저장된 에너지를 고갈시킬 수 있다. 소형 컴퓨팅 디바이스의 배터리에 저장된 에너지를 고갈시키는 다른 동작은, 예를 들어, 한 개 이상의 시점에서 아날로그 신호의 진폭을 샘플링하여 아날로그 신호를 디지털화하는 작업이 포함될 수 있다. 그러한 샘플링된 진폭은 향후 추가 처리를 위해 메모리 디바이스(즉, 하나 이상의 CES 소자)에 저장되는 하나 이상의 비트를 가지는 디지털 값으로 표현될 수 있다.

일 실시예에 따르면, 소형 배터리 구동 컴퓨팅 디바이스는 어떤 상황에서 배터리를 재충전할 수 있는 재생 에너지를 획득할 수 있는 디바이스를 포함할 수 있다. 예를 들어, 소형 배터리 구동 컴퓨팅 디바이스는 "에너지 결핍(energy lean)" 또는 "에너지 부족(energy scarce)" 상태(즉, 디바이스를 구동하거나 배터리를 재충전하기 위해 활용가능한 바람이나 햇빛이 없는 경우) 동안 동작하기 위해 사용되어야/방전되어야 할 배터리를 재충전하기 위해, "에너지 풍족(energy rich)" 상태(즉, 바람이나 햇빛이 있는 경우) 동안 전기 에너지를 공급하기 위한 하나 이상의 태양 전지, 소형 풍력 발전기 등을 포함할 수 있다.

특정 실시예들은, 여러 것들 중에서, 에너지 결핍이나 부족 상태 동안 컴퓨팅 디바이스에서 에너지 소비를 감소시키는 것에 관계한다. 하나의 특정 실시예는 에너지 결핍이나 부족 상태 동안 소형 컴퓨팅 디바이스에서 아날로그 신호를 디지털화하는 동작을 줄이는 것에 관계한다.

상술한 바와 같이, 소형 컴퓨팅 디바이스는 특정 저장된 값, 심볼, 파라미터, 조건 또는 상태를 나타내는 상태를 유지하는 휘발성 및 비휘발성 메모리 소자를 채용할 수 있다. 일 실시예에서, 휘발성 및 비휘발성 메모리 소자는 한정된 수의 서로 다른 상태중으로부터 특정 저장된 값, 심볼, 파라미터, 조건 또는 상태를 나타낼 수 있다. 예를 들어, 비휘발성 메모리 소자는 두 개의 서로 다른 저장된 값, 심볼, 파라미터, 조건 또는 상태 중에서 정확히 하나를 나타내기 위해 바이너리 상태를 유지할 수 있다. 비휘발성 메모리 소자로서 연관 전자 스위치(CES) 소자의 특정 실시예에서, CES 소자는 고 임피던스 또는 절연 상태, 또는 저 임피던스 또는 도전 상태 중의 어느 하나를 유지하는 것으로 두 개의 서로 다른 저장된 값, 심볼, 파라미터, 조건 또는 상태중의 어느 하나를 나타내거나 표현할 수 있다. 다른 특정 실시예에서, CES 소자는 3개 이상의 특정 다른 저장된 값, 심볼, 파라미터, 조건 또는 상태 중의 어느 하나를 표현하기 위해 3개 이상의 임피던스 상태 중의 어느 하나를 유지할 수 있다.

특정 실시예에서, CES 소자는 특정 수의 특정 값, 심볼, 파라미터, 조건 또는 상태의 하나로서 특정 저장된 값, 심볼, 파라미터, 조건 또는 상태 α 를 나타내는 특정 임피던스 상태를 유지할 수 있다. 본 문맥에서, α는 특정 값, 심볼, 파라미터, 조건 또는 상태의 세트에서 유한하고 셀 수 있는 수의 특정 값, 심볼, 파라미터, 조건 또는 상태를 포함하는 세트의 멤버일 수 있다. 특정 유한하고 셀 수 있는 수의 값, 심볼, 파라미터, 조건 또는 상태의 그건 세트는 바이너리 값, 심볼, 파라미터, 조건 또는 상태 (예를 들어, {0,1}, {참, 거짓}, 등)를 포함할 수 있다. 특정 유한하고 셀 수 있는 수의 값, 심볼, 파라미터, 조건 또는 상태의 그건 세트는 바이너리 값, 심볼, 파라미터, 조건 또는 상태 (예를 들어, {0,1, 3, 4} 등)를 포함할 수 있다.

일 실시예에 따르면, 메모리 소자의 상태로서 표현되는 개별적인 저장 값, 심볼, 파라미터, 조건 또는 상태 α는 아날로그 신호를 샘플링 및/또는 디지털화하는 것으로부터 처음 획득될 수 있다. 앞서 지적한 바와 같이, 아날로그 신호를 샘플링 및/또는 디지털화하는 것은 에너지 결핍 또는 에너지 부족 조건에서 배터리 자원을 소비할 수 있다. 일 실시예에 따르면, CES 소자로서 메모리 소자는 샘플링이나 디지털화되지 않은 아날로그 신호를 나타내는 특정 임피던스 상태로 배치될 수 있다. 이것은 에너지 결핍 또는 에너지 부족 조건에서 컴퓨팅 디바이스에서 아날로그 신호의 샘플링 및/또는 디지털화를 수행할 필요를 감소시키거나 제거할 수 있다. 일 실시예에 따르면, CES 소자는 연속적인 범위의 아날로그 값, 심볼, 파라미터, 조건 또는 상태내에서 특정 아날로그 값, 심볼, 파라미터, 조건 또는 상태 β를 나타내는 특정 임피던스 상태로 배치될 수 있다. 이러한 문맥에서,β는 연속적인 범위의 값, 심볼, 파라미터, 조건 또는 상태에 대해 특정 값, 심볼, 파라미터, 조건 또는 상태의 세트에서 무한한 수의 특정 값, 심볼, 파라미터, 조건 또는 상태의 멤버일 수 있다. 예를 들어, β는 β∈ a<R<b가 되도록 정의될 수 있고, 여기서, a와 b는 실수 R로 매핑되는 연속적인 범위의 값, 심볼, 파라미터, 조건 또는상태의 엔드포인트를 한정한다.

도 2는 본 실시예에 따른 컴퓨팅 디바이스(200)의 개략도이다. 프로세서/컨트롤러(204)는 예를 들어 메모리 어레이(208)의 주소지정가능한 부분으로부터 값을 저장하거나 값을 판독하는 것을 포함한 다양한 작업을 수행하기 위한 프로세스 또는 프로시저(예를 들어, 컴퓨터 판독가능한 명령어들의 제어하에)를 실행할 수 있다. 특정 실시예에서, 프로세서/컨트롤러(204)는 미리 규정된 인터페이스에 따라 버스(202)를 통해 메모리 컨트롤러(206)와 통신할 수 있다. 프로세서/컨트롤러(204)는 커맨드(예를 들어, 물리적인 메모리 어드레스를 지정하는)를 메모리 어레이(208)의 주소지정가능한 부분으로부터 값을 기록하거나 값을 판독하기 위해 메모리 컨트롤러(206)로 제공할 수 있다.

메모리 어레이(208)는 예를 들어, 상술한 CES 소자를 포함하는 메모리 어레이를 포함하는 하나 이상의 휘발성 또는 비휘발성 메모리 디바이스를 포함할 수 있다. 프로세서/컨트롤러(204), 메모리 컨트롤러(206) 및 메모리 어레이(208)는 서로 다른 컴포넌트로 형성되거나, 센서(212), 무선 주파수(RF) 송수신기(214), 사용자 인터페이스(미도시) 또는 재생 에너지 수집 모듈(미도시)와 함께 시스템-온-칩(SoC)으로 함께 집적되어 형성될 수 있다. 더욱이, 프로세서/컨트롤러(204), 메모리 컨트롤러(206) 및 메모리 어레이(208)는 예를 들어, 상술한 바와 같은 CEM 프로세스 및 상보 금속 산화 반도체(CMOS) 프로세스를 포함한 여러 다른 프로세스 기법 중의 하나로부터 형성될 수 있다.

특정 실시예에서, 컴퓨팅 디바이스(200)의 특정 컴포넌트는 디지털 신호로 변환되어져야 할 아날로그 신호를 샘플링할 수 있다. 예를 들어, 입력/출력 디바이스(216)는 샘플링시 아날로그 신호의 진폭의 디지털 표현을 획득하기 위해 센서(212)에 생성된 아날로그 신호를 샘플링할 수 있다. 유사하게, 기저 대역 프로세싱 디바이스(218) 또는 무선 주파수 송수신기(214)는 디지털 표현을 획득하기 위해 어느 시점에 수신된 무선 주파수 신호의 진폭을 샘플링할 수 있다. 아날로그 신호의 샘플링된 진폭의 이러한 디지털 표현은 예를 들어, 메모리 컨트롤러(206)에 의해 개시된 기록 동작에 이어 메모리 어레이(208)에 저장될 수 있다.

상기에서 지적된 바와 같이, 디지털 표현을 획득하기 위해 아날로그 신호의 진폭을 샘플링하는 것은 컴퓨팅 디바이스의 배터리 자원을 상당히 소비할 수 있다. 하기에 기술될 바와 같이, 특정 실시예는 연속적인 범위의 신호 진폭에 걸쳐 아날로그 신호의 진폭을 나타내기 위해 비휘발성 메모리 소자를 특정 아날로그 상태로 배치하는 것에 관련된다. 샘플 및 홀드 회로는 값을 커패시터 전압으로서 저장하는 동안, 그런 샘플 및 홀드 회로는 시간이 흐름에 따라 누설을 경험하게 되고 저장된 값을 왜곡시킨다. 반면에, 비휘발성 메모리 소자는, 비휘발성 메모리 소자로부터 전원이 제거된 경우라도, 연장된 기간(예를 들어, 몇날, 몇주 또는 몇달 등) 또는 무한정하게 아날로그 상태(아날로그 신호를 진폭을 나타내는)를 유지할 수 있다. 이것은 에너지 결핍 또는 에너지 부족 상태동안 신호 진폭의 디지털 표현을 샘플하고 획득하는 동작을 감소시키도록 할 수 있다. 대신에, 에너지 결핍 또는 에너지 부족 상태동안, 아날로그 신호의 샘플링된 특성(예를 들어, 진폭)은 아날로그 포맷으로 저장될 수 있다. 아날로그 포맷으로 저장된 특성은 에너지 풍족으로 전환 이후에 디지털 표현으로 변환될 수 있다. 에너지 결핍 또는 부족 상태로부터 에너지 풍족 상태로의 전환은 단지 저장된 아날로그 진폭의 디지털 표현으로의 변환을 개시할 수 있는 전력 상태의 변화의 예에 불과하고, 본 발명은 여기에 한정되지 않는다.

다른 실시예에서, 컴퓨팅 디바이스는 환경 상태 변화(예를 들어, 센서(212)와 같은 센서에 의해 검출된) 이후에, 저장된 아날로그 진폭 값을 디지털 표현으로 변환할 수 있다. 예를 들어, 컴퓨팅 디바이스는 주위 기온, 주위 음향 진동, 주위 무선 주파수 신호, 주위 광압 또는 기압, 또는 이들의 결합에서의 변화 이후에 저장된 진폭을 디지털 표현으로 변환할 수 있다.

다른 실시예에서, 아날로그 신호의 샘플링된 진폭을 단일 비휘발성 메모리 소자에서 아날로그 상태로서 저장하는 것은 단일 비트의 정보 이상을 단일 메모리 소자에 저장할 수 있게 해준다. 예를 들어, 샘플링된 진폭을 아날로그 상태로서 단일 비휘발성 메모리 소자에 저장하는 것은 그렇지 않으면 다수 메모리 소자를 사용하여 디지털 포맷으로 저장되어야 할 값의 "압축"을 가능하게 해준다.

또 다른 실시예에서, 비휘발성 메모리 소자는 아날로그 신호의 샘플링된 진폭을 아날로그 상태로서 신속히 저장하고 나중에 및/또는 저속으로 상기 샘플링된 진폭을 회복하게 해주는 "버퍼"로서 구현될 수 있다.

일 실시예에 따르면, 아날로그 신호의 샘플링된 진폭을 아날로그 상태로서 저장하는 비휘발성 메모리 소자는 도 3에 도시되고 상술된 특성을 가지는 CES 소자를 포함할 수 있다. 그러나, CES 소자는 아날로그 신호의 샘플링된 진폭을 아날로그 상태로서 저장하는 비휘발성 메모리 소자의 예일 뿐이고, 본 발명은 여기에 한정되지 않는다는 점을 이해해야 한다. 특정 실시예에서, 도 3은 본 실시예에 따른 판독 및 기록 동작동안 메모리 소자의 행동을 특성화할 수 있다. 특정 실시예 및 하기에 기술될 바와 같이, 도 3은 CES 소자를 포함하는 메모리 소자(ME)의 실시예에 따른 도 7a, 7b 및 8의 개략도의 회로에서 메모리 소자(ME) 행동을 특성화할 수 있다. 다시, 비휘발성 메모리 소자의 다른 타입도 청구된 본 발명의 범위를 벗어나지 않으면서 사용될 수 있다. 특정 도시된 실시예에서 보여지는 바와 같이, CES 소자는 고임피던스 또는 절연, 또는 연속적인 범위의 저 임피던스 또는 도전 상태에 대해 특정 저 임피던스 또는 도전 상태로 배치될 수 있다. 도 3의 CES 소자는 설정 동작에서 범위(314)에서 전압을 가지는 CES 소자의 단자에 프로그래밍 신호를 인가함으로써 특정 저 임피던스 또는 도전 상태로 배치될 수 있거나, 범위(312)에서 전압을 가지는 프로그래밍 신호를 인가함으로써 고 임피던스 또는 절연 상태로 배치될 수 있다.

도 3의 CES 소자는 전압 V_reset 및 전류 I_reset을 가지는 프로그래임 신호를 CES 소자의 단자에 인가함으로써 기록 동작에서 고 임피던스 또는 절연 상태에 배치될 수 있다. 지적한 바와 같이, 리셋 동작에서 도 3의 CES 소자를 고 임피던스 또는 절연 상태로 성공적으로 배치되기 위해, CES에 인가된 프로그래밍 신호는 도 3의 CES 소자를 설정 동작에서 저 임피던스 또는 절연 상태로 배치하기 위한 이전의 프로그래밍의 전류를 초과하는 전류 I_reset 및 리셋 윈도우(312)에서 전압 V_reset을 포함할 수 있다. CES 소자를 고 임피던스 또는 절연 상태로 배치하기 위한 그런 리셋 동작에 이어서 도 3의 CES 소자의 행동은 플롯(322)에 따라 모델링될 수 있다.

부가적으로, 설정 동작은 도 3의 CES를 연속적인 범위의 저 임피던스 또는 도전 상태에 대해 어느 특정 구별 가능한 저 임피던스 또는 도전 상태에 배치할 수 있다. 도시된 실시예에서, 도 3의 CES 소자는 전압 범위(314)에 대해 CES 소자의 단자에 전압이 인가되는 동안 설정 동작동안 CES 소자에서 전류 Icomp(또는 대응 전류 밀도)를 제어함으로써, 어느 범위의 임피던스 상태에 대해 어느 특정 임피던스 상태에 배치될 수 있다. 일 실시예에 따르면, 특정 설정 동작에서 전류 Icomp는 연속적인 범위의 가능한 저 임피던스 또는 도전 상태내에서 대응하는 특정 구별가능한 저 임피던스 또는 도전 상태로 상기 CES 소자를 배치시키기 위해 Icom-min<Icomp<Icomp-max 의 범위내에서 변화될 수 있다.

지적한 바와 같이, CES는 단자 사이에 형성된 상관 전자 재료(CEM)을 포함할 수 있다. 일 실시예에서, CES의 다른 저 임피던스 또는 도전 상태는 설정 동작에 이어서 CES의 단자 사이에 형성된 CEM에서 전자의 밀도 또는 전자의 밀집도에 의해 적어도 부분적으로 구별가능할 수 있다. 여기서, CES에서 형성된 CEM에서 더 높은 전자의 밀도나 밀집도는 더 낮은 임피던스 또는 더 높은 도전성을 준다. 예를 들어, CES의 제1 저 임피던스 또는 도전 상태(예를 들어, 제1 설정 동작에 뒤따르는)는 CEM에서 전자의 제1 밀도나 국부 밀집도를 가지고, CES의 제2 저 임피던스 또는 도전 상태(예를 들어, 제2 설정 동작에 뒤따르는)는 CEM에서 전자의 제2 밀도나 밀집도를 가진다. 전자의 제1 밀도 또는 밀집도가 전자의 제2 밀도 또는 밀집도보다 높다면, 제1 저 임피던스 또는 도전 상태는 제2 저 임피던스 또는 도전 상태보다 더 높은 도전성/더 낮은 임피던스를 나타낼 수 있다. 여기에 기술하는 바와 같이, 제1 및 제2 저 임피던스 또는 도전 상태에서의 임피던스 차이는 다른 메모리 상태(예를 들어, 다른 값, 파라미터, 상태, 조건 또는 심볼를 나타내는) 사이에서 검출될 수 있는 구별을 가능하게 한다.

일 실시예에 따르면, 설정 동작에서 도 3의 CES 소자의 단자에 인가된 프로그래밍 신호는 설정 범위(314)에서 전압 V_set를 가질 수 있다. 도 3의 CES 소자를 특정 구별가능한 저 임피던스 또는 도전 상태로 배치하기 위해, 설정 동작에서 프로그래밍 신호는 연속적인 범위 Icomp-min<Icomp<Icomp-max내에서 CES의 단자 사이에 전류 Icomp를 인가할 수 있다. 예를 들어, 도 3의 CES 소자의 단자 사이에 전류 Icomp-max를 유지하면서 전압 V_set를 가지는 프로그래밍 신호의 인가는 플롯(316)으로 모델링되는 임피던스 상태로 CES를 배치할 수 있다. 이와 같이, 도 3의 CES 소자의 단자 사이에 전류 Icomp-min를 유지하면서 전압 V_set를 가지는 프로그래밍 신호의 인가는 플롯(320)으로 모델링되는 임피던스 상태로 CES를 배치할 수 있다. 마지막으로 도 3의 CES 소자의 단자 사이에 범위 Icomp-min<Icomp<Icomp-max내의 전류 Icomp를 유지하면서 전압 V_set를 가지는 프로그래밍 신호의 인가는 플롯(318)으로 모델링되는 임피던스 상태로 CES를 배치할 수 있다.

일 실시예에 따르면, 플롯(318)로 모델링되는 도전 또는 저 임피던스 상태를 포함하여 연속적인 범위의 임피던스 상태에서 특정 임피던스는 판독 윈도우에서 범위(302)에서 판독 전압 V_read의 인가에 의해 검출될 수 있다. 일 실시예에서, 전압 V_read를 가지는 판독 신호는 도 3의 CES로 판독 동작에서 인가될 것이다. 감지 회로는 판독 신호의 인가에 응답하여 일어나는 도 3의 CES 소자를 통한 전류(연속적인 범위 Ird-LImin<Ird-LI<Ird-LImax 에서)를 임피던스 상태의 연속체에 대한 임피던스 상태와 연관시킬 수 있다. 이와 같이, 도 3에 도시된 행동을 가지는 CES 소자는 연속적인 범위의 저 임피던스 또는 절연 상태 V_read/(Ird-LImas)<V_read/(Ird-LI)<V_read/(Ird-LImin)에 대해 특정 저 임피던스 또는 절연 상태 V_read/(Ird-LI)로 배치될 수 있다. 아래에 기술될 바와 같이, 판독 신호의 인가에 응답하는 그런 전류 Ird-LI의 검출 또는 측정은 연속적인 범위의 저장된 값, 심볼, 파라미터, 조건 또는 상태에 대해 특정 저장된 값, 심볼, 파라미터, 조건 또는 상태로 매핑될 수 있다.

도 4, 5 및 6은 특정 실시예에 따른, 연속적인 범위의 값, 파라미터, 심볼 또는 조건에 대해 값, 파라미터, 상태, 심볼 또는 조건을 나타내는 메모리 소자의 임피던스 상태를 인가하는 시스템의 개략도이다. 도 4 및 5에서, 아날로그 비휘발성 메모리(406)는 상술한 연속적인 범위에 대해 신호의 진폭을 나타내는 값을 저장할 수 있다. 비휘발성 메모리(460)가 도 3에 도시된 특성을 가지는 CES 소자를 포함하는 특정 실시예가 기술된다. 예를 들어, 비휘발성 메모리(406)에서 CES 소자는 범위(314)에서 전압을 유지하면서 범위 Icomp-min<Icomp<Icomp-max 에서 CES 소자에 전류 Icomp(또는 CES의 일부분에 대응하는 전류 밀도)를 인가함으로써 신호의 진폭을 나타내는 값을 연속적인 범위의 가능한 저 임피던스 상태에서 특정 저 임피던스 상태로서 저장할 수 있다. 신호의 진폭을 나타내는 저장된 값은 범위(302)에서 판독 전압이 인가되는 동안 연속적인 범위 Ird-LImin<Ird-LI<Ird-LImax 내의 전류 Ird-LI의 크기로부터 회복될 수 있다.

일 실시예에서, 센서(402)는 특정 범위내에 진폭을 가지는 신호 전류를 생성할 수 있다. 센서(402)에 의해 생성된 신호 전류는 신호 컨디셔너 및 증폭기(404)에서 더 처리되고(예를 들어 증폭 또는 이득 제어 및/또는 저역 통과 필터링을 수행하기 위해), 연속적인 범위내에서 진폭을 가지는 아날로그 형태에서 처리된 신호가 유지된다. 예를 들어, 신호 컨디셔너 및 증폭기(404)는 아날로그 비휘발성 메모리로서 CES 소자에 인가되어야 할 신호 Icomp를 연속적인 범위 Icomp-min<Icomp<Icomp-max내에 있도록 제공하고, 연속적인 범위의 저 임피던스 상태 V_read/Ird-LImzs<V_read/Ird-LI<V_read/Ird-LImin에서 검출가능한 임피던스 상태 V_read/Ird-LI에 상기 CES 소자를 배치한다. 마이크로 컨트롤러(408)로부터의 커맨드 또는 제어 신호에 응답하여, 아날로그 비휘발성 메모리(406)은 상술한 연속적인 범위에 대해 아날로그 형태에서 처리된 신호를 저장할 수 있다. 특정 실시예에서, 마이크로 컨트롤러(408)는 특정 신호 샘플링 시간에 신호 컨디셔너 및 증폭기(404)로부터 획득된 처리된 신호의 진폭의 샘플의 저장을 개시하는 커맨드 신호를 아날로그 비휘발성 메모리(406)에 발행할 수 있다. 일 실시예에 따르면, 아날로그 비휘발성 메모리(406)는 도 3에서 기술된 연속적인 범위에 대해 단일 비휘발성 메모리 소자(예를 들어, CES 소자)에서 처리된 신호의 진폭의 샘플을 저장할 수 있다.

일 실시예에서, 아날로그 비휘발성 메모리(406)는 에너지 부족 또는 결핍 상태인 경우 신호 컨디셔너 및 증폭기(404)에 의해 제공된 처리된 신호의 진폭을 저장할 수 있다. 아날로그 비휘발성 메모리(406)에 처리된 신호의 아날로그 샘플을 저장하여 유지하는 것은 메시지 내의 아날로그 샘플을 무선 주파수 통신 매체로 전송하거나 아날로그 샘플의 디지털 표현을 획득하기 위해 아날로그-디지털 변환과 같은 에너지 집약적인 동작이나 연산의 지연을 가능하게 한다. 그런 지연은 예를 들어, 에너지 풍족 상태 동안 에너지 집약적인 동작이나 연산의 수행을 가능하게 한다. 예를 들어, 에너지 풍족 상태 동안, 에너지 집약적인 연산 및 동작은 개시될 수 있다. 여기서, 전압 V_read는 에너지 결핍이나 부족 상태동안 저장된 진폭 샘플의 값을 검색하기 위해 인가될 수 있다.

아날로그 비휘발성 메모리(406)에 저장된 아날로그 신호의 처리의 일 실시예가 도 5에 도시되어 있다. 여기서, 아날로그 비휘발성 메모리(406)에 저장된 처리된 신호의 진폭 샘플은 검색되고, 상기 검색된 아날로그 신호를 상기 무선 디바이스(504)에 의해 전송된 무선 신호의 변조에 적용하도록 더 처리될 수 있다. 일 실시예에서, 마이크로 컨트롤러(408)는 예를 들어, 에너지 풍족 상태를 검출한 것에 응답하여, 아날로그 비휘발성 메모리(406)(예를 들어, 도 3에 도시된 CES 소자에 대해 상술한 바와 같이)에 저장된 처리된 신호의 진폭의 샘플의 검색을 개시하고, 무선 인터페이스를 통해 무선 디바이스(504)에 의한 전송을 개시하는 제어 신호를 제공할 수 있다. 예를 들어, 아날로그 비휘발성 메모리(406)에서 CES 소자의 저 임피던스 또는 도전 상태로서 표현되거나 저장된 아날로그 신호의 샘플링된 진폭은 판독 전압 V_read(도 3에서 도시된 범위(302)에서)의 인가에 응답하여 연속적인 범위에서 전류 (도 3에서 도시된 바와 같이 연속적인 범위 Ird-LImin<Ird-LI<Ird-LImax 에서 Ird-LI)에 의해 판독되거나 검출될 수 있다. 특정 실시예에서, 아날로그 처리기(502)는 아날로그 처리기(502)에 의해 수행되어야 할 몇몇 예의 동작을 제공하기 위해서, 예를 들어 저역 통과 필터링, 기저 대역 제어 심볼의 증폭 또는 삽입을 포함할 수 있다. 무선 디바이스(504)는 아날로그 처리기(502)에 의해 제공된 신호를 무선 매체에서 전송하기 위해 하나 이상의 발진 신호와 믹싱할 수 있다.

도 6의 특정 실시예에서, 고속 신호 획득(604)은 아날로그 신호(예를 들어, 센서(402)와 같은 센서에 의해 생성되거나 무선 수신기로 수신된 아날로그 신호)의 처리를 할 수 있는 여러 부품 중 어느 하나를 포함할 수 있다. 일 실시예에서, 고속 신호 획득(604)은 에너지 결핍 또는 부족 상태인 경우 아날로그 풍족 상태가 될 때까지 에너지 집약적인 동작이나 연산을 지연시키기 위해 아날로그 신호를 처리할 수 있다. 일 실시예에서, 아날로그 비휘발성 메모리(606)는 CES 소자와 같은 비휘발성 메모리에 아날로그 신호의 진폭의 샘플을 저장(도 3 및 아날로그 비휘발성 메모리(406)에 아날로그 신호의 진폭을 저장하는 것과 연관하여 상술된 바와 같이)할 수 있다. 일 실시예에 따르면, 비휘발성 메모리(606)는 상술한 바와 같이 설정 동작에서 CES 소자에 프로그래핑 신호를 인가함으로써 아날로그 신호의 진폭의 샘플을 빠르게 저장하도록 구성된 CES 소자를 포함할 수 있다. 아날로그 비휘발성 메모리(606)에 저장된 아날로그 신호의 진폭의 샘플은, 마이크로 컨트롤러(610)에 의해 사용되기 위해 저장된 진폭의 디지털(예를 들어, 부동 소수점) 표현(다수의 휘발성 메모리 소자의 상태로 표현되고, 상기 휘발성 메모리 소자의 각 상태는 바이너리 값을 저장하는)을 제공하기 위해 저속 아날로그-디지털 변환기(608)에서 샘플링될 수 있다. 일 실시예에서, 아날로그 비휘발성 메모리(406)에서 CES 소자의 저 임피던스 또는 도전 상태로서 표현된 아날로그 신호의 샘플링된 진폭(예를 들어, 연속적인 범위의 저 임피던스 상태 V_read/Ird-LImax<V_read/Ird-LI<V_read/Ird-LImin)는 판독 전압 V_read(도 3에서 도시된 범위(302)에서)의 인가에 응답하여 연속적인 범위에서 전류(도 3에서 도시된 바와 같이 연속적인 범위 Ird-LImin<Ird-LI<Ird-LImax 에서 Ird-LI)에 의해 판독되거나 검출될 수 있다.

도 7a 및 도 7b는 일 실시예에 따라, 메모리 소자를 연속적인 범위의 값, 심볼, 파라미터, 상태 또는 조건 내에서 값, 심볼, 파라미터, 상태 또는 조건을 나타내는 특정 임피던스 상태로 배치하기 위한 회로의 개략도이다. 도 7a에서, 전류 Isense는 아날로그 신호(예를 들어, 센서(402) 또는 고속 신호 획득(604)에 의해 생성된 아날로그 신호)의 진폭을 나타내는(예를 들어, 실질적으로 비례하는) 진폭을 포함할 수 있다. 여기서, Isense의 진폭은 액세스 NFET(N2)의 게이트 단자에 인가되는 워드라인 전압(VwL)을 구동할 수 있다. 메모리 소자(ME)가 도 3에 도시된 CES 소자 행동을 포함하는 특정 실시예에서, 액세스 NFET(N2)의 게이트 단자에 인가되는 워드라인 전압 VwL은 CES 소자에서 전류 또는 전류 밀도를 제어하여 CES 소자에서 전류 Icomp가 설정 동작동안 연속적인 범위 Icomp-min<Icomp<Icomp-max 에 있도록 한다. 일 실시예에 따르면, 액세스 NFET(N2)는 설정 동작에서 전류 Icomp는 Isense

x*Icomp (x는 상수)이기 때문에 실질적으로 Isense에 비례하도록 크기 조정될 수 있다. 여기서 액세스 NFET(N2)는 1/x로 크기 조정될 수 있다.

일 실시예에 따르면, 아날로그 신호의 진폭(예를 들어 Isense의 진폭으로 표현되는)은 비트라인(BL)을 통해 메모리 소자(ME)의 단자로의 연결 전압 V_set으로 신호(nWE)의 전압을 낮춤으로써 샘플링되고 메모리 소자(ME)(예를 들어, 도 3에 따라 행동하는 CES 소자를 포함하는)에 저장될 수 있다. 여기서, 연결 전압 V_set(예를 들어, 범위(314)에서 단자에 전압을 인가)은 메모리 소자(ME)를 전류 Isense의 진폭을 나타내는 전류 Icomp의 크기에 의해 결정되는 특정 저 임피던스 또는 도전 상태(특정 연속적인 범위의 임피던스 상태내에서)로 배치할 수 있게 해 준다.

도 7b는 도 7a의 실시예의 특징이 메모리 소자의 어레이(ME0 내지 MEm)로 어떻게 확장되는 지를 예시한다. 일 실시예에서, 도 7b의 특정 실시예는 전류 Isense의 진폭에 의해 표현되는 아날로그 신호의 진폭의 시계열적인 샘플의 시퀀스를 저장할 수 있게 해준다. 전류 Isense의 진폭에 응답하여, 이득 버퍼(702)는 nWE의 전압이 내려감에 따라 한 번에 하나씩, 워드라인(WL0, WL1, ...., WLm)에 인가되어야 할 전압 신호 VwL을 생성하고, 전압(V_set)을 비트라인(BL)을 통해 메모리 소자(ME0 내지 MEm)의 단자에 연결한다. 전압(V_set)이 비트라인(BL)에 연결되어 있는 동안, 워드라인(WL0 내지 WLm)에 전압 신호 VwL를 인가함으로써, 전류 Isense의 진폭으로 표현되는 아날로그 신호의 진폭 샘플이 메모리 소자(ME0 내지 MEm)에 저장될 수 있다.

특정 실시예에서, 메모리 소자(ME0 내지 MEm)는 대응하는 샘플링 시간이나 샘플링 이벤트(0, 1, ..., m)에 신호 진폭의 아날로그 샘플을 저장하는 데 이용될 수 있다. 또한, 도 7a 및 7b의 특정 실시예에서, 디지털 값(예를 들어, 부동 소수점 형식으로)으로 저장되거나 캡쳐된 샘플링된 신호는 여러 메모리 소자내에 저장이 수반되는 것에 비하여 샘플링된 신호 진폭은 단일 메모리 소자내에 아날로그 값으로서 저장되거나 캡쳐될 수 있음을 이해해야 한다.

특정 실시예와 관련하여 기술된 바와 같이, 메모리 디바이스를 소정의 메모리 상태로 배치하는 프로그래밍 신호에 대한 전압 레벨을 가지는 전압 신호는 신호 선택 회로에서 선택되어질 수 있다. 신호 선택 회로에 연결된 도전 소자는 선택적으로 데이터 신호에 적어도 부분적으로 기초하여 소정의 메모리 상태에 대응되는 전류 레벨로 메모리 디바이스로 전압 신호를 연결하거나 메모리 디바이스로부터 전압 신호를 연결해제할 수 있다. 이러한 문맥에서, "도전 소자"는 전류가 두 노드 사이를 통과할 수 있는 회로 소자를 포함한다. 특정 구현 예에서, 도전성 소자는 특정 조건에 적어도 부분적으로 기초하여 노드들 사이를 통과하도록 허용된 전류를 변화시킬 수 있다. 여기에서 설명되는 특정 구현 예는, 게이트 단자에 인가되는 전압에 적어도 부분적으로 기초하여 소스 및 드레인 단자들 사이에서 전류가 통과할 수 있게 하는 도전성 소자로서 FET를 사용한다. 그러나, 이것들은 예시를 위해 제공되는 설명과 도면에서의 도전성 소자의 예시이며, 바이폴라 트랜지스터, 다이오드, 가변 저항 등과 같은 다른 유형의 장치가 도전성 소자로서 사용될 수 있고 청구된 본 발명은 이 점에 제한되지 않는다는 것을 이해해야 한다. 이와 관련하여, 제1 및 제2 단자를 갖는 도전성 소자는 특정 신호에 대해 매우 작거나 무시할 수 있는 임피던스를 갖는 제1 및 제2 단자 사이에 도전 경로를 제공함으로써 제1 및 제2 단자를 "연결"할 수 있다. 하나의 특정 예시적 구현 예에서, 도전성 소자는 도전성 소자의 제3 단자에 제공된 신호에 적어도 부분적으로 기초하여(예를 들어, 제3 단자에 인가된 전압 또는 전류에 기초하여) 제1 및 제2 단자들 사이의 임피던스를 변화시킬 수 있다. 일 실시 예에서, 도전성 소자는 "폐쇄"되어, 제3 단자에 제공된 신호에 응답하여 제1 및 제2 단자를 연결하도록 한다. 유사하게, 도전성 소자는 "개방"되어, 제3 단자에 제공되는 다른 신호에 응답하여 제1 및 제2 단자를 차단할 수 있다. 일 실시 예에서, 개방된 상태의 도전성 소자는 회로의 제1 부분과 제2 부분 사이의 도전 경로를 제거 또는 차단함으로써 회로의 제1 부분을 회로의 제2 부분으로부터 절연시킬 수 있다. 다른 실시 예에서, 도전성 소자는 제3 단자에 제공되는 신호에 기초하여 개방 및 폐쇄 상태 사이에서 제1 및 제2 단자 사이의 임피던스를 변화시킬 수 있다.

CES 소자의 단자에 "프로그래밍 신호"를 인가함으로써 연속적인 범위의 저 임피던스 상태에 대해 특정 저 임피던스 상태로 CES 소자와 같은 메모리 디바이스를 배치하는 특정 프로세스로서 기록 동작이 도 7a 및 7b와 연관되어 수행되는 것이 기술된다. 여기서 논의되는 바와 같이, 연속적인 범위의 임피던스 상태에서 특정 임피던스 상태는 특정 전압 레벨 V_set (예를 들어, 범위(314)에서)이 인가되는 동안, 연속적인 범위의 전류 Icomp-min<Icomp<Icomp-maxso의 특정 전류 Icomp에 해당할 수 있다.

도 8은 일 실시예에 따른 메모리 소자의 임피던스 상태로 표현되는 연속적인 범위내의 값, 파라미터, 상태 또는 조건를 검출하는 회로의 개략도이다. 특정 예에서, 도 8의 회로는 도 7a 또는 7b에 다른 메모리 소자(ME)내에 저장된 아날로그 신호를 판독하거나 검출하는 데 이용될 수 있다. 여기서, 커패시터(C)의 단자 상의 전압(V_sample)은 메모리 소자(ME)에 저장된 신호 진폭을 나타낸다. 비트라인(BL) 및 커패시터(C)를 방전시키는 프리차지 동작에 뒤따르는 판독 동작에서, 판독 바이어스 전압은, 전압(V_read)를 인가하기 위해 전압(Vdd)가 액세스 NFET(N2)의 게이트 단자에 인가되는 동안, PFET(P2)를 폐쇄하고 메모리 소자(ME)의 제1 단자에 전압(V_read)을 연결하도록 낮아질 것이다. 도 3에 도시된 행동을 보이는 CES 소자를 포함하는 ME의 특정 구현예에서, 예를 들어, V_read의 인가(범위(302)에서)는 범위 Ird-LImin<Ird-LI<Ird-LImax 에서 전류 Iread=Ird-LI 를 제공할 것이다. 비트라인(BL)에 남은 전류 Itot-Iread는 신호 V_sample을 제공하기 위해 샘플링 기간 동안 커패시터(C)에 통합될 것이다. 여기서, V_sample 은 연속적인 범위의 저 임피던스 상태 V_read/Ird-LImax<V_read/Ird-LI<V_read/Ird-LImin 에서 특정 임피던스 상태를 나타내거나 매핑될 수 있다.

도 9는 일 실시예에 따른 연속적인 범위의 임피던스 상태에서 메모리 소자의 특정 임피던스에 의해 표현되는, 연속적인 범위 내에서 검출된 값, 파라미터, 상태 또는 조건을 처리하는 회로의 개략도이다. 특정 구현예에서, 도 9의 회로는 비휘발성 메모리 소자로부터 회복된 샘플링된 아날로그 신호의 진폭(예를 들어, 도 8에 도시된 전압 V_sample과 같은)이 어떻게 특정 대체예에서 적용되는 지를 예시한다. 예를 들어, 신호(V_sample)는 믹서(906)에서 발진 신호와 믹서되어 RF 신호로 주파수 변환된다. 도 5의 특정 실시예와 관련하여 설명한 바와 같이, 발진 신호와 믹싱되기 전에, 신호(Vsample)는 증폭되고, 저역 통과 필터링되고, 믹서(906)에서 발진 신호와 믹싱되기 전에 기저 대역 심볼과 결합된다. 대안적으로, 신호(V_sample)는 ADC(904)에 의해 디지털 신호로 변환될 수 있다. 또 다른 예에서, 신호(V_sample)는 임계 검출기(902)의 단자에 인가되어 V_sample로 표현되는 값(예를 들어, 온도, 주변 압력 등)이 임계값을 초과하면 경고나 알람을 발할 수 있다. 그러나, 이것들은 신호(V_smaple)(예를 들어, 연속적인 범위의 임피던스 상태에서 특정 임피던스 상태를 나타내는)가 어떻게 처리되는 지의 예에 불과하고, 본 발명이 특정 예에 한정되지 않는다는 점을 이해해야 한다.

도 10은 일 실시예에 따라, 연속적인 범위에 대해 신호의 진폭을 나타내는 값을 저장하고, 상기 진폭을 회복하는 과정의 흐름도이다. 블록(1002)은 연속적인 범위내에서 진폭을 가지는 신호를 획득하는 단계를 포함한다. 이런 신호는 예를 들어, 센서 디바이스(예를 들어, 센서(402))에 의해 생성된 전류 신호 및 몇 가지 예를 든다면, 수신된 무선 주파수 신호로부터 다운변환된 아날로그 신호나 이와 같은 신호를 포함한다. 부가적으로, 블록(1002)에서 수신된 신호는 처리되고 이득 제어을 위해 증폭 또는 감쇄하거나 및/또는 저역 통과 필터링을 포함하여 컨디셔닝(예를 들어, 신호 컨디셔닝 및 증폭기(404)에서)될 수 있다.

블록(1004)은 비휘발성 메모리 소자를 연속적인 범위내에서 상기 진폭을 나타내는 특정 아날로그 상태로 배치하는 단계를 포함한다. 이 문맥에서, 여기서 언급되는 "아날로그 상태"는 연속적인 범위의 값에 대하여 특정 값을 나타낼 수 있는 디바이스의 상태를 포함한다. 예를 들어, 블록(1004)은 CES 소자를 연속적인 범위의 임피던스 상태에 대하여 블록(1002)에서 수신된 신호의 진폭을 나타내는 특정 임피던스 상태로 배치할 수 있다. 일 실시예에서, 연관 전자 소자는 도 3에 따른 CES 소자 거동을 포함할 수 있고, CES 소자를 연속적인 범위의 저 임피던스 또는 도전 상태에 대하여 특정 저 임피던스 또는 도전 상태를 포함하는 아날로그 상태로 배치하는 것을 가능하게 한다. 예를 들어, 블록(1004)은 범위(314)에서 전압이 인가되는 동안 연속적인 범위 Icomp-min<Icomp<Icomp-max에서 특정 전류 Icomp를 CES 소자에 인가할 수 있다. 특정 실시예에서, 블록(1004)은 도 7a 및 7b 에 도시된 회로를 이용하여 연관 전자 소자를 특정 임피던스 상태로 배치시킬 수 있다.

블록(1006)은 비휘발성 메모리 소자를 특정 아날로그 상태로 배치하는 블록(1004)에서 결정된 비휘발성 메모리 소자의 아날로그 상태에 기초하여 신호 진폭을 회복할 수 있다. 예를 들어, 블록(1006)은 상관 전자 소자에 전압을 인가(예를 들어 범위(302)내의 전압의 인가) 및 최종 전류의 측정에 의해 상관 전자 소자(예를 들어 도 3에 예시된 CES 소자 거동)에 의해 표현되는 진폭을 회복할 수 있다. 예를 들어, 도 3에 예시된 바와 같이, 블록(1006)은 CES 소자에 범위(302)의 전압을 인가하고, 연속적인 범위의 Ird-LImin < Ird-LI < Ird-LImax에서 최종적인 전류 Ird-LI를 측정할 수 있다. 측정된 전류는 연속적인 범위의 저 임피던스 상태 V_read/Ird-LImax< V_read/Ird-LI<V_read/Ird-LImin 내에서 특정 저 임피던스 V_read/Ird-LI 상태를 나타낼 수 있다. 특정 실시예에서, 최종적인 전류 Ird-LI는 도 8의 특정 실시예에서 예시한 바와 같이 V_sample의 값에 기초하여 결정되거나 측정될 수 있다.

상기에서 지적한 바와 같이, "비휘발성 메모리"는 디바이스로 공급되는 전원이 제거된 후에도 메모리 상태(예를 들어, 도전 또는 저 임피던스 메모리 상태, 아날로그 상태, 또는 절연 또는 고 임피던스 메모리 상태)를 유지하는 메모리 셀 또는 소자인 집적 회로 디바이스를 포함한다. 이러한 맥락에서, "워드라인'은 판독 동작 또는 기록 동작에서 액세스되어야 하는 특정 비트셀이나 특정 그룹의 비트셀을 선택하는 신호를 전송하기 위한 도전체를 포함한다. 특정 실시예에서, 워드라인상의 신호 전압은 판독 또는 기록 동작동안 대응하는 비트라인 또는 그룹의 비트라인에 연결되어야 할 특정 비트셀 또는 그룹의 비트셀을 선택하거나 선택해제하기 위해 승압되거나 강하될 수 있다. 그러나, 이것은 워드라인의 예일 뿐이고, 청구된 발명의 대상은 여기에 한정되지 않음이 이해되어야 한다. 본 명세서를 통하여 하나의 실시예, 일 구현예, 특정예와 같은 표현이 언급되지만, 이는 상기 하나의 실시예, 일 구현에, 특정예와 관련하여 기술된 특정 특징, 구조 및/또는 특성이 청구된 발명의 대상의 적어도 하나의 실시예 및/또는 구현예에 포함되어 있다는 것을 의미한다. 따라서, 본 명세서를 통하여 다양한 곳에서 그런 표현은 기술된 구현예와 동일하거나 특정 하나의 구현예를 언급하도록 의도되는 것은 아니다. 뿐만 아니라, 특정 특징, 구조 및/또는 특성은 하나 이상의 실시예에서 다양한 방법으로 결합될 수 있고, 따라서 예를 들어, 문맥에 따라 변하는 것과 같이, 청구된 발명의 범위 내인 것으로 의도된다. 따라서, 발명의 상세한 설명의 특정 문맥 및/또는 활용은 의도된 추론에 유용한 가이드를 제공한다.

상술한 바와 같이, 특정 실시예에서, 예를 들어, 단자 사이에 형성된 CEM을 가지는 상관 전자 디바이스를 포함하는 복수의 CEM 디바이스는 집적 회로 디바이스를 형성하도록 구성될 수 있다. 또한, 특정 실시예에서, CEM 디바이스는 집적 회로의 특정 레이어내에 형성될 수 있다. 더 나아가, 일 실시예에서, 집적 회로의 특정 레이어내에 CEM 디바이스를 형성하는 것은 적어도 부분적으로 선택적 에픽택셜 증착에 의해 CEM 디바이스를 형성하는 것을 포함한다. 다른 실시예에서, 집적 회로의 특정 레이어내에 CEM 디바이스를 형성하는 것은 예를 들어 CEM 디바이스에 대한 임피던스 특성을 바꾸기 위해 적어도 부분적으로 이온 주입에 의해 형성될 수 있다.

또한, 일 실시예에서, 둘 이상의 CEM 디바이스는 적어도 부분적으로 CEM의 원자층 증착에 의해 집적 회로의 특정 레이어내에 형성될 수 있다.

추가의 실시예에서, 하나 이상의 복수의 CEM 디바이스는 제1 금속 레이어의 전기적인 도전 라인 및 제2 금속 레이어의 전기적인 도전 라인의 적어도 하나 이상의 교차점에서 집적 회로내에 개별적으로 위치될 수 있다. 하나 이상의 액세스 디바이스는 제1 금속 레이어의 전기적 도전 라인 및 제2 금속 레이어의 전기적 도전 라인의 각각의 하나 이상의 교차점에서 위치될 수 있고, 이 경우, 일 실시예에서, 액세스 디바이스는 각각의 CEM 디바이스와 짝지어질 수 있다.

일 실시예에 따르면, CEM 디바이스, CEM 스위치를 형성하기 위해 이용될 수 있는 CES, CERAM 메모리 디바이스 및/또는 하나 이상의 상관 전자 재료를 포함하는 다양한 전자 디바이스는, 예를 들어 MOTT 전이 기준을 만족시키기에 충분한 양의 전자의 주입에 의해 특정 임피던스 상태로 배치될 수 있다. CEM 디바이스를 특정 저 임피던스 상태(예를 들어, 저 임피던스 상태의 연속체에 대해)로 전이하기 위해, 충분한 전자가 주입되고 CEM 디바이스의 단자 사이의 전위가 임계 스위칭 전위(예를 들어, V_set)을 넘는다면, 주입된 전자는 스크린되기 시작한다. 스크리닝은 대역 분할 전위를 붕괴시키기 위해 이중 점유 전자를 국소화하지 않도록 동작할 수 있고, 이로 인해 상대적으로 낮은 임피던스 상태를 야기할 수 있다.

하나 이상의 실시예에서, CEM 디바이스의 임피던스 상태 변화, 예를 들어 상대적으로 저 임피던스 상태에서 실질적으로 다른 고 임피던스 상태로 변화하는 것은 Ni_xN_y(여기서, 첨자 "x" 와 "y"는 정수)를 포함하는 화합물의 전자의 "백-도네이션(back-donation)"에 의해 야기될 수 있다. 여기서 사용된, "백-도네이션"은 예를 들어 전이 금속, 전이 금속 산화물 또는 이들의 결합을 포함하는 격자 구조의 인접하는 분자에 의해 하나 이상의 전자를 전이 금속, 전이 금속 산화물 또는 이들의 결합에 공급하는 것을 의미한다. 백-도네이션은 전이 금속, 전이 금속 산화물 또는 이들의 결합을 인가된 전압하에서 전기 도전에 용이한 이온화 상태로 유지되도록 해준다. 하나 이상의 실시예에서, 연관 전자 재료에서 백-도네이션은 동작 동안 니켈과 같은 전이 금속 도는 전이 금속 산화물의 도전 대역에 전자를 제어가능하고 가역적으로 "도네이션"할 수 있는 카르보닐(CO) 같은 도펀트의 사용에 응답하여 일어날 수 있다. 백-도네이션은 예를 들어(Nio:CO)와 같은 니켈 산화 금속에서 가역될 수 있고, 이로 인해 니켈 산화물 재료가 디바이스 동작동안 고 임피던스 특성을 나타내는 것으로 스위치되는 것을 허용한다. 따라서, 이 맥락에서, 백-도네이션 재료는 재료의 도전 대역으로부터/으로의 전자의 도네이션 및 전자의 도네이션의 역을 제어하는 인가된 전압의 영향에 적어도 부분적으로 기초하여 제1 임피던스 상태로부터 실질적으로 다른 제2 임피던스 상태(예를 들어, 상대적으로 저 임피던스 상태에서 상대적으로 고 임피던스 상태로 또는 그 반대)로 스위칭하는 것과 같은 임피던스 스위칭 특성을 나타내는 재료를 의미한다.

일부 실시예에서, 백-도네이션에 의해, 전이 금속 또는 전이 금속 산화물을 포함하는 CEM 스위치는, 예를 들어 니켈과 같은 전이 금속이 2+의 산화 상태(예를 들어, NiO : CO 또는 NiO : NH₃와 같은 재료에서 Ni² ⁺)로 놓이는 경우 저 임피던스 특성을 나타낼 수 있다. 반대로, 예를 들어 니켈과 같은 전이 금속이 1+ 또는 3+의 산화 상태로 놓이는 경우, 전자 백-도네이션은 역전될 수 있다. 따라서, CEM 디바이스의 동작 동안, 백-도네이션은 실질적으로 하기의 수학식(6)에 따른 실질적으로 동시발생적인 산화 및 환원 반응을 포함할 수 있는 "불균화(disproportionation)"를 초래할 수 있다:

이 경우, 이러한 불균화는 수학식(6)에 나타낸 바와 같이 Ni¹ ⁺ + Ni³ ⁺와 같은 니켈 이온의 조성을 가리키며, 이는 예를 들어 CEM 디바이스의 동작 동안 상대적으로 고 임피던스 상태를 가져올 수 있다. 일 실시예에서, 카르보닐 분자(CO)와 같은 탄소-함유 리간드는 수학식(7)에 따라 실질적으로 수학식(4)의 불균화 반응 및 그의 역전에 대해 발생하도록 CEM 디바이스의 동작 동안 전자 공유를 허용할 수 있다:

상술한 바와 같이, 수학식(7)에 도시된 바와 같이, 불균화 반응의 역전은 니켈계 CEM이 상대적 저 임피던스 상태로 복귀하는 것을 허용할 수 있다.

하나 이상의 실시예에서, 예를 들어, 0.1% 내지 10.0%의 원자 퍼센트의 범위에서 값이 대략적으로 변화할 수 있는, NiO : CO 에서 탄소의 원자 농도에 따라, 도 1a에 도시된 바와 같은 V_reset 및 V_set은 V_set ≥ V_reset인 조건하에서, 대략 1.0V 내지 약 10.0V의 범위에서 변할 수 있다. 예를 들어, 하나의 실시예에서, V_reset은 대략 0.1V 내지 1.0V 범위의 전압에서 발생할 수 있고, V_set은 예를 들어 대략 1.0V 내지 2.0V 범위의 전압에서 발생할 수 있다. 그러나, V_set 및 V_reset의 변화는 다른 프로세스에서의 변화뿐만 아니라, NiO : CO 및 CEM 디바이스에서 나타나는 다른 재료와 같은 백-도네이션 재료의 원자 농도와 같은 다양한 인자에 적어도 부분적으로 기초하여 발생할 수 있고, 본 발명은 이에 국한되지 않는다는 것에 유의해야 한다.

일 실시예에서, CEM의 층은 예를 들어, 예를 들어 저 임피던스 상태를 야기하도록 하는 회로 환경에서 디바이스 작동동안 전자 백-도네이션을 허용하도록 NiO:CO와 같은 니켈 산화물 재료를 포함하는 필름을 형성하기 위해 원자층 증착과 같은 다양한 증착 기법 중 하나를 이용하여 증착될 수 있다. 또한, 예를 들어 회로에서 동작동안, 고 임피던스 상태를 야기하기 위해 전자 백-도네이션이 역전될 수 있다. 특정 실시예에서, 원자층 증착은 둘 이상의 "전구체" 를 예를 들어, NiO:CO의 구성물, 다른 전이 금속 산화물, 전이 금속 화합물 또는 이들의 조합을 도전 기판에 증착하기 위해 이용할 수 있다. 일 실시예에서, CEM 디바이스의 층은 아래의 수학식(8)에 따라 별개의 분자 AX 및 BY를 이용하여 증착될 수 있다:

여기서, 수학식(8)의 "A"는 전이 금속, 전이 금속 산화물 또는 이들의 임의의 조합에 상응한다. 실시예에서, 전이 금속 산화물은 니켈을 포함할 수 있지만, 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈 팔라듐, 레늄, 루테늄, 은, 주석, 티타늄, 바나듐과 같은 다른 전이 금속 및/또는 전이 금속 산화물을 포함할 수 있다.

특정 실시예에서, 이트리윰 티탄산(YTiO₃)와 같은, 하나 이상의 전이 금소 산화물을 포함하는 CEM 화합물이 이용될 수 있다. 수학식(8)의 "X"는 아미디네이트(amidinate)(AMD), 디(시클로펜타디에닐)(Cp)₂, 디(에틸시클로펜타디에닐)(EtCp)₂, 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)((thd)₂), 아세틸아세토네이트(acac), 비스(메틸시클로펜타디에닐)((CH₃C₅H₄)₂), 디메틸글리옥시메이트(dmg), 2-아미노-펜트-2-엔-4-오나토(apo),(dmamb)₂(여기서, dmamb_=_1-디메틸아미노-2-메틸-2-부탄올레이트),(dmamp)₂(여기서 dmamp_=_1-디메틸아미노-2-메틸-2-프로파놀레이트), 디(펜타메틸시클로펜타디에닐)(C₅(CH₃)₅)₂, 및 카르보닐(CO)₄을 포함하는 유기 리간드와 같은 리간드를 포함한다. 따라서, 일부 실시 예에서, 니켈계 전구체(AX)는 단지 몇몇 예시로서, 예를 들어 니켈 아미디네이트(Ni(AMD)), 비스(시클로펜타디에닐)니켈 (Ni(Cp)₂), 비스(에틸시클로펜타디에닐)니켈 (Ni(EtCp)₂), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오나토)Ni(II) (Ni(thd)₂), 니켈 아세틸아세토네이트 (Ni(acac)₂), 비스(메틸시클로펜타디에닐)니켈 (Ni(CH₃C₅H₄)₂, 니켈 디메틸글리옥시메이트 (Ni(dmg)₂), 니켈 2-아미노-펜트-2-엔-4-오나토 (Ni(apo)₂), Ni(dmamp)₂(여기서, dmamb= 1-디메틸아미노-2-메틸-2-부탄올레이트), Ni(dmamp)₂(여기서, dmamp는 1-디메틸아미노-2-메틸-2-프로파놀레이트), 비스(펜타메틸시클로펜타디에닐)니켈(Ni(C₅(CH₃)₅)₂, 및 니켈 테트라카르보닐(Ni(CO)₄)을 포함할 수 있다.

수학식 (8)에서, "BY"는 산화제, 예컨대 몇 개만 예를 들면 산소(O₂), 오존(O₃), 산화질소(NO), 아산화질소(N₂O), 과산화수소(H₂O₂), 물(H₂O)을 포함할 수 있다. 구체예에서, AX 화합물은 전이금속 산화물 또는 전이금속 화합물을 포함할 수 있다. BY는 식 (8)의 반응이 AB를 형성할 수 있도록 선택된 종을 포함할 수 있으며, 여기서 AB는 이 과정에 의해 형성된 CEM을 나타낸다. 다른 구체예에서, CEM은 임의의 종류의 화학증착 또는 스퍼터 증착 또는 물리증착에 의해 형성될 수 있다. 따라서, 일부 구체예에서, X 및/또는 Y는 AB를 형성하는데 필요하지 않을 수 있다(예컨대 AB의 표적으로부터 스퍼터링, 또는 A의 표적과 B의 표적으로부터 공-스퍼터링, 또는 B를 포함하는 주변 환경에서 A의 표적으로부터 스퍼터링하는 경우).

AX 및 BY와 같은 전구체의 원자 농도와 같은 농도는, 예컨대 카르보닐의 형태거나 카르보닐로부터 유래된 탄소의 최종 원자 농도가 최종 디바이스에서 대략 0.1% 내지 10.%가 되도록 조정될 수 있다는 것이 주지되어야 한다. 그러나, 청구된 본 발명은 상기 기술된 전구체 및/또는 농도에 반드시 제한되는 것은 아니다. 오히려, 청구된 본 발명은 CEM 디바이스의 제작에 이용되는, 원자층 증착, 화학증착, 플라즈마 화학증착, 스퍼터 증착, 물리증착, 고온 와이어 화학증착, 레이저 증진 화학증착, 레이저 증진 원자층 증착, 빠른 열 화학증착 등에 이용되는 모든 이러한 전구체를 포함하도록 의도된다.

특정 구체예에서, 예컨대 원자층 증착을 이용하는 구체예에서, 기판은, 예를 들어 대략 20.0℃ 내지 1000.0℃ 범위의 온도, 또는 특정한 구체예에서 대략 20.0℃ 내지 500.0℃ 범위의 온도를 가질 수 있는 가열된 챔버에서 전구체에 노출될 수 있다. 예를 들어 NiO:CO의 원자층 부착이 수행되는 하나의 특정 구체예에서, 대략 20.0℃ 내지 400.0℃ 범위의 온도 범위가 이용될 수 있다. 전구체 공급원에 노출 후, 이러한 공급원은 가열된 챔버로부터 퍼지될 수 있고, 여기서 퍼징은 대략 0.5초 내지 180.0초 범위의 지속기간에 걸쳐서 일어날 수 있다. 그러나, 이들은 잠재적으로 적합한 온도 및 노출 시간의 예일 뿐이라는 것이 주지되어야 하며, 청구된 본 발명은 이에 한정되지 않는다.

특정한 구체예에서, 원자층 증착을 이용한 단일 2-전구체 사이클은 대략 0.6Å 내지 1.5Å 범위의 두께를 포함하는 CEM 디바이스 층을 야기할 수 있다. 따라서, 한 구체예에서, 층들이 대략 0.6Å의 두께를 포함하는 원자층 증착 과정을 이용하여 대략 500Å의 두께를 포함하는 CEM 디바이스 필름을 형성하기 위해, 예를 들어 수학식 (8)의 AX + BY와 같은 2-전구체 사이클이 800-900회 이용될 수 있다. 다른 구체예에서, 층들이 대략 1.5Å을 포함하는 원자층 증착 과정을 이용하여, 예를 들어 AX + BY와 같은 2-전구체 사이클이 300 내지 350회 이용될 수 있다. 원자층 증착은, 예를 들어 대략 1.5nm 내지 150.0nm 범위의 두께와 같은, 다른 두께를 가진 CEM 디바이스 필름을 형성하기 위해 이용될 수 있으며, 청구된 본 발명은 이에 한정되지 않는다.

예시적인 특징들로 여겨지는 것들로 예시되고 기술되었지만, 청구된 본 발명의 범위를 벗어남이 없이, 다양한 변형이 이루어질 수 있고 균등물로 대체될 수 있음을 이해되어야 한다. 또한, 여기에 기술된 기술적 사상을 벗어남이 없이, 특정 상황을 청구된 본 발명의 가르침에 적용시키기 위해 다양한 변형이 이루어질 수 있다. 따라서, 청구된 본 발명은 여기에 기술된 특정예에 한정되는 것으로 이해되어서는 아니되며, 청구된 본 발명은 첨부된 청구항에 범위 및 이들 균등물에 해당하는 모든 관점을 포함할 수 있다.

Claims

연속적인 범위 내에서 진폭을 가지는 신호를 수신하는 단계;
비휘발성 메모리 소자를 상기 진폭을 나타내는 아날로그 상태로 배치하는 단계; 및
적어도 부분적으로 상기 아날로그 상태에 기초하여 상기 진폭을 회복하는 단계를 포함하는 방법.
제1항에 있어서,
상기 비휘발성 메모리 소자는 제1 속도로 상기 아날로그 상태로 배치되고, 상기 진폭은 상기 제1 속도보다 늦은 제2 속도로 적어도 부분적으로 상기 아날로그 상태에 기초하여 회복되는 것을 특징으로 하는 방법.
제2항에 있어서,
상기 비휘발성 메모리 소자를 상기 아날로그 상태로 배치하는 단계는 상기 비휘발성 메모리 소자를 상기 아날로그 상태로 배치하기 위해 프로그래밍 신호를 인가하는 단계를 포함하고, 상기 진폭을 회복하는 단계는 상기 아날로그 상태를 양자화하고, 이어서 상기 회복된 진폭을 동량의 멀티 비트 디지털 표현으로 나타내기 위한 상태로 다수 바이너리 메모리 소자를 배치하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 비휘발성 메모리 소자는 상관 전자 소자를 포함하고, 상기 비휘발성 메모리 소자를 상기 아날로그 상태로 배치하는 단계는 상기 상관 전자 소자를 상기 진폭을 나타내는 임피던스 상태로 배치하는 단계를 포함하고, 상기 진폭을 회복하는 단계는 상기 상관 전자 소자의 임피던스 상태에 적어도 부분적으로 기초하여 상기 진폭을 회복하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 진폭을 회복하는 단계는 상기 아날로그 상태를 연속적인 아날로그 범위에 대해 정의된 출력 신호 값에 매핑하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제4항 또는 제5항에 있어서,
상기 임피던스 상태는 연속적인 범위의 저 임피던스 상태에 대해 저 임피던스 상태를 포함하는 것을 특징으로 하는 방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
컴퓨팅 디바이스의 전력 상태의 변화, 컴퓨팅 디바이스의 환경 조건의 변화 또는 이들의 결합에 뒤따르는 회복된 진폭의 디지털 표현을 제공하기 위해 상기 회복된 진폭을 샘플링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제7항에 있어서,
상기 환경 조건의 변화는 주위 기온, 주위 음향 진동, 주위 무선 주파수 신호, 주위 광압 또는 기압, 또는 이들의 결합을 포함하는 것을 특징으로 하는 방법.
제1항 내지 제8항 중 어느 한 항에 있어서,
무선 주파수 신호를 제공하기 위해 상기 회복된 진폭을 오실레이터로 믹싱하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제4항에 있어서,
상기 진폭을 회복하는 단계는,
상관 전자 소자의 단자에 판독 전압을 인가하는 동안 상기 상관 전자 소자를 통한 전류를 측정하는 단계;
상기 측정된 전류를 연속적인 아날로그 범위에 대해 정의된 출력 신호 값으로 매핑하는 단계를 포함하는 것을 특징으로 하는 방법.
연속적인 진폭 범위를 가진 진폭을 가지는 신호를 획득하기 위한 저장 회로;
비휘발성 메모리 소자를 상기 진폭을 나타내는 아날로그 상태로 배치하기 위한 기록 회록; 및
상기 아날로그 상태에 기초하여 회복된 진폭 값을 획득하기 위한 판독 회로를 포함하는 것을 특징으로 하는 디바이스.
제11항에 있어서,
상기 기록 회로는 상기 비휘발성 메모리 소자를 제1 속도로 상기 아날로그 상태로 배치하고, 상기 판독 회로는 상기 제1 속도보다 늦은 제2 속도로 적어도 부분적으로 상기 아날로그 상태에 기초하여 상기 회복된 진폭을 획득하는 것을 특징으로 하는 디바이스.
제11항 또는 제12항에 있어서,
상기 회복된 진폭 값은 연속적인 아날로그 범위에 대해 정의된 출력 신호 값으로 매핑되는 것을 특징으로 하는 디바이스.
제11항 내지 제13항 중 어느 한 항에 있어서,
상기 비휘발성 메모리 소자는 상관 전자 스위치 (CES) 소자를 포함하고, 상기 아날로그 상태는 CES 소자의 임피던스 상태를 포함하는 것을 특징으로 하는 디바이스.
제14항에 있어서,
상기 임피던스 상태는 비휘발성이고, 연속적인 범위의 저 임피던스 상태에 대해 저 임피던스 상태를 포함하는 것을 특징으로 하는 디바이스.
제11항 내지 제15항 중 어느 한 항에 있어서,
컴퓨팅 디바이스의 전력 상태의 변화, 컴퓨팅 디바이스의 환경 조건의 변화 또는 이들의 결합에 뒤따르는 회복된 진폭의 디지털 표현을 획득하기 위해 상기 회복된 진폭을 샘플링하는 회로를 더 포함하는 것을 특징으로 하는 디바이스.
제16항에 있어서,
상기 환경 조건의 변화는 주위 기온, 주위 음향 진동, 주위 무선 주파수 신호, 주위 광압 또는 기압, 또는 이들의 결합을 포함하는 것을 특징으로 하는 디바이스.
제11항 내지 제17항 중 어느 한 항에 있어서,
무선 주파수 신호를 제공하기 위해 상기 회복된 진폭을 오실레이터로 믹싱하는 믹서를 더 포함하는 것을 특징으로 하는 디바이스.
제14항 내지 제18항 중 어느 한 항에 있어서,
상기 기록 회로는 상기 획득된 신호의 진폭에 적어도 부분적으로 기초한 진폭을 가지는 상기 상관 전자 소자에서 전류 밀도를 인가하는 동안 상기 상관 전자 소자의 단자의 전압을 유지하는 전압원을 더 포함하는 것을 특징으로 하는 디바이스.
제14항 내지 제19항 중 어느 한 항에 있어서,
상기 판독 회로는 판독 전압이 상기 상관 전자 소자의 단자에 인가되는 동안 상기 상관 전자 소자를 통한 전류의 측정에 기초하여 상기 회복된 진폭 값을 획득하는 것을 특징으로 하는 디바이스.
제20항에 있어서,
상기 회복된 진폭 값은 연속적인 아날로그 범위의 값, 파라미터, 심볼, 조건 또는 상태에 대해 정의된 전류의 측정으로 매핑된 것을 특징으로 하는 디바이스.
제14항에 있어서,
상기 진폭을 회복하는 것은
상기 상관 전자 소자의 단자에 판독 전압을 인가하는 전압원; 및
소정 기간 동안 상기 상관 전자 소자의 단자에 판독 전압의 인가에 응답하여 발생된 전류 신호에 응답하여 충전되는 커패시터를 더 포함하고,
상기 충전되는 커패시터의 전압은 상기 회복된 진폭을 나타내는 것을 특징으로 하는 디바이스.