TWI779023B - 由關聯電子材料形成的記憶體裝置 - Google Patents

由關聯電子材料形成的記憶體裝置 Download PDF

Info

Publication number
TWI779023B
TWI779023B TW107111793A TW107111793A TWI779023B TW I779023 B TWI779023 B TW I779023B TW 107111793 A TW107111793 A TW 107111793A TW 107111793 A TW107111793 A TW 107111793A TW I779023 B TWI779023 B TW I779023B
Authority
TW
Taiwan
Prior art keywords
voltage
ces
elements
state
conductive
Prior art date
Application number
TW107111793A
Other languages
English (en)
Other versions
TW201842502A (zh
Inventor
穆蒂 巴爾嘉瓦
皮尤希 阿嘉瓦
阿克夏 庫瑪
格蘭阿諾 羅森戴爾
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201842502A publication Critical patent/TW201842502A/zh
Application granted granted Critical
Publication of TWI779023B publication Critical patent/TWI779023B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Catalysts (AREA)

Abstract

本案中揭示的標的乃有關裝置（像是導電元件），該些裝置操作以將關聯電子切換（CES）元件置入第一及第二阻抗狀態中。在實施例中，在將該等CES元件耦接在一共同源電壓與一對應位元線之間的第一及第二階段期間，導電元件被持續維持為至少部分關閉。

Description

由關聯電子材料形成的記憶體裝置
本揭示案有關於自關聯電子材料（correlated electron material，CEM）形成的裝置，且可更特定地有關於自包含CEM的切換元件形成的記憶體裝置。
非揮發性記憶體是一種記憶體類別，其中的記憶體單元或元件在被供應至裝置的電力被移除後維持其狀態。今日使用中的一類型非揮發性記憶體包括電可程式編寫唯讀記憶體（EEPROM）裝置（舉例）。然而，EEPROM裝置可包含相對大的單元面積（cell area），而可能在一電晶體閘上需要大的電壓（例如從12.0到21.0伏特）以進行寫入或抹除操作。進一步，EEPROM可被限制在不超過1百萬個抹除/寫入週期。
最近，已有引入FeRAM（鐵電式RAM）以提供低電力、相較高的寫入/讀取速度、及針對讀取/寫入週期的增加耐久性（超過100億個讀取/寫入週期）。同樣的，已有引入磁性記憶體（MRAM）以提供高寫入/讀取速度及耐久性，但其具有較高成本及電力消耗額外費用。進一步，這些技術都尚未達到快閃記憶體裝置（舉例而言）的密度。如此，快閃記憶體仍是非揮發性記憶體的選擇。儘管如此，一般認為快閃記憶體技術不一定能在65奈米（nm）以下輕易地規模化（scale）；因此，人們積極地尋求能規模化到較小尺寸的新式非揮發性記憶體裝置。
一類可變電阻記憶體包括回應於初始的「成形」電壓及電流以產生可變電阻功能的材料。這些材料可包括（例如）Prx Cay Mnz Oϵ （其具有的x、y、z、及ϵ為不同化學計量）；過渡金屬氧化物（像是CuO、CoO、VOx 、NiO、TiO2 、Ta2 O5 ）；及一些鈣鈦礦（像是Cr）；SrTiO3 。這些記憶體類型中有數種存在，落入電阻式RAM（ReRAM）或導電橋式RAM（CBRAM）之分類中，而此將這些記憶體類型與硫族化合物類型的記憶體做出區別。由於ReRAM/CBRAM的操作顯得極度溫度相關，ReRAM/CBRAM中的電阻式切換機制亦可能高度溫度相關。此外，這些系統可能基於（至少部分地）形成導電燈絲的隨機程序而隨機地操作，該導電燈絲導致該裝置之其中一個二元狀態。然而，隨著時間，ReRAM/CBRAM中的電阻切換容易疲勞，導致這些記憶體裝置之導電與絕緣狀態之間的改變。在商業記憶體裝置中，此類改變可使這些類型的裝置無法使用。
考慮到形成隨時間及溫度穩定的薄膜電阻切換材料既有的困難度，可用的電阻切換記憶體仍是一個難題。此外，目前為止所發展的電阻切換機制顯得本質上不適用於記憶體，因為其高電流、電鑄法、沒有在合理的溫度及電壓範圍上的可量測記憶體讀取或寫入窗口，以及許多其他問題。因此，在本發明的技術領域中仍需要一種非揮發性記憶體不依賴一材料的隨機特性、耗用低電力、允許高速操作、還有高密度及穩定性，尤其可規模化以具有65奈米以下之尺寸的特性。
一種方法，包含下列步驟：對複數個導電元件的第一端施加一第一電壓，該複數個導電元件之各者經配置成在一操作的一第一階段中將複數個關聯電子切換（CES）元件之中的一對應CES元件耦接在一共同源電壓與複數個位元線中之一位元線之間，以將該複數個CES元件中的一或更多個第一CES元件置入一第一阻抗狀態中；及在該操作的一第二階段中對該複數個導電元件的該等第一端施加一第二電壓，以將該複數個CES元件中的一或更多個第二CES元件置入一第二阻抗狀態中，其中在該第一階段及該第二階段期間該複數個導電元件持續地在一至少部分關閉狀態中，以將該等CES元件中之各CES元件耦接在該共同源電壓與該等位元線中之一對應位元線之間。
一種方法，包含下列步驟：對複數個導電元件的第一端施加一第一電壓，該複數個導電元件中的一或更多個第一導電元件經配置以將一或更多個第一關聯電子切換（CES）元件耦接在一第一位元線電壓與一第一共同源電壓之間，該複數個導電元件中的一或更多個第二導電元件經配置以將一或更多個第二CES元件耦接在一第二位元線電壓與一第二共同源電壓之間，其中該一或更多個第一CES元件被置入一第一阻抗狀態中而該一或更多個第二CES元件置入一第二阻抗狀態中，同時在該第一位元線電壓與該第一共同源電壓或該第二共同源電壓之間持續地維持一趨近恆定的電壓差異。
一種裝置，包含：複數個位元單元，該等位元單元之各位元單元包含一第一端及一第二端，該第一端耦接至一共同源電壓，該第二端耦接至一位元線，該位元線對應於該複數個位元單元之一記憶體單元；及用以對該複數個位元單元之各者的導電元件的第一端施加一第一電壓的一驅動器電路，該等導電元件經配置以在一操作的一第一階段中將該複數個位元單元之各者的複數個關聯電子切換（CES）元件之中的一對應CES元件耦接在一共同源電壓與對應於一記憶體單元的該位元線之間，以將該複數個CES元件中的一或更多個第一CES元件置入一第一阻抗狀態中；及用以在該操作之一第二階段中對該複數個位元單元之各者的該等導電元件的該等第一端施加一第二電壓的該驅動器電路，以將該複數個CES元件中的一或更多個第二CES元件置入一第二阻抗狀態中，其中在該第一階段及該第二階段期間該複數個位元單元之各者的該等導電元件係至少部分關閉，以將該等CES元件中之各者耦接在該共同源電壓與對應於該記憶體元件的該位元線之間。
在本說明書之整體中對一個實施方式、一種實施方式、一個實施例、實施例、及/或類似者的指稱，代表在所申請的標的之至少一種實施方式及/或實施例中，包括了相關於一特定實施方式及/或實施例所描述的一特定特徵、結構、特性、及/或類似者。因此，在本說明書之整體中的不同地方（舉例而言）出現此類語句，不一定有意指稱相同的實施方式及/或實施例或是指稱任一特定實施方式及/或實施例。此外，將理解經說明的特定特徵、結構、特性、及/或類似者能以各種方式組合在一或更多個實施方式及/或實施例中，而因此落於所欲的請求項範疇中。一般而言，如同對於一專利申請案之說明書的情況，當然以上及其他的問題有可能在一特定用法情境中有變化。換言之，在本揭示案之整體中，說明及/或用法的特定情境提供了有助的引導以得到合理的推論；然而，同樣的，一般而言沒有進一步界定的「在此前後文中」（in this context）指的是本揭示案的前後文。
本揭示案的特定態樣描述用於製備、製造、及/或操作CEM裝置（像是CES元件）及/或其他電路元件的方法及/或程序，該些其他電路元件像是可被運用來形成包含CEM之記憶體元件者，例如，與一導電元件（像是場效電晶體(FET））串聯排列。CEM可被運用在建構包含CES元件的記憶體系統中（舉例而言），其亦可包含廣泛的其他電子電路類型，像是（例如）記憶體存取裝置、記憶體控制器、記憶體陣列、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路、微波及毫米波組件、等等，不過本案所申請的標的不在範疇上受限於這些方面。在此情況下，一CEM裝置（像是CES元件，舉例而言）可展現實質上快速的導體到絕緣體轉變，此可藉由電子關聯（electron correlation）而非固態結構性相變（像是，例如在相變記憶體裝置中，回應於從晶態到無定形狀態的改變 ）所導致。在一態樣中，CES元件中的實質上快速之導體到絕緣體轉變可回應於量子力學現象，而非（例如）相變記憶體裝置中的熔化/凝固或燈絲成形。在（例如）CES元件中於相對導電與相對絕緣狀態之間（及/或在第一與第二阻抗狀態之間）的此種量子力學轉變，可在數個態樣中之任一者中被理解。如本文中所使用，用語「相對導電狀態」、「相對較低阻抗狀態」、及/或「金屬狀態」可以互換，且/或可能有時候被稱為「相對導電/較低阻抗狀態」。類似地，用語「相對絕緣狀態」及「相對較高阻抗狀態」可在本文中互換使用，且/或可能有時候被稱為「相對絕緣/較高阻抗狀態」。
在一態樣中，關聯電子材料在一相對絕緣/較高阻抗狀態與一相對導電/較低阻抗狀態（其中該相對導電/較低阻抗狀態實質上不同於該絕緣的/較高阻抗狀態）之間的量子力學轉變，可被理解為莫特（Mott）轉變。按照莫特轉變，若發生莫特轉變條件，一材料可從一相對絕緣/較高阻抗狀態轉變（例如開啟）。莫特準則可由(nc ）1/3 a≈0.26所界定，其中nc 表示電子濃度，而其中「a」表示波耳半徑。若達到閾值載體濃度而因此符合莫特準則，則相信將發生莫特轉變。回應於發生的莫特轉變，CES元件的狀態從一相對較高電阻/較高電容狀態（例如絕緣的/較高阻抗狀態），改變至實質上不同於該較高電阻/較高電容狀態的一相對較低電阻/較低電容狀態（例如導電的/較低阻抗狀態）。
在另一態樣中，可藉由電子的局部化（localization）來控制莫特轉變。若載體（像是電子，舉例而言）經局部化，據信該等載體之間的強庫侖相互作用將分裂該CES元件內形成的CEM的能帶（band），以導致一相對絕緣（相對較高阻抗）狀態。若電子不再局部化，弱庫侖相互作用居大部分，可導致能帶分裂的消除，繼而導致實質上不同於該相對較高阻抗狀態的一金屬（導電的）能帶（相對較低阻抗狀態）。
進一步，在一實施例中，從一相對絕緣/較高阻抗狀態到一實質上不同且相對導電/較低阻抗狀態的轉變可除了電阻值上之改變之外亦導致電容值上的改變。例如，CES元件可展現可變的電阻值以及可變電容值的屬性。換言之，CES元件的阻抗特性可包括電阻的組成部分及電容的組成部分兩者。例如，在金屬狀態中，CES元件可包含可能接近零的相對低電場，而因此可能展現實質上低的電容值（一樣接近零）。
類似地，在相對絕緣/較高阻抗狀態中（可藉由較高密度的束縛電子或關聯電子導致），外部電場可能能夠穿透CES元件，而因此該CES元件可基於（至少部分地）在該CEM內儲存的額外電荷而包含較高電容值。因此，例如，在CES元件中從相對絕緣/較高阻抗狀態到實質上不同且相對導電/較低阻抗狀態的轉變，可能在電阻值及電容值兩者中都導致改變，至少在特定實施例如此。此一轉變可導致額外的可量測現象，而所申請的標的在此方面不受限制。
在本揭示案之態樣的特定實施方式中，一記憶體元件可包含：一導電元件，其串聯耦接至一CES元件；一寫入驅動器電路，用於至少部分地基於被提供給該CES元件的信號來將該CES元件置入一第一電阻狀態或一第二電阻狀態中，其中該CES元件的電阻值在該第二電阻狀態中高於該第一電阻狀態；及一讀取電路，其用於感測該記憶體單元之狀態並提供一電氣信號，該電氣信號對應於所感測的該記憶體單元之狀態。在一態樣中，在第二記憶體單元狀態中的一CES的電阻值可為在第二記憶體單元狀態中的電阻值的超過大約100倍。在一特定實施方式中，CES元件可回應於在該CES元件之絕大部分體積中的莫特轉變而切換電阻狀態。在一態樣中，CES裝置可包含選自下列群組的材料：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、及鋅（其可經鏈結至陽離子，像是氧，或其他類型的配位體），或以上的組合。
在實施方式中，CES元件可包含一或更多個來自元素週期表的「d區」元素，像是過渡金屬、過渡金屬化合物、一或更多個過渡金屬氧化物（TMO），舉例而言。亦可運用元素週期表的一或更多個「f區」元素來實施CES元件，像是稀土元素、稀土元素之氧化物、包含一或更多個稀土過渡金屬的氧化物、鈣鈦礦、釔、及/或鐿，或包含來自元素週期表之鑭系或錒系的金屬、任何其他化合物（舉例），而所申請的標的在範疇上不在此方面受限制。據此，在實施例中，形成一CES元件的CEM可包含一或更多個d區元素的氧化物及/或一或更多個f區元素的氧化物（其具有至少，例如，85.0%的原子濃度），而形成該CES元件的該CEM的其餘部分包含一摻雜物，像是（例如）碳或氮。因此，在此情況下，如本文中所用的用語，d區元素表示包含以下的元素：鈧（Sc）、鈦（Ti）、釩（V）、鉻（Cr）、錳（Mn）、鐵（Fe）、鈷（Co）、鎳（Ni）、銅（Cu）、鋅（Zn）、釔（Y）、鋯（Zr）、鈮（Nb）、鉬（Mo）、鎝（Tc）、釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、鎘（Cd）、鉿（Hf）、鉭（Ta）、鎢（W）、錸（Re）、鋨（Os）、銥（Ir）、鉑（Pt）、金（Au）、汞（Hg）、鑪（Rf）、𨧀（Db）、𨭎（Sg）、𨨏（Bh）、𨭆（Hs）、䥑（Mt）、鐽（Ds）、錀（Rg）或鎶（Cn），或是以上的任何組合。另外在此情況下，自元素週期表之「f區」元素形成或包含一f區元素的CES元件，代表CES元件包含來自元素週期表之f區的金屬或金屬氧化物，其包括鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、 銩（Tm）、鐿（Yb）、鎦（Lu）、錒（Ac）、釷（Th）、鏷（Pa）、鈾（U）、 錼（Np）、鈽（Pu）、鋂（Am）、鉳（Bk）、鉲（Cf）、鑀（Es）、鐨（Fm）、鍆（Md）、鍩（No）或鐒（Lr），或以上的任何組合。
在一特定實施例中，一CES元件可經形成作為關聯電子隨機存取記憶體（CERAM）裝置。在此情況下，CERAM裝置包含一材料，該材料可基於（至少部分地）該材料之至少一部分運用量子力學莫特轉變在一導電狀態與一絕緣狀態之間的轉變，而在複數個預先決定的可偵測記憶體狀態之間或之中轉變。在此前後文中，「記憶體狀態」意指一記憶體裝置的一可偵測狀態，其指示出一數值、一符號、一參數或條件（僅提供一些例子）。在一特定實施方式中（如下所述），記憶體裝置的記憶體狀態可基於（至少部分地）在一讀取操作中在該記憶體裝置的端點上所偵測的一信號。在另一特定實施方式中（如下所述），可藉由在一「寫入操作」中跨於一記憶體裝置的端點施加一或更多個信號來將該記憶體裝置置入特定記憶體狀態中，以表示或儲存一特定數值、符號或參數。
在一特定實施方式中，一CES元件可包含夾在導電端之間的材料。藉由在該些端點之間施加一特定電壓及電流，該材料可在前述的導電與絕緣記憶體狀態之間轉變。如在以下的特定範例實施方式中論述的，被夾在導電端之間的CES元件的材料，可藉由跨於具有電壓VRESET 及電流IRESET 的該等端點施加一第一程式寫入信號而被置入絕緣的或較高阻抗記憶體狀態中，或者可藉由跨於具有電壓VSET 及電流ISET 的該等端點施加一第二程式寫入信號而被置入導電的或低阻抗記憶體狀態中。在此情況下，應理解像是「導電的或低阻抗」記憶體狀態及「絕緣的或高阻抗」記憶體狀態等用語為相對性用語，而並不特定於針對阻抗或導電度的任何特定數量或數值。例如，一記憶體裝置於正進入被稱為絕緣的或高阻抗記憶體狀態的第一記憶體狀態中的時候，在一態樣中，比起該記憶體裝置正在被稱為導電的或低阻抗記憶體狀態的第二記憶體狀態中的時候更不導電（或更絕緣）。
在一特定實施方式中，CERAM記憶體單元可包含形成在一半導體上的一金屬/CEM/金屬（M/CEM/M）堆疊。此類M/CEM/M堆疊可經形成在（例如）一二極體上。在一例子（實施方式）中，此類二極體可自接面二極體及肖特基（Schottky）二極體組成的群組中選取。在此情況下，應理解「金屬」意指一導體，亦即行為類似金屬的任何材料，包括（例如）多晶矽或摻雜半導體。
第1A圖是針對按照一實施例100的關聯電子切換（CES）元件的電壓對電流密度之圖形化表示方式。基於（至少部分地）對該CES元件之端點（例如在一寫入操作中）施加的一電壓，該CES元件可被置入一導電狀態或一絕緣狀態中。例如，施加電壓VSET 及電流密度JSET 可將該CES元件置於導電記憶體狀態中，而施加電壓VRESET 及電流密度JRESET 可將該CES元件置於絕緣記憶體狀態中。隨著將該CES元件置於絕緣狀態或導電記憶體狀態中之後，可藉由施加電壓VREAD （例如在一讀取操作中）並偵測於該CERAM元件的端點處的電流或電流密度來偵測該CES元件的特定狀態。
按照第1A圖，若施加了足夠位準的電壓信號（例如超出能帶分裂電位）且滿足了前述的莫特條件（例如經注入的電洞的群體可比擬在(例如)切換區域中之電子的群體），CES元件可從相對低阻抗狀態轉變至相對高阻抗狀態。此可對應於第1A圖的電壓對電流密度曲線的點108。於此點處（或適合地接近此點處），電子不再被屏蔽而變得在接近金屬離子（包含該CEM）處局部化。此關聯可導致強電子到電子交互電位，其可操作以分裂能帶而形成一相對高阻抗材料。若該CES元件包含相對高阻抗狀態，則可藉由電洞的運輸來產生電流。在某些實施例中，於一閾值電位（跨於一CES元件的端點施加）注入一閾值電子電流可進行一「設定」操作，該設定操作將該CES元件置入低阻抗狀態中。在低阻抗狀態中，電子的增加將屏蔽進來的電子而消除電子的局部化，此可操作以瓦解能帶分裂電位，藉此產生低阻抗狀態。
按照一實施例，可藉由一外部施加的「順應」（compliance）條件來控制一CES元件中的電流，該條件可至少部分地基於施加的外部電流所決定，該外部電流可在一操作期間被限制以將該CES元件置入一相對高阻抗狀態中。在一些實施例中，此經外部施加的順應電流亦可針對一接續的重設操作設定電流密度的條件，以將該CES元件置入一相對高阻抗狀態中。如第1A圖之特定實施方式中所示，電流密度JCOMP （其可於點116處之操作期間施加來將該CES元件置入一相對低阻抗狀態中）可決定一順應條件，以供在一接續操作中將該CES元件置入一高阻抗狀態中。如第1A圖中顯示，可藉由於點108處以電壓VRESET 施加一電流密度JRESET ≥ JCOMP 來接續地將該CES元件置入一高阻抗狀態中，於點108處JCOMP 是經外部施加。
該順應條件因此可決定對於莫特轉變而言一CES裝置中將由電洞「捕捉」的電子個數。換言之，在一寫入操作中為將一CES裝置置於一導電記憶體狀態中所施加的電流，可決定將被注入至該CES裝置以接續地將該CES裝置轉變至絕緣記憶體狀態的電洞個數。
如上所點出，回應於點108處的莫特轉變，可能發生一重設條件。如上所點出，此一莫特轉變可能導致CES元件中的一條件，其中電子的濃度n趨近（或變得至少可比擬）電洞的濃度p。此條件可經實質上按照如下的表示式(1)來模型化：
Figure AA1
 (1) 表示式(1)中，λTF 對應於湯瑪斯費米（Thomas Fermi）屏蔽長度，而C 是一常數。
按照一實施例，第1A圖中顯示的電壓對電流密度曲線之區域104中的電流或電流密度，可能回應於來自一電壓信號的電洞注入而存在，該電壓信號經跨於一CES元件的端點施加。在此，隨著跨於一CES元件的端點施加一閾值電壓VMI ，於電流IMI 的電洞之注入可能符合用於低阻抗狀態到高阻抗狀態的莫特轉變準則（稱為似莫特(Mott-like)轉變）。此可經實質上按照如下的表示式(2)來模型化：
Figure 02_image003
(2) 其中Q(VMI )對應於被注入的載體（電洞或電子）且是經施加電壓的函數。致能莫特轉變的電子及/或電洞的注入可能發生在能帶之間及回應於閾值電壓VMI 、及閾值電流IMI 。按照表示式(1)藉由將電子濃度n與電荷濃度相等來產生由表示式(2)中之IMI 注入電洞的莫特轉變，此一閾值電壓VMI 與湯瑪斯費米屏蔽長度λTF 的相依性可經實質上按照如下的表示式(3)來模型化：
Figure 02_image005
Figure 02_image007
其中ACEM 是CES元件的截面面積；而JRESET (VMI )可代表透過該CES元件的電流密度，其將於閾值電壓VMI 施加至該CES元件，該閾值電壓可將該CES元件置入高阻抗或絕緣狀態中。
按照一實施例，第1A圖（以及本文中其他圖式）中特寫的CES元件可包含任何過渡金屬氧化物（TMO），像是（例如）鈣鈦礦、莫特絕緣體、電荷交換絕緣體、及安德森無序絕緣體（Anderson disorder insulator）。在特定實施方式中，一CES元件可從切換材料形成，像是氧化鎳、氧化鈷、氧化鐵、氧化釔、鈦釔氧化物、及鈣鈦礦（像是摻雜有鉻的鈦酸鍶、鈦酸鑭），及包括鐠鈣錳酸鹽之錳酸鹽族、及鐠鑭水錳礦，僅提供少數例子。尤其，併有具備不完整的「d」及「f」軌道殼層的元素的氧化物（像是以上所列）可包含足夠的阻抗切換屬性以供使用在CES元件中。其他實施方式可能採用其他的過渡金屬化合物而無偏離本案所申請的標的。
在一態樣中，第1A圖中（以及本案的其他圖式中）表現出特徵的該些CES元件可包含其他類型的過渡金屬氧化物可變阻抗材料，不過應理解這些僅為例示性而不有意限制本案所申請的標的。氧化鎳（NiO）被揭示為一種特定TMO。本文中論述的NiO材料可經摻雜有外來的配位體，像是羰基（CO），其可建立及/或穩定化可變阻抗屬性及/或導致P類型操作，在該操作中於CES元件內形成的CEM可在低阻抗狀態（例如第1A圖中的區域104）中更為導電。因此，在另一特定例子中，摻雜有外來配位體的NiO可被表示成NiO:Lx ，其中Lx 可指示出一配位體元素或化合物而x可指示出用於一個單位之NiO的配位體單位的個數。僅藉由平衡價，可針對任何特定配位體以及任何特定配位體與NiO（或是與任何其他過渡金屬化合物）的組合決定一個x的數值。除了羰基之外，其他可導致或增強低阻抗狀態中的導電性的摻雜物配位體可包括：亞硝酸基（NO）、三苯膦（PPH3 ）、啡啉（C12 H8 N2 ）、雙吡啶（C10 H8 N2 ）、乙二胺（C2 H4 (NH2 )2 ）、氨（NH3 ）、乙腈（CH3 CN）、氟（F）、氯（Cl）、溴（Br）、氰化物（CN）、硫（S）、及其他。
在將CES轉變至導電記憶體狀態之中，隨著足夠的電子已被注入且跨於CES裝置兩端的電位克服了一關鍵切換電位（例如VSET ），經注入的電子開始屏蔽雙佔位（double-occupied）電子並將其去局部化以反轉不成比例的反應，並關閉能帶隙。於致能到導電記憶體狀態的轉變之關鍵電壓VMI 處，用於將該CES轉變成導電記憶體狀態的電流密度JSET (VMI )可按照如下的表示式(4)來表示：
Figure 02_image009
Figure 02_image011
Figure 02_image013
Figure 02_image015
（4） 其中a B 對應於波耳半徑。
按照一實施例，用於在讀取操作中偵測一CES裝置的記憶體狀態的一「讀取窗口」102，可經列成於讀取電壓VREAD 處在該CES裝置在絕緣狀態中之時第1A圖之繪圖的部分106、與在該CES裝置在導電狀態中之時第1A圖之繪圖的部分104之間的差。在一特定實施方式中，可利用讀取窗口102來決定製成該CES裝置之材料的湯瑪斯費米屏蔽長度λTF 。例如，於電壓VRESET ，電流密度JRESET 及JSET 的關係可按照如下的表示式(5)：
Figure 02_image017
(5)
在另一實施例中，用於在一寫入操作中將CES裝置置入絕緣或導電記憶體狀態中的一「寫入窗口」110可經列成在VRESET （於JRESET ）與VSET （於JSET ）之間的差。使|VSET | ＞ |VRESET |成立致使了導電與絕緣狀態之間的切換。VRESET 可趨近來自關聯所生的一能帶分裂電位，而VSET 可趨近該能帶分裂電位的兩倍。在特定實施方式中，寫入窗口110的大小可經至少部分地藉由該CES裝置的材料及摻雜所決定。
CES元件中從高電阻值/電容值到低電阻值/電容值的轉變可由該CES元件的單數阻抗來代表。第1B圖是CES切換元件之等效電路的實施例150的繪圖。如先前提及的，CEM切換器、基於CEM的二極體、CERAM記憶體的CES元件或運用一或更多個關聯電子材料的其他類型裝置可包含一可變或複合阻抗裝置，該裝置可包含可變電阻值及可變電容值兩者的特性。換言之，針對一CES可變阻抗元件（像是包含金屬電極160、CEM 170、及導電覆蓋層180的裝置）的阻抗特性可至少部分地依該裝置的電阻及電容特性（若跨於裝置端點122及130所量測）而異。在一實施例中，針對一可變阻抗裝置的等效電路可包含一可變電阻（像是可變電阻126），其與一可變電容（像是可變電容128）並聯。當然，儘管在第1B圖中可變電阻126及可變電容128經描繪成包含分離的組件，但一可變阻抗裝置（像是實施例150的裝置）可包含一實質上同質的CEM，而所申請的標的在此方面不受限制。
表1（如下）描繪用於一範例可變阻抗裝置（像是實施例150的裝置）的範例真值表。
Figure 107111793-A0304-0001
 表1 – 關聯電子切換真值表
在一實施例中，表1顯示了一可變阻抗裝置（像是實施例150的裝置）的電阻值可在低阻抗狀態與實質上不相同之高阻抗狀態之間成一函數來轉變，該函數至少部分地依賴跨於一CES元件所施加的電壓。在一實施例中，於低阻抗狀態所展現的阻抗包含的數值大約在比高阻抗狀態中所展現的阻抗低10.0倍至100,000.0倍的範圍中。在其他實施例中，於低阻抗狀態所展現的阻抗包含的數值大約在比高阻抗狀態中所展現的阻抗低5.0倍至10.0倍的範圍中，舉例而言。然而，應注意本案所申請的標的不受限於在高阻抗狀態與低阻抗狀態之間的任何特定阻抗比例。表1顯示可變阻抗裝置（像是實施例150的裝置）的電容值可在一較低電容狀態與一較高電容狀態之間轉變，該較低電容狀態在一範例實施例中可包含趨近零（或非常小）之電容值，而該較高電容狀態是至少部分地為跨於一CEM切換器所施加之電壓的函數。
第2圖是包含按照一實施例之CES元件200的位元單元電路的示意圖。在此前後文中，本文中所稱「位元單元」或「位元單元電路」包含一電路（或一電路的一部分），其能夠代表數值、符號、或參數來作為一狀態。例如，一位元單元可包含一或更多個記憶體裝置，該一或更多個記憶體裝置能夠代表數值、符號、或參數來做為該記憶體裝置的記憶體狀態。在特定實施方式中，一位元單元可代表數值、符號、或參數來作為單一個位元或多個位元。
按照一實施例，來自具有電壓VBC 的預充電位元線之讀取信號可在一讀取操作中跨於CES元件210施加一電壓VREAD = VBC – VFET ，其中VFET 是跨於FET 205的電壓下降。例如，VREAD 可包含大約在0.15 V到0.4 V之範圍中的電壓。然而，應注意，此僅為用於例示特定實施例之態樣的目的所提供的範例操作電壓，而所申請的標的在此方面不受限制。在第2圖的特定實施方式中，FET 205經配置成為NFET。FET 205可在替代實施方式中經配置成為PFET。
在一實施方式中，CES元件210可由CERAM裝置（或其他類型的非揮發性記憶體裝置）運用，作為在一位元單元中能夠維持阻抗狀態之裝置的特定例子。然而，應理解這些僅為範例實施方式。例如，應理解經針對非揮發性記憶體裝置或CERAM裝置以外之用途所調適的CES元件可被利用於儲存一寫入操作中的特定阻抗狀態（例如導電的或低阻抗記憶體狀態，或是絕緣的或高阻抗記憶體狀態），該特定阻抗狀態在一接續的讀取操作中可偵測，而本案所申請的標的不受限於CERAM或其他類型之非揮發性記憶體裝置的實施方式。
按照一實施例，一位元單元中之CES元件的阻抗狀態可基於施加至一位元線的特定電壓及電流來改變或決定。在此前後文中，「位元線」包含能夠被耦接至一記憶體元件的至少一端的導體，用以在一寫入操作期間傳送改變該記憶體元件之記憶體狀態的程式寫入信號，或者在一讀取操作期間傳送指示出該記憶體元件之電流記憶體狀態的信號。例如，提供一信號至具有電壓VRESET 及足夠的電流IRESET 的位元線BL可將實施例200之位元單元的CES元件210置入一絕緣的或高阻抗記憶體狀態中。同樣的，提供一信號至具有電壓VSET 及足夠的電流ISET 的位元線BL可將CES元件210置於導電的或低阻抗記憶體狀態中。
在特定實施例中，一寫入操作經描述成一特定程序，其藉由將「程式寫入信號」施加至記憶體裝置（像是CES元件）的端點來將該記憶體裝置置入複數個阻抗狀態的一特定阻抗狀態中。預先決定的阻抗狀態中的特定數個阻抗狀態可對應於將被施加至該記憶體裝置的特定電壓位準（例如VSET 及VRESET ）。類似地，該等預先決定的阻抗狀態中的特定數個阻抗狀態可對應於將被施加至該記憶體裝置的特定電流位準（例如ISET 及IRESET ）。據此，在特定實施例中，可控制將在一寫入操作中將一CES裝置置於一特定阻抗狀態中的程式寫入信號，以具有對應於該特定阻抗狀態的特定電壓位準及電流位準。
在此前後文中，「導電元件」包含能夠允許電流在（例如）一輸入節點與一輸出節點之間透過的電路元件。在一特定實施方式中，導電元件可基於（至少部分地）一特定條件來改變被允許於節點之間透過的電流。本說明書中所述的特定實施方式採用FET作為導電元件，以基於（至少部分地）施加至一閘極端的電壓（VGS ）來允許電流於源極與汲極端之間透過。然而，應理解可使用其他類型之裝置作為導電元件，像是雙極電晶體、二極體、可變電阻、等等，而本案所申請的標的在此方面不受限制。在此前後文中，具有第一及第二端的一導電元件，可藉由在該第一及第二端之間提供一導電路徑而「耦接」該第一及第二端，其中該導電路徑針對一特定信號包含小的或可忽略的阻抗。在一特定範例實施方式中，導電元件可基於（至少部分地）被提供至該導電元件之第三端的信號（例如基於被施加至該第三端的電壓或電流），來改變該第一及第二端之間的阻抗。在一態樣中，導電元件可回應於在該第三端上被提供的信號「關閉」（或最少部分關閉）藉以電氣耦接第一及第二端。同樣的，導電元件可回應於在該第三端所提供的不同信號而「開啟」藉以解除耦接第一及第二端。在一態樣中，開啟狀態中的一導電元件可藉由將電路的第一部分與該電路的第二部分之間的導電路徑移除或破壞，來將該電路的該第一部分與該第二部分解除耦接或甚至隔離。在另一態樣中，一導電元件可基於被提供至第三端的信號，來將第一與第二端之間的阻抗在開啟、部分關閉、與關閉狀態之間變化。
在讀取操作的特定實施方式中，第2圖之位元單元電路的位元線BL可回應於字線WL上的電壓信號而透過第一導電元件經耦接至CES元件的一端。在此前後文中，「字線」包含用於傳送一信號來選取將在一讀取操作中或在一寫入操作中存取的一特定位元單元（或一組位元單元）的導體。在一特定範例實施方式中，字線上之信號的電壓可被升高或下降，以選取或取消選取將在讀取或寫入操作期間被耦接至對應位元線（或對應位元線組）的一特定位元單元（或一組位元單元）。然而，應理解此僅為字線的一例而本案所請標的不限於此種態樣。
在第2圖之特定實施例的一態樣中，CES元件210可於第一端（N）處耦接至FET 205而於第二端處耦接至位元線BL。回應於施加至FET 205之閘極端的字線電壓，FET 205可在讀取或寫入操作期間將CES元件210的第一端耦接至電壓源VS。位元線BL可經偏壓以在寫入操作中跨於CES元件210的第一及第二端施加一適當電壓（例如第1A圖中所示VSET 或VRESET ）及電流（例如第1A圖中所示ISET 或IRESET ）來將該元件置入所欲阻抗狀態中，或者在一讀取操作中施加一適當電壓（例如相關於第1A圖所述的VREAD ）來偵測CES元件210的阻抗狀態。在此特定範例實施方式中，BL1 可經耦接至寫入驅動器電路250，寫入驅動器電路250可操作以控制實施例200之位元單元的電壓。
如上所點出，寫入電路可基於（至少部分地）一寫入操作是要將CES元件210置入導電的或低阻抗記憶體狀態中（例如在一設定操作中）、抑或是絕緣的或高阻抗記憶體狀態中（例如在一重設操作中），來獨立地控制在該寫入操作中施加至CES元件210的信號的電壓及電流。例如，且如第1A圖中所描繪，針對要將CES元件210置於導電的或低阻抗記憶體狀態中的一寫入操作，可施加具有電壓VSET 及電流ISET 的信號。同樣的，針對要將CES元件210置於絕緣的或高阻抗狀態中的一寫入操作，可施加具有電壓VRESET 及電流IRESET 的信號。亦如第1A圖中所描繪，電壓VSET 可具有比電壓VRESET 更大的量值，同時電流ISET （如第1A圖中以JSET 表示）可具有比電流IRESET （如第1A圖中以JRESET 表示）更小的量值。在一特定實施方式中，寫入電路（未圖示）可獨立地控制電壓及電流來提供信號至一位元線，以將一非揮發性記憶體裝置置入導電的或低阻抗記憶體狀態（或絕緣的或高阻抗狀態）中。
在第2圖的實施例中，為了在（例如）CES元件210的讀取操作期間來偵測阻抗狀態，FET 205可將電壓源VS及/或其他周邊讀取電路系統耦接至節點N，以跨於CES元件210的第一及第二端施加一讀取電壓VREAD 。在施加了讀取電壓VREAD 的同時，可接著感測到透過位元線BL往VS（例如透過FET 205）流動的電流。此種感測動作可經由一感測放大器（未圖示在第2圖中）來進行，以偵測CES元件210的阻抗狀態。按照一實施例，在一讀取操作期間透過CES元件210之端點流動的電流的量值被限制為少於IRESET （對應於第1A圖中的JRESET ）的量值。此可避免在導電的或低阻抗記憶體狀態中的CES元件210的電流狀態意外轉變至絕緣的或高阻抗記憶體狀態。
第3圖是一圖形化表示方式，顯示經疊加在按照實施例300之位元單元的電壓對電流特性上的負載線。據此，針對一範例導電元件，像是（第2圖的）實施例200之位元單元的FET 205，顯示了對於VGS 之數值大約是1.2 V及VGS 之數值大約是0.6 V的特性電流曲線。應注意這些VGS 的數值僅為例示之用途，而本案所申請的標的不受限於針對VGS 的任何特定數值。額外地，應點出的是對於導電元件（像是實施例200的位元單元的FET 205）可能有大量的特性電流曲線，而所申請的標的在此方面不受限制。在實施例300中，VGS 可對應於字線電壓（如參照第2圖之實施例200的位元單元所述）。
第3圖亦指示出負載線305、310、315、及320。第3圖中，負載線305、310、315、及320對應於藉由與導電元件（像是實施例200之位元單元的FET 205）串聯耦接的CES元件210之出現而置於該導電元件上的限制條件。在實施例300中，負載線305及310對應於在CES元件210被置入相對導電/較低阻抗狀態中的同時對透過導電元件（例如FET 205）之電流流動的限制條件。負載線315及320對應於在CES元件210被置入相對絕緣/較高阻抗狀態中的同時對透過導電元件（例如FET 205）之電流流動的限制條件。可理解，負載線305、310、315、及320被描繪成直線，因此指示出電流與電壓之間的線性關係代表「理想」線性電阻。然而，在實施例中，CES元件（像是CES元件210）舉例而言可包含非線性電流/電壓特性。據此，特定實施例中所遭遇的實際負載線可包含具有偶爾改變之斜率、彎曲、轉折點、等等的線。
如第3圖中顯示，點302落於大約1.2 V之VGS 的特性電流曲線與負載線310的交會處。另外，點304落於在0.6～0.7 V之範圍中的VGS 的特性電流曲線與負載線305的交會處。進一步，點306落於大約1.2 V之VGS 的特性電流曲線與負載線305的交會處。據此，點302、304、及306代表跨於一位元單元（像是實施例200之位元單元）之電壓的許可數值（VBC ）（舉例而言），以及透過一位元單元之電流的許可數值（IBC ）（舉例而言）。然而，應注意可能有VGS 之特性電流曲線以及對應於額外之VBC 數值的負載線的額外交會點，像是針對等於0.8 V、0.9 V、等等（未顯示在第3圖中）之VGS 、像是針對等於0.8 V、0.9 V、等等（亦未顯示在第3圖中）之VBC ，而所申請的標的在此方面未受限制。因此，所申請的標的有意囊括描繪被置於耦接至CES元件之導電元件上的限制條件之全部負載線。
在（第3圖的）實施例300中，為了實行一CES元件（像是第2圖的CES元件210）的重設操作，VGS 可先被固定至大約1.2 V的數值，而VBC 可從一參考電壓（像是大約0.0 V）增加至一重設電壓（像是大約0.6 V）（VRST ）。在這些情況下，若CES元件210操作在相對低阻抗/導體狀態中，負載線310的斜率可包含趨近(–1/RLO )的數值，其中RLO 對應於CES元件210之電阻的值。參看第3圖，在VBC 具有相對低數值（例如少於大約0.6 V）的情況下，可允許電流IRST 流動透過CES元件210。在特定實施例中，IRST 可包含的數值趨近於超過ICOMP 20.0%（IRST ≈ 1.2*ICOMP ），同時VBC 不超過大約0.6 V的數值。據此，為了進行CES元件210的重設操作，電流流動從ICOMP 到IRST 的增加可代表透過CES元件210之電流流動的適中且可行的增加。
如第3圖中顯示，隨著VBC 被增加用以導致接近大約0.6 V的跨於CES元件210之電壓，CES元件210可歷經一似莫特轉變，在其中該CES元件從相對導電/較低阻抗狀態轉變至相對絕緣/較高阻抗狀態，如第3圖中指示出一重設操作的箭頭330所顯示。回應於CES元件210被置入一相對絕緣/較高阻抗狀態中，透過該CES元件的電流流動可經顯著地減少，像是按照負載線320（其可包含斜率(–1/RHI )），在其中RHI 對應於CES元件210的電阻數值。應注意，所申請的標的有意囊括描繪了置於耦接至CES元件的導電元件上之限制條件的全部負載線，像是具有的斜率為–1/RLO 及–1/RHI 的任何額外負載線。
隨著VBC 被進一步增加以導致接近大約1.2 V的跨於CES元件210的電壓，CES元件210可歷經一似莫特轉變，在其中該CES元件從一相對絕緣/較高阻抗狀態轉變至一相對導電/較低阻抗狀態，像是由箭頭335所示。隨著似莫特轉變發生之後VBC 減少，透過CES元件210的電流可跟隨（例如）VGS 等於大約0.6 V的曲線減少。
在特定實施例中，在CES元件210歷經似莫特轉變（像是從相對絕緣/較高阻抗狀態到相對導電/較低阻抗(由箭頭335給定以指示出一設定操作)之前，VGS 可從大約1.2 V之電壓減少到大約0.6 V的電壓。某些實施例中，此種VGS 的下降可以以有利地抑制透過該CES元件的電流靠近點306的方式來減少透過CES元件210的電流流動（IBC = I2HIGH ），像是藉由在VGS 被設定為等於大約1.2 V之電壓的同時抑制大於ICOMP 的電流流動。在某些實施例中，藉由（例如）在VGS 之上加諸控制來抑制電流靠近點306，可防範一種情況，在其中用於一CES元件的順應電流被設至一個於重設操作期間難以克服的位準。為了例示，參看第3圖，若VGS 被設至大約1.2 V的電壓同時VBC 被設至VSET （大約1.2 V），可允許一顯著高的順應電流（I2HIGH ）流動透過CES元件210。因此，至少在特定實施例中，為了重設透過CES元件210的順應電流，可能需要甚至大於I2HIGH 的電流。然而，至少在特定實施例中，大於I2HIGH 的電流流動可能難以達成。
據此，在特定實施例中，藉由減少或降低VGS 到大約0.6 V，同時跨於CES元件的電壓被增加到等於多達大約1.2 V，CES元件的順應電流可經設成一相對低的數值，像是ICOMP 。據此，在重設一CES元件（同時VBC 被設成等於大約0.6 V）中，將VGS 設成等於大約1.2 V可在透過CES元件之電流（IRST ）中產生僅適中的增加。然而，相反地，若VGS 被設成等於一較高電壓，像是等於大約1.2 V電壓而同時跨於該CES元件的電壓（例如VBC ）被設成大約1.2 V，則可能發生莫特轉變（如箭頭335所指示）且該CES元件的順應電流可能被設成一較高數值（像是I2HIGH ）。據此，重設CES元件的順應電流可能需要高於I2HIGH 的電流，其可能（至少在特定實施例中）為難以供應或不可行的。
第4圖是按照一實施例400從單一個字線電壓可選取用於寫入操作之位元單元的示意圖。在實施例400中，提高被施加至FET 205之閘極端的字線電壓WL可操作以在讀取或寫入操作期間將位元單元200A及200B的CES元件耦接至一共同源電壓（VS）。在一特定實施方式中，共同源電壓VS被耦接至位元單元200A、200B、200C、200D、等等之多個CES元件（例如全部CES元件）的第一端，該等位元單元耦接至字線電壓WL。在此前後文中，「源電壓」包含像是（例如）電壓「接地」之特定電壓位準，該特定電壓位準被維持於電路中的一節點處。在一實施方式中，可藉由特定電路或電力供應來維持源電壓。為了簡化，第4圖顯示僅兩個位元單元200A及200B耦接至字線電壓WL。然而，應理解，字線電壓WL可被耦接至大量個數的位元單元，該等位元單元耦接共同源電壓VS至該等CES元件個別的第一端（包含位元單元200A、200B、等等）。
位元單元200A之CES元件的第二端可經耦接（例如）至一或更多個寫入驅動器電路（像是第2圖的寫入驅動器電路250）。按照一實施例，能夠被耦接至共同源電壓VS並回應於字線電壓WL的位元單元，像是位元單元200A、200B（還有額外的位元單元），可在寫入操作中被同時地存取以將個別位元單元置入特定高/低阻抗狀態中。基於（至少部分地）該等位元單元中所將代表或表達的一或更多個特定數值，可存取個別位元單元以用於一設定或重設操作（如上論述）。為了將能夠被耦接至共同源電壓VS並回應於字線電壓WL的個別位元單元置入第一或第二阻抗狀態中，可在單一個二階段時脈週期的兩階段中同時地存取位元單元200A及200B（還有額外的位元單元）：一第一時脈階段可將第一組所選位元單元置入一高阻抗或絕緣狀態中，像是在一重設操作期間，而一第二時脈階段將第二組所選位元單元（不同於第一組所選位元單元）置入一低阻抗或導電狀態中，像是在一設定操作期間。然而，應理解，在第一及第二時脈階段中進行的動作可以相反順序進行而沒有偏離本案所請標的。例如，單一個二階段時脈週期的一階段可代之以將第一組所選位元單元置入一低阻抗或導電狀態中（例如一設定操作）；而第二時脈階段將第二組所選位元單元（不同於該第一組所選位元單元）置入一高阻抗或絕緣狀態中。按照一實施例，該第一組所選位元單元及該第二組所選位元單元不一定包含互斥的以及窮盡完整的位元單元部分，該些位元單元能夠回應於字線電壓WL被耦接至共同源電壓VS。
特定實施例中，可修改字線電壓WL（像是藉由第2圖的寫入驅動器電路250，舉例而言）來控制FET 205或與CES元件210串聯的其他類型導電元件的狀態。因此，有時候，寫入驅動器電路250可提供一字線電壓，其相對於共同源電壓VS具有（例如）大約0.0 V，用以將FET 205置入一開啟狀態中，在其中允許一個可忽略地小（至多如此）的電流流動透過FET 205。據此，可維持CES元件210的目前狀態，像是相對絕緣/高阻抗狀態或相對導電/低阻抗狀態。
在其他時間，寫入驅動器電路250可提供（例如）相對於共同源電壓VS大約為0.6 V的字線電壓來將FET 205置入一部分關閉狀態中，以允許大於可忽略的電流流動透過FET 205。在此前後文中，導電元件可在一特定條件下（例如經適當地偏壓）被置入本文中所稱的「部分關閉狀態」中，以允許至少電流的量值大於可忽略的電流以進行特定電路功能，但該量值實質上少於在一關閉狀態中（例如在不同的偏壓條件下）時透過該導電元件的極大電流量值。在一實施方式範例中，當在部分關閉狀態中的同時，FET 205可在CES元件210上進行一設定操作（如第3圖之點304處所示）。還有在其他時間，寫入驅動器250可提供（例如）相對於共同源電壓VS為大約1.2 V的字線電壓來將FET 205置入一關閉狀態中。在一關閉狀態中，FET 205可在CES元件210上進行一重設操作（如第3圖之點302處所示）。
第5圖是一信號時序圖，其圖示按照一實施例500之位元單元中被施加至一CES裝置的信號時序。在一特定範例實施方式中，該位元單元可為多個位元單元中的一個，該多個位元單元能夠回應於耦接至字線電壓WL的一電壓信號而被耦接至共同源電壓VS，像是參照第4圖之位元單元200A及200B所述者。在單一個二階段時脈週期的第一階段中（時脈階段1），（例如）在位元單元200A、200B、200C、200D、等等之中的一第一組所選位元單元，可被置入高阻抗/絕緣狀態中（像是回應於該第一組所選位元單元的一重設操作）。在單一個二階段時脈週期的第二階段中（時脈階段2）一第二組所選位元單元（例如不同於該第一組所選位元單元）可被置入低阻抗或導電狀態中（像是在第二組所選位元單元的一設定操作中）。如可觀察到的，針對能夠耦接至共同源電壓VS以及回應於字線電壓WL的位元單元，字線電壓WL可在單一個時脈週期的第一階段中被維持於第一電壓，而在單一個時脈週期的第二階段中被降低至第二電壓。在實施例中（像是第5圖的實施例），維持字線電壓WL於第一電壓，像是在時脈階段1期間（VGS 等於大約1.2 V），可將一導電元件置入一至少部分關閉或完全關閉狀態。維持字線電壓WL於第二電壓，像是在時脈階段2期間（如第5圖中所示VGS 等於大約0.6 V），可將一導電元件置入一至少部分關閉狀態中。基於（至少部分地）位元單元的CES元件是將被置入高阻抗或絕緣狀態中、置入低阻抗或導電狀態中、抑或將被維持在目前的阻抗狀態，（第5圖的）位元線BL可在第一階段（時脈階段1）期間，或者在第二階段（時脈階段2）期間被耦接至特定位元單元及特定電壓。
在第5圖的特定範例中，能夠回應於字線電壓WL被耦接至共同源電壓VS的位元單元可在時脈階段1及2中被存取。在時脈階段1之起始之前，如第5圖的左邊部分所示，字線電壓WL可被設定或耦接至一參考電壓（像是大約0.0 V的電壓）。因此，導電元件（像是第4圖的FET 205）可被置於開啟狀態中，在其中僅有小的或可忽略的電流（至多）被允許流過位元單元200A、200B、200C、200D、等等。據此，在此情況下，耦接至位元線BL0 及BL1 的電壓將不可能導致一或更多個CES元件210之阻抗狀態中的改變。亦如第5圖之左邊部分所示，共同源電壓VS可被維持於一參考電壓，像是0.0 V（舉例而言）。
在一例子中，為了進行位元單元200A的一重設操作（像是於時脈階段1），被施加至位元線BL1 的電壓可被維持在與共同源電壓VS相同（或趨近相同）的電壓，因此對應於0.0 V被施加至跨於耦接至位元線BL1 的CES元件的端點。據此，位元單元200B之CES元件210的阻抗狀態可維持不變。亦於時脈階段1，被施加至位元線BL0 的電壓可被提高到接近一電壓，於位元單元200A之CES元件210於該電壓能夠經歷一重設操作，像是等於大約0.6 V的數值（如參照第3圖所述）。為了於時脈階段1完成位元單元200A之CES元件210的重設操作，字線電壓WL（其對應於第3圖的VGS ）可被設成等於大約1.2 V以將一導電元件（例如FET 205）置入關閉或至少部分關閉中。據此，再次參看第3圖，可能發生CES元件從相對低阻抗/導電狀態到相對高阻抗/絕緣狀態的轉變（例如第3圖上的箭頭330處指示的一重設操作）。
在時脈階段2中，共同源電壓VS可被維持於一參考電壓，像是0.0 V（舉例而言）。被施加至位元線BL1 的電壓可被升高以接近一電壓，CES元件於該電壓能夠經歷一設定操作，其可對應於VBC 等於大約1.2 V（如參照第3圖所述）。為了完成BL1 的設定操作，字線電壓WL（例如第3圖的VGS ）可被減少至等於大約0.6 V來將導電元件（例如FET 205）置入一部分關閉狀態中。據此，如參照第3圖所述，字線電壓WL從大約1.2 V到大約0.6 V此類減少（同時BL1 被設成等於大約1.2 V）抑制一順應電流（像是I2HIGH 之順應電流）流動透過一CES元件。據此，可以避免重設CES元件之順應電流的一條件，該條件可能需要高於I2HIGH 的電流而可能難以供應或為不可行。
回應於操作及時脈階段1（其中BL0 的CES元件210被設成相對絕緣/高阻抗狀態），在大約0.0 V與大約0.6 V之間的任何數值可被施加至BL0 來將BL0 的CES元件210維持在該相對高阻抗/絕緣狀態中。在實施例中，回應於BL0 被置入相對絕緣/高阻抗狀態中，維持在大約0.6 V（舉例）以下的經施加電壓不具備足夠的量值來將耦接至BL0 的CES元件210從相對導電/低阻抗狀態轉變成相對絕緣/高阻抗狀態。
據此，如第4圖及第5圖所示及針對其所描述，在發生於時脈階段1及2的重設及設定操作期間位元單元200A及200B的導電元件（例如FET 205）可被持續地置入至少部分關閉狀態中。針對第5圖的範例，於第一時脈階段，在對VS施加一參考電壓的同時升高字線電壓WL至等於大約1.2 V，導致位元單元200A及200B之FET 205的關閉狀態。於第二時脈階段，在對VS施加一參考電壓的同時降低字線電壓WL至等於大約0.6 V，導致位元單元200A及200B之FET 205的部分關閉狀態。如可觀察到的，於時脈階段1及2期間將FET 205維持在至少部分關閉狀態中可致能進行時脈階段1及2，以及因此致能在階段1及2中進行寫入操作，該階段1及2在控制對位元單元200之存取的一時脈信號的單一個時脈週期中。
第6圖是按照一實施例600之位元單元排列方式的示意圖，該等位元單元可選取用於寫入操作。在第6圖中，共同源電壓（VS）節點（像是VS0 、VS1 、…、VSN ）被顯示為被耦接至一列位元單元。例如，VS0 經顯示為被耦接至位元單元200i及200A。額外地，VS1 經顯示為跨於位元單元200j及200B行進。進一步，VSN 經顯示為被耦接至200z及200N。同樣的，字線經顯示為提供跨於多個位元單元的存取，像是WL0 耦接至位元單元200i及200A之導電元件的閘極。額外地，WL1 經顯示為耦接至位元單元200j及200B之導電元件的閘極，而WLN 經顯示為耦接至位元單元200z及200N之導電元件的閘極。另外在第6圖中顯示，BL0 及BL1 經顯示為提供垂直方向中的存取，像是BL0 提供對位元單元200i、200j、及200z的存取。類似地，BL1 經顯示為提供對位元單元200A、200B、及200N的存取。
第7圖是按照一實施例700之位元單元排列方式的示意圖，該等位元單元為可選取用於寫入操作。在實施例700中，位元單元經顯示為被組織成VS節點提供在垂直方向中的存取，相對於第6圖之VS節點的水平排列方式。據此，VS0 提供對位元單元200i、200j、及200z的存取而VS0 提供對位元單元200A、200B、及200C的存取。如第7圖中，BL0 及BL1 還有WL0 及WL1 被顯示為提供在水平方向中的存取。
第8圖是一信號時序圖，描繪被施加至按照一實施例800之位元單元排列方式的信號時序。實施例800可適合用於實施例700（第7圖）的可選取用於寫入操作之位元單元的排列方式，不過本案所請標的不受限於任何特定的位元單元排列方式。實施例800的時序圖可操作以進行位元單元200i、200j、一直到200z的重設操作（例如相對高阻抗/絕緣狀態），以及進行位元單元200A、200B、一直到200Z的設定操作（例如相對低阻抗/導電狀態）。應注意，前述的第二重設操作可運用一時脈週期的單一階段來進行。
從第8圖之下方部分開始，VS1 可從一參考電壓升高到等於大約0.6 V的數值，同時VS0 維持於參考電壓。在這些針對VS1 及VS0 的電壓條件下，對應於實施例700之排列方式的一列的字線（像是WL0 ）被提高到大約1.2 V的數值以導致位元單元200i及200A之導電元件的至少部分關閉或完全關閉狀態。因此，隨著BL0 被升高至大約0.6 V且VS0 被設成參考電壓，足夠的電流可流動透過位元單元200i以進行一重設操作（對應於第3圖的箭頭330）。作為回應，位元單元200i可被置入相對高阻抗/絕緣狀態中。
回應於升高VS1 至大約0.6 V及升高BL1 至趨近VSET +0.6 V的數值（大約1.8 V），跨於位元單元200A、200B、一直到200N的電壓差異可包含一趨近恆定的電壓差異為大約1.2 V（例如大約1.8 V – VS1 ）。另外，隨著WL0 包含大約1.2 V的電壓，位元單元200A之導電元件的閘極包含大約0.6 V（1.2 V – 0.6 V），因此將該導電元件置入至少部分關閉狀態中。據此，位元單元200A可歷經一設定操作（對應於第3圖上的箭頭335）。
據此，如第7～8圖之實施例所顯示並如針對第7～8圖之實施例所述，位元單元200i、200j、…、及200z還有位元單元200A、200B、…、及200N（舉例而言）中的一或更多個位元單元之導電元件，可在發生於時脈階段1的重設及設定操作期間被持續地置入至少部分關閉狀態中。對於第8圖的範例，於第一時脈階段，在對VS0 施加一參考電壓的同時提高字線電壓WL至等於大約1.2 V，導致位元單元200i～200z之導電元件的關閉狀態。另外，亦於第一時脈階段，其中字線WL被提高至大約1.2 V的電壓，施加大約0.6 V的電壓至VS1 導致導電元件的部分關閉狀態，該導電元件控制在寫入操作中對位元單元200A～200N的存取。再一次，如上所點出，在時脈階段1及2期間在至少部分關閉狀態中控制對位元單元200A～200N之存取的導電元件可致能在控制對位元單元200A～200N之存取的一時脈信號的單一個時脈週期中進行時脈階段1及2（以及因此階段1及2中的寫入操作）。
在其他實施例中，可運用實施例700（第7圖）的位元單元排列方式與字線電壓（例如WL0 、及WL1 ）的數種額外組合來將導電元件置入至少部分關閉或完全關閉狀態中。另外，位元線電壓（例如BL1 、BL0 ）及共同源電壓（例如VS1 及VS0 ）亦可歷經適當的修改。字線電壓、位元線電壓、及共同源電壓的至少一些可能組合被描述在表2中（如下）：
Figure 107111793-A0304-0002
 表2
在以上的表2中，經標出的系統「A」、「B」、及「C」可各自指數個實施例，該些實施例可運用（例如）實施例700的排列方式，或者可運用其他排列方式，而本案所請標的在此方面不受限制。關於系統「A」，特定優點可包括運用可輕易得到的參考電壓（像是0.0 V）。據此，在一特定實施例中可能僅需要三個電力供應；然而，在其他實施例中可能需要多達四個電力供應。關於系統「B」，特定優點可包括在操作期間運用較低的電壓範圍（像是1.5 V）。然而，在特定實施例中可能需要比起實施系統「A」所需的額外電力供應（像是四個或五個電力供應）。關於系統「C」，特定優點可包括運用可輕易得到的參考電壓（像是0.0 V）。因此，在一特定實施例中可能需要三個電力供應；然而，在其他實施例中可能需要多達四個電力供應。
第9圖是操作利用按照一實施例900之CES元件之記憶體裝置的方法流程圖。像是第9圖中、以及本文中所述任何其他圖式中所述的範例實施方式，可包括除了經顯示及說明之方塊以外的方塊、比經顯示及說明的更少的方塊、或是以與經識別出的順序不同的順序發生的方塊，或是以上的任何組合。該方法可開始於方塊910，其可包含施加一第一電壓至複數個導電元件的第一端，其中一或更多個第一導電元件經配置以將一或更多個第一CES元件耦接在第一位元線電壓與第一共同源電壓之間。亦於方塊910，該等導電元件中一或更多個第二導電元件可經配置以將一或更多個第二CES元件耦接在第二位元線電壓與第二共同源電壓之間。第9圖的方法可繼續於方塊920，其可包含在操作的第二階段中施加第二電壓至該複數個導電元件的第一端，以將複數個CES元件中一或更多個第二CES元件置入一第二阻抗狀態中。於方塊920，該複數個導電元件可在第一及第二階段期間為至少部分關閉，以將該等CES元件之各者耦接在該共同源電壓與該等位元線中之一對應位元線之間。
第10圖是操作一記憶體裝置之方法的流程圖，該記憶體裝置利用了按照一實施例1000之CES元件。第10圖的方法可開始於方塊1010，其可包含施加一第一電壓至複數個導電元件的第一端，其中該等導電元件中一或更多個第一導電元件經配置以將一或更多個第一CES元件耦接在第一位元線電壓與第一共同源電壓之間。亦於方塊1010，該等導電元件中一或更多個第二導電元件可經配置以將一或更多個第二CES元件耦接在第二位元線電壓與第二共同源電壓之間。第10圖的方法可繼續於方塊1020，其可包含將該一或更多個第一CES元件置入一第一阻抗狀態中並將該一或更多個第二CES元件置入一第二阻抗狀態中，同時持續地在該第一電壓與該第一共同源電壓（或該第二共同源電壓）之間維持一電壓差異。
在以上說明中，在特定的用途情況中，像是正論述有形的組成分（及/或類似地，有形的材料）的情況中，「在…上」及「在…上方」之間存在區別。作為一例子，將物質沉積（deposition）「在一基板上」指的沉積是牽涉在所沉積物質與此例中之基板之間無中介物的直接實體的且有形的接觸，該中介物像是中介物質（例如在一介入程序操作期間所形成的中介物質）；儘管如此，「在一基板上方」的沉積儘管被理解為可能包括「在基板上」的沉積（因為「在…上」可能亦正確地被描述為「在…上方」），其被理解為包括一種情況，在該情況中在所沉積物質與該基板之間出現有一或更多個中介物（像是一或更多個中介物質），使得所沉積的物質不一定與該基板有直接實體的且有形的接觸。
在適當的特定用途情境中，像是正論述有形的材料及/或有形的組成分的情況中，在「在…下」及「在…下方」之間存在類似的區別。儘管在此類特定用途情境中「在…下」傾向必要地隱含實體的且有形的接觸（類似方才描述的「在…上」），「在…之下」可能包括有直接實體的及有形的接觸的情況，但不一定隱含有直接實體的及有形的接觸，像是若出現一或更多個中介物（像是一或更多個中介物質）。 因此，「在…上」被理解為代表「在…的緊接上方」而「在…下」被理解為代表「在…的緊接下方」。
將類似地理解，像是「在…上方」及「在…下方」的用語應以類似於用語「上」、「下」、「頂部」、「底部」等等之方式被理解，如先前所提及。這些用語可被用來促進論述，但不有意必要地限制所申請標的的範疇。例如，以用語「在…上方」作為例子，其不是故意提議請求項的範疇被限制在僅有實施例為正面朝上的情況，像是相較於正面朝下（舉例）的實施例。一例子包括倒裝晶片（flip chip）作為例示，在倒裝晶片的情況中（例如）不同時間點（例如製造期間）的排列方位不一定對應於最終產品的排列方位。因此，若一物體（作為一例）在一特定排列方位中（像是正面朝下，作為一例）屬於適用的請求項範疇中，則同樣的，其亦應被解讀為在另一排列方位（像是正面朝上，再次作為一例）中被包括在適用的請求項範疇中，反之亦然，即使可適用的文字請求項語言傾向於被相反地解讀。當然，再一次地，如專利申請案之說明書的情況，說明及/或用法的特定前後文對於將得到的合理推論提供了有助的引導。
除非相反地指示，在本揭示案的前後文中，用語「或」若被用以關聯一清單，像是A、B、或C，則其有意表示A、B、及C（在此以包容性的意義來使用）還有A、B、或C（在此以互斥性的意義來使用）。以此種理解方式，「及」是以包容性的意義來使用且有意代表A、B、及C；在此同時「及/或」能在極度小心地明確表示下有意用於全部的前述意義，不過此類用法不是必要的。另外，用語「一或更多」及/或類似用語被用來描述任何單數形的特徵、結構、特性、及/或類似者，而「及/或」亦被用以描述複數及/或一些其他組合之特徵、結構、特性、及/或類似者。此外，用語「第一」、「第二」、「第三」、及類似者被用來區別不同態樣，像是不同組件（作為一例），而不是加上數字限制或提議一特定順序，除非有明確地相反指示。同樣的，用語「基於」及/或類似用語被理解為不一定有意傳達窮盡的因素清單，卻是允許不一定被明確說明的額外因素的存在。
此外，對於有關於所請標的之實施方式並且受制於測試、量測、及/或有關程度之指明的情況，本案有意以如下方式被理解。作為一例，在給定的情況中，假設將量測一物理屬性的數值。繼續該例子，若至少針對於該屬性，本領域之通常知識者對於其測試、量測、及/或有關程度之指明將合理地可能想到替代的合理作法，則至少針對實施之目的，所申請的標的有意涵蓋該些替代的合理作法，除非有明確地相反指示。作為一例，若在一區域上方的量測結果繪圖經製作，而所申請標的之實施方式提到採用在該區域上方之斜率的量測結果，但是對於估計該區域上方之斜率存在有各式各樣合理且可替代的技巧，則本案所請標的有意涵蓋該些合理的替代技巧，即使該些合理的替代技巧並不提供相同的數值、相同的量測或相同的結果，除非有明確地相反指示。
將進一步注意，用語「…類型」及/或「似…」，若經像是與特徵、結構、特性、及/或類似者一起使用（使用「光學的」或「電氣的」作為簡單的例子），其至少部分及/或有關於該特徵、結構、特性、及/或類似者的方式使得存在有少許的變異，甚至是可能在其他狀況不會被認為完全與該特徵、結構、特性、及/或類似者一致的變異，該些變異一般而言不會防止該特徵、結構、特性、及/或類似者成為一「…類型」及/或成為「似…」（像是成為「光學的類型」或成為「似光學的」，舉例而言），若是該少許的變異足夠小而使得該特徵、結構、特性、及/或類似者仍將被認為主要地存在（連同此變異亦存在）。因此，繼續此例，光學的類型及/或似光學的屬性之用語一定有意包括光學的屬性。同樣的，做為另一例，電氣的類型及/或似電氣的屬性之用語一定有意包括電氣的屬性。應注意，本揭示案的說明書僅提供一或更多個例示性範例，而所請標的有意不受限於一或更多個例示性範例；然而，再一次，如同專利申請案之說明書的情況，說明及/或用法的特定前後文對於將得到的合理推論提供了有助的引導。
在以上說明中已經說明了本案所請標的的各不同態樣。為了解釋之目的，特定細節（像是數量、系統、及或配置方式，舉例而言）經過闡述。在其他實例中，為人熟知的特徵經省略及/或簡化，為了不模糊本案所請的標的。儘管本文中已描繪及/或說明了某些特徵，但本領域之通常知識者將可想到許多修改、替代、改變、及/或均等物。因此，將理解隨附之申請專利範圍有意涵蓋落在本案所請標的之內的全部修改及/或改變。
100‧‧‧實施例102‧‧‧讀取窗口104‧‧‧部分108‧‧‧點110‧‧‧寫入窗口116‧‧‧點122‧‧‧裝置端點126‧‧‧可變電阻128‧‧‧可變電容130‧‧‧裝置端點150‧‧‧實施例160‧‧‧導電基板170‧‧‧CEM180‧‧‧導電覆蓋層200‧‧‧實施例200A、200B、200C、200D、200N‧‧‧位元單元200i、200j、200z‧‧‧位元單元205‧‧‧FET210‧‧‧CES元件250‧‧‧寫入驅動器電路300‧‧‧實施例302、304、306‧‧‧點305、310、315、320‧‧‧負載線330、335‧‧‧箭頭400‧‧‧實施例500‧‧‧實施例600‧‧‧實施例700‧‧‧實施例800‧‧‧實施例900‧‧‧實施例910、920‧‧‧方塊1000‧‧‧實施例1010、1020‧‧‧方塊BL、BL0、BL1‧‧‧位元線N‧‧‧節點VS、VS0、VS1、VSN‧‧‧共同源電壓 WL、WL0、WL1、WLn、WLN‧‧‧字線電壓
本案所申請的標的在本說明書的結論部分經特定地點出並明確地聲明。然而，針對架構及/或操作的方法兩者，連同其目的、特徵、及/或優點，可最佳地藉由連同隨附圖式一起參看以下詳細實施方式來理解，該些圖式其中：
第1A圖是針對按照一實施例之關聯電子切換（CES）元件的電壓對電流密度之圖形化表示方式；
第1B圖是按照一實施例之CES元件的等效電路的示意圖；
第2圖是運用按照一實施例之CES元件的一位元單元的示意圖；
第3圖是顯示了疊加在針對按照一實施例之CES元件之電壓對電流密度的負載線的圖形化表示方式；
第4圖是按照一實施例之位元單元的示意圖，該等位元單元可選取用於來自單一字線電壓的寫入操作；
第5圖是一信號時序圖，圖示被施加至按照一實施例的一位元單元中的CES元件的信號時序；
第6圖是按照一實施例，可選取用於寫入操作之位元單元的排列方式示意圖；
第7圖是按照一實施例，可選取用於寫入操作之位元單元的排列方式示意圖；
第8圖是一信號時序圖，圖示被施加至按照一實施例800的位元單元排列方式的信號時序；及
第9～10圖是操作記憶體裝置的方法流程圖，該記憶體裝置使用按照實施例的CES元件。
以下詳細實施方式中參照隨附的圖式，該些圖式形成本說明書的一部分，在其中類似的數字可在整份圖式中指稱類似的部分，該些部分相對應及/或相似。將理解該些圖式不一定按比例繪製，像是為了圖式的簡化及/或簡潔。例如，一些態樣的尺寸可能比其他的誇大。進一步，將理解可運用其他實施例。此外，可進行結構的及/或其他的改變而無悖離所申請的標的。在整份說明書中對「所請標的」的參照指的是有意由一或更多個請求項（或其任何部分）涵蓋的標的，而不一定指完整的請求項集合、請求項集合的特定組合（例如方法請求項、設備請求項、等等）、或指一特定請求項。亦應注意可利用方向及/或對照（例如，像是上、下、頂部、底部、等等）來促進論述圖式，而不有意侷限對所申請的標的之應用。因此，不應利用以下詳細實施方式來限制本案所申請的標的及/或其均等物。
國內寄存資訊（請依寄存機構、日期、號碼順序註記） 無
國外寄存資訊（請依寄存國家、機構、日期、號碼順序註記） 無
100‧‧‧實施例
102‧‧‧讀取窗口
104‧‧‧部分
108‧‧‧點
110‧‧‧寫入窗口
116‧‧‧點

Claims (19)

  1. 一種用於關聯電子切換(CES)元件的寫入操作的方法，包含下列步驟：對複數個導電元件的第一端施加一第一電壓，該複數個導電元件之各者經配置成在一操作的一第一階段中將複數個CES元件之中的一對應CES元件耦接在一共同源電壓與複數個位元線中之一位元線之間，以將該複數個CES元件中的一或更多個第一CES元件置入一第一阻抗狀態中；及在該操作的一第二階段中對該複數個導電元件的該等第一端施加一第二電壓，以將該複數個CES元件中的一或更多個第二CES元件置入一第二阻抗狀態中，其中在該第一階段及該第二階段期間該複數個導電元件在一至少部分關閉狀態中，以將該等CES元件中之各CES元件耦接在該共同源電壓與該等位元線中之一對應位元線之間。
  2. 如請求項1所述之方法，進一步包含下列步驟：在該共同源電壓與該第一電壓之間以及在該共同源電壓與該第二電壓之間維持一電壓差異，以限制在該第一階段及該第二階段期間對該複數個導電元件的該 等第一端所施加的電流及電壓維持該複數個導電元件在該第一階段及該第二階段期間在該至少部分關閉狀態中。
  3. 如請求項2所述之方法，進一步包含下列步驟：在該共同源電壓與該第二電壓之間維持該電壓差異，以限制該複數個CES元件中之該一或更多個第二CES元件中的電流。
  4. 如請求項3所述之方法，進一步包含下列步驟：跟隨該共同源電壓與該第二電壓之間的該電壓差異的一變化來改變耦接至該複數個CES元件中之該等第二CES元件的位元線上的電壓。
  5. 如請求項3所述之方法，其中該複數個CES元件中之該一或更多個第二CES元件中的該電流對應於一順應電流，該順應電流用以針對一後續重設操作來設定一電流密度之一條件，以將該複數個CES元件中的該一或更多個第二CES元件置入一高阻抗狀態。
  6. 如請求項1所述之方法，其中該第一阻抗狀態包含一高阻抗或絕緣狀態，及該第二阻抗狀態包含一低阻抗或導電狀態。
  7. 如請求項1所述之方法，其中該第一阻抗狀態包含一低阻抗或導電狀態，及該第二阻抗狀態包含一高阻抗或絕緣狀態。
  8. 如請求項1所述之方法，進一步包含下列步驟：對該複數個導電元件之該等第一端施加該第二電壓之後，改變耦接至該複數個CES元件中之該等第二CES元件的位元線上的電壓。
  9. 如請求項1所述之方法，其中該第一階段及該第二階段發生在單一時脈週期期間。
  10. 一種用於關聯電子切換(CES)元件的寫入操作的方法，包含下列步驟：對複數個導電元件的第一端施加一第一電壓，該複數個導電元件中的一或更多個第一導電元件經配置以將一或更多個第一CES元件耦接在一第一位元線電壓與一第一共同源電壓之間，該複數個導電元件中的一或更多個第二導電元件經配置以將一或更多個第二CES元件耦接在一第二位元線電壓與一第二共同源電壓之間，其中該一或更多個第一CES元件被置入一第一阻抗狀態中而該一或更多個第二CES元件置入一第二阻抗狀態中，同時在該第一位元線電壓與該第一共同 源電壓或該第二共同源電壓之間維持一恆定的電壓差異，並且同時將該複數個導電元件中的該一或更多個第一導電元件以及該複數個導電元件中的該一或更多個第二導電元件維持在一部分關閉狀態中。
  11. 如請求項10所述之方法，其中在該第一位元線電壓與該第一共同源電壓或該第二共同源電壓之間的該恆定的電壓差異被維持，藉以限制該一或更多個第二CES元件中的電流。
  12. 如請求項11所述之方法，其中該複數個CES元件中之該一或更多個第二CES元件中的該電流對應於一順應電流，該順應電流用以針對一後續重設操作來設定一電流密度之一條件，以將該複數個CES元件中的該一或更多個第二CES元件置入一高阻抗狀態。
  13. 如請求項10所述之方法，其中該第一阻抗狀態包含一高阻抗或絕緣狀態，及該第二阻抗狀態包含一低阻抗或導電狀態。
  14. 如請求項10所述之方法，其中該第一阻抗狀態包含一低阻抗或導電狀態，及該第二阻抗狀態包含一高阻抗或絕緣狀態。
  15. 如請求項10所述之方法，進一步包含下列步驟： 對該複數個導電元件之該等第一端施加一第二電壓之後，改變耦接至該一或更多個第二CES元件的位元線上的電壓。
  16. 一種用於關聯電子切換(CES)元件的寫入操作的裝置，包含：複數個位元單元，該等位元單元之各位元單元包含一第一端及一第二端，該第一端耦接至一共同源電壓，該第二端耦接至一位元線，該位元線對應於該複數個位元單元之一記憶體單元；及用以對該複數個位元單元之各者的導電元件的第一端施加一第一電壓的一驅動器電路，該等導電元件經配置以在一操作的一第一階段中將該複數個位元單元之各者的複數個CES元件之中的一對應CES元件耦接在該共同源電壓與對應於該記憶體單元的該位元線之間，以將該複數個CES元件中的一或更多個第一CES元件置入一第一阻抗狀態中；及用以在該操作之一第二階段中對該複數個位元單元之各者的該等導電元件的該等第一端施加一第二電壓的該驅動器電路，以將該複數個CES元件中的一或更多個第二CES元件置入一第二阻抗狀態中，其中在該第一階段及該第二階段期間該複數個位元單元之各者的該等導電元件係至少部分關閉，以將該 等CES元件中之各者耦接在該共同源電壓與對應於該記憶體元件的該位元線之間。
  17. 如請求項16所述之裝置，其中該第一阻抗狀態包含一高阻抗或絕緣狀態，及該第二阻抗狀態包含一低阻抗或導電狀態。
  18. 如請求項16所述之裝置，其中該第一阻抗狀態包含一低阻抗或導電狀態，及該第二阻抗狀態包含一高阻抗或絕緣狀態。
  19. 如請求項16所述之裝置，其中該驅動器電路額外地用以在該共同源電壓與該第二電壓之間維持一電壓差異，藉以限制在該複數個CES元件中之該一或更多個CES元件中的順應電流。
TW107111793A 2017-04-05 2018-04-03 由關聯電子材料形成的記憶體裝置 TWI779023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/480,177 US10002665B1 (en) 2017-04-05 2017-04-05 Memory devices formed from correlated electron materials
US15/480,177 2017-04-05

Publications (2)

Publication Number Publication Date
TW201842502A TW201842502A (zh) 2018-12-01
TWI779023B true TWI779023B (zh) 2022-10-01

Family

ID=61972157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111793A TWI779023B (zh) 2017-04-05 2018-04-03 由關聯電子材料形成的記憶體裝置

Country Status (5)

Country Link
US (1) US10002665B1 (zh)
EP (1) EP3607551A1 (zh)
CN (1) CN110462742B (zh)
TW (1) TWI779023B (zh)
WO (1) WO2018185481A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10922608B2 (en) * 2017-03-08 2021-02-16 Arm Ltd Spiking neural network
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) * 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123395A1 (en) * 2006-07-07 2008-05-29 Elpida Memory, Inc. Nonvolatile memory device and control method thereof
US20120182785A1 (en) * 2011-01-13 2012-07-19 Sony Corporation Memory unit and method of operating the same
US20140254237A1 (en) * 2013-03-07 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Operating RRAM Memory
WO2017025763A1 (en) * 2015-08-13 2017-02-16 Arm Ltd Method, system and device for non-volatile memory device operation using quantum mechanical transitions
US20170092858A1 (en) * 2015-09-30 2017-03-30 Arm Ltd. Multiple impedance correlated electron switch fabric

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778064B2 (en) * 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
US7466584B1 (en) * 2008-01-02 2008-12-16 Ovonyx, Inc. Method and apparatus for driving an electronic load
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9722179B2 (en) 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123395A1 (en) * 2006-07-07 2008-05-29 Elpida Memory, Inc. Nonvolatile memory device and control method thereof
US20120182785A1 (en) * 2011-01-13 2012-07-19 Sony Corporation Memory unit and method of operating the same
US20140254237A1 (en) * 2013-03-07 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Operating RRAM Memory
WO2017025763A1 (en) * 2015-08-13 2017-02-16 Arm Ltd Method, system and device for non-volatile memory device operation using quantum mechanical transitions
US20170092858A1 (en) * 2015-09-30 2017-03-30 Arm Ltd. Multiple impedance correlated electron switch fabric

Also Published As

Publication number Publication date
WO2018185481A1 (en) 2018-10-11
CN110462742B (zh) 2023-09-05
EP3607551A1 (en) 2020-02-12
US10002665B1 (en) 2018-06-19
CN110462742A (zh) 2019-11-15
TW201842502A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
TWI779023B (zh) 由關聯電子材料形成的記憶體裝置
CN108028064B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
CN108140413B (zh) 用于非易失性存储器设备操作的方法、系统和设备
TWI754748B (zh) 關連電子切換器（ces）裝置作業的方法、系統與裝置
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
TWI694607B (zh) 互相關聯的電子開關
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US8324065B2 (en) Resistive memory and methods of processing resistive memory
US9972388B2 (en) Method, system and device for power-up operation
CN109716438A (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109716437A (zh) 用于非易失性存储器设备操作的方法、系统和设备
TWI718341B (zh) 用於非揮發性記憶設備操作的方法、系統及設備
CN113243052B (zh) 电场可控制的自旋滤波器隧道结磁阻存储器设备及其制造方法
CN112074906B (zh) 用于操作存储器位单元的方法、系统和装置
CN110692100B (zh) 用于存储器设备操作的方法、系统和设备
TWI772414B (zh) 控制在編程操作期間經過相關電子切換元件的電流
US11069741B2 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent