TWI694607B - 互相關聯的電子開關 - Google Patents

互相關聯的電子開關 Download PDF

Info

Publication number
TWI694607B
TWI694607B TW105124025A TW105124025A TWI694607B TW I694607 B TWI694607 B TW I694607B TW 105124025 A TW105124025 A TW 105124025A TW 105124025 A TW105124025 A TW 105124025A TW I694607 B TWI694607 B TW I694607B
Authority
TW
Taiwan
Prior art keywords
impedance state
impedance
voltage
interrelated
current
Prior art date
Application number
TW105124025A
Other languages
English (en)
Other versions
TW201717383A (zh
Inventor
露西安 席芙蘭
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201717383A publication Critical patent/TW201717383A/zh
Application granted granted Critical
Publication of TWI694607B publication Critical patent/TWI694607B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文所揭示的標的物可係關於互相關聯的電子開關。

Description

互相關聯的電子開關
本文所揭示的標的物可係關於互相關聯的電子開關裝置。
可例如在廣泛範圍之電子裝置類型中發現積體電路裝置，諸如電子開關裝置。舉例而言，記憶體及/或邏輯裝置可併有可用於電腦、數位攝影機、行動電話、平板裝置、個人數位助理等中之電子開關。設計者在考慮用於任何特定應用之適用性時可能關注的與諸如可併入在記憶體及/或邏輯裝置中之電子開關裝置相關聯的因素可包括例如實體大小、儲存密度、操作電壓及/或功率消耗。設計者可能關注之其他實例因素可包括製造成本、製造難易度、可縮擴能力及/或可靠性。此外，似乎存在對展現較低功率及/或較高速度之特徵的記憶體及/或邏輯裝置的愈來愈高的需要。
本說明書通篇提及之一個實施方式、一實施、一個實施例、一實施例及/或其類似者係指結合特定實施方式及/或實施例描述之特定特徵結構、結構及/或特徵包括在所請求標的物之至少一個實施方式及/或實施例中。因此，此等片語例如在本說明書通篇之各處中之出現，不一定意欲指同一實施或指所描述之任何一個特定實施方式。此外應理解，例如，所描述之特定特徵結構、結構及/或特徵能夠以各種方式合併在一或多個實施中，且因此在所意欲之申請專利範圍範疇內。當然，大體上，此等及其他問題隨上下文而變化。因此，描述及/或使用之特定上下文提供關於待做出之推論之有益指導。
如本文中所用，術語「耦合」、「連接」及/或類似術語係同屬地使用。應理解，此等術語不意欲為同義詞。更確切地說，「連接」廣義上用以指示例如兩個或更多個組件直接實體（包括電）接觸；而「耦合」大概用以意謂兩個或更多個組件可能直接實體（包括電）接觸；然而，「耦合」亦大概用以亦意謂兩個或更多個組件不一定直接接觸，而能夠合作及/或相互作用。術語耦合亦例如在適當的上下文中大概理解為意謂間接地連接。
如本文中所用，術語「及」、「或」、「及/或」及/或類似術語包括多種含義，亦預期該等術語至少部分地取決於使用此等術語之特定上下文。通常，若用於關聯清單，諸如A、B或C，則「或」意欲意謂A、B及C，此處以包含意義使用，以及A、B或C，此處以排他意義使用。另外，術語「一或多個」及/或類似術語用於以單數形式描述任何特徵結構、結構及/或特徵，及/或亦用於描述複數個特徵結構、結構及/或特徵及/或上述各者之一些其他組合。同樣地，術語「基於」及/或類似術語理解為不一定意欲表達因素之排他性組合，而允許不一定經清楚地描述之額外因素之存在。當然，對於所有前述內容，描述及/或使用之特定上下文提供關於待做出之推論之有益指導。應注意，以下描述僅提供一或多個說明性實例且所請求標的物不限制為此等一或多個說明性實例；然而，再一次地，描述及/或使用之特定上下文提供關於待做出之推論之有益指導。
本揭示內容之特定態樣例如在記憶體及/或邏輯裝置中併有互相關聯的電子材料(correlated electron material; CEM)以形成互相關聯的電子開關(correlated electron switch; CES)。亦可在其他類型之電子電路，例如濾波器電路中利用CES裝置，如下文中更完整地論述。然而，所請求標的物之範疇在範疇中不限制於此等方面。在此上下文中，CES可展現實質上突然的導體/絕緣體轉換，其係由電子互相關聯而非固態結構相變(例如，相變記憶體(phase change memory; PCM)裝置中之結晶/非晶或電阻RAM裝置中之長絲形成及傳導)而產生。在一個態樣中，相比於熔化/固化或長絲形成，CES中之實質上突然的導體/絕緣體轉換可例如響應於量子機械現象。CES中在導電與絕緣狀態之間及/或在第一阻抗狀態與第二阻抗狀態之間的此等量子機械轉換可在若干態樣中之任一者中理解。如本文中所用，術語「導電狀態」、「較低阻抗狀態」及/或「金屬狀態」可為可互換的，及/或有時可稱為「導電/較低阻抗狀態」。類似地，術語「絕緣狀態」及「較高阻抗狀態」在本文中可互換地使用，及/或有時可稱為「絕緣/較高阻抗狀態」。
在一態樣中，在絕緣/較高阻抗狀態與導電/較低阻抗狀態之間的互相關聯的電子開關材料之量子機械轉換可依據莫特(Mott)轉換來理解。在莫特轉換中，若莫特轉換條件發生，則材料可自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態。莫特條件係藉由(nc )1/3 a ≈ 0.26定義，其中nc 為電子濃度且「a」為波爾(Bohr)半徑。當達至臨界載流子濃度以使得滿足莫特條件時，莫特轉換將發生且CES之狀態將自較高導電/較高電容狀態變為較低導電/較低電容狀態。
在另一態樣中，莫特轉換係藉由電子之局部化控制。當載流子經局部化時，電子之間的強庫侖(coulomb)相互作用使CEM之能帶分裂以產生絕緣體。當電子不再經局部化時，弱庫侖相互作用起支配作用且能帶分裂經移除，從而導致金屬(導電)能帶。此有時解釋為「擁擠升降機」現象。當升降機中僅有幾個人時，人們可容易地四處移動，其類似於導電/較低阻抗狀態。另一方面，當升降機達到某一人之密度時，人們無法再移動，其類似於絕緣/較高阻抗狀態。然而，應理解，類似於量子現象之所有經典解釋，此出於說明性目的提供之經典解釋僅為不完全類似物，且所請求標的物不限於此方面。
在另一態樣中，自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態可帶來電容變化以及電阻變化。亦即，在一態樣中，CES可包含可變電阻之特性以及可變電容之特性。舉例而言，在金屬狀態中，CEM可具有實質上為零之電場，且因此實質上為零電容。類似地，在絕緣/較高阻抗狀態中(其中歸因於自由電子之較低密度，電子屏蔽可能具有極大缺點)，外部電場可能能夠穿透CEM，且因此CEM將歸因於CEM之介電功能之實體變化而具有電容。因此，舉例而言，在一態樣中，在CES中自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態可導致電阻與電容兩者之變化。
在一實施例中，CES裝置可在CES裝置之CEM之大多數體積中響應於莫特轉換而切換阻抗狀態。在一實施例中，CES裝置可包含「主體切換」。如本文中所用，術語「主體切換」係指CES裝置之CEM之至少大多數體積切換阻抗狀態（諸如響應於莫特轉換）。舉例而言，在一實施例中，CES裝置之實質上所有CEM可響應於莫特轉換自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態或自導電/較低阻抗狀態切換至絕緣/較高阻抗狀態。在一態樣中，CEM可包含一或多種過渡金屬氧化物、一或多種稀土氧化物、週期表之一或多種f區元素之一或多種氧化物、一或多種稀土過渡金屬氧化物鈣鈦礦、釔及/或鐿，儘管所請求標的物在範疇中不限於此方面。在一實施例中，裝置（諸如CES裝置）可包含包括選自由以下各者組成之群之一或多種材料的CEM：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩及鋅(其可與諸如氧或其他類型之配位體之陽離子連接)或其組合，儘管所請求標的物在範疇中不限於此方面。
第1a圖顯示CES裝置之示例性實施例100，該CES裝置包含CEM（諸如材料102），其夾在導電端子（諸如導電端子101及103）之間。在一實施例中，CES裝置（諸如CES裝置100）可包含可變阻抗器裝置。如本文中所用，術語「互相關聯的電子開關」及「可變阻抗器」可為可互換的。至少部分地經由在端子之間（諸如在導電端子101與103之間）施加臨界電壓及臨界電流、諸如材料102之CEM可在前述導電/較低阻抗狀態與絕緣/較高阻抗狀態之間轉換。如所提及，在可變阻抗器裝置（諸如可變阻抗器100）中之諸如材料102之CEM可在第一阻抗狀態與第二阻抗狀態之間轉換，其係歸因於由於經施加之臨界電壓及經施加之臨界電流所產生之互相關聯的電子開關材料之量子機械轉換，如下文更詳細地描述。此外，如上文提及，可變阻抗器裝置（諸如可變阻抗器裝置100）可展現可變電阻與可變電容兩者之特性。
在一特定實施例中，可變阻抗器裝置（諸如可變阻抗器裝置100）可包含CEM，其可至少部分地基於該CEM之至少大部分之歸因於互相關聯的電子開關材料之量子機械轉換的在絕緣/較高阻抗狀態與導電/較低阻抗狀態之間的轉換而在複數個可偵測阻抗狀態之間或在其之中轉換。舉例而言，在一實施例中，可變阻抗器裝置可包含主體切換，因為可變阻抗器裝置之實質上所有CEM可響應於莫特轉換自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態或自導電/較低阻抗狀態切換至絕緣/較高阻抗狀態。在此情形中，「阻抗狀態」意謂可變阻抗器裝置之指示值、符號、參數及/或條件的可偵測狀態，僅提供幾個實例。在一個特定實施例中，如下文描述，可變阻抗器裝置之阻抗狀態可至少部分地基於在讀取及/或感應操作中於可變阻抗器裝置之端子上偵測到的信號來偵測。在另一特定實施例中，如下文描述，例如可藉由在「寫入」及/或「程式」操作中跨可變阻抗器裝置之端子施加一或多個信號以使可變阻抗器裝置處於特定阻抗狀態以表示或儲存特定值、符號及/或參數，及/或達成可變阻抗器裝置之特定電容值。當然，所請求標的物在範疇中不限於本文所描述的特定示例性實施例。
第1b圖描繪示例性符號110，其可例如在電路示意圖中用以註解CES及/或可變阻抗器裝置。示例性符號110意欲提醒檢視者CES及/或可變阻抗器裝置（諸如可變阻抗器裝置100）之可變電阻及可變電容特性。示例性符號110不意欲表示實際電路圖，而僅意欲作為電路圖符號。當然，所請求標的物在範疇中不限於此等方面。
第2圖描繪示例性可變阻抗器裝置（諸如可變阻抗器裝置100）之等效電路之示意圖。如所提及，可變阻抗器裝置可包含可變阻抗與可變電容兩者之特徵。舉例而言，在一實施例中，用於可變阻抗器裝置之等效電路可包含與可變電容器（諸如可變電容器220）並聯之可變電阻器（諸如可變電阻器210）。當然，儘管可變電阻器210及可變電容器220在第2圖中經描繪為包含離散組件，但可變阻抗器裝置（諸如可變阻抗器裝置100）可包含實質上同質的CEM（諸如CEM 102），其中CEM包含可變電容及可變電阻之特徵。
下表1描繪用於示例性可變阻抗器裝置（諸如可變阻抗器裝置100）之示例性真值表。
Figure 105124025-A0304-0001
 表1 -互相關聯的電子開關真值表
在一實施例中，示例性真值表120顯示可變阻抗器裝置（諸如可變阻抗器裝置100）之電阻可在較低電阻狀態與較高電阻狀態之間轉換，其至少部分地隨著跨CEM施加之電壓變化。在一實施例中，較低電阻狀態之電阻可比較高阻抗狀態之電阻低10至100,000倍，儘管所請求標的物在範疇中不限於此方面。類似地，示例性真值表120顯示可變阻抗器裝置（諸如可變阻抗器裝置100）之電容可在較低電容狀態，就一示例性實施例而言其可包含大致為零或極小的電容，與較高電容狀態之間轉換，其至少部分地隨著跨CEM施加之電壓變化。應注意，可變阻抗器不是電阻器，而更確切地說包含具有可變電容與可變電阻兩者之特性之裝置。在一實施例中，電阻及/或電容值至少部分地取決於經施加之電壓。
第3圖顯示根據一實施例之用於可變阻抗器裝置（諸如示例性可變阻抗器裝置100）的跨導電端子（諸如導電端子101及103）之電流密度對電壓之繪圖。至少部分地基於施加至可變阻抗器裝置（諸如可變阻抗器裝置100）之端子之電壓(例如，在寫入操作中)，可使諸如CEM 102之CEM處於導電/較低阻抗狀態或絕緣/較高阻抗狀態。舉例而言，施加電壓V 重置 及電流密度J 重置 可使可變阻抗器裝置處於絕緣/較高阻抗狀態，且施加電壓V 設定 及電流密度J 設定 可使可變阻抗器裝置處於導電/較低阻抗狀態。亦即，在一實施例中，「設定」條件可使可變阻抗器裝置（諸如可變阻抗器裝置100）處於導電/較低阻抗狀態中，且「重置」條件可使可變阻抗器裝置（諸如可變阻抗器裝置100）處於絕緣/較高阻抗狀態中。在使可變阻抗器裝置處於較低阻抗狀態或較高阻抗狀態之後，可至少部分地藉由施加電壓V 讀取 (例如在讀取操作中)及偵測可變阻抗器裝置（諸如可變阻抗器裝置100）之端子（諸如導電端子101及103）的電流或電流密度來偵測可變阻抗器裝置之特定狀態。
在一實施例中，可變阻抗器裝置之CEM可包括例如任何TMO，諸如例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及/或安德森(Anderson)無序絕緣體。在一特定實施例中，CES裝置可由諸如以下各者之材料形成：氧化鎳、氧化鈷、氧化鐵、氧化釔及鈣鈦礦、諸如摻雜Cr之鈦酸鍶、鈦酸鑭，及錳酸鹽家族，包括錳酸前酸納鈣(praesydium calcium manganite)及錳酸前酸納鑭(praesydium lanthanum manganite)，此處僅提供幾個實例。在一實施例中，併有具有不完整 d 及 f 軌道層之元素之氧化物可展現用於在CES裝置中使用之足夠的阻抗切換特性。在一實施例中，可在不進行電鑄之情況下製備CES。其他實施例可使用其他過渡金屬化合物而不偏離所請求標的物。舉例而言，{M(chxn)2 Br}Br2 ，其中M可包含Pt、Pd或Ni，且chxn包含1R,2R-環己烷二胺，且可使用其他此等金屬錯合物而不偏離所請求標的物之範疇。
在一個態樣中，第1圖之可變阻抗器裝置可包含含有TMO金屬氧化物可變阻抗材料之材料，但應理解，此等僅為示例性的，且不意欲限制所請求標的物之範疇。特定實施方式亦可使用其他可變阻抗材料。氧化鎳NiO經揭示為一種特定TMO。在一實施例中，本文中論述之NiO材料可摻雜有外質配位體，其可藉由使界面鈍化並允許可調節電壓及阻抗來使可變阻抗特性穩定。在一特定實施例中，本文所揭示的NiO可變阻抗材料可包括含碳配位體，其可由NiO(Cx )指示。在此，在一實施例中，熟習此項技術者可僅藉由平衡原子價針對任何特定含碳配位體及含碳配位體與NiO之任何特定組合來決定x值。在另一特定示例性實施例中，摻雜有外質配位體之NiO可表示成NiO(Lx )，其中Lx 為配位體元素或化合物且x指示一個單位NiO之配位體單位數目。在一實施例中，熟習此項技術者可僅藉由平衡原子價針對任何特定配位體及配位體與NiO或任何其他過渡金屬之任何特定組合決定x值。
根據一實施例，若施加足夠的偏壓(例如，超出能帶分裂勢能)且滿足前述莫特條件(切換區域中之注入電子電洞=電子)，則可變阻抗器裝置可經由莫特轉換快速地自導電/較低阻抗狀態切換至絕緣體狀態。此可在第3圖中之繪圖之點308發生。此時，電子不再被屏蔽且變得局部化。此互相關聯使能帶分裂以形成絕緣體。當可變阻抗器裝置之CEM仍處於絕緣/較高阻抗狀態時，電流可由電洞之傳輸產生。若跨可變阻抗器裝置之端子施加足夠的偏壓，則電子可越過金屬-絕緣體-金屬(metal-insulator-metal; MIM)裝置之勢障而注入至MIM二極體中。若已注入足夠的電子且跨端子施加足夠的勢能以達成設定條件，則電子之增加可屏蔽電子且移除電子之局部化，其可破壞能帶分裂勢能，形成金屬，從而使可變阻抗器裝置處於導電/較低阻抗狀態。
根據一實施例，可變阻抗器裝置之CEM中之電流可藉由至少部分地基於在寫入操作期間受限制的外部電流所決定的經外部施加之「順從性」條件來控制以達成設定條件，以使可變阻抗器裝置處於導電/較低阻抗狀態。此外部施加之順從性電流亦設定後續重置條件電流密度要求。如第3圖之特定實施方式中所示，在點316處之寫入操作期間經施加以使可變阻抗器裝置處於導電/較低阻抗狀態之電流密度Jcomp 可決定用於在後續寫入操作中使可變阻抗器裝置處於絕緣/較高阻抗狀態之順從性條件。如圖所示，在一實施例中，可隨後藉由在點308處在電壓V 重置 下施加電流密度J 重置 ≧Jcomp 使可變阻抗器裝置之CEM處於絕緣/較高阻抗狀態，其中Jcomp 可經外部施加。
順從性電流（諸如外部施加之順從性電流）因此可設定可變阻抗器裝置之CEM中之數個電子，該等電子將由電洞「捕獲」以用於莫特轉換。換言之，在寫入操作中經施加以使可變阻抗器裝置處於導電/較低阻抗狀態之電流可決定將注入至可變阻抗器裝置之CEM以用於將可變阻抗器裝置後續轉換至絕緣/較高阻抗狀態之電洞數目。如下文更全面地論述，可動態地施加順從性電流。
如上文指出，向絕緣/較高阻抗狀態之轉換可在點308響應於莫特轉換發生。如上文指出，此等莫特轉換可在可變阻抗器裝置之CEM中在電子濃度n 等於電子電洞濃度p 之條件下發生。此條件在滿足以下莫特條件時發生，如由如下表達式(1)表示：
Figure 02_image002
(1) 其中：λTF 為托馬斯-費米(Thomas Fermi)屏蔽長度；及C 為用於莫特轉換之大致等於0.26之常數。
根據一實施例，第3圖中顯示之繪圖之區域304中之電流或電流密度可響應於自跨可變阻抗器裝置（諸如可變阻抗器裝置100）之端子（諸如端子101及103）施加之電壓信號注入電洞而存在。此處，注入電洞可滿足用於在跨可變阻抗器裝置（諸如可變阻抗器裝置100）之端子（諸如端子101及103）施加臨界電壓VMI 時在電流IMI 下之導電至絕緣體轉換之莫特轉換準確。此可根據如下表達式(2)模型化：
Figure 02_image004
(2) 其中Q (VMI )為注入之電荷(電洞或電子)且隨著施加之電壓變化。如本文中所用，記法「MI」指示金屬至絕緣體轉換，且記法「IM」指示絕緣體至金屬轉換。亦即，「VMI 」係指將CEM自導電/較低阻抗狀態轉換至絕緣/較高阻抗狀態之臨界電壓且「IMI 」係指臨界電流。類似地，「VIM 」係指將CEM自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態之臨界電壓且「IIM 」係指臨界電流。
注入電洞以使得莫特轉換可在能帶之間且響應於臨界電壓VMI 及臨界電流IMI 而發生。藉由根據表達式(1)，藉由由表達式(2)中之IMI 注入之電洞使電子濃度n 等於所需電荷濃度以導致莫特轉換，此等臨界電壓VMI 對托馬斯-費米屏蔽長度λTF 之依賴度可根據如下表達式(3)模型化：
Figure 02_image006
(3) 其中ACEM 為可變阻抗器裝置（諸如可變阻抗器裝置100）之CEM（諸如CEM 102）之橫截面面積，且其中在示例性繪圖300之點308描繪之J 重置 (VMI )為通過CEM（諸如CEM 102）之將在臨界電壓VMI 下經施加至CEM以使可變阻抗器裝置之CEM處於絕緣/較高阻抗狀態之電流密度。在一實施例中，可至少部分地藉由歧化反應使CEM在導電/較低阻抗狀態與絕緣/較高阻抗狀態之間轉換。
根據一實施例，可藉由注入足夠數量之電子以滿足莫特轉換準則使可變阻抗器裝置（諸如可變阻抗器裝置100）之CEM（諸如CEM 102）處於導電/較低阻抗狀態(例如，藉由自絕緣/較高阻抗狀態轉換)。
在將可變阻抗器裝置之CEM轉換至導電/較低阻抗狀態中，由於已注入足夠的電子且跨可變阻抗器裝置之端子之勢能克服臨界切換勢能(例如，V 設定 )，注入之電子開始屏蔽且去局部化經雙佔有之電子以逆轉歧化反應且閉合帶隙。在第3圖之點314描繪的用於在賦能向導電/較低阻抗狀態之轉換的臨界電壓VMI 下，在金屬-絕緣體莫特轉換中將可變阻抗器裝置之CEM轉換至導電/較低阻抗狀態之電流密度J 設定 (VMI )可根據如下表達式(4)表示：
Figure 02_image008
其中： aB 為波爾半徑。
根據一實施例，用於在讀取操作中偵測可變阻抗器裝置之記憶體狀態之「讀取窗」302可設定為當可變阻抗器裝置之CEM處於絕緣/較高阻抗狀態時第3圖之繪圖之部分306與當可變阻抗器裝置之CEM在讀取電壓V 讀取 下處於導電/較低阻抗狀態時第3圖之繪圖之部分304之間的差異。在一特定實施方式中，讀取窗302可用於決定可變阻抗器裝置（諸如可變阻抗器裝置100）之CEM，諸如互相關聯的電子開關材料102之托馬斯-費米屏蔽長度λTF 。舉例而言，在電壓V 重置 下，電流密度J 重置 及J 設定 可根據如下表達式(5)相關聯：
Figure 02_image010
其中Joff 表示處於絕緣/較高阻抗狀態之CEM在V 重置 下之電流密度。參見例如第3圖之點309。
在另一實施例中，用於在寫入操作中使可變阻抗器裝置之CEM處於絕緣/較高阻抗或導電/較低阻抗狀態之「寫入窗」310可設定為V重置 與V設定 之間的差異。建立|V設定 | ＞ |V重置 |可賦能導電/較低阻抗與絕緣/較高阻抗狀態之間的切換。V重置 可大致包含由互相關聯導致的能帶分裂勢能且V設定 可包含大致兩倍的能帶分裂勢能，以使得讀取窗可大致包含能帶分裂勢能。在特定實施方式中，寫入窗310之大小可至少部分地由可變阻抗器裝置之CEM之材料及摻雜決定。
在一實施例中，用於讀取表示為可變阻抗器裝置（諸如可變阻抗器裝置100）之阻抗狀態之值的過程可包含經施加至可變阻抗器裝置之CEM之電壓。在一實施例中，可量測可變阻抗器裝置之CEM內之電流及/或電流密度中之至少一者，且可變阻抗器裝置之CEM之阻抗狀態可至少部分地根據所量測之電流及/或電流密度決定。
另外，在一實施例中，阻抗狀態之阻抗可至少部分地取決於可變阻抗器裝置之CEM之電容與電阻之組合。在一實施例中，所決定的阻抗狀態可包含複數個阻抗狀態中之一者。舉例而言，第一阻抗狀態可包含較低電阻及較低電容，且第二阻抗狀態可包含較高電阻及較高電容。此外，在一實施例中，複數個阻抗狀態之阻抗之比率可與可變阻抗器裝置之CEM之物理特性成正比。在一實施例中，可變阻抗器裝置之CEM之物理特性可包含托馬斯-費米屏蔽長度及波爾半徑中之至少一者。此外，在一實施例中，複數個阻抗狀態之個別阻抗狀態可與資料值相關聯。另外，在一實施例中，在預定電壓下之在第一阻抗狀態與第二阻抗狀態之間的電流差異提供對讀取窗之指示。然而，所請求標的物在範疇中不限於此等方面。
在一實施例中，可向可變阻抗器裝置之CEM提供複數個電子以使得CEM進入第一阻抗狀態。可向CEM提供複數個電洞以使得CEM進入第二阻抗狀態。此外，在一實施例中，複數個電子可導致跨CEM之電壓大於設定電壓臨限，且複數個電洞可導致跨CEM之電壓等於或大於重置電壓臨限。此外，在一實施例中，跨CEM之電壓可導致CEM中之電流密度等於或大於設定電流密度及/或設定電流，且跨CEM之電壓可導致CEM中之電流密度等於或大於重置電流密度及/或重置電流。
此外，在一實施例中，可超過跨CEM之設定電壓及通過可變阻抗器裝置之CEM之設定電流。另外，可超過跨CEM之重置電壓及通過可變阻抗器裝置之CEM之重置電流密度。此外，在一實施例中，複數個阻抗狀態之個別阻抗狀態可與資料值相關聯。
在一實施例中，重置電壓、設定電壓及設定電壓與重置電壓之間的差異中之至少一者與可變阻抗器裝置之CEM之物理特性成正比。舉例而言，CEM之物理特性可包括歸因於局部化之強電子勢能及/或電子之互相關聯之至少一者。此外，在一實施例中，設定電壓與重置電壓之差異可提供對寫入/程式窗中之至少一者之大小之指示。
第4圖描繪示例性複合裝置之實施例400之示意圖。如本文中所用，術語「複合裝置」係指耦合至電流及/或電壓源（諸如電流源410）之CES（諸如CES 420）。在一實施例中，複合裝置行為可至少部分地藉由當耦合至外部電流及/或電壓源（諸如電流源410）時，CES（諸如CES 420）如何行為來定義。在一實施例中，示例性電流源可包括但不限於二極體及/或電晶體。如上文所描述，CES（諸如CES 420）可能需要臨界電壓與臨界電流條件兩者以達成設定條件及/或達成重置條件。在一實施例中，設定及重置條件包含唯一的實體操作。舉例而言，設定及/或重置條件個別地需要特定載流子密度(亦即，以滿足莫特準則)及經施加的偏壓以將電洞及/或電子注入至CES裝置之CEM中。因此，在一實施例中，當與不同的電流及/或電壓源（諸如電流源410）耦合時，CES（諸如CES 420）可展現不同、相異的特徵。因此，將CES（諸如CES 420）耦合至不同的電流及/或電壓源（諸如電流源410），可產生展現至少部分地取決於特定電流及/或電壓源之特徵的不同複合裝置。由於CES需要臨界電壓與電流兩者(兩者並列)以自一個阻抗狀態轉換至另一個，因此至少部分地取決於電流/電壓源之特徵，複合裝置行為可變化較大。彼複合裝置行為可至少部分地取決於耦合至CES之特定電流及/或電壓源，可經由檢驗以下克希荷夫電流定律(Kirchhoff Current Law)方程式來理解，該方程式係由以下表達式(6)表示：
Figure 02_image012
其中σ 表示CEM電導率，ACEM 表示CES裝置之CEM之面積，且dCEM 表示CES裝置之CEM之深度或厚度。
自以上表達式(6)可見，用於CES之自導電/較低阻抗狀態切換至絕緣/較高阻抗狀態或自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態之條件可至少部分地由CEM設計決定。在一實施例中，CEM材料組成及/或尺寸可影響切換準則。舉例而言，在一實施例中，CEM面積之增加可導致臨界電流(I臨界 )及/或臨界電壓(V臨界 )之增加。類似地，通過CES（諸如CES 420）之電流可至少部分地取決於電流及/或電壓供應（諸如電流源410）之特定特徵，其係至少部分地歸因於用於切換之臨界電壓及臨界電流之相競爭的依賴性。此外，在一實施例中，CES（諸如CES 420）之CEM內之莫特轉換可經由特定電流及/或電壓源（諸如電流源410）之一或多個特徵來控制及/或決定。
第5圖描繪示例性複合裝置之實施例500之示意圖，該示例性複合裝置包含電晶體（諸如電晶體510）作為耦合至CES（諸如CES 520）之電流源。在一實施例中，可跨電晶體（諸如電晶體510）及CES裝置（諸如CES 520）施加電壓源（諸如電壓源(VDD ) 540）。可向電晶體（諸如電晶體510）施加額外電壓源（諸如電壓源(Vg) 530）。舉例而言，在一實施例中，可將Vg 530施加至NMOS電晶體（諸如電晶體510）之閘極。可利用由下文表達式(7)表示之克希荷夫電流定律方程式以考慮包含耦合至示例性CES 520之實例電晶體510的示例性複合裝置500之一或多個特徵。
Figure 02_image014
其中在一實施例中，Ids 表示通過電晶體（諸如電晶體510）之電流，其中Vds 表示跨電晶體（諸如跨電晶體510之源極端子511及汲極端子512）之電壓，且其中Vgs 表示施加至電晶體（諸如跨電晶體510之閘極端子513及源極端子511）之電壓。另外，Rds 表示電晶體之電阻（諸如在電晶體510之汲極端子512與源極端子511之間）。
在上文表達式(7)中可見，通過CES裝置（諸如CES 520）之CEM之電流可至少部分地取決於跨電晶體（諸如電晶體510）與CES裝置（諸如CES 520）兩者施加之電壓（諸如VDD 540），且亦可至少部分地取決於施加至電晶體之端子（諸如電晶體510之閘極端子513）之電壓（諸如Vg 530）。因此，在一實施例中，在CES裝置（諸如CES 520）內之莫特轉換可至少部分地經由電晶體（諸如電晶體510）之電壓及/或特徵來控制及/或決定。舉例而言，跨電晶體之壓降（諸如電晶體510之Vds ）可取決於施加至電晶體（諸如電晶體510）之端子（諸如閘極端子513）之電壓（諸如Vg 530）而降低及/或增加。類似地，施加至電晶體（諸如電晶體510）之端子（諸如閘極端子513）之電壓（諸如Vg 530）可控制在CES裝置（諸如CES 520）之CEM中之電洞及/或電子之注入。另外，在一實施例中，用於CES裝置（諸如CES 520）之CEM之臨界電壓可至少部分地由跨電晶體之電壓（諸如跨電晶體510之源極端子511及汲極端子512之Vds ），及/或由跨電晶體（諸如電晶體510）與CES裝置（諸如CES 520）兩者施加之電壓（諸如VDD 540）來設定。舉例而言，用於CES 520之臨界電壓可至少部分地由電晶體510之Vds 及/或由VDD 540決定。類似地，舉例而言，在一實施例中，臨界電流可至少部分地由施加至電晶體510之閘極端子513之Vg 530決定。
下文提供之表達式(8)表示上文提供的表達式(7)之特殊情形，即當σ 相對較大時，諸如當CEM處於導電/較低阻抗狀態時的情況。
Figure 02_image016
對於σ 相對較大（諸如當CES裝置之CEM處於導電/較低阻抗狀態時）之情形，電流可以極小壓降穿過CES裝置（諸如CES 520）。因此，自表達式(8)可見，在一實施例中，流動通過CES裝置（諸如CES 520）之電流可至少部分地取決於施加至電晶體（諸如電晶體510）之電壓（諸如VDD 540），且取決於電晶體之電阻（諸如電晶體510）之Rds 。電晶體（諸如電晶體510）之電阻極大地決定流動通過CES裝置（諸如CES 520）之電流量之此情形可例如在CES裝置處於導電/較低阻抗狀態時電晶體之電阻顯著大於CES裝置之電阻時發生。
下文提供之表達式(9)表示上文表達式(7)之特殊情形，即在σ 相對較小時，諸如在CEM處於絕緣/較高阻抗狀態時的情況。
Figure 02_image018
對於σ 相對較小（諸如當CES裝置之CEM處於絕緣/較高阻抗狀態時）之情形，通過電晶體（諸如電晶體510）之電流可實質上由CES裝置（諸如CES 520）之CEM之電阻控制及/或決定。在此等情形中，在一實施例中，VDD 540可近似Vds ，其至少部分地歸因於跨CES 520之較大壓降。
繼續包含耦合至CES（諸如CES 520）之電晶體（諸如電晶體510）之複合裝置（諸如複合裝置500）之示例性實施例，第6圖顯示示例性繪圖600，其描繪用於CES裝置（諸如CES裝置520）之示例性電流對電壓曲線。對於示例性繪圖600，顯示了對應於CES裝置（諸如CES 520）之CEM之特定面積大小之臨界電流621。亦描繪對應於CES裝置（諸如CES 520）之CEM之第二特定面積大小之第二臨界電流622。對於示例性繪圖600，對應於臨界電流622之CEM面積大於對應於臨界電流621之CEM面積。因此，示例性繪圖600顯示CEM面積之增加可導致臨界電流之增加，從而影響CES裝置（諸如CES 520）之切換行為，且進一步影響複合裝置（諸如複合裝置500）之切換行為。
如先前所論述，為使莫特轉換發生，需要在CES裝置（諸如CES 520）之CEM中達成臨界電流與臨界電壓兩者。對於繪圖600中所描繪之實例，對於對應於臨界電流621之較小CEM面積，在點601達成臨界電流及臨界電壓，且莫特轉換發生。對於對應於臨界電流622之較大CEM面積，在點602達成臨界電流及臨界電壓。當然，所請求標的物在範疇中不限於本文所描述的特定實例。
繼續包含耦合至CES（諸如CES 520）之電晶體（諸如電晶體510）之複合裝置（諸如複合裝置500）之示例性實施例，第7圖顯示示例性繪圖700，其描繪用於CES裝置（諸如CES裝置520）之示例性電流對電壓曲線（諸如曲線701至704）。在一實施例中，各示例性曲線（諸如曲線701至704）可表示對應於可經施加至複合裝置（諸如複合裝置500）的電晶體（諸如電晶體510）之端子（諸如閘極端子513）之不同電壓（諸如Vg 530之不同值）的電流對電壓特徵。對於繪圖700中所描繪之實例，曲線704對應於可超過曲線703之Vg 530的Vg 530。類似地，曲線703對應於可超過曲線702之Vg 530的Vg 530，且曲線702對應於可超過曲線701之Vg 530的Vg 530。描繪了臨界電流值720以及臨界電壓值710。如先前所描述，舉例而言，為觸發設定及/或重置條件，亦即觸發莫特轉換，必須在CES裝置（諸如CES 520）之CEM內達成臨界電流與臨界電壓兩者。
對於第7圖之繪圖700中所描繪之實例，對應於示例性曲線701之Vg 530將不足以觸發設定及/或重置條件，因為從未達到臨界電流值720。然而對應於示例性曲線702、703及/或704之Vg 530將足以導致設定及/或重置條件發生。此外，如下文更詳細地解釋，Vg 530之不同的值例如可導致Rsd 及Ids 之不同的值。另外，若利用不同的順從性電流，則用於設定及/或重置條件之臨界電壓之變化亦可相對較小。
第8圖為描繪若干示例性電流對電壓曲線之示例性繪圖800，該等示例性電流對電壓曲線表示對於複合裝置（諸如示例性複合裝置500）之示例性CES（諸如CES 520）之設定條件，或換言之自較高阻抗狀態至較低阻抗狀態之轉換的Vg 530之不同示例性值收集的資料。如先前所提及，順從性電流可經外部施加至CES（諸如CES 520）。如第8圖之示例性繪圖800中所描繪，可利用Vg （諸如Vg 530）以動態地改變順從性。此外，對於第8圖中所描繪之實例，Vg =0.7V之設定條件可能尚未達成，因為未達到用於莫特轉換之臨界條件。
第9圖為描繪若干示例性電流對電壓曲線之示例性繪圖900，該等示例性電流對電壓曲線表示對於複合裝置（諸如示例性複合裝置500）之示例性CES（諸如CES 520）之重置條件，或換言之自導電/較低阻抗狀態至絕緣/較高阻抗狀態之轉換的Vg 530之不同值收集的資料。如先前亦提及，且如示例性繪圖800中所描繪，順從性電流可設定CES裝置（諸如CES 520）之CEM中之電子數目，其可決定用於重置條件(亦即，自導電/較低阻抗狀態至絕緣/較高阻抗狀態之莫特轉換)之待注入的電洞數量。在第9圖中所描繪之示例性繪圖900中可見，在一實施例中，在設定條件期間施加的Vg 之不同值可產生用於重置條件之不同的電流對電壓曲線特徵。亦注意，不存在對於Vg =0.7V描繪之重置，因為800中所描繪之裝置結果未設定在0.7V，因為其未達到用於莫特轉換之臨界條件，如上文所提及。
如先前結合第3圖所論述，在寫入操作期間施加以使CES（諸如CES 520）處於導電/較低阻抗狀態(亦即設定條件)之電流及/或電流密度可決定在後續寫入操作中使CES（諸如CES 520）處於絕緣/較高阻抗狀態(亦即重置條件)之順從性條件。如第3圖中所描繪，在一實施例中，可後續藉由在電壓V重置 下施加電流密度J 重置 ≧Jcomp 使CES裝置（諸如CES 520）之CEM處於絕緣/較高阻抗狀態(亦即重置條件)，其中Jcomp 可經外部施加。
因此，諸如可經由Vgs 530外部施加之順從性電流可決定CES裝置（諸如CES 520）之CEM中之電子數目，其將由電子電洞「捕獲」用於重置條件之莫特轉換。換言之，在寫入操作中經施加以使CES裝置處於導電/較低阻抗狀態之電流可決定將注入至CES裝置之CEM以用於將CES之CEM後續轉換至絕緣/較高阻抗狀態之電洞數目。此外，對於一實施例，在重置之後，系統可能丟失任何先前順從性之記憶，且可能需要在後續設定條件期間重新施加順從性條件。此行為在上文所描述之第8圖及第9圖中描繪。
第10圖為描繪示例性複合裝置之實施例1000之示意圖，該示例性複合裝置包含耦合至二極體（諸如二極體1010）之CES裝置（諸如CES 1020）。在一實施例中，二極體1010可包含跨二極體1010與CES 1020兩者施加之電流及/或電壓源，以及電壓（諸如VDD 1030）。包含二極體（諸如二極體1010）之複合裝置（諸如複合裝置1000）之行為特徵可由下表達式(10)描述。
Figure 02_image020
其中Vce 表示跨二極體（諸如二極體1010）之端子（諸如端子1011及1012）之電壓。
第11圖描繪示例性繪圖1100，其包括表示對於示例性設定條件收集之資料的示例性電流對電壓曲線1102及表示對於示例性重置條件收集之資料的示例性曲線1103。舉例而言，示例性曲線1101描繪僅二極體之示例性電流對電壓資料（諸如可跨示例性複合裝置1000之二極體1010之端子1011及1012觀測到）。如示例性繪圖1100中所描繪，利用二極體（諸如二極體1010）作為用於複合裝置（諸如複合裝置1000）之電流及/或電壓源歸因於跨二極體之壓降而導致二極體/CES - 重置1103 (V重置 )與二極體/CES - 設定(V設定 )兩者之遷移。舉例而言，二極體（諸如二極體1010）需要在臨界電壓可跨CES裝置（諸如CES 1020）生成之前且在臨界電流可生成之前開啟以使得切換可發生。
如先前所提及，在一實施例中，對於複合裝置（諸如複合裝置1000），CES裝置（諸如CES 1020）可採用電流及/或電壓源（諸如二極體1010）之特徵行為。在一實施例中，通過CES裝置（諸如CES 1020）之電流可取決於跨二極體（諸如二極體1010）之端子（諸如端子1011及1012）之電壓。在一實施例中，跨二極體（諸如二極體1010）之端子（諸如端子1011及1012）之電壓（諸如Vce ）可設定用於複合裝置（諸如複合裝置1000）之臨界電壓及臨界電流。下文表達式(11)表示表達式(10)之特殊情形，即當σ 相對較大時，諸如當CEM處於導電/較低阻抗狀態時的情況。
Figure 02_image022
下文表達式(12)表示表達式(10)之特殊情形，即當σ 相對較小時，諸如當CEM處於絕緣/較高阻抗狀態時的情況。
Figure 02_image024
對於σ 相對較大（諸如當CES裝置之CEM處於導電/較低阻抗狀態時）之情形，通過CES裝置（諸如CES 1020）之電流可由二極體（諸如二極體1010）支配。對於σ 相對較小（諸如當CES裝置（諸如CES 1020）之CEM處於絕緣/較高阻抗狀態時）之情形，通過CES裝置（諸如CES 1020）之電流可主要由二極體（諸如二極體1010）之電阻決定。與包含電晶體510之示例性複合裝置500相比，包含二極體1010之示例性複合裝置1000之可能的行為選項更為有限。在一實施例中，此主要歸因於Vce 為對於實施二極體作為電流/電壓源之複合裝置可變化的唯一電壓之事實。
如上文所提及，CES裝置，其亦稱為可變阻抗器裝置（諸如可變阻抗器裝置100），可在廣泛範圍的電子裝置類型中實施。舉例而言，可變阻抗器裝置（諸如可變阻抗器裝置100）可在邏輯電路、記憶體電路、濾波器電路等中利用。一般而言，可變阻抗器裝置（諸如可變阻抗器裝置100）可在當前存在或未來將存在的、可受益於可變阻抗器裝置之可變電阻及/或可變電容特徵之任何電路或裝置中利用。
舉例而言，在一實施例中，CES裝置（諸如可變阻抗器裝置100）可在例如記憶體單元中實施。在一或多個實施例中，CES記憶體可包含：包括CES之可變阻抗器記憶體單元；寫入電路，其用於取決於提供至記憶體裝置之信號使可變阻抗器記憶體單元處於第一阻抗狀態或第二阻抗狀態；及讀取電路，其用於感應記憶體單元之阻抗狀態及提供對應於感應到之記憶體單元狀態之電信號。在一個態樣中，處於第二記憶體單元狀態之CES之阻抗可顯著大於處於第一記憶體單元狀態之阻抗。
第12圖為根據一實施例之用於CES記憶體單元1200之示例性架構之示意圖。在一實施例中，CES記憶體單元可包含一或多個記憶體元件(例如，非依電性記憶體元件)，其包含CES裝置（諸如CES 1210）。在此情形中，如本文中所提及之「記憶體單元」包含能夠將值、符號或參數表示為狀態之電路或電路部分。舉例而言，記憶體單元可包含能夠將值、符號或參數表示為記憶體裝置之阻抗狀態之一或多種記憶體裝置。舉例而言，可藉由在「寫入操作」中獨立地控制跨記憶體元件之端子施加的電壓和電流來使記憶體元件（諸如CES 1210）處於特定記憶體狀態(例如，較低阻抗狀態或較高阻抗狀態)。在一實施例中，可藉由施加經控制以跨CES 1210之端子提供臨界電流及電壓以使CES 1210處於特定阻抗狀態之信號來執行此等寫入操作。在另一態樣中，可在「讀取操作」中藉由施加讀取賦能電壓信號1203以關閉開關電晶體1230並施加字線電壓信號1202以關閉電晶體1220以將結點1205處之電壓連接至位線1201來偵測或感應記憶體元件（諸如CES 1210）之阻抗狀態。在一實施例中，感應電路(未顯示)可基於在讀取操作中自位線1201穿過電晶體1220之電流量級來偵測CES 1210之阻抗狀態。在一實施例中，輸出信號可具有指示電流阻抗狀態記憶體單元1200 (例如，以「1」、「0」或其他符號之形式)之電壓。當然，所請求標的物在範疇中不限於此等方面。
在至少部分地利用CES裝置作為記憶體單元及/或與記憶體單元相關聯的電路的一或多個實施例中，在與併有習知及/或先前記憶體技術之記憶體電路進行比較時可意識到優點。舉例而言，由於改良的裝置可靠性及/或改良的耐用性，可降低對於損耗水準調整及/或誤差校正電路之需要，且成本亦可降低。另外，由於可用於形成CES裝置中之觸點之廣泛範圍的金屬及/或導電材料，可大大改良製造之容易性。此外，在一實施例中，處理溫度可相對較低，從而使得CES裝置較為容易處理。此外，與先前及/或習知記憶體技術相比，CES裝置之效能可為極快的，其係例如歸因於切換事件以小於托馬斯-費米屏蔽長度之距離發生。另外，缺乏諸如可能在一些電阻記憶體技術中形成之長絲可產生改良的效能及/或可靠性。當然，此等僅為CES裝置可具有之優於先前及/或習知記憶體技術之實例優點，且所請求標的物在範疇中不限於此等方面。
第13圖為描繪示例性有效低通濾波器1300之示意圖，該示例性有效低通濾波器1300在操作放大器1320之反饋路徑中包含可變阻抗器裝置1310。在一實施例中，可變阻抗器裝置1310可在兩個或更多個阻抗狀態之間切換，從而改變操作放大器1320之放大特徵及/或參考在結點1301處經由電阻器1330接收之輸入信號改變在結點1303處之輸出信號之頻率響應特徵。在一實施例中，可變阻抗器裝置（諸如可變阻抗器裝置1310）之可變電容特徵可為低通濾波器1300提供可變較高頻率衰滅態樣。亦即，藉由經由在兩個或更多個相異的阻抗狀態之間切換以改變可變阻抗器裝置1310之電容特徵，可改變頻率響應低通濾波器1300。當然，所請求標的物在範疇中不限於此等方面。
儘管可變阻抗器裝置在本文中描述為在示例性記憶體及/或低通濾波器電路中實施，但所請求標的物在範疇中不限於此方面。根據所請求標的物之實施例可在當前存在或將未來存在之例如可受益於可變阻抗器裝置之可變電阻及/或可變電容特徵的任何電子電路中實施可變阻抗器裝置。
如先前所描述，在一實施例中，可將電壓施加至CES裝置之CEM。此外，在一實施例中，可量測CEM內之電流密度及/或電流中之至少一者，且可決定取決於所量測之電流及/或電流密度之CES之阻抗狀態。在一實施例中，阻抗狀態可取決於CEM之電容與電阻之組合。此外，在一實施例中，阻抗狀態可包含複數個阻抗狀態中之一者，其中複數個阻抗狀態中之第一個具有低於複數個阻抗狀態中之第二個之阻抗。在一實施例中，第一阻抗狀態可具有較低電阻及較低電容，且第二阻抗狀態可具有較高電阻及較高電容。另外，在一實施例中，複數個阻抗狀態之阻抗之比率可與CEM之物理特性成正比。CEM之物理特性可包括例如托馬斯-費米屏蔽長度及/或波爾半徑。此外，在一實施例中，複數個阻抗狀態之個別阻抗狀態可與資料值相關聯。此外，在一實施例中，在所決定電壓下之第一阻抗狀態與第二阻抗狀態之間的電流差異可指示讀取窗。
如亦先前描述，在一實施例中，可將複數個電子提供至CES裝置之CEM以使得CES進入第一阻抗狀態，且可將複數個電洞提供至CEM以使得CES進入第二阻抗狀態。此外，在一實施例中，複數個電子可導致跨CEM之電壓大於設定電壓臨限，且複數個電洞可導致跨CEM之電壓等於或大於重置電壓臨限。另外，在一實施例中，跨CEM之電壓可導致CEM中之電流密度等於或大於設定電流密度及/或設定電流，且跨CEM之電壓可導致CEM中之電流密度等於或大於重置電流密度及/或重置電流。此外，在一實施例中，可超過跨CEM之設定電壓及通過CEM之設定電流密度，且在一實施例中，可超過跨CEM之重置電壓及通過CEM之重置電流密度。此外，在一實施例中，個別阻抗狀態可與資料值相關聯。另外，在一實施例中，重置電壓、設定電壓及設定電壓與重置電壓之間的差異中之至少一者可與CEM之物理特性成正比，其中CEM之物理特性可包括歸因於局部化之強電子勢能及/或電子之互相關聯中之至少一者。此外，在一實施例中，設定電壓與重置電壓之間的差異可指示寫入窗及/或程式化窗中之至少一者之大小。
在又一實施例中，如先前所描述，可向CES裝置之CEM提供複數個電子以使得CEM內之電流及/或電流密度超過第一臨限且跨CEM之電壓超過第二臨限。此外，在一實施例中，自第一阻抗狀態至第二阻抗狀態之切換可能由於電流及/或電流密度超過第二臨限而發生。在一實施例中，第一阻抗狀態可具有較高電阻及較高電容，且第二阻抗狀態具有較低電阻及較低電容。另外，在一實施例中，第一臨限可取決於在CEM中啟用莫特轉換所需的電流及/或電流密度、越過CEM內之金屬絕緣體障壁注入電子所需之電壓及/或大於能帶分裂勢能或為其兩倍之電壓中之至少一者。
在另一實施例中，可向CES裝置之CEM提供複數個電子以使得CEM內之電子濃度超過臨限，且自第一阻抗狀態至第二阻抗狀態之切換可由於電子濃度超過用於莫特轉換之臨限而發生。此外，在一實施例中，複數個電子中之至少一者可與CEM內之複數個電洞中之至少一者再組合以賦能自第一阻抗狀態至第二阻抗狀態之切換。在一實施例中，複數個電子及/或電洞之濃度可至少部分地取決於與CEM相關聯的至少一種物理特性。該至少一種物理特性可包括例如波爾半徑。此外，在一實施例中，臨限可至少部分地取決於賦能莫特轉換所需之電流及/或電流密度。此外，在一實施例中，舉例而言，CEM之電阻及/或電容(或阻抗)可諸如由於莫特轉換而實質上不同。另外，在一實施例中，自第一阻抗狀態至第二阻抗狀態之切換可由歧化反應引起。
如上文所論述，在一實施例中，CES裝置之CEM可具備複數個電洞以使得CEM內之電洞濃度超過臨限，且自第一阻抗狀態至第二阻抗狀態之切換可由於電洞濃度超過臨限而發生。舉例而言，第一阻抗狀態可包含較低電阻、較低電容狀態，且第二阻抗狀態可包含較高電阻，較高電容狀態。此外，在一實施例中，臨限可至少部分地取決於賦能CEM內之莫特類轉換所需之電流及/或電流密度中之至少一者，及/或大於或等於能帶分裂勢能之電壓。另外，在一實施例中，臨限可取決於賦能莫特類轉換所需之電流及/或當前密度。在一實施例中，複數個電洞中之至少一者可與CEM內之複數個電子中的各別至少一者再組合以賦能自第一阻抗狀態至第二阻抗狀態之切換。此外，複數個電子及/或電洞之濃度可至少部分地取決於與CEM相關聯的至少一種物理特性。至少一種物理特性可包括例如托馬斯-費米屏蔽長度。此外，在一實施例中，自第一阻抗狀態至第二阻抗狀態之切換可由歧化反應引起。此外，在一實施例中，例如，CEM之電阻及/或電容可諸如在第一阻抗狀態與第二阻抗狀態之間實質上不同。
如亦先前論述，可變阻抗器裝置可包含能夠以第一阻抗狀態及第二阻抗狀態操作之CEM。在一實施例中，第一阻抗狀態可包含較低電阻、較低電容狀態，且第二阻抗狀態可包含較高電阻、較高電容狀態。此外，在一實施例中，電容之變化可取決於與CEM相關聯的至少一種材料特性。在一實施例中，CEM可包含以下各者中之一或多者：一或多種過渡金屬氧化物、一或多種稀土氧化物、週期表之一或多種f區元素之一或多種氧化物、一或多種稀土過渡金屬氧化物鈣鈦礦、釔及/或鐿。另外，在一實施例中，可變阻抗器裝置之自第一阻抗狀態至第二阻抗狀態之轉換可至少部分地取決於經施加的臨界偏壓及臨界電流/電流密度。
在前述描述中，已描述所請求標的物之各種態樣。出於解釋之目的，以實例形式闡述詳情、諸如數量、系統及/或配置。在其他情況下，省略及/或簡化熟知的特徵結構以便不使所請求標的物難以理解。儘管本文中已說明及/或描述某些特徵結構，但熟習此項技術者現在將想到許多修改、替代物、變化及/或等效物。因此，應理解，隨附申請專利範圍意欲覆蓋在所請求標的物範圍內之所有修改及/或變化。
100‧‧‧可變阻抗器裝置 101‧‧‧導電端子 102‧‧‧互相關聯的電子材料 103‧‧‧導電端子 110‧‧‧示例性符號 210‧‧‧可變電阻器 220‧‧‧可變電容器 300‧‧‧示例性繪圖 302‧‧‧讀取窗 304‧‧‧區域/部分 306‧‧‧部分 308‧‧‧點 309‧‧‧點 310‧‧‧寫入窗 314‧‧‧點 316‧‧‧點 400‧‧‧實施例 410‧‧‧電流源 420‧‧‧互相關聯的電子開關 500‧‧‧實施例/示例性複合裝置 510‧‧‧電晶體 511‧‧‧源極端子 512‧‧‧汲極端子 513‧‧‧閘極端子 520‧‧‧互相關聯的電子開關 530‧‧‧電壓源 540‧‧‧電壓源 600‧‧‧示例性繪圖 601‧‧‧點 602‧‧‧點 621‧‧‧臨界電流 622‧‧‧第二臨界電流 700‧‧‧示例性繪圖 701‧‧‧曲線 702‧‧‧曲線 703‧‧‧曲線 704‧‧‧曲線 710‧‧‧臨界電壓值 720‧‧‧臨界電流值 800‧‧‧示例性繪圖 900‧‧‧示例性繪圖 1000‧‧‧實施例/示例性複合裝置 1010‧‧‧二極體 1011‧‧‧端子 1012‧‧‧端子 1020‧‧‧互相關聯的電子開關 1030‧‧‧電壓源 1100‧‧‧示例性繪圖 1101‧‧‧實例曲線 1102‧‧‧示例性電流對電壓曲線 1103‧‧‧實例曲線 1200‧‧‧記憶體單元 1201‧‧‧位線 1202‧‧‧字線電壓信號 1203‧‧‧讀取啟用電壓信號 1205‧‧‧結點 1210‧‧‧互相關聯的電子開關 1220‧‧‧電晶體 1230‧‧‧開關電晶體 1300‧‧‧低通濾波器 1301‧‧‧結點 1303‧‧‧結點 1310‧‧‧可變阻抗器裝置 1320‧‧‧操作放大器 1330‧‧‧電阻器
尤其在本說明書之結束部分中指出並清楚地主張所請求標的物。然而，就操作之組織及/或方法以及其目的、特徵結構及/或優點兩者而言，其最佳係藉由參考以下詳細描述在參閱隨附圖式的情況下來理解，其中：
第1a圖顯示根據一實施例之包含互相關聯的電子材料之互相關聯的電子開關裝置之示例性實施例之方塊圖。
第1b圖描繪用於互相關聯的電子開關之示例性符號。
第2圖為根據一實施例之互相關聯的電子開關之等效電路之示意圖。
第3圖顯示根據一實施例之用於互相關聯的電子開關之電流密度對電壓之繪圖。
第4圖描繪根據一實施例之示例性複合裝置之示意圖。
第5圖描繪根據一實施例之包含電晶體的示例性複合裝置之示意圖。
第6圖顯示示例性繪圖，其描繪根據一實施例之用於示例性互相關聯的電子開關裝置之示例性電流對電壓曲線。
第7圖顯示示例性繪圖，其描繪根據一實施例之用於示例性互相關聯的電子開關裝置之示例性電流對電壓曲線。
第8圖顯示示例性繪圖，其描繪根據一實施例之表示針對示例性互相關聯的電子開關裝置之設定條件收集的資料的示例性電流對電壓曲線。
第9圖顯示示例性繪圖，其描繪根據一實施例之表示針對示例性互相關聯的電子開關裝置之重置條件收集的資料的示例性電流對電壓曲線。
第10圖描繪根據一實施例之包含電晶體之示例性複合裝置之示意圖。
第11圖顯示示例性繪圖，其描繪根據一實施例之表示針對示例性複合裝置收集的資料的示例性電流對電壓曲線，該示例性複合裝置包括二極體。
第12圖為根據一實施例之包括互相關聯的電子開關裝置之示例性記憶體單元。
第13圖為根據一實施例之包括互相關聯的電子開關裝置之示例性低通濾波器電路之示意圖。
在以下詳細描述中參考隨附圖式，其形成本文之一部分，其中相同數字可通篇指定相同部件以指示對應及/或類似組件。應理解，圖式中說明之組件不一定按比例繪製，其係諸如出於說明之簡潔及/或清楚之目的。舉例而言，一些組件之大小可相對於其他組件加以誇示。此外，應理解，可利用其他實施例。此外，可在不偏離所請求標的物之情況下做出結構及/或其他變化。亦應注意，例如上、下、頂部、底部等等之方向及/或參考可用於幫助對圖式之論述及/或不意欲限制所請求標的物之應用。因此，以下詳細描述不應視為限制所請求標的物及/或等效物。
無
(請換頁單獨記載) 無
100‧‧‧可變阻抗器裝置
101‧‧‧導電端子
102‧‧‧互相關聯的電子材料
103‧‧‧導電端子

Claims (27)

  1. 一種方法，包含以下步驟：控制將複數個電子注入一互相關聯的電子開關裝置之一互相關聯的電子材料，以使得該互相關聯的電子材料進入一第一阻抗狀態；及控制將複數個電洞注入該互相關聯的電子材料，以使得該互相關聯的電子材料進入一第二阻抗狀態，該第一與第二阻抗狀態各自包含特定的大略電阻與電容特性，其中該第二阻抗狀態的電容值超過該第一阻抗狀態的電容值。
  2. 如請求項1所述之方法，其中該控制將該複數個電子注入該互相關聯的電子材料之步驟導致跨該互相關聯的電子材料之一電壓大於一設定電壓，及/或其中該控制將該複數個電洞注入該互相關聯的電子材料之步驟導致跨該互相關聯的電子材料之該電壓等於或大於一重置電壓。
  3. 如請求項2所述之方法，其中跨該互相關聯的電子材料之該電壓在該互相關聯的電子材料中產生等於或大於一設定電流密度及/或一設定電流臨限之一電流密度，及/或其中跨該互相關聯的電子材料之該電壓在該互相關聯的電子材料中產生等於或大 於一重置電流密度及/或一重置電流臨限之該電流密度。
  4. 如請求項2所述之方法，進一步包含以下步驟：超過跨該互相關聯的電子材料之該設定電壓及通過該互相關聯的電子材料之一設定電流密度，及/或超過跨該互相關聯的電子材料之該重置電壓及通過該互相關聯的電子材料之一重置電流密度。
  5. 如請求項1所述之方法，其中該第一阻抗狀態表示一第一值、符號、參數或條件、或以上之組合，且其中該第二阻抗狀態表示一第二值、符號、參數或條件、或以上之組合。
  6. 如請求項2所述之方法，其中該重置電壓、該設定電壓及/或該設定電壓與該重置電壓之間的一差異中之至少一者與該互相關聯的電子材料之一或多種物理特性成正比。
  7. 如請求項6所述之方法，其中該互相關聯的電子材料之該等一或多種物理特性包含歸因於局部化的一強電子勢能及/或電子之一互相關聯中之一或多者，且其中該設定電壓與該重置電壓之間的一差異指示一寫入窗及/或一程式化窗中之至少一者之一大小。
  8. 如請求項1所述之方法，進一步包含以下步驟：至少部分地藉由一歧化反應在該第一阻抗狀態與該第二阻抗狀態之間切換。
  9. 如請求項1所述之方法，進一步包含以下步驟：至少部分地藉由至少部分地基於在一寫入操作期間受限制的一外部電流動態地施加一外部順從性條件來控制通過該互相關聯的電子材料之一電流，以使該互相關聯的電子材料處於該第一阻抗狀態。
  10. 一種方法，包含以下步驟：向一互相關聯的電子材料施加一電壓，作為一互相關聯電子切換裝置的一讀取操作的部分；及至少部分地藉由量測該互相關聯的電子材料內之一電流密度或一電流、或以上之組合，偵測該互相關聯的電子材料的複數個特定阻抗狀態中的一特定阻抗狀態，其中該複數個特定阻抗狀態的個別阻抗狀態包含特定的大略電阻特性與特定的大略電容特性。
  11. 如請求項10所述之方法，其中該特定阻抗狀態至少部分地取決於該互相關聯的電子材料之特定電阻特性與電容特性之一組合。
  12. 如請求項11所述之方法，其中該複數個特定阻抗狀態包含一第一阻抗狀態及一第二阻抗狀態， 其中該第一阻抗狀態包含低於該第二阻抗狀態之一阻抗之一阻抗。
  13. 如請求項12所述之方法，其中該第一阻抗狀態包含用於該互相關聯的電子材料之一較低電阻及一較低電容，且其中該第二阻抗狀態包含用於該互相關聯的電子材料之一較高電阻及一較高電容。
  14. 如請求項13所述之方法，其中該第一及該第二阻抗狀態之阻抗之一比率與該互相關聯的電子材料之一物理特性成正比。
  15. 如請求項14所述之方法，其中該互相關聯的電子材料之該物理特性為一托馬斯-費米屏蔽長度或一波爾半徑、或以上之組合。
  16. 如請求項10所述之方法，其中該第一阻抗狀態表示一第一值、符號、參數或條件、或以上之組合，且該第二阻抗狀態表示一第二值、符號、參數或條件、或以上之組合，且其中在一決定電壓下在該第一阻抗狀態與該第二阻抗狀態之間的一電流差異指示一讀取窗。
  17. 一種設備，包含：包含能夠以一第一阻抗狀態及一第二阻抗狀態操作之一互相關聯的電子材料之一可變阻抗器裝置，其中該第一阻抗狀態包含一特定第一大略電阻與一特 定第一大略電容，且其中該第二阻抗狀態包含一特定第二大略電阻與一特定第二大略電容。
  18. 如請求項17所述之設備，其中該該第一阻抗狀態的該特定第一大略電阻與該特定第一大略電容包含一較低電阻、較低電容狀態，且其中該第二阻抗狀態的該特定第二大略電阻與該特定第二大略電容包含一較高電阻、較高電容狀態。
  19. 如請求項18所述之設備，其中在該第一阻抗狀態與該第二阻抗狀態之間的該可變阻抗器之一電容變化至少部分地取決於該互相關聯的電子材料之一或多種材料特性。
  20. 如請求項18所述之設備，其中該可變阻抗器裝置之自該第一阻抗狀態至該第二阻抗狀態之一轉換至少部分地取決於一經施加之臨界偏壓及一臨界電流/電流密度。
  21. 如請求項18所述之設備，進一步包含一或多個電流及/或電壓源，其中為自該第一阻抗狀態至該第二阻抗狀態之轉換，該等一或多個電流及/或電壓源為該互相關聯的電子材料提供複數個電洞以使得該互相關聯的電子材料內之一電洞濃度超過一臨限。
  22. 如請求項21所述之設備，其中為自該第一阻抗狀態至該第二阻抗狀態之轉換，將該複數個電洞中之至少一者與該互相關聯的電子材料內之複數個電子中之一各別至少一者再組合。
  23. 如請求項22所述之設備，其中為自該可變阻抗器裝置之該第二阻抗狀態至該第一阻抗狀態之轉換，該等一或多個電流及/或電壓源為該互相關聯的電子材料提供複數個電子以使得該互相關聯的電子材料內之一電流及/或電流密度超過一第一臨限及/或跨該互相關聯的電子材料之一電壓超過一第二臨限。
  24. 如請求項17所述之設備，其中該互相關聯的電子材料包含以下各者中之一或多者：一或多種過渡金屬氧化物、一或多種稀土氧化物、週期表之一或多種f區元素之一或多種氧化物、一或多種稀土過渡金屬氧化物鈣鈦礦、釔及/或鐿。
  25. 如請求項17所述之設備，其中該可變阻抗器裝置包含一記憶體單元。
  26. 如請求項17所述之設備，其中該可變阻抗器裝置包含一邏輯裝置之至少一部分。
  27. 如請求項17所述之設備，其中該可變阻抗器裝置包含一濾波器電路之至少一部分，其中該各別 的第一與第二阻抗狀態的該第一與第二特定大略電容對該濾波器電路提供特定的第一與第二信號頻率響應特性。
TW105124025A 2015-07-31 2016-07-29 互相關聯的電子開關 TWI694607B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/815,054 2015-07-31
US14/815,054 US9735766B2 (en) 2015-07-31 2015-07-31 Correlated electron switch

Publications (2)

Publication Number Publication Date
TW201717383A TW201717383A (zh) 2017-05-16
TWI694607B true TWI694607B (zh) 2020-05-21

Family

ID=56686838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124025A TWI694607B (zh) 2015-07-31 2016-07-29 互相關聯的電子開關

Country Status (7)

Country Link
US (2) US9735766B2 (zh)
EP (1) EP3329524B1 (zh)
JP (1) JP6896704B2 (zh)
KR (1) KR20180059754A (zh)
CN (1) CN107924995B (zh)
TW (1) TWI694607B (zh)
WO (1) WO2017021721A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10224103B2 (en) 2016-02-09 2019-03-05 Micron Technology, Inc. Memory devices with a transistor that selectively connects a data line to another data line
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) * 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10270416B2 (en) * 2017-01-20 2019-04-23 Arm Limited Electronic filter circuit
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10922608B2 (en) 2017-03-08 2021-02-16 Arm Ltd Spiking neural network
JP6465317B2 (ja) * 2017-03-10 2019-02-06 株式会社Ｓｕｂａｒｕ 画像表示装置
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
GB2567215B (en) * 2017-10-06 2020-04-01 Advanced Risc Mach Ltd Reconfigurable circuit architecture
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) * 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100640001B1 (ko) * 2005-02-21 2006-11-01 한국전자통신연구원 급격한 ｍｉｔ 소자를 이용한 전기전자시스템 보호 회로 및그 회로를 포함한 전기전자시스템
KR100714125B1 (ko) * 2005-03-18 2007-05-02 한국전자통신연구원 급격한 ｍｉｔ 소자를 이용한 저전압 잡음 방지회로 및 그회로를 포함한 전기전자시스템
US7423906B2 (en) * 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
KR101275800B1 (ko) 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
KR100825762B1 (ko) * 2006-08-07 2008-04-29 한국전자통신연구원 금속-절연체 전이(ｍｉｔ) 소자의 불연속 ｍｉｔ를연속적으로 측정하는 회로 및 그 회로를 이용한 ｍｉｔ센서
KR100864827B1 (ko) * 2006-11-02 2008-10-23 한국전자통신연구원 Ｍｉｔ 소자를 이용한 논리회로
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
BRPI0719055A2 (pt) * 2006-11-08 2013-11-26 Symetrix Corp Memória correlacionada de elétrons
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
WO2009114796A1 (en) * 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
KR101201858B1 (ko) * 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US8891291B2 (en) * 2012-02-22 2014-11-18 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9318531B1 (en) * 2014-10-16 2016-04-19 Intermolecular, Inc. SiC—Si3N4 nanolaminates as a semiconductor for MSM snapback selector devices
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
WO2018220016A1 (de) 2017-06-02 2018-12-06 Innova Patent Gmbh Seilgezogene beförderungseinrichtung und verfahren zum betreiben einer solchen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory

Also Published As

Publication number Publication date
US9735766B2 (en) 2017-08-15
US11183998B2 (en) 2021-11-23
WO2017021721A1 (en) 2017-02-09
US20180026621A1 (en) 2018-01-25
EP3329524A1 (en) 2018-06-06
CN107924995B (zh) 2022-05-06
EP3329524B1 (en) 2021-10-20
TW201717383A (zh) 2017-05-16
JP6896704B2 (ja) 2021-06-30
CN107924995A (zh) 2018-04-17
US20170033782A1 (en) 2017-02-02
JP2018528608A (ja) 2018-09-27
KR20180059754A (ko) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI694607B (zh) 互相關聯的電子開關
TWI705319B (zh) 用於產生可程式化電壓參考的設備與方法
TWI692201B (zh) 非對稱式相關性電子開關操作
KR102676421B1 (ko) 상관 전자 스위치를 위한 프로그래밍 가능한 전류
TWI779023B (zh) 由關聯電子材料形成的記憶體裝置
TWI717439B (zh) 對相關電子開關的存取裝置及其形成方法
EP3347918A1 (en) Correlated electron switch programmable structure
CN112074906B (zh) 用于操作存储器位单元的方法、系统和装置
TWI772414B (zh) 控制在編程操作期間經過相關電子切換元件的電流
KR101568234B1 (ko) 저항 변화 소자 및 그 제조 방법