KR101762619B1 - 스니크 전류 제어 기반 멤리스터 소자 어레이 - Google Patents
스니크 전류 제어 기반 멤리스터 소자 어레이 Download PDFInfo
- Publication number
- KR101762619B1 KR101762619B1 KR1020160036302A KR20160036302A KR101762619B1 KR 101762619 B1 KR101762619 B1 KR 101762619B1 KR 1020160036302 A KR1020160036302 A KR 1020160036302A KR 20160036302 A KR20160036302 A KR 20160036302A KR 101762619 B1 KR101762619 B1 KR 101762619B1
- Authority
- KR
- South Korea
- Prior art keywords
- memristor
- layer
- predetermined
- voltage
- operating voltage
- Prior art date
Links
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 28
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 30
- 229920001467 poly(styrenesulfonates) Polymers 0.000 claims description 29
- 229960002796 polystyrene sulfonate Drugs 0.000 claims description 29
- 239000011970 polystyrene sulfonate Substances 0.000 claims description 29
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 25
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000011787 zinc oxide Substances 0.000 claims description 13
- 229920000144 PEDOT:PSS Polymers 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910021389 graphene Inorganic materials 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 9
- 229930192474 thiophene Natural products 0.000 claims description 9
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- CEQFOVLGLXCDCX-WUKNDPDISA-N methyl red Chemical compound C1=CC(N(C)C)=CC=C1\N=N\C1=CC=CC=C1C(O)=O CEQFOVLGLXCDCX-WUKNDPDISA-N 0.000 claims description 7
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 claims description 6
- 229940005642 polystyrene sulfonic acid Drugs 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000002096 quantum dot Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000013500 data storage Methods 0.000 description 8
- -1 col3 Proteins 0.000 description 5
- 101100328886 Caenorhabditis elegans col-2 gene Proteins 0.000 description 4
- 101100328884 Caenorhabditis elegans sqt-3 gene Proteins 0.000 description 4
- 101100237842 Xenopus laevis mmp18 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- JESXATFQYMPTNL-UHFFFAOYSA-N 2-ethenylphenol Chemical compound OC1=CC=CC=C1C=C JESXATFQYMPTNL-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- KGNDCEVUMONOKF-UGPLYTSKSA-N benzyl n-[(2r)-1-[(2s,4r)-2-[[(2s)-6-amino-1-(1,3-benzoxazol-2-yl)-1,1-dihydroxyhexan-2-yl]carbamoyl]-4-[(4-methylphenyl)methoxy]pyrrolidin-1-yl]-1-oxo-4-phenylbutan-2-yl]carbamate Chemical compound C1=CC(C)=CC=C1CO[C@H]1CN(C(=O)[C@@H](CCC=2C=CC=CC=2)NC(=O)OCC=2C=CC=CC=2)[C@H](C(=O)N[C@@H](CCCCN)C(O)(O)C=2OC3=CC=CC=C3N=2)C1 KGNDCEVUMONOKF-UGPLYTSKSA-N 0.000 description 1
- 229940125833 compound 23 Drugs 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- H01L45/145—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리와 레지스터가 결합된 멤리스터(Memristor) 소자를 소정의 금속 화합물 층에 적층하여 전압 인가 시 다른 소자로 흐르는 스니크 전류(sneak current)에 대한 발생 제어가 가능한 특성 소자로 제작함으로써 스니크 전류의 발생을 억제 가능할 뿐만 아니라 이에 따라 데이터 리드의 오류를 지양할 수 있는 기술이다.
Description
본 발명은 멤리스터(Memristor) 소자를 금속 화합물 층에 적층하여 스니크 전류(sneak current) 발생을 제거하고자 하는 기술이다.
멤리스터 기반 메모리의 고집적을 구현하기 위해 크로스바 어레이(crossbar array) 구조가 널리 이용되고 있으며, 상기 크로스바 어레이 구조는 워드라인과 비트라인이 직교하도록 형성되고, 그 사이에 멤리스터 기반 메모리가 배치되는 구조이다.
그러나, 상기 크로스바 어레이 구조에서는 누설 전류의 일종인 스니크 전류(sneak current)가 발생할 수 있다. 이러한 스니크 전류는 읽기와 쓰기 동작 시 간섭을 일으켜 오독(misreading)을 발생시키며, 전력 소비가 높은 단점이 있다.
여기서, 도 5에 도시된 바와 같이, M2에 저장된 데이터를 읽을 려고 할 때 스니크 전류 Is1과 Is2에 의해 데이터 전류는 IR+Is1+Is2가 되어 잘못된 정보를 읽게 되는 문제가 발생한다.
특히 M1=M3=M5=M6=M7=LSR (Low State Resistance)일 경우 심각한 오류가 발생될 수 있다. 도 6은 데이터를 저장할 때 발생되는 문제로 M3에 데이터를 저장하려고 HSR (Low State Resistance)에서 LSR로 바꾸기 위해 전압을 걸어 주었을 때 M3가 바뀌면서 M6=M7=LSR이고 M=HRS일 때 Vs=M2/(M2+M6+M7)으로 M2>>M6+M7이기 때문에 Vs는 Vwrite와 비슷한 값으로 M2도 상태가 바뀌는 문제가 발생 된다.
본 발명은 스니크 전류(sneak current)에 대한 발생 제어가 가능한 특성 소자를 제작함으로써 스니크 전류의 발생을 억제 가능할 뿐만 아니라 이에 따라 데이터 읽기와 쓰기의 오류를 지양할 수 있는 기술을 제공하고자 한다.
본 발명의 일 견지에 따르면, 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고, 상기 멤리스터는 전극층에 연계되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 이상 혹은 이하 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고, 상기 전극에 연계된 멤리스터는 소정의 금속 화합물 층에 적층되어 전압 인가 시 다른 소자로 흐르는 스니크 전류(sneak current) 발생 제어 관련 특성 소자로 제작됨을 특징으로 한다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 PVP(poly(4-vinylphenol)로 이루어지고, 상기 금속 화합물층은 pH의 농도에 따라 변색 가능한 메틸 레드층(methyl red)으로 이루어진다.
또한, 본 발명의 일 견지의 상기 금속 화합물층은 상기 멤리스터 활성층과 상기 메틸 레드층 사이에 Ti3C2층을 더 포함한다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작된다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)와 산화아연층 사이에 위치하는 그래핀 옥사이드를 더 포함한다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작되며, 상기 금속 화합물층은 산화아연층으로 이루어진다.
또한, 본 발명의 일 견지의 상기 멤리스터 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)와 산화아연층 사이에 위치하는 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물을 더 포함한다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물로 제작되며, 상기 금속 화합물층은 산화아연층으로 이루어진다.
또한, 본 발명의 일 견지의 상기 멤리스터의 활성층은 그래핀으로 제작되며, 상기 금속 화합물층은 산화아연층으로 이루어진다.
또한, 본 발명의 일 견지의 상기 전극층은 나노 은 소자, 골드 금속층, 알루미늄층 및 ITO(Indium Tin Oxide) 중 어느 하나로 이루어진다.
또한, 본 발명의 일 견지의 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지됨을 특징으로 한다.
또한, 본 발명의 일 견지의 상기 멤리스터는, 상기 기설정된 멤리스터의 온(on) 동작 전압을 초과하는 전압의 전원이 인가되는 경우 기설정된 저항값 미만의 저항 상태를 저장하고, 오프(off) 동작 전압 이하의 전압의 전원이 인가되는 경우 기설정된 저항값 이상의 저항 상태를 저장함을 특징으로 한다.
또한, 본 발명의 일 견지의 상기 특성 소자는, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생함을 특징으로 한다.
또한, 본 발명의 일 견지의 상기 어레이는, 복수의 열(row)라인별 복수의 멤리스터가 레지스터와 병렬로 연결되어 전원 입력 및 데이터 처리를 위한 기설정된 바(bar) 및 상기 기설정된 바와 크로스되어 접지를 수행하는 바를 포함함을 특징으로 한다.
본 발명은 스니크 전류의 발생을 억제 가능할 뿐만 아니라 이에 따라 데이터 리드의 오류를 지양할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이에 대응하는 회로도.
도 2는 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 3은 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이의 등가 회로도.
도 4는 본 발명이 적용된 특성 소자의 이상적인 특성 곡선을 보인 그래프.
도 5 및 도 6은 종래 기술의 문제점으로 스니크 전류가 발생하는 예를 보인 회로도.
도 7은 본 발명의 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 8은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 9는 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 10은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 11은 반복적인 읽기 쓰기 동작에 의한 소자의 I-V 특성 곡선을 보여주는 도면.
도 12는 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 13은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 2는 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 3은 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이의 등가 회로도.
도 4는 본 발명이 적용된 특성 소자의 이상적인 특성 곡선을 보인 그래프.
도 5 및 도 6은 종래 기술의 문제점으로 스니크 전류가 발생하는 예를 보인 회로도.
도 7은 본 발명의 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 8은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 9는 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 10은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 11은 반복적인 읽기 쓰기 동작에 의한 소자의 I-V 특성 곡선을 보여주는 도면.
도 12는 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
도 13은 본 발명의 또 다른 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 제작의 예시도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
본 발명은 멤리스터(Memristor)에 관한 것으로, 보다 상세하게는 메모리와 레지스터가 결합된 멤리스터(Memristor) 소자를 소정의 금속 화합물 층에 적층하여 전압 인가 시 다른 소자로 흐르는 스니크 전류(sneak current)에 대한 발생 제어가 가능한 특성 소자로 제작함으로써 스니크 전류의 발생을 억제 가능할 뿐만 아니라 이에 따라 데이터 리드의 오류를 지양할 수 있는 기술을 제공하고자 한다.
또한, 본 발명은 멤리스터가 다수로 연결된 어레이를 적층하여 고집적 한 후 접지에 연결된 제어 회로를 통해 저항을 제어하여 멤리스터의 기설정된 각 동작 전압 턴온 및 턴오프 상태 라인 이상 및 이하로 각각 전원을 변경하여 전원을 공급하여 적응적으로 원하는 비트의 저항값에 따른 상태를 출력하고, 고집적된 다층의 어레이 제작 시 빠른 응답속도를 갖는 절연체를 이용하여 선별적으로 멤리스터를 구동하거나 소모 전력을 제어함으로써 필요한 저항값을 선택하여 결정할 수 있어 향상된 전력 효율을 확보 가능할 뿐만 아니라, 절연 특성이 강화된 신뢰성을 향상시킬 수 있는 기술을 제공하고자 한다.
이하, 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이의 상세구조를 도 1 내지 11을 참조하여 자세히 살펴보기로 한다.
본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이는 도 1에 도시된 회로에 적용된다.
도 1을 참조하면, 본 발명이 적용된 스니크 전류 제어 기반 멤리스터 소자 어레이는 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 복수의 어레이(array)를 포함한다.
상기 어레이에서는 각 어레이 내 단위별 멤리스터를 전류를 통해 구동 모드에 따라 스위칭 제어하는 제어부(미도시)를 포함한다.
여기서, 상기 제어부는 설정된 구동 모드에 따라 모드를 전환하여 상기 어레이 내 열(Row)라인(line)별에 원하는 전압을 선별적으로 인가할 수 있을 뿐만 아니라 그라운드에 연결을 해 주는 기능을 수행한다. 여기에서 열라인은 열바(bar)로 표현될 수도 있다.
더욱 상세하게는 도 1에 도시된 바와 같이, 복수의 멤리스터(M1~M16)가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 복수의 열라인별(Row1, Row2, Row3, Row4) 멤리스터에 대응하는 각 레지스터(R1, R2, R3, R4)를 기준으로 행(column)라인(line)(col1, col2, col3, col4)과 상기 열라인(Row1, Row2, Row3, Row4)에 병렬로 각각 연결된다. 여기에서 행라인은 행바(bar)로 표현될 수 있다.
즉, 복수의 멤리스터들(M1~M16)이 열라인(Row1, Row2, Row3, Row4)과 행라인(col1,col2,col3,col4) 사이에 각각 접속될 수 있다. 그리고, 열라인(Row1, Row2, Row3, Row4) 및 행라인(col1,col2,col3,col4)은 서로에 대해 직교 관계로 배향될 수 있지만, 이러한 구성이 요구되거나 제한적인 것은 아니다. 어레이의 구성은 행들 및 열들로 배열되는 것으로 특징지어질 수 있다.
그러나, 도 1에 도시된 열라인(Row1, Row2, Row3, Row4)과 행라인(col1,col2,col3,col4)의 배향은 오직 예시적이고, 멤리스터들(M1~M16)의 어레이의 가능한 구성들에 대한 어떠한 제한도 아님을 유의해야 한다.
이때, 상기 멤리스터는 전극층(상부 전극과 하부 전극으로 이루어짐)에 연계되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 이상 혹은 이하 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이다.
상기 멤리스터는 제어부의 제어 하에 기설정된 멤리스터의 온(on) 동작 전압을 초과하는 전압의 전원이 인가되는 경우 기설정된 저항값 미만의 저(low) 저항 상태(LRS)를 저장하고, 오프(off) 동작 전압 이하의 전압의 전원이 인가되는 경우 기설정된 저항값 이상의 고(high) 저항 상태(HRS)를 저장한다.
상기 어레이는 복수의 열(row)라인별 복수의 멤리스터가 레지스터와 병렬로 연결되어 전원 입력 및 데이터 처리를 위한 기설정된 바(bar) 및 상기 기설정된 바와 크로스되어 접지를 수행하는 바를 포함한다.
이러한 본 발명에 따른 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 다른 소자로 흐르는 스니크 전류(sneak current) 발생을 제어 가능한 특성 소자로 제작된다.
여기서, 상기 금속 화합물층은 도 2(a)에 도시된 바와 pH의 농도에 따라 변색 가능한 메틸 레드층(methyl red, 22)으로 이루어져 있으며, 하부 전극을 이루는 골드 금속 층(23)에 적층되어 있다. 상기 메틸 레드층(22) 상에 멤리스터와 연결된 상부 전극(20)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(21)은 PVP(poly(4-vinylphenol)로 제작한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(24)는 도 2(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
한편, 도 3a은 본 발명의 일 실시 예에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이의 등가 회로의 한예를 보인 것으로 이에 대응하는 구조는 전원 입력, 데이터 저장 및 출력을 3개의 행(column) 바를 사용하고, 접지를 위해 2층의 3개의 열(Row) 바를 사용한다. 이러한 구조에 본 발명 멤리스터를 각 바 사이에 구성하면 스니크 전류에 영향이 없는 3차원 구조의 Crossbar array를 쉽게 구현할 수 있으며, 도 3b는 4*4*4의 3 차원 Crossbar array의 예이다.
또한 Row바와 Row바 사이에는 전압차가 생기지 않으므로 절연체로 동작을 한다. 그리고 풀업(full-up)저항은 동작시키는 멤리스터의 개수에 맞춘 소모전력에 견딜 수 있게 설계된다.
종래 기술의 경우에는 절연체로 동작을 할 수 있는 소재를 박막으로 코팅해 주어야 되지만 본 발명에서는 도 3a에서 처럼 멤리스터를 서로 반대 방향으로 적층해 나가면 역방향 전류가 높은 저항으로 차단 되므로 소자간의 스니크 전류문제가 해결된다.
한편, 상기 금속 화합물층은 도 7(a)에 도시된 바와 산화아연층(ZnO, zinc oxide, 72)을 포함하는 화합물로 이루어져 있으며, 하부 전극을 이루는 ITO층(Indium Tin Oxide, 73)에 적층되어 있다. 상기 산화아연층(72) 상에 멤리스터와 연결된 상부 전극(70)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(71)은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(74)는 도 7(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
다음으로, 상기 금속 화합물 층은 도 8(a)에 도시된 바와 Ti3C2층(82-1)과 pH의 농도에 따라 변색 가능한 메틸 레드층(methyl red, 82-2)을 포함하는 화합물(82)로 이루어져 있으며, 하부 전극을 이루는 ITO층(Indium Tin Oxide, 83)에 적층된다. 상기 Ti3C2층(82-1) 상에 멤리스터와 연결된 상부 전극(80)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(81)은 PVP(poly(4-vinylphenol)로 제작한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(84)는 도 8(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
한편, 상기 금속 화합물층은 도 9(a)에 도시된 바와 산화아연층(ZnO, zinc oxide, 92)을 포함하는 화합물로 이루어져 있으며, 하부 전극을 이루는 ITO층(Indium Tin Oxide, 93)에 적층되어 있다. 상기 산화아연층(92) 상에 멤리스터와 연결된 상부 전극(90)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(92)은 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물(92-1)과, PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)(92-2)로 제작한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(94)는 도 9(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
다음으로, 상기 금속 화합물층은 도 10(a)에 도시된 바와 산화아연층(ZnO, zinc oxide, 102)을 포함하는 화합물로 이루어져 있으며, 하부 전극을 이루는 ITO층(Indium Tin Oxide, 103)에 적층되어 있다. 상기 산화아연층(102) 상에 멤리스터와 연결된 상부 전극(100)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(101)은 그래핀(graphene)으로 제작한다. 상기 그래핀은 포괄적인 명칭으로 엄밀하게는 Graphene Oxide(약어로 G-O)라고 한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(104)는 도 10(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다. 한편, 도 10(c)에 도시된 I-V 특성 곡선은 절대 세미로그 스케일(absolute ssemi-log scale)로 표현된 것이다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
한편, 도 11은 반복적인 읽기 쓰기 동작에 의한 소자의 I-V 특성 곡선을 나타내며, 도시된 바와 같이 50회 동안 연속적으로 읽기 쓰기를 반복해도 원하는 특성을 보이고, 어레이 상태에서도 소자의 I-V 특성이 변하지 않는다.
위의 설명에서 상부 전극(20, 70, 80, 90, 100)은 나노 은(Ag)을 사용하여 제작하였이만 이에 한정되는 것은 아니며, 골드 금속 층이나, 알루미늄층이나 ITO층(Indium Tin Oxide)으로 이루어질 수 있다.
또한, 하부 전극(23, 73, 83, 93, 103)은 골드 금속 층이나 ITO층(Indium Tin Oxide)으로 구성하였으나 이에 한정되지 않으면 나노 은(Ag)나 알루미늄층으로 이루어질 수 있다.
한편, 상기 금속 화합물층은 도 12(a)에 도시된 바와 멤리스터와 연결된 상부 전극(120)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(121)은 그래핀 옥사이드(Graphene Oxide(약어로 G-O))(121-1)와, PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)(121-2)로 제작한다. 상기 그래핀 옥사이드는 포괄적으로 그래핀이라고 한다.
여기에서, 상기 멤리스터의 활성층(121)의 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)(121-2)는 도 9(a)의 산화아연층(ZnO, zinc oxide)과 하부 전극을 이루는 ITO층(Indium Tin Oxide)의 기능을 수행하게 된다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(124)는 도 12(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
한편, 상기 금속 화합물층은 도 13(a)에 도시된 바와 산화아연층(ZnO, zinc oxide, 132)을 포함하는 화합물로 이루어져 있으며, 하부 전극을 이루는 ITO층(Indium Tin Oxide, 133)에 적층되어 있다. 상기 산화아연층(132) 상에 멤리스터와 연결된 상부 전극(130)은 나노 은(Ag) 소재를 사용하여 제작하고, 상기 멤리스터의 활성층(131)은 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물로 제작한다.
이와 같이, 제작된 스니크 전류 제거를 위하는 소자(134)는 도 13(b)에 도시된 바와 같은 V-I 특성 곡선을 보인다.
또한, 상기 특성 소자는, 직교 좌표 평면의 x 및 y의 부호가 양수인 영역에서 순방향 전류가 흐르는 기설정된 전류-전압 특성이 유지되고, 상기 직교 좌표 평면의 x 및 y의 부호가 음수인 영역에서 역방향 전류가 흐르는 저항 상태 확인이 불가능한 기설정된 고 저항 특성을 초과하는 경우 Vs의 전압이 기설정된 전압 미만으로 낮아져 기설정된 스니크 전류값 미만에 해당하는 스니크 전류가 발생한다.
더욱 상세하게는, 본 발명이 적용된 특성 소자의 이상적인 특성 곡선은 도 4에서와 같이 1 사분면인 경우로 멤리스터 소자에 순방향 전류가 흐르면 HRS 및 LRS가 완전히 구분되는 일반적인 멤리스터 특성을 가지며, 역방향 전류가 흐르는 3 사분면은 HRS 및 LRS가 구분이 안되는 매우 높은 저항 특성을 갖는 멤리스터 소자의 경우 도 5의 멤리스터 M5와 M7 간 역방향 전류가 흐르므로 매우 작은 스니크 전류가 흐르게 되고, 도 6의 경우에는 멤리스터 M6가 역방향 전류로 매우 높은 저항을 갖게 되므로 Vs의 전압이 낮아져 데이터의 오 저장을 줄일 수 있다.
즉, 본 발명이 적용된 특성 소자를 구비하는 것 만으로의 간단한 구성에 의해 데이터의 읽기, 쓰기, 지우기의 용이함을 달성할 수 있다.
상기와 같이 본 발명에 따른 스니크 전류 제어 기반 멤리스터 소자 어레이에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
20, 70, 80, 90, 100, 120, 130 : 상부 전극
21, 71, 81, 91, 101, 121, 131: 멤리스터 활성층
22, 72, 82, 92, 102 : 화합물
23, 73, 83, 93, 103: 하부 전극
21, 71, 81, 91, 101, 121, 131: 멤리스터 활성층
22, 72, 82, 92, 102 : 화합물
23, 73, 83, 93, 103: 하부 전극
Claims (14)
- 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 PVP(poly(4-vinylphenol)로 이루어지고,
상기 금속 화합물층은 pH의 농도에 따라 변색 가능한 메틸 레드층(methyl red)으로 이루어진 스니크 전류 제어 기반 멤리스터 소자 어레이. - 삭제
- 제1항에 있어서, 상기 금속 화합물층은
상기 멤리스터의 활성층과 상기 메틸 레드층 사이에 Ti3C2층을 더 포함하는 스니크 전류 제어 기반 멤리스터 소자 어레이. - 삭제
- 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작되며,
상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)와 나노 은 사이에 위치하는 그래핀 옥사이드를 더 포함하는 스니크 전류 제어 기반 멤리스터 소자 어레이. - 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작되며,
상기 금속 화합물층은 산화아연층으로 이루어진 스니크 전류 제어 기반 멤리스터 소자 어레이. - 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)로 제작되며,
상기 금속 화합물층은 산화아연층으로 이루어지며,
상기 멤리스터의 활성층은 PEDOT(폴리 에틸렌 디옥시 티오펜)과 PSS(폴리스티렌술폰산)과의 복합체(PEDOT:PSS, Poly Ethylene Di Oxy Thiophene : Poly Styrene Sulfonate)와 산화아연층 사이에 위치하는 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물을 더 포함하는 스니크 전류 제어 기반 멤리스터 소자 어레이. - 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 그래핀 양자점(graphene quantum dots)과 PVR(poly(4-vinylphenol)의 화합물로 제작되며,
상기 금속 화합물층은 산화아연층으로 이루어진 스니크 전류 제어 기반 멤리스터 소자 어레이. - 복수의 멤리스터가 병렬로 연결되어 상기 멤리스터별 가변 저항 상태가 형성되는 어레이를 포함하고,
상기 멤리스터는 전극층에 연결되어 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 온(on) 동작전압 이상이 되거나 혹은 오프(off) 동작 전압 이하가 되는지 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 소자이고,
상기 전극층에 연결된 멤리스터는 활성층이 소정의 금속 화합물층에 적층되어 전압 인가 시 기설정된 스니크 전류값 미만으로 스니크 전류(sneak current)가 발생하는 것을 특징으로 하며,
상기 멤리스터의 활성층은 그래핀으로 제작되며, 상기 금속 화합물층은 산화아연층으로 이루어진 스니크 전류 제어 기반 멤리스터 소자 어레이. - 제1항, 3항 및 5항 내지 제 9항 중 어느 한 항에 있어서,
상기 전극층은 나노 은 소자, 골드 금속층, 알루미늄층 및 ITO(Indium Tin Oxide) 중 어느 하나로 이루어진 스니크 전류 제어 기반 멤리스터 소자 어레이. - 삭제
- 제1항에 있어서, 상기 멤리스터는,
상기 기설정된 멤리스터의 온(on) 동작 전압을 초과하는 전압의 전원이 인가되는 경우 기설정된 저항값 미만의 저항 상태를 저장하고,
오프(off) 동작 전압 이하의 전압의 전원이 인가되는 경우 기설정된 저항값 이상의 저항 상태를 저장함을 특징으로 하는 스니크 전류 제어 기반 멤리스터 소자 어레이. - 삭제
- 제1항에 있어서, 상기 어레이는,
복수의 열(row)라인별 복수의 멤리스터가 레지스터와 병렬로 연결되어 전원 입력 및 데이터 처리를 위한 기설정된 바(bar) 및 상기 기설정된 바와 크로스되어 접지를 수행하는 바를 포함함을 특징으로 하는 스니크 전류 기반 멤리스터 소자 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2017/003188 WO2017164689A2 (ko) | 2015-05-19 | 2017-03-24 | 스니크 전류 제어 기반 멤리스터 소자 어레이 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150069839 | 2015-05-19 | ||
| KR20150069839 | 2015-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160136222A KR20160136222A (ko) | 2016-11-29 |
| KR101762619B1 true KR101762619B1 (ko) | 2017-08-04 |
Family
ID=57706310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160036302A KR101762619B1 (ko) | 2015-05-19 | 2016-03-25 | 스니크 전류 제어 기반 멤리스터 소자 어레이 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101762619B1 (ko) |
| WO (1) | WO2017164689A2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038096B (zh) * | 2020-09-28 | 2021-09-21 | 湖南艾华集团股份有限公司 | 一种耐纹波电流的固态铝电解电容器及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130051121A1 (en) * | 2010-04-22 | 2013-02-28 | Jianhua Yang | Switchable two-terminal devices with diffusion/drift species |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060245235A1 (en) * | 2005-05-02 | 2006-11-02 | Advanced Micro Devices, Inc. | Design and operation of a resistance switching memory cell with diode |
| KR20110074359A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
-
2016
- 2016-03-25 KR KR1020160036302A patent/KR101762619B1/ko active IP Right Grant
-
2017
- 2017-03-24 WO PCT/KR2017/003188 patent/WO2017164689A2/ko active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130051121A1 (en) * | 2010-04-22 | 2013-02-28 | Jianhua Yang | Switchable two-terminal devices with diffusion/drift species |
Non-Patent Citations (2)
| Title |
|---|
| Maria Mustafa et al.,‘Electrospray deposition of a graphene-oxide thin film, its characterization and investigation of its resistive switching performance’, Journal of KPS, Vol. 61, Issue 3, Aug. 2012* |
| Shawkat Ali et al.,‘Organic non-volatile memory cell based on resistive elements through electro-hydrodynamic technique’, Organic Electronics, Vol.17, Pages 121-128, Feb. 2015.* |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017164689A3 (ko) | 2018-08-09 |
| KR20160136222A (ko) | 2016-11-29 |
| WO2017164689A2 (ko) | 2017-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105431906B (zh) | 存储器单元、数据存储装置以及形成存储器单元的方法 | |
| CN101847647B (zh) | 非易失性半导体存储装置及其制造方法 | |
| US8183554B2 (en) | Symmetrical programmable memresistor crossbar structure | |
| TWI419171B (zh) | 交錯式記憶體陣列裝置 | |
| US8426837B2 (en) | Resistive memory device and method of manufacturing the same | |
| US8426841B2 (en) | Transparent memory for transparent electronic device | |
| TW589753B (en) | Resistance random access memory and method for fabricating the same | |
| KR100937564B1 (ko) | 비휘발성 반도체 기억 장치 및 그 기입 방법 | |
| WO2006137111A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| US9082533B2 (en) | Memristive element based on hetero-junction oxide | |
| KR20070076676A (ko) | 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법 | |
| JP2013534723A (ja) | 抵抗スイッチング層を備えるメモリセルの組成 | |
| JP2006120702A (ja) | 可変抵抗素子および半導体装置 | |
| US20140061579A1 (en) | Nonvolatile memory element and nonvolatile memory device | |
| KR20130020426A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| JP2013138203A (ja) | 集積トランジスタセレクタを有する積層ｒｒａｍ | |
| US8884264B2 (en) | Variable resistance memory device | |
| US10026896B2 (en) | Multilayered memristors | |
| KR101646017B1 (ko) | 크로스바 어레이 구조의 메모리 장치 및 이의 제조 방법 | |
| US20240274189A1 (en) | Semiconductor memory devices with differential threshold voltages | |
| KR101999342B1 (ko) | 저항 변화 소자 및 이를 포함하는 메모리 장치 | |
| KR101762619B1 (ko) | 스니크 전류 제어 기반 멤리스터 소자 어레이 | |
| US10074695B2 (en) | Negative differential resistance (NDR) device based on fast diffusive metal atoms | |
| KR101471971B1 (ko) | 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법 | |
| Cha et al. | Selector devices for 3-D cross-point ReRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |