TWI740787B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI740787B
TWI740787B TW110108278A TW110108278A TWI740787B TW I740787 B TWI740787 B TW I740787B TW 110108278 A TW110108278 A TW 110108278A TW 110108278 A TW110108278 A TW 110108278A TW I740787 B TWI740787 B TW I740787B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
vacancy
barrier layer
disposed
Prior art date
Application number
TW110108278A
Other languages
English (en)
Other versions
TW202236712A (zh
Inventor
許博硯
吳伯倫
郭澤綿
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW110108278A priority Critical patent/TWI740787B/zh
Application granted granted Critical
Publication of TWI740787B publication Critical patent/TWI740787B/zh
Priority to US17/525,079 priority patent/US11785868B2/en
Publication of TW202236712A publication Critical patent/TW202236712A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導體結構包含：基板、第一電極、空位供應層、側壁阻障層、氧儲存層、阻值轉換層以及第二電極。第一電極設置於基板上。空位供應層設置於第一電極上。側壁阻障層設置於第一電極上。氧儲存層設置於第一電極上，且側壁阻障層設置於氧儲存層與空位供應層之間。阻值轉換層設置於空位供應層上。第二電極設置於阻值轉換層上。

Description

半導體結構及其形成方法
本揭露係關於半導體結構及其形成方法，特別是關於同時提供兩種電流路徑的半導體結構及其形成方法。
一般而言，電子記憶體可分為揮發性記憶體與非揮發性記憶體。而在非揮發性記憶體中，電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)因為具有能在極短時間內進行電阻轉換、操作電流及操作電壓小、具有優良的反覆讀寫能力(endurance)及記憶保持能力(retention)、結構簡單等優點，而因此使得電阻式隨機存取記憶體的發展廣受矚目。
電阻式隨機存取記憶體的轉態行為包含電流藉著阻絲路徑大量傳導的阻絲成形(forming)；從低電阻態(low resistance state，LRS)至高電阻態(high resistance state，HRL)的重設(reset)；以及從高電阻態至低電阻態的設定(set)。然而，在阻絲成形期間，低電阻態容易受到高溫影響而劣化，不僅如此，阻絲路徑也容易被破壞。
因此，雖然現存的半導體結構及其形成方法已逐步滿足它們既定的用途，但它們仍未在各方面皆徹底的符合要求。因此，關於進一步加工後可做為電阻式隨機存取記憶體之半導體結構及其形成方法仍有一些問題需要克服。
鑒於上述問題，本揭露藉由設置氧儲存層(oxygen reservoir layer)於阻值轉換層(resistive switching layer)之下，並設置受到作為氧擴散阻障層(oxygen diffusion barrier layer)的阻障層環繞的空位供應層(vacancies supplied layer)於阻值轉換層之下，使得半導體結構中同時具有氧離子導通路徑與空位導通路徑，來獲得更優良的電性特徵。
根據一些實施例，提供半導體結構。半導體結構包含：基板、第一電極、空位供應層、側壁阻障層、氧儲存層、阻值轉換層以及第二電極。第一電極設置於基板上。空位供應層設置於第一電極上。側壁阻障層設置於第一電極上。氧儲存層設置於第一電極上，且側壁阻障層設置於氧儲存層與空位供應層之間。阻值轉換層設置於空位供應層上。第二電極設置於阻值轉換層上。
根據一些實施例，提供半導體結構的形成方法。半導體結構的形成方法包含形成第一電極於基板上。形成空位供應層於第一電極上。形成側壁阻障層於第一電極上。形成氧儲存層於第一電極上，以使側壁阻障層介於氧儲存層於空位供應層之間。形成阻 值轉換層於空位供應層上。形成第二電極於阻值轉換層上。
本揭露的半導體結構可應用於多種類型的半導體裝置，為讓本揭露之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
1:半導體結構
100:基板
102:第一介電層
110:第一接觸插塞
200:第一電極
300:底阻障層
400:空位供應層
410:側壁阻障層
500:氧儲存層
600:阻值轉換層
700:第二電極
800:第二介電層
810:第二接觸插塞
AA’:法線
CT:通孔
第1圖至第8圖是根據本揭露的一些實施例，繪示在各個階段形成半導體結構的剖面示意圖；以及第9圖是根據本揭露的一些實施例，繪示半導體結構在操作過程中的阻絲成形(forming)期間的剖面示意圖。
第1圖至第8圖是根據本揭露的一些實施例，說明形成的半導體結構1在各個階段的剖面示意圖。
參照第1圖，在一些實施例中，第一介電層102形成於基板100上，且在第一介電層102中形成第一接觸插塞110。在一些實施例中，基板100可為晶圓，例如為矽晶圓；可為塊材(bulk)半導體、或絕緣上覆半導體(semiconductor-on-insulation，SOI)基板。一般而言，絕緣上覆半導體基板包含形成在絕緣層上的一層半導體材料。絕緣層可例如為埋置氧化(buried oxide，BOX)層、氧化矽層或類似的材料，其提供絕緣層在矽或玻璃基板上。其他的基板100的種類則包含例如為多重層或梯度(gradient)基板。在一些實施例中，基板100可為元素半導體，其包含矽(silicon)、鍺 (germanium)；基板100亦可為化合物半導體，其包含：舉例而言，碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，但不限於此；基板100亦可為合金半導體，其包含：舉例而言，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或其任意組合，但本揭露不限制於此。在一些實施例中，基板100可為經摻雜或未經摻雜的半導體基板。在一些實施例中，前述第一介電層102可包含或可為氧化矽、氮化矽、氮氧化矽、低介電常數(low-k)介電材料、其組合、或其它任何適合之介電材料，但本揭露不限制於此。
在一些實施例中，可藉由沉積製程形成第一介電層102於基板100上。
在一些實施例中，在形成第一介電層102於基板100上之後且在形成後續其它層於第一介電層102上之前，圖案化第一介電層102，以形成第一導通孔於第一介電層102中。其中，可藉由包含氧化物、氮化物或其組合的硬遮罩及/或光阻層，並搭配蝕刻製程來執行圖案化製程，但本揭露不限制於此。此外，在一些實施例中，上述光阻層可進一步藉由執行灰化(ashing)製程及/或濕式去除(wet strip)製程來移除。
接著，填充第一導電材料於前述第一導通孔中，並可進一步藉由執行平坦化製程來移除位於第一介電層102上的第一導電材料，以使填充於第一導通孔的第一導電材料的頂表面與第一介電層102的頂表面共平面，而形成位於第一介電層102中的第一接觸插塞110。在一些實施例中，第一導通孔具有沿著遠離第一介電 層102的方向逐漸變大的寬度，換句話說，第一導通孔可具有上寬下窄的結構。在一些實施例中，前述第一導電材料可包含或可為金屬材料、導電材料、其組合、或其他合適的材料，但本揭露不限制於此。
如第1圖所示，在一些實施例中，形成第一電極200於基板10上，具體而言，形成於第一介電層102上。在一些實施例中，形成第一電極200於第一介電層102及設置於第一介電層102中的第一接觸插塞110上，以使第一電極200與第一接觸插塞110接觸而電性連接。在一些實施例中，第一電極200可包含或可為導電材料，前述導電材料可包含多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、金屬、金屬氮化物、導電金屬氧化物、其組合、或其他合適的材料，但本揭露不限制於此。在一些實施例中，第一電極200可以前述沉積製程或其他合適的製程形成於第一介電層102上。
如第1圖所示，在一些實施例中，形成底阻障層300於第一電極200上，以使第一電極200介於基板100與底阻障層300之間。在一些實施例中，第一介電層102設置於第一電極200上，且第一電極200設置於第一介電層102與底阻障層300之間。在一些實施例中，底阻障層300位於第一電極200及後續形成的空位供應層之間且位於第一電極200與後續形成的氧儲存層之間。在一些實施例中，底阻障層300可包含氧化物、氮化物、其組合、或其他能夠阻擋氧離子擴散的合適材料。在一些實施例中，底阻障層300可包含或可為氧化鋁(Al2O3)及/或氧化鋯(ZrO)。
在一些實施例中，底阻障層300可作為阻擋氧離子 (oxygen ions)擴散的氧擴散阻障層(oxygen diffusion barrier layer)，因此，底阻障層300可避免氧離子跨過底阻障層300。在一些實施例中，由於後續形成的阻值轉換層與後續形成的氧儲存層彼此接觸，因此來自阻值轉換層中的氧離子能夠擴散至氧儲存層。而由於底阻障層300對應於阻值轉換層地設置於氧儲存層上，舉例而言，底阻障層300設置於氧儲存層設置有阻值轉換層的另一側，但本揭露不限制於此。因此，在來自阻值轉換層中的氧離子擴散至氧儲存層之後，底阻障層300可避免氧離子進一步地從氧儲存層擴散至底阻障層300中。
如第1圖所示，在一些實施例中，形成空位供應層(vacancies supplied layer)400於第一電極200上，具體而言，形成於底阻障層300上。在一些實施例中，可藉由前述沉積製程或其它合適的方法來形成空位供應層400於底阻障層300上。在一些實施例中，空位供應層400可包含或可為氧化物。在一些實施例中，空位供應層400可為氧化鉭(TaO)及/或氧化鉿(HfO)。在一些實施例中，空位供應層400用於提供能夠建立導電路徑的空位(vacancies)。
參照第2圖所示，在一些實施例中，根據第一接觸插塞110設置於第一介電層102中的位置，對應圖案化空位供應層400，以便於定義後續形成的電阻式隨機存取記憶體的記憶體單元(memory cell)。在一些實施例中，執行圖案化製程，以移除未對應於第一接觸插塞110的空位供應層400，並保留對應於第一接觸插塞110的空位供應層。因此，空位供應層400可對應第一接觸插塞110設置，而後續形成的第二接觸插塞則可對應於空位供應層400 及第一接觸插塞110設置，而使得空位供應層400設置於介於第一接觸插塞110及後續形成的第二接觸插塞之間，來獲得最大的電場。在一些實施例中，空位供應層400可設置於第一接觸插塞110上，具體而言，空位供應層400可設置於第一接觸插塞110上方。在一些實施例中，空位供應層400的投影面積覆蓋第一接觸插塞110的頂表面。在一些實施例中，空位供應層400的投影面積大於或等於第一接觸插塞110的頂表面的面積。
如第2圖所示，在一些實施例中，形成側壁阻障層410於第一電極200上，具體而言，形成於底阻障層300上。在一些實施例中，共形地形成側壁阻障層410於底阻障層300的頂表面上及空位供應層400的頂表面及側表面上，以使底阻障層300及側壁阻障層410環繞空位供應層400。在一些實施例中，空位供應層400容置於由底阻障層300及側壁阻障層410形成的空間中。在一些實施例中，可選地，進一步藉由執行蝕刻製程，移除位於底阻障層300的頂表面的側壁阻障層410，並保留位於空位供應層400的頂表面及側表面上的側壁阻障層410。
在一些實施例中，側壁阻障層410亦可作為阻擋氧離子擴散的氧擴散阻障層，因此，側壁阻障層410亦可避免氧離子跨過側壁阻障層410。在一些實施例中，側壁阻障層410設置於底阻障層300及後續形成的阻值轉換層之間；側壁阻障層410的底表面接觸底阻障層300；且側壁阻障層410的頂表面接觸後續形成的阻值轉換層，因此側壁阻障層410有效地劃分介於底阻障層300及後續形成的阻值轉換層之間的空間。在一些實施例中，側壁阻障層410可包含與底阻障層300相同或不同的材料。在一些實施例中，側壁阻障層 410可包含氧化物、氮化物、其組合、或其他能夠阻擋氧離子擴散的材料。在一些實施例中，側壁阻障層410可包含或可為氧化鋁及/或氧化鋯。
參照第3圖及第4圖，在一些實施例中，形成氧儲存層(oxygen reservoir layer)500於第一電極200上，具體而言，形成於底阻障層300上，以使側壁阻障層410介於氧儲存層500與空位供應層400之間。在一些實施例中，形成氧儲存層500於第一電極200上的步驟可包含：形成氧儲存層500於側壁阻障層410上，並執行平坦化製程，以如第4圖所示，移除氧儲存層500的一部分及側壁阻障層410的一部分，以使側壁阻障層410、空位供應層400及氧儲存層500的頂表面共平面。換句話說，前述平坦化製程除了包含移除氧儲存層500的一部分之外，還進一步包含移除位於空位供應層400的頂表面上的側壁阻障層410，以暴露空位供應層400的上表面，且使得側壁阻障層410介於氧儲存層500與空位供應層400之間。在一些實施例中，氧儲存層500位於後續形成的阻值轉換層下，且氧儲存層500可環繞空位供應層400。在一些實施例中，空位供應層400亦可環繞氧儲存層500。在一些實施例中，空位供應層400及氧儲存層500彼此交錯地排列。
在一些實施例中，氧儲存層500可包含或可為能夠儲存及/或捕捉氧離子的材料。在一些實施例中，氧儲存層500亦可作為氧擴散阻障層(oxygen diffusion barrier layer)。在一些實施例中，氧儲存層500可包含或可為金屬材料，舉例而言，鈦(Ti)、鉿(Hf)、鉭(Ta)、鋯(Zr)、其組合、或其他合適的材料，但本揭露不限制於此。
在一些實施例中，底阻障層300、側壁阻障層410及氧儲存層500皆設置於第一電極200上，因此第一電極200上可同時設置有用於阻擋氧離子擴散的阻障層以及阻擋空位擴散的阻障層。其中，氧儲存層500以及氧儲存層500下方的底阻障層300及側壁阻障層410可用於阻擋氧離子擴散；空位供應層400下方的底阻障層300可用於阻擋空位擴散；且藉於空位供應層400及氧儲存層500之間的側壁阻障層410可阻擋氧離子及/或空位擴散。換句話說，在一些實施例中，本揭露藉由底阻障層300、空位供應層400、側壁阻障層410及氧儲存層500的特定設置方式，限制氧離子及/或空位的擴散方向，來形成具有兩種電流路徑的半導體結構。
參照第5圖，形成阻值轉換層600於空位供應層400上，以使阻值轉換層600覆蓋空位供應層400的頂表面。在一些實施例中，阻值轉換層600除了覆蓋空位供應層400的頂表面之外，還進一步覆蓋氧儲存層500的頂表面。在一些實施例中，阻值轉換層600設置於介於後續形成的第二電極與氧儲存層500之間，以使氧儲存層500與後續形成的第二電極分隔。在一些實施例中，阻值轉換層600形成於空位供應層400、側壁阻障層410及氧儲存層500之上，也就是說，空位供應層400位於阻值轉換層600之下，且底阻障層300及側壁阻障層410可圍繞空位供應層400。在一些實施例中，阻值轉換層600的材料包含過渡金屬氧化物(transition metal oxides)，使得後續形成的電阻式隨機存取記憶體能夠利用過渡金屬氧化物的阻值隨著所施加的偏壓改變而產生不同的阻值之特性進行操作。在一些實施例中，相較於阻值轉換層600，氧儲存層500更接近基板100。在一些實施例中，阻值轉換層600可包含或可為金 屬氧化物，舉例而言，氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)、氧化鉭(Ta2O5)，但本揭露不限制於此。
在一些實施例中，當底阻障層300為氧化鋁(Al2O3)；空位供應層400為氧化鉭(TaOx)；側壁阻障層410為氧化鋁(Al2O3)；氧儲存層500為鈦(Ti)；且阻值轉換層600為氧化鉿(HfO2)與氧化鋁(Al2O3)之結合時，能夠產生資料保存優良的功效。在一些實施例中，當底阻障層300為氧化鋁(Al2O3)；空位供應層400為氧化鉭(TaOx)；側壁阻障層410為氧化鋁(Al2O3)；氧儲存層500為氧化鉭(Ta2O5)；且阻值轉換層600為氧化鉿(HfO2)時，能夠產生高轉換次數的功效。
如第5圖所示，在一些實施例中，形成第二電極700於阻值轉換層600上。在一些實施例中，第二電極700的材料與第一電極200的材料可為相同或不同。在一些實施施例中，可藉由前述沉積製程或其他合適的製程形成第二電極700。
參照第6圖，在一些實施例中，形成第二介電層800於第二電極700上，且第二電極700設置於第二介電層800與阻值轉換層600之間。在一些實施例中，第二介電層800的材料與第一介電層102的材料可為相同或不同。在一些實施施例中，可藉由前述沉積製程或其他合適的製程形成第二介電層800。在一些實施例中，在形成第二電極700及第二介電層800之後，接著定義後續形成的電阻式隨機存取記憶體中的記憶體單元的範圍，並對應所欲形成的記憶體單元的範圍來形成第二導通孔CT。
參照第7圖，在一些實施例中，形成第二導通孔CT於第二介電層800中，以暴露第二電極700的一部分。在一些實施例 中，第二導通孔CT貫穿第二介電層800，且不貫穿第二電極700，以暴露第二電極700的一部分。在一些實施例中，第二導通孔CT貫穿第二介電層800之外，進一步移除第二電極700的一部分，並暴露剩餘的第二電極700的頂表面。在一些實施例中，第二導通孔CT具有沿著遠離阻值轉換層600的方向逐漸變大的寬度，換句話說，第二導通孔CT可具有上寬下窄的結構。在一些實施例中，第二導通孔CT與前述第一導通孔可具有相同或不同的形狀。在一些實施例中，形成第二導通孔CT的方法可與形成第一導通孔的方法相同或不同。在一些實施例中，第二導通孔CT對應第一接觸插塞110的設置位置來形成。
參照第8圖，在一些實施例中，填充第二導電材料於前述第二導通孔CT中，以形成第二接觸插塞810，並獲得半導體結構1。在一些實施例中，第二接觸插塞810設置於第二介電層800中，且第二接觸插塞810與第二電極700彼此接觸以電性連接。在一些實施例中，填充第二導電材料於前述第二導通孔CT之後，還可進一步執行平坦化製程。
參照第9圖，其是根據本揭露的一些實施例，繪示半導體結構在操作過程中的阻絲成形(forming)期間的剖面示意圖。
須說明的是，在一些實施例中，空位供應層400設置於第一接觸插塞110及第二接觸插塞810之間。在一些實施例中，空位供應層400、第一接觸插塞110及第二接觸插塞810在相對於基板100的法線方向上對齊(aligned)。在一些實施例中，如第9圖所示，空位供應層400、第一接觸插塞110及第二接觸插塞810在法線AA’上對齊。在一些實施例中，空位供應層400位於第一接觸插塞110 下方且位於第二接觸插塞810上方。在一些實施例中，空位供應層400位於第一接觸插塞110正下方(directly under)且位於第二接觸插塞810正上方(directly above)。在一些實施例中，由於空位供應層400設置於第一接觸插塞110及第二接觸插塞810之間且彼此對齊，因此在半導體結構1中能夠產生最大的電場，從而利於快速地將位於空位供應層400中的空位驅動至阻值轉換層600中。
還須說明的是，在一些實施例中，底阻障層300、側壁阻障層410及阻值轉換層600有效地隔離空位供應層400。在一些實施例中，氧離子導通路徑使得位於阻值轉換層600中的氧離子從第二電極700朝向第一電極200的方向移動，而將阻值轉換層600的氧離子傳輸至氧儲存層500中而形成。在一些實施例中，空位導通路徑使得位於空位供應層400中的空位從第一電極200朝向第二電極700的方向移動，而將空位供應層400的空位傳輸至阻值轉換層600中而形成。
在一些實施例中，在對於半導體結構1施加正向電壓時，形成位於第一接觸插塞110及第二接觸插塞810之間的崩潰路徑(breakdown path)。在一些實施例中，在對於半導體結構1施加反向偏壓(reverse bias)時，空位供應層400的空位傳輸至阻值轉換層600中而形成位於第一接觸插塞110及第二接觸插塞810之間的空位導通路徑，具體而言，在同時對應於第一接觸插塞110、空位供應層400及第二接觸插塞810處形成空位導通路徑。在一些實施例中，在空位供應層400與阻值轉換層600的界面處形成導通路徑。此外，除了形成有同時對應於第一接觸插塞110、空位供應層400及第二接觸插塞810之間的空位導通路徑之外，由於向半導體結構1施加 的是反向電壓，因此反而驅動空位供應層400中的空位向上移動，也就是從第一電極200朝向第二電極700的方向移動，因此在未同時對應第一接觸插塞110、空位供應層400及第二接觸插塞810處，亦即在氧儲存層500與阻值轉換層600的界面處，形成氧離子導通路徑。因此，在根據本揭露的一些實施例的半導體結構1中同時包含空位導通路徑及氧離子導通路徑的情況下，能夠提高在低電阻態時的電流。
綜上所述，根據本揭露的一些實施例，在施加反向電壓的環境下，本揭露的半導體裝置藉由設置於阻值轉換層之下的氧儲存層來形成氧離子導通路徑，藉由設置於阻值轉換層之下且受到氧擴散阻障層環繞的空位供應層來形成空位導通路徑，使得半導體結構中同時具有氧離子導通路徑與空位導通路徑，進而提昇導通電流，來獲得更優良的電性特徵。此外，由於本揭露的一些實施例的半導體結構中同時存在兩種導通路徑，因此能夠改善半導體結構及其形成方法的可靠性。
1:半導體結構
100:基板
102:第一介電層
110:第一接觸插塞
200:第一電極
300:底阻障層
400:空位供應層
410:側壁阻障層
500:氧儲存層
600:阻值轉換層
700:第二電極
800:第二介電層
810:第二接觸插塞

Claims (10)

  1. 一種半導體結構，其包含： 一基板； 一第一電極，設置於該基板上； 一空位供應層，設置於該第一電極上； 一側壁阻障層，設置於該第一電極上； 一氧儲存層，設置於該第一電極上，且該側壁阻障層設置於該氧儲存層與該空位供應層之間； 一阻值轉換層，設置於該空位供應層上；以及 一第二電極，設置於該阻值轉換層上。
  2. 如請求項1所述的半導體結構，其中該阻值轉換層覆蓋該空位供應層及該氧儲存層。
  3. 如請求項1所述的半導體結構，其進一步包含： 一底阻障層，設置於該第一電極上，且該第一電極介於該基板與該底阻障層之間。
  4. 如請求項3所述的半導體結構，其中該底阻障層位於該第一電極及該空位供應層之間且位於該第一電極與該氧儲存層之間。
  5. 如請求項1所述的半導體結構，其進一步包含: 一第一介電層，設置該基板與該第一電極之間； 一第一接觸插塞，設置於該第一介電層中，且該第一接觸插塞與該第一電極接觸； 一第二介電層，設置於該第二電極上，且該第二電極設置於該第二介電層與該阻值轉換層之間；以及 一第二接觸插塞，設置於該第二介電層中，且該第二接觸插塞與該第二電極接觸，其中該空位供應層設置於該第一接觸插塞及該第二接觸插塞之間且該空位供應層、該第一接觸插塞及該第二接觸插塞在該基板的法線方向上對齊。
  6. 如請求項1所述的半導體結構，其中相較於該阻值轉換層，該氧儲存層更接近該基板。
  7. 一種半導體結構的形成方法，其包含： 形成一第一電極於一基板上； 形成一空位供應層於該第一電極上； 形成一側壁阻障層於該第一電極上； 形成一氧儲存層於該第一電極上，以使該側壁阻障層介於該氧儲存層於該空位供應層之間； 形成一阻值轉換層於該空位供應層上；以及 形成一第二電極於該阻值轉換層上。
  8. 如請求項7所述的形成方法，其中在形成該空位供應層於該第一電極上之前進一步包含： 形成一底阻障層於該第一電極上，以使該第一電極介於該基板與該底阻障層之間。
  9. 如請求項8所述的形成方法，其中形成該側壁阻障層於該第一電極上的步驟包含： 共形地形成該側壁阻障層於該底阻障層的頂表面上及該空位供應層的頂表面及側表面上。
  10. 如請求項7所述的形成方法，其中形成該氧儲存層於該第一電極上的步驟包含： 形成該氧儲存層於該側壁阻障層上；以及 移除該氧儲存層的一部分及該側壁阻障層的一部分，以使該側壁阻障層、該空位供應層及該氧儲存層的頂表面共平面。
TW110108278A 2021-03-09 2021-03-09 半導體結構及其形成方法 TWI740787B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110108278A TWI740787B (zh) 2021-03-09 2021-03-09 半導體結構及其形成方法
US17/525,079 US11785868B2 (en) 2021-03-09 2021-11-12 Semiconductor structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110108278A TWI740787B (zh) 2021-03-09 2021-03-09 半導體結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI740787B true TWI740787B (zh) 2021-09-21
TW202236712A TW202236712A (zh) 2022-09-16

Family

ID=78778099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108278A TWI740787B (zh) 2021-03-09 2021-03-09 半導體結構及其形成方法

Country Status (2)

Country Link
US (1) US11785868B2 (zh)
TW (1) TWI740787B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150365090A1 (en) * 2009-07-02 2015-12-17 Microsemi SoC Corporation Resistive random access memory cells
TW201715707A (zh) * 2015-10-27 2017-05-01 台灣積體電路製造股份有限公司 積體電路及其製造方法
TW202103169A (zh) * 2019-07-09 2021-01-16 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230047B2 (en) 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
US9773975B1 (en) 2016-03-22 2017-09-26 Winbond Electronics Corp. Resistive random access memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150365090A1 (en) * 2009-07-02 2015-12-17 Microsemi SoC Corporation Resistive random access memory cells
TW201715707A (zh) * 2015-10-27 2017-05-01 台灣積體電路製造股份有限公司 積體電路及其製造方法
TW202103169A (zh) * 2019-07-09 2021-01-16 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法

Also Published As

Publication number Publication date
TW202236712A (zh) 2022-09-16
US20220293851A1 (en) 2022-09-15
US11785868B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US10629811B2 (en) Resistance variable memory structure and method of forming the same
TWI731419B (zh) 積體晶片及形成積體晶片的方法
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
CN106252505B (zh) Rram器件和方法
JP5442876B2 (ja) 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
KR101776995B1 (ko) 누설에 강한 rram/mim 구조물
KR101625762B1 (ko) 바닥 전극을 갖는 ｒｒａｍ 셀
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
TWI699914B (zh) 半導體元件及其製作方法
TWI739174B (zh) 記憶胞及其製造方法
TWI741571B (zh) 記憶體元件、可程式設計金屬化單元及其製造方法
US8546177B2 (en) Methods of manufacturing phase-change memory device and semiconductor device
CN115666136A (zh) 存储单元的制造方法
TW202109767A (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
US11495637B2 (en) Resistive random access memory and method of manufacturing the same
TWI552316B (zh) 電阻式非揮發性記憶體裝置及其製造方法
TWI383471B (zh) 半導體裝置及其製造方法
TWI740787B (zh) 半導體結構及其形成方法
TWI691023B (zh) 電阻式隨機存取記憶體
US10811603B2 (en) Resistive random access memory
CN115148898A (zh) 半导体结构及其形成方法
CN113053941A (zh) 半导体结构及其形成方法
US20240081158A1 (en) Rram structure and fabricating method of the same
TWI641096B (zh) 接觸開口結構與製作方法及其應用