CN110753963A - 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器 - Google Patents

包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器 Download PDF

Info

Publication number
CN110753963A
CN110753963A CN201880040353.0A CN201880040353A CN110753963A CN 110753963 A CN110753963 A CN 110753963A CN 201880040353 A CN201880040353 A CN 201880040353A CN 110753963 A CN110753963 A CN 110753963A
Authority
CN
China
Prior art keywords
layer
nonmagnetic
hall effect
terminal
mram cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880040353.0A
Other languages
English (en)
Other versions
CN110753963B (zh
Inventor
Y·崔
B·约克
N·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN110753963A publication Critical patent/CN110753963A/zh
Application granted granted Critical
Publication of CN110753963B publication Critical patent/CN110753963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G11C11/38—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic) using tunnel diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

自旋轨道矩磁阻随机存取存储器(SOT MRAM)单元包括：磁隧道结，该磁隧道结包含具有两个双稳磁化方向的自由层、具有固定磁化方向的参考磁性层、以及位于自由层与参考层之间的隧道阻挡层；以及非磁性自旋霍尔效应层。自旋霍尔效应层可包括β相钨层和贵金属非磁性除尘层的交替叠堆。另选地或除此之外，铪层可位于非磁性自旋霍尔效应层与自由层之间。

Description

包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随 机存取存储器
相关申请
本申请要求提交于2017年9月12日的美国非临时专利申请序列号15/701,761的优先权的权益，该美国非临时专利申请的全部内容以引用的方式并入本文。
技术领域
本公开整体涉及磁存储元件的领域，并且具体地讲，涉及自旋轨道矩(SOT)磁阻存储器单元。
背景技术
磁阻随机存取存储器(MRAM)是一种非易失性随机存取存储器技术。与常规随机存取存储器(RAM)不同，MRAM器件中的数据不被存储为电荷或电流。相反，数据由磁存储元件存储。MRAM器件包括具有磁性硬层(即，“参考”层)和磁性软层(即，“自由”层)的单元或元件。对MRAM的写是通过使电流通过形成在每个存储器元件的任一侧上的电流引线以便产生局部感应磁场来执行，这个局部感应磁场设置软层磁化的方向。在将这些器件缩放至高密度时，产生大量的问题。具体地讲，为了生成足够的场来切换自由层而需要的电流变得大到惊人，并且在写期间可发生对相邻单元或元件的干扰，这又可能导致相邻单元被错误地写。
自旋转移矩(STT)MRAM器件类似于常规的MRAM器件，不同的是写电流路径穿过每个存储器元件的磁性层。自由层经由来自自旋极化电流通过参考磁性层的自旋转移矩来设定。自旋轨道矩(SOT)MRAM器件类似于自旋转移矩(STT)MRAM器件，不同的是读和写路径是独立的。因为写电流不通过薄的隧道阻挡层，所以SOT MRAM器件可具有更好的耐用性。SOTMRAM器件的最新近设计例如公开在美国专利申请公布号2017/0125078中。
发明内容
根据本公开的一个方面，自旋轨道矩磁阻随机存取存储器(SOT MRAM)单元包括：磁隧道结，该磁隧道结包含具有两个双稳磁化方向的自由层、具有固定磁化方向的参考磁性层、以及位于自由层与参考层之间的隧道阻挡层；以及非磁性自旋霍尔效应层。在一个实施方案中，自旋霍尔效应层可包括β相钨层和贵金属非磁性除尘层的交替叠堆。在另一实施方案中，铪层可位于非磁性自旋霍尔效应层与自由层之间。
附图说明
图1A示出了根据本公开一实施方案的包括SOT-MRAM器件的第一示例性结构。
图1B示出了根据本公开一实施方案的包括SOT-MRAM器件的第一示例性结构的另选实施方案。
图2示出了根据本公开一实施方案的包括SOT-MRAM器件的第二示例性结构。
图3A示出了根据本公开一实施方案的包括SOT-MRAM器件的第三示例性结构。
图3B示出了根据本公开一实施方案的包括SOT-MRAM器件的第三示例性结构的另选实施方案。
图4示出了根据本公开一实施方案的包括SOT-MRAM器件的第四示例性结构。
图5A示出了根据本公开一实施方案的包括SOT-MRAM器件的第五示例性结构。
图5B示出了根据本公开一实施方案的包括SOT-MRAM器件的第五示例性结构的另选实施方案。
图6示出了根据本公开一实施方案的包括SOT-MRAM器件的第六示例性结构。
图7A、图7B和图7C分别示出根据本公开的实施方案的包括SOT-MRAM器件的第七、第八和第九示例性结构。
图8A、图8B和图8C分别示出根据本公开的实施方案的包括SOT-MRAM器件的第七、第八和第九示例性结构的另选实施方案。
图9A示出了根据本公开一实施方案的来自钨层和居间层的三个交替叠堆的2θ扫描的X射线衍射数据。
图9B是电阻率-β相钨层厚度的曲线图，其示出了根据本公开的实施方案的钨层和除尘层的交替叠堆在退火之前和之后的电阻率测量数据。
图10是根据本公开一实施方案示出作为居间铪层的厚度的函数的自由层的有效磁化的曲线图。
图11、图12和图13是根据本公开的实施方案示出在铁磁共振测量期间作为频率的函数的γΔH/2的依赖性的曲线图。
具体实施方式
如上所讨论，本公开涉及自旋轨道矩(SOT)磁阻存储器单元、采用其的随机存取存储器器件、及其制造方法，在下面描述其各个方面。可以采用本公开的实施方案来形成各种半导体器件，诸如包括MRAM器件的三维存储器阵列器件。附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、在其之上和/或在其之下具有一个或多个层。
如本文所用，“层叠堆”是指层的叠堆。如本文所用，“线”或“线结构”是指具有主要延伸方向的层，即具有该层延伸最大的方向。
参见图1A和图1B，示出了根据本公开一实施方案的第一示例性自旋轨道矩(SOT)磁阻存储器单元100的实施方案。第一示例性SOT磁阻存储器单元100包括从下到上为任选的反铁磁(AFM)层202、任选的铁磁偏置层206、非磁性自旋霍尔效应层(也称为SOT层)204、自由层104、隧道阻挡层106(例如，MgO层)、参考层108、反平行耦合层110、和硬磁层112的层叠堆。SOT磁阻存储器单元是三端子器件，包括电连接到硬磁层112的第一端子1、电连接到AFM层202的一端的第二端子2、以及电连接到AFM层202的另一端的第三端子3。
硬磁层112的磁化保持垂直于平面或平行于平面的固定取向。在一个实施方案中，硬磁层112的磁化可为“向上”方向或“向下”方向，这是由于图1A所示的第一构型中强的垂直磁各向异性(PMA)。在另一实施方案中，硬磁层112的磁化可沿水平方向(即，平行于硬磁层112和反平行耦合层110之间的界面)，这是由于强的平面内磁各向异性(IMA)，如图1B所示的第二构型中所示。参考层108的磁化经由由反平行耦合层110提供的强的反平行耦合(AP)而耦合到硬磁层112的磁化。因此，参考层108的磁化与硬磁层112的磁化是反平行的。例如，如果硬磁层112具有“向上”磁化，则参考层108可具有“向下”磁化，反之亦然。如果硬磁层112具有水平磁化，则参考层108可具有相反方向的水平磁化。反平行耦合层110可包括例如钌。
自由层104(例如，CoFeB和/或CoFe层)主要具有两个双稳磁化方向。自由层104可由于足够强度的垂直磁各向异性而具有竖直的易磁化轴，或者可由于足够强度的平面内磁各向异性而具有水平的易磁化轴。自由层104的磁化被标称地保持沿易磁化轴(诸如z轴或x轴)，但其方向可响应于通过使写电流IWR通过非磁性自旋霍尔效应层204而产生的自旋轨道矩(SOT)来在两种状态之间切换：平行或反平行于参考层108。自旋霍尔效应是非磁性导体中的输送现象，其由在垂直于由电流方向和自旋极化方向限定的平面的方向上产生自旋电流构成。在示例性情况下，如果参考层108的磁化在“向上”方向上，则自由层104的磁化在平行状态下指向向上z方向，并且在反平行状态下指向向下z方向。如果参考层108的磁化在正x轴方向上，则自由层104的磁化在平行状态下指向正x轴方向，并且在反平行状态下指向负x轴方向。自由层104的这两个磁化状态可对应于逻辑状态0和1。参考层108、隧道阻挡层106和自由层104的层叠堆构成磁隧道结101。各种附加的非磁性层诸如钽、钨和/或钌可形成为磁隧道结的一部分。
非磁性自旋霍尔效应层204位于自由层104下面，并且可与自由层104接触。根据本公开一实施方案，自旋霍尔效应层204包括包括多个β相钨层的层叠堆，使得显著体积分数(诸如超过50％、超过80％、和/或超过90％)的β相钨被提供用于写电流IWR的电导。
铁磁偏置层206(如果存在的话)被配置为在自由层104上提供磁偏置场以实现确定性切换。在图1A的第一构型中，铁磁偏置层206被配置为经由其杂散场(主要沿x轴)为自由层104提供平面内磁偏置场，以便实现自由层104的磁化的确定性切换。这可通过将铁磁偏置层206相对于自旋霍尔效应层204部分地铣削至深度d来实现。铣削深度d提供用于调节自由层104上杂散磁场的强度的附加变量。铣削深度可为介于0nm和tnm之间的任何位置，其中t为铁磁偏置层206的厚度。因为铁磁偏置层206被配置为生成磁偏置场，所以它消除了对永磁体的需要(以下参考图7A-7C进行描述)，并且简化了SOT-MRAM单元的芯片设计。在图1B所示的第二构型中可省略铁磁偏置层206，其中自由层104和参考层108具有水平磁化。
AFM层202(如果存在的话)被配置为将铁磁偏置层206的磁化方向固定在预定方向。例如，AFM层202可经由交换偏置将铁磁偏置层的磁化方向沿x方向固定。在一个实施方案中，AFM层202可由反铁磁材料构成。例如，AFM层202可包括IrMn。在图1B所示的第二构型中可省略AFM层202，其中自由层104和参考层108具有水平磁化。
在感测(即，读)操作期间，读电流IRD可在端子1和端子3之间流动通过隧道结101。在编程(即，写)操作期间，写电流IWR可在端子2和端子3之间流动。写电流IWR的一部分在通过下面时可向上流入(以及向下流出)非磁性自旋霍尔效应层204以引起自由层104的磁化转换。写电流不流过隧道结101到达端子1。因此，读和写电流在不同的方向上流动。
在图1A的第一构型中，由于用于AFM层202的大多数材料(诸如IrMn)的电阻率相对较高，因此当高电流密度流过铁磁偏置层206时，由于相邻存储器单元之间AFM层202的延伸区域中的写电流而引起的焦耳加热可能是有问题的。另外，期望尽可能份额的写电流流过非磁性自旋霍尔效应层204，以使穿过隧道阻挡层106的切换电流最大化。图案化封盖层210可沉积在铁磁偏置层206上以覆盖存储器单元之间的延伸区域中的大部分(如果不是全部的话)铁磁偏置层206，从而尽可能接近非磁性自旋霍尔效应层204的侧壁和铁磁偏置层206的侧壁。封盖层210可包括高导电性材料，诸如金、铜或银。
β相钨提供超过30％的自旋霍尔角(SHA)，因此是提供在其下产生切换自由层的磁化的纯自旋电流的自旋霍尔效应的最有希望的材料之一。大的自旋霍尔角是降低切换电流的重要因素，因为对于由晶体管提供给非磁性自旋霍尔效应层204的电流而言，大的自旋霍尔角产生更多的自旋电流。然而，β相钨具有热不稳定性和厚度不稳定性。例如，β相钨在退火时可容易转化(例如，重结晶)成α相钨。另外，当在典型生长条件下层厚度超过20nm时，β相钨可自发转化为α相钨。此外，钨的反应性溅射由于靶中毒而缺乏工艺再现性。虽然有β相钨的高压低功率沉积工艺可用，但该工艺产生均方根粗糙度超过3.5nm的高表面粗糙度的β相钨，使得所沉积材料性能对于薄膜应用诸如SOT磁阻单元的自旋霍尔层较差。
为了在自由层104中引起磁化变化而需要的临界切换电流JcSOT具有以下关系：
Figure BDA0002320950140000061
其中Ms是自由层104的饱和磁化，tFL是自由层104的厚度，α是阻尼常数，并且
Figure BDA0002320950140000062
由
Figure BDA0002320950140000063
给出，其中Hk⊥是自由层104的有效(界面)垂直各向异性场。根据本公开的一个方面，提供了用于β相钨层和界面层的组合的构型，其用于减小影响临界切换电流的各种参数。
根据本公开的一个方面，提供了包括β相钨层10和非磁性除尘层20(即，薄的非磁性层)的交替叠堆的非磁性自旋霍尔效应层204。在一个实施方案中，非磁性除尘层20可包括贵金属层或由贵金属层构成，诸如具有fcc或hcp单位单元结构的贵金属，例如钌、铂、铱、钯、铑、铼和/或锇层。任选的β相钨覆盖层12可形成在所述交替叠堆和自由层104之间的交替叠堆(10，20)上。覆盖层12可具有在0.5nm到1nm范围内的厚度。
在一个实施方案中，交替叠堆(10，20)包括一对β相钨层10和非磁性除尘层20的N个周期性重复，并且其中N为在5到30，诸如5到15，例如8到10范围内的整数。在这种情况下，每个β相钨层10可具有相同的第一厚度，并且每个非磁性除尘层20可具有相同的第二厚度。
在一个实施方案中，每个β相钨层10可具有不大于2nm，例如不大于1.2nm，诸如0.2nm到1.2nm，包括0.5nm到1nm的厚度，以确保在沉积工艺期间以β相沉积的钨材料保留在β相中。叠堆中β相钨层10的厚度可以彼此相同也可以彼此不同。非磁性除尘层20中的每一个可具有在0.1nm到0.3nm(诸如0.2nm到0.25nm)范围内的厚度。另选地或除此之外，每对内β相钨层10的厚度与该对内非磁性除尘层20的厚度的比率可在3到6，诸如4到5的范围内(即，1nm厚钨层与0.2nm厚除尘层的比率为5)。
如上所述，随着膜厚度增加，β相钨趋于从β相变成α相。交替叠堆(10，20)与贵金属(诸如钌或铂)的非磁性除尘层20的层合多层结构打破了交替叠堆(10，20)内β相钨材料10沿垂直于界面的z方向的物理连续性。非磁性除尘层20提供稳定毗邻β相钨层10的β相的功能。β相钨层10的厚度不超过临界厚度(诸如2nm或根据工艺条件的另一合适厚度)，高于该临界厚度就可在后续热处理期间发生转变为α相。为了使β相钨材料的体积最大化，优选薄的非磁性除尘层20。然而，过薄的非磁性除尘层20不能有效地用作保持毗邻β相钨层10的β相的除尘层。因此，从0.1nm到0.3nm的厚度范围对于非磁性除尘层20的厚度是好的折衷。β相钨层10和非磁性除尘层20的交替叠堆(10，20)因此针对在退火和图案化本公开的各种SOT磁阻存储器单元之后所采用的热处理步骤期间的相变是稳定的。
参见图2，示出了根据本公开一实施方案的第二示例性自旋轨道矩(SOT)磁阻存储器单元200，其源于图1A所示的第一示例性SOT磁阻存储器单元100，但修改了铁磁偏置层206、非磁性自旋霍尔效应层204和图案化封盖层210。
具体地讲，铁磁偏置层206形成有渐缩边缘302。渐缩边缘302可通过在铁磁偏置层206的图案化期间调节铣削角度来形成。渐缩边缘302的斜率提供额外的参数来调谐从铁磁偏置层206到自由层104的杂散场的强度。
非磁性自旋霍尔效应层204也可形成有渐缩边缘310。渐缩边缘310可通过在非磁性自旋霍尔效应层204的图案化期间调节铣削角度来形成。渐缩边缘310的斜率提供额外的参数来扩增通过直接传导通过非磁性自旋霍尔效应层204和图案化封盖层210的界面而流过非磁性自旋霍尔效应层204的写电流的份额。
封盖层210可直接接触AFM层202的顶表面的部分。铁磁偏置层206的渐缩边缘302帮助允许封盖层210尽可能靠近非磁性自旋霍尔效应层204，同时防止自由层104的侧壁上的沉积(或再沉积)。
参见图3A和图3B，示出了根据本公开一实施方案的第三示例性自旋轨道矩(SOT)磁阻存储器单元300的构型。第三示例性SOT磁阻存储器单元300的构型可源于图1A和图1B中所示的第一示例性SOT磁阻存储器单元100的构型，但在非磁性自旋霍尔效应层204上插入非磁性间隔层40和铪层60。
例如，非磁性间隔层40可直接沉积在β相钨覆盖层12的顶表面上(或者如果覆盖层12被省略的话，直接沉积在交替叠堆(10，20)的顶部上)。非磁性间隔层40优选为贵金属，并且可基本上由钌或铂构成，并且可具有在0.1nm至0.4nm范围内的厚度。铪层60可直接沉积在非磁性间隔层40的顶表面上。铪层60可基本上由铪构成，并且可具有在0.4nm至1.5nm范围内，诸如在0.5nm至1nm范围内的厚度。
在β相钨层(例如，β相钨覆盖层12或交替叠堆(10，20))和自由层104之间插入铪层60就增加了自由层104的有效(界面)垂直各向异性场，由此减少了自由层104的有效磁化
Figure BDA0002320950140000081
并且作为必然结果，降低了临界切换电流。β相钨层和铪层之间的直接接触可引发β相钨材料转化成钨材料的另一(例如，α)相。非磁性间隔层40充当防止β相钨覆盖层12转化为α相的间隔层。在一个实施方案中，磁隧道结101的自由层104可直接形成在铪层60上。
在一另选实施方案中，存储器单元300的β相钨层10和除尘层20的交替叠堆可被单个较厚的β相钨层取代。在该实施方案中，自旋霍尔效应层204可由单个β相钨层构成，并且非磁性间隔层40和铪层60形成在β相钨非磁性自旋霍尔效应层204上方。因此，交替叠堆(10，20)或铪层60中的仅一者可被包括在存储器单元300中，或者它们两者可组合地包括在存储器单元300中。
参见图4，示出了根据本公开一实施方案的第四示例性自旋轨道矩(SOT)磁阻存储器单元400，其源于图2A所示的第二示例性SOT磁阻存储器单元200，但在非磁性自旋霍尔效应层204上方插入非磁性间隔层40和铪层60。非磁性间隔层40和铪层60可与图3A和图3B所示的第三示例性SOT磁阻存储器单元300中的相同，并且提供与第三示例性SOT磁阻存储器单元300中相同的有益效果。
参见图5A和图5B，示出了根据本公开一实施方案的第五示例性自旋轨道矩(SOT)磁阻存储器单元500的构型。第五示例性SOT磁阻存储器单元500的构型源于图3A和图3B中所示的第三示例性SOT磁阻存储器单元300的构型，但将铪层60替换成包括第一铪层61、氧化铪层55和第二铪层62的层叠堆。另选地，将第三示例性自旋轨道矩(SOT)磁阻存储器单元300修改成第五示例性自旋轨道矩(SOT)磁阻存储器单元500可被视为在铪层60(其对应于第一铪层61)和自由层104之间插入附加的氧化铪层55和第二铪层62。
可通过氧化第一铪层61的表面部分来形成氧化铪层55。邻近自由层104的氧化铪层55可引发自由层104中阻尼常数α的减小，由此减小用于引发自由层104的磁化转变的临界切换电流。然而，自由层104的氧化是不期望的。可将第二氧化铪层62插置在氧化铪层55和自由层104之间，以防止自由层104氧化。磁隧道结101的自由层104可形成在第二铪层62上方以及直接在第二铪层62上。在一个实施方案中，第一铪层61可具有在0.3nm至1nm范围内，诸如在0.5nm至0.8nm范围内的厚度；氧化铪层55可具有在0.1nm至0.5nm范围内的厚度；并且第二铪层62可具有在0.3nm至1nm范围内，诸如在0.5nm至0.8nm范围内的厚度。
在一另选实施方案中，存储器单元500的β相钨层10和除尘层20的交替叠堆可被单个较厚的β相钨层取代。在该实施方案中，自旋霍尔效应层204可由单个β相钨层构成，并且非磁性间隔层40、第一铪层61、氧化铪层55和第二铪层62形成在β相钨非磁性自旋霍尔效应层204上方。因此，交替叠堆(10，20)或层(61，55，62)的叠堆中仅一者可被包括在存储器单元500中，或者它们两者可组合地包括在存储器单元500中。
参见图6，示出了根据本公开一实施方案的第六示例性自旋轨道矩(SOT)磁阻存储器单元600，其源于图4所示的第四示例性SOT磁阻存储器单元400，但将铪层60替换成包括第一铪层61、氧化铪层55和第二铪层62的层叠堆。第一铪层61、氧化铪层55和第二铪层62可与图5所示的第五示例性SOT磁阻存储器单元500中的相同，并且提供与第五示例性SOT磁阻存储器单元500中相同的有益效果。
参见图7A，示出了根据本公开一实施方案的第七示例性自旋轨道矩(SOT)磁阻存储器单元700，其源于图1A所示的第一示例性SOT磁阻存储器单元100，但将层202、204和206的组合替换成以上实施方案中所述的自旋霍尔效应层(即，SOT层)204中任意者。因此，在该实施方案中，可省略AFM层202和铁磁偏置层206。第二端子2和第三端子3可直接电连接到自旋霍尔效应层204，而不是电连接到前面实施方案的AFM层202。永磁体120可围绕存储器单元700定位以提供附加的磁偏置场HB。在平面中取向的磁偏置场与写电流Iwr组合并且平行于写电流就导致y方向上的自旋轨道矩118。自旋轨道矩118对自由层104的初始磁化施加力矩，使得磁化可例如从平行状态变化到反平行状态。自由层104和参考层108具有垂直磁各向异性，并因此具有竖直的易磁化轴。
参见图8A，示出了第七SOT磁阻存储器单元700的另选实施方案，其源于图7A中所示的第七示例性SOT磁阻存储器单元700，其中自由层104和参考层108具有平面内磁各向异性，并因此具有平面内易磁化轴。与图7A所示的结构相比，永磁体120不是必要的。
参见图7B，示出了根据本公开一实施方案的第八示例性自旋轨道矩(SOT)磁阻存储器单元800，其源于图7A所示的第七示例性SOT磁阻存储器单元700，但在非磁性自旋霍尔效应层204上方插入非磁性间隔层40和铪层60。非磁性间隔层40和铪层60可与图3A所示的第三示例性SOT磁阻存储器单元300中的相同，并且提供与第三示例性SOT磁阻存储器单元300中相同的有益效果。
在一另选实施方案中，存储器单元800的β相钨层10和除尘层20的交替叠堆可被单个较厚的β相钨层取代。在该实施方案中，自旋霍尔效应层204可由单个β相钨层构成，并且非磁性间隔层40和铪层60形成在β相钨非磁性自旋霍尔效应层204上方。因此，交替叠堆(10，20)或铪层60中的仅一者可被包括在存储器单元800中，或者它们两者可组合地包括在存储器单元800中。自由层104和参考层108具有垂直磁各向异性，并因此具有竖直的易磁化轴。
参见图8B，示出了第八SOT磁阻存储器单元800的另选实施方案，其源于图7B中所示的第八示例性SOT磁阻存储器单元800，其中自由层104和参考层108具有平面内磁各向异性，并因此具有平面内易磁化轴。与图7B的结构相比，永磁体120不是必要的。
参见图7C，示出了根据本公开一实施方案的第九示例性自旋轨道矩(SOT)磁阻存储器单元900，其源于图7B所示的第八示例性SOT磁阻存储器单元800，但将铪层60替换成包括第一铪层61、氧化铪层55和第二铪层62的层叠堆。第一铪层61、氧化铪层55和第二铪层62可与图5A所示的第五示例性SOT磁阻存储器单元500中的相同，并且提供与第五示例性SOT磁阻存储器单元500中相同的有益效果。
在一另选实施方案中，存储器单元900的β相钨层10和除尘层20的交替叠堆可被单个较厚的β相钨层取代。在该实施方案中，自旋霍尔效应层204可由单个β相钨层构成，并且非磁性间隔层40、第一铪层61、氧化铪层55和第二铪层62形成在β相钨非磁性自旋霍尔效应层204上方。因此，交替叠堆(10，20)或层(61，55，62)的叠堆中仅一者可被包括在存储器单元900中，或者它们两者可组合地包括在存储器单元900中。自由层104和参考层108具有垂直磁各向异性，并因此具有竖直的易磁化轴。
参见图8C，示出了第九SOT磁阻存储器单元900的另选实施方案，其源于图7C中所示的第九示例性SOT磁阻存储器单元900，其中自由层104和参考层108具有平面内磁各向异性，并因此具有平面内易磁化轴。与图7C的结构相比，永磁体120不是必要的。
图9A示出了来自由覆盖层12覆盖的钨层10和居间层(即，非磁性除尘层)20的三个交替叠堆的2θ扫描的X射线衍射数据。曲线710表示根据本公开一实施方案对于被封盖有1nm厚β相钨层12的包括1nm厚β相钨层10和0.2nm厚钌除尘层20的10个重复的第一样本作为2θδ的函数的散射X射线束的强度。曲线720表示根据本公开一实施方案对于被封盖有1nm厚β相钨层12的包括1nm厚β相钨层10和0.2nm厚铂除尘层20的10个重复的第二样本作为2θδ的函数的散射X射线束的强度。曲线730表示对于被封盖有1nm厚β相钨层的包括1nm厚β相钨层和0.2nm厚铪除尘层的10个重复的第三样本作为2θδ的函数的散射X射线束的强度，其被用作参考样本。β相峰在曲线710和曲线720中清晰可见。相比之下，β相峰在曲线730中不可见。在曲线730中仅α相钨峰可见。图9A中这三个2θ扫描的比较示出了β相钨层10和贵金属非磁性除尘层20(诸如钌或铂)的交替叠堆(10，20)的有效性，并且还示出了在保持薄至1nm的β相钨层的β相方面基金属诸如铪作为除尘层材料的无效性。
图9B示出了根据本公开一实施方案的β相钨层10和包括钌或铂的非磁性除尘层20的交替叠堆(10，20)在退火之前和之后的电阻率测量数据。β相钨具有比α相钨更高的电阻率。曲线810对应于在被封盖有1nm厚β相钨覆盖层的包括厚度由x轴表示(分别为1nm、1.5nm和2nm)的β相钨层10和0.2nm厚钌除尘层20的十个重复的第一样本上膜沉积之后的一组电阻率测量。曲线820对应于在280摄氏度退火5小时之后第一样品上的一组电阻率测量。曲线830对应于在被封盖有1nm厚β相钨覆盖层的包括厚度由x轴表示(分别为1nm、1.5nm和2nm)的β相钨层10和0.2nm厚铂除尘层20的十个重复的第二样本上膜沉积之后的一组电阻率测量。曲线840对应于在280摄氏度退火5小时之后第二样品上的一组电阻率测量。
在β钨层厚度为1.5nm或2nm的样品上观察到退火后电阻率降低，而在β钨层厚度为1nm的样品中电阻率不改变。在β钨层厚度为1.5nm或2nm的样品中的此类电阻率改变被认为反映由退火引起的钨材料从β相到α相的相变。因此，限制β相钨层10的厚度具有防止在退火条件下β相钨材料相变成α相钨材料的有益效果。据信，β相钨层10不超过1.2nm，诸如0.8至1nm的厚度为实际的磁阻存储器器件制造提供合适的温度稳定性。
图10根据本公开一实施方案示出了作为居间铪层60的厚度的函数的自由层104的有效磁化
Figure BDA0002320950140000121
曲线910示出了包括交替叠堆(10，20)的样本的自由层104的有效平面外磁刚度
Figure BDA0002320950140000122
所述交替叠堆包括被封盖有1nm厚β相钨覆盖层12、然后有0.2nm厚钌层40和厚度对应于x坐标(即，分别为0.6nm、0.8nm、和1nm)的铪层60的一对1nm厚β相钨层10和2nm厚钌除尘层20的八个重复。曲线920示出了包括交替叠堆(10，20)的样本的自由层104的有效磁化
Figure BDA0002320950140000123
所述交替叠堆包括被封盖有1nm厚β相钨覆盖层12、然后有0.2nm厚铂层40和厚度对应于x坐标(即，分别为0.6nm、0.8nm、和1nm)的铪层60的一对1nm厚β相钨层10和2nm厚铂除尘层20的八个重复。自由层104的值随铪层60的厚度而减小，示出了铪层在降低临界切换电流方面的有效性。
图11至图13分别示出了在第一、第二和第三示例性膜上铁磁共振测量期间作为频率的函数的γΔH/2的依赖性。在图11中表征的第一示例性膜根据本公开一实施方案包括具有1nm厚β相钨层和0.2nm厚钌层的单元的8个重复、以及1nm厚β相钨覆盖层。在图12中表征的第二示例性膜根据本公开一实施方案包括具有1.5nm厚β相钨层和0.2nm厚钌层的单元的5个重复、1nm厚β相钨覆盖层、0.2nm厚钌层、和1nm厚铪层。在图13中表征的第三示例性膜根据本公开一实施方案包括具有1.5nm厚β相钨层和0.2nm厚钌层的单元的5个重复、1nm厚β相钨覆盖层、0.2nm厚钌层、0.5nm厚第一铪层、氧化铪层、和0.5nm厚铪层。因此，图11的第一样本表示第一、第二和第七示例性SOT磁阻存储器单元(100，200，700)的构型，图12的第二样本表示第三、第四和第八示例性SOT磁阻存储器单元(300，400，800)的构型，并且第三样本表示本公开的第五、第六和第九示例性SOT磁阻存储器单元(500，600，900)的构型。
在图11至图13中，拟合线的斜率表示阻尼常数α。对于第一、第二和第三样本，阻尼常数α的值分别为0.013、0.0107和0.007。虽然阻尼常数α提供优于现有技术器件的改善，但第二样本中阻尼常数α相对于第一样本中阻尼常数α的减小表示在减小临界切换电流方面的附加改进。此外，第三样本中阻尼常数α相对于第二样本中阻尼常数α的减小表示在减小临界切换电流方面的进一步改进。
本公开的自旋轨道矩存储器单元可被布置在随机可访问构型中。根据本公开的一个实施方案，提供了自旋轨道矩磁阻随机存取存储器(SOT MRAM)单元。SOT MRAM可包括：磁隧道结101，其包括主要具有两个双稳磁化方向的自由层104、具有固定磁化方向的参考层108、以及位于自由层104和参考层108之间的隧道阻挡层106。SOT MRAM单元还包含非磁性自旋霍尔效应层204。在一个实施方案中，自旋霍尔效应层204包括β相钨层10和贵金属非磁性除尘层20的交替叠堆。在另一实施方案中，除了交替叠堆(10，20)之外或代替交替叠堆(10，20)，铪层(60或61)位于非磁性自旋霍尔效应层204和自由层104之间。
在一个实施方案中，自由层104位于隧道阻挡层106和非磁性自旋霍尔效应层204之间。在一个实施方案中，非磁性除尘层20包括钌层或铂层，并且隧道阻挡层106包括MgO层。
在一个实施方案中，每个β相钨层10具有在0.2nm至1.2nm范围内的厚度；并且每个非磁性除尘层20具有在0.1nm至0.3nm范围内的厚度。在一个实施方案中，交替叠堆包括一对β相钨层10和非磁性除尘层20的N个周期性重复，并且N为在5到30范围内的整数。在一个实施方案中，所述对内β相钨层10的厚度与所述对内非磁性除尘层20的厚度的比率在3至6的范围内。
在一个实施方案中，SOT MRAM单元还可包括位于磁性隧道结101的自由层104和非磁性自旋霍尔效应层204之间的第一铪层(60或61)。在一个实施方案中，SOT MRAM单元还包括位于第一铪层(60或61)和非磁性自旋霍尔效应层204之间的非磁性间隔层40。非磁性间隔层40可接触第一铪层(60或61)。在一个实施方案中，第一铪层(60或61)具有在0.4nm至1.5nm范围内的厚度，并且非磁性间隔层40具有在0.1nm至0.4nm范围内的厚度。
在一个实施方案中，SOT MRAM单元还包括位于磁隧道结101的自由层104和第一铪层61之间的氧化铪层55。在一个实施方案中，SOT MRAM单元还包括位于磁隧道结101的自由层104和氧化铪层55之间的第二铪层62。在一个实施方案中，第一铪层61具有在0.3nm至1nm范围内的厚度；氧化铪层55具有在0.1nm至0.5nm范围内的厚度；并且第二铪层62具有在0.3nm至1nm范围内的厚度。
如上所述，每个SOT MRAM单元(100至900)为三端子器件，其包括电连接到位于磁隧道结101的参考层侧108上的硬磁层112的第一端子1、直接或间接地电连接到非磁性自旋霍尔效应层204的第一端的第二端子2、以及直接或间接地电连接到非磁性自旋霍尔效应层204的第二端的第三端子3。SOT MRAM单元被配置为生成在感测操作期间通过隧道结101在第一端子1和第三端子3之间流动的读电流。SOT MRAM单元也被配置为生成在编程操作期间在第二端子2和第三端子3之间流动的写电流，使得写电流不流过隧道结101，并且使得读和写电流在相应的感测和编程操作期间在不同的方向流动。
在一个实施方案中，SOT MRAM单元(100，200，300，400，500，600)还包括被配置为经由反常霍尔效应来提供自旋轨道矩并且在自由层104上提供磁偏置场以实现确定性切换的铁磁偏置层206、以及邻近铁磁偏置层206定位并被配置为将铁磁偏置层206的磁化方向固定在预定方向的反铁磁(AFM)层202。在这些实施方案中，第二端子2电连接到AFM层202的第一端，并且第三端子3电连接到AFM层202的第二端，使得第二和第三端子(2，3)间接地电连接到非磁性自旋霍尔效应层204的相应的第一和第二端。
在另一实施方案中，SOT MRAM单元(700，800，900)包括邻近隧道结101定位的至少一个永磁体120，并且省略层202和206。在这些实施方案中，第二和第三端子(2，3)直接电连接到非磁性自旋霍尔效应层204的相应的第一和第二端。
本公开的各种SOT MRAM单元通过非磁性自旋霍尔效应层204和/或非磁性自旋霍尔效应层204和自由层104之间的居间层的交替叠堆提供非限制性优点。具有β相钨层10和非磁性除尘层20之间厚度比的严格控制的层合多层结构确保具有高自旋霍尔角的热稳定β相钨材料，这是铂的自旋霍尔角的三倍。在非磁性自旋霍尔效应层204和自由层104之间插入铪层增加了界面垂直各向异性，并因此减小了平面外刚度场。所述减少可大约为约28％。此外，阻尼常数α可通过插入氧化铪层55而被减小。0.0070的阻尼常数αδ为采用铂用于非磁性自旋霍尔效应层204的现有技术器件的最低阻尼常数的约25％。据信，本公开的各种特征的组合可提供仅为采用铂自旋霍尔效应层204的现有技术SOT存储器单元的临界切换电流的20％的临界切换电流。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (20)

1.一种自旋轨道矩磁阻随机存取存储器(SOT MRAM)单元，包括：
磁隧道结，所述磁隧道结包括具有两个双稳磁化方向的自由层、具有固定磁化方向的参考磁性层、以及位于所述自由层和所述参考层之间的隧道阻挡层；和非磁性自旋霍尔效应层，所述非磁性自旋霍尔效应层包括β相钨层和贵金属非磁性除尘层的交替叠堆。
2.根据权利要求1所述的SOT MRAM单元，其中：
所述自由层位于所述隧道阻挡层和所述非磁性自旋霍尔效应层之间；并且所述非磁性除尘层包括钌、铂、铱、钯、铑、铼或锇层。
3.根据权利要求2所述的SOT MRAM单元，其中：
所述隧道阻挡层包括MgO层；
所述β相钨层中的每一个具有在0.2nm至1.2nm范围内的厚度；并且
所述非磁性除尘层中的每一个具有在0.1nm至0.3nm范围内的厚度。
4.根据权利要求2所述的SOT MRAM单元，其中所述交替叠堆包括一对所述β相钨层和所述非磁性除尘层的N个周期性重复，并且其中N为在5至30范围内的整数。
5.根据权利要求4所述的SOT MRAM单元，其中所述β相钨层的厚度与所述非磁性除尘层的厚度的比率在3至6的范围内。
6.根据权利要求1所述的SOT MRAM单元，还包括位于所述非磁性自旋霍尔效应层和所述自由层之间的第一铪层。
7.根据权利要求6所述的SOT MRAM单元，还包括非磁性间隔层，所述非磁性间隔层位于所述第一铪层和所述非磁性自旋霍尔效应层之间并且包括选自钌和铂的材料，其中所述非磁性间隔层接触所述第一铪层。
8.根据权利要求6所述的SOT MRAM单元，还包括位于所述第一铪层和所述自由层之间的氧化铪层、以及位于所述氧化铪层和所述自由层之间的第二铪层。
9.根据权利要求1所述的SOT MRAM单元，其中：
所述SOT MRAM单元是三端子器件，包括电连接到位于所述磁隧道结的参考层侧上的硬磁层的第一端子、直接或间接地电连接到所述非磁性自旋霍尔效应层的第一端的第二端子、以及直接或间接地电连接到所述非磁性自旋霍尔效应层的第二端的第三端子；
所述SOT MRAM单元被配置为在感测操作期间生成通过隧道结在所述第一端子和所述第三端子之间流动的读电流；并且
所述SOT MRAM单元被配置为在编程操作期间生成在所述第二端子和所述第三端子之间流动的写电流，使得所述写电流不流过所述隧道结，并且使得所述读电流和所述写电流在相应的感测操作和编程操作期间在不同的方向流动。
10.根据权利要求9所述的SOT MRAM单元，还包括：
铁磁偏置层，所述铁磁偏置层被配置为经由反常霍尔效应提供自旋轨道矩以及在所述自由层上提供磁偏置场以实现确定性切换；和
反铁磁(AFM)层，所述反铁磁层邻近所述铁磁偏置层定位并且被配置为将所述铁磁偏置层的磁化方向固定在预定方向，
其中所述第二端子电连接到所述AFM层的第一端，并且所述第三端子电连接到所述AFM层的第二端，使得所述第二端子和所述第三端子间接地电连接到所述非磁性自旋霍尔效应层的相应的第一端和第二端。
11.根据权利要求9所述的SOT MRAM单元，还包括邻近所述磁隧道结定位的至少一个永磁体，其中所述第二端子和所述第三端子直接电连接到所述非磁性自旋霍尔效应层的相应的第一端和第二端。
12.一种自旋轨道矩磁阻随机存取存储器(SOT MRAM)单元，包括：
磁隧道结，所述磁隧道结包括具有两个双稳磁化方向的自由层、具有固定磁化方向的参考磁性层、以及位于所述自由层和所述参考层之间的隧道阻挡层；
非磁性自旋霍尔效应层；和第一铪层，所述第一铪层位于所述非磁性自旋霍尔效应层与所述自由层之间。
13.根据权利要求12所述的SOT MRAM单元，其中：
所述自由层位于所述隧道阻挡层和所述非磁性自旋霍尔效应层之间；
所述非磁性自旋霍尔效应层包括至少一个β相钨层；并且所述隧道阻挡层包括MgO层。
14.根据权利要求12所述的SOT MRAM单元，其中：
所述非磁性自旋霍尔效应层包括β相钨层与钌、铂、铱、钯、铑、铼或锇非磁性除尘层的交替叠堆；
所述β相钨层中的每一个具有在0.2nm至1.2nm范围内的厚度；并且所述非磁性除尘层中的每一个具有在0.1nm至0.3nm范围内的厚度。
15.根据权利要求14所述的SOT MRAM单元，其中：
所述交替叠堆包括一对所述β相钨层和所述非磁性除尘层的N个周期性重复，并且其中N为在5至30范围内的整数；并且所述β相钨层的厚度与所述非磁性除尘层的厚度的比率在3至6的范围内。
16.根据权利要求12所述的SOT MRAM单元，还包括非磁性间隔层，所述非磁性间隔层位于所述第一铪层和所述非磁性自旋霍尔效应层之间并且包括选自钌和铂的材料，其中所述非磁性间隔层接触所述第一铪层。
17.根据权利要求16所述的SOT MRAM单元，还包括位于所述第一铪层和所述自由层之间的氧化铪层、以及位于所述氧化铪层和所述自由层之间的第二铪层。
18.根据权利要求12所述的SOT MRAM单元，其中：
所述SOT MRAM单元是三端子器件，包括电连接到位于所述磁隧道结的参考层侧上的硬磁层的第一端子、直接或间接地电连接到所述非磁性自旋霍尔效应层的第一端的第二端子、以及直接或间接地电连接到所述非磁性自旋霍尔效应层的第二端的第三端子；
所述SOT MRAM单元被配置为在感测操作期间生成通过隧道结在所述第一端子和所述第三端子之间流动的读电流；并且
所述SOT MRAM单元被配置为在编程操作期间生成在所述第二端子和所述第三端子之间流动的写电流，使得所述写电流不流过所述隧道结，并且使得所述读电流和所述写电流在相应的感测操作和编程操作期间在不同的方向流动。
19.根据权利要求18所述的SOT MRAM单元，还包括：
铁磁偏置层，所述铁磁偏置层被配置为经由反常霍尔效应提供自旋轨道矩以及在所述自由层上提供磁偏置场以实现确定性切换；和反铁磁(AFM)层，所述反铁磁层邻近所述铁磁偏置层定位并且被配置为将所述铁磁偏置层的磁化方向固定在预定方向，
其中所述第二端子电连接到所述AFM层的第一端，并且所述第三端子电连接到所述AFM层的第二端，使得所述第二端子和所述第三端子间接地电连接到所述非磁性自旋霍尔效应层的相应的第一端和第二端。
20.根据权利要求18所述的SOT MRAM单元，还包括邻近所述磁隧道结定位的至少一个永磁体，其中所述第二端子和所述第三端子直接电连接到所述非磁性自旋霍尔效应层的相应的第一端和第二端。
CN201880040353.0A 2017-09-12 2018-05-30 自旋轨道矩磁阻随机存取存储器 Active CN110753963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/701,761 US10229723B1 (en) 2017-09-12 2017-09-12 Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
US15/701,761 2017-09-12
PCT/US2018/035136 WO2019055074A1 (en) 2017-09-12 2018-05-30 SPIN ORBIT MAGNETORESISTIVE LIVE MEMORY THAT CONTAINS A SPIN HALL COMPOSITE LAYER COMPRISING TUNGSTEN IN BETA PHASE

Publications (2)

Publication Number Publication Date
CN110753963A true CN110753963A (zh) 2020-02-04
CN110753963B CN110753963B (zh) 2023-05-23

Family

ID=62683476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040353.0A Active CN110753963B (zh) 2017-09-12 2018-05-30 自旋轨道矩磁阻随机存取存储器

Country Status (4)

Country Link
US (1) US10229723B1 (zh)
EP (1) EP3635720B1 (zh)
CN (1) CN110753963B (zh)
WO (1) WO2019055074A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490156A (zh) * 2020-04-21 2020-08-04 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
CN112018231A (zh) * 2020-09-08 2020-12-01 中国科学院微电子研究所 一种振荡器及其制造方法
CN113299821A (zh) * 2020-05-12 2021-08-24 台湾积体电路制造股份有限公司 磁存储器件
CN112018231B (zh) * 2020-09-08 2024-07-12 中国科学院微电子研究所 一种振荡器及其制造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US9583187B2 (en) * 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
CN108292703B (zh) 2015-11-27 2022-03-29 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
US11925123B2 (en) 2018-01-10 2024-03-05 Tdk Corporation Spin-orbit torque type magnetization rotational element, spin-orbit torque type magnetoresistance effect element, and magnetic memory
JP6743986B2 (ja) * 2018-01-10 2020-08-19 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10374148B1 (en) 2018-02-08 2019-08-06 Sandisk Technologies Llc Multi-resistance MRAM
US10381548B1 (en) * 2018-02-08 2019-08-13 Sandisk Technologies Llc Multi-resistance MRAM
FR3077917B1 (fr) * 2018-02-15 2022-02-04 Commissariat Energie Atomique Empilement magnetique, jonction tunnel, point memoire et capteur comportant un tel empilement
CN108538328B (zh) * 2018-03-07 2021-11-02 北京航空航天大学 一种磁性存储器的数据写入方法
US11309334B2 (en) * 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11031435B2 (en) 2019-06-17 2021-06-08 Western Digital Technologies, Inc. Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US10891999B1 (en) 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US10789977B1 (en) 2019-06-26 2020-09-29 Western Digital Technologies, Inc. Spin orbital torque via spin hall effect based energy assisted magnetic recording
CN112310274A (zh) * 2019-07-31 2021-02-02 中电海康集团有限公司 自旋轨道矩磁性存储单元及其制备方法
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
JP7478429B2 (ja) 2019-10-03 2024-05-07 国立大学法人京都大学 磁気メモリ素子
US10964748B1 (en) 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11075334B2 (en) 2019-11-22 2021-07-27 International Business Machines Corporation Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11251362B2 (en) 2020-02-18 2022-02-15 International Business Machines Corporation Stacked spin-orbit-torque magnetoresistive random-access memory
WO2021258346A1 (zh) * 2020-06-24 2021-12-30 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器
US11443790B2 (en) 2020-07-31 2022-09-13 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11176981B1 (en) 2020-07-31 2021-11-16 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11217289B1 (en) 2020-07-31 2022-01-04 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11417379B2 (en) 2020-10-27 2022-08-16 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11349066B2 (en) 2020-10-27 2022-05-31 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11411170B2 (en) 2020-10-27 2022-08-09 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11706999B2 (en) * 2021-01-13 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11961544B2 (en) * 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
CN113707804B (zh) * 2021-08-27 2023-12-15 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390609A (zh) * 2015-12-01 2016-03-09 中电海康集团有限公司 一种自旋霍尔效应辅助的磁性随机存储器
US20160240771A1 (en) * 2015-02-13 2016-08-18 Inston Inc. Systems and Methods for Implementing Robust Magnetoelectric Junctions
WO2016209226A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Metallic spin super lattice for logic and memory devices
US20170125078A1 (en) * 2015-10-29 2017-05-04 HGST Netherlands B.V. Three Terminal Spin Orbit Torque Memory Cell with In-Stack MAGNETIC LAYER THAT PROVIDES Magnetic Bias Field AND SPIN ORBIT TORQUE VIA Anomalous Hall Effect
CN106688118A (zh) * 2014-08-05 2017-05-17 英特尔公司 用于提高磁性隧道结的界面各向异性的配置和技术
US20170148848A1 (en) * 2015-11-24 2017-05-25 Sung-Min Ahn Magnetoresistive random access memory devices and methods of manufacturing the same
CN106910820A (zh) * 2015-12-16 2017-06-30 西部数据科技股份有限公司 用于改善的切换效率的自旋轨道转矩位设计

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982660B1 (ko) 2008-08-01 2010-09-17 한국과학기술연구원 스핀 홀 효과를 이용한 자기메모리셀 판독 방법 및자기메모리 장치
US9281467B2 (en) 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
KR102023626B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US8889433B2 (en) 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US20160300999A1 (en) 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
US20170117027A1 (en) 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
US9768229B2 (en) 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
US10333058B2 (en) * 2016-03-17 2019-06-25 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688118A (zh) * 2014-08-05 2017-05-17 英特尔公司 用于提高磁性隧道结的界面各向异性的配置和技术
US20170200884A1 (en) * 2014-08-05 2017-07-13 Intel Corporation Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions
US20160240771A1 (en) * 2015-02-13 2016-08-18 Inston Inc. Systems and Methods for Implementing Robust Magnetoelectric Junctions
WO2016209226A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Metallic spin super lattice for logic and memory devices
US20170125078A1 (en) * 2015-10-29 2017-05-04 HGST Netherlands B.V. Three Terminal Spin Orbit Torque Memory Cell with In-Stack MAGNETIC LAYER THAT PROVIDES Magnetic Bias Field AND SPIN ORBIT TORQUE VIA Anomalous Hall Effect
US20170148848A1 (en) * 2015-11-24 2017-05-25 Sung-Min Ahn Magnetoresistive random access memory devices and methods of manufacturing the same
CN105390609A (zh) * 2015-12-01 2016-03-09 中电海康集团有限公司 一种自旋霍尔效应辅助的磁性随机存储器
CN106910820A (zh) * 2015-12-16 2017-06-30 西部数据科技股份有限公司 用于改善的切换效率的自旋轨道转矩位设计

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490156A (zh) * 2020-04-21 2020-08-04 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
CN113299821A (zh) * 2020-05-12 2021-08-24 台湾积体电路制造股份有限公司 磁存储器件
CN112018231A (zh) * 2020-09-08 2020-12-01 中国科学院微电子研究所 一种振荡器及其制造方法
CN112018231B (zh) * 2020-09-08 2024-07-12 中国科学院微电子研究所 一种振荡器及其制造方法

Also Published As

Publication number Publication date
EP3635720A1 (en) 2020-04-15
US10229723B1 (en) 2019-03-12
US20190080738A1 (en) 2019-03-14
WO2019055074A1 (en) 2019-03-21
CN110753963B (zh) 2023-05-23
EP3635720B1 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
CN110753963B (zh) 自旋轨道矩磁阻随机存取存储器
JP6933683B2 (ja) 磁気抵抗ランダムアクセスメモリの製造方法
US10290337B2 (en) Three terminal SOT memory cell with anomalous hall effect
KR101312900B1 (ko) 기억 소자 및 메모리
JP5425213B2 (ja) 円筒状バリアを有する磁気メモリセル
US11569439B2 (en) Double spin filter tunnel junction
JP6195974B2 (ja) 高安定スピントロニクスメモリ
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
US9461243B2 (en) STT-MRAM and method of manufacturing the same
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
US11527707B2 (en) In-situ annealing and etch back steps to improve exchange stiffness in cobalt iron boride based perpendicular magnetic anisotropy free layers
US10483459B2 (en) Magnetic memory
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US8836000B1 (en) Bottom-type perpendicular magnetic tunnel junction (pMTJ) element with thermally stable amorphous blocking layers
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
TW202034324A (zh) 磁性記憶裝置及形成方法
CN114730833A (zh) 包含尖晶石的磁性隧道结及其制造方法
KR20180025496A (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant