JP6933683B2 - 磁気抵抗ランダムアクセスメモリの製造方法 - Google Patents
磁気抵抗ランダムアクセスメモリの製造方法 Download PDFInfo
- Publication number
- JP6933683B2 JP6933683B2 JP2019075878A JP2019075878A JP6933683B2 JP 6933683 B2 JP6933683 B2 JP 6933683B2 JP 2019075878 A JP2019075878 A JP 2019075878A JP 2019075878 A JP2019075878 A JP 2019075878A JP 6933683 B2 JP6933683 B2 JP 6933683B2
- Authority
- JP
- Japan
- Prior art keywords
- reed
- lead
- layer
- sot
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
104 メモリセル
106 トランジスタ
108 基準層
110 障壁層
112 自由層
202 第1部分
204 第2部分
302 第1部分
304 第2部分
406 層
407 層
408 層
409 層
410 障壁層
411 層
412 層
413 層
414 層
415 層
416 層
417 層
418 層
426 基準層
428 障壁層
430 自由層
438 部分
446 リード
510 リード
512 第1部分
514 第2部分
604 リード
606 第1部分
608 第2部分
Claims (12)
- 磁気抵抗ランダムアクセスメモリの製造方法であって、
メモリセルを含む構造上にリード材料を堆積する工程と、
前記リード材料にリードパターンを転写する工程と、を有し、
前記転写する工程は、
少なくとも前記メモリセルの幅を有する前記メモリセルに結合するリードの第1の部分を形成する工程と、
前記リードの前記第1の部分の幅とは異なる幅を有する前記リードの第2部分を形成する工程と、を有し、
さらに、パッドを含む基板上に複数の材料の層を形成する工程であって、前記材料は、第1のスピン軌道トルク(SOT)材料と、第1の強磁性材料と、障壁材料と、第2の強磁性材料とを含み、
前記パッド上に前記メモリセルを形成し、前記メモリセルは、前記第1の強磁性材料に対応する自由層上の前記第1のSOT材料に対応する第1のSOT層と、前記障壁材料に対応する障壁層と、前記第2の強磁性材料に対応する基準層とを有し、
前記構造の表面上に誘電体材料を堆積し、
前記構造の表面上に前記メモリセルの前記第1のSOT層を露出させ、
前記リード材料を堆積する工程は、露出された前記第1のSOT層を含む前記構造の表面上に第2のSOT材料を堆積する工程を有し、
前記リードパターンは、前記第2のSOT材料に転写され、前記転写は、前記メモリセル及び前記パッド上の前記リードの前記第1の部分を形成する
する製造方法。 - さらに、前記メモリセルの磁気トンネル接合(MTJ)を製造する工程を有し、
前記製造する工程は、
基板上に基準層を形成し、
前記基準層上に障壁層を堆積し、
前記障壁層上に自由層を堆積する工程を含む、
請求項1に記載の製造方法。 - 前記リード材料は、スピン軌道トルク(SOT)材料を含み、
前記リード材料を堆積する工程は、前記SOT材料が前記MTJの前記自由層に結合するように前記MTJ上に前記SOT材料を堆積する工程を含む
請求項2に記載の製造方法。 - メモリを製造する方法であって、
1つのメモリ構造の表面上に第1のリード材料を堆積し、前記第1のリード材料は、前記メモリ構造の1つのメモリセルのスピン軌道トルク(SOT)材料層上に堆積され、
前記第1のリード材料をパターニングして、前記メモリセルに結合されるリードを形成し、
前記パターニングは、
前記メモリセルの前記SOT材料層上に堆積された前記第1のリード材料の部分を保持し、前記保持された部分は、前記リードの第1の部分を含み、
前記第1の部分から離れて、前記リードの少なくとも1以上の第2の部分を形成し、前記少なくとも1以上の第2の部分は前記第1の部分に結合され、前記第1のリード材料とは異なる第2のリード材料を含む
メモリの製造方法。 - 前記第1のリード材料をパターニングする工程は、さらに、
前記第1のリード材料上にレジストパターンを堆積し、前記レジストパターンは、前記リードの第1の部分を覆うとともに、前記第1のリード材料の第2の部分を露出され、
前記レジストパターンの堆積に応じて前記表面にドーパントをドーピングし、前記ドーピングは、前記レジストパターンによって露出された前記第1のリード材料の前記第2の部分から前記リードの前記第2の部分を形成する工程を含む
請求項4に記載の製造方法。 - 前記第1のリード材料の堆積は前記表面上の複数のリードストリップの形成を含み、各リードストリップは、対応するメモリセルの磁気トンネル接合(MTJ)を覆い、
前記第1のリード材料のパターンニングは、前記リードストリップから複数のリードを形成する工程を含み、
前記パターニングは、さらに、
前記対応するMTJ構造上に堆積される各リードストリップの部分を保持し、各リードストリップの保持部分は、前記リードストリップから形成される各リードの第1の部分を有し、
各リードの複数の第2の部分を形成し、各第2の部分は、前記第1のリード材料の少なくとも1以上の保持された部分であり、各リードは、少なくとも1以上の第1の部分と、前記第1の部分とは異なる少なくとも1以上の第2の部分とを有している、
請求項5に記載の製造方法。 - 前記第1のリード材料を堆積する工程は、さらに、
前記表面上に、複数のリードストリップを第1の方向に形成する工程を含み、
前記第1のリード材料をパターニングする工程は、さらに、
前記第1の方向と異なる第2の方向に、前記表面上にレジストストリップを堆積し、前記レジストストリップは、前記対応するMTJ構造上に堆積された前記リードストリップの部分を覆い、
前記レジストストリップの堆積に応じて前記表面にドーピングを行い、前記ドーピングは、前記レジストストリップによって露出された前記リードストリップの部分から各リードの複数の第2の部分を形成する工程を含む、
請求項6に記載の製造方法。 - 前記第1のリード材料は、Pt、Ta、W、Hf、Ir、CuBi、CuIr、及びAuWからなる群から選択される少なくとも1の材料を含む、
請求項4に記載の製造方法。 - 前記第2のリード材料は、少なくとも銅とアルミニウムのいずれか一方と、Pt、Ta、W、Hf、Ir、CuBi、CuIr、及びAuWからなる群から選択される少なくとも1の材料がドーパントとしてドーピングされた材料と、を含む、
請求項4に記載の製造方法。 - 前記リードの少なくとも1の前記第2のリード材料を形成する工程は、
前記表面上に前記第1のリード材料を堆積することに応じて前記リードの前記第1の部分の上にフォトレジスト材料を堆積し、
前記フォトレジスト材料の堆積に応じて前記表面にドーピングを行うことを含む
請求項4に記載の製造方法。 - 前記第1のリード材料は、Pt、Ta、W、Hf、Ir、CuBi、CuIr、及びAuWからなる群から選択される少なくとも1の材料を含み、
前記第2のリード材料は、ドーパントとしてドープされた、Pt、Ta、W、Hf、Ir、CuBi、CuIr、及びAuWからなる群から選択される少なくとも1を含む
請求項4に記載の製造方法。 - 前記リードの少なくとも1以上の第2の部分を形成する工程は、
前記リードの前記第1の部分の幅よりも大きな幅を有する少なくとも1以上の第2の部分を形成する工程を含む
請求項4に記載の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/920,853 | 2015-10-22 | ||
US14/920,853 US9768229B2 (en) | 2015-10-22 | 2015-10-22 | Bottom pinned SOT-MRAM bit structure and method of fabrication |
JP2016206739A JP6805419B2 (ja) | 2015-10-22 | 2016-10-21 | 下部固定sot−mramビット構造及び製造の方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206739A Division JP6805419B2 (ja) | 2015-10-22 | 2016-10-21 | 下部固定sot−mramビット構造及び製造の方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019114816A JP2019114816A (ja) | 2019-07-11 |
JP6933683B2 true JP6933683B2 (ja) | 2021-09-08 |
Family
ID=58490278
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206739A Active JP6805419B2 (ja) | 2015-10-22 | 2016-10-21 | 下部固定sot−mramビット構造及び製造の方法 |
JP2019075878A Active JP6933683B2 (ja) | 2015-10-22 | 2019-04-11 | 磁気抵抗ランダムアクセスメモリの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206739A Active JP6805419B2 (ja) | 2015-10-22 | 2016-10-21 | 下部固定sot−mramビット構造及び製造の方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9768229B2 (ja) |
JP (2) | JP6805419B2 (ja) |
KR (1) | KR101981374B1 (ja) |
CN (3) | CN117198352A (ja) |
DE (1) | DE102016012588A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768229B2 (en) * | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
US10586916B2 (en) | 2015-11-27 | 2020-03-10 | Tdk Corporation | Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory |
US10686127B2 (en) * | 2016-03-28 | 2020-06-16 | National University Of Singapore | Antiferromagnet and heavy metal multilayer magnetic systems for switching magnetization using spin-orbit torque |
US10217522B2 (en) * | 2016-05-23 | 2019-02-26 | Regents Of The University Of Minnesota | Fast magnetoelectric device based on current-driven domain wall propagation |
JP6271653B1 (ja) | 2016-08-04 | 2018-01-31 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP6275806B1 (ja) | 2016-12-02 | 2018-02-07 | 株式会社東芝 | 磁気記憶装置 |
US10170518B2 (en) * | 2017-05-30 | 2019-01-01 | Samsung Electronics Co., Ltd. | Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications |
US10229723B1 (en) | 2017-09-12 | 2019-03-12 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten |
JP6581634B2 (ja) * | 2017-09-20 | 2019-09-25 | 株式会社東芝 | 磁気記憶装置 |
US10714679B2 (en) * | 2018-02-08 | 2020-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMP stop layer and sacrifice layer for high yield small size MRAM devices |
KR102079346B1 (ko) | 2018-05-25 | 2020-04-08 | 고려대학교 산학협력단 | 에쓰오티 엠램 및 그 데이터 쓰기방법 |
US10553783B2 (en) | 2018-06-29 | 2020-02-04 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof |
US10381551B1 (en) | 2018-06-29 | 2019-08-13 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof |
KR102572158B1 (ko) | 2018-09-12 | 2023-08-30 | 삼성전자주식회사 | 자기 기억 소자 |
US11165012B2 (en) | 2018-10-29 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic device and magnetic random access memory |
JP2020072199A (ja) | 2018-10-31 | 2020-05-07 | Tdk株式会社 | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ |
KR20200054389A (ko) | 2018-11-09 | 2020-05-20 | 삼성전자주식회사 | 자기 기억 소자 |
US11069853B2 (en) | 2018-11-19 | 2021-07-20 | Applied Materials, Inc. | Methods for forming structures for MRAM applications |
US10756259B2 (en) * | 2018-11-20 | 2020-08-25 | Applied Materials, Inc. | Spin orbit torque MRAM and manufacture thereof |
US10600465B1 (en) | 2018-12-17 | 2020-03-24 | Spin Memory, Inc. | Spin-orbit torque (SOT) magnetic memory with voltage or current assisted switching |
US10930843B2 (en) * | 2018-12-17 | 2021-02-23 | Spin Memory, Inc. | Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory |
US10658021B1 (en) | 2018-12-17 | 2020-05-19 | Spin Memory, Inc. | Scalable spin-orbit torque (SOT) magnetic memory |
WO2020150451A1 (en) * | 2019-01-18 | 2020-07-23 | Everspin Technologies, Inc. | Magnetoresistive stack/structure and methods therefor |
CN109873076A (zh) * | 2019-01-28 | 2019-06-11 | 北京航空航天大学 | 一种提高sot-mram集成度的方法 |
US10832750B2 (en) * | 2019-02-22 | 2020-11-10 | Sandisk Technologies Llc | Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin |
JP6973679B2 (ja) * | 2019-04-08 | 2021-12-01 | Tdk株式会社 | 磁性素子、磁気メモリ、リザボア素子、認識機及び磁性素子の製造方法 |
US11271035B2 (en) | 2019-05-02 | 2022-03-08 | Western Digital Technologies, Inc. | Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same |
KR102657583B1 (ko) | 2019-07-19 | 2024-04-15 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
US11069390B2 (en) * | 2019-09-06 | 2021-07-20 | Wisconsin Alumni Research Foundation | Spin-orbit torque magnetoresistive random access memory with magnetic field-free current-induced perpendicular magnetization reversal |
US11075334B2 (en) | 2019-11-22 | 2021-07-27 | International Business Machines Corporation | Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode |
US11251362B2 (en) | 2020-02-18 | 2022-02-15 | International Business Machines Corporation | Stacked spin-orbit-torque magnetoresistive random-access memory |
JP7330360B2 (ja) * | 2020-02-19 | 2023-08-21 | 長江存儲科技有限責任公司 | 磁気メモリ構造およびデバイス |
CN113451355B (zh) * | 2020-12-10 | 2023-04-18 | 北京航空航天大学 | 基于自旋轨道矩的磁性存储器件 |
US11961544B2 (en) | 2021-05-27 | 2024-04-16 | International Business Machines Corporation | Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line |
US11729996B2 (en) | 2021-07-30 | 2023-08-15 | International Business Machines Corporation | High retention eMRAM using VCMA-assisted writing |
CN113611793B (zh) * | 2021-08-03 | 2023-10-03 | 致真存储(北京)科技有限公司 | 一种磁性随机存储器 |
US11915734B2 (en) | 2021-08-13 | 2024-02-27 | International Business Machines Corporation | Spin-orbit-torque magnetoresistive random-access memory with integrated diode |
US11793001B2 (en) | 2021-08-13 | 2023-10-17 | International Business Machines Corporation | Spin-orbit-torque magnetoresistive random-access memory |
US11869561B2 (en) | 2021-09-23 | 2024-01-09 | International Business Machines Corporation | Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ) |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4226679B2 (ja) * | 1998-03-23 | 2009-02-18 | 株式会社東芝 | 磁気記憶装置 |
US20040017721A1 (en) | 1998-10-30 | 2004-01-29 | Schwabe Nikolai Franz Gregoe | Magnetic storage device |
US20050167657A1 (en) | 2000-03-09 | 2005-08-04 | Nickel Janice H. | Multi-bit magnetic memory cells |
US6649960B1 (en) | 2001-02-16 | 2003-11-18 | Maxtor Corporation | Synthetic free layer structure for MRAM devices |
EP1423861A1 (en) | 2001-08-30 | 2004-06-02 | Koninklijke Philips Electronics N.V. | Magnetoresistive device and electronic device |
US6822278B1 (en) * | 2002-09-11 | 2004-11-23 | Silicon Magnetic Systems | Localized field-inducding line and method for making the same |
JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
US7471539B2 (en) | 2005-12-20 | 2008-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | High current interconnect structure for IC memory device programming |
US8535952B2 (en) | 2006-02-25 | 2013-09-17 | Avalanche Technology, Inc. | Method for manufacturing non-volatile magnetic memory |
JP5502627B2 (ja) * | 2010-07-09 | 2014-05-28 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその製造方法 |
US8988934B2 (en) * | 2010-07-27 | 2015-03-24 | Alexander Mikhailovich Shukh | Multibit cell of magnetic random access memory with perpendicular magnetization |
US9076537B2 (en) * | 2012-08-26 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction |
US20140252439A1 (en) * | 2013-03-08 | 2014-09-11 | T3Memory, Inc. | Mram having spin hall effect writing and method of making the same |
US9076541B2 (en) | 2013-03-14 | 2015-07-07 | Samsung Electronics Co., Ltd. | Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching |
US9130155B2 (en) * | 2013-03-15 | 2015-09-08 | Samsung Electronics Co., Ltd. | Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions |
FR3009421B1 (fr) * | 2013-07-30 | 2017-02-24 | Commissariat Energie Atomique | Cellule memoire non volatile |
US9076954B2 (en) * | 2013-08-08 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices |
US9384812B2 (en) * | 2014-01-28 | 2016-07-05 | Qualcomm Incorporated | Three-phase GSHE-MTJ non-volatile flip-flop |
US9230627B2 (en) * | 2014-01-28 | 2016-01-05 | Qualcomm Incorporated | High density low power GSHE-STT MRAM |
FR3025674B1 (fr) * | 2014-09-04 | 2016-09-09 | Commissariat Energie Atomique | Porte c munie d'une sauvegarde non volatile |
CN104393169B (zh) * | 2014-10-10 | 2017-01-25 | 北京航空航天大学 | 一种无需外部磁场的自旋轨道动量矩磁存储器 |
US9768229B2 (en) * | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
-
2015
- 2015-10-22 US US14/920,853 patent/US9768229B2/en active Active
-
2016
- 2016-10-21 DE DE102016012588.8A patent/DE102016012588A1/de active Pending
- 2016-10-21 JP JP2016206739A patent/JP6805419B2/ja active Active
- 2016-10-21 KR KR1020160137675A patent/KR101981374B1/ko active IP Right Grant
- 2016-10-24 CN CN202311032300.3A patent/CN117198352A/zh active Pending
- 2016-10-24 CN CN202110249003.9A patent/CN112992214A/zh active Pending
- 2016-10-24 CN CN201610939473.7A patent/CN107045881A/zh active Pending
-
2017
- 2017-08-23 US US15/684,892 patent/US10490601B2/en active Active
-
2019
- 2019-04-11 JP JP2019075878A patent/JP6933683B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20170117323A1 (en) | 2017-04-27 |
CN117198352A (zh) | 2023-12-08 |
US9768229B2 (en) | 2017-09-19 |
CN112992214A (zh) | 2021-06-18 |
JP2019114816A (ja) | 2019-07-11 |
JP2017112358A (ja) | 2017-06-22 |
US20170352702A1 (en) | 2017-12-07 |
US10490601B2 (en) | 2019-11-26 |
KR101981374B1 (ko) | 2019-05-22 |
CN107045881A (zh) | 2017-08-15 |
DE102016012588A1 (de) | 2017-04-27 |
KR20170054255A (ko) | 2017-05-17 |
JP6805419B2 (ja) | 2020-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6933683B2 (ja) | 磁気抵抗ランダムアクセスメモリの製造方法 | |
US20160149124A1 (en) | Mram having spin hall effect writing and method of making the same | |
US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
US8357982B2 (en) | Magnetic memory | |
US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
CN110753963A (zh) | 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器 | |
US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
JP4945592B2 (ja) | 半導体記憶装置 | |
TWI717038B (zh) | 磁性隨機存取記憶體輔助的非揮發性裝置和其製造方法 | |
KR20170046595A (ko) | 스택 내 선택기를 갖는 상단 피닝된 sot-mram 아키텍처 | |
JP4555780B2 (ja) | 高密度及び高プログラミング効率のmram設計 | |
JP2006032973A (ja) | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ | |
US20100109085A1 (en) | Memory device design | |
US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
US20140203341A1 (en) | Electric field assisted perpendicular stt-mram | |
TW202118101A (zh) | 磁性記憶體裝置、磁性記憶體及其形成方法 | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
US7782659B2 (en) | Magnetic memory and memory cell thereof and method of manufacturing the memory cell | |
JP4415745B2 (ja) | 固体メモリ装置 | |
JP4341355B2 (ja) | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 | |
US11854589B2 (en) | STT-SOT hybrid magnetoresistive element and manufacture thereof | |
US20220045267A1 (en) | Magnetoresistive element having a sidewall-current-channel structure | |
KR20170045080A (ko) | 자기 메모리 장치 | |
CN114725280A (zh) | 存储器元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6933683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |