KR20200054389A - 자기 기억 소자 - Google Patents

자기 기억 소자 Download PDF

Info

Publication number
KR20200054389A
KR20200054389A KR1020180137036A KR20180137036A KR20200054389A KR 20200054389 A KR20200054389 A KR 20200054389A KR 1020180137036 A KR1020180137036 A KR 1020180137036A KR 20180137036 A KR20180137036 A KR 20180137036A KR 20200054389 A KR20200054389 A KR 20200054389A
Authority
KR
South Korea
Prior art keywords
pattern
magnetic
tunnel junction
conductive line
magnetic tunnel
Prior art date
Application number
KR1020180137036A
Other languages
English (en)
Other versions
KR102698782B1 (ko
Inventor
이준명
피웅환
노은선
박용성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180137036A priority Critical patent/KR102698782B1/ko
Priority to US16/434,478 priority patent/US10862025B2/en
Priority to US16/440,461 priority patent/US10553790B1/en
Priority to CN201910733388.9A priority patent/CN111180577B/zh
Publication of KR20200054389A publication Critical patent/KR20200054389A/ko
Application granted granted Critical
Publication of KR102698782B1 publication Critical patent/KR102698782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L43/02—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 기억 소자는 기판 상의 제1 자기터널접합 패턴, 상기 제1 자기터널접합 패턴 상의 제2 자기터널접합 패턴, 및 상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 도전 라인을 포함한다. 상기 도전 라인은 상기 도전 라인을 통하여 흐르는 전류가 상기 제1 자기터널접합 패턴 및 상기 제2 자기터널접합 패턴의 각각과 상기 도전 라인 사이의 계면에 평행하게 흐르도록 구성된다.

Description

자기 기억 소자{Magnetic memory devices}
본 발명은 반도체 소자에 대한 것으로, 보다 상세하게는 자기터널접합을 포함하는 자기 기억 소자에 대한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합(Magnetic tunnel junction; MTJ)을 포함할 수 있다. 자기터널접합은 두 개의 자성체와 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체의 자화 방향들에 따라 자기터널접합의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체의 자화 방향이 반평행한 경우에 자기터널접합은 큰 저항 값을 가질 수 있으며, 두 자성체의 자화 방향이 평행한 경우에 자기터널접합은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다. 전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 스위칭 특성이 개선된 자기 기억 소자 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 멀티 비트 메모리 셀을 포함하는 자기 기억 소자 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 자기 기억 소자는 기판 상의 제1 자기터널접합 패턴; 상기 제1 자기터널접합 패턴 상의 제2 자기터널접합 패턴; 및 상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 도전 라인을 포함할 수 있다. 상기 도전 라인은 상기 도전 라인을 통하여 흐르는 전류가 상기 제1 자기터널접합 패턴 및 상기 제2 자기터널접합 패턴의 각각과 상기 도전 라인 사이의 계면에 평행하게 흐르도록 구성될 수 있다.
본 발명에 따른 자기 기억 소자는 기판 상의 제1 자기터널접합 패턴; 상기 제1 자기터널접합 패턴 상의 제2 자기터널접합 패턴; 및 상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 도전 라인을 포함할 수 있다. 상기 도전 라인들은 상기 제1 및 제2 자기터널접합 패턴들에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다.
본 발명의 개념에 따르면, 자기 기억 소자의 스위칭 특성이 개선될 수 있다. 더하여, 멀티 비트 메모리 셀을 포함하는 자기 기억 소자가 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 단면도이다.
도 2는 도 1의 자기 기억 소자의 동작방법을 나타내는 개념도이다.
도 3은 본 발명의 일부 실시예들의 일 변형예에 따른 자기 기억 소자의 단면도이다.
도 4는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 단면도이다.
도 5는 도 4의 자기 기억 소자의 동작방법을 나타내는 개념도이다.
도 6은 본 발명의 일부 실시예들의 일 변형예에 따른 자기 기억 소자의 단면도이다.
도 7은 본 발명의 실시예들에 따른 자기 기억 소자의 제조에 이용되는 장치의 개념도이다.
도 8 내지 도 11은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 단면도들이다.
도 12는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 단면도이다.
도 1을 참조하면, 기판(100) 상에 하부 층간 절연막(102)이 배치될 수 있고, 하부 콘택 플러그(104)가 상기 하부 층간 절연막(102) 내에 배치되어 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 기판(100)은 반도체 기판, 및 상기 반도체 기판 상에 형성된 선택 소자(SE)를 포함할 수 있다. 상기 반도체 기판은 실리콘(Si), 절연체 상의 실리콘(SOI), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함할 수 있고, 상기 선택 소자(SE)는 전계 효과 트랜지스터이거나 다이오드일 수 있다. 상기 하부 콘택 플러그(104)는 상기 하부 층간 절연막(102)을 관통할 수 있고, 상기 선택 소자(SE)의 일 단자에 전기적으로 연결될 수 있다. 상기 하부 콘택 플러그(104)은 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다. 상기 하부 층간 절연막(102)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
자기터널접합 패턴(MTJ)이 상기 하부 층간 절연막(102) 상에 배치될 수 있고, 상기 하부 콘택 플러그(104)에 연결될 수 있다. 상기 자기터널접합 패턴(MTJ)은 상기 하부 콘택 플러그(104)의 상면(104U) 상에 배치될 수 있고, 상기 하부 콘택 플러그(104)의 상기 상면(104U)과 접할 수 있다. 상기 자기터널접합 패턴(MTJ)은 상기 기판(100)의 상면(100U)에 수직한 제1 방향(D1)을 따라 차례로 적층된 기준 자성 패턴(PL), 터널 배리어 패턴(TBR), 및 자유 자성 패턴(FL)을 포함할 수 있다. 상기 터널 배리어 패턴(TBR)은 상기 기준 자성 패턴(PL)과 상기 자유 자성 패턴(FL) 사이에 개재될 수 있다. 상기 터널 배리어 패턴(TBR)은 일 예로, 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 각각은 적어도 하나의 자성층을 포함할 수 있다.
상기 기준 자성 패턴(PL)은 상기 하부 콘택 플러그(104)와 상기 터널 배리어 패턴(TBR) 사이에 배치될 수 있고, 상기 하부 콘택 플러그(104)의 상기 상면(104U)과 접할 수 있다. 상기 기준 자성 패턴(PL)은 일 방향으로 고정된 자화방향(MDp)을 갖는 기준층을 포함할 수 있다. 상기 자유 자성 패턴(FL)은 상기 터널 배리어 패턴(TBR)을 사이에 두고 상기 기준 자성 패턴(PL)으로부터 이격될 수 있다. 상기 자유 자성 패턴(FL)은 상기 기준 자성 패턴(PL)의 상기 자화방향(MDp)에 평행 또는 반평행하게 변경 가능한 자화방향(MDf)을 갖는 자유층을 포함할 수 있다. 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 상기 자화방향들(MDp, MDf)은 상기 터널 배리어 패턴(TBR)과 상기 자유 자성 패턴(FL)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 각각은 내재적 수직 자성 물질 및 외인성 수직 자성 물질 중 적어도 하나를 포함할 수 있다. 상기 내재적 수직 자성 물질은 외부적 요인이 없는 경우에도 수직 자화 특성을 갖는 물질을 포함할 수 있다. 상기 내재적 수직 자성 물질은, i) 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), ii) L10 구조를 갖는 수직 자성 물질, iii) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 ⅳ) 수직 자성 구조체 중 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 상기 외인성 수직 자성 물질은, 내재적 수평 자화 특성을 가지나 외부적 요인에 의해 수직 자화 특성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 외인성 수직 자성 물질은, 상기 기준 자성 패턴(PL)(또는, 상기 자유 자성 패턴(FL))과 상기 터널 배리어 패턴(TBR)의 접합에 의해 유도되는 자기 이방성에 의해 상기 수직 자화 특성을 가질 수 있다. 상기 외인성 수직 자성 물질은, 일 예로, CoFeB를 포함할 수 있다.
절연막(106)이 상기 하부 층간 절연막(102) 상에 배치되어 상기 자기터널접합 패턴(MTJ)을 덮을 수 있다. 상기 절연막(106)은 상기 자기터널접합 패턴(MTJ)의 측면을 덮을 수 있고, 상기 자기터널접합 패턴(MTJ)의 상면을 노출할 수 있다. 상기 자기터널접합 패턴(MTJ)의 상기 상면은 상기 자유 자성 패턴(FL)의 상면(FL_U)에 대응할 수 있다. 상기 절연막(106)의 상면(106U)은 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)과 실질적으로 공면을 이룰 수 있다. 즉, 상기 절연막(106)의 상기 상면(106U)의 높이는 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)의 높이와 실질적으로 동일할 수 있다. 본 명세서에서 높이는 상기 기판(100)의 상기 상면(100U)으로부터 측정된 거리를 의미한다. 상기 절연막(106)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
도전 라인(110)이 상기 절연막(106) 상에 배치될 수 있고, 상기 자기터널접합 패턴(MTJ)에 연결될 수 있다. 상기 자유 자성 패턴(FL)은 상기 터널 배리어 패턴(TBR)과 상기 도전 라인(110) 사이에 배치될 수 있다. 상기 도전 라인(110)은 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)과 접할 수 있다. 상기 도전 라인(110)은 상기 기판(100)의 상기 상면(100U)에 평행한 제2 방향(D2)을 따라 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)으로부터 상기 절연막(106)의 상기 상면(106U) 상으로 연장될 수 있다.
상기 도전 라인(110)은 상기 자기터널접합 패턴(MTJ)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 일 예로, 전류(I)가 상기 도전 라인(110)을 통해 흐를 수 있고, 상기 전류(I)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있다. 상기 도전 라인(110)은 상기 전류(I)가 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 계면(INF)에 평행하게 흐르도록 구성될 수 있다. 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ)의 상기 계면(INF)은 상기 도전 라인(110)과 상기 자유 자성 패턴(FL)의 계면(즉, 상기 자유 자성 패턴(FL)의 상기 상면(FL_U))에 대응할 수 있다. 상기 도전 라인(110)은 강한 스핀-궤도 상호작용(spin-orbit interaction)을 나타내도록 구성될 수 있다. 상기 도전 라인(110) 내 상기 스핀-궤도 상호작용에 의해, 상기 도전 라인(110)을 통과하여 흐르는 상기 전류(I)는 상기 자기터널접합 패턴(MTJ) 근처에서 스핀 분극된 전하 캐리어들(charge carriers, 일 예로, 전자들)의 축적을 야기할 수 있다. 상기 축적된 전하 캐리어들에 의해 스핀-궤도 필드(spin-orbit field)가 발생될 수 있다. 상기 스핀-궤도 필드는 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 평행할 수 있고, 상기 면 내 전류(I)의 방향에 수직할 수 있다. 일 예로, 상기 면 내 전류(I)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 스핀-궤도 필드는 상기 기판(100)의 상기 상면(100U)에 평행하고 상기 제2 방향(D2)에 수직한 제3 방향(D3)에 평행할 수 있다. 상기 스핀-궤도 필드에 의해, 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 스위칭될 수 있다.
일부 실시예들에 따르면, 상기 도전 라인(110)은 중금속 또는 중금속으로 도핑된 물질을 포함할 수 있다. 일 예로, 상기 도전 라인(110)은 A, 및 B로 도핑된 M 중 적어도 하나를 포함할 수 있다. 상기 A는 이트륨(Y), 지르코늄(Zr), 니이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 카드뮴(Cd), 인듐(In), 안티몬(Sb), 텔루륨(Te), 하프늄(Hf), 탄탈럼(Ta)(고저항 비정질 β-Ta 포함), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 아스타틴(At) 및/또는 이들의 조합들을 포함할 수 있다. 상기 B는 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 인(P), 황(S), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 비소(As), 셀레늄(Se), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 테크네늄(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 안티몬(Sb), 텔레륨(Te), 요오드(I), 루테튬(Lu), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 아스타틴(At), 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm) 및 이터븀(Yb) 중 적어도 하나를 포함할 수 있다. 상기 M은 알루미늄(Al), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 구리(Cu), 아연(Zn), 은(Ag), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 백금(Pt) 금(Au), 수은(Hg), 납(Pb), 규소(Si), 갈륨(Ga), 갈륨망간(GaMn) 또는 갈륨비소(GaAs) 중 적어도 하나를 포함할 수 있다.
배선 라인들(120)이 상기 절연막(106) 상에 배치될 수 있고, 상기 도전 라인(110)에 연결될 수 있다. 일 예로, 상기 배선 라인들(120)은 상기 도전 라인(110) 상에서 수평적으로(일 예로, 상기 제2 방향(D2)을 따라) 서로 이격될 수 있다. 상기 배선 라인들(120)은 상기 도전 라인(110)의 다른 부분들에 각각 연결될 수 있다. 상기 배선 라인들(120)은 일 예로, 금속을 포함할 수 있다.
도 2는 도 1의 자기 기억 소자의 동작방법을 나타내는 개념도이다.
도 2를 참조하면, 상술한 바와 같이, 상기 도전 라인(110)은 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 자기터널접합 패턴(MTJ) 내 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 스위치될 수 있다. 즉, 상기 자기터널접합 패턴(MTJ)의 스위칭 동작(일 예로, 쓰기 동작 및 소거 동작)은 상기 스핀-궤도 토크에 기반하여 수행될 수 있다.
일 예로, 쓰기 전류(Isw)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)으로 흐를 수 있다. 상기 쓰기 전류(Isw)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 평행하게 흐를 수 있다. 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀-궤도 필드에 의해, 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있고, 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 평행하게(또는 반평행하게) 스위칭될 수 있다.
일 예로, 소거 전류(Iswr)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)에 반평행한 방향(즉, 상기 제2 방향(D2)의 반대 방향)으로 흐를 수 있다. 상기 소거 전류(Iswr)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 평행하게 흐를 수 있다. 상기 소거 전류(Iswr)는 상기 쓰기 전류(Isw)의 역방향 전류일 수 있다. 상기 소거 전류(Iswr)에 의해 발생된 상기 스핀-궤도 필드는 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀-궤도 필드와 반대 방향으로 나타날 수 있다. 상기 소거 전류(Iswr)에 의해 발생된 상기 스핀-궤도 필드에 의해, 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있고, 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 반평행하게(또는 평행하게) 스위칭될 수 있다.
상기 자기터널접합 패턴(MTJ)의 읽기 동작은 스핀 전달 토크 메모리들과 유사한 방법으로 수행될 수 있다. 일 예로, 읽기 전류(Iread)가 상기 자기터널접합 패턴(MTJ)을 통해 상기 자기터널접합 패턴(MTJ)의 면에 수직인 방향(일 예로, 상기 제1 방향(D1))으로 흐를 수 있다. 상기 읽기 전류(Iread)는 상기 자기터널접합 패턴(MTJ)에 연결된 상기 선택 소자(SE)에 의해 제어될 수 있다. 상기 읽기 전류(Iread)에 의해 상기 자기터널접합 패턴(MTJ)의 저항 상태가 검출될 수 있다. 일 예로, 상기 자기터널접합 패턴(MTJ)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다.
도 3은 본 발명의 일부 실시예들의 일 변형예에 따른 자기 기억 소자의 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 기억 소자와 차이점을 주로 설명한다.
도 3을 참조하면, 도전 라인(110)이 상기 절연막(106) 상에 배치될 수 있고, 상기 자기터널접합 패턴(MTJ)에 연결될 수 있다. 본 실시예들에 따르면, 상기 도전 라인(110)은 다층 구조를 가질 수 있다. 상기 도전 라인(110)은 상기 절연막(106) 상에 차례로 적층된 제1 도전 라인(110A) 및 제2 도전 라인(110B)을 포함할 수 있다. 상기 제1 도전 라인(110A)은 상기 자기터널접합 패턴(MTJ)과 상기 제2 도전 라인(110B) 사이에 개재될 수 있고, 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)과 접할 수 있다. 상기 제1 도전 라인(110A)은 상기 제2 방향(D2)을 따라 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)으로부터 상기 절연막(106)의 상기 상면(106U) 상으로 연장될 수 있다. 상기 제2 도전 라인(110B)은 상기 제2 방향(D2)을 따라 상기 제1 도전 라인(110A)에 평행하게 연장될 수 있다.
상기 제1 도전 라인(110A)은 비자성 금속 원소를 포함할 수 있고, 상기 제2 도전 라인(110B)은 자성 원소를 포함할 수 있다. 일 예로, 상기 제1 도전 라인(110A)은 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 탄탈럼(Ta), 타이타늄(Ti) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 제2 도전 라인(110B)은 철(Fe), 코발트(Co), 중 니켈(Ni) 중 적어도 하나를 포함할 수 있고, 백금(Pt), 팔라듐(Pd), 망간(Mn), 이트륨(Y), 크롬(Cr), 루테늄(Ru), 로듐(Rh), 텅스텐(W), 탄탈럼(Ta), 보론(B), 비스무트(Bi), 저머늄(Ge), 텔레늄(Te), 셀레늄(Se), 이리듐(Ir), 납(Pb), 질소(N), 및 산소(O) 중 적어도 하나를 더 포함할 수 있다. 상기 제1 도전 라인(110A) 및 상기 제2 도전 라인(110B)의 물질은 상술한 개시에 한정되지 않는다.
상기 도전 라인(110)은 상기 자기터널접합 패턴(MTJ)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 본 실시예들에 따르면, 전류(I)가 상기 제1 도전 라인(110A) 및 상기 제2 도전 라인(110B)을 포함하는 상기 도전 라인(110)을 통해 흐를 수 있고, 상기 전류(I)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있다. 상기 도전 라인(110)은 상기 전류(I)가 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 계면(INF)에 평행하게 흐르도록 구성될 수 있다. 본 실시예들에 따르면, 상기 제2 도전 라인(110B)은 자성층일 수 있고, 특정 방향으로 분극된 자기 모멘트를 가질 수 있다. 상기 자기 모멘트의 방향은 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 평행하거나 수직할 수 있고, 또는 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 대하여 기울어질 수 있다. 상기 제2 도전 라인(110B)의 상기 자기 모멘트의 방향은 상기 자기터널접합 패턴(MTJ) 내 상기 자유 자성 패턴(FL)의 자화 용이축의 방향에 따라 선택될 수 있다.
상기 도전 라인(110)을 통해 흐르는 상기 면 내 전류(I)의 일부는 상기 제2 도전 라인(110B)에 의해 스핀 분극될 수 있다. 일 예로, 상기 제2 도전 라인(110B) 내 전하 캐리어들(일 예로, 전자들)은 상기 제2 도전 라인(110B)의 상기 자기 모멘트의 방향을 따라 스핀 분극될 수 있다. 상기 스핀 분극된 전하 캐리어들은 상기 제2 도전 라인(110B)으로부터 상기 제1 도전 라인(110A)으로 흐를 수 있고, 상기 자기터널접합 패턴(MTJ) 근처의 상기 제1 도전 라인(110A) 내에 축적될 수 있다. 상기 스핀 분극된 전하 캐리어들의 축적에 의해, 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 스위칭될 수 있다.
본 실시예에 따른 자기 기억 소자의 동작방법은 도 2를 참조하여 설명한 본 발명의 일부 실시예들에 따른 자기 기억 소자의 동작방법과 실질적으로 동일하다.
도 4는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 단면도이다. 설명의 간소화를 위해 도 1을 참조하여 설명한 자기 기억 소자와 중복되는 설명은 생략될 수 있다.
도 4를 참조하면, 기판(100) 상에 하부 층간 절연막(102)이 배치될 수 있고, 하부 콘택 플러그(104)가 상기 하부 층간 절연막(102) 내에 배치되어 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 기판(100)은 반도체 기판, 및 상기 반도체 기판 상에 형성된 선택 소자(SE)를 포함할 수 있다. 상기 하부 콘택 플러그(104)는 상기 하부 층간 절연막(102)을 관통할 수 있고, 상기 선택 소자(SE)의 일 단자에 전기적으로 연결될 수 있다.
제1 자기터널접합 패턴(MTJ1)이 상기 하부 층간 절연막(102) 상에 배치될 수 있고, 상기 하부 콘택 플러그(104)에 연결될 수 있다. 상기 제1 자기터널접합 패턴(MTJ1)은 상기 하부 콘택 플러그(104)의 상면(104U) 상에 배치될 수 있고, 상기 하부 콘택 플러그(104)의 상기 상면(104U)과 접할 수 있다. 상기 제1 자기터널접합 패턴(MTJ1)은 상기 제1 방향(D1)을 따라 차례로 적층된 제1 기준 자성 패턴(PL1), 제1 터널 배리어 패턴(TBR1), 및 제1 자유 자성 패턴(FL1)을 포함할 수 있다. 상기 제1 터널 배리어 패턴(TBR1)은 상기 제1 기준 자성 패턴(PL1)과 상기 제1 자유 자성 패턴(FL1) 사이에 개재될 수 있다. 상기 제1 기준 자성 패턴(PL1), 상기 제1 터널 배리어 패턴(TBR1), 및 상기 제1 자유 자성 패턴(FL1)은 도 1을 참조하여 설명한, 상기 기준 자성 패턴(PL), 상기 터널 배리어 패턴(TBR), 및 상기 자유 자성 패턴(FL)과 실질적으로 동일하다.
상기 제1 기준 자성 패턴(PL1)은 상기 하부 콘택 플러그(104)와 상기 제1 터널 배리어 패턴(TBR1) 사이에 배치될 수 있고, 상기 하부 콘택 플러그(104)의 상기 상면(104U)과 접할 수 있다. 상기 제1 기준 자성 패턴(PL1)은 일 방향으로 고정된 자화방향(MDp1)을 갖는 기준층을 포함할 수 있다. 상기 제1 자유 자성 패턴(FL1)은 상기 제1 터널 배리어 패턴(TBR1)을 사이에 두고 상기 제1 기준 자성 패턴(PL1)으로부터 이격될 수 있다. 상기 제1 자유 자성 패턴(FL1)은 상기 제1 기준 자성 패턴(PL1)의 상기 자화방향(MDp1)에 평행 또는 반평행하게 변경 가능한 자화방향(MDf1)을 갖는 자유층을 포함할 수 있다. 상기 제1 기준 자성 패턴(PL1) 및 상기 제1 자유 자성 패턴(FL1)의 상기 자화방향들(MDp1, MDf1)은 상기 제1 터널 배리어 패턴(TBR1)과 상기 제1 자유 자성 패턴(FL1)의 계면에 실질적으로 수직할 수 있다.
절연막(106)이 상기 하부 층간 절연막(102) 상에 배치되어 상기 제1 자기터널접합 패턴(MTJ1)을 덮을 수 있다. 상기 절연막(106)은 도 1을 참조하여 설명한 상기 절연막(106)과 실질적으로 동일하다. 상기 절연막(106)은 상기 제1 자기터널접합 패턴(MTJ1)의 측면을 덮을 수 있고, 상기 제1 자기터널접합 패턴(MTJ1)의 상면을 노출할 수 있다. 상기 제1 자기터널접합 패턴(MTJ1)의 상기 상면은 상기 제1 자유 자성 패턴(FL1)의 상면(FL1_U)에 대응할 수 있다. 상기 절연막(106)의 상면(106U)은 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)과 실질적으로 공면을 이룰 수 있다. 즉, 상기 절연막(106)의 상기 상면(106U)의 높이는 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)의 높이와 실질적으로 동일할 수 있다.
도전 라인(110)이 상기 절연막(106) 상에 배치될 수 있고, 상기 제1 자기터널접합 패턴(MTJ1)에 연결될 수 있다. 상기 제1 자유 자성 패턴(FL1)은 상기 제1 터널 배리어 패턴(TBR1)과 상기 도전 라인(110) 사이에 배치될 수 있다. 상기 도전 라인(110)은 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)과 접할 수 있다. 상기 도전 라인(110)은 상기 제2 방향(D2)을 따라 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)으로부터 상기 절연막(106)의 상기 상면(106U) 상으로 연장될 수 있다.
제2 자기터널접합 패턴(MTJ2)이 상기 도전 라인(110) 상에 배치될 수 있다. 상기 도전 라인(110)은 상기 제1 자기터널접합 패턴(MTJ1)과 상기 제2 자기터널접합 패턴(MTJ2) 사이에 배치될 수 있다. 상기 제2 자기터널접합 패턴(MTJ2)은 상기 제1 방향(D1)을 따라 차례로 적층된 제2 자유 자성 패턴(FL2), 제2 터널 배리어 패턴(TBR2), 및 제2 기준 자성 패턴(PL2)을 포함할 수 있다. 상기 제2 터널 배리어 패턴(TBR2)은 상기 제2 기준 자성 패턴(PL2)과 상기 제2 자유 자성 패턴(FL2) 사이에 개재될 수 있다. 상기 제2 터널 배리어 패턴(TBR2)은 일 예로, 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 상기 제2 기준 자성 패턴(PL2) 및 상기 제2 자유 자성 패턴(FL2)의 각각은 적어도 하나의 자성층을 포함할 수 있다.
상기 제2 자유 자성 패턴(FL2)은 상기 도전 라인(110)과 상기 제2 터널 배리어 패턴(TBR2) 사이에 배치될 수 있고, 상기 도전 라인(110)과 접할 수 있다. 상기 제2 기준 자성 패턴(PL2)은 상기 제2 터널 배리어 패턴(TBR2)을 사이에 두고 상기 제2 자유 자성 패턴(FL2)으로부터 이격될 수 있다. 상기 제2 기준 자성 패턴(PL2)은 일 방향으로 고정된 자화방향(MDp2)을 갖는 기준층을 포함할 수 있고, 상기 제2 자유 자성 패턴(FL2)은 상기 제2 기준 자성 패턴(PL2)의 상기 자화방향(MDp2)에 평행 또는 반평행하게 변경 가능한 자화방향(MDf2)을 갖는 자유층을 포함할 수 있다. 상기 제2 기준 자성 패턴(PL2) 및 상기 제2 자유 자성 패턴(FL2)의 상기 자화방향들(MDp2, MDf2)은 상기 제2 터널 배리어 패턴(TBR2)과 상기 제2 자유 자성 패턴(FL2)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 제2 기준 자성 패턴(PL2) 및 상기 제2 자유 자성 패턴(FL2)의 각각은 내재적 수직 자성 물질 및 외인성 수직 자성 물질 중 적어도 하나를 포함할 수 있다. 상기 내재적 수직 자성 물질 및 상기 외인성 수직 자성 물질은 도 1을 참조하여 설명한 바와 같다.
상기 제1 자기터널접합 패턴(MTJ1)은 상기 제2 자기터널접합 패턴(MTJ2)과 다른 스위칭 특성을 가지도록 구성될 수 있다. 일부 실시예들에 따르면, 상기 제1 자유 자성 패턴(FL1)은 물질, 물질의 조성, 및/또는 두께의 관점에서 상기 제2 자유 자성 패턴(FL2)과 다를 수 있다. 일 예로, 상기 제1 자유 자성 패턴(FL1)은 상기 제2 자유 자성 패턴(FL2)과 다른 물질을 포함할 수 있다. 다른 예로, 상기 제1 자유 자성 패턴(FL1)은 상기 제2 자유 자성 패턴(FL2)과 동일한 물질을 포함하되, 상기 제1 자유 자성 패턴(FL1) 내 물질의 조성이 상기 제2 자유 자성 패턴(FL2) 내 물질의 조성과 다를 수 있다. 또 다른 예로, 상기 제1 자유 자성 패턴(FL1) 및 상기 제2 자유 자성 패턴(FL2)의 각각은 상기 제1 방향(D1)에 따른 두께를 가질 수 있고, 상기 제1 자유 자성 패턴(FL1)의 두께(Tf1)는 상기 제2 자유 자성 패턴(FL2)의 두께(Tf2)와 다를 수 있다(즉, Tf1≠Tf2).
일부 실시예들에 따르면, 상기 제1 기준 자성 패턴(PL1) 또한 물질, 물질의 조성, 및/또는 두께의 관점에서 상기 제2 기준 자성 패턴(PL2)과 다를 수 있다. 일 예로, 상기 제1 기준 자성 패턴(PL1)은 상기 제2 기준 자성 패턴(PL2)과 다른 물질을 포함할 수 있다. 다른 예로, 상기 제1 기준 자성 패턴(PL1)은 상기 제2 기준 자성 패턴(PL2)과 동일한 물질을 포함하되, 상기 제1 기준 자성 패턴(PL1) 내 물질의 조성이 상기 제2 기준 자성 패턴(PL2) 내 물질의 조성과 다를 수 있다. 또 다른 예로, 상기 제1 기준 자성 패턴(PL1) 및 상기 제2 기준 자성 패턴(PL2)의 각각은 상기 제1 방향(D1)에 따른 두께를 가질 수 있고, 상기 제1 기준 자성 패턴(PL1)의 두께(Tp1)는 상기 제2 기준 자성 패턴(PL2)의 두께(Tp2)와 다를 수 있다(즉, Tp1≠Tp2).
상기 도전 라인(110)은 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 도전 라인(110)은 도 1을 참조하여 설명한 상기 도전 라인(110)과 실질적으로 동일하다. 일 예로, 전류(I)가 상기 도전 라인(110)을 통해 흐를 수 있고, 상기 전류(I)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있다. 상기 전류(I)는 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 계면(INF2)에 평행하게 흐를 수 있다. 상기 도전 라인(110) 내 상기 스핀-궤도 상호작용에 의해 상기 스핀-궤도 필드(spin-orbit field)가 발생될 수 있다. 상기 스핀-궤도 필드는 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 상기 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 상기 계면(INF2)에 평행할 수 있고, 상기 면 내 전류(I)의 방향에 수직할 수 있다. 일 예로, 상기 면 내 전류(I)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 스핀-궤도 필드는 상기 제3 방향(D3)에 평행할 수 있다. 상기 스핀-궤도 필드에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 제1 및 제2 자유 자성 패턴들(FL1, FL2)의 상기 자화 방향들(MDf1, MDf2)은 상기 스핀-궤도 토크에 의해 스위칭될 수 있다.
상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)이 서로 다른 스위칭 특성을 가지도록 구성되는 경우, 상기 제1 자유 자성 패턴(FL1)의 상기 자화 방향(MDf1)을 스위칭하는데 요구되는 상기 스핀-궤도 토크의 크기는 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2)을 스위칭하는데 요구되는 상기 스핀-궤도 토크의 크기와 다를 수 있다. 상기 스핀-궤도 토크의 크기는 상기 도전 라인(110)을 통해 흐르는 상기 전류(I)의 크기(일 예로, 전류량)에 의존할 수 있고, 상기 전류(I)의 크기를 변화시킴에 따라 상기 스핀-궤도 토크의 크기가 달라질 수 있다. 따라서, 상기 도전 라인(110)을 통해 흐르는 상기 전류(I)의 크기를 변화시킴에 따라, 상기 제1 및 제2 자유 자성 패턴들(FL1, FL2)의 상기 자화 방향들(MDf1, MDf2)의 스위칭 동작이 제어될 수 있다.
하부 배선 라인들(120)이 상기 절연막(106) 상에 배치될 수 있고, 상기 도전 라인(110)에 연결될 수 있다. 상기 하부 배선 라인들(120)은 도 1을 참조하여 설명한 상기 배선 라인들(120)과 실질적으로 동일하다. 일 예로, 상기 하부 배선 라인들(120)은 상기 도전 라인(110) 상에서 수평적으로(일 예로, 상기 제2 방향(D2)을 따라) 서로 이격될 수 있다. 상기 제2 자기터널접합 패턴(MTJ2)은 상기 하부 배선 라인들(120) 사이에 배치될 수 있다. 상기 하부 배선 라인들(120)은 상기 도전 라인(110)의 다른 부분들에 각각 연결될 수 있다.
상부 층간 절연막(130)이 상기 절연막(106) 상에 배치되어 상기 도전 라인(110) 및 상기 하부 배선 라인들(120)을 덮을 수 있다. 상기 상부 층간 절연막(130)은 상기 제2 자기터널접합 패턴(MTJ2)의 측면을 덮을 수 있다. 상기 상부 층간 절연막(130)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
상부 배선 라인(140)이 상기 제2 자기터널접합 패턴(MTJ2) 상에 배치될 수 있다. 상기 제2 자기터널접합 패턴(MTJ2)은 상기 도전 라인(110)과 상기 상부 배선 라인(140) 사이에 배치될 수 있고, 상기 상부 배선 라인(140)에 전기적으로 연결될 수 있다. 상기 상부 배선 라인(140)은 일 예로, 금속을 포함할 수 있다.
도 5는 도 4의 자기 기억 소자의 동작방법을 나타내는 개념도이다.
도 5를 참조하면, 상술한 바와 같이, 상기 도전 라인(110)은 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 상기 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2) 내 상기 제1 및 제2 자유 자성 패턴들(FL1, FL2)의 상기 자화 방향들(MDf1, MDf2)은 상기 스핀-궤도 토크에 의해 스위치될 수 있다. 즉, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 스위칭 동작(일 예로, 쓰기 동작 및 소거 동작)은 상기 스핀-궤도 토크에 기반하여 수행될 수 있다. 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)이 서로 다른 스위칭 특성을 가지도록 구성되는 경우, 상기 도전 라인(110)을 통해 흐르는 상기 전류(I)의 크기를 변화시킴에 따라, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 스위칭 동작이 제어될 수 있다.
일 예로, 제1 쓰기 전류(Isw1)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)으로 흐를 수 있다. 상기 제1 쓰기 전류(Isw1)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 상기 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 상기 계면(INF2)에 평행하게 흐를 수 있다. 상기 제1 쓰기 전류(Isw1)에 의해 발생된 스핀-궤도 필드에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 스핀-궤도 토크가 가해질 수 있다. 상기 제1 쓰기 전류(Isw1)에 의한 상기 스핀-궤도 토크의 크기는 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2)을 스위칭하는데 요구되는 스핀-궤도 토크의 크기보다 작을 수 있다. 이에 따라, 상기 제1 쓰기 전류(Isw1)에 의한 상기 스핀-궤도 토크가 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 가해지는 경우, 상기 제1 자유 자성 패턴(FL1)의 상기 자화 방향(MDf1)은 상기 제1 기준 자성 패턴(PL1)의 상기 자화 방향(MDp1)에 평행하게(또는 반평행하게) 스위칭될 수 있고, 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2)은 스위칭되지 않을 수 있다. 이 경우, 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)은, 일 예로, 각각 1 및 0의 데이터를 저장할 수 있다.
제2 쓰기 전류(Isw2)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)으로 흐를 수 있다. 상기 제2 쓰기 전류(Isw2)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 상기 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 상기 계면(INF2)에 평행하게 흐를 수 있다. 상기 제2 쓰기 전류(Isw2)는 상기 제1 쓰기 전류(Isw1)보다 클 수 있다(즉, (Isw2>Isw1). 상기 제2 쓰기 전류(Isw2)에 의해 발생된 스핀-궤도 필드에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 스핀-궤도 토크가 가해질 수 있다. 상기 제2 쓰기 전류(Isw2)에 의한 상기 스핀-궤도 토크의 크기는 상기 제1 쓰기 전류(Isw1)에 의한 상기 스핀-궤도 토크의 크기보다 클 수 있다. 이에 따라, 상기 제2 쓰기 전류(Isw2)에 의한 상기 스핀-궤도 토크가 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 가해지는 경우, 상기 제1 자유 자성 패턴(FL1)의 상기 자화 방향(MDf1)은 상기 제1 기준 자성 패턴(PL1)의 상기 자화 방향(MDp1)에 평행하게(또는 반평행하게) 스위칭될 수 있고, 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2) 또한 상기 제2 기준 자성 패턴(PL2)의 상기 자화 방향(MDp2)에 평행하게(또는 반평행하게) 스위칭될 수 있다. 이 경우, 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)은, 일 예로, 각각 1 및 1의 데이터를 저장할 수 있다.
제1 소거 전류(Iswr1)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)에 반평행한 방향(즉, 상기 제2 방향(D2)의 반대 방향)으로 흐를 수 있다. 상기 제1 소거 전류(Iswr1)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 상기 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 상기 계면(INF2)에 평행하게 흐를 수 있다. 상기 제1 소거 전류(Iswr1)는 상기 제1 쓰기 전류(Isw1)의 역방향 전류일 수 있다. 상기 제1 소거 전류(Iswr1)에 의해 발생된 스핀-궤도 필드는 상기 제1 쓰기 전류(Isw1)에 의해 발생된 상기 스핀-궤도 필드와 반대 방향으로 나타날 수 있다. 상기 제1 소거 전류(Iswr1)에 의해 발생된 상기 스핀-궤도 필드에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 스핀-궤도 토크가 가해질 수 있다. 상기 제1 소거 전류(Iswr1)에 의한 상기 스핀-궤도 토크의 크기는 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2)을 스위칭하는데 요구되는 스핀-궤도 토크의 크기보다 작을 수 있다. 이에 따라, 상기 제1 소거 전류(Iswr1)에 의한 상기 스핀-궤도 토크가 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 가해지는 경우, 상기 제1 자유 자성 패턴(FL1)의 상기 자화 방향(MDf1)은 상기 제1 기준 자성 패턴(PL1)의 상기 자화 방향(MDp1)에 반평행하게(또는 평행하게) 스위칭될 수 있고, 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2)은 스위칭되지 않을 수 있다. 이 경우, 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)은, 일 예로, 각각 0 및 1의 데이터를 저장할 수 있다.
제2 소거 전류(Iswr2)가 상기 도전 라인(110)을 통해 상기 제2 방향(D2)에 반평행한 방향(즉, 상기 제2 방향(D2)의 반대 방향)으로 흐를 수 있다. 상기 제2 소거 전류(Iswr2)는 상기 도전 라인(110)을 통해 흐르는 면 내 전류(in-plane current)일 수 있고, 상기 도전 라인(110)과 상기 제1 자기터널접합 패턴(MTJ1) 사이의 상기 계면(INF1), 및 상기 도전 라인(110)과 상기 제2 자기터널접합 패턴(MTJ2) 사이의 상기 계면(INF2)에 평행하게 흐를 수 있다. 상기 제2 소거 전류(Iswr2)는 상기 제1 소거 전류(Iswr1)보다 클 수 있다(즉, Iswr2>Iswr1). 상기 제2 소거 전류(Iswr2)에 의해 발생된 스핀-궤도 필드에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 스핀-궤도 토크가 가해질 수 있다. 상기 제2 소거 전류(Iswr2)에 의한 상기 스핀-궤도 토크의 크기는 상기 제1 소거 전류(Iswr1)에 의한 상기 스핀-궤도 토크의 크기보다 클 수 있다. 이에 따라, 상기 제2 소거 전류(Iswr2)에 의한 상기 스핀-궤도 토크가 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 가해지는 경우, 상기 제1 자유 자성 패턴(FL1)의 상기 자화 방향(MDf1)은 상기 제1 기준 자성 패턴(PL1)의 상기 자화 방향(MDp1)에 반평행하게(또는 평행하게) 스위칭될 수 있고, 상기 제2 자유 자성 패턴(FL2)의 상기 자화 방향(MDf2) 또한 상기 제2 기준 자성 패턴(PL2)의 상기 자화 방향(MDp2)에 반평행하게(또는 평행하게) 스위칭될 수 있다. 이 경우, 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)은, 일 예로, 각각 0 및 0의 데이터를 저장할 수 있다.
상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 읽기 동작은 스핀 전달 토크 메모리들과 유사한 방법으로 수행될 수 있다. 일 예로, 읽기 전류(Iread)가 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)을 통해 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 면에 수직인 방향(일 예로, 상기 제1 방향(D1)의 반대 방향)으로 흐를 수 있다. 상기 읽기 전류(Iread)는 상기 제2 자기터널접합 패턴(MTJ2)에 연결된 상기 상부 배선 라인(140)에 의해 제어될 수 있다. 상기 읽기 전류(Iread)에 의해 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 저항 상태가 검출될 수 있다.
도 6은 본 발명의 일부 실시예들의 일 변형예에 따른 자기 기억 소자의 단면도이다. 설명의 간소화를 위해, 도 4 및 도 5를 참조하여 설명한 자기 기억 소자와 차이점을 주로 설명한다.
도 6을 참조하면, 도전 라인(110)이 상기 절연막(106) 상에 배치될 수 있고, 상기 제1 자기터널접합 패턴(MTJ1)에 연결될 수 있다. 본 실시예들에 따르면, 상기 도전 라인(110)은 다층 구조를 가질 수 있다. 상기 도전 라인(110)은 상기 절연막(106) 상에 차례로 적층된 제1 도전 라인(110A) 및 제2 도전 라인(110B)을 포함할 수 있다. 상기 제1 도전 라인(110A)은 상기 제1 자기터널접합 패턴(MTJ1)과 상기 제2 도전 라인(110B) 사이에 개재될 수 있고, 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)과 접할 수 있다. 상기 제1 도전 라인(110A)은 상기 제2 방향(D2)을 따라 상기 제1 자유 자성 패턴(FL1)의 상기 상면(FL1_U)으로부터 상기 절연막(106)의 상기 상면(106U) 상으로 연장될 수 있다. 상기 제2 도전 라인(110B)은 상기 제2 방향(D2)을 따라 상기 제1 도전 라인(110A)에 평행하게 연장될 수 있다. 상기 제1 및 제2 도전 라인들(110A, 110B)은 도 3을 참조하여 설명한, 상기 제1 및 제2 도전 라인들(110A, 110B)과 실질적으로 동일하다. 본 실시예들에 따르면, 상기 도전 라인(110)을 통해 흐르는 상기 면 내 전류(I)의 일부는 상기 제2 도전 라인(110B)에 의해 스핀 분극될 수 있다. 일 예로, 상기 제2 도전 라인(110B) 내 전하 캐리어들(일 예로, 전자들)은 상기 제2 도전 라인(110B)의 상기 자기 모멘트의 방향을 따라 스핀 분극될 수 있다. 상기 스핀 분극된 전하 캐리어들은 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2) 근처의 상기 도전 라인(110) 내에 축적될 수 있다. 상기 스핀 분극된 전하 캐리어들의 축적에 의해, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 제1 및 제2 자유 자성 패턴들(FL1, FL2)의 상기 자화 방향들(MDf1, MDf2)은 상기 스핀-궤도 토크에 의해 스위칭될 수 있다.
본 실시예에 따른 자기 기억 소자의 동작방법은 도 5를 참조하여 설명한 본 발명의 일부 실시예들에 따른 자기 기억 소자의 동작방법과 실질적으로 동일하다.
도 7은 본 발명의 실시예들에 따른 자기 기억 소자의 제조에 이용되는 장치의 개념도이다.
도 7을 참조하면, 장치(1000)는 제1 공정챔버(520), 제2 공정챔버(530), 및 이들에 연결된 버퍼 모듈(510)을 포함할 수 있다. 상기 제1 공정챔버(520) 및 상기 제2 공정챔버(530)의 각각은 상기 버퍼 모듈(510)에 연결될 수 있다. 상기 제1 공정챔버(520)은 그 내부에서 이온 빔을 이용한 물리적 식각 공정이 수행되도록 구성될 수 있다. 상기 이온 빔은 일 예로, 아르곤 양이온(Ar+)을 포함할 수 있다. 상기 제2 공정챔버(530)는 그 내부에서 스퍼터링 증착과 같은 물리적 증착 공정이 수행되도록 구성될 수 있다. 일 예로, 상기 제2 공정챔버(530)는 그 내부에 배치되는 복수의 타겟들을 포함할 수 있고, 상기 복수의 타겟들을 이용한 스퍼터링 증착 공정이 상기 제2 공정챔버(530) 내부에서 수행될 수 있다. 상기 제1 공정챔버(520), 상기 제2 공정챔버(530), 및 상기 버퍼 모듈(510)은 진공 상태일 수 있다.
상기 장치(1000)는 외부로부터 제공되는 웨이퍼를 수용하는 로드 포트 모듈(540)을 더 포함할 수 있고, 상기 로드 포트 모듈(540)은 상기 버퍼 모듈(510)에 연결될 수 있다. 상기 웨이퍼는 상기 로드 포트 모듈(540)을 통해 상기 장치(1000)의 내부로 제공될 수 있다. 상기 웨이퍼는 상기 로드 포트 모듈(540)로부터 상기 버퍼 모듈(510)로 이동될 수 있고, 상기 버퍼 모듈(510)을 통해 상기 제1 공정챔버(520) 또는 상기 제2 공정챔버(530) 내부로 이동될 수 있다. 상기 웨이퍼는 상기 버퍼 모듈(510)을 거쳐 상기 로드 포트 모듈(540)로 이동될 수 있고, 상기 로드 포트 모듈(540)로부터 상기 장치(1000)의 외부로 내보내질 수 있다.
도 8 내지 도 11은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 단면도들이다. 설명의 간소화를 위해, 도 1을 참조하여 설명한 자기 기억 소자와 중복되는 설명은 생략될 수 있다. 도시의 간소화를 위해, 선택 소자들의 도시는 생략되었다.
도 8을 참조하면, 기판(100) 상에 하부 층간 절연막(102)이 형성될 수 있다. 상기 기판(100)은 반도체 기판, 및 상기 반도체 기판 상에 형성된 선택 소자들(도 1의 선택 소자들(SE))을 포함할 수 있다. 하부 콘택 플러그(104)가 상기 하부 층간 절연막(102) 내에 형성될 수 있다. 상기 하부 콘택 플러그(104)를 형성하는 것은, 일 예로, 상기 하부 층간 절연막(102)을 관통하는 하부 콘택 홀을 형성하는 것, 상기 하부 콘택 홀을 채우는 콘택 도전막을 형성하는 것, 및 상기 하부 층간 절연막(102)이 노출될 때까지 상기 콘택 도전막을 평탄화하는 것을 포함할 수 있다. 상기 하부 콘택 플러그(104)는 상기 선택 소자의 일 단자에 연결되도록 형성될 수 있다.
자기터널접합 막(MTJL)이 상기 하부 층간 절연막(102) 상에 형성될 수 있다. 상기 자기터널접합 막(MTJL)은 상기 하부 층간 절연막(102) 상에 차례로 적층되는 기준 자성막(PLa), 터널 배리어막(TBLa), 및 자유 자성막(FLa)을 포함할 수 있다. 상기 기준 자성막(PLa) 및 상기 자유 자성막(FLa)의 각각은 적어도 하나의 자성층을 포함할 수 있다. 상기 기준 자성막(PLa), 상기 터널 배리어막(TBLa), 및 상기 자유 자성막(FLa)의 각각은 스퍼터링 또는 화학 기상 증착의 방법으로 형성될 수 있다.
마스크 패턴(150)이 상기 자기터널접합 막(MTJL) 상에 형성될 수 있다. 상기 마스크 패턴(150)은 후술될 자기터널접합 패턴이 형성될 영역을 정의할 수 있다. 상기 마스크 패턴(150)은 금속(일 예로, Ta, W, Ru, Ir 등), 도전성 금속 질화물(일 예로, TiN), 산화물, 질화물, 및 산화질화물 중 적어도 하나를 포함할 수 있다.
도 9를 참조하면, 상기 자기터널접합 막(MTJL)은 상기 마스크 패턴(150)을 식각 마스크로 이용하는 제1 식각 공정(P1)에 의해 식각될 수 있고, 이에 따라, 자기터널접합 패턴(MTJ)이 형성될 수 있다. 상기 제1 식각 공정(P1)은 일 예로, 이온 빔을 이용한 이온 빔 식각 공정일 수 있다. 상기 이온 빔은 일 예로, 아르곤 양이온(Ar+)을 포함할 수 있다. 상기 자기터널접합 패턴(MTJ)은 상기 하부 층간 절연막(102) 상에 차례로 적층된, 기준 자성 패턴(PL), 터널 배리어 패턴(TBR), 및 자유 자성 패턴(FL)을 포함할 수 있다. 상기 기준 자성 패턴(PL), 상기 터널 배리어 패턴(TBR), 및 상기 자유 자성 패턴(FL)은 상기 기준 자성막(PLa), 상기 터널 배리어막(TBLa), 및 상기 자유 자성막(FLa)을 상기 제1 식각 공정(P1)에 의해 식각함으로써 각각 형성될 수 있다.
도 7 및 도 10을 참조하면, 절연막(106)이 상기 하부 층간 절연막(102) 상에 형성될 수 있고, 상기 자기터널접합 패턴(MTJ) 및 상기 마스크 패턴(150)을 덮을 수 있다. 상기 절연막(106)이 형성된 상기 기판(100)이 도 7의 상기 로드 포트 모듈(540)을 통해 상기 장치(1000) 내부로 제공될 수 있다. 상기 절연막(106)이 형성된 상기 기판(100)은 상기 로드 포트 모듈(540)로부터 상기 버퍼 모듈(510)로 이동될 수 있고, 상기 버퍼 모듈(510)을 통해 상기 제1 공정챔버(520) 내부로 제공될 수 있다. 제2 식각 공정(P2)이 상기 제1 공정챔버(520) 내에서 수행될 수 있다. 상기 제2 식각 공정(P2)은 일 예로, 이온 빔을 이용한 이온 빔 식각 공정일 수 있다. 상기 이온 빔은 일 예로, 아르곤 양이온(Ar+)을 포함할 수 있다. 상기 제2 식각 공정(P2)은 상기 마스크 패턴(150) 및 상기 절연막(106)의 상부를 제거하기 위한 에치-백(etch-back) 공정일 수 있다. 상기 제2 식각 공정(P2)은 상기 자유 자성 패턴(FL)의 상면이 노출될 때까지 수행될 수 있다.
도 7 및 도 11을 참조하면, 상기 제2 식각 공정(P2)에 의해, 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)은 상기 절연막(106)의 상면(106U)과 실질적으로 동일한 높이에 있을 수 있다. 상기 제2 식각 공정(P2)이 종료된 후, 상기 기판(100)은 상기 제1 공정챔버(520)로부터 상기 버퍼 모듈(510)로 이동될 수 있고, 상기 버퍼 모듈(510)을 통해 상기 제2 공정챔버(530)로 이동될 수 있다. 이 경우, 상기 제1 공정챔버(520), 상기 버퍼 모듈(510), 및 상기 제2 공정챔버(530)는 진공 상태일 수 있다.
증착 공정(P3)이 상기 제2 공정챔버(530) 내에서 수행될 수 있다. 상기 증착 공정(P3)은 적어도 하나의 타겟(T)을 이용하는 스퍼터링 증착 공정일 수 있다. 도전막(110a)이 상기 증착 공정(P3)에 의해 상기 절연막(106) 상에 형성될 수 있다. 상기 도전막(110a)은 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)과 접할 수 있고, 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)으로부터 상기 절연막(106)의 상기 상면(106U) 상으로 연장될 수 있다. 일부 실시예들에 따르면, 상기 도전막(110a)은 다층 구조로 형성될 수 있다. 일 예로, 상기 도전막(110a)은 상기 절연막(106) 상에 차례로 적층된 제1 도전막 및 제2 도전막을 포함할 수 있다. 상기 제1 도전막은 비자성 금속 원소를 포함할 수 있고, 상기 제2 도전막은 자성 원소를 포함할 수 있다. 이 경우, 상기 증착 공정(P3)은 복수의 타겟들(T)을 이용하는 스퍼터링 증착 공정일 수 있다.
상기 도전막(110a)이 형성된 상기 기판(100)은 상기 제2 공정챔버(530)로부터 상기 버퍼 모듈(510)로 이동될 수 있고, 상기 버퍼 모듈(510)을 거쳐 상기 로드 포트 모듈(540)로 이동될 수 있다. 상기 도전막(110a)이 형성된 상기 기판(100)은 상기 로드 포트 모듈(540)로부터 상기 장치(1000)의 외부로 내보내질 수 있다.
도 1을 다시 참조하면, 상기 도전막(110a)이 패터닝되어 도전 라인(110)이 형성될 수 있다. 상기 도전막(110a)이 다층 구조로 형성되는 경우, 상기 도전 라인(110)은 도 3을 참조하여 설명한, 상기 제1 도전 라인(110A) 및 상기 제2 도전 라인(110B)을 포함할 수 있다. 이 후, 배선 라인들(120)이 상기 도전 라인(110)의 다른 부분들에 각각 연결되도록 형성될 수 있다.
상기 도전 라인(110)이 상기 자기터널접합 패턴(MTJ) 아래에 배치되는 경우, 상기 자기터널접합 패턴(MTJ)의 형성을 위한 식각 공정(일 예로, 상기 제1 식각 공정(P1)) 동안 상기 자기터널접합 패턴(MTJ)의 양 측의 상기 도전 라인(110)의 일부가 리세스되거나 끊어질 수 있다. 이 경우, 상기 도전 라인(110)을 흐르는 전류에 의해 발생되는 스핀-궤도 토크의 효율이 감소하는 문제가 있다.
본 발명의 개념에 따르면, 상기 도전 라인(110)은 상기 자기터널접합 패턴(MTJ) 위에 배치될 수 있고, 이에 따라, 상기 자기터널접합 패턴(MTJ)의 형성을 위한 상기 식각 공정(일 예로, 상기 제1 식각 공정(P1))에 의해 상기 도전 라인(110)이 리세스 또는 끊어지는 것이 방지될 수 있다. 더하여, 상기 도전 라인(110)은 상기 자기터널접합 패턴(MTJ)의 상기 자유 자성 패턴(FL)의 상면(FL_U)을 노출시키는 상기 제2 식각 공정(P2), 상기 자유 자성 패턴(FL)의 상기 노출된 상면(FL_U) 상에 상기 도전막(110a)을 증착하는 상기 증착 공정(P3)을 수행함으로써 형성될 수 있다. 상기 제2 식각 공정(P2) 및 상기 증착 공정(P3)은 진공 상태인 단일 장치(1000) 내부에서 수행될 수 있고, 이 경우, 상기 자유 자성 패턴(FL)의 상기 상면(FL_U)과 상기 도전막(110a) 사이에 자연 산화막이 형성되지 않을 수 있다. 이에 따라, 상기 도전 라인(110)과 상기 자기터널접합 패턴(MTJ) 사이의 계면(INF)에 자연 산화막이 개재되지 않을 수 있다.
따라서, 상기 도전 라인(110)을 흐르는 전류에 의해 발생되는 스핀-궤도 토크의 효율이 증가될 수 있고, 그 결과, 자기 기억 소자의 스위칭 특성이 개선될 수 있다.
도 12는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 단면도이다. 설명의 간소화를 위해, 도 4를 참조하여 설명한 자기 기억 소자와 중복되는 설명은 생략될 수 있다. 도시의 간소화를 위해, 선택 소자들의 도시는 생략되었다.
먼저, 도 8 내지 도 11을 참조하여 설명한 방법에 의해 형성된 결과물이 제공될 수 있다. 상기 자기터널접합 패턴(MTJ)은 제1 자기터널접합 패턴(MTJ1)으로 지칭될 수 있고, 상기 기준 자성 패턴(PL), 상기 터널 배리어 패턴(TBR), 및 상기 자유 자성 패턴(FL)은 각각 제1 기준 자성 패턴(PL1), 제1 터널 배리어 패턴(TBR1), 및 제1 자유 자성 패턴(FL1)으로 지칭될 수 있다. 상기 도전막(110a)이 패터닝되어 도전 라인(110)이 형성될 수 있다. 상기 도전막(110a)이 다층 구조로 형성되는 경우, 상기 도전 라인(110)은 도 6을 참조하여 설명한, 상기 제1 도전 라인(110A) 및 상기 제2 도전 라인(110B)을 포함할 수 있다.
제2 자기터널접합 패턴(MTJ2)이 상기 도전 라인(110) 상에 형성될 수 있다. 상기 제2 자기터널접합 패턴(MTJ2)은 상기 제1 자기터널접합 패턴(MTJ1)과 실질적으로 동일한 방법에 의해 형성될 수 있다. 상기 제2 자기터널접합 패턴(MTJ2)은 상기 도전 라인(110) 상에 차례로 적층된, 제2 자유 자성 패턴(FL2), 제2 터널 배리어 패턴(TBR2), 및 제2 기준 자성 패턴(PL2)을 포함할 수 있다.
도 4를 다시 참조하면, 하부 배선 라인들(120)이 상기 도전 라인(110)의 다른 부분들에 각각 연결되도록 형성될 수 있다. 상부 층간 절연막(130)이 상기 제2 자기터널접합 패턴(MTJ2) 및 상기 하부 배선 라인들(120)을 덮도록 형성될 수 있고, 상부 배선 라인(140)이 상기 상부 층간 절연막(130) 상에 형성될 수 있다. 상기 상부 배선 라인(140)은 상기 제2 자기터널접합 패턴(MTJ2)에 연결될 수 있다.
본 발명의 개념에 따르면, 상기 도전 라인(110)은 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2) 사이에 배치될 수 있고, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)에 상기 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제1 자기터널접합 패턴(MTJ1) 및 상기 제2 자기터널접합 패턴(MTJ2)은 서로 다른 스위칭 특성을 가지도록 형성될 수 있다. 이 경우, 상기 도전 라인(110)을 통해 흐르는 전류의 크기를 변화시킴에 따라, 상기 제1 및 제2 자기터널접합 패턴들(MTJ1, MTJ2)의 스위칭 동작이 제어될 수 있다. 따라서, 멀티 비트 메모리 셀을 포함하는 자기 기억 소자가 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 102: 하부 층간 절연막
104: 하부 콘택 플러그 MTJ, MTJ1, MTJ2: 자기터널접합 패턴들
PL, PL1, PL2: 기준자성패턴 TBR, TBR1, TBR2: 터널 배리어 패턴
FL, FL1, FL2: 자유자성패턴 110: 도전 라인
106: 절연막 120: 배선 라인, 하부 배선 라인
130: 상부 층간 절연막 140: 상부 배선 라인

Claims (20)

  1. 기판 상의 제1 자기터널접합 패턴;
    상기 제1 자기터널접합 패턴 상의 제2 자기터널접합 패턴; 및
    상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 도전 라인을 포함하되,
    상기 도전 라인은 상기 도전 라인을 통하여 흐르는 전류가 상기 제1 자기터널접합 패턴 및 상기 제2 자기터널접합 패턴의 각각과 상기 도전 라인 사이의 계면에 평행하게 흐르도록 구성되는 자기 기억 소자.
  2. 청구항 1에 있어서,
    상기 제1 자기터널접합 패턴은 상기 기판과 상기 도전 라인 사이에 배치되고,
    상기 제1 자기터널접합 패턴은 상기 기판 상에 차례로 적층된 제1 기준 자성 패턴, 제1 터널 배리어 패턴, 및 제1 자유 자성 패턴을 포함하고, 상기 제1 자유 자성 패턴은 상기 제1 터널 배리어 패턴과 상기 도전 라인 사이에 배치되는 자기 기억 소자.
  3. 청구항 2에 있어서,
    상기 제2 자기터널접합 패턴은 상기 도전 라인 상에 차례로 적층된 제2 자유 자성 패턴, 제2 터널 배리어 패턴, 및 제2 기준 자성 패턴을 포함하고, 상기 제2 자유 자성 패턴은 상기 제2 터널 배리어 패턴과 상기 도전 라인 사이에 배치되는 자기 기억 소자.
  4. 청구항 3에 있어서,
    상기 제1 자유 자성 패턴은 상기 제2 자유 자성 패턴과 다른 물질을 포함하는 자기 기억 소자.
  5. 청구항 3에 있어서,
    상기 제1 자유 자성 패턴 내 물질의 조성은 상기 제2 자유 자성 패턴 내 물질의 조성과 다른 자기 기억 소자.
  6. 청구항 3에 있어서,
    상기 제1 자유 자성 패턴의 두께는 상기 제2 자유 자성 패턴의 두께와 다른 자기 기억 소자.
  7. 청구항 3에 있어서,
    상기 제1 기준 자성 패턴은 상기 제2 기준 자성 패턴과 다른 물질을 포함하는 자기 기억 소자.
  8. 청구항 3에 있어서,
    상기 제1 기준 자성 패턴 내 물질의 조성은 상기 제2 기준 자성 패턴 내 물질의 조성과 다른 자기 기억 소자.
  9. 청구항 3에 있어서,
    상기 제1 기준 자성 패턴의 두께는 상기 제2 기준 자성 패턴의 두께와 다른 자기 기억 소자.
  10. 청구항 1에 있어서,
    상기 도전 라인은 상기 제1 및 제2 자기터널접합 패턴들에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되는 자기 기억 소자.
  11. 청구항 1에 있어서,
    상기 기판 상의 선택 소자를 더 포함하되,
    상기 제1 자기터널접합 패턴은 상기 선택 소자의 일 단자에 전기적으로 연결되는 자기 기억 소자.
  12. 청구항 11에 있어서,
    상기 제2 자기터널접합 패턴 상의 상부 배선 라인을 더 포함하되,
    상기 제2 자기터널접합 패턴은 상기 도전 라인과 상기 상부 배선 라인 사이에 배치되고, 상기 상부 배선 라인에 전기적으로 연결되는 자기 기억 소자.
  13. 청구항 1에 있어서,
    상기 도전 라인에 연결되는 하부 배선 라인들을 더 포함하되,
    상기 하부 배선 라인들은 수평적으로 서로 이격되고, 상기 도전 라인의 다른 부분들에 각각 연결되는 자기 기억 소자.
  14. 청구항 1에 있어서,
    상기 도전 라인은;
    상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 제1 도전 라인; 및
    상기 제1 도전 라인과 상기 제2 자기터널접합 패턴 사이의 제2 도전 라인을 포함하되,
    상기 제2 도전 라인은 자성 원소를 포함하는 자기 기억 소자.
  15. 기판 상의 제1 자기터널접합 패턴;
    상기 제1 자기터널접합 패턴 상의 제2 자기터널접합 패턴; 및
    상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 도전 라인을 포함하되,
    상기 도전 라인들은 상기 제1 및 제2 자기터널접합 패턴들에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되는 자기 기억 소자.
  16. 청구항 15에 있어서,
    상기 제1 자기터널접합 패턴 및 상기 제2 자기터널접합 패턴은 상기 기판의 상면에 수직한 제1 방향으로 적층되고,
    상기 도전 라인은 상기 기판의 상기 상면에 평행한 제2 방향으로 연장되는 자기 기억 소자.
  17. 청구항 15에 있어서,
    상기 제1 자기터널접합 패턴은 제1 자유 자성 패턴, 제1 기준 자성 패턴, 및 이들 사이의 제1 터널 배리어 패턴을 포함하고,
    상기 제2 자기터널접합 패턴은 제2 자유 자성 패턴, 제2 기준 자성 패턴, 및 이들 사이의 제2 터널 배리어 패턴을 포함하고,
    상기 제1 자유 자성 패턴은 상기 제1 터널 배리어 패턴과 상기 도전 라인 사이에 배치되고, 상기 제2 자유 자성 패턴은 상기 제2 터널 배리어 패턴과 상기 도전 라인 사이에 배치되는 자기 기억 소자.
  18. 청구항 17에 있어서,
    상기 제1 자유 자성 패턴 및 상기 제2 자유 자성 패턴의 각각은 상기 도전 라인과 접하는 자기 기억 소자.
  19. 청구항 17에 있어서,
    상기 제1 자유 자성 패턴은 상기 제1 자유 자성 패턴이 상기 제2 자유 자성 패턴과 다른 물질을 포함하도록, 상기 제1 자유 자성 패턴 내 물질의 조성이 상기 제2 자유 자성 패턴 내 물질을 조성과 다르도록, 또는 상기 제1 자유 자성 패턴의 두께가 상기 제2 자유 자성 패턴의 두께와 다르도록 구성되는 자기 기억 소자.
  20. 청구항 19에 있어서,
    상기 제1 기준 자성 패턴은 상기 제1 기준 자성 패턴이 상기 제2 기준 자성 패턴과 다른 물질을 포함하도록, 상기 제1 기준 자성 패턴 내 물질의 조성이 상기 제2 기준 자성 패턴 내 물질을 조성과 다르도록, 또는 상기 제1 기준 자성 패턴의 두께가 상기 제2 기준 자성 패턴의 두께와 다르도록 구성되는 자기 기억 소자.
KR1020180137036A 2018-11-09 2018-11-09 자기 기억 소자 KR102698782B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180137036A KR102698782B1 (ko) 2018-11-09 2018-11-09 자기 기억 소자
US16/434,478 US10862025B2 (en) 2018-11-09 2019-06-07 Magnetic memory devices
US16/440,461 US10553790B1 (en) 2018-11-09 2019-06-13 Method of manufacuring a magnetic memory device
CN201910733388.9A CN111180577B (zh) 2018-11-09 2019-08-08 用于制造磁存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137036A KR102698782B1 (ko) 2018-11-09 2018-11-09 자기 기억 소자

Publications (2)

Publication Number Publication Date
KR20200054389A true KR20200054389A (ko) 2020-05-20
KR102698782B1 KR102698782B1 (ko) 2024-08-27

Family

ID=69230225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137036A KR102698782B1 (ko) 2018-11-09 2018-11-09 자기 기억 소자

Country Status (3)

Country Link
US (2) US10862025B2 (ko)
KR (1) KR102698782B1 (ko)
CN (1) CN111180577B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230089984A1 (en) * 2021-09-20 2023-03-23 International Business Machines Corporation Stacked spin-orbit torque magnetoresistive random access memory
CN116419576A (zh) * 2021-12-28 2023-07-11 浙江驰拓科技有限公司 一种sot-mram存储单元及其制备方法、sot-mram

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150018413A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 스핀 축적을 이용하여 스위치될 수 있고, 자기전기 장치들을 이용하여 선택 가능한 자기 메모리들을 제공하는 방법 및 시스템
US20150213869A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Single-phase gshe-mtj non-volatile flip-flop
US20160055894A1 (en) * 2014-08-20 2016-02-25 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911710B2 (en) * 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
JP2007096105A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
KR100781432B1 (ko) 2006-08-30 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
JP2009146512A (ja) * 2007-12-14 2009-07-02 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッド及び磁気記録装置
JP2012502447A (ja) * 2008-09-03 2012-01-26 キヤノンアネルバ株式会社 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
KR20130016825A (ko) * 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 자기저항소자 및 이를 포함하는 자기저항 메모리 소자
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US20160130693A1 (en) 2014-11-11 2016-05-12 Kazuya Sawada Method of manufacturing magnetoresistive memory device and manufacturing apparatus of the same
US11257862B2 (en) * 2015-01-30 2022-02-22 Yimin Guo MRAM having spin hall effect writing and method of making the same
CN104701453B (zh) * 2015-02-13 2017-08-08 北京航空航天大学 一种通过缓冲层调控的多比特单元磁存储器件
EP3304741A4 (en) 2015-05-28 2019-05-01 INTEL Corporation EXCLUSIVE OR LOGICAL DEVICE WITH SPIN-ORBIT TORQUE EFFECT
CN105161613A (zh) * 2015-08-18 2015-12-16 北京航空航天大学 一种基于双势垒结构的磁存储器件
US9972502B2 (en) 2015-09-11 2018-05-15 Lam Research Corporation Systems and methods for performing in-situ deposition of sidewall image transfer spacers
KR102449182B1 (ko) * 2015-10-15 2022-10-04 삼성전자주식회사 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
US20170117027A1 (en) 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
US9768229B2 (en) 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
KR102494102B1 (ko) * 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
WO2017159432A1 (ja) * 2016-03-14 2017-09-21 Tdk株式会社 磁気メモリ
CN107481749A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
KR102179913B1 (ko) * 2016-09-29 2020-11-17 삼성전자주식회사 자기 메모리 소자
CN106654002B (zh) * 2016-11-03 2018-12-04 北京航空航天大学 一种低功耗磁性多阻态存储单元
KR20190045639A (ko) 2017-10-24 2019-05-03 삼성전자주식회사 반도체 제조 장치, 메모리 소자, 메모리 소자의 제조 방법
KR101873695B1 (ko) 2017-10-26 2018-07-02 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
KR102451018B1 (ko) 2017-11-13 2022-10-05 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
US10270028B1 (en) 2017-11-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
US10381406B1 (en) * 2018-02-17 2019-08-13 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for dual bit operation and methods for fabricating the same
US10840440B2 (en) 2018-02-22 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices
US10475991B2 (en) 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150018413A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 스핀 축적을 이용하여 스위치될 수 있고, 자기전기 장치들을 이용하여 선택 가능한 자기 메모리들을 제공하는 방법 및 시스템
US20150213869A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Single-phase gshe-mtj non-volatile flip-flop
US20160055894A1 (en) * 2014-08-20 2016-02-25 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory

Also Published As

Publication number Publication date
US10862025B2 (en) 2020-12-08
US10553790B1 (en) 2020-02-04
US20200152700A1 (en) 2020-05-14
CN111180577B (zh) 2024-04-02
CN111180577A (zh) 2020-05-19
KR102698782B1 (ko) 2024-08-27

Similar Documents

Publication Publication Date Title
KR102572158B1 (ko) 자기 기억 소자
KR102650546B1 (ko) 자기 기억 소자
US10636465B2 (en) Magnetic memory device and method of fabricating the same
KR102604071B1 (ko) 자기 기억 소자 및 이의 제조 방법
KR102638610B1 (ko) 자기 메모리 장치
US11665910B2 (en) Magnetic memory devices
KR102698782B1 (ko) 자기 기억 소자
US11170832B2 (en) Magnetic memory devices
US20220123205A1 (en) Semiconductor device and a method of operating the same
KR20190052492A (ko) 자기 메모리 장치
KR102698784B1 (ko) 자기 기억 소자
KR102657361B1 (ko) 자기 메모리 장치
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR20180027711A (ko) 자기 메모리 장치의 제조 방법
KR20230096332A (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant