JP2006032973A - 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ - Google Patents
磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ Download PDFInfo
- Publication number
- JP2006032973A JP2006032973A JP2005209292A JP2005209292A JP2006032973A JP 2006032973 A JP2006032973 A JP 2006032973A JP 2005209292 A JP2005209292 A JP 2005209292A JP 2005209292 A JP2005209292 A JP 2005209292A JP 2006032973 A JP2006032973 A JP 2006032973A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- memory cell
- bit line
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Abstract
【解決手段】 本発明の磁気メモリセルは、基体上に、第1の階層において第1の方向へ延在するように設けられたビット線20と、第1の階層とは異なる第2の階層において第1の方向と直交する第2の方向へ延在するように設けられたワード線10と、ビット線20とワード線10との交差点において第1の階層と第2の階層との間に設けられた磁気トンネル接合素子とを備える。ビット線20およびワード線10は、いずれも10nm以上100nm未満の厚みを有する。よって、ワード線10およびビット線20に対して比較的小さな書込電流を流した場合であっても、フリー層57の磁化反転に要する磁界を十分に得ることができる。このため、さらなる微小化が実現可能となる。
【選択図】 図1
Description
次に、図8を参照して、本実施の形態における第1の変形例(変形例1)としての磁気メモリセルアレイの構造について説明する。図8は、本変形例における任意の磁気メモリセルの断面構成を拡大して示した概略図である。本変形例では、上記実施の形態とは異なり、電極線59に相当するものを設けずに、MTJ素子50の上面と直接接するようにワード線10を設けるようにしたものである。それ以外の構成、(例えば、MTJ素子50の構成など)については上記実施の形態と同等であるので、ここではその説明を省略する。なお、ワード線10には、アクセス用トランジスタとの接続を図る接続線60(ここでは図示せず)が連結されている。このような構造では、ワード線10およびビット線20のみを用いることにより磁気メモリセルの論理状態を判定(測定)することとなる。なお、この場合、図9に示した本実施の形態における第2の変形例(変形例2)にように、ビット線20とワード線10との上下の位置関係を入れ替えることも可能である。すなわち、ワード線10上にMTJ素子50を形成したのち、MTJ素子50の上にさらにビット線20を形成するようにしてもよい。ここでは、アクセス用トランジスタとの接続を図る接続線61をワード線10の一端部と連結するようにしている。
Claims (22)
- 基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性のワード線と、
前記ビット線と前記ワード線との交差点における前記第1の階層と前記第2の階層との間に、強磁性フリー層を含むように設けられた磁気トンネル接合素子と
を備えたことを特徴とする磁気メモリセル。 - 前記磁気トンネル接合素子は、
一方の面が前記ワード線と接触すると共に他方の面が前記ビット線と接触しており、かつ、前記ビット線およびワード線を流れる書込電流によって生ずる電流磁界が付与されるように構成されている
ことを特徴とする請求項1に記載の磁気メモリセル。 - さらに電極線を備えている
ことを特徴とする請求項1に記載の磁気メモリセル。 - 前記電極線は、前記磁気トンネル接合素子の一方の面と接触し、かつ、前記ワード線と絶縁されるように前記磁気トンネル接合素子と前記ワード線との間に設けられ、
前記磁気トンネル接合素子の他方の面は、前記ビット線と接触している
ことを特徴とする請求項3に記載の磁気メモリセル。 - 前記ビット線およびワード線は、銅(Cu)、金(Au)、アルミニウム(Al)、銀(Ag)、銅金合金(CuAu)、銅銀合金(CuAg)、タンタル(Ta)、クロム(Cr)、ニッケルクロム合金(NiCr)、ニッケル鉄クロム合金(NiFeCr)、ルテニウム(Ru)またはロジウム(Rh)のうちのいずれか1種を構成材料とする単層体またはそれらの積層体である
ことを特徴とする請求項1に記載の磁気メモリセル。 - 前記磁気トンネル接合素子は、
シード層と、
反強磁性ピンニング層と、
互いに逆平行をなす等価な磁気モーメントを有する第1および第2ピンド層と、前記第1および第2ピンド層の間に設けられた結合層とを含むシンセティックピンド層と、
トンネルバリア層と、
前記強磁性フリー層と、
キャップ層と
が順に積層されたものであり、かつ、前記ビット線の延在方向と平行または直交する方向に前記第1および第2ピンド層の磁気異方性が発現する
ことを特徴とする請求項1に記載の磁気メモリセル。 - 前記強磁性フリー層は、介在層と、この介在層を挟んで対向し、反強磁性結合するように互いに反対向きの磁気モーメントを有する第1および第2強磁性層と
を有することを特徴とする請求項6に記載の磁気メモリセル。 - 前記反強磁性ピンニング層は、白金マンガン合金(PtMn)、ニッケルマンガン合金(NiMn)、オスミウムマンガン合金(OsMn)、イリジウムマンガン合金(IrMn)、白金パラジウムマンガン合金(PtPdMn)、白金クロムマンガン合金(PtCrMn)または鉄マンガン合金(FeMn)により構成され、10.0nm以上50.0nm以下の厚みを有するものであり、
前記第1および第2ピンド層は、コバルト鉄合金(CoFe)またはニッケル鉄合金(NiFe)により構成され、0.5nm以上10.0nm以下の厚みを有するものであり、
結合層は、ロジウム(Rh)、ルテニウム(Ru)、クロム(Cr)または銅(Cu)により構成され、前記第1ピンド層と前記第2ピンド層との反強磁性結合を維持するものである
ことを特徴とする請求項6に記載の磁気メモリセル。 - 複数のアクセス用トランジスタを有する基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性の複数のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性の複数のワード線と、
前記複数のビット線のうちの1つと一方の面において接触し、かつ、前記複数のワード線のうちの1つと他方の面において接触するように前記第1の階層と前記第2の階層との間にそれぞれ設けられた複数の磁気トンネル接合素子と、
前記複数のワード線と前記複数のアクセス用トランジスタとを接続する複数の接続層と
を備えたことを特徴とする磁気メモリセルアレイ。 - 前記磁気トンネル接合素子は、
シード層と、
反強磁性ピンニング層と、
互いに逆平行をなす等価な磁気モーメントを有する第1および第2ピンド層と、前記第1および第2ピンド層の間に設けられた結合層とを含むシンセティックピンド層と、
トンネルバリア層と、
強磁性フリー層と、
キャップ層と
が順に積層されたものであり、かつ、前記ビット線の延在方向と平行または直交する方向に前記第1および第2ピンド層の磁気異方性が発現する
ことを特徴とする請求項9に記載の磁気メモリセルアレイ。 - 複数のアクセス用トランジスタを有する基体上に、
第1の階層において第1の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性の複数のビット線と、
前記第1の階層とは異なる第2の階層において前記第1の方向と直交する第2の方向へ延在するように設けられ、かつ、10nm以上100nm未満の厚みを有する導電性の複数のワード線と、
前記複数のビット線のうちの1つと一方の面において接触し、かつ、前記複数のワード線とは絶縁されるように前記第1の階層と前記第2の階層との間にそれぞれ設けられた複数の磁気トンネル接合素子と、
前記複数の磁気トンネル接合素子の各々における他方の面と接触し、前記複数のワード線とは絶縁された複数の電極線と、
前記複数の電極線と前記複数のアクセス用トランジスタとを接続する複数の接続層と
を(それぞれ複数)備えたことを特徴とする磁気メモリセルアレイ。 - 前記磁気トンネル接合素子は、
シード層と、
反強磁性ピンニング層と、
互いに逆平行をなす等価な磁気モーメントを有する第1および第2ピンド層と、前記第1および第2ピンド層の間に設けられた結合層とを含むシンセティックピンド層と、
トンネルバリア層と、
強磁性フリー層と、
キャップ層と
が順に積層されたものであり、かつ、前記ビット線の延在方向と平行または直交する方向に前記第1および第2ピンド層の磁気異方性が発現する
ことを特徴とする請求項11に記載の磁気メモリセルアレイ。 - 平坦面を有する基体を用意する工程と、
前記基体上に、導電材料を用いて10nm以上100nm未満の厚みを有する第1の導電層を形成する工程と、
前記第1の導電層の全体を覆うように第1のフォトレジスト層を形成する工程と、
前記第1のフォトレジスト層をパターニングすることにより、300nm以上500nm以下の幅を有する帯状の第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをエッチングマスクとして利用し前記第1の導電層を選択的にエッチングすることにより、前記第1のレジストパターンと同等の形状をなすビット線を形成する工程と、
前記ビット線を取り囲むように、前記第1の導電層がエッチングされた領域の基体上に第1の絶縁層を充填する工程と、
前記第1のレジストパターンをリフトオフすることにより、前記第1の絶縁層と共に共平面をなす前記ビット線を露出させる工程と、
前記ビット線の上面と接するように磁気トンネル接合素子を形成する工程と、
前記磁気トンネル接合素子の周囲を取り囲むと共に、前記磁気トンネル接合素子の上面と共平面を形成するように第2の絶縁層を形成する工程と
を含むことを特徴とする磁気メモリセルの製造方法。 - 前記磁気トンネル接合素子の上面と接するように、導電材料を用いて10nm以上100nm未満の厚みを有する第2の導電層を形成する工程と、
前記第2の導電層の全体を覆うように第2のフォトレジスト層を形成する工程と、
前記第2のフォトレジスト層をパターニングすることにより、300nm以上500nm以下の幅を有する帯状の第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをエッチングマスクとして利用し、前記第2の導電層を選択的にエッチングすることにより、前記第2のレジストパターンと同等の形状をなすワード線を形成する工程と、
前記ワード線を取り囲むように、前記第2の導電層がエッチングされた領域の基体上に第3の絶縁層を充填する工程と、
前記第2のレジストパターンをリフトオフすることにより、前記第3の絶縁層と共に共平面をなす前記ワード線を露出させる工程と
をさらに含むことを特徴とする請求項13に記載の磁気メモリセルの製造方法。 - 銅(Cu)、金(Au)、アルミニウム(Al)、銀(Ag)、銅金合金(CuAu)、銅銀合金(CuAg)、タンタル(Ta)、クロム(Cr)、ニッケルクロム合金(NiCr)、ニッケル鉄クロム合金(NiFeCr)、ルテニウム(Ru)またはロジウム(Rh)のうちのいずれか1つを用いた単層体またはそれらの積層体として前記第1の導電層を形成する
ことを特徴とする請求項13に記載の磁気メモリセルの製造方法。 - 銅(Cu)、金(Au)、アルミニウム(Al)、銀(Ag)、銅金合金(CuAu)、銅銀合金(CuAg)、タンタル(Ta)、クロム(Cr)、ニッケルクロム合金(NiCr)、ニッケル鉄クロム合金(NiFeCr)、ルテニウム(Ru)またはロジウム(Rh)のうちのいずれか1つを用いた単層体またはそれらの積層体として前記第2の導電層を形成する
ことを特徴とする請求項14に記載の磁気メモリセルの製造方法。 - 前記ビット線の上に、
シード層と、
反強磁性ピンニング層と、
互いに逆平行をなす等価な磁気モーメントを有する第1および第2ピンド層と、前記第1および第2ピンド層の間に設けられた結合層とを含むシンセティックピンド層と、
トンネルバリア層と、
強磁性フリー層と、
キャップ層と
を順に積層し、かつ、前記ビット線の延在方向と平行または直交する方向に前記第1および第2ピンド層の磁気異方性が発現するように前記磁気トンネル接合素子を形成する
ことを特徴とする請求項13に記載の磁気メモリセルの製造方法。 - 平坦面を有する基体を用意する工程と、
前記基体上に、導電材料を用いて10nm以上100nm未満の厚みを有する第1の導電層を形成する工程と、
前記導電層の全体を覆うように第1のフォトレジスト層を形成する工程と、
前記第1のフォトレジスト層をパターニングすることにより、300nm以上500nm以下の幅を有する帯状の第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをエッチングマスクとして利用し前記第1の導電層を選択的にエッチングすることにより、前記第1のレジストパターンと同等の形状をなすビット線を形成する工程と、
前記ビット線を取り囲むように、前記第1の導電層がエッチングされた領域の基体上に第1の絶縁層を充填する工程と、
前記第1のレジストパターンをリフトオフすることにより、前記第1の絶縁層と共に共平面をなす前記ビット線を露出させる工程と、
前記ビット線の上面と接するように磁気トンネル接合素子を形成する工程と、
前記磁気トンネル接合素子の上面と接するように電極線を形成する工程と、
前記電極線を覆うように第2の絶縁層を形成する工程と
を含むことを特徴とする磁気メモリセルの製造方法。 - 前記第2の絶縁層の上に、導電材料を用いて10nm以上100nm未満の厚みを有する第2の導電層を形成する工程と、
前記第2の導電層の全体を覆うように第2のフォトレジスト層を形成する工程と、
前記第2のフォトレジスト層をパターニングすることにより、300nm以上500nm以下の幅を有する帯状の第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをエッチングマスクとして利用し、前記第2の導電層を選択的にエッチングすることにより、前記第2のレジストパターンと同等の形状をなすワード線を形成する工程と、
前記ワード線を取り囲むように、前記第2の導電層がエッチングされた領域の基体上に第3の絶縁層を充填する工程と
をさらに含むことを特徴とする請求項18に記載の磁気メモリセルの製造方法。 - 銅(Cu)、金(Au)、アルミニウム(Al)、銀(Ag)、銅金合金(CuAu)、銅銀合金(CuAg)、タンタル(Ta)、クロム(Cr)、ニッケルクロム合金(NiCr)、ニッケル鉄クロム合金(NiFeCr)、ルテニウム(Ru)またはロジウム(Rh)のうちのいずれか1つを用いた単層体またはそれらの積層体として前記第1の導電層を形成する
ことを特徴とする請求項18に記載の磁気メモリセルの製造方法。 - 銅(Cu)、金(Au)、アルミニウム(Al)、銀(Ag)、銅金合金(CuAu)、銅銀合金(CuAg)、タンタル(Ta)、クロム(Cr)、ニッケルクロム合金(NiCr)、ニッケル鉄クロム合金(NiFeCr)、ルテニウム(Ru)またはロジウム(Rh)のうちのいずれか1つを用いた単層体またはそれらの積層体として前記第2の導電層を形成する
ことを特徴とする請求項19に記載の磁気メモリセルの製造方法。 - 前記ビット線の上に、
シード層と、
反強磁性ピンニング層と、
互いに逆平行をなす等価な磁気モーメントを有する第1および第2ピンド層と、前記第1および第2ピンド層の間に設けられた結合層とを含むシンセティックピンド層と、
トンネルバリア層と、
強磁性フリー層と、
キャップ層と
を順に積層し、かつ、前記ビット線の延在方向と平行または直交する方向に前記第1および第2ピンド層の磁気異方性が発現するように前記磁気トンネル接合素子を形成する
ことを特徴とする請求項18に記載の磁気メモリセルの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/892,668 US7067330B2 (en) | 2004-07-16 | 2004-07-16 | Magnetic random access memory array with thin conduction electrical read and write lines |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032973A true JP2006032973A (ja) | 2006-02-02 |
Family
ID=35124479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005209292A Pending JP2006032973A (ja) | 2004-07-16 | 2005-07-19 | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ |
Country Status (7)
Country | Link |
---|---|
US (3) | US7067330B2 (ja) |
EP (1) | EP1619689B1 (ja) |
JP (1) | JP2006032973A (ja) |
KR (2) | KR20060053836A (ja) |
AT (1) | ATE421757T1 (ja) |
DE (1) | DE602005012463D1 (ja) |
TW (1) | TWI302705B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9966122B2 (en) | 2016-08-04 | 2018-05-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363527A (ja) * | 2003-04-11 | 2004-12-24 | Toshiba Corp | 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法 |
US7067330B2 (en) * | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
US20060128038A1 (en) * | 2004-12-06 | 2006-06-15 | Mahendra Pakala | Method and system for providing a highly textured magnetoresistance element and magnetic memory |
US7760474B1 (en) | 2006-07-14 | 2010-07-20 | Grandis, Inc. | Magnetic element utilizing free layer engineering |
US7663848B1 (en) | 2006-07-14 | 2010-02-16 | Grandis, Inc. | Magnetic memories utilizing a magnetic element having an engineered free layer |
US20090095985A1 (en) * | 2007-10-10 | 2009-04-16 | Samsung Electronics Co., Ltd. | Multi-layer electrode, cross point memory array and method of manufacturing the same |
US20090102015A1 (en) * | 2007-10-17 | 2009-04-23 | Ulrich Klostermann | Integrated Circuit, Memory Cell Array, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing an Integrated Circuit |
DE102007049786A1 (de) * | 2007-10-17 | 2009-04-23 | Qimonda Ag | Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung |
US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
US7881098B2 (en) * | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
US7880209B2 (en) * | 2008-10-09 | 2011-02-01 | Seagate Technology Llc | MRAM cells including coupled free ferromagnetic layers for stabilization |
US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US20140003118A1 (en) | 2012-07-02 | 2014-01-02 | International Business Machines Corporation | Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices |
KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
JP2017139399A (ja) * | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 磁気メモリ |
JP6271655B1 (ja) * | 2016-08-05 | 2018-01-31 | 株式会社東芝 | 不揮発性メモリ |
US10693059B2 (en) * | 2018-02-20 | 2020-06-23 | International Business Machines Corporation | MTJ stack etch using IBE to achieve vertical profile |
US10944050B2 (en) | 2018-05-08 | 2021-03-09 | Applied Materials, Inc. | Magnetic tunnel junction structures and methods of manufacture thereof |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196519A (ja) * | 1997-09-17 | 1999-04-09 | Alps Electric Co Ltd | スピンバルブ型薄膜素子およびその製造方法 |
JP2000357389A (ja) * | 1998-05-19 | 2000-12-26 | Canon Inc | 巨大磁気抵抗効果を利用したメモリ素子 |
JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
WO2002039454A2 (de) * | 2000-11-10 | 2002-05-16 | Infineon Technologies Ag | Magnetoresistiver speicher (mram) |
JP2002217382A (ja) * | 2001-01-18 | 2002-08-02 | Sharp Corp | 磁気メモリおよび磁気メモリの製造方法 |
JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
JP2004006729A (ja) * | 2002-03-29 | 2004-01-08 | Toshiba Corp | 磁気記憶装置の製造方法 |
JP2004039229A (ja) * | 2002-07-15 | 2004-02-05 | Hewlett-Packard Development Co Lp | 揮発性メモリと不揮発性メモリとを共用するメモリバックアップシステム |
JP2004071714A (ja) * | 2002-08-02 | 2004-03-04 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2004071897A (ja) * | 2002-08-07 | 2004-03-04 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2004179183A (ja) * | 2002-11-22 | 2004-06-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2004179489A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 磁気半導体記憶装置 |
JP2004179667A (ja) * | 1999-06-17 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 |
WO2004059745A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 磁性スイッチ素子とそれを用いた磁気メモリ |
JP2004200459A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | トンネル磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気メモリー |
JP2004279183A (ja) * | 2003-03-14 | 2004-10-07 | Seiko Epson Corp | 測位装置、移動端末、測位方法、測位機能を発揮させるプログラム及び、測位機能を発揮させるプログラムを記録した情報記録媒体 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
US6166948A (en) * | 1999-09-03 | 2000-12-26 | International Business Machines Corporation | Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers |
JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
US6611455B2 (en) * | 2001-04-20 | 2003-08-26 | Canon Kabushiki Kaisha | Magnetic memory |
US6815248B2 (en) | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
US6783995B2 (en) | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
JP4632625B2 (ja) | 2002-11-14 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6898132B2 (en) * | 2003-06-10 | 2005-05-24 | International Business Machines Corporation | System and method for writing to a magnetic shift register |
US6834005B1 (en) * | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US6920062B2 (en) * | 2003-10-14 | 2005-07-19 | International Business Machines Corporation | System and method for reading data stored on a magnetic shift register |
US7132707B2 (en) | 2004-08-03 | 2006-11-07 | Headway Technologies, Inc. | Magnetic random access memory array with proximate read and write lines cladded with magnetic material |
US7067330B2 (en) * | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
-
2004
- 2004-07-16 US US10/892,668 patent/US7067330B2/en not_active Expired - Fee Related
- 2004-12-01 US US11/001,382 patent/US7394122B2/en not_active Expired - Fee Related
-
2005
- 2005-06-24 EP EP05368012A patent/EP1619689B1/en not_active Not-in-force
- 2005-06-24 DE DE602005012463T patent/DE602005012463D1/de active Active
- 2005-06-24 AT AT05368012T patent/ATE421757T1/de not_active IP Right Cessation
- 2005-07-12 TW TW094123592A patent/TWI302705B/zh not_active IP Right Cessation
- 2005-07-15 KR KR1020050064316A patent/KR20060053836A/ko not_active Application Discontinuation
- 2005-07-19 JP JP2005209292A patent/JP2006032973A/ja active Pending
-
2006
- 2006-05-22 US US11/438,179 patent/US7394123B2/en not_active Expired - Fee Related
-
2009
- 2009-01-30 KR KR1020090007547A patent/KR100948009B1/ko not_active IP Right Cessation
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196519A (ja) * | 1997-09-17 | 1999-04-09 | Alps Electric Co Ltd | スピンバルブ型薄膜素子およびその製造方法 |
JP2000357389A (ja) * | 1998-05-19 | 2000-12-26 | Canon Inc | 巨大磁気抵抗効果を利用したメモリ素子 |
JP2004179667A (ja) * | 1999-06-17 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 |
JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
WO2002039454A2 (de) * | 2000-11-10 | 2002-05-16 | Infineon Technologies Ag | Magnetoresistiver speicher (mram) |
JP2002217382A (ja) * | 2001-01-18 | 2002-08-02 | Sharp Corp | 磁気メモリおよび磁気メモリの製造方法 |
JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
JP2004006729A (ja) * | 2002-03-29 | 2004-01-08 | Toshiba Corp | 磁気記憶装置の製造方法 |
JP2004039229A (ja) * | 2002-07-15 | 2004-02-05 | Hewlett-Packard Development Co Lp | 揮発性メモリと不揮発性メモリとを共用するメモリバックアップシステム |
JP2004071714A (ja) * | 2002-08-02 | 2004-03-04 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2004071897A (ja) * | 2002-08-07 | 2004-03-04 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2004179183A (ja) * | 2002-11-22 | 2004-06-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2004179489A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 磁気半導体記憶装置 |
JP2004200459A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | トンネル磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気メモリー |
WO2004059745A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 磁性スイッチ素子とそれを用いた磁気メモリ |
JP2004279183A (ja) * | 2003-03-14 | 2004-10-07 | Seiko Epson Corp | 測位装置、移動端末、測位方法、測位機能を発揮させるプログラム及び、測位機能を発揮させるプログラムを記録した情報記録媒体 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9966122B2 (en) | 2016-08-04 | 2018-05-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US10504574B2 (en) | 2016-08-04 | 2019-12-10 | Kabushiki Kaisha Toshiba | Magnetic memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20090028591A (ko) | 2009-03-18 |
DE602005012463D1 (de) | 2009-03-12 |
US7394123B2 (en) | 2008-07-01 |
EP1619689B1 (en) | 2009-01-21 |
ATE421757T1 (de) | 2009-02-15 |
KR20060053836A (ko) | 2006-05-22 |
US20060014306A1 (en) | 2006-01-19 |
US20060014346A1 (en) | 2006-01-19 |
US20060211155A1 (en) | 2006-09-21 |
US7394122B2 (en) | 2008-07-01 |
KR100948009B1 (ko) | 2010-03-18 |
TWI302705B (en) | 2008-11-01 |
US7067330B2 (en) | 2006-06-27 |
EP1619689A1 (en) | 2006-01-25 |
TW200614233A (en) | 2006-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006032973A (ja) | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ | |
JP6933683B2 (ja) | 磁気抵抗ランダムアクセスメモリの製造方法 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
EP2342714B1 (en) | Reducing spin pumping induced damping of a free layer of a memory device | |
US8039913B2 (en) | Magnetic stack with laminated layer | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
US6958927B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
JP5068939B2 (ja) | 磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 | |
JP3942930B2 (ja) | トンネル接合メモリセル | |
US6909633B2 (en) | MRAM architecture with a flux closed data storage layer | |
JP5080267B2 (ja) | メモリ素子のアレイを有する磁気抵抗ランダム・アクセス装置及び磁気エレクトロニクス・メモリ素子を製造する方法 | |
US20100109061A1 (en) | Semiconductor memory device and manufacturing method for semiconductor memory device | |
JP2005210126A (ja) | 磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ | |
JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2006041537A (ja) | 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法 | |
JP2005303298A (ja) | 磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法 | |
JP2008523589A (ja) | 高度集合組織の磁気抵抗効果素子及び磁気メモリを提供するための方法及びシステム | |
US7838953B2 (en) | Magnetic memory cell and magnetic random access memory | |
JP4834404B2 (ja) | 端部領域において磁気状態が安定している磁性書込み線を有するmramセル | |
US7826254B2 (en) | Magnetic storage device and method for producing the same | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
JP2012209358A (ja) | 磁気記憶素子および磁気記憶装置 | |
JP4415745B2 (ja) | 固体メモリ装置 | |
JP4187021B2 (ja) | 記憶素子及びメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110314 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120521 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120727 |