TWI302705B - Magnetic random access memory array with thin conduction electrical read and write lines - Google Patents

Magnetic random access memory array with thin conduction electrical read and write lines Download PDF

Info

Publication number
TWI302705B
TWI302705B TW094123592A TW94123592A TWI302705B TW I302705 B TWI302705 B TW I302705B TW 094123592 A TW094123592 A TW 094123592A TW 94123592 A TW94123592 A TW 94123592A TW I302705 B TWI302705 B TW I302705B
Authority
TW
Taiwan
Prior art keywords
layer
bit line
memory cell
word line
line
Prior art date
Application number
TW094123592A
Other languages
English (en)
Other versions
TW200614233A (en
Inventor
Min Tai
Wang Po-Kang
Shi Xi-Zeng
Guo Yimin
Original Assignee
Headway Technologies Inc
Applied Spintronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Headway Technologies Inc, Applied Spintronics Inc filed Critical Headway Technologies Inc
Publication of TW200614233A publication Critical patent/TW200614233A/zh
Application granted granted Critical
Publication of TWI302705B publication Critical patent/TWI302705B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

案號 94123592 Λ_Ά 1302705 一修正 曰 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於一種以磁性穿遂接面(MT j )作為記憶 體儲存裝置的設計與製造方法,特別是關於一種字元線與〜 位元線超細,因此能夠於MTJ自由層產生較高磁通量來作 一被給予的寫入電流之設計。 … 【先前技術】 磁性穿遂接面(MTJ )基本上包含有兩個被一穿遂阻 層分隔的電極,其為兩層被磁化的鐵磁性材料,而 礙層,一薄絕緣材料層。阻礙層必須相當的以供 的電荷載體(一般為電子)依據量子力學、犯 層。然而,穿遂的可能率乃依據自旋力;:以 狀態所能夠接受具有不同自旋方向電 ^ =贫賴者牙遂 總穿遂電流將依據向上自旋與向下自雷:=性。因此, 電:的轉向乃取決於電子自旋相對於 =2 。假如,相對的磁化方向是隨著外加 層的磁化方向 流將也隨之改變。就像一MTJ行為士 蹙變化,穿遂電 定電壓的穿遂電流的改變能夠判 ^ ^感測到作為一固 相對磁化方向。 斲構成MJT的兩鐵磁性層的 使用MTJ作為資料儲存裝置需要至 可以被相對於其它進行改變並且在鐵磁性層的磁力 在穿遂電流上或者相等物如接面 f =向的改變可以以 它最簡單組成例如兩型態記憶儲U ^化來感測出。在 :扣僅需要具有將磁化成4存'置’當寫入資料時 (高電阻)結構的能力,並且當讀化取(資低電阻)或者反平行 、’等’具有將它的 第7頁 1302705 _案號 94123592_年月日__ 五、發明說明(2) 穿遂電流改變或者量測的電阻改變。 事實上,MTJ的自由鐵磁性層可以被設計為具有一能自 由旋轉的磁化,但是傾向於較易排列在沿著它的容易軸向 (磁結晶異向性的方向)方向。固定層的磁化可以想像為 被一直排列在它的容易軸向。當自由層被隨著固定層反排 列,接面將產生最大電阻,當自由層隨著固定層排列,將 產生最小電阻。在典型的MRAM電路,MTJ元件設置於正交電 流傳遞線也就是字元線與位元線的交錯點。當兩個線都在 傳遞電流時,該元件利用它的自由層磁化方向所具有的改 變來寫入。當僅有一線正在傳遞電流時,元件的電阻可以 被感測出,因此,元件能有效的被讀取。需注意的是 ,在某些元件結構中可以發現額外的用來感測元件電阻的 電流傳遞線,但在最簡單的元件類別裡元件的作動如上所 陳述。這樣的MTJ 元 ##*Gallagheretal.(U.S.
Patent Νο·5, 650,958)所提出,Gallagher et al.教示具 .有一被固定鐵詞層的MT J組成,該被固定鐵詞層的磁化是在 層的平面,但無法自由旋轉,結合一自由磁化層,相較於 •被固定層該自由磁化層的磁化是可自由旋轉,其中該兩層 被一絕緣穿遂阻礙層分隔開。 MTJ MRAM元件與其它形式的DRAM在能源消耗與元件密 度上適當的競爭,MTJ必須被製作的相當的小,一般為次-微米尺寸。Parkin et al. (U.S. Patent Νο·6,166,948 )教示一種MTJ MRAM記憶胞的組成,在這種記憶胞的自由 層是由兩個反平行磁化層所構成,這兩個反平行磁化層被
第8頁 1302705 案號 94123592 Λ_η 曰 修正 五、發明說明(3) 一個間隙壁層分隔開,這間隙壁被選擇用來阻止兩個反平 行磁化層交換耦合但是能允許直接偶極耦合。自由層因此 具有封閉的通量迴線,並且在開關運作時,此兩層同時地 開關它們的磁化。Parkin強調次-微米尺寸結構需與容量範 圍在10-100 Mbit的DRAM記憶體競爭。Parkin指出如此小 的尺寸具有幾個相關連的問題,特別是超-順磁性,其是一 種自發的磁化熱變動,例如鐵磁性材料太小以至於具有有 效磁力異向性(在維持一給予的磁化方向下量測一樣品的 能力)。為了克服具有微小截面面積的MR AM記憶胞内的非 預期自發性熱變動,需要厚的磁化層。不幸的,需求的轉 換場尺寸隨層厚度增加,因此,付出於熱穩定記憶胞的代 價是必須花費大量的電流,以改變記憶胞自由層磁性方 向0 某一程度的異向性是必須的,假如MTJ記憶胞具有維持 磁化方向的能力,因此,能有效地儲存資料,甚至當寫入 ,電流為零時。當記憶胞尺寸持續縮小,必須尋求藉由形成 各種不同型態(如矩形、菱形、橢圓等)的記憶胞來提供 •磁性異向性程度,因此,與生倶來的結晶異向性的缺少將 被一形狀異向性抵銷。然而,這樣的形狀異向性具有自身 的問題。在MT J元件中所產生的最讓人煩惱的形狀相關問題 是由形狀異向性(非圓形樣品特性)所產生的非-均勻與無 法控制的場邊緣。當記憶胞尺寸減小,這些邊緣場相較於 記憶胞體的磁化變得格外的重要,並且在儲存與讀取資料 時具有一反轉效應。雖然,當這樣的形狀異方向足夠巨大
第9頁 1302705 ^ ^4123592 t 月 日 修正 五、發明說明(4) 時,能減少超大順磁性的不良影響,但它所具有的負面影 響是需要較大的電流來改變MTJ的磁化方向以達到儲存資^料 的目的。當它的形狀異向性高時,為了支付需要改變自、由 層的磁性方向所需電流問題提供一將低電流值所產生的場 集中的機制。這類似Durlam et al. (U· S· Patent No. I 211,090B1)所教示的形成一通量集中器,其為一軟磁性’ (NiF)層繞著一銅大馬氏格(damascene)電流傳輸線設 置。此層係繞著該銅線的三邊設置,該銅線形成位於MRAM 記憶胞底面的數字線。 兩個另外的方法係由Nakao (U· S· Patent No. 6, 509,621B2)所教示,在一具體實施例中,形成一固定層, 其材料選自在電流中無產生高百分比自旋極化電子的材料 與在另一具體實施例,應用一補償磁場,其由磁性屏蔽所 產生,以幫助在記憶胞元素中引起場逆轉。
Sekiguchi et al., (U· S· Patent No· 6, 611, • 455B2)教示另一方法,形成具有數個容易軸向的自由層 ,此些容易軸向垂直於層的平面,然後於相同的平面上形 •成字元線與位元線。 本發明也處理減少高電流需求的問題,以適應在超小 MRAM記憶胞自由層的磁化,其中超-順磁行為需要厚的自由 層,具體來說在1 〇〇nm以下,相較於傳統的厚度將近3 00nm 的情況下’藉此增加在自由層的轉換場,藉由如要素2。這 些細的線額外的好處是容易組設。在它們形成的圖案化過 程需要移除較少的材料,並且無需化學機械研磨(CMP ),
II
第10頁 1302705 案號 94123592 曰 修正 五、發明說明(5) 化學機械研磨法易在 後,這些超細的線很 化的各種結構配置。 線間。在下列的描述 胞配置的圖示一起描 【發明内容】 本發明之主要目 其更有效的使用字元 來運作時,線因此產 線厚度上產生無法控制的變異。最 容易形成相對於MTJ記憶胞具有位置變 本發明的記憶胞係位於字元線與位元 形成線的一般方法與它們相對於記憶 述。 的,在於提供一種MTJ MRAM記憶胞, 與位元線轉換電流,當需要較低電流 生作為轉換的有效強度磁場。 本發明之另一目的,在於提供一種形成這樣的記憶胞 與它的字元與位元線 的消除因化學機械研 的方法,其簡化製作過程並且實質上 磨法(CMP )所產生的不易控制因素 本發明之再一目的,在於提供這樣的記憶胞與陣列。 這些目標將以一MRAM記憶胞設計與利用高傳導率材料 所形成寬度小於1 0 0奈米的特殊尺寸的位元線與字元線所達 成。這傳導材料可以是高傳導率材料例如鋁、銅、金 、釕、钽、銅金、鎳鉻、姥,與這些材料的多層結構,例 如鎳鉻/銅多層薄片。 在習知的字元與位元線的高寬比(厚度n tn與寬度n w” 的比例)接近於1。應用簡單的物理(安培定律)指出當磁 場為H s時,在習知厚度為t寬度為w的線表面,運送電流強 度為I 時,Hs = 7rl/w。 對超細字元/位元線設計下,此處w>>t,磁場針尋下列
第11頁 1302705 案號 94123592 曰 修正 五、發明說明(6) 關係式:H s = 2 7Γ I / w。因此,增加線表面磁場兩倍。因為 MRAM記憶胞位在距離線表面非常短的位置,優點將某一程 度上的減少,但實質上依然存在,特別是當形成方法允許 線與記憶胞的距離維持一致細小時。 第一圖為本發明MTJ MRAM記憶胞的截面示意圖。這多 層的記憶胞元素,其水平的截面為大體上為圓形,位在一 沿著所描繪軸(它的寬度是在X方向它的厚度在y方向)之Z 軸延伸的超細寫入字元線的垂直分隔交錯處,與一超細位 元線(20 ),其沿著X軸(它的寬度在z方向,並且它的厚 度在y方向)長度延伸並且垂直地在字元線下方。這些線被 用來在記憶胞構成寫的運作,例如轉換它自由層的磁場。 寫入字元線與位元線被一絕緣層(1 5 )分隔開並且外圍被 絕緣層環繞。寫入字元線與位元線的厚度為tw,與tb ,其係小於它們的寬度Ww,與Wb與(沒有描繪)依據本發 明之目標,其中tw,與tb兩者小於100奈米並且它們的寬度 .是介於300〜500奈米。值的再次強調的是先前技術的字元 與位元線具有相當寬度與厚度,兩者介於3 0 0到5 0 0奈米 •間。超細字元或位元線的製程方式將於下詳細描述。 一 MTJ MRAM記憶胞元素(50),其厚度介於2 00〜400 埃並且側面尺寸介於0. 3〜0. 7微米,於圖中被描繪位於字 元線(2 0 )與位元線(1 0 )的交錯位置。記憶胞元素是水 平多層結構,包含有一形成於位元線上的晶種層(5 1 ), 一反鐵磁固定層(52) ’ 一虛擬反鐵磁被固定層’其包含 有一第二(53)與第一(55)鐵磁層,其被一結合層分隔
第12頁 1302705 _案號94123592_年月日__ 五、發明說明(7) 開,一穿遂阻礙層(56)、一自由層(57),其也可以是 薄片結構,與一位於位元線下方的覆蓋層(5 8 )。一被稱 為讀取字元線(5 9 )的附加傳導電極,其用來進行讀取的 運作,此一傳導電極形成於記憶胞上表面。字元線與傳導 層被一絕緣層(1 5 )分隔開。它也可以消除電極並且具有 字元線電性連接至記憶胞上表面。在記憶胞所使用的尺寸 與材料的詳細描述與製作過程將於下列的具體實施例中討 論。 【實施方式】 本發明的具體實施例是一MTJ MRAM記憶胞,其形成於 超細字元線與位元線的交錯點,特別是介於這些線間,因 此較小的電流仍可以在記憶胞自由層的位置上產生足夠的 轉換場。 請參閱第1圖,如圖所示多層MTJ記憶胞元素(5 0 )形 成於呈正交且垂直分開的本發明超細字元線(1 0 )與位元 .線(2 0 )間。這兩個線在垂直分開的水平面延伸彼此覆蓋 ,但是彼此絕緣並各自形成,記憶胞座落於此交錯位置上 •。以下,”交錯點π這個字意味著線的垂直分開交錯點。字 元線是垂直的穿出圖示平面,位元線是在圖示平面。一附 加傳導電極(5 9 ),(或者表示為讀取-字元線),作為讀 取運作之用,附加傳導電極(5 9 )形成於記憶胞上表面 。當記憶胞運作時,傳導電極一般將連結至一存取電晶體 ,其係用來判斷MRAM記憶胞邏輯狀態。電極彼此間絕緣並 且與字元線分隔開,但是很清楚的是,此一分隔開的距離
第13頁 1302705 五 曰 一 篆號 94123Μ9 、發明說明(8) 。位元ί U Γ ΐ Π 2 ϊ憶胞自由層的字元線場強度 、鋼、金4 "二二的南導電性材料所構成,例如鋁 層,例i德Ϊ/Λ、Λ /鎳鉻、铑,或者這些材料的多 ,並且t #、銅夕層,專片,構成厚度將近10 Onm或者更少 加度近似介於300至5〇〇〇11111間。如先前的聲明,一附 成於与Ϊ極(5 9 ),稱為一讀取字元線,沿著X方向延伸形 以1 L憶胞上表面上並且被用作為與位元線(20 )接面, 曰行%取運作。一連接線(6 0 )自電極(5 g )至一存取 曰曰體(於圖中未示)的一端,此一電晶體是用來判斷 MR錢記憶胞邏輯狀態(例如電阻)之電路系統的一部份 。在第la圖中所描繪的特殊表面配置,一單_MRAM記憶胞 與一單一電晶體連結。第1 d圖描繪出兩個這樣的記憶胞部 分的佈局,於圖中,每一個記憶胞被垂直分開地形成,交 錯的字元線與位元線和每一個記憶胞用來存取電晶體構成 特殊MRAM陣列設計的部分。 重回到記憶胞元素(5 0 ),一晶種層(5 1 )形成於位 元線(2 0 )上並且使得隨後形成的記憶胞層具有較高的品 質。晶種層可以是鎳鉻或者鎳鐵,其厚度接近5到1 0 0埃。 一單一被固定層,在此一具體實施例中,一虛擬鐵磁被固 定層被形成在晶種層上。虛擬層包含有一反鐵磁被固定層 (52),一第二鐵磁層(53) ’ 一結合層(54)與一第一 鐵磁層(55)。反鐵磁層固定第二鐵磁層單一方向的磁性 ,並且第一磁性層被磁化在一相對於第一層反平行方向。 第一與第二鐵磁層是厚度接近5到100埃的钻鐵
第14頁 1302705 ----案號 94123592_ 年月曰_修正 —___ 五、發明說明(9) (CoFe )層且相配,因此表面配置的淨磁矩近似於零。虛 擬層係由厚度能夠於磁力矩間維持強反平行結合的铑、 釕、鉻或者銘層所構成。反鐵磁固定層(52)可以是
PtMn、NiMn、0sMn、IrMn、PtPdMn、PtCrMn 或者 FeMn 層, 而厚度介於10〜100埃。 穿 (55 ) 層,並 阻礙層 磁材可 或者它 反平行 釕、鉻 以維持 過程, 是有益 元素( (Ru ) 字元線 上。— 寫字 線(59 像位元 層,並 遂阻礙層 上。這一 且厚度約 上。此一 選自鐵始 可以為多 方向磁化 或者銅的 介於兩鐵 設定鐵磁 的。覆蓋 50 ) 〇 覆 / 钽(Ta〕 (5 9 )形 由絕緣材 元線(1 0 )與字元 線,是由 且以符合 (56)形成於被固定層的第 观增 層係由絕緣材如氧化銘或者|g —铪氧化雙 介於7〜15埃。一鐵磁自由層(57)形成於 自由層可是由鐵磁材所構成的單層,而鐵 或者鎳鐵,而厚度大約為介於5〜1〇〇埃, 層結構,包含有第一與第二鐵磁層,其於 ,並且被一無鐵磁性但是為導電材如铑、 間隙層分隔開,間隙層具有一較佳的厚度 磁層間的強反平行結合。在形成記憶胞的 層的磁性非等方向與位元線垂直戍者平行 ^上58)形成於自由層上並且完成記憶胞 盍層可以為釕(Ru)、钽(Ta)或者由 所構成厚度約5〜10埃的多層結構。讀取 成於記憶胞元素(50 )的覆蓋層(58 ) r m,成的層環繞著記憶胞並且將 公、,3 (20)分隔開,且將讀取字元 i )刀隔開。寫人字元線(1 〇),就 本發成厚度少於100奈米的超薄 、式形成。更者,分開讀取線與
1302705 _案號94123592_年月日__ 五、發明說明(10) 寫入字元線必須維持是小的,但足以維持在記憶胞元素自 由層之寫入字元線磁場強度。分隔物無大於超細線厚度是 較好的。 請參閱第1 b圖,其係一使用本發明之超細字元線 (10 )與位元線(20 )所構成之MTJ MR AM示意圖,其與第 la圖的設計不同在在第la圖的讀取字元線(59)是不存在 的並且,取而代之的是寫入字元線(1 0 )形成於接觸記憶 胞元素(5 0 )的上表面。此記憶胞元素與第1 a的記憶胞元 素相似,因此於圖中並不再進一步仔細描繪。在這個結構 ,記憶胞的邏輯狀態僅使用字元線與位元線來進行判斷。 依據第1 c圖,其為一MRAM記憶胞陣列的概略圖,在這個圖 中數個記憶胞元素(5 0 )(在圖中以兩個呈現)每一個元 素與第1 a圖的記憶胞元素相同,且記憶胞元素(5 0 )形成 於一共通字元線(1 0 )與一單獨位元線(2 0 )間,如第1 b 圖的結構。字元線隨後與一單一存取電晶體(於圖中未示 透過一連接導體(6 0 )連接。每一記憶胞僅呈現兩個是 為了清晰並且兩者皆標示為(5 0 ),且每一記憶胞與一獨 -立的位元線連接,該獨立的位元線標示為(2 0 ),其係指 出圖所顯示的平面。記憶胞元素的上表面,在此結構中為 晶種層(5 1 ),與位元線(2 0 )的底表面接觸,並且記憶 胞元素的底表面也就是覆蓋層與字元線(10)的上表面接 觸。這裡並沒有如第1 a圖符號為(59 )的獨立電極。字元 線(1 0 )與位元線(2 0 )所形成的方式係依據本發明接續 在第2 a〜d中的描述。在這個結構中與共用字元線接觸的所
第16頁 1302705 _案號9412359艺 五、發明說明(11) 年 月 日 铬正 有挹憶胞被一單一電晶體存取。需注意的是此一陣列是可 以被轉換’因此’字元線可以在位元線上,記憶胞元素具 有被轉換=層並且存取電晶體是在字元線上。 依據第ld圖,其係一兩個MTJ MR AM記憶胞的陣列圖, 每一個是第la圖的結構,其中每一記憶胞元素(5〇 )是位 於用本發明的方式所形成的交錯字元(1 0 )與位元(20 ) fΪ且此f位元線(20 )屬於每一記憶胞所共用,但 是每一字元線是位於一獨立記憶胞元素上。一電極(59 ) 形成於接觸每一記憶胞之覆蓋層(58)的上表面,並且與 字元線間利用絕緣材料(丨5 )絕緣,每一電極透過一導體 線(6 0 ),接置一存取電晶體(於圖中未示)。在這個陣 列結構’母一 $憶胞具有一個電晶體。值得注意的是整個 結構可以被轉換,因此位元線直立於記憶胞上,並且記憶 胞層結構被相對於第1 a圖轉換。 依據第2a-e圖,其概略的描繪出形成本發明之位元或 ,者字元線的步驟。這線末端的厚度不僅達成本發明的目標 ,也提供足夠的小電流轉換場,但是它也可被以相較現有 *較粗線的形成方式以一少離子束蝕刻(IBE )整理與化學機 械研磨(CMP )的較簡單方式來達成。 、 首先’明參閱第2a圖,其係描述本發明之製程步驟的 第一步形成超細字元線或者位元線。首先,一薄的導體層 (100 )沈積在一具有平整表面的基底(90 )上,並且沈胃積 至字元線或者位元線的預設最後厚度,其中沈積的方式可 以利用蒸鍍、離子束沈積(I BD )或者化學氣相沈積法
第17頁 1302705 J^ 94123592 月 曰 修正 五、發明說明(12) (CVD) °需強調的是,基底為一介電層,其包含有MTj MRAM記憶胞元素,其上表面是介電層上表面共平面。或者 基底也可以是一覆蓋在一傳導電極上的介電層,如第la圖 之(5 9 )。於此呈現的基底無詳細的描繪。光阻層(2〇 〇 ) 隨後形成於導體層上。 依據第2b圖,其係呈現出如現有技術中對光阻層進行 光阻圖案化製成以使其成為圖案化光組層(2丨〇 )。該圖案 化產生一條(或者數次條,假如不僅一個線被形成),條 具有線的寬度並且在適當的線方向延伸。 請參閱第2 c圖,其係呈現出此一圖案化光阻層(21 〇 ) 被用來作為一離子束蝕刻或者反應離子蝕刻的光罩,以移 除$體層的周圍部分並且留下位於圖案化光阻層下方的預 期字元/位元線(丨5 〇 )。隨後光阻層將被移除(於圖中未 示)’留下被適當安排在基底(9 〇 )上的字元/位元線 (150 ) 〇 ,請參閱第2 d圖,其係第2 c圖的構成結構,其中絕緣再 填充層(2 5 0 )被沈積以填充介於字元/位元線間的間隙而 •成’或者任何其它(於圖中未示)。在這個類型,MT J記憶 胞可被形成覆蓋在字元/位元線或者字元線的一正交位置, 其可覆蓋這些線,假如這些線是位元線。假如,這些被形 成巧線(1 5 0 )是位元線(與圖示平面成正交),隨後這些 覆蓋他們的正交線為字元線(進入圖示平面)。 最後’請參閱第2 e圖,此處所示僅為一個範例,一包 含有一MTJ MR AM記憶胞的基底(90 ),因此超細字元線
第18頁 1302705 索號 94123592 Λ:_Β 曰 修正 五、發明說明(13) (1 5 0 )被依照F i g 2 a - d形成,此一超細字元線位在記憶胞 上表面。熟悉該項技藝者是清楚的知道其它超細交錯的字 元/位元線結構可以形成於記憶胞元素位置上。 L扣辦从役剌。尸a 裉梆除,因此位元線不踟〜兆 因為一個厚的沈積在無CMP的情況下將不可避免具有的 =上士面,此一狀況隨後將引起其他 如不玉= 化、不佳的線延續與電性遷J因此,本發明 為了均勻與再現性,需要位元或者字元線(1 5 0 )表面 是不平滑的或者藉由化學機械研磨法(C Μ P )來減少厚度。 這樣的研磨將導致線中產生非預期中的厚度變數,這些變一 數將依序影響在MTJ記憶胞内的線與自由層間足夠的小與2 勻距離。厚度變數產生是因為對於CM p管理過程中與,=、、 止點難以控制。所以CMP被排除,因此位元線不能是厚;, 薄沈積消除需CMP製程的缺點並且提 昜的需求 斤述者,僅為本發明—較\供實'二二, 來限疋本發明實施之範圍, =例利範虔 '八,僻:¾ 、付儆及精袖 均應包括於太恭昍由咬 f所為之均等變 於本發明之申請專利範圍内。$ 所述之形狀、構造、特徵及精;本發明申二J修飾, 均龐欽扛μ , 一 > . Ί月评所為之诌鲨#化界丨/ 1302705 _案號 94123592_年月日__ 圖式簡單說明 【圖式簡單說明】 第1 a圖為本發明之具有記憶胞元素形成於超細字元與位元 線間的MTJ MRAM記憶胞橫截面示意圖。 第lb圖為本發明於第la圖的另一種結構的MTJ MR AM記憶胞 橫截面示意圖。 第lc圖為形成於超係字元與位元線間的MTJ MR AM記憶胞的 陣列(於圖中描繪兩個)的示意圖。 第1 d圖為兩個第1 a圖之記憶胞的陣列示意圖。 第2a-e圖為超細字元或者位元線的形成示意圖,其包含有 如何使以簡易的方式形成細的字元與位元線。 【主要元件符號說明】 1 0字元線 2 0位元線 50多層MTJ記憶胞元件 5 1晶種層 .5 2反鐵磁被固定層 5 3第二鐵磁層 ‘ 5 4結合層 5 5第一鐵磁層 5 6穿遂阻礙層 5 7鐵磁自由層 58覆蓋層 5 9附加傳導電極 6 0連接導體
第20頁 1302705 _案號 94123592_年月日_修正 圖式簡單說明 90基底 100導體層 1 5 0字元/位元線 2 0 0光阻層 2 1 0圖案化光組層 2 5 0絕緣再填充層
第21頁

Claims (1)

1302705 _案號 94123592 -年只 t 修正_ 六、申請專利範圍 1 · 一種形成於超細字元線與位元線交錯處的MTJ MR AM記 憶胞,其包括有: 一超細位元線,其具有一上表面與一下表面並且是由 高傳導率材料所形成,該超細位元線於一第一水平 面内的一第一方向延伸,且具有一厚度tb,其厚度 小於1 0 0奈米; 一超細寫入字元線,其具有一上表面與一下表面並且 由南傳導率材料所構成’該字元線在第二水平面上 與該第一方向成正交的方向延伸,該第二水平面垂 直分開該第一水平面並且該寫入字元線垂直穿過該 位元線以形成與該位元線垂直分隔交錯,該字元線 具有一厚度tw,其厚度小於100奈米;以及 一水平多層磁穿遂接合(MTJ )記憶胞元素,其具有 上表面與下表面並且包含有一磁性自由層,其形成 於該字元線與該位元線的交錯處。 ,2 ·如申請專利範圍第1項所述之形成於超細字元線與位 元線交錯處的MTJ MR AM記憶胞,其中該記憶胞元素係 - 形成於該字元與位元線間的交錯處並且該記憶胞元素 上表面電性連接至該字元線底面,該記憶胞元素底面 電性連接至位元線上表面並且該超細字元與位元線在 該記憶胞元素自由層產生磁場增益。 3 ·如申請專利範圍第1項所述之形成於超細字元線與位 元線交錯處的MTJ MR AM記憶胞,其中該記憶胞元素包 含有一形成於上表面的傳導電極。
第22頁 1302705 _案號94123592_年月日__ 六、申請專利範圍 4 ·如申請專利範圍第3項所述之形成於超細字元線與位 元線交錯處的MTJ MR AM記憶胞,其中該記憶胞元素形 成在該字元線與該位元線的交錯處,並且該記憶胞元 素的下表面與該位元線的上表面連接,該字元線的下 表面是垂直在該傳導電極上,其中該超細字元與位元 線在該記憶胞元素自由層上產生磁場增益。 5 ·如申請專利範圍第1項所述之形成於超細字元線與位 元線交錯處的Μ T J M R A Μ記憶胞,其中該高傳導率材料 是銅、金、銘、銀、銅銀、組、鉻、鎳鉻、鎳鐵鉻、 釕、铑,或者這些材料的多層薄片。 6 ·如申請專利範圍第1項所述之形成於超細字元線與位 元線交錯處的MTJ MR AM記憶胞,其包含有: 一晶種層,形成於該位元線上表面; 一反鐵磁固定層,其形成於該晶種層上; 一虛擬鐵磁固定層,其係形成於該反鐵磁層上,該固 定層包含有大致上相同且相反磁力矩的第一與第二 鐵磁層,其係被一結合層分隔開; 一穿遂阻礙層,形成於該固定層上; 一鐵磁自由層,形成於該穿遂層上;以及 一覆蓋層,其係形成於該鐵磁自由層上,其中該鐵磁 層的鐵磁方向性被設定為與該位元線平行或者垂直 〇 7 ·如申請專利範圍第6項所述之形成於超細字元線與位 元線交錯處的MTJ MR AM記憶胞,其中該鐵磁層係一虛
第23頁 1302705 j 號 94123M2 六、申請專利範圍 擬鐵磁層,其包含有本質上相同並且磁力矩相反的第 修正 8 與第四鐵磁層,其係被一第二結合層分隔開,該第 一結合層之厚度需維持該磁力矩一強反平行結合。 如申請專利範圍第6項所述之形成於超細字元線鱼位 兀線交錯處的MTJ MRAM記憶胞,其中該反鐵磁層£由 鉑錳、鎳錳、OsMn、IrMn、PtPdMn、PtCrMn 或者FeMn 層所構成厚度介於10〜100埃的層,並且該鐵鈷戈者 鐵錄鐵磁層的厚度於5〜丨00埃,而結合層由铑、舒、 銅或者鉻所構成,而厚度為維持反平行結合鐵磁 需厚度。 θ α 9 一種介於由高導電率材料所構成之超細字元 線交錯位置的MT J MRAM記憶胞陣列,該陣列;;凡 至少一超細字元線,其具有一上表面與一下矣& , j於一第一方向,且該字元線具有二厚度tw,直= 度小於1 0 0奈米; 八厚 數個同樣的MTJ記憶胞元素,在該字元線的上 · 勻的分隔,每一該記憶胞元素的底面與 a —面均 表面接觸; /子疋線上 數個平行超細位元線,每一該位元線具有上、 並且該下表面電性連接至該MTJ記憶胞元素'中表面 的上表面,並且每一該位元線形成於_與該第一 向成正交的第二方向上,且具有一厚度讣^盆 f 小於10 0奈米;以及 '、 夂 一電性傳導連接,其形成於該字元線與該單_ 仔取電
1302705 _案號94123592_年月日 修正_ 六、申請專利範圍 晶體間。 1 0 ·如申請專利範圍第9項所述之MTJ MR AM記憶胞陣列,其 包含有: 一晶種層,其係形成於該位元線的下表面; 一反鐵磁固定層,其係形成於該晶種層上; 一虛擬鐵磁固定層,其係形成於該反鐵磁層上,該固 定層包含第一與第二鐵磁層其本質上相等並且磁力 矩相反,且被一第一結合層分隔開; 一穿遂阻礙層,其位於該固定層上; 一鐵磁自由層,其係位於該穿遂阻礙層上;以及 一覆蓋層,其係位於該鐵磁自由層上,並且與該字元 線上表面相連接,其中 該鐵磁層的異向性被設定為與該位元線平行或垂直。 1 1 · 一種介於由高導電率材料所構成之超細字元線與位元 線交錯位置的MTJ MR AM記憶胞陣列,該陣列包含有: 至少一超細位元線,其具有一上與下表面,該位元線 形成於一第一平面的第一方向,且具有一厚度tb, 其厚度小於1 0 0奈米; 數個平行的超細字元線,每一個具有一上與下表面, 該字元線形成於一第二平面上的第二方向,其與該 第一方向成正交,該超細字元線與該第一平面平行 且與於上方成正交並與該第一平面分隔開,且該字 元線具有一厚度tw,其厚度小於1 00奈米; 數個相同MTJ記憶胞元素,其形成於該位元線上介於
第25頁 1302705 _案號94123592_年月日__ 六、申請專利範圍 每一該位元線與該字元線的交錯位置,每一該記憶 胞元素具有一上與一下表面,其中每一該記憶胞的 該下表面與該位元線的上表面接觸;以及 一傳導電極,形成於每一該Μ T J記憶胞的上表面,該 傳導電極位於該字元線的下表面下方,並且與該字 元線絕緣,該電極與一存取電晶體電性連接。 1 2 ·如申請專利範圍第11項所述之MTJ MR AM記憶胞陣列, 其包含有: 一晶種層,其係形成於該位元線的下表面; 一反鐵磁固定層,其係形成於該晶種層上; 一虛擬鐵磁固定層,其係形成於該反鐵磁層上,該固 定層包含第一與第二鐵磁層其本質上相等並且磁力 矩相反,且被一第一結合層分隔開; 一穿遂阻礙層,其位於該固定層上;以及 一覆蓋層,其係位於該鐵磁自由層上,並且其中 該鐵磁層的鐵磁異向性被設定為與該位元線平行或垂 直。 1 3 · —種形成位於超細字元線與位元線交錯位置上的 MTJ MRAM記憶胞的方法,其包含有下列步驟: 提供一基底,其具有平的上表面; 於該基底上形成一由高傳導率材料所構成之超細水平 位元線,其於一第一方向上延伸並且寬度近似於 3 0 0〜5 0 0奈米,而厚度小於1 0 0奈米,其中該形成 更包含有:
第26頁 1302705 _案號94123592_年月日__ 六、申請專利範圍 於該基底上形成一由高傳電率材料所構成之第一層, 其厚度少於1 0 0奈米; 於該第一層上形成一光阻層; 對該光阻層進行圖案化,以留下一寬度近似3 0 0〜5 0 0 奈米的長條; 使用該長條作為蝕刻的光罩,以移除該長條周圍部分 的該第一傳導層; 沈積一由絕緣材所構成之層,以再填充該已移除的第 一傳導層位置; 移除該光組層長條,因此留下該位元線並且環繞著絕 緣層,具有一共用並且本質上平坦的上表面; 於該位元線上表面形成多層磁性穿遂接面(MT J )元素 ,該元素的上表面電性連接至該位元線; 形成一環繞該MT J元素的絕緣層,該絕緣層的上表面與 該元素的上表面共平面,並且與該基底表面共平面 〇 1 4 ·如申請專利範圍第1 3項所述之形成位於超細字元 線與位元線交錯位置上的MTJ MRAM記憶胞的方法,其 更包含有: 形成一超細字元線,其與該元素的上表面相連接,該 字元線被形成於一與基底平面表面相平行的平面上 ,該字元線於一與該位元成正交的方向延伸,並且 該字元線的形成包含有: 於該絕緣層的上表面形成一由高傳導率材料所構成之
第27頁 1302705 _案號 94123592_年月日__ 六、申請專利範圍 第二層,該傳導層與該元素的上表面接觸並且該傳 導層之厚度少於100奈米; 於該第二傳導層上形成一光阻層; 圖案化該光阻層,以留下一寬度介於300〜500奈米的 長條’其延伸在與該位元線成正交的一方向; 以該長條作為蝕刻光罩,以移除該長條周圍的部分該 第二傳導層; 沈積一絕緣材料層,以再填充該已移除的第二傳導層 部分;以及 移除該光阻層長條,因此留下該字元線與一圍繞的絕 緣層,其具有一共同與近似平面的上表面。 1 5 ·如申請專利範圍第1 3項所述之形成位於超細字元線與 位元線交錯位置上的Μ T J M R A Μ記憶胞的方法,其中該 高傳導率材料為銅、金、鋁、銀、銅銀、鈕、鉻、鎳 鉻、鎳鐵鉻、釕、铑,或者這些材料的多層薄片。 .1 6 ·如申請專利範圍第1 4項所述之形成位於超細字元線與 位元線交錯位置上的MTJ MRAM記憶胞的方法,其中該 - 高傳導率材料為銅、金、鋁、銀、銅銀、鈕、鉻、鎳 鉻、鎳鐵鉻、釕、铑,或者這些材料的多層薄片。 1 7 ·如申請專利範圍第1 3項所述之形成位於超細字元線與 位元線交錯位置上的MTJ MRAM記憶胞的方法,其含有 於該位元線上形成一晶種層; 於該晶種層上形成一反鐵磁固定層;
第28頁 1302705 _案號94123592_年月日 修正_ 六、申請專利範圍 於該反鐵磁固定層上形成一虛擬鐵磁固定層,該固定 層包含有一本質上相等且磁力矩相反的第一與第二 鐵磁層其係被一第一結合層分隔開; 於該固定層上形成一穿遂阻礙層; 於該穿遂阻礙層上形成一鐵磁自由層; 於該鐵磁自由層上形成一覆蓋層,並且設定該鐵磁層 的鐵磁異向性與該位元線平行或者成正交。 1 8 · —種形成位於超細字元線與位元線交錯位置上的MT J MRAM記憶胞的方法,其含有: 提供一具有本質上平面之上表面的基底,該表面包含 有一 MTJ MRAM記憶胞上表面; 於該基底表面上形成一超細水平位元線,其係由高傳 導率材料所構成,該位元線朝一第一方向延伸,並 且寬度介於300〜500奈米’而厚度小於100奈米’ 其中該形成更包含有: 於該基底上形成一第一高傳導層,其與該記憶胞的上 表面接觸,並且該層之厚度小於100奈米; 於該第一傳導層上形成一光阻層; 圖案化該光阻層以留下一寬度介於300〜500奈米的長 條; 以該長條為蝕刻光罩,以移除該長條周圍的部分該第 一傳導層; 移除該光阻長條,以顯露出該第一傳導層的該剩餘部 分,該部分為一水平超細位元線;
第29頁 1302705 _案號94123592_年月日__ 六、申請專利範圍 形成一第一絕緣層於該位元線上,該絕緣層覆蓋該剩 餘部分並且該層具有一近似平面的上表面; 於該位元線上表面形成多層磁性穿遂接面(MTJ )元 素,該元素的下表面電性連接至該位元線; 於該Μ T J元素上形成一傳導電極;以及 形成一近似平面的第二絕緣層,其係於該傳導電極上 〇 1 9 ·如申請專利範圍第1 8項所述之形成位於超細字元線與 位元線交錯位置上的MTJ MRAM記憶胞的方法,其更含 有利用面傳導率材料形成一超細水平字元線垂直於該 傳導電極上,利用該第二絕緣層隔離該傳導電極,並 且該字元線與該位元線成正交,其中該形成包含有: 於該第二絕緣層的平面上表面形成一第二層,其係由 高傳導率材料所構成,該第二傳導層厚度小於1 〇 〇 奈米, 於該第二傳導層上形成一光阻層; 圖案化該光阻層,以留下一寬度近似3 0 0〜5 0 0奈米的 一長條,垂直於該MTJ記憶胞上表面並且與該位元 線成正交; 使用該長條作為蝕刻光罩,以移除該長條周圍的部分 該第二傳導層;以及 移除該光阻長條,以暴露出該第二傳導層的剩餘部分 該部分為一水平字元線,其係與該位元線隔離。 2 0 ·如申請專利範圍第1 8項所述之形成位於超細字元線與
第30頁 1302705 _案號 94123592_年月日__ 六、申請專利範圍 位元線交錯位置上的MTJ MRAM記憶胞的方法,其中該 高傳導率材料為銅、金、鋁、銀、銅銀、鈕、鉻、鎳 鉻、鎳鐵鉻、釕、姥,或者這些材料的多層薄片。 2 1 ·如申請專利範圍第1 9項所述之形成位於超細字元線與 位元線交錯位置上的MTJ MRAM記憶胞的方法,其中該 高傳導率材料為銅、金、銘、銀、銅銀、钽、鉻、鎳 鉻、鎳鐵鉻、釕、铑,或者這些材料的多層薄片。 2 2 ·如申請專利範圍第1 8項所述之形成位於超細字元線與 位元線交錯位置上的MTJ MRAM記憶胞的方法,其中該 MTJ記憶胞元素的形成包含有: 於該位元線上形成一晶種層; 於該晶種層上形成一反鐵磁固定層; 於該反鐵磁固定層上形成一虛擬鐵磁固定層,該固定 層包含有一本質上相等且磁力矩相反的第一與第二 鐵磁層其係被一第一結合層分隔開; 於該固定層上形成一穿遂阻礙層; 於該穿遂阻礙層上形成一鐵磁自由層; 於該鐵磁自由層上形成一覆蓋層,並且設定該鐵磁層 的鐵磁異向性與該位元線平行或者成正交。
第31頁 1302705 _案號94123592_年月日_修正 k六、指定代表圖 .(一)、本案代表圖為:第la圖 (二)、本案代表圖之元件符號簡單說明: 1 0字元線 2 0位元線 50多層MTJ記憶胞元件 5 1晶種層 52反鐵磁被固定層 53第二鐵磁層 5 4結合層 5 5第一鐵磁層 5 6穿遂阻礙層 5 7鐵磁自由層 5 8覆蓋層 5 9附加傳導電極 6 0連接導體
第5頁
TW094123592A 2004-07-16 2005-07-12 Magnetic random access memory array with thin conduction electrical read and write lines TWI302705B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/892,668 US7067330B2 (en) 2004-07-16 2004-07-16 Magnetic random access memory array with thin conduction electrical read and write lines

Publications (2)

Publication Number Publication Date
TW200614233A TW200614233A (en) 2006-05-01
TWI302705B true TWI302705B (en) 2008-11-01

Family

ID=35124479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094123592A TWI302705B (en) 2004-07-16 2005-07-12 Magnetic random access memory array with thin conduction electrical read and write lines

Country Status (7)

Country Link
US (3) US7067330B2 (zh)
EP (1) EP1619689B1 (zh)
JP (1) JP2006032973A (zh)
KR (2) KR20060053836A (zh)
AT (1) ATE421757T1 (zh)
DE (1) DE602005012463D1 (zh)
TW (1) TWI302705B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363527A (ja) * 2003-04-11 2004-12-24 Toshiba Corp 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
US7760474B1 (en) 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US20090095985A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US20090102015A1 (en) * 2007-10-17 2009-04-23 Ulrich Klostermann Integrated Circuit, Memory Cell Array, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing an Integrated Circuit
DE102007049786A1 (de) * 2007-10-17 2009-04-23 Qimonda Ag Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US20140003118A1 (en) 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
JP6297104B2 (ja) 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
JP6271655B1 (ja) * 2016-08-05 2018-01-31 株式会社東芝 不揮発性メモリ
US10693059B2 (en) * 2018-02-20 2020-06-23 International Business Machines Corporation MTJ stack etch using IBE to achieve vertical profile
US10944050B2 (en) * 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JPH1196519A (ja) * 1997-09-17 1999-04-09 Alps Electric Co Ltd スピンバルブ型薄膜素子およびその製造方法
JP4095200B2 (ja) * 1998-05-19 2008-06-04 キヤノン株式会社 巨大磁気抵抗効果を利用したメモリ素子
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP2002217382A (ja) * 2001-01-18 2002-08-02 Sharp Corp 磁気メモリおよび磁気メモリの製造方法
DE10055936C2 (de) 2000-11-10 2003-08-28 Infineon Technologies Ag Magnetoresistiver Speicher (MRAM) und dessen Verwendung
US6611455B2 (en) * 2001-04-20 2003-08-26 Canon Kabushiki Kaisha Magnetic memory
JP2003289133A (ja) * 2002-03-28 2003-10-10 Sony Corp 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器
JP3993522B2 (ja) * 2002-03-29 2007-10-17 株式会社東芝 磁気記憶装置の製造方法
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6783995B2 (en) 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6788605B2 (en) * 2002-07-15 2004-09-07 Hewlett-Packard Development Company, L.P. Shared volatile and non-volatile memory
JP4178867B2 (ja) * 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2004071897A (ja) * 2002-08-07 2004-03-04 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP4632625B2 (ja) 2002-11-14 2011-02-16 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4664573B2 (ja) * 2002-11-28 2011-04-06 ルネサスエレクトロニクス株式会社 磁気半導体記憶装置
JP2004200459A (ja) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気メモリー
AU2003296063A1 (en) * 2002-12-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Magnetic switching device and magnetic memory
JP2004279183A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 測位装置、移動端末、測位方法、測位機能を発揮させるプログラム及び、測位機能を発揮させるプログラムを記録した情報記録媒体
US6898132B2 (en) * 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6920062B2 (en) * 2003-10-14 2005-07-19 International Business Machines Corporation System and method for reading data stored on a magnetic shift register
US7132707B2 (en) * 2004-08-03 2006-11-07 Headway Technologies, Inc. Magnetic random access memory array with proximate read and write lines cladded with magnetic material
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines

Also Published As

Publication number Publication date
EP1619689A1 (en) 2006-01-25
US7067330B2 (en) 2006-06-27
TW200614233A (en) 2006-05-01
US20060014306A1 (en) 2006-01-19
JP2006032973A (ja) 2006-02-02
KR20060053836A (ko) 2006-05-22
DE602005012463D1 (de) 2009-03-12
US7394122B2 (en) 2008-07-01
US20060211155A1 (en) 2006-09-21
ATE421757T1 (de) 2009-02-15
US20060014346A1 (en) 2006-01-19
KR100948009B1 (ko) 2010-03-18
EP1619689B1 (en) 2009-01-21
US7394123B2 (en) 2008-07-01
KR20090028591A (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
TWI302705B (en) Magnetic random access memory array with thin conduction electrical read and write lines
EP1610341B1 (en) Magnetic random access memory array with coupled soft magnetic adjacent layer
TWI222230B (en) Magnetic memory
US7919826B2 (en) Magnetoresistive element and manufacturing method thereof
US7193284B2 (en) Magnetoresistance effect element, method of manufacture thereof, magnetic storage and method of manufacture thereof
KR100752068B1 (ko) 패턴화 및 안정화된 자성 차폐부를 가지는 자기 임의 접근 메모리 설계
US6909633B2 (en) MRAM architecture with a flux closed data storage layer
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
JP4128418B2 (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
JP2009027177A (ja) Stt−mtj−mramセルおよびその製造方法
JP2012099816A (ja) 磁気トンネル接合セル、装置、およびメモリアレイ
US7132707B2 (en) Magnetic random access memory array with proximate read and write lines cladded with magnetic material
US7582942B2 (en) Planar flux concentrator for MRAM devices
US11600660B2 (en) Bottom-pinned magnetic random access memory having a composite SOT structure
DE102021130636B4 (de) Dreidimensionale trichterartige spin-transfer-drehmoment-mram-zelle mit ungleichmässiger dicke in jeder schicht
KR100702669B1 (ko) 나노 자기 메모리 소자와 그 제조방법
KR100975803B1 (ko) Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법
TW200304143A (en) Synthetic ferrimagnet reference layer for a magnetic storage device
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
JP2012069671A (ja) 半導体記憶装置およびその製造方法
TWI259584B (en) Method for manufacturing MTJ cell of magnetic random access memory
JP2007081161A (ja) 磁気抵抗素子メモリとその製造方法
KR20050091254A (ko) 자기 램 소자의 기록 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees