KR20050091254A - 자기 램 소자의 기록 방법 - Google Patents

Abstract

자기 램 소자의 새로운 기록방법을 제공한다. 선택된 자기터널접합체에 접속된 선택된 자화용이 축 라인에 임계전류보다 큰 제1 자화용이 축 전류를 인가한다. 아울러서 선택된 자화곤란 축 라인에는 상기 제1 자화용이 축 전류보다 작은 제1 자화곤란 축 전류를 인가한다. 동시에 상기 선택된 자화곤란 축 라인을 제외한 모든 비 선택된 자화곤란 축 라인들에 상기 제1 자화곤란 축 전류보다 큰 제2 자화곤란 축 전류를 인가한다. 상기 자기터널접합체는 고정강자성층, 터널장벽층, 및 합성반강자성(synthetic anti-ferromagnetic, SAF ) 구조의 자유층이 차례로 적층된 구조를 포함할 수 있다. 상기 합성반강자성 구조는 교환스페이서층에 의해 분리된 하부강자성 층과 상부강자성 층을 포함할 수 있다.

Description

자기 램 소자의 기록 방법 {Method of writing to magnetic random access memory devices}

본 발명은 반도체 소자에 관한 것으로, 특히 자기 램 소자의 기록 방법에 관한 것이다.

알려진 바와 같이, 비휘발성 기억소자인 자기 램(magnetic random access memory, MRAM)은 전기도체의 저항이 주변 자기장에 따라 변화하는 자기저항효과(magneto resistance effect)를 이용해 정보를 저장하는 방식으로, 단일 트랜지스터 위에 자기터널접합체(magnetic tunnel junction, MTJ)로 구성된다.

상기 자기터널접합체(magnetic tunnel junction, MTJ)는 외부에서 전기신호를 인가해 주었을 때 전자가, 두층의 강자성박막 사이에 끼워져 있는 매우 얇은 절연 층을 통해, 터널링(tunneling)을 일으킬 수 있는 샌드위치 형태의 다층박막으로 되어있다. 상기 자기터널접합체는 두 자성박막(bottom electrode, top electrode)의 자화(magnetization) 방향이 서로 평행하거나 반 평행함에 따라서 두 자성박막 사이를 흐르는 터널전류의 값이 변화하는 성질을 가지고 있으며 이 성질을 터널자기저항(tunnel magneto resistance, TMR) 현상 이라고 한다. 따라서 외부에서 가해지는 자기장이 변화함에 따라 두 강자성체의 자화방향이 변화하고, 이 자화방향의 변화에 따라 전자가 터널링을 일으켜 자기저항 현상이 발생한다. 상기 자기저항의 최대치와 최소치간의 차를 최소치로 나누어 백분율을 구하여 자기저항 비(MR%)로 표시한다.

기존의 메모리가 정보를 저장하는데 있어서 전하를 이용하는 것과 달리, 자기 램은 자하(magnetic charge)를 이용한다. 즉 0 과 1로 구성되는 디지털데이터는 상기 두 자성박막 의 자화방향이 서로 평행한 저항이 낮은 상태와 서로 반 평행한 저항이 높은 상태를 구분하여 저장된다. 상기 저항이 낮은 상태와 저항이 높은 상태를 구현하기 위하여 상기 자기터널접합체 위아래에 서로 수직방향으로 비트라인(bit line) 과 디지트라인(digit line) 이라는 금속배선들을 형성한 뒤 각각의 금속배선에 전류를 흘려 이들로부터 발생하는 자기장을 이용, 자기터널접합체의 자화방향을 원하는 형태로 변환한다. 이때 데이터를 저장하기 위하여 선택된 자기터널접합체의 자화방향을 변환함에 있어서, 선택되지 않은 자기터널접합체의 자화방향은 변화가 없어야한다.

도 1은 종래의 자기 램 소자의 기록 방법을 설명하기 위한 자기터널접합체(15)의 단순화된 블럭도 이다.

자기 램은 복수개의 상기 자기터널접합체(15)들을 구비한다. 상기 자기터널접합체(15)는, 도 1에 도시된바와 같이, 한쪽 단자에는 비트라인(BL)과 전기적으로 연결되어 있으며, 다른 한쪽 단자는 트랜지스터(도시하지 않음)를 통하여 접지라인(GL)과 연결된다. 상기 트랜지스터의 게이트단자는 워드라인(WL)과 접속된다. 또한 상기 자기터널접합체(15)와 절연되어 있으나, 상기 자기터널접합체(15)에 자기장의 영향을 미칠 수 있도록 교차 배치된 디지트라인(DL)을 구비한다.

종래기술에 의한 상기 자기 램 소자의 기록 방법은 상기 비트라인(BL)과 상기 디지트라인(DL)에 전기신호를 인가하여 선택된 상기 자기터널접합체(15)의 자화방향을 변환시키는 방법을 사용한다. 이때 인가해 주어야하는 전기신호의 최소크기는, 복수개의 상기 자기터널접합체(15)들 중 자화방향 변환에 필요한 최소전기신호 값이 가장 큰 것을 따라야한다.

수 메가비트 이상의 기록밀도를 가진 자기 램을 제조하기 위하여서는 단일 칩 내에 수백만 개의 자기터널접합체들을 형성하여야 한다. 이때 상기 자기터널접합체들을 구성하고 있는 자성 층들 및 터널장벽층들은 제조공정에 의한 산포를 가지게 된다. 상기 제조공정에 의한 산포는 상기 자기터널접합체의 자화방향 변환에 필요한 최소전기신호 값을 커지게 한다. 이것은 선택된 상기 자기터널접합체의 기록동작을 위하여 발생시켜야할 자기장의 크기가 커져야함을 의미한다.

또한, 상기 자기 램의 기록밀도 증가를 위하여서는 자기터널접합체의 크기와 인접한 상기 자기터널접합체간의 간격을 최대한 줄여야 한다. 이것은 선택된 자기터널접합체의 기록동작을 위해 발생시킨 자기장이 인접한 자기터널접합체에 미치는 영향을 점점 커지게 한다. 상기 자기장이 인접한 자기터널접합체의 자화방향을 반전시켜 버릴 정도로 커지면, 이미 정상적인 기록동작이 불가능해진다.

상술한 바와 같이 종래의 기술에 따르면, 자기터널접합체들을 구성하고 있는 자성 층들 및 터널장벽층들은 제조공정에 의한 산포를 가지게 된다. 그러므로 상기 자기터널접합체들의 자화방향 변환에 필요한 전기신호는 상대적으로 큰 값이 요구된다. 이때 선택된 자기터널접합체의 기록동작을 위하여서는 상기 큰 값의 전기신호를 인가해 주어야 한다. 자기 램은 비트라인들 과 디지트라인들의 교차점들에 형성된 복수개의 상기 자기터널접합체들을 구비한다. 상기 비트라인들 과 디지트라인들에 인가되는 상기 큰 값의 전기신호는 인접하고 있으나 선택되지 않은 자기터널접합체들의 자화방향을 변화시킬 수 있다. 즉 선택된 상기 자기터널접합체의 기록동작을 수행할 수 있는 전기신호의 인가범위를 매우 좁아지게 한다.

본 발명이 이루고자 하는 기술적 과제는 선택된 자기터널접합체의 자화방향 변환에 필요한 전기신호의 선택범위를 확장할 수 있는 자기 램 소자의 새로운 기록방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위하여 본 발명은, 자기 램 소자의 새로운 기록방법을 제공한다.

상기 자기 램 소자는 반도체기판 상에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 자화곤란 축 라인들(hard axis lines) 및 복수개의 자화용이 축 라인들(easy axis lines)을 구비한다. 아울러서 상기 자화곤란 축 라인들 및 상기 자화용이 축 라인들의 교차점들에는 복수개의 자기터널접합체들이 배치된다. 상기 자기터널접합체들의 각각은 차례로 적층된 고정강자성층, 터널장벽층, 및 합성반강자성(synthetic anti-ferromagnetic, SAF) 구조를 갖는 자유층을 포함할 수 있다.

본 발명에 따른 상기 자기 램 소자의 기록방법에 있어서, 상기 복수개의 자기터널접합체들 중 선택된 하나의 자기터널접합체내에 원하는 데이터를 저장시키기 위한 기록방법은, 상기 선택된 자기터널접합체에 접속된 선택된 자화용이 축 라인에 임계전류보다 큰 제1 자화용이 축 전류를 인가한다. 아울러서 선택된 자화곤란 축 라인에는 상기 제1 자화용이 축 전류보다 작은 제1 자화곤란 축 전류를 인가한다. 동시에 상기 선택된 자화곤란 축 라인을 제외한 모든 비 선택된 자화곤란 축 라인들에 상기 제1 자화곤란 축 전류보다 큰 제2 자화곤란 축 전류를 인가한다.

이때 상기 자화용이 축 라인에 공동 연결된 선택되지 않은 자기터널접합체들은 상기 제2 자화곤란 축 전류의 영향으로 자화방향변환이 일어나지 않는다. 그 결과로서 선택된 상기 자기터널접합체는, 상기 제1 자화용이 축 전류인가로 발생되는 자기장에 의하여 자화방향이 변환되므로, 원하는 기록동작이 이루어질 수 있다. 같은 방법을 순차적으로 적용하면 상기 자기터널접합체들을 구비하는 자기 램 소자에는 원하는 데이터가 기록될 수 있다.

상기 자기터널접합체들은 평면적으로 보여 질 때 타원형 또는 직사각형의 형태를 가질 수 있다. 또한 상기 자기터널접합체들은 상기 자화용이 축 라인들에 평행하도록 배열하는 것이 바람직하다.

상기 자화용이 축 라인들은 비트라인들에 해당하고, 상기 자기터널접합체들의 자유층들에 전기적으로 연결된 것일 수 있다. 상기 자화곤란 축 라인들은 디지트라인들에 해당하고, 상기 자기터널접합체들과 절연되어 있으나, 상기 자기터널접합체들에 자기장의 영향을 미칠 수 있는 구조를 가진 것일 수 있다.

상기 자화곤란 축 라인들 및 상기 자화용이 축 라인들에 인가되는 전류의 크기는 상기 자기터널접합체들의 응답특성도 에서 구할 수 있다. 상기 임계전류는 상기 선택된 자화곤란 축 라인에 "0"암페어의 전류가 인가될 때 상기 선택된 자기터널접합체의 스위칭에 요구되는 최소 자화용이 축 전류이다. 상기 선택된 자기터널접합체의 스위칭에 요구되는 최소 자화용이 축 전류는, 상기 응답특성도 상 최 내곽 자화방향변환가능 곡선이 세로축 좌표 "0"인 지점을 통과할 때, 가로축 좌표에 상응하는 전류 값이다.

상기 제1 자화곤란 축 전류는 "0"암페어인 것이 바람직하다. 상기 자화방향변환가능 곡선에 나타난 바와 같이, 상기 자기터널접합체들은 상기 제1 자화곤란 축에 인가된 전류가 크면 자화방향변환에 필요한 자화용이 축 전류는 상대적으로 커져야 한다. 즉 상기 제1 자화곤란 축 전류는 인가하지 않는 것이 바람직하다.

상기 선택된 자화용이 축 라인을 제외한 모든 비 선택된 자화용이 축 라인들에 상기 제1 자화용이 축 전류보다 작은 제2 자화용이 축 전류를 인가하는 것을 더 포함할 수 있다. 상기 제2 자화용이 축 전류는 "0"암페어인 것이 바람직하다. 즉 상기 제2 자화용이 축 전류는 인가하지 않는 것이 바람직하다.

상기 제2 자화곤란 축 전류의 크기는 상기 자기터널접합체들의 응답특성도 에서 구할 수 있다. 먼저 상기 제1 자화용이 축 전류에 상응하는 가로축 좌표에서 세로방향 연장직선을 구한다. 이어서 상기 연장직선과 최 외곽 자화방향변환가능 곡선의 교점좌표를 구한다. 상기 제2 자화곤란 축 전류의 크기는, 상기 교점좌표의 세로축 값보다 큰 범위에 있는 값으로 설정하는 것이 바람직하다. 이때 상기 제2 자화곤란 축 전류는 상기 제1 자화곤란 축 전류보다 큰 값으로 설정하는 것이 바람직하다.

상기 응답특성도상에 나타난 바와 같이, 상기 자기터널접합체들은 자화곤란 축에 인가된 전류의 크기가 증가될 때 스위칭에 필요한 자화용이 축 전류는 더 커지는 특성을 갖는다. 따라서 상기 선택된 자기터널접합체에 기록동작 시에는, 상기 선택된 자기터널접합체의 자화용이 축 라인에 상기 제1 자화용이 축 전류를 인가하고, 상기 선택된 자기터널접합체의 자화곤란 축 라인에는 전류를 인가하지 않으며, 상기 선택되지 않은 자기터널접합체들의 자화곤란 축 라인에 상기 제2 자화곤란 축 전류를 인가하는 것이 바람직하다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 , 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.

도 2a 및 도2b는 본 발명의 실시 예들에 따른 자기터널접합체의 단면도 및 응답특성도 들이다.

도 2a는 본 발명의 실시 예들에 따른 자기터널접합체의 단면도이다.

상기 자기터널접합체는 반도체기판 상에 행 및 열을 따라 2차원적으로 배열된 자화곤란 축 라인(hard axis line) 및 자화용이 축 라인(easy axis line)의 교차점에 배치된다. 상기 자화곤란 축 라인은 디지트라인일 수 있으며, 상기 자화용이 축 라인은 비트라인일 수 있다.

도 2a를 참조하면, 상기 자기터널접합체는 고정강자성층(42), 터널장벽층(44), 및 자유층(55)이 차례로 적층된 구조를 포함한다. 상기 고정강자성층(42)은 하부전극(37) 상에 적층된 반강자성 층(38) 상에 위치한다. 상기 하부전극(37)은 가로 방향으로 연장되어 비아 콘택 플러그를 통하여 트랜지스터에 연결된 구조(도시하지 않음)를 가질 수 있다. 상기 하부전극(37)의 아래에는 층간절연막(35)을 사이에 두고 절연되는 구조의 디지트라인(32)이 위치한다. 상기 디지트라인(32)은 반도체 기판(30)상 소정영역에 위치한다. 상기 자유층(55) 상에 비트라인(62)이 위치하고, 상기 비트라인(62)은 상기 자유층(55)에 전기적으로 연결된다. 상기 디지트라인(32)은 상기 비트라인(62)과 수직한 방향으로 구성됨이 바람직하다.

상기 디지트라인(32)의 성막물질로는 알루미늄 또는 구리를 사용할 수 있다. 상기 디지트라인(32)은 스퍼터링(sputtering) 증착 또는 무전해 도금에 의한 3000Å 두께를 갖는 것일 수 있다. 상기 디지트라인(32)은 하부자화집속 층(31)을 더 포함하되, 상기 디지트라인(32)의 하부 면과 측벽들이 상기 하부자화집속 층(31)에 의하여 둘러싸인 구조가 바람직하다. 상기 하부자화집속 층(31)의 성막물질로는 니켈철(NiFe), 코발트철(CoFe), 또는 코발트(Co) 중 하나일 수 있다. 상기 하부자화집속 층(31)은 스퍼터링 증착에 의한 500Å 두께를 갖는 것일 수 있다. 상기 하부자화집속 층(31)은 상기 디지트라인(32)에서 발생하는 자기장을 집속하여 주는 역할을 한다.

상기 층간절연막(35)은 화학기상증착(chemical vapor deposition)에 의한 1000Å 두께의 실리콘산화막(SiO)일 수 있다. 상기 하부전극(37)은 스퍼터링 증착에 의한 500Å 두께의 질화티타늄(TiN) 막일 수 있다. 상기 반강자성 층(38)의 성막물질로는 백금망간(PtMn) 또는 이리듐망간(IrMn)을 사용할 수 있다. 상기 반강자성 층(38)은 스퍼터링 증착에 의한 100Å 내지 200Å 두께를 갖는 것일 수 있다. 상기 고정강자성 층(42)의 성막물질로는 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 또는 그 이상의 합금들로 구성될 수 있다. 상기 고정강자성 층(42)은 스퍼터링 증착에 의한 45Å 두께를 갖는 것일 수 있다. 상기 고정강자성 층(42)은 자화의 방향이 고정되어있어서, 외부에서 인가된 자기장에 의하여 자화의 방향이 변환되지 않는 특성을 갖는다. 상기 터널장벽층(44)은, 알루미늄을 스퍼터링 증착한 후에 산소 플라스마로 산화시킨 것으로서, 10Å 두께를 갖는 산화알루미늄(AlO) 막일 수 있다.

상기 자유층(55)의 구조는, 교환스페이서층(52)에 의해 분리된 하부강자성 층(51)과 상부강자성 층(53)으로 구성된, 샌드위치 형태의 합성반강자성(synthetic anti-ferromagnetic, SAF ) 구조가 바람직하다. 상기 하부강자성 층(51)의 성막물질로는 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 또는 그 이상의 합금들로 구성될 수 있다. 상기 하부강자성 층(51)은 스퍼터링 증착에 의한 45Å 두께를 갖는 것일 수 있다. 상기 교환스페이서층(52)은 스퍼터링 증착에 의한 8Å 두께의 루테늄(Ru) 막일 수 있다. 상기 상부강자성 층(53)의 성막물질로는 니켈(Ni), 철(Fe), 및 코발트(Co) 중 하나 또는 그 이상의 합금들로 구성될 수 있다. 상기 상부강자성 층(53)은 스퍼터링 증착에 의한 45Å 두께를 갖는 것일 수 있다. 상기 합성반강자성 구조의 자유층에서는, 상기 상부강자성 층(53)의 자화 방향은 항상 상기 하부강자성 층(51)의 자화 방향과 서로 반 평행하게 형성된다. 상기 자유층(55)은 자화의 방향이 고정되어있지 않아서, 외부에서 인가된 자기장에 의하여 자화의 방향이 자유롭게 변환되는 특성을 갖는다. 이때 상기 하부강자성 층(51)과 상기 상부강자성 층(53)간의 자화방향은 상술한바와 같이 상기 교환스페이서층(52)으로 인하여 항시 서로 반 평행정렬 되는 특성을 가진다.

상기 고정강자성 층(42), 상기 터널장벽층(44), 및 상기 합성반강자성 구조의 자유층(55)으로 구성된 자기터널접합체는 외부에서 인가된 전기신호에 따라 상기 고정강자성 층(42)과 상기 하부강자성 층(51) 자화의 방향이 평행정렬 되고 상기 상부강자성 층(53)은 반 평행정렬 될 수 있다(점선 화살표 참조). 이 경우에 자기저항은 최소가 된다. 이와 반대로 상기 고정강자성 층(42)과 상기 상부강자성 층(53) 자화의 방향이 평행정렬 되고 상기 하부강자성 층(51)은 반 평행정렬일 때(실선 화살표 참조) 자기저항은 최대가 된다.

상기 자유층(55)과 상기 비트라인(62) 사이에는 장벽금속 층(61)을 더 포함하는 구조를 가질 수 있다. 상기 장벽금속 층(61)의 성막물질로는 질화티타늄(TiN) 또는 질화탄탈룸(TaN)을 사용할 수 있다. 상기 장벽금속 층(61)은 스퍼터링 증착에 의한 100Å 내지 1000Å 두께를 갖는 것일 수 있다.

상기 비트라인(62)의 성막물질로는 알루미늄 또는 구리를 사용할 수 있다. 상기 비트라인(62)은 스퍼터링 증착 또는 무전해 도금에 의한 3000Å 두께를 갖는 것일 수 있다. 상기 비트라인(62)은 상부자화집속 층(63)을 더 포함하되, 상기 비트라인(62)의 상부 면과 측벽들이 상기 상부자화집속 층(63)에 의하여 둘러싸인 구조가 바람직하다. 상기 상부자화집속 층(63)의 성막물질로는 니켈철(NiFe), 코발트철(CoFe), 또는 코발트(Co) 중 하나일 수 있다. 상기 상부자화집속 층(63)은 스퍼터링 증착에 의한 500Å 두께를 갖는 것일 수 있다. 상기 상부자화집속 층(63)은 상기 비트라인(62)에서 발생하는 자기장을 집속하여 주는 역할을 한다.

도 2b는 본 발명의 실시 예에 따라 제작된 자기터널접합체의 응답특성도이다.

상기 도 2a에서 설명된바와 같이 상기 자기터널접합체는 합성반강자성 구조의 자유층을 포함한다. 상기 도 2b는, 상기 합성반강자성 구조의 자유층을 제작함에 있어서, 하부강자성 층은 니켈철(NiFe) 45Å으로 제작하고, 교환스페이서층은 루테늄(Ru) 8Å으로 제작하고, 상부강자성 층은 니켈철(NiFe) 45Å으로 제작하였을 때 얻어지는, 상기 자기터널접합체의 응답특성도이다. 가로축(Heasy)은 자화용이 축 자기장을 뜻하며, 비트라인 전류의 크기에 비례하는 값이다. 세로축(Hhard)은 자화곤란 축 자기장을 뜻하며, 디지트라인 전류의 크기에 비례하는 값이다.

도 2b를 참조하면, 상기 도 2b의 응답특성도 상에 표시된 점들은 자화방향변환 점이다. 상기 자화방향변환 점들은, 상기 자기터널접합체들의 디지트라인과 비트라인에 인가되는 전류의 크기를 변화시켜 자기장의 방향과 세기를 변화할 때, 자기터널접합체들의 자화방향 변환이 이루어지는 임계 값을 뜻한다. 상기 자화방향변환 점들을 연결하면 자화방향변환가능 곡선이 된다. 상기 도 2b 상에 나타난바와 같이 상기 자화방향변환 점들은 공정산포에 따라 변할 수 있다. 최 내곽 자화방향변환가능 곡선은 상기 자기터널접합체의 자화방향 변환을 위하여 비트라인에 인가해야 되는 전류가 가장 커야하고, 최 외곽 자화방향변환가능 곡선은 비트라인에 인가되는 전류가 가장 작아도 됨을 알 수 있다.

제1 사분면을 예로 하여 설명하기로 한다. 이해를 돕기 위하여 상기 최 외곽 자화방향변환가능 곡선의 일부는 부분직선(116)으로 표기한다. 상기 자화방향변환가능 곡선의 오른쪽이 상기 자기터널접합체의 자화방향변환 가능영역이고, 상기 자화방향변환가능 곡선의 왼쪽은 상기 자기터널접합체의 자화방향변환 불가영역이다. 상기 최 내곽 자화방향변환가능 곡선이 세로축 좌표 "0"인 지점을 통과할 때, 가로축 좌표에 상응하는 전류 값은 임계전류 값이다. 상기 임계전류는 상기 선택된 자기터널접합체의 스위칭에 요구되는 최소 비트라인 전류를 뜻한다.

상기 임계전류에 상응하는 가로축 좌표의 세로방향 연장직선(119) 과 상기 부분직선(116)이 서로 교차하는 영역인, 사선표시 부분(A)은 상기 자기터널접합체들의 디지트라인에 인가되는 전류의 크기에 따라 상기 자기터널접합체의 자화방향 변환이 불가능한 영역을 나타낸다. 즉 상기 비트라인에 상기 임계전류 보다 큰 전류를 인가할지라도, 상기 디지트라인에 인가된 전류의 크기가 상기 사선표시 부분(A)에 이르면, 상기 자기터널접합체는 자화방향변환이 일어나지 않는다.

그러므로 선택된 자기터널접합체에 대한 기록동작 시에는, 상기 선택된 자기터널접합체의 비트라인에 전기신호를 인가하고 디지트라인에는 전기신호를 차단할 때 우수한 응답특성을 가진다. 이때 선택되지 않은 자기터널접합들에 영향을 주는 디지트라인들에는, 상기 자화방향변환 불가영역(A)에 상응하는, 전류를 인가하여 자화방향 변환이 어렵도록 하는 것이 바람직하다.

같은 방법으로 제2 사분면에도, 상기 자기터널접합체의 디지트라인에 인가되는 전류의 크기에 따라 상기 자기터널접합체의 자화방향 변환이 불가능한 영역인, 사선표시 부분(B)이 존재한다.

도 3은 본 발명에 따른 자기 램 소자의 기록방법을 설명하기 위한 단순화된 블럭도 이다.

상기 자기 램 소자는 반도체기판 상에 행 및 열을 따라 2차원적으로 배열된 자화곤란 축 라인들(hard axis lines) 및 자화용이 축 라인들(easy axis lines)을 구비한다. 본 발명에 따른 실시예로서 상기 자화곤란 축 라인들은 디지트라인들로 구성하고, 상기 자화용이 축 라인들은 비트라인들로 구성된 자기 램의 기록방법을 설명한다.

도 3을 참조하면, 상기 자기 램은 비트라인들(BL1,BL2, BL3, BL4) 및 디지트라인들(DL1, DL2, DL3)의 교차점들에 형성된 복수개의 자기터널접합체들(M1 내지 M12)을 구비한다. 상기 자기터널접합체들(M1 내지 M12) 각각의 한쪽 단자에는 상기 비트라인들(BL1, BL2, BL3, BL4)중 하나에 전기적으로 연결되어 있으며, 상기 자기터널접합체들(M1 내지 M12) 각각의 다른 한쪽 단자는 트랜지스터(도시하지 않음)를 통하여 접지라인과 연결된다. 상기 트랜지스터의 게이트단자에는 워드라인들(WL1, WL2, WL3) 중 하나와 접속된다. 또한 상기 자기터널접합체들(M1 내지 M12)과 절연되어 있으나, 상기 자기터널접합체들(M1 내지 M12)에 자기장의 영향을 미칠 수 있도록 교차 배치된 디지트라인들(DL1, DL2, DL3)을 포함한다.

상기 자기터널접합체들(M1 내지 M12)은 평면적으로 보여 질 때 타원형 또는 직사각형의 형태를 가질 수 있다. 또한 상기 형태들에 국한되지 않으며, 특성의 개선을 위하여 다이아몬드형, 다이아몬드와 타원 조합형, 등으로 응용 가능하다. 상기 자기터널접합체들(M1 내지 M12)은 자화용이축 라인들에 평행하게 배열됨이 바람직하다. 즉 상기 자기터널접합체들(M1 내지 M12)은 상기 비트라인들(BL1, BL2, BL3, BL4)에 평행하게 배열되어 있다.

상기 자기터널접합체들(M1 내지 M12) 중 하나인 선택된 자기터널접합체(M6)에 기록동작을 수행하는 방법을 설명한다.

상기 선택된 자기터널접합체(M6)에 접속된 선택된 비트라인(BL2)에 임계전류보다 큰 제1 자화용이 축 전류를 인가한다. 아울러서 선택된 디지트라인(DL2)에는 상기 제1 자화용이 축 전류보다 작은 제1 자화곤란 축 전류를 인가한다. 동시에 상기 선택된 디지트라인(DL2)을 제외한 모든 비 선택된 디지트라인들(DL1, DL3)에 상기 제1 자화곤란 축 전류보다 큰 제2 자화곤란 축 전류를 인가한다.

상기 디지트라인들(DL1, DL2, DL3) 및 상기 비트라인들(BL1, BL2, BL3, BL4)에 인가되는 전류의 크기는, 상기 도 2b에 도시된 바와 같이, 상기 응답특성도상에서 구할 수 있다. 상기 임계전류는 상기 선택된 디지트라인(DL2)에 "0"암페어의 전류가 인가될 때 상기 선택된 자기터널접합체(M6)의 스위칭에 요구되는 최소 자화용이 축 전류이다. 상기 선택된 자기터널접합체(M6)의 스위칭에 요구되는 최소 자화용이 축 전류는, 상기 응답특성도 상 최 내곽 자화방향변환가능 곡선이 세로축 좌표 "0"인 지점과 교차할 때, 가로축 좌표에 상응하는 전류 값이다.

상기 제1 자화곤란 축 전류는 "0"암페어인 것이 바람직하다. 상기 자화방향변환가능 곡선에 나타난 바와 같이, 상기 자기터널접합체들은 상기 제1 자화곤란 축에 인가된 전류가 크면 자화방향변환에 필요한 자화용이 축 전류는 상대적으로 커져야 한다. 즉 상기 선택된 디지트라인(DL2)에는 전류를 인가하지 않는 것이 바람직하다.

상기 선택된 비트라인(BL2)을 제외한 모든 비 선택된 비트라인들(BL1, BL3, BL4)에 상기 제1 자화용이 축 전류보다 작은 제2 자화용이 축 전류를 인가하는 것을 더 포함할 수 있다. 상기 제2 자화용이 축 전류는 "0"암페어인 것이 바람직하다. 즉 상기 비 선택된 비트라인들(BL1, BL3, BL4)에는 전류를 인가하지 않는 것이 바람직하다.

상기 제2 자화곤란 축 전류의 크기는 상기 응답특성도상에서 구할 수 있다. 먼저 상기 제1 자화용이 축 전류에 상응하는 가로축 좌표에서 세로방향 연장직선을 구한다. 이어서 상기 연장직선과 최 외곽 자화방향변환가능 곡선의 교점좌표를 구한다. 상기 제2 자화곤란 축 전류의 크기는, 상기 교점좌표의 세로축 값보다 큰 범위에 있는 값으로 설정하는 것이 바람직하다. 이때 상기 제2 자화곤란 축 전류는 상기 제1 자화곤란 축 전류보다 큰 값으로 설정하는 것이 바람직하다.

그 결과로서 선택되지 않은 디지트라인들(DL1, DL3)에 연결된 자기터널접합체들(M1, M2, M3, M4, M9, M10, M11, M12)은 자화방향변환이 일어나지 않는 상태가 된다.

이때 상기 선택된 비트라인(BL2)에 공동 연결된 선택되지 않은 자기터널접합체들(M2 및 M10)은 상기 디지트라인들(DL1, DL3)에 인가된 상기 제2 자화곤란 축 전류의 영향으로 자화방향변환이 일어나지 않는다. 그 결과로서 선택된 상기 자기터널접합체(M6)는, 상기 선택된 비트라인(BL2)에 인가된 제1 자화용이 축 전류에 의하여 자화방향이 변환되므로, 원하는 기록동작이 이루어질 수 있다. 같은 방법을 순차적으로 적용하면, 상기 자기터널접합체들(M1 내지 M12)을 구비하는 자기 램은 원하는 데이터가 기록될 수 있다.

상술한 바와 같이 본 발명에 따르면, 자기터널접합체의 자화방향 변환에 필요한 전류의 선택범위를 확장할 수 있다.

또한 상기 전류의 선택범위 확장에 따른 2차 효과는, 자기 램 소자의 고밀도화를 가능케 한다.

도 1은 종래의 자기 램 소자의 기록 방법을 설명하기 위한 단순화된 블럭도 이다.

도 2a 및 도2b는 본 발명의 실시 예들에 따른 자기터널접합체의 단면도 및 응답특성도 들이다.

도 3은 본 발명에 따른 자기 램 소자의 기록방법을 설명하기 위한 단순화된 블럭도 이다.

Claims (7)

1. 반도체기판 상에 행들 및 열들을 따라 2차원적으로 배열된 복수개의 자화곤란 축 라인들(hard axis lines) 및 복수개의 자화용이 축 라인들(easy axis lines)과 아울러서 상기 자화곤란 축 라인들 및 상기 자화용이 축 라인들의 교차점들에 배치된 복수개의 자기터널접합체들을 구비하되, 상기 자기터널접합체들의 각각은 차례로 적층된 고정강자성층, 터널장벽층, 및 합성반강자성 구조를 갖는 자유층으로 구성된 자기 램 소자의 기록방법에 있어서,

   상기 복수개의 자기터널접합체들 중 선택된 하나의 자기터널접합체내에 원하는 데이터를 저장시키기 위한 기록방법은,

   상기 선택된 자기터널접합체에 접속된 선택된 자화용이 축 라인 및 선택된 자화곤란 축 라인에 각각 임계전류보다 큰 제1 자화용이 축 전류 및 상기 제1 자화용이 축 전류보다 작은 제1 자화곤란 축 전류를 인가하고,

   상기 선택된 자화곤란 축 라인을 제외한 모든 비 선택된 자화곤란 축 라인들에 상기 제1 자화곤란 축 전류보다 큰 제2 자화곤란 축 전류를 인가하는 것을 포함하는 자기 램 소자의 기록방법.
2. 제 1 항에 있어서,

   상기 자기터널접합체들은 평면적으로 보여 질 때 타원형 또는 직사각형의 형태를 갖고 상기 자화용이 축 라인들에 평행하도록 배열된 것을 특징으로 하는 자기 램 소자의 기록방법.
3. 제 2 항에 있어서,

   상기 자화용이 축 라인들은 비트라인들에 해당하고, 상기 자화곤란 축 라인들은 디지트라인들에 해당하는 것을 특징으로 하는 자기 램 소자의 기록방법.
4. 제 1 항에 있어서,

   상기 임계전류는 상기 선택된 자화곤란 축 라인에 "0"암페어의 전류가 인가될 때 상기 선택된 자기터널접합체의 스위칭에 요구되는 최소 자화용이 축 전류인 것을 특징으로 하는 자기 램 소자의 기록방법.
5. 제 1 항에 있어서,

   상기 제1 자화곤란 축 전류는 "0"암페어인 것을 특징으로 하는 자기 램 소자의 기록방법.
6. 제 1 항에 있어서,

   상기 선택된 자화용이 축 라인을 제외한 모든 비 선택된 자화용이 축 라인들에 상기 제1 자화용이 축 전류보다 작은 제2 자화용이 축 전류를 인가하는 것을 더 포함하는 것을 특징으로 하는 자기 램 소자의 기록방법.
7. 제 6 항에 있어서,

   상기 제2 자화용이 축 전류는 "0"암페어인 것을 특징으로 하는 자기 램 소자의 기록방법.