DE102007049786A1 - Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung Download PDF

Info

Publication number
DE102007049786A1
DE102007049786A1 DE102007049786A DE102007049786A DE102007049786A1 DE 102007049786 A1 DE102007049786 A1 DE 102007049786A1 DE 102007049786 A DE102007049786 A DE 102007049786A DE 102007049786 A DE102007049786 A DE 102007049786A DE 102007049786 A1 DE102007049786 A1 DE 102007049786A1
Authority
DE
Germany
Prior art keywords
electrode
integrated circuit
memory cell
resistance change
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007049786A
Other languages
English (en)
Inventor
Ulrich Dr. Klostermann
Dietmar Dr. Gogl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Altis Semiconductor SNC
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Priority to DE102007049786A priority Critical patent/DE102007049786A1/de
Publication of DE102007049786A1 publication Critical patent/DE102007049786A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung bereitgestellt, die eine Mehrzahl von Widerstandsänderungspeicherzellen aufweist. Jede Speicherzelle weist eine Topelektrode, eine Bottomelektrode sowie Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, auf. Die Topelektroden bilden zusammen eine gemeinsame zusammenhängende erste Elektrode aus. Alternativ ist eine erste zusammenhängende gemeinsame Elektrode oberhalb der Topeleketroden vorgesehen, die mit allen Topelektroden elektrisch verbunden ist. Eine zweite Elektrode, die mit einem festen Potential verbindbar ist, ist oberhalb der ersten Elektrode so vorgesehen, dass die erste Elektrode und die zweite Elektrode gemeinsam einen Kondensator ausbilden.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, ein Speicherzellenarray, eine Speicherzelle, ein Verfahren zum Betreiben einer integrierten Schaltung sowie ein Verfahren zum Herstellen einer integrierten Schaltung.
  • Die der Erfindung zugrunde liegende Aufgabe ist, eine integrierte Schaltung mit Widerstandsänderungsspeicherzellen bereitzustellen, deren Betriebscharakteristika gegenüber integrierten Schaltungen gemäß dem Stand der Technik verbessert sind.
  • Zur Lösung dieser Aufgabe stellt die Erfindung eine integrierte Schaltung gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Speicherzellenarray gemäß Patentanspruch 20 sowie eine Speicherzelle gemäß Patentanspruch 22 bereit. Schließlich stellt die Erfindung ein Verfahren zum Betreiben einer integrierten Schaltung sowie ein Verfahren zum Herstellen einer integrierten Schaltung gemäß den Patentansprüchen 23 und 25 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen bereitgestellt, – wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode sowie Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist, wobei die Topelektroden in ihrer Gesamtheit eine gemeinsame zusammenhängende erste Elektrode ausbilden, oder wobei eine gemeinsame zusammenhängende erste Elektrode, die mit allen Topelektroden elektrisch verbunden ist, oberhalb der Topelektroden vorgesehen ist, und wobei eine zweite Elektrode (im Folgenden auch als Schutzelektrode bezeichnet), die mit einem festen Potential verbindbar ist, oberhalb der ersten Elektrode so vorgesehen ist, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator bilden.
  • Gemäß einer Ausführungsform der Erfindung ist das feste Potential der zweiten Elektrode so gewählt, dass Potentialfluktuationen des Potentials der ersten Elektroden während des Betriebs der integrierten Schaltung verringert werden.
  • Gemäß einer Ausführungsform der Erfindung ist zwischen der ersten Elektrode und der zweiten Elektrode Isoliermaterial vorgesehen.
  • Gemäß einer Ausführungsform der Erfindung weist das Isoliermaterial SiO2 oder SiN oder isolierender Kohlenstoff, Hafnium-basierende Oxide oder Aluminium-basierende Oxide auf oder besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung weist das Material der ersten Elektrode und der zweiten Elektrode W, Cu, Ru, Ta, TaN oder TiN auf oder besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung ist die zweite Elektrode mit dem Substrat der integrierten Schaltung über Vias elektrisch verbunden.
  • Gemäß einer Ausführungsform der Erfindung stimmt ein festes Potential des Substrats der integrierten Schaltung mit dem festen Potential der zweiten Elektrode überein.
  • Gemäß einer Ausführungsform der Erfindung ist die zweite Elektrode in mehrere Elektrodenuntereinheiten strukturiert, wobei jede Elektrodenuntereinheit einer Mehrzahl von Topelektroden gegenüber liegt.
  • Gemäß einer Ausführungsform der Erfindung sind die Elektrodenuntereinheiten elektrisch miteinander verbunden.
  • Gemäß einer Ausführungsform der Erfindung sind wenigstens Teile der Elektrodenuntereinheiten perforiert oder streifenförmig ausgestaltet.
  • Gemäß einer Ausführungsform der Erfindung ist jede Elektrodenuntereinheit mit dem Substrat der integrierten Schaltung über Vias elektrisch verbunden.
  • Gemäß einer Ausführungsform der Erfindung sind die Ausmaße/Positionen der Elektrodenuntereinheiten so gewählt, dass Delaminationseffekte der strukturierten zweiten Elektrode so weit wie möglich reduziert werden.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand zwischen der ersten Elektrode und der zweiten Elektrode in etwa 10 nm bis 30 nm.
  • Gemäß einer Ausführungsform der Erfindung sind Steuerschaltungen oder Peripherieschaltungen mit der zweiten Elektrode so verbunden, dass das feste Potential der zweiten Elektrode den Steuerschaltungen oder den Peripherieschaltungen als Referenzpotential zugeführt wird.
  • Gemäß einer Ausführungsform der Erfindung sind die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen.
  • Gemäß einer Ausführungsform der Erfindung sind die Widerstandsänderungsspeicherzellen Kohlenstoffspeicherzellen.
  • Gemäß einer Ausführungsform der Erfindung sind die Widerstandsänderungsspeicherzellen programmierbare Metallisierungsspeicherzellen.
  • Gemäß einer Ausführungsform der Erfindung sind die Widerstandsänderungsspeicherzellen Festkörperelektrolytspeicherzellen.
  • Gemäß einer Ausführungsform der Erfindung sind die Widerstandsänderungsspeicherzellen magneto-resistive Speicherzellen.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speicherzellenarray bereitgestellt, das eine Mehrzahl von Widerstandsänderungsspeicherzellen aufweist, wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode und Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode angeordnet ist, aufweist. Die Topelektroden bilden in ihrer Gesamtheit eine gemeinsame zusammenhängende erste Elektrode aus. Alternativ ist eine zusammenhängende gemeinsame erste Elektrode, die mit allen Topelektroden elektrisch verbunden ist, oberhalb der Topelektroden angeordnet. Eine zweite Elektrode, die mit einem festen Potential verbindbar ist, ist oberhalb der ersten Elektrode so angeordnet, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator ausbilden.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speicherzellenarray bereitgestellt, das in eine Mehrzahl von Speicherzellenarrayuntereinheiten aufgespalten ist. Die zweite Elektrode ist in mehrere Elektrodenuntereinheiten aufgespalten, wobei jede Elektrodenuntereinheit einer Mehrzahl von Topelektroden gegenüberliegt, und wobei jede Speicherzellenarrayuntereinheit wenigstens teilweise von einer der Elektrodenuntereinheiten bedeckt ist.
  • Gemäß einer Ausführungsform der Erfindung wird eine Speicherzelle bereitgestellt, mit einer Topelektrodenschicht, einer Bottomelektrodenschicht sowie einer Widerstandsänderungsschicht, die zwischen der Topelektrodenschicht und der Bottomelektrodenschicht vorgesehen ist, wobei eine weitere Elektrodenschicht, die mit einem festen Potential verbindbar ist, oberhalb der Topelektrodenschicht so angeordnet ist, dass die Topelektrodenschicht und die weitere Elektrodenschicht zusammen einen Kondensator ausbilden.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Betreiben einer integrierten Schaltung bereitgestellt, wobei die integrierte Schaltung eine Mehrzahl von Widerstandsänderungsspeicherzellen aufweist, wobei jede Speicherzelle eine Topelektrodenschicht, eine Bottomelektrodenschicht und Widerstandsänderungsmaterial, das zwischen der Topelektrodenschicht und der Bottomelektrodenschicht vorgesehen ist, aufweist. Die Topelektroden bilden in ihrer Gesamtheit eine gemeinsame zusammenhängende erste Elektrode aus. Alternativ ist eine erste zusammenhängende gemeinsame Elektrode, die mit allen Topelektroden verbunden ist, oberhalb der Topelektroden vorgesehen. Eine zweite Elektrode, die mit einem festen Potential verbindbar ist, ist oberhalb der ersten Elektrode so vorgesehen, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator ausbilden. Weiterhin ist eine Peripherieschaltung oder Steuerschaltung vorgesehen, die auf ein festes Potential gesetzte Komponenten aufweist. Das Verfahren weist auf: Setzen der Komponenten der Steuerschaltung oder Peripherieschaltung auf das feste Potential der zweiten Elektrode während Speicherzellenschreibprozessen oder Speicherzellenleseprozessen.
  • Gemäß einer Ausführungsform der Erfindung wird das feste Potential dazu verwendet, um Potentialfluktuationen zu eliminieren, die innerhalb von Signalen auftreten, welche der Peripherieschaltung oder Steuerschaltung während Leseprozessen und Schreibprozessen von den Widerstandsänderungsspeicherzellen zugeführt werden.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, mit den folgenden Prozessen: Ausbilden einer Mehrzahl von Widerstandsänderungsspeicherzellen, wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode sowie eine Widerstandsänderungsschicht, die zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist, wobei die Topelektroden in ihrer Gesamtheit eine zusammenhängende gemeinsame erste Elektrodenschicht ausbilden, oder wobei eine zusammenhängende gemeinsame erste Elektrodenschicht oberhalb der Topelektroden vorgesehen ist, die mit allen Topelektroden verbunden ist; Ausbilden einer Isolationsschicht auf der ersten Elektrodenschicht; und Ausbilden einer zweiten Elektrodenschicht auf der Isolationsschicht.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweise Ausführungsformen näher erläutert. Es zeigen:
  • 1A eine Querschnittsdarstellung einer integrierten Schaltung;
  • 1B eine Äquivalenzschaltung eines Teils der in 1A gezeigten integrierten Schaltung;
  • 2A eine Querschnittsdarstellung einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung;
  • 2B eine Äquivalenzschaltung eines Teils der in 2A gezeigten integrierten Schaltung;
  • 3 eine Draufsicht auf eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • 4 eine Draufsicht auf eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • 5 eine Querschnittsdarstellung einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung;
  • 6 ein Flussdiagramm eines Verfahrens zum Betreiben einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung;
  • 7A eine Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem ersten Schaltzustand;
  • 7B eine Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem zweiten Schaltzustand;
  • 8 eine Querschnittdarstellung einer Phasenänderungsspeichervorrichtung;
  • 9 eine schematische Darstellung einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung;
  • 10A eine Querschnittdarstellung einer Kohlenstoffspeichervorrichtung in einem ersten Schaltzustand;
  • 10B eine Querschnittdarstellung einer Kohlenstoffspeichervorrichtung in einem zweiten Schaltzustand;
  • 11A eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • 11B eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • 12A ein Speichermodul gemäß einer Ausführungsform der Erfindung; und
  • 12B ein Speichermodul gemäß einer Ausführungsform der Erfindung.
  • In den Figuren können identische bzw. einander entsprechende Bereiche mit denselben Bezugsziffern gekennzeichnet sein. Weiterhin ist da hervorzuheben, dass die Zeichnungen schematischer Natur sind, d. h. nicht maßstabsgetreu zu sein brauchen.
  • 1A zeigt eine Querschnittsdarstellung einer integrierten Schaltung 100, 1B die dazugehörige Äquivalenzschaltung. Hier wird angenommen, dass die integrierte Schaltung 100 eine Festkörperelektrolytspeichervorrichtung ist. Die integrierte Schaltung 100 weist eine Mehrzahl von Widerstandsänderungsspeicherzellen 101 auf, wobei jede Speicherzelle 101 eine Topelektrode 102, eine Bottomelektrode 103 sowie Widerstandsänderungsmaterial 104, das zwischen der Topelektrode 102 und der Bottomelektrode 103 angeordnet ist, aufweist. Die Topelektroden 102 bilden zusammen eine gemeinsame zusammenhängende erste Elektrode 105. Gemäß einer Ausführungsform der Erfindung bedeutet der Ausdruck "zusammenhängende gemeinsame erste Elektrode" eine Elektrode, die in einem elektrischen Sinne zusammenhängend ist, d. h. die Elektrode kann strukturiert sein, jedoch sind die strukturierten Teile elektrisch miteinander verbunden. Alternativ kann gemäß einer Ausführungsform der Erfindung dieser Begriff auch eine mechanisch zusammenhängende Elektrode bedeuten, d. h. eine unstrukturierte Elektrode (Elektrodenschicht). Hier weist die erste Elektrode 105 eine erste Leitungsschicht 106, die beispielsweise Silber aufweist oder daraus besteht, eine zweite Leitungsschicht 107 (Abdeckschicht), die beispielsweise Tantal oder Tantalnitrid aufweist oder daraus besteht, und eine dritte Leitungsschicht 108, die beispielsweise Tantal, Tantalnitrid oder Titannitrid aufweist oder daraus besteht, auf. Die Bottomelektroden 103 und die Widerstandsänderungsmaterialblöcke 104 sind durch eine Isolationsschicht 109 gegeneinander isoliert.
  • Die Speicherzustände der Speicherzellen 101 können programmiert und gelesen werden, indem zwischen den Topelektroden 102 und den Bottemelektroden 103 eine Spannung angelegt wird. Die zwischen den Topelektroden 102 und den Bottomelektroden 103 angelegte Spannung muss so konstant wie möglich gehalten werden. Konsequenterweise muss das Potential der ersten Elektrode 105 so konstant wie möglich gehalten werden. Üblicherweise wird das Potential der ersten Elektrode 105 durch eine Schaltung erzeugt. Das durch die Schaltung erzeugte Potential weist in der Regel Potentialschwankungen auf. Damit kann auch das Potential bei der ersten Elektrode 105 Potentialschwankungen ausgesetzt sein. Jedoch können Potentialschwankungen bei der ersten Elektrode 105 während Speicherzustandsschreibprozessen oder Speicherzustandsleseprozessen zu Fehlern führen.
  • 2A zeigt eine Querschnittsdarstellung einer integrierten Schaltung 200 gemäß einer Ausführungsform der Erfindung, die die gleiche Architektur wie die in 1A gezeigte integrierte Schaltung 100 aufweist. Zusätzlich ist eine zweite Elektrode 201 (Schutzelektrode) oberhalb der ersten Elektrode 105 vorgesehen, die auf ein festes Potential gesetzt ist oder mit einem festen Potential verbindbar (beispielsweise mittels eines Schalters) ist. Zwischen der ersten Elektrode 105 und der zweiten Elektrode 201 kann Isolationsmaterial 202 angeordnet sein.
  • Gemäß einer Ausführungsform der Erfindung wird das feste Potential der zweiten Elektrode 201 so gewählt, dass Potentialfluktuationen der ersten Elektrode 105 während des Betriebs der integrierten Schaltung 200 vermindert werden.
  • Gemäß einer Ausführungsform der Erfindung weist das Isolationsmaterial 202 SiO2 (Siliziumdioxid), SiN (Siliziumnitrid), Al2O3 (Aluminiumoxid), AlN (Aluminiumnitrid), ZrOx (Zirkoniumoxid), HfOx (Hafniumoxid) oder GeS (Germaniumsulfid) auf oder besteht aus diesen Materialien.
  • Gemäß einer Ausführungsform der Erfindung weist das Material des oberen Teils der ersten Elektrode 105 (die der dritten Leitungsschicht 108 in 1A entspricht) und der zweiten Elektrode 201 Cu (Kupfer), Ru (Ruthenium), W (Wolfram), Ta (Tantal), TaN (Tantalnitrid) oder TiN (Titaniumnitrid) auf oder besteht hieraus.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand d zwischen der ersten Elektrode 105 und der zweiten Elektrode 201 in etwa 10 nm.
  • 2B zeigt die Äquivalenzschaltung der in 2A gezeigten integrierten Schaltung 200. Wie 2B entnommen werden kann, bilden die erste Elektrode 105, das Isolationsmaterial 202 und die zweite Elektrode 201 zusammen einen Kondensator, der die erste Elektrode 105 mit der zweiten Elektrode 201 kapazitiv koppelt, wobei die zweite Elektrode 201 auf einem festen Potential liegt bzw. damit verbindbar ist. Ein Effekt des kapazitiven Koppelns zwischen der ersten Elektrode 105 und der zweiten Elektrode 201 ist, dass Fluktuationen eines Potentials, das der ersten Elektrode 105 zugeführt wird (und das beispielsweise durch eine Schaltung erzeugt werden kann) wenigstens teilweise kompensiert werden, womit die Potentialfluktuationen innerhalb der ersten Elektrode 105 verringert werden. Auf diese Art und Weise kann die Genauigkeit der Speicherzellen-Programmierprozesse oder Speicherzellen-Leseprozesse erhöht werden.
  • Gemäß einer Ausführungsform der Erfindung liegt die dielektrische Konstante εr des Isolationsmaterials 202 innerhalb eines Bereichs, der sich von 3,9 bis 9 erstreckt.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dielektrizitätskonstante εr des Isolationsmaterials 202 ungefähr 25.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Kapazität des Kondensators, der durch die erste Elektrode 105, das Isolationsmaterial 202 und die zweite Elektrode 201 gebildet wird, ungefähr 20 pF. Im Allgemeinen werden die Kapazität und der Wert des festen Potentials der zweiten Elektrode 201 so gewählt, dass "normale" Potentialfluktuationen, die innerhalb der ersten Elektrode 105 auftreten, stabilisiert werden können.
  • Gemäß einer Ausführungsform der Erfindung ist das Widerstandsänderungsmaterial beispielsweise Festkörperelektrolytmaterial, Phasenänderungsmaterial, Übergangs-Metalloxidmaterial oder magneto-resistives Material. Die Erfindung ist nicht auf diese Materialien beschränkt.
  • 3 zeigt eine Draufsicht auf eine integrierte Schaltung 300 (beispielsweise eine Draufsicht auf die integrierte Schaltung 200) gemäß einer Ausführungsform der Erfindung. Hier wurde die zweite Elektrode 201 in mehrere Elektrodenuntereinheiten 301 strukturiert, wobei jede Elektrodenuntereinheit 301 einer Mehrzahl von Topelektroden 102 gegenüberliegt. Das heißt, jede Elektrodenuntereinheit 301 bedeckt eine Mehrzahl von Topelektroden 102. Hier sind die Elektrodenuntereinheiten 301 zumindest über elektrische Verbindungen 302 miteinander elektrisch verbunden. Ein Effekt der elektrischen Verbindungen 302 ist, dass das Potential unterschiedlicher Elektrodenuntereinheiten 301 zum großen Teil einheitlich ist, was erhöhte Reproduzierbarkeit während Speicherzustandsleseprozessen oder Speicherzustandsprogrammierprozessen sicherstellt. Jedoch können die elektrischen Verbindungen 302 auch weggelassen werden.
  • Gemäß einer Ausführungsform der Erfindung sind wenigstens Teile der Elektrodenuntereinheiten 301 perforiert und/oder gestreift.
  • Gemäß einer Ausführungsform der Erfindung ist jede Elektrodenuntereinheit 301 (oder wenigstens eine Elektrodenuntereinheit 301) mit einem Substrat der integrierten Schaltung 300 über Vias 303 elektrisch verbunden, wie in 3 durch die gestrichelten Linien angedeutet ist. Die Vias 303 können beispielsweise bei oder nahe den Rändern der Elektrodenuntereinheiten 301, oder auch bei anderen Positionen angeordnet sein.
  • Gemäß einer Ausführungsform der Erfindung sind die Dimensionen und Positionen der Elektrodenuntereinheiten 301 so gewählt, dass Delaminationseffekte der strukturierten zweiten Elektrode 201 so weit wie möglich reduziert werden (es ist weniger wahrscheinlich, dass eine Mehrzahl von Elektrodenuntereinheiten 301 delaminiert, als dass eine einzelne große zweite Elektrode 201 delaminiert).
  • 4 zeigt eine integrierte Schaltung 400, die die gleiche Architektur wie die in 3 gezeigte integrierte Schaltung 300 aufweist. Zusätzlich ist eine Steuereinheit oder eine Peripherieschaltung 401 mit der ersten Elektrode 105 über eine elektrische Verbindung 402 verbunden. Die Steuereinheit oder Peripherieschaltung 401 ist weiterhin mit den Elektrodenuntereinheiten 301 über eine elektrische Verbindung 403 verbunden. Das Potential der ersten Elektrode 105 wird der Steuerschaltung/Peripherieschaltung 401 über die elektrische Verbindung 402 zugeführt. Das Potential der Elektrodenuntereinheiten 301 wird der Steuerschaltung/Peripherieschaltung 401 über die elektrische Verbindung 403 zugeführt. Die integrierte Schaltung 400 kann so angeordnet sein, dass diese Potentiale durch die Steuerschaltung/Peripherieschaltung 401 wie folgt genutzt werden: Die Elektrodenuntereinheiten 301 (Schutzplatten) können auf ein festes Potential gesetzt werden, das sich von dem festen Potential unterscheidet, auf das die erste Elektrode 105 gesetzt ist, d. h. beispielsweise auf Nullpotential unter Verwendung von Vias, die mit einem Erdungskontakt wie zuvor beschrieben verbunden sind. Die Peripherieschaltung 401 kann diese Potentiale über die elektrischen Verbindungen 402 und 403 verfolgen. Auf diese Art und Weise kann während eines Leseprozesses die Qualität der Signalspanne („signal margin") verbessert werden, wenn Potentialfluktuationen, die sowohl bei der ersten Elektrode 105 als auch den Elektrodenuntereinheiten 301 auftreten, subtraktiv mit einbezogen werden, womit die Potentialfluktuationen herausfallen; das gleiche gilt für Schreibprozesse.
  • 5 zeigt eine Querschnittsdarstellung eines Teils der in 3 und 4 gezeigten integrierten Schaltungen 300 und 400. In 5 ist eine Elektrodenuntereinheit 301 gezeigt, die mit einem Substrat 500 (beispielsweise einem Halbleitersubstrat oder einem Erdungsnetzpotential) der integrierten Schaltungen 300 oder 400 mittels leitender Vias 303 verbunden ist. Die leitenden Vias 303 erstrecken sich durch die erste Elektrode 105 (hier nicht gezeigt) und sind gegenüber deren Umgebung durch Isoliermaterial isoliert.
  • Das Erdungsnetzpotenzial kann in das Substrat gebrannt werden (beispielsweise unter Verwendung von dotierten Siliziumdrähten oder Platten) oder kann aus Metallisierungsebenen oberhalb der Auswahlvorrichtung bestehen.
  • In der vorangehenden Beschreibung wurde angenommen, dass die Speicherzellen 101 der integrierten Schaltungen Festkörperelektrolytspeicherzellen sind (programmierbare Metallisierungsspeicherzellen). Jedoch ist die Erfindung nicht hierauf beschränkt. Beliebige Widerstandsänderungsspeicherzellen können zur Anwendung kommen, beispielsweise Phasenänderungsspeicherzellen, Kohlenstoffspeicherzellen, magneto-resistive Speicherzellen, organische Speicherzellen oder Übergangsmetalloxid-Speicherzellen.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speicherzellenarray mit einer Mehrzahl von Widerstandsänderungsspeicherzellen bereitgestellt. Jede Speicherzelle weist eine Topelektrode, eine Bottomelektrode sowie Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, auf. Die Topelektroden bilden zusammen eine gemeinsame durchgängige erste Elektrode. Alternativ ist eine gemeinsame, zusammenhängende erste Elektrode oberhalb der Topelektroden vorgesehen, die mit allen Topelektroden elektrisch verbunden ist. Eine zweite Elektrode, die auf ein festes Potential gesetzt ist (oder (beispielsweise mittels eines Schalters) mit einem festen Potential verbindbar ist), ist oberhalb der ersten Elektrode so angeordnet, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator bilden.
  • Gemäß einer Ausführungsform der Erfindung kann das Speicherzellenarray in eine Mehrzahl von Speicherzellenarrayuntereinheiten aufgespalten werden. Weiterhin kann die zweite Elektrode in mehrere Elektrodenuntereinheiten strukturiert sein, wobei jede Elektrodenuntereinheit einer Mehrzahl von Topelektroden gegenüber liegt. Beispielsweise kann jede Speicherzellenarrayuntereinheit zumindest teilweise von einer der Elektrodenuntereinheiten bedeckt sein. Beispielsweise können, Bezug nehmend auf 3, alle Speicherzellen, die durch eine Elektrodenuntereinheit 301 bedeckt werden, eine Speicherzellenarrayuntereinheit bilden, wobei alle Speicherzellenuntereinheiten zusammen die integrierte Schaltung 300 (oder zumindest einen Teil davon) ausbilden.
  • Gemäß einer Ausführungsform der Erfindung wird eine Speicherzelle mit einer Topelektrodenschicht, einer Bottomelektrodenschicht sowie einer Widerstandsänderungsschicht, die zwischen der Topelektrodenschicht und der Bottomelektrodenschicht angeordnet ist, bereitgestellt. Eine weitere Elektrodenschicht, die auf ein festes Potential gesetzt ist (oder mit diesem (beispielsweise über einen Schalter) verbindbar ist), ist so über der Topelektrodenschicht angeordnet, dass die Topelektrodenschicht und die weitere Elektrodenschicht zusammen einen Kondensator ausbilden.
  • Gemäß einer Ausführungsform der Erfindung bestehen die Untereinheiten der Topelektrode (Schutzelektrode) aus mehreren Metallisierungsleitungen, die miteinander über wenigstens einen Kontakt mit einem gemeinsamen Potential verbunden sind.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest Teile der Schutzelektrode (zweite Elektrode) fein strukturiert, um einen besseren Stressabbau zu bewirken, wodurch sich das Risiko einer Delamination reduziert.
  • Gemäß einer Ausführungsform der Erfindung kann das Feinstrukturieren der Schutzelektrode (zweite Elektrode) mittels einer Perforation der Schutzelektrode erfolgen.
  • Gemäß einer Ausführungsform der Erfindung wird mittels des Feinstrukturierens eine Schutzelektrode ausgebildet, die Leitungen und Streifen aufweist.
  • Alle in Zusammenhang mit der integrierten Schaltung diskutierten Ausführungsformen können analog auf ein Speicherzellenarray und eine Speicherzelle, soweit sinnvoll, angewandt werden.
  • Die Erfindung stellt weiterhin ein Speichermodul bereit, das wenigstens eine integrierte Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen aufweist. Jede Speicherzelle weist eine Topelektrode, eine Bottomelektrode und Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, auf. Die Topelektroden bilden zusammen eine zusammenhängende, gemeinsame erste Elektrode aus. Alternativ ist eine zusammenhängende gemeinsame Elektrode, die mit allen Topelektroden elektrisch verbunden ist, oberhalb der Topelektroden vorgesehen. Eine zweite Elektrode, die auf ein festes Potential gesetzt ist (oder mit einem festen Potential verbindbar ist (beispielsweise über einen Schalter)), ist oberhalb der ersten Elektrode so angeordnet, dass die erste Elektrode und die zweite Elektrode gemeinsam einen Kondensator ausbilden.
  • Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar.
  • 6 zeigt ein Verfahren zum Betreiben einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung. Die integrierte Schaltung weist eine Mehrzahl von Widerstandsänderungsspeicherzellen auf, wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode und Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist. Die Topelektroden bilden zusammen eine zusammenhängende, gemeinsame erste Elektrode aus. Alternativ ist eine erste gemeinsame zusammenhängende Elektrode oberhalb der Topelektroden vorgesehen, die mit allen Topelektroden verbunden ist. Eine zweite Elektrode, die auf ein festes Potential gesetzt ist, ist oberhalb der ersten Elektrode so vorgesehen, dass die erste Elektrode und die zweite Elektrode gemeinsam einen Kondensator ausbilden. Die integrierte Schaltung weist weiterhin eine Peripherieschaltung oder eine Steuerschaltung auf, die auf ein festes Potential gesetzte Komponenten (wenigstens eine Komponente) aufweist.
  • Bei 601 werden die Komponenten der Peripherieschaltung oder der Steuerschaltung während Speicherzellenschreibprozessen und Speicherzellenleseprozessen auf das Potential der ersten Elektrode gesetzt. Bei 602 werden die festen Potentiale dazu verwendet, um Potentialfluktuationen zu eliminieren, die in Signalen auftreten, die der Peripherieschaltung oder der Steuerschaltung von den Widerstandsänderungsspeicherzellen während den Lesenprozessen und Schreibprozessen zugeführt werden. Auf diese Art und Weise kann die Genauigkeit der Leseprozesse und Schreibprozesse erhöht werden.
  • Gemäß einer Ausführungsform der Erfindung kann die in 4 gezeigte integrierte Schaltung 400 beispielsweise zum Ausführen des Verfahrens 600 benutzt werden.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, das aufweist: Bereitstellen einer Mehrzahl von Widerstandsänderungsspeicherzellen, wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode und ein Widerstandsänderungsgebiet, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist, wobei die Topelektroden zusammen eine gemeinsame zusammenhängende erste Elektrodenschicht ausbilden, oder wobei eine gemeinsame zusammenhängende erste Elektrodenschicht oberhalb der Topelektroden vorgesehen ist, die mit allen Topelektroden verbunden ist; Ausbilden einer Isolationsschicht auf der ersten Elektrodenschicht; und Ausbilden einer zweiten Elektrodenschicht auf der Isolationsschicht.
  • Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = "programmable metallization cells") wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 7a und 7b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt.
  • Eine CBRAM-Zelle 700 weist eine erste Elektrode 701, eine zweite Elektrode 702 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 703, der zwischen der ersten Elektrode 701 und der zweiten Elektrode 702 angeordnet ist, auf. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). Die erste Elektrode 701 kontaktiert eine erste Oberfläche 704 des Festkörperelektrolytblocks 703, die zweite Elektrode 702 kontaktiert eine zweite Oberfläche 705 des Festkörperelektrolytblocks 703. Der Festkörperelektrolytblock 703 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 706 isoliert. Die erste Oberfläche 704 ist üblicherweise die Oberseite, die zweite Oberfläche 705 die Unterseite des Festkörperelektrolytblocks 703. Die erste Elektrode 701 ist üblicherweise die obere Elektrode, die zweite Elektrode 702 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 701, 702 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 701 die reaktive Elektrode, und die zweite Elektrode 702 die inerte Elektrode. In diesem Fall kann die erste Elektrode 701 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 703 aus Chalkogenid-Material, und die Isolationsstruktur 706 aus SiO2 oder Si3N4 bestehen. Die zweite Elektrode 702 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. Die Dicke des Ionenleiterblocks 703 kann beispielsweise 5 nm bis 500 nm betragen. Die Dicke der ersten Elektrode 701 kann beispielsweise 10 nm bis 100 nm betragen. Die Dicke der zweiten Elektrode 702 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen. Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt.
  • Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks 703) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeSx), Germaniumselenid (GeSex), Wolframoxid (WOx), Kupfersulfid (CuSx) oder ähnliches. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Der Ionenleiterblock 703 kann aus Festkörperelektrolytmaterial bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 703 abfällt, wie in 7a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 701 heraus löst und in den Festkörperelektrolytblock 703 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 708 in dem Festkörperelektrolytblock 703 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 703 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 703 so stark, dass eine leitende Brücke (leitender Pfad) 707 zwischen der ersten Elektrode 701 und der zweiten Elektrode 702 ausgebildet wird. Wenn die in 7b gezeigte Spannung über dem Festkörperelektrolytblock 703 abfällt (inverse Spannung verglichen zu der in 7a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 703 hinaus zur ersten Elektrode 701 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 708 innerhalb des Festkörperelektrolytblocks 703 verringert. Erfolgt dies lange genug, wird die leitende Brücke 707 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 707 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 707 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen.
  • Gemäß einer Ausführungsform der Erfindung können die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen sein, die Phasenänderungsmaterial aufweisen. Das Phasenänderungsmaterial kann zwischen wenigstens zwei Kristallisierungszuständen geschaltet werden (d. h. das Phasenänderungsmaterial kann wenigstens zwei Kristallisierungsgrade annehmen), wobei jeder Kristallisierungszustand einen Speicherzustand repräsentiert. Wenn die Anzahl möglicher Kristallisierungszustände zwei beträgt, wird der Kristallisierungszustand, der einen hohen Kristallisierungsgrad aufweist, auch als „kristalliner Zustand" bezeichnet, wohin gegen der Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist, auch als „amorpher Zustand" bezeichnet wird. Unterschiedliche Kristallisierungszustände können durch entsprechende unterschiedliche elektrische Eigenschaften voneinander unterschieden werden, insbesondere durch unterschiedliche Widerstände, die hierdurch impliziert werden. Beispielsweise hat ein Kristallisierungszustand, der einen hohen Kristallisierungsgrad (geordnete atomare Struktur) aufweist, im Allgemeinen einen niedrigeren Widerstand als ein Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist (ungeordnete atomare Struktur). Der Einfachheit halber soll im Folgenden angenommen werden, dass das Phasenänderungsmaterial zwei Kristallisierungszustände annehmen kann (einen „amorphen Zustand" und einen „kristallinen Zustand"). Jedoch sei erwähnt, dass auch zusätzliche Zwischenzustände verwendet werden können.
  • Phasenänderungsspeicherzellen können vom amorphen Zustand in den kristallinen Zustand (und umgekehrt) überwechseln, wenn Temperaturschwankungen innerhalb des Phasenänderungsmaterials auftreten. Derartige Temperaturänderungen können auf unterschiedliche Art und Weisen hervorgerufen werden. Beispielsweise kann ein Strom durch das Phasenänderungsmaterial geleitet werden (oder eine Spannung kann an das Phasenänderungsmaterial angelegt werden). Alternativ hierzu kann einem Widerstandsheizelement, das neben dem Phasenänderungsmaterial vorgesehen ist, ein Strom oder eine Spannung zugeführt werden. Um den Speicherzustand einer Widerstandsänderungsspeicherzelle festzulegen, kann ein Messstrom durch das Phasenänderungsmaterial geleitet werden (oder eine Messspannung kann an das Phasenänderungsmaterial angelegt werden), womit der Widerstand der Widerstandsänderungsspeicherzelle, der den Speicherzustand der Speicherzelle repräsentiert, gemessen wird.
  • 8 zeigt eine Querschnittsdarstellung einer beispielhaften Phasenänderungsspeicherzelle 800 (Aktiv-In-Via-Typ). Die Phasenänderungsspeicherzelle 800 weist eine erste Elektrode 802, Phasenänderungsmaterial 804, eine zweite Elektrode 806 sowie isolierendes Material 808 auf. Das Phasenänderungmaterial 804 wird lateral durch das isolierende Material 808 eingeschlossen. Eine Auswahlvorrichtung (nicht gezeigt) wie beispielsweise ein Transistor, eine Diode oder eine andere aktive Vorrichtung kann mit der ersten Elektrode 802 oder der zweiten Elektrode 806 gekoppelt sein, um das Beaufschlagen des Phasenänderungsmaterials 804 mit Strom oder Spannung unter Verwendung der ersten Elektrode 802 und/oder der zweiten Elektrode 806 zu steuern. Um das Phasenänderungsmaterial 804 in den kristallinen Zustand zu überführen, kann das Phasenänderungsmaterial 804 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 804 über die Phasenänderungsmaterial-Kristallisisierungstemparatur steigt, jedoch unterhalb der Phasenänderungsmaterial-Schmelztemperatur gehalten wird. Wenn das Phasenänderungsmaterial 804 in den amorphen Zustand überführt werden soll, kann das Phasenänderungsmaterial 804 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 804 schnell über die Phasenänderungsmaterial-Schmelztemperatur steigt, wobei das Phasenänderungsmaterial 804 anschließend schnell abgekühlt wird.
  • Das Phasenänderungsmaterial 804 kann eine Vielzahl von Materialien enthalten. Gemäß einer Ausführungsform kann das Phasenänderungsmaterial 804 eine Chalcogenidlegierung aufweisen (oder daraus bestehen), die eine oder mehrere Elemente aus der Gruppe VI des Periodensystems beinhaltet. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 Chalcogenid-Verbundmaterial aufweisen oder daraus bestehen, wie beispielsweise GeSbTe, SbTe, GeTe oder AbInSbTe. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 ein chalgogenfreies Material aufweisen oder daraus bestehen, wie beispielsweise GeSb, GaSb, InSb, oder GeGaInSb. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 jedes geeignetes Material aufweisen oder daraus bestehen, das eines oder mehrere der Elemente Ge, Sb, Te, Ga, Bi, Pb, Sn, Si, P, O, As, In, Se, und S aufweist.
  • Gemäß einer Ausführungsform der Erfindung weist zumindest eine der ersten Elektrode 802 und der zweiten Elektrode 806 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W oder Mischungen oder Legierungen hieraus auf (oder bestehen hieraus). Gemäß einer weiteren Ausführungsform weist zumindest eine der ersten Elektrode 802 und der zweiten Elektrode 806 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W und zwei oder mehrere Elemente der Gruppe: B, C, N, O, Al, Si, P, S und/oder Mischungen und Legierungen hieraus auf (oder bestehen hieraus). Beispiele derartiger Materialien sind TiCN, TiAlN, TiSiN, W-Al2O3, und Cr-Al2O3.
  • 9 zeigt ein Blockdiagramm einer Speichervorrichtung 900, die einen Schreibpulsgenerator 902, eine Verteilungsschaltung 904, Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d (beispielsweise Phasenänderungsspeicherzellen 800 wie in 8 gezeigt) und einen Leseverstärker 908 aufweist. Gemäß einer Ausführungsform erzeugt der Schreibpulsgenerator 902 Strompulse oder Spannungspulse, die den Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d mittels der Verteilungsschaltung 904 zugeführt werden, wodurch die Speicherzustände der Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d programmiert werden. Gemäß einer Ausführungsform weist die Verteilungsschaltung 904 eine Mehrzahl von Transistoren auf, die den Phasenänderungspeicherzellen 906a, 906b, 906c, 906d bzw. Heizelementen, die neben den Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d vorgesehen sind, Gleichstrompulse oder Gleichspannungspulse zuführen.
  • Wie bereits angedeutet wurde, kann das Phasenänderungsmaterial der Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d von dem amorphen Zustand in den kristallinen Zustand (oder umgekehrt) überführt werden durch Ändern der Temperatur. Allgemeiner kann das Phasenänderungsmaterial von einem ersten Kristallisierungsgrad in einen zweiten Kristallisierungsgrad überführt werden aufgrund einer Temperaturänderung. Beispielsweise kann der Bitwert „Null" dem ersten (niedrigen) Kristallisierungsgrad, und der Bitwert „1" dem zweiten (hohen) Kristallisierungsgrad zugewiesen werden. Da unterschiedliche Kristallisierungsgrade unterschiedliche elektrische Widerstände implizieren, ist der Leseverstärker 908 dazu im Stande, den Speicherzustand einer der Phasenänderungspeicherzellen 906a, 906b, 906c oder 906d in Abhängigkeit des Widerstands des Phasenänderungsmaterials zu ermitteln.
  • Um hohe Speicherdichten zu erzielen, können die Phasenänderungsspeicherzellen 906a, 906b, 906c und 906d zur Speicherung mehrerer Datenbits ausgelegt sein (d. h. das Phasenänderungsmaterial kann auf unterschiedliche Widerstandswerte programmiert werden). Beispielsweise können, wenn eine Phasenänderungsspeicherzelle 906a, 906b, 906c und 906d auf einen von drei möglichen Widerstandsleveln programmiert wird, 1.5 Datenbits pro Speicherzelle gespeichert werden. Wenn die Phasenänderungsspeicherzelle auf einen von vier möglichen Widerstandsleveln programmiert wird, können zwei Datenbits pro Speicherzelle gespeichert werden, und so weiter.
  • Die in 9 gezeigte Ausführungsform kann auf ähnliche Art und Weise auch auf andere Widerstandsänderungsspeicherelemente angewandt werden wie programmierbare Metallisierungszellen (PMCs), magnetorresistive Speicherzellen (beispielsweise MRAMs), organische Speicherzellen (beispielsweise ORAMs), oder Übergangsmetalloxid-Speicherzellen (TMOs).
  • Ein weiterer Typ von Widerstandsänderungsspeicherzellen, der zum Einsatz kommen kann, besteht darin, Kohlenstoff als Widerstandsänderungsmaterial einzusetzen. Im Allgemeinem hat amorpher Kohlenstoff, der reich an sp3-hybridisiertem Kohlenstoff ist (d. h. tetraedisch gebundener Kohlenstoff) einen hohen Widerstand, wohin gegen amorpher Kohlenstoff, der reich an sp2-hybridisiertem Kohlenstoff ist (das heißt trigonal gebundener Kohlenstoff), einen niedrigen Widerstand. Dieser Widerstandsunterschied kann in Widerstandsänderungsspeicherzellen ausgenutzt werden.
  • Gemäß einer Ausführungsform der Erfindung wird eine Kohlenstoffspeicherzelle auf ähnliche Art und Weise ausgebildet, wie oben im Zusammenhang mit den Phasenänderungsspeicherzellen beschrieben wurde. Eine temperaturinduzierte Änderung zwischen einem sp3-reichen Zustand und einem sp2-reichen Zustand kann dazu genutzt werden, den Widerstand von amorphem Kohlenstoffmaterial zu ändern. Diese variierenden Widerstände können genutzt werden, um unterschiedliche Speicherzustände zu darzustellen. Beispielsweise kann ein sp3-reicher Zustand (Hochwiderstandszustand) "Null" repräsentieren, und ein sp2-reicher Zustand (Niedrigwiderstandszustand) "Eins" repräsentieren. Zwischenwiderstandszustände können dazu genutzt werden, mehrere Bits darzustellen, wie oben beschrieben wurde.
  • Bei diesem Kohlenstoffspeicherzellentyp verursacht die Anwendung einer ersten Temperatur im Allgemeinem einen Übergang, der sp3-reichen amorphen Kohlenstoff in sp2-reichen amorphen Kohlenstoff überführt. Dieser Übergang kann durch die Anwendung einer zweiten Temperatur, die typischerweise höher ist als die erste Temperatur, rückgängig gemacht werden. Wie oben erwähnt wurde, können diese Temperaturen beispielsweise durch Beaufschlagen des Kohlenstoffmaterials mit einem Strompuls und/oder einem Spannungspuls erzeugt werden. Alternativ können die Temperaturen unter Einsatz eines Widerstandsheizelements, das neben dem Kohlenstoffmaterial vorgesehen ist, erzeugt werden.
  • Eine weitere Möglichkeit, Widerstandsänderungen in amorphem Kohlenstoff zum Speichern von Information zu nutzen, ist das Feldstärken-induzierte Ausbilden eines leitenden Pfades in einem isolierenden amorphen Kohlenstofffilm. Beispielsweise kann das Anwenden eines Spannungspulses oder Strompulses das Ausbilden eines leitenden sp2-Filaments in isolierendem, sp3-reichem amorphem Kohlenstoff bewirken. Die Funktionsweise dieses Widerstandskohlenstoffspeichertyps ist in den 10A und 10B gezeigt.
  • 10A zeigt eine Kohlenstoffspeicherzelle 1000, die einen Topkontakt 1002, eine Kohlenstoffspeicherschicht 1004 mit isolierendem amorphem Kohlenstoffmaterial, das reich an sp3-hybridiesierten Kohlenstoffatomen ist, und einen Bottomkontakt 1006 aufweist. Wie in 10B gezeigt ist, kann mittels eines Stroms (oder einer Spannung), der durch die Kohlenstoffspeicherschicht 1004 geleitet wird, ein sp2-Filament 1050 in der sp3-reichen Kohlenstoffspeicherschicht 1004 ausgebildet werden, womit der Widerstand der Speicherzelle geändert wird. Das Anwenden eines Strompulses (oder Spannungspulses) mit hoher Energie (oder mit umgekehrter Polarität) kann das sp2-Filament 1050 zerstören, womit der Widerstand der Kohlenstoffspeicherschicht 1004 erhöht wird. Wie oben diskutiert wurde, können die Änderungen des Widerstands den Kohlenstoffspeicherschicht 1004 dazu benutzt werden, Information zu speichern, wobei beispielsweise ein Hochwiderstandszustand „Null", und ein Niedrigwiderstandszustand „Eins" repräsentiert. Zusätzlich können in einigen Ausführungsformen Zwischengrade der Filamentausbildung oder das Ausbilden mehrerer Filamente in sp3-reichen Kohlenstofffilmen genutzt werden, um mehrere variierende Widerstandslevel bereit zu stellen, womit in einer Kohlenstoffspeicherzelle mehrere Informationsbits speicherbar sind. In einigen Ausführungsformen können alternierend sp3-reiche Kohlenstoffschichten und sp2-reiche Kohlenstoffschichten zum Einsatz kommen, wobei die sp3-reichen Schichten das Ausbilden leitender Filamente anregen, so dass die Stromstärken und/oder Spannungsstärken, die zum Schreiben eines Werts in diesen Kohlenstoffspeichertyp zum Einsatz kommen, reduziert werden können.
  • Die Widerstandsänderungsspeicherzellen wie beispielsweise die Phasenänderungsspeicherzellen und die Kohlenstoffspeicherzellen, die vorangehend beschrieben wurden, können mit einem Transistor, einer Diode oder einem anderen aktiven Element zum Auswählen der Speicherzelle versehen sein. 11A zeigt eine schematische Darstellung einer derartigen Speicherzelle, die ein Widerstandsänderungsspeicherelement benutzt. Die Speicherzelle 1100 weist einen Auswahltransistor 1102 und ein Widerstandsänderungsspeicherelement 1104 auf. Der Auswahltransistor 1102 weist einen Source-Abschnitt 1106, der mit einer Bitleitung 1108 verbunden ist, einen Drainabschnitt 510, der mit dem Speicherelement 1104 verbunden ist, und einen Gateabschnitt 1112, der mit einer Wortleitung 1114 verbunden ist, auf. Das Widerstandsänderungsspeicherelement 1104 ist weiterhin mit einer gemeinsamen Leitung 1116 verbunden, die geerdet oder mit einer anderen Schaltung verbunden sein kann, wie beispielsweise einer Schaltung (nicht gezeigt) zum Bestimmen des Widerstands der Speicherzelle 1100, was bei Lesevorgängen zum Einsatz kommen kann. Alternativ kann in einigen Konfigurationen eine Schaltung (nicht gezeigt) zum Ermitteln des Zustands der Speicherzellen 1100 während des Lesevorgangs mit der Bitleitung 1108 verbunden sein.
  • Wenn in die Speicherzelle 1100 geschrieben werden soll, wird die Wortleitung 1114 zum Auswählen der Speicherzelle 1100 genutzt, und das Widerstandsänderungsspeicherelement 1104 wird mit einem Strompuls (oder Spannungspuls) unter Verwendung der Bitleitung 1108 beaufschlagt, womit der Widerstand des Widerstandsänderungsspeicherelements 1104 geändert wird. Auf ähnliche Art und Weise wird, wenn aus der Speicherzelle 1100 gelesen wird, die Wortleitung 1114 dazu genutzt, die Zelle 1100 auszuwählen, und die Bitleitung 1108 wird dazu genutzt, das Widerstandsänderungsspeicherelement 1104 mit einer Lesespannung oder einem Lesestrom zu beaufschlagen, um den Widerstand des Widerstandsänderungsspeicherelements 1104 zu messen.
  • Die Speicherzelle 1100 kann als 1T1J-Zelle bezeichnet werden, da sie einen Transistor und einen Speicherübergang (das Widerstandsänderungsspeicherelement 1104) nutzt. Typischerweise weist eine Speichervorrichtung ein Array auf, das eine Vielzahl derartiger Zellen aufweist. Anstelle einer 1T1J-Speicherzelle können andere Konfigurationen zum Einsatz kommen. Beispielsweise ist in 11B ein alternativer Aufbau einer 1T1J-Speicherzelle 1150 gezeigt, in dem ein Auswahltransistor 1152 und ein Widerstandänderungsspeicherelement 1154 auf andere Art und Weise angeordnet sind, verglichen zu dem in 11A gezeigten Aufbau. In diesem alternativem Aufbau ist das Widerstandsänderungsspeicherelement 1154 mit einer Bitleitung 1158 sowie mit einem Source-Abschnitt 1156 des Auswahltransistors 1152 verbunden. Ein Drainabschnitt 1160 des Auswahltransistors 1152 ist mit einer gemeinsamen Leitung 1166 verbunden, die geerdet oder mit einer anderen Schaltung (nicht gezeigt) verbunden sein kann, wie oben diskutiert wurde. Ein Gateabschnitt 1162 des Auswahltransistors 1152 wird mittels einer Wortleitung 1164 gesteuert.
  • Wie in 12A und 12B gezeigt ist, können Ausführungsformen der erfindungsgemäßen Speicherarrays/integrierten Schaltungen in Modulen zum Einsatz kommen. In 12A ist ein Speichermodul 1200 gezeigt, das ein oder meherere Speicherarrays/integrierte Schaltungen 1204 aufweist, die auf einem Substrat 1202 angeordnet sind. Jedes Speicherarray/jede integrierte Schaltung 1204 kann mehrere Speicherzellen beinhalten. Das Speichermodul 1200 kann auch ein oder mehrere elektronische Vorrichtungen 1206 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, die mit Speichervorrichtung(en) eines Moduls kombiniert werden können, beispielsweise den Speicherarrays/integrierten Schaltungen 1204. Weiterhin kann das Speichermodul 1200 eine Mehrzahl elektrischer Verbindungen 1208 aufweisen, die eingesetzt werden können, um das Speichermodul 1200 mit anderen elektronischen Komponenten, beispielsweise anderen Modulen, zu verbinden.
  • Wie in 12B gezeigt ist, können diese Module stapelbar ausgestaltet sein, um einen Stapel 1250 auszubilden. Beispielsweise kann ein stapelbares Speichermodul 1252 ein oder mehrere Speicherarrays/integrierte Schaltungen 1256 enthalten, die auf einem stapelbaren Substrat 1254 angeordnet sind. Jedes Speicherarray/jede integrierte Schaltungen 1256 kann mehrere Speicherzellen enthalten. Das stapelbare Speichermodul 1252 kann auch ein oder mehrere elektronische Vorrichtungen 1258 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, und die mit Speichervorrichtungen eines Moduls kombiniert werden können, beispielsweise mit den Speicherarrays/integrierten Schaltungen 1256. Elektrische Verbindungen 1260 werden dazu benutzt, um das stapelbare Speichermodul 1252 mit anderen Modulen innerhalb des Stapels 1250 zu verbinden. Andere Module des Stapels 1250 können zusätzliche stapelbare Speichermodule sein, die dem oben beschriebenen stapelbaren Speichermodul 1252 ähneln, oder andere Typen stapelbarer Module sein, beispielsweise stapelbare Verarbeitungsmodule, Kommunikationsmodule, oder Module, die elektronische Komponenten enthalten.
  • In der folgenden Beschreibung sollen weitere Aspekte beispielhafter Ausführungsformen der Erfindung erläutert werden.
  • Gemäß einer Ausführungsform der Erfindung ist die zweite Elektrode mit Erdungspotential verbunden (beispielsweise 0 V).
  • Gemäß einer Ausführungsform der Erfindung beträgt die Größe einer Elektrodenuntereinheit A = (n–x·Abstand–x)·(n–y·Abstand–y), wobei "Abstand" der Abstand (Pitch) zwischen zwei Speicherzellen ist, und n = 256 ist (allgemein kann n zwischen 128 und 1024 liegen), und wobei x und y Richtungen betreffen, die orthogonal zueinander verlaufen.
  • Gemäß einer Ausführungsform der Erfindung wird eine zusätzliche, kapazitiv gekoppelte Schutzplatte, die parallel zur PL-Platte (erste gemeinsame leitfähige Elektrode) verläuft, verwendet. Wenn keine zusätzliche kapazitiv gekoppelte Schutzplatte verwendet wird, können Rauschfluktuationen während des Lesens, reduzierte Leseempfindlichkeit sowie eine reduzierte Ausbeute die Folge sein.
  • Gemäß einer Ausführungsform der Erfindung wird eine relativ zu einer Peripherieschaltungserdung, die die lokalen Unterarrays umgibt, stabile rauscharme PL-Plattenspannung bereitgestellt.
  • Gemäß einer Ausführungsform der Erfindung unterstützt die Schutzplatte eine Erdungsverteilung (Angleichung des Erdungspotenzials) zwischen den Unterarrays der Speichervorrichtung.
  • CBRAM-Speichertechnologie wird als viel versprechende Option für nicht-flüchtige Speicher angesehen. Bei hohen Zelldichten wird das PL-Plattenkonzept verwendet. Um ein verlässliches Auslesen der Zellen zu ermöglichen, wird die PL-Platte gewöhnlicherweise auf ein hohes Potential vorgespannt ("gebiased"), was in Hinblick auf Potentialfluktuationen problematisch ist. Das hohe Potential wird üblicherweise von der rauschstarken Versorgungsspannung des Chips erzeugt oder mittels eines Regulators stabilisiert. Diese Spannungsquellen sind rauschstark; weiterhin müssen die Spannungen über lange Distanzen den Unterarrays der Speichervorrichtung zugeführt werden. Schaltungsrauschen oder Spannungsabfälle können jedoch leicht die Lesetoleranz und die Ausbeute verringern.
  • Eine Möglichkeit ist, die PL-Platte bei Erdungspotential zu betreiben, das als stabil angesehen wird. Jedoch ist dies aufgrund der Polaritätserfordernisse der CBRAM-Zellen momentan nicht wünschenswert.
  • Damit wird gemäß einer Ausführungsform der Erfindung die PL-Platte (erste Elektrode) kapazitiv mit der Erdung verbunden, um die Rauschfluktuation der PL-Platte zu verringern. Das Koppeln geschieht über eine "Schutz"-Platte (zweite Elektrode), die parallel zur PL-Platte ausgerichtet ist. Die Schutzplatte ist mit Erdungspotential verbunden.
  • Gemäß einer Ausführungsform der Erfindung ist die Schutzplatte mit der Erdung der Peripherieschaltungen verbunden, beispielsweise einem Leseverstärker, der die Unterarrays umgibt. Dies stellt sicher, dass Eingangssignale des Leseverstärkers (die von mit der PL-Platte verbundenen CBRAM-Zelle erhalten werden) sowie die Erdung des Leseverstärkers in Phase bleiben aufgrund der Pufferkapazität, die durch die Schutzplatte bereitgestellt wird. Rauschen, das in die PL-Platte oder in das Unterarray-Erdungsnetz eingekoppelt wird, kann signifikant verringert werden.
  • Gemäß einer Ausführungsform der Erfindung ist die Schutzplatte mit der Substraterdung über Via-Kontakte und Metallleitungen, die sich am Rand der PL-Platte und der Schutzplatte lokaler Unterarrays befinden, verbunden.
  • Gemäß einer Ausführungsform der Erfindung ist die Schutzplatte (zweite Elektrode) mit einem Erdungsnetz verbunden, das in oder oberhalb des Substrats vorgesehen ist, wobei die Verbindung über Kontakte und Metallleitungen hergestellt wird, die sich beispielsweise an dem Rand der PL-Platte und der Leitungsplatte lokaler Unterarrays befinden können.
  • Gemäß einer Ausführungsform der Erfindung besitzt jedes Unterarray seine „eigene" Schutzplatte. Optional können die Schutzplatten mehrerer Unterarrays elektrisch miteinander verbunden werden, um den Kondensator zu vergrößern, und um Erdungsverteilungen (gleichförmiges Erdungspotenzial) über größere Gebiete hinweg bereitzustellen.
  • Gemäß einer Ausführungsform der Erfindung kann die Schutzplatte auch von Treibern und Peripherieschaltungen als stabiles Erdungspotential genutzt werden.
  • Gemäß einer Ausführungsform der Erfindung stellt der Schutzplattenkondensator sicher, dass sich die PL-Plattenspannung sowie die geerdeten Peripherieschaltungen (beispielsweise Leseverstärker) bei lokalen Arrays in Phase befinden (Pufferkapazität).
  • Gemäß einer Ausführungsform der Erfindung bedeutet der Ausdruck: Eine erste Schicht ist „oberhalb" einer zweiten Schicht angeordnet, dass die erste Schicht direkt auf der zweiten Schicht ausgebildet ist, oder bedeutet, dass wenigstens eine weitere Schicht zwischen der ersten Schicht und der zweiten Schicht angeordnet ist. Dasselbe trifft analog auf den Begriff „unterhalb" zu.

Claims (25)

  1. Integrierte Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen, – wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode sowie Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist, – wobei die Topelektroden in ihrer Gesamtheit eine gemeinsame zusammenhängende erste Elektrode ausbilden, oder wobei eine gemeinsame zusammenhängende erste Elektrode, die mit allen Topelektroden elektrisch verbunden ist, oberhalb der Topelektroden vorgesehen ist, – wobei eine zweite Schutzelektrode, die mit einem festen Potential verbindbar ist, oberhalb der ersten Elektrode so vorgesehen ist, dass die erste Elektrode und die zweite Schutzelektrode zusammen einen Kondensator bilden.
  2. Integrierte Schaltung nach Anspruch 1, wobei das feste Potential der zweiten Elektrode so gewählt ist, dass Potentialfluktuationen des Potentials der ersten Elektroden während des Betriebs der integrierten Schaltung verringert werden.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei zwischen der ersten Elektrode und der zweiten Elektrode Isoliermaterial vorgesehen ist.
  4. Integrierte Schaltung nach Anspruch 3, wobei das Isoliermaterial SiO2 oder SiN oder isolierender Kohlenstoff, Hafnium-basierende Oxide oder Aluminium-basierende Oxide aufweist oder hieraus besteht.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, wobei das Material der ersten Elektrode und der zweiten Elektrode W, Cu, Ru, Ta, TaN oder TiN aufweist oder hieraus besteht.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei die zweite Elektrode mit dem Substrat der integrierten Schaltung über Vias elektrisch verbunden ist.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, wobei ein festes Potential des Substrats der integrierten Schaltung mit dem festen Potential der zweiten Elektrode übereinstimmt.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei die zweite Elektrode in mehrere Elektrodenuntereinheiten strukturiert ist, wobei jede Elektrodenuntereinheit einer Mehrzahl von Topelektroden gegenüber liegt.
  9. Integrierte Schaltung nach Anspruch 8, wobei die Elektrodenuntereinheiten elektrisch miteinander verbunden sind.
  10. Integrierte Schaltung nach einem der Ansprüche 8 oder 9, wobei wenigstens Teile der Elektrodenuntereinheiten perforiert oder streifenförmig ausgestaltet sind.
  11. Integrierte Schaltung nach einem der Ansprüche 8 bis 10, wobei jede Elektrodenuntereinheit mit dem Substrat der integrierten Schaltung über Vias elektrisch verbunden ist.
  12. Integrierte Schaltung nach einem der Ansprüche 8 bis 11, wobei die Ausmaße/Positionen der Elektrodenuntereinheiten so gewählt sind, dass Delaminationseffekte der strukturierten zweiten Elektrode so weit wie möglich reduziert werden.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei der Abstand zwischen der ersten Elektrode und der zweiten Elektrode in etwa 10 nm bis 30 nm beträgt.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei Steuerschaltungen oder Peripherieschaltungen mit der zweiten Elektrode so verbunden sind, dass das feste Potential der zweiten Elektrode den Steuerschaltungen oder den Peripherieschaltungen als Referenzpotential zugeführt wird.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen sind.
  16. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Widerstandsänderungsspeicherzellen Kohlenstoffspeicherzellen sind.
  17. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Widerstandsänderungsspeicherzellen programmierbare Metallisierungsspeicherzellen sind.
  18. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Widerstandsänderungsspeicherzellen Festkörperelektrolytspeicherzellen sind.
  19. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Widerstandsänderungsspeicherzellen magneto-resistive Speicherzellen sind.
  20. Speicherzellenarray, – mit einer Mehrzahl von Widerstandsänderungsspeicherzellen, – wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode und Widerstandsänderungsmaterial, das zwischen der Topelektrode und der Bottomelektrode angeordnet ist, aufweist, – wobei die Topelektroden in ihrer Gesamtheit eine gemeinsame zusammenhängende erste Elektrode ausbilden, oder wobei eine erste zusammenhängende gemeinsame Elektrode, die mit allen Topelektroden elektrisch verbunden ist, oberhalb der Topelektroden angeordnet ist, – wobei eine zweite Elektrode, die mit einem festen Potential verbindbar ist, oberhalb der ersten Elektrode so angeordnet ist, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator ausbilden.
  21. Speicherzellenarray nach Anspruch 20, – wobei das Speicherzellenarray in eine Mehrzahl von Speicherzellenarrayuntereinheiten aufgespalten ist, – wobei die zweite Elektrode in mehrere Elektrodenuntereinheiten aufgespalten ist, – wobei jede Elektrodenuntereinheit einer Mehrzahl von Topelektroden gegenüberliegt, und – wobei jede Speicherzellenarrayuntereinheit wenigstens teilweise von einer der Elektrodenuntereinheiten bedeckt ist.
  22. Speicherzelle, – mit einer Topelektrodenschicht, einer Bottomelektrodenschicht sowie einer Widerstandsänderungsschicht, die zwischen der Topelektrodenschicht und der Bottomelektrodenschicht vorgesehen ist, – wobei eine weitere Elektrodenschicht, die mit einem festen Potential verbindbar ist, oberhalb der Topelektrodenschicht so angeordnet ist, dass die Topelektrodenschicht und die weitere Elektrodenschicht zusammen einen Kondensator ausbilden.
  23. Verfahren zum Betreiben einer integrierten Schaltung, – wobei die integrierte Schaltung aufweist: – eine Mehrzahl von Widerstandsänderungsspeicherzellen, wobei jede Speicherzelle eine Topelektrodenschicht, eine Bottomelektrodenschicht und Widerstandsänderungsmaterial, das zwischen der Topelektrodenschicht und der Bottomelektrodenschicht vorgesehen ist, aufweist, – wobei die Topelektroden in ihrer Gesamtheit eine gemeinsame erste Elektrode ausbilden, oder wobei eine erste zusammenhängende gemeinsame Elektrode, die mit allen Topelektroden verbunden ist, oberhalb der Topelektroden vorgesehen ist, – wobei eine zweite Elektrode, die mit einem festen Potential verbindbar ist, oberhalb der ersten Elektrode so vorgesehen ist, dass die erste Elektrode und die zweite Elektrode zusammen einen Kondensator ausbilden, und – eine Peripherieschaltung oder Steuerschaltung, die auf ein festes Potential gesetzte Komponenten aufweist, – wobei das Verfahren aufweist: Setzen der Komponenten der Steuerschaltung oder Peripherieschaltung auf das feste Potential der zweiten Elektrode während Speicherzellenschreibprozessen oder Speicherzellenleseprozessen.
  24. Verfahren nach Anspruch 23, wobei das feste Potential dazu verwendet wird, um Potentialfluktuationen zu eliminieren, die innerhalb von Signalen auftreten, welche der Peripherieschaltung oder Steuerschaltung während Leseprozessen und Schreibprozessen von den Widerstandsänderungsspeicherzellen zugeführt werden.
  25. Verfahren zum Herstellen einer integrierten Schaltung, mit: – Bereitstellen einer Mehrzahl von Widerstandsänderungsspeicherzellen, wobei jede Speicherzelle eine Topelektrode, eine Bottomelektrode sowie eine Widerstandsänderungsschicht, die zwischen der Topelektrode und der Bottomelektrode vorgesehen ist, aufweist, wobei die Topelektroden in ihrer Gesamtheit eine zusammenhängende gemeinsame erste Elektrodenschicht ausbilden, oder wobei eine erste zusammenhängende gemeinsame Elektrodenschicht oberhalb der Topelektroden vorgesehen ist, die mit allen Topelektroden verbunden ist, – Ausbilden einer Isolationsschicht auf der ersten Elektrodenschicht, und – Ausbilden einer zweiten Elektrodenschicht auf der Isolationsschicht.
DE102007049786A 2007-10-17 2007-10-17 Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung Withdrawn DE102007049786A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007049786A DE102007049786A1 (de) 2007-10-17 2007-10-17 Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007049786A DE102007049786A1 (de) 2007-10-17 2007-10-17 Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung

Publications (1)

Publication Number Publication Date
DE102007049786A1 true DE102007049786A1 (de) 2009-04-23

Family

ID=40458792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007049786A Withdrawn DE102007049786A1 (de) 2007-10-17 2007-10-17 Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung

Country Status (1)

Country Link
DE (1) DE102007049786A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014158754A1 (en) * 2013-03-13 2014-10-02 Microchip Technology Incorporated Resistive memory cell with reduced bottom electrode
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10103314A1 (de) * 2001-01-25 2002-08-14 Infineon Technologies Ag Halbleiterspeichereinrichtung
US6657246B2 (en) * 2000-08-21 2003-12-02 Nec Tokin Corporation MRAM with an effective noise countermeasure
US20060014346A1 (en) * 2004-07-16 2006-01-19 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
DE102004061548A1 (de) * 2004-12-21 2006-06-29 Infineon Technologies Ag Integration von 1T1R-CBRAM-Speicherzellen
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102005040557A1 (de) * 2005-08-26 2007-03-01 Infineon Technologies Ag Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
WO2007146011A2 (en) * 2006-06-06 2007-12-21 Micron Technology, Inc. Semiconductor magnetic memory
DE102007001222A1 (de) * 2006-11-10 2008-05-21 Qimonda Ag Festkörperelektrolyt-Speichervorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657246B2 (en) * 2000-08-21 2003-12-02 Nec Tokin Corporation MRAM with an effective noise countermeasure
DE10103314A1 (de) * 2001-01-25 2002-08-14 Infineon Technologies Ag Halbleiterspeichereinrichtung
US20060014346A1 (en) * 2004-07-16 2006-01-19 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
DE102004061548A1 (de) * 2004-12-21 2006-06-29 Infineon Technologies Ag Integration von 1T1R-CBRAM-Speicherzellen
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102005040557A1 (de) * 2005-08-26 2007-03-01 Infineon Technologies Ag Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
WO2007146011A2 (en) * 2006-06-06 2007-12-21 Micron Technology, Inc. Semiconductor magnetic memory
DE102007001222A1 (de) * 2006-11-10 2008-05-21 Qimonda Ag Festkörperelektrolyt-Speichervorrichtung

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014158754A1 (en) * 2013-03-13 2014-10-02 Microchip Technology Incorporated Resistive memory cell with reduced bottom electrode
US10056545B2 (en) 2013-03-13 2018-08-21 Microchip Technology Incorporated Sidewall-type memory cell
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US9865814B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Resistive memory cell having a single bottom electrode and two top electrodes
US9917251B2 (en) 2014-02-19 2018-03-13 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device

Similar Documents

Publication Publication Date Title
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE60224622T2 (de) Einmal programmierbarer Speicher
EP1685569B1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE69636608T2 (de) Phasenverschiebung Speicherfeld auf einer Logikanordnung montiert
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
DE102007050611A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie integrierte Schaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007019825B4 (de) Integrierte Schaltung
DE102007034164A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem
DE102007021535A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Ermitteln defekter Widerstandsänderungszellen, Testvorrichtung sowie Computerprogramm
DE102007036047A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004060712A1 (de) Datenspeichervorrichtung
DE102007032784A1 (de) Integrierte Schaltung, Speichermodul, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, und Computerprogramm
DE102006061720B4 (de) Speichervorrichtung zum Lesen/Schreiben von Daten
DE102008011069B4 (de) Integrierte Schaltung sowie Verfahren zum verbesserten Bestimmen eines Speicherzustands einer Speicherzelle
DE102008013559B4 (de) Verfahren zum Herstellen einer integrierten Schaltung, Speichermodul und integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee