DE102007036047A1 - Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung Download PDF

Info

Publication number
DE102007036047A1
DE102007036047A1 DE102007036047A DE102007036047A DE102007036047A1 DE 102007036047 A1 DE102007036047 A1 DE 102007036047A1 DE 102007036047 A DE102007036047 A DE 102007036047A DE 102007036047 A DE102007036047 A DE 102007036047A DE 102007036047 A1 DE102007036047 A1 DE 102007036047A1
Authority
DE
Germany
Prior art keywords
conductive elements
integrated circuit
resistance change
memory device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007036047A
Other languages
English (en)
Inventor
Philippe Blanchard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Altis Semiconductor SNC
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Publication of DE102007036047A1 publication Critical patent/DE102007036047A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Abstract

Gemäß einer Ausführungsform der Erfindung weist eine integrierte Schaltung eine Widerstandsänderungsspeichervorrichtung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen sowie einer Mehrzahl von leitenden Elementen, die elektrisch mit den Widerstandsänderungsspeicherzellen verbunden sind, auf. Wenigstens einige der leitenden Elemente weisen Kupfer auf.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, eine Widerstandsänderungsspeichervorrichtung, ein Speichermodul sowie ein Verfahren zum Herstellen einer integrierten Schaltung.
  • Es ist wünschenswert, die Zuverlässigkeit integrierter Schaltungen, die Widerstandsänderungsspeichervorrichtungen aufweisen, zu verbessern.
  • Zur Lösung dieser Aufgabe stellt die Erfindung integrierte Schaltungen gemäß den Patentansprüchen 1 und 15 bereit. Weiterhin stellt die Erfindung eine Widerstandsänderungsspeichervorrichtung gemäß Patentanspruch 20 sowie ein Speichermodul gemäß Patentanspruch 21 bereit. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen einer integrierten Schaltung gemäß Patentanspruch 23 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Aus Gründen der Einfachheit wird im Folgenden angenommen, dass die Speichervorrichtung eine Festkörperelektrolytspeichervorrichtung (Widerstandsänderungsspeichervorrichtung) ist. Jedoch ist die Erfindung nicht hierauf beschränkt. Die Ausführungsformen der Erfindung können auch auf andere Widerstandsänderungsspeichervorrichtungs-Typen wie beispielsweise PCRAM-Vorrichtungen (Phasenänderungsspeichervorrichtungen mit wahlfreiem Zugriff) oder GRAM-Vorrichtungen (organische Speichervorrichtungen mit wahlfreiem Zugriff) angewandt werden.
  • Gemäß einer Ausführungsform der Erfindung weist eine integrierte Schaltung, die eine Festkörperelektrolytspeichervorrichtung beinhaltet, eine Mehrzahl von Festkörperelektrolytspeicherzellen und eine Mehrzahl von leitenden Elementen, die mit den Festkörperelektrolytspeicherzellen elektrisch verbunden sind, auf. Wenigstens einige der leitenden Elemente enthalten Kupfer.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet eine Festkörperelektrolytspeichervorrichtung eine Mehrzahl von Festkörperelektrolytspeicherzellen und eine Mehrzahl von leitenden Elementen, die mit den Festkörperelektrolytspeicherzellen elektrisch verbunden sind. Wenigstens einige der leitenden Elemente weisen Kupfer auf.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet eine Festkörperelektrolytspeichervorrichtung leitende Elemente, die während eines Back-End-Of-Line-Abschnitts des Speichervorrichtungs-Herstellungsverfahrens erzeugt werden. Wenigstens einige der leitenden Elemente weisen Kupfer auf.
  • Ein Vorteil von leitenden Elementen, die Kupfer aufweisen, ist, dass kein Hochtemperatur-Wärmebehandlungsprozess während des Back-End-Of-Line-Abschnitts des Speichervorrichtungs-Herstellungsprozesses notwendig ist, um die leitenden Elemente zu erzeugen. Damit kann das Risiko, dass die Festkörperelektrolytschicht der Festkörperelektrolytspeichervorrichtung delaminiert (was hauptsächlich durch mechanischen Stress der leitenden Elemente während des Hochtemperatur-Wärmebehandlungsprozesses verursacht wird) signifikant verringert werden. Ein weiterer Vorteil ist, dass die Kontakteigenschaften (elektrische Kontakte zwischen leitenden Elementen und Materialien, die die leitenden Elemente umgeben) der leitenden Elemente, die Kupfer enthalten, relativ gut bzw. hoch sind.
  • Gemäß einer Ausführungsform der Erfindung sind wenigstens einige der leitenden Elemente dazu ausgelegt, elektrische Ströme oder Spannungen durch die Speichervorrichtung zu leiten.
  • Gemäß einer Ausführungsform der Erfindung leiten wenigstens einige leitende Elemente elektrische Ströme oder Spannungen zwischen einer gemeinsamen Speicherzellentopelektrode oder einer Mehrzahl von Speicherzellentopelektroden und einer Speicherzellenprogrammiereinheit (Schreib- und Löscheinheit) oder einer Speicherzellenleseeinheit.
  • Gemäß einer Ausführungsform der Erfindung leiten wenigstens einige der leitenden Elemente elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss.
  • Gemäß einer Ausführungsform der Erfindung leiten die leitenden Elemente elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss, der in einem Randgebiet der Speichervorrichtung vorgesehen ist.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest einige der leitenden Elemente Plugs.
  • Gemäß einer Ausführungsform der Erfindung sind wenigstens einige der leitenden Elemente Vias.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest einige der leitenden Elemente wenigstens Teile von Verdrahtungsebenen der Speichervorrichtung.
  • Gemäß einer Ausführungsform der Erfindung sind wenigstens einige der leitenden Elemente zumindest teilweise von Haftmaterial umgeben.
  • Gemäß einer Ausführungsform der Erfindung ist das Haftmaterial TaN.
  • Gemäß einer Ausführungsform der Erfindung bestehen wenigstens einige der leitenden Elemente aus Kupfer.
  • Gemäß einer Ausführungsform der Erfindung bestehen alle leitenden Elemente aus Kupfer.
  • Gemäß einer Ausführungsform der Erfindung bestehen alle Verdrahtungsschichten, Plugs und Vias, die während des Back-End-Of-Live-Abschnitts des Speichervorrichtungsherstellungsprozesses hergestellt werden, aus Kupfer.
  • Gemäß einer Ausführungsform der Erfindung ist das oberste leitende Element eine AlCu-Padelektrode, die durch Bondingdrähte kontaktiert werden.
  • Gemäß einer Ausführungsform der Erfindung weist eine integrierte Schaltung, die eine Festkörperelektrolytspeichervorrichtung aufweist, leitende Elemente auf, die elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, der innerhalb eines Randgebiets der Speichervorrichtung vorgesehen ist. Wenigstens einige der leitenden Elemente weisen Kupfer auf.
  • Gemäß einer Ausführungsform der Erfindung weist eine integrierte Schaltung mit einer Festkörperelektrolytspeichervorrichtung ein Speicherzellengebiet und ein Randgebiet auf. Die Speichervorrichtung weist weiterhin leitende Verdrahtungsschichten und/oder leitende Plugs und/oder leitende Vias auf, die innerhalb des Speicherzellengebiets und des Randgebiets vorgesehen sind. Die Verdrahtungsschichten, Plugs und Vias bestehen jeweils aus Kupfer. Die Verdrahtungsschichten, Plugs und Vias, die innerhalb des Speicherzellengebiets angeordnet sind, leitet elektrische Ströme zu den Speicherzellen bzw. empfangen von den Speicherzellen abfließende elektrische Ströme. Die Verdrahtungsschichten, Plugs und Vias, die innerhalb des Randgebiets vorgesehen sind, leiten elektrische Strömung, die dem Substrat der Speichervorrichtung zugeführt werden bzw. von diesem abfließen.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speichermodul bereitgestellt, das wenigstens eine Widerstandsänderungsspeichervorrichtung gemäß einer der oben beschriebenen Ausführungsformen aufweist. Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar.
  • Gemäß einer Ausführungsform der Erfindung werden die Verdrahtungsschichten, Plugs oder Vias während eines Back-End-Of-Line-Prozesses erzeugt.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Festkörperelektrolytspeichervorrichtung bereitgestellt. Das Herstellungsverfahren weist einen Back-End-Of-Line-Herststellungsabschnitt auf, wobei während dieses Abschnitts leitende Elemente erzeugt werden. Zumindest einige der leitenden Elemente weisen Kupfer auf.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen, die elektrische Ströme oder Spannungen durch die Speichervorrichtung leiten.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen, die elektrische Ströme oder Spannungen zwischen einer gemeinsamen Speicherzellentopelektrode oder einer Vielzahl von Speicherzellentopelektroden und einer Speicherzellenprogrammiereinheit oder einer Speicherzellenleseeinheit leiten.
  • Gemäß einer Ausführungsform der Erfindung weist der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen auf, die elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substratspannungs-/Stromanschluss leiten.
  • Gemäß einer Ausführungsform der Erfindung werden die leitenden Elemente, die elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, innerhalb eines Randgebietes der Speichervorrichtung erzeugt.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest einige der erzeugten leitenden Elemente Plugs.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest einige der erzeugten leitenden Elemente Vias.
  • Gemäß einer Ausführungsform der Erfindung sind zumindest einige der erzeugten leitenden Elemente zumindest Teile von Verdrahtungsschichten der Speichervorrichtung.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von Haftmaterial, das zumindest teilweise wenigstens einige leitende Elemente umgibt.
  • Gemäß einer Ausführungsform der Erfindung ist das Haftmaterial TaN.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen, die aus Kupfer bestehen.
  • Gemäß einer Ausführungsform der Erfindung wird der Back-End-Of-Line-Herstellungsabschnitt so ausgeführt, dass alle Verdrahtungsebenen, Plugs und Vias, die während des Back-End-Of-Line-Abschnitts erzeugt werden, aus Kupfer bestehen.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet der Back-End-Of-Line-Erzeugungsabschnitt einen Aufwärmprozess, durch den die leitenden Elemente aufgewärmt werden.
  • Gemäß einer Ausführungsform der Erfindung liegt die Aufwärmtemperatur des Aufwärmprozesses unterhalb von 350°C.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, die eine Festkörperelektrolytspeichervorrichtung mit einem Speicherzellengebiet und einem Randgebiet aufweist. Das Herstellungsverfahren umfasst einen Herstellungsabschnitt, in welchem leitende Verdrahtungsschichten, leitende Plugs oder leitende Vias innerhalb des Speicherzellengebiets und des Randgebiets erzeugt werden. Der Herstellungsabschnitt ist so ausgestaltet, dass: alle Verdrahtungsschichten, Plugs und Vias, die erzeugt werden, aus Kupfer bestehen; die Verdrahtungsschichten, Plugs und Vias, die innerhalb des Speicherzellengebiets erzeugt werden, elektrische Ströme oder Spannungen leiten, die den Speicherzellen zugeführt werden bzw. von den Speicherzellen abfließen; die Verdrahtungsschichten, Plugs und Vias, die innerhalb des Randgebiets erzeugt werden, elektrische Ströme oder Spannungen leiten, die dem Substrat der Speichervorrichtung zugeführt werden bzw. von diesem abfließen.
  • Gemäß einer Ausführungsform der Erfindung ist der Fabrikationsabschnitt ein Back-End-Of-Line-Fabrikationsabschnitt.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1a eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speichervorrichtung in einem ersten Schaltzustand;
  • 1b eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speichervorrichtung in einem zweiten Schaltzustand;
  • 2 eine schematische Querschnittsdarstellung eines Teils einer Festkörperelektrolyt-Speichervorrichtung;
  • 3 eine schematische Querschnittsdarstellung eines Teils einer Festkörperelektrolyt-Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 4 eine schematische Querschnittsdarstellung eines Teils einer Festkörperelektrolyt-Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 5 eine schematische Querschnittsdarstellung eines Teils einer Festkörperelektrolyt-Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6 ein Flussdiagramm eines Herstellungsverfahrens gemäß einer Ausführungsform der Erfindung;
  • 7a ein Speichermodul gemäß einer Ausführungsform der Erfindung;
  • 7b ein Speichermodul gemäß einer Ausführungsform der Erfindung;
  • 8 eine schematische Querschnittsdarstellung einer Phasenänderungsspeicherzelle;
  • 9 eine schematische Darstellung einer Speichervorrichtung mit Widerstandsänderungsspeicherzellen;
  • 10A eine schematische Querschnittsdarstellung einer Kohlenstoffspeicherzelle in einem ersten Speicherzustand;
  • 10B eine schematische Querschnittsdarstellung einer Kohlenstoffspeicherzelle in einem zweiten Speicherzustand;
  • 11A eine schematische Darstellung einer Widerstandsänderungsspeicherzelle; und
  • 11B eine schematische Darstellung einer Widerstandsänderungsspeicherzelle.
  • Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = "programmable metallization cells") wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 101, eine zweite Elektrode 102 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 103, der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist, auf. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). Die erste Elektrode 101 kontaktiert eine erste Oberfläche 104 des Festkörperelektrolytblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Oberfläche 105 des Festkörperelektrolytblocks 103. Der Festkörperelektrolytblock 103 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 106 isoliert. Die erste Oberfläche 104 ist üblicherweise die Oberseite, die zweite Oberfläche 105 die Unterseite des Festkörperelektrolytblocks 103. Die erste Elektrode 101 ist üblicherweise die obere Elektrode, die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 101, 102 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 101 die reaktive Elektrode, und die zweite Elektrode 102 die inerte Elektrode. In diesem Fall kann die erste Elektrode 101 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 103 aus Chalkogenid-Material, und die Isolationsstruktur 106 aus SiO2 oder Si3N4 bestehen. Die zweite Elektrode 102 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. Die Dicke des Ionenleiterblocks 103 kann beispielsweise 5 nm bis 500 nm betragen. Die Dicke der ersten Elektrode 101 kann beispielsweise 10 nm bis 100 nm betragen. Die Dicke der zweiten Elektrode 102 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen. Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt.
  • Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks 103) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeSx), Germaniumselenid (GeSex), Wolframoxid (WO), Kupfersulfid (CuSx) oder ähnliches. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Der Ionenleiterblock 103 kann aus Festkörperelektrolytmaterial bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 103 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 101 heraus löst und in den Festkörperelektrolytblock 103 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 108 in dem Festkörperelektrolytblock 103 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 103 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 103 so stark, dass eine leitende Brücke (leitender Pfad) 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 103 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 103 hinaus zur ersten Elektrode 101 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 108 innerhalb des Festkörperelektrolytblocks 103 verringert. Erfolgt dies lange genug, wird die leitende Brücke 107 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 107 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 107 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen.
  • 2 zeigt eine Ausführungsform 200 einer Festkörperelektrolyt-Speichervorrichtung. Eine Festkörperelektrolyt-Speichervorrichtung 200 weist ein Halbleitersubstrat 201 auf, auf bzw. oberhalb dessen erste Vias 202, Wortleitungen 203, Gateelektroden 204, erste Isolationselemente 205 sowie eine erste Isolationsschicht 206 vorgesehen sind. Die ersten Vias 202, Wortleitungen 203 und Gateelektroden 204 sind in die erste Isolationsschicht 206 eingebettet, um die ersten Vias 202, Wortleitungen 203 und Gateelektroden 204 gegeneinander zu isolieren. Die ersten Isolationselemente 205 isolieren die Gateelektroden 204 gegen das Halbleitersubstrat 201.
  • Die Festkörperelektrolyt-Speichervorrichtung 200 weist weiterhin eine zweite Isolationsschicht 207 und eine dritte Isolationsschicht 208 auf, die in dieser Reihenfolge auf der ersten Isolationsschicht 206 vorgesehen sind. Bitleitungen 209, die erste Vias 202, zweite Vias 210, eine erste Verdrahtungsschicht bzw. Verdrahtungsebene 211, einen ersten Plug 212, einen zweiten Plug 213, und einen dritten Plug 214 kontaktieren, sind in die zweite Isolationsschicht 207 und in die dritte Isolationsschicht 208 eingebettet. Der erste Plug 212, der zweite Plug 213 sowie der dritte Plug 214 sind teilweise durch Schnittstellenmaterial 215 umgeben, das beispielsweise Haftmaterial und/oder leitendes Material und/oder isolierendes Material sein kann. Eine vierte Isolationsschicht 216, eine fünfte Isolationsschicht 217 sowie eine sechste Isolationsschicht 218 sind auf der dritten Isolationsschicht 208 in dieser Reihenfolge angeordnet. Ein drittes Via 219 ist teilweise durch Schnittstellenmaterial 215 umgeben (beispielsweise Tantal oder Tantalnitrid (Ta/TaN)) und ist in eine Verbundstruktur eingebettet, die aus der ersten Isolationsschicht 216, der fünften Isolationsschicht 217 sowie der sechsten Isolationsschicht 218 gebildet wird. Weiterhin ist eine Festkörperelektrolyt-Zelleneinheit 221 in die Verbundstruktur eingebettet. Die Festkörperelektrolyt-Zelleneinheit 221 weist einen ersten Plug 222, der als Bottomelektrode der Festkörperelektrolyt-Zelleneinheit 221 fungiert und teilweise durch Übergangsmaterial 215 umgeben ist, eine gemeinsame Topelektrodenschicht 224 (beispielsweise eine Silberschicht), die auf der Aktivmaterialschicht 223 vorgesehen ist, eine gemeinsame Kontaktierschicht 225, die auf der gemeinsamen Topelektrodenschicht 224 vorgesehen ist, und einen fünften Plug 241, der auf der gemeinsamen Kontaktierschicht 225 vorgesehen ist und teilweise durch Schnittstellenmaterial 215 umgeben ist, auf. Eine siebte Isolationsschicht 226 und eine achte Isolationsschicht 227 sind auf der sechsten Isolationsschicht 218 in dieser Reihenfolge vorgesehen. Eine zweite Verdrahtungsschicht 228 ist in die siebte Isolationsschicht 226 eingebettet und teilweise durch Übergangsmaterial 215 umgeben. Ein sechster Plug 229 ist in die achte Isolationsschicht 227 eingebettet und teilweise von Schnittstellenmaterial 215 umgeben. Eine dritte Verdrahtungsschicht 231 ist auf der achten Isolationsschicht 227 vorgesehen und teilweise durch Schnittstellenmaterial 215 umgeben. Die Oberseite der achten Isolationsschicht 227 sowie Teile der Oberfläche der dritten Verdrahtungsschicht 231 sind mit einer neunten Isolationsschicht 232 und einer zehnten Isolationsschicht 233 bedeckt.
  • Die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219, der zweite Plug 213, der erste Plug 212, die erste Verdrahtungsschicht 211 und einige der ersten Vias 202 können so verschaltet sein, dass eine Leitung ausgebildet wird, die elektrische Ströme zwischen dem Halbleitersubstrat 201 der Festkörperelektrolyt-Speichervorrichtung 200 und einem Substrat-Spannungs-/Strom-Anschluss, der durch die Oberseite der dritten Verdrahtungsschicht 231 gebildet wird, leitet.
  • Der fünfte Plug 241 sowie die zweite Verdrahtungsschicht 228 können so verschaltet sein, dass eine Leitung ausgebildet wird, die elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenprogrammiereinheit (hier nicht gezeigt), die die Speicherzustände der Speicherzellen programmiert, leitet, oder elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenleseeinheit (hier nicht gezeigt) leitet, die den Speicherzustand der Speicherzellen ermittelt. Der Einfachheit halber ist lediglich ein fünfter Plug 241 gezeigt. Jedoch können mehrere fünfte Plugs 241 vorgesehen werden, wobei jeder fünfte Plug 241 Teil einer Leitung ist, die elektrische Ströme oder Spannungen zwischen der gemeinsamen Kontaktierschicht 225 und einer Speicherzellenprogrammiereinheit/einer Speicherzellenleseeinheit leitet. Weiterhin können die gemeinsame Kontaktierschicht 225 und die gemeinsame Topelektrodenschicht 224 strukturiert sein.
  • Die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219, der zweite Plug 213, der erste Plug 212 sowie die erste Verdrahtungsschicht 311 sind innerhalb eines Randgebiets 242 der Festkörperelektrolyt-Speichervorrichtung 200 vorgesehen, wobei der fünfte Plug 241 und die zweite Verdrahtungsschicht 228 innerhalb eines Zellengebiets 243 der Festkörperelektrolyt-Speichervorrichtung 200 vorgesehen sind.
  • In der Festkörperelektrolyt-Speichervorrichtung 200 bestehen alle Plugs, Vias und Verdrahtungsschichten aus Aluminium (Al) oder Wolfram (W). Um gute Kontakteigenschaften der leitenden Elemente (elektrische Kontakte zwischen den leitenden Elementen und den Materialien, die die leitenden Elemente umgeben), die Aluminium oder Wolfram aufweisen oder aus diesen bestehen, zu gewährleisten, werden die leitenden Elemente (insbesondere die zweite Verdrahtungsschicht 228) einem Wärmebehandlungsprozess unterzogen. Daher kann die Aktivmaterialschicht 223 aufgrund von mechanischem Stress, der innerhalb der Festkörperelektrolyt-Speichervorrichtung 200 während des Wärmebehandlungsprozesses auftritt, delaminieren.
  • 3 zeigt eine Ausführungsform einer Festkörperelektrolyt-Speichervorrichtung gemäß der Erfindung, die diesen Nachteil umgeht. Die Festkörperelektrolyt-Speichervorrichtung 300, die in 3 gezeigt ist, weist die gleiche Architektur wie die Festkörperelektrolyt-Speichervorrichtung 200, die in 2 gezeigt ist, auf (und kann auf die gleiche Art und Weise modifiziert sein, wie im Zusammenhang mit der Festkörperelektrolyt-Speichervorrichtung 200 oben diskutiert wurde). Der einzige Unterschied ist, dass einige der leitenden Elemente (flugs, Vias, Verdrahtungsschichten), die während des Back-End-Of-Line-Abschnitts des Herstellungsprozesses der Festkörperelektrolyt-Speichervorrichtung 300 hergestellt werden (in dieser Ausführungsform werden die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219 sowie der fünfte Plug 241 während des Back-End-Of-Live-Abschnitts hergestellt), Kupfer beinhalten oder aus Kupfer (Cu) bestehen. In dieser Ausführungsform weisen lediglich der dritte Via 219 und der fünfte Plug 241 Kupfer auf (bzw. bestehen aus Kupfer). Um gute Kontakteigenschaften zu gewährleisten, wird ein Niedrigtemperatur-Wärmebehandlungsprozess ausgeführt, durch den der fünfte Plug 241 und der dritte Via 219 aufgeheizt werden. Ein Niedrigtemperatur-Aufwärmprozess ist ausreichend. Beispielsweise kann ein Niedrigtemperatur-Aufwärmprozess bei Temperaturen unterhalb von 350°C oder sogar unterhalb von 335°C ausreichend sein. Wenn der dritte Via 219 und der fünfte Plug 241 aus Aluminium oder Wolfram bestehen würde, so wären Temperaturen um 400°C bis 430°C notwendig.
  • Gemäß einer Ausführungsform der Erfindung können beliebige leitende Elemente, die während des Back-End-Of-Line-Abschnitts hergestellt werden, Kupfer aufweisen bzw. aus Kupfer bestehen. 4 zeigt ein Beispiel einer Festkörperelektrolyt-Speichervorrichtung 400, in der sämtliche leitenden Elemente, die während des Back-End-Of-Line-Abschnitts erzeugt werden, Kupfer enthalten bzw. aus Kupfer bestehen (die dritte Verdrahtungsschicht 231, der sechste Plug 229, die zweite Verdrahtungsschicht 228, der dritte Via 219 sowie der fünfte Plug 241). Zusätzlich ist eine Padelektrode 401, die aus Aluminium und Kupfer besteht, auf der dritten Verdrahtungsschicht 231 vorgesehen. Ein Teil der Oberseite der Padelektroden 401 dient als Kontaktgebiet, das beispielsweise durch Bonddrähte kontaktiert werden kann. Es sollte erwähnt werden, dass auch der dritte Plug 214 und der vierte Plug 222 Kupfer enthalten bzw. aus Kupfer bestehen können. Weiterhin können auch die erste Verdrahtungsschicht 211, der erste Plug 212 sowie der zweite Plug 213 Kupfer aufweisen bzw. aus Kupfer bestehen. In diesem Fall kann es vorteilhaft sein, eine Wolframzwischenschicht zwischen den ersten Vias 202 und der ersten Verdrahtungsschicht 211 sowie zwischen den zweiten Vias 210 und dem dritten Plug 214 vorzusehen.
  • 5 zeigt eine Ausführungsform der Festkörperelektrolyt-Speichervorrichtung gemäß der Erfindung. Eine Festkörperelektrolyt-Speichervorrichtung 500 weist einen ersten Teil 501 auf, der vor einem Back-End-Of-Line-Prozess erzeugt wird, und einen zweiten Teil 502 auf, der während einem Back-End-Of-Line-Prozess erzeugt wird, auf. Der zweite Teil 502 weist leitende Elemente 503 auf, wobei jedes leitende Element 503 Kupfer aufweist bzw. aus Kupfer besteht.
  • 6 zeigt eine Ausführungsform des erfindungsgemäßen Herstellungsverfahrens. In einem ersten Prozess P1 wird der Herstellungsprozess der Festkörperelektrolyt-Speichervorrichtung begonnen (beispielsweise wird ein Speicherzellenarray auf einem Substrat angeordnet). Dann wird in einem zweiten Prozess P2 ein Back-End-Of-Line-Abschnitt des Festkörperelektrolyt-Speichervorrichtungs-Herstellungsprozesses gestartet. Während dieses Abschnitts werden leitende Elemente, die Kupfer aufweisen bzw. aus Kupfer bestehen, in einem dritten Prozess P3 erzeugt.
  • Wie in 7A und 7B gezeigt ist, können in einigen Ausführungsformen Speichervorrichtungen, wie vorangehend beschrieben, in Modulen eingesetzt werden. In 7A ist ein Speichermodul 700 gezeigt, auf dem eine oder mehrere Speichervorrichtungen/integrierte Schaltungen 704 gemäß einer Ausführungsform der Erfindung auf einem Substrat 702 vorgesehen sind. Die Speichervorrichtungen/integrierten Schaltungen 704 können eine Vielzahl von Speicherzellen beinhalten. Das Speichermodul 700 kann auch eine oder mehr elektronische Vorrichtungen 706 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Adressierschaltunen, Bus-Zwischenverbindungsschaltungen oder andere Schaltungen oder elektronische Vorrichtungen aufweisen können, die in einem Modul mit einer Speichervorrichtung kombiniert werden können wie beispielsweise den Speichervorrichtungen/integrierten Schaltungen 704. Zusätzlich kann das Speichermodul 700 mehrere elektrische Verbindungen 708 aufweisen, die dazu benutzt werden können, um das Speichermodul 700 mit anderen elektronischen Komponenten, zum Beispiel anderen Modulen, zu verbinden.
  • Wie in 7B gezeigt ist, können in einigen Ausführungsformen diese Module stapelbar ausgeführt sein, so dass ein Stapel 750 ausbildbar ist. Beispielsweise kann ein stapelbares Speichermodul 752 eine oder mehrere Speichervorrichtungen/integrierten Schaltungen 756 aufweisen, die auf einem stapelbaren Substrat 754 vorgesehen sind. Die stapelbaren Speichermodule 752 können auch eine oder mehrere elektronische Vorrichtungen 758 beinhalten, die Speicher, Verarbeitungsschaltung, Kontrollschaltung, Adressierschaltung, Buszwischenverbindungsschaltung oder andere Schaltung oder elektronische Vorrichtungen beinhalten können, die in einem Modul mit einer Speichervorrichtung wie beispielsweise den Speichervorrichtungen/integrierten Schaltungen 756 kombiniert werden können. Elektrische Verbindungen 760 werden dazu benutzt, um das stapelbare Speichermodul 752 mit anderen Modulen des Stapels 750 oder mit anderen elektronischen Vorrichtungen zu verbinden. Andere Module in dem Stapel 750 können zusätzliche stapelbare Module beinhalten, ähnlich zu dem oben beschriebenen stapelbaren Speichermodul 752, oder andere Typen von stapelbaren Modulen wie beispielsweise stapelbare Verarbeitungsmodule, Steuermodule, Kommunikationsmodule oder andere Module, die elektronische Komponenten enthalten.
  • Gemäß einer Ausführungsform der Erfindung können die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen sein, die Phasenänderungsmaterial aufweisen. Das Phasenänderungsmaterial kann zwischen wenigstens zwei Kristallisierungszuständen geschaltet werden (d. h. das Phasenänderungsmaterial kann wenigstens zwei Kristallisierungsgrade annehmen), wobei jeder Kristallisierungszustand einen Speicherzustand repräsentiert. Wenn die Anzahl möglicher Kristallisierungszustände zwei beträgt, wird der Kristallisierungszustand, der einen hohen Kristallisierungsgrad aufweist, auch als „kristalliner Zustand" bezeichnet, wohin gegen der Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist, auch als „amorpher Zustand" bezeichnet wird. Unterschiedliche Kristallisierungszustände können durch entsprechende unterschiedliche elektrische Eigenschaften voneinander unterschieden werden, insbesondere durch unterschiedliche Widerstände, die hierdurch impliziert werden. Beispielsweise hat ein Kristallisierungszustand, der einen hohen Kristallisierungsgrad (geordnete atomare Struktur) aufweist, im Allgemeinen einen niedrigeren Widerstand als ein Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist (ungeordnete atomare Struktur). Der Einfachheit halber soll im Folgenden angenommen werden, dass das Phasenänderungsmaterial zwei Kristallisierungszustände annehmen kann (einen „amorphen Zustand" und einen „kristallinen Zustand"). Jedoch sei erwähnt, dass auch zusätzliche Zwischenzustände verwendet werden können.
  • Phasenänderungsspeicherzellen können vom amorphen Zustand in den kristallinen. Zustand (und umgekehrt) überwechseln, wenn Temperaturschwankungen innerhalb des Phasenänderungsmaterials autreten. Derartige Temperaturänderungen können auf unterschiedliche Art und Weisen hervorgerufen werden. Beispielsweise kann ein Strom durch das Phasenänderungsmaterial geleitet werden (oder eine Spannung kann an das Phasenänderungsmaterial angelegt werden). Alternativ hierzu kann einem Widerstandsheizelement, das neben dem Phasenänderungsmaterial vorgesehen ist, ein Strom oder eine Spannung zugeführt werden. Um den Speicherzustand einer Widerstandsänderungsspeicherzelle festzulegen, kann ein Messstrom durch das Phasenänderungsmaterial geleitet werden (oder eine Messspannung kann an das Phasenänderungsmaterial angelegt werden), womit der Widerstand der Widerstandsänderungsspeicherzelle, der den Speicherzustand der Speicherzelle repräsentiert, gemessen wird.
  • 8 zeigt eine Querschnittsdarstellung einer beispielhaften Phasenänderungsspeicherzelle 800 (Aktiv-In-Via-Typ). Die Phasenänderungsspeicherzelle 800 weist eine erste Elektrode 802, Phasenänderungsmaterial 804, eine zweite Elektrode 806 sowie isolierendes Material 808 auf. Das Phasenänderungmaterial 804 wird lateral durch das isolierende Material 808 eingeschlossen. Eine Auswahlvorrichtung (nicht gezeigt) wie beispielsweise ein Transistor, eine Diode oder eine andere aktive Vorrichtung kann mit der ersten Elektrode 802 oder der zweiten Elektrode 806 gekoppelt sein, um das Beaufschlagen des Phasenänderungsmaterials 804 mit Strom oder Spannung unter Verwendung der ersten Elektrode 802 und/oder der zweiten Elektrode 806 zu steuern. Um das Phasenänderungsmaterial 804 in den kristallinen Zustand zu überführen, kann das Phasenänderungsmaterial 804 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 804 über die Phasenänderungsmaterial-Kristallisisierungstemparatur steigt, jedoch unterhalb der Phasenänderungsmaterial-Schmelztemperatur gehalten wird. Wenn das Phasenänderungsmaterial 804 in den amorphen Zustand überführt werden soll, kann das Phasenänderungsmaterial 804 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials 804 schnell über die Phasenänderungsmaterial-Schmelztemperatur steigt, wobei das Phasenänderungsmaterial 804 anschließend schnell abgekühlt wird.
  • Das Phasenänderungsmaterial 804 kann eine Vielzahl von Materialien enthalten. Gemäß einer Ausführungsform kann das Phasenänderungsmaterial 804 eine Chalcogenidlegierung aufweisen (oder daraus bestehen), die eine oder mehrere Elemente aus der Gruppe VI des Periodensystems beinhaltet. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 Chalcogenid-Verbundmaterial aufweisen oder daraus bestehen, wie beispielsweise GeSbTe, SbTe, GeTe oder AbInSbTe. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 ein chalgogenfreies Material aufweisen oder daraus bestehen, wie beispielsweise GeSb, GaSb, InSb, oder GeGaInSb. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial 804 jedes geeignetes Material aufweisen oder daraus bestehen, das eines oder mehrere der Elemente Ge, Sb, Te, Ga, Si, Pb, Sn, Si, P, O, As, In, Se, und S aufweist.
  • Gemäß einer Ausführungsform der Erfindung weist zumindest eine der ersten Elektrode 802 und der zweiten Elektrode 806 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W oder Mischungen oder Legierungen hieraus auf (oder bestehen hieraus). Gemäß einer weiteren Ausführungsform weist zumindest eine der ersten Elektrode 802 und der zweiten Elektrode 806 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W und zwei oder mehrere Elemente der Gruppe: B, C, N, O, Al, Si, P, S und/oder Mischungen und Legierungen hieraus auf (oder bestehen hieraus). Beispiele derartiger Materialien sind TiCN, TiAlN, TiSiN, W-Al2O3, und Cr-Al2O3.
  • 9 zeigt ein Blockdiagramm einer Speichervorrichtung 900, die einen Schreibpulsgenerator 902, eine Verteilungsschaltung 904, Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d (beispielsweise Phasenänderungsspeicherzellen 800 wie in 8 gezeigt) und einen Leseverstärker 908 aufweist. Gemäß einer Ausführungsform erzeugt der Schreibpulsgenerator 902 Strompulse oder Spannungspulse, die den Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d mittels der Verteilungsschaltung 904 zugeführt werden, wodurch die Speicherzustände der Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d programmiert werden. Gemäß einer Ausführungsform weist die Verteilungsschaltung 904 eine Mehrzahl von Transistoren auf, die den Phasenänderungspeicherzellen 906a, 906b, 906c, 906d bzw. Heizelementen, die neben den Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d vorgesehen sind, Gleichstrompulse oder Gleichspannungspulse zuführen.
  • Wie bereits angedeutet wurde, kann das Phasenänderungsmaterial der Phasenänderungsspeicherzellen 906a, 906b, 906c, 906d von dem amorphen Zustand in den kristallinen Zustand (oder umgekehrt) überführt werden durch Ändern der Temperatur. Allgemeiner kann das Phasenänderungsmaterial von einem ersten Kristallisierungsgrad in einen zweiten Kristallisierungsgrad überführt werden aufgrund einer Temperaturänderung. Beispielsweise kann der Bitwert „Null" dem ersten (niedrigen) Kristallisierungsgrad, und der Bitwert „1" dem zweiten (hohen) Kristallisierungsgrad zugewiesen werden. Da unterschiedliche Kristallisierungsgrade unterschiedliche elektrische Widerstände implizieren, ist der Leseverstärker 908 dazu im Stande, den Speicherzustand einer der Phasenänderungspeicherzellen 906a, 906b, 906c oder 906d in Abhängigkeit des Widerstands des Phasenänderungsmaterials zu ermitteln.
  • Um hohe Speicherdichten zu erzielen, können die Phasenänderungsspeicherzellen 906a, 906b, 906c und 906d zur Speicherung mehrerer Datenbits ausgelegt sein (d. h. das Phasenänderungsmaterial kann auf unterschiedliche Widerstandswerte programmiert werden). Beispielsweise können, wenn eine Phasenänderungsspeicherzelle 906a, 906b, 906c und 906d auf einen von drei möglichen Widerstandsleveln programmiert wird, 1.5 Datenbits pro Speicherzelle gespeichert werden. Wenn die Phasenänderungsspeicherzelle auf einen von vier möglichen Widerstandsleveln programmiert wird, können zwei Datenbits pro Speicherzelle gespeichert werden, und so weiter.
  • Die in 9 gezeigte Ausführungsform kann auf ähnliche Art und Weise auch auf andere Widerstandsänderungsspeicherelemente angewandt werden wie programmierbare Metallisierungszellen (PMCs), magnetorresistive Speicherzellen (beispielsweise MRAMs), organische Speicherzellen (beispielsweise ORAMs), oder Übergangsmetalloxid-Speicherzellen (TMOs).
  • Ein weiterer Typ von Widerständsänderungsspeicherzellen, der zum Einsatz kommen kann, besteht darin, Kohlenstoff als Widerstandsänderungsmaterial einzusetzen. Im Allgemeinem hat amorpher Kohlenstoff, der reich an sp3-hybridisiertem Kohlenstoff ist (d. h. tetraedisch gebundener Kohlenstoff) einen hohen Widerstand, wohin gegen amorpher Kohlenstoff, der reich an sp2-hybridisiertem Kohlenstoff ist (das heißt trigonal gebundener Kohlenstoff), einen niedrigen Widerstand. Dieser Widerstandsunterschied kann in Widerstandsänderungsspeicherzellen ausgenutzt werden.
  • Gemäß einer Ausführungsform der Erfindung wird eine Kohlenstoffspeicherzelle auf ähnliche Art und Weise ausgebildet, wie oben im Zusammenhang mit den Phasenänderungsspeicherzellen beschrieben wurde. Eine temperaturinduzierte Änderung zwischen einem sp3-reichen Zustand und einem sp2-reichen Zustand kann dazu genutzt werden, den Widerstand von amorphem Kohlenstoffmaterial zu ändern. Diese variierenden Widerstände können genutzt werden, um unterschiedliche Speicherzustände zu darzustellen. Beispielsweise kann ein sp3-reicher Zustand (Hochwiderstandszustand) "Null" repräsentieren, und ein sp2-reicher Zustand (Niedrigwiderstandszustand) "Eins" repräsentieren. Zwischenwiderstandszustände können dazu genutzt werden, mehrere Bits darzustellen, wie oben beschrieben wurde.
  • Bei diesem Kohlenstoffspeicherzellentyp verursacht die Anwendung einer ersten Temperatur im Allgemeinem einen Übergang, der sp3-reichen amorphen Kohlenstoff in sp2-reichen amorphen Kohlenstoff überführt. Dieser Übergang kann durch die Anwendung einer zweiten Temperatur, die typischerweise höher ist als die erste Temperatur, rückgängig gemacht werden. Wie oben erwähnt wurde, können diese Temperaturen beispielsweise durch Beaufschlagen des Kohlenstoffmaterials mit einem Strompuls und/oder einem Spannungspuls erzeugt werden. Alternativ können die Temperaturen unter Einsatz eines Widerstandsheizelements, das neben dem Kohlenstoffmaterial vorgesehen ist, erzeugt werden.
  • Eine weitere Möglichkeit, Widerstandsänderungen in amorphem Kohlenstoff zum Speichern von Information zu nutzen, ist das Feldstärken-induzierte Ausbilden eines leitenden Pfades in einem isolierenden amorphen Kohlenstofffilm. Beispielsweise kann das Anwenden eines Spannungspulses oder Strompulses das Ausbilden eines leitenden sp2-Filaments in isolierendem, sp3-reichem amorphem Kohlenstoff bewirken. Die Funktionsweise dieses Widerstandskohlenstoffspeichertyps ist in den 10A und 10B gezeigt.
  • 10A zeigt eine Kohlenstoffspeicherzelle 1000, die einen Topkontakt 1002, eine Kohlenstoffspeicherschicht 1004 mit isolierendem amorphem Kohlenstoffmaterial, das reich an sp3-hybridiesierten Kohlenstoffatomen ist, und einen Bottomkontakt 1006 aufweist. Wie in 10B gezeigt ist, kann mittels eines Stroms (oder einer Spannung), der durch die Kohlenstoffspeicherschicht 1004 geleitet wird, ein sp2-Filament 1050 in der sp3-reichen Kohlenstoffspeicherschicht 1004 ausgebildet werden, womit der Widerstand der Speicherzelle geändert wird. Das Anwenden eines Strompulses (oder Spannungspulses) mit hoher Energie (oder mit umgekehrter Polarität) kann das sp2-Filament 1050 zerstören, womit der Widerstand der Kohlenstoffspeicherschicht 1004 erhöht wird. Wie oben diskutiert wurde, können die Änderungen des Widerstands den Kohlenstoffspeicherschicht 1004 dazu benutzt werden, Information zu speichern, wobei beispielsweise ein Hochwiderstandszustand „Null", und ein Niedrigwiderstandszustand „Eins" repräsentiert. Zusätzlich können in einigen Ausführungsformen Zwischengrade der Filamentausbildung oder das Ausbilden mehrerer Filamente in sp3-reichen Kohlenstofffilmen genutzt werden, um mehrere variierende Widerstandslevel bereit zu stellen, womit in einer Kohlenstoffspeicherzelle mehrere Informationsbits speicherbar sind. In einigen Ausführungsformen können alternierend sp3- reiche Kohlenstoffschichten und sp2-reiche Kohlenstoffschichten zum Einsatz kommen, wobei die sp3-reichen Schichten das Ausbilden leitender Filamente anregen, so dass die Stromstärken und/oder Spannungsstärken, die zum Schreiben eines Werts in diesen Kohlenstoffspeichertyp zum Einsatz kommen, reduziert werden können.
  • Die Widerstandsänderungsspeicherzellen wie beispielsweise die Phasenänderungsspeicherzellen und die Kohlenstoffspeicherzellen, die vorangehend beschrieben wurden, können mit einem Transistor, einer Diode oder einem anderen aktiven Element zum Auswählen der Speicherzelle versehen sein. 11A zeigt eine schematische Darstellung einer derartigen Speicherzelle, die ein Widerstandsänderungsspeicherelement benutzt. Die Speicherzelle 1100 weist einen Auswahltransistor 1102 und ein Widerstandsänderungsspeicherelement 1104 auf. Der Auswahltransistor 1102 weist einen Source-Abschnitt 1106, der mit einer Bitleitung 1108 verbunden ist, einen Drainabschnitt 1110, der mit dem Speicherelement 1104 verbunden ist, und einen Gateabschnitt 1112, der mit einer Wortleitung 1114 verbunden ist, auf. Das Widerstandsänderungsspeicherelement 1104 ist weiterhin mit einer gemeinsamen Leitung 1116 verbunden, die geerdet oder mit einer anderen Schaltung verbunden sein kann, wie beispielsweise einer Schaltung (nicht gezeigt) zum Bestimmen des Widerstands der Speicherzelle 1100, was bei Lesevorgängen zum Einsatz kommen kann. Alternativ kann in einigen Konfigurationen eine Schaltung (nicht gezeigt) zum Ermitteln des Zustands der Speicherzellen 1100 während des Lesevorgangs mit der Bitleitung 1108 verbunden sein.
  • Wenn in die Speicherzelle 1100 beschrieben werden soll, wird die Wortleitung 1114 zum Auswählen der Speicherzelle 1100 genutzt, und das Widerstandsänderungsspeicherelement 1104 wird mit einem Strompuls (oder Spannungspuls) unter Verwendung der Bitleitung 1108 beaufschlagt, womit der Widerstand des Widerstandsänderungsspeicherelements 1104 geändert wird. Auf ähnliche Art und Weise wird, wenn aus der Speicherzelle 1100 gelesen wird, die Wortleitung 1114 dazu genutzt, die Zelle 1100 auszuwählen, und die Bitleitung 1108 wird dazu genutzt, das Widerstandsänderungsspeicherelement 1104 mit einer Lesespannung oder einem Lesestrom zu beaufschlagen, um den Widerstand des Widerstandsänderungsspeicherelements 1104 zu messen.
  • Die Speicherzelle 1100 kann als 1T1J-Zelle bezeichnet werden, da sie einen Transistor und einen Speicherübergang (das Widerstandsänderungsspeicherelement 1104) nutzt. Typischerweise weist eine Speichervorrichtung ein Array auf, das eine Vielzahl derartiger Zellen aufweist. Anstelle einer 1T1J-Speicherzelle können andere Konfigurationen zum Einsatz kommen. Beispielsweise ist in 11B ein alternativer Aufbau einer 1T1J-Speicherzelle 1150 gezeigt, in dem ein Auswahltransistor 1152 und ein Widerstandänderungsspeicherelement 1154 auf andere Art und Weise angeordnet sind, verglichen zu dem in 11A gezeigten Aufbau. In diesem alternativem Aufbau ist das Widerstandsänderungsspeicherelement 1154 mit einer Bitleitung 1158 sowie mit einem Source-Abschnitt 1156 des Auswahltransistors 1152 verbunden. Ein Drainabschnitt 1160 des Auswahltransistors 1152 ist mit einer gemeinsamen Leitung 1166 verbunden, die geerdet oder mit einer anderen Schaltung (nicht gezeigt) verbunden sein kann, wie oben diskutiert wurde. Ein Gateabschnitt 1162 des Auswahltransistors 1152 wird mittels einer Wortleitung 1164 gesteuert.
  • In der folgenden Beschreibung sollen weitere beispielhafte, Ausführungsformen der Erfindung näher erläutert werden.
  • Gemäß einer Ausführungsform der Erfindung wird eine CBRAM-Speichervorrichtung basierend auf einem Kupferintegrationsschema bereitgestellt, d. h. das Verbindungs- bzw. Verdrahtungsschema, das nach dem Strukturieren einer PL-Schicht verwendet wird, benutzt Kupfer.
  • Gemäß einer Ausführungsform der Erfindung wird Stressmigration sowie Elektromigration aufgrund nicht stabiler Aluminium-Back-End-Of-Line-Parameter (BEOL) vermieden.
  • Aluminium-BEOL-Prozesse verlangen gewöhnlicherweise Niedrigtemperatur-BEOL ohne das Erwärmen von Metall, um sicherzustellen, dass die CBRAM-Zelle funktioniert. Es kann gezeigt werden, dass ohne einen Aluminium-Metall-Aufwärmungsprozess die BEOL-Verdrahtungseigenschaften und die BEOL-Kontakteigenschaften nicht stabil sind, d. h. die gemäß der Spezifikation vorgeschriebenen Erfordernisse hinsichtlich Verlässlichkeit werden nicht erfüllt.
  • Gemäß einer Ausführungsform der Erfindung wird der Aluminium-BEOL-Prozess durch einen Kupfer-BEOL-Prozess ersetzt: das Kupferintegrationsschema benötigt keine Wärmebehandlungsprozesse mit hohen Temperaturen und ist außerdem kompatibel mit den CBRAM-Anforderungen; die Maximaltemperatur während des BEOL-Prozesses kann bei 335°C gehalten werden.
  • Gemäß einer Ausführungsform der Erfindung werden nach dem Ätzen der PL-Schicht Wolfram-(W)Plugs und Aluminiumleitungen, die gewöhnlicherweise verwendet werden, durch Kupferleitungen und Kupfervias ersetzt. Gemäß einer Ausführungsform der Erfindung werden der Platten-Level sowie der Wolframkontakt mit dem Metallleitungslevel verbunden unter Verwendung von Kupfer anstelle von Wolfram. Auf diese Art und Weise kann die Delamination des Chalcogenidematerials verhindert, und die Kontaktwiderstandseigenschaften können verbessert werden.
  • BEOL-Prozesse beinhalten gewöhnlicherweise einen Wolfram-Plug-Prozess (für die leitenden Elemente "VC" und "C1"), um Aluminiumleitungen mit der Chalcogenidplatte und mit dem Wolframkontakt unterhalb der Chalcogenidplatte zu verbinden.
  • Die CBRAM-Technologie erfordert Niedrigtemperatur-BEOL, ohne das Metall aufzuwärmen. Die Verwendung von Wolfram als Füllmaterial zum Füllen der Kontaktlöcher (C1 und VC) erhöht den Stress auf dem Waver und kann Delamination der Chalcogenideplatte verursachen. Ohne jeglichen Aufwärmprozess innerhalb des BEOL-Prozesses sind die C1-Kontakteigenschaften unstabil (geringe Verlässlichkeit).
  • Gemäß einer Ausführungsform der Erfindung werden VC-Wolframplugs und C1-Wolframplugs durch Kupferplugs ersetzt, da Kupferverbindungen bessere Kontakteigenschaften ermöglichen. Nach einem VC- und C1-Ätzprozess können folgende Prozesse ausgeführt werden: Kupfer-Liner-Abscheidung, Kupfer-Plating, Kupfer-Backen sowie chemisch mechanisches Polieren von Kupfer (CMP).
  • Im Rahmen der Erfindung beinhalten die Begriffe "Verbinden" und „Koppeln" sowohl indirektes als auch direktes Verbinden und Koppeln.
    • 101
    erste Elektrode
    102
    zweite Elektrode
    103
    Festkörperelektrolytblock
    104
    erste Oberfläche
    105
    zweite Oberfläche
    106
    Isolationsstruktur
    107
    Leitungsbrücke
    200
    Festkörperelektrolytspeichervorrichtung
    201
    Halbleitersubstrat
    202
    Via
    203
    Wortleitung
    204
    Gateelektrode
    205
    Isolationselement
    206
    Isolationsschicht
    207
    Isolationsschicht
    208
    Isolationsschicht
    209
    Bitleitung
    210
    Via
    211
    Verdrahtungsschicht
    212
    Plug
    213
    Plug
    214
    Plug
    207
    Isolationsschicht
    208
    Isolationsschicht
    212
    Plug
    213
    Plug
    214
    Plug
    215
    Übergangsmaterial
    216
    Isolationsschicht
    218
    Isolationsschicht
    219
    Via
    221
    Festkörperelektrolytzelleneinheit
    222
    Plug
    223
    aktives Material
    224
    Elektrodenschicht
    225
    Kontaktierschicht
    241
    Plug
    231
    Verdrahtungsschicht
    232
    Isolationsschicht
    233
    Isolationsschicht
    241
    Plug
    242
    Randgebiet
    243
    Zellengebiet
    300
    Festkörperelektrolytspeichervorrichtung
    400
    Festkörperelektrolytspeichervorrichtung
    401
    Padelektrode
    500
    Festkörperelektrolytspeichervorrichtung
    501
    erster Teil
    502
    zweiter Teil
    503
    leitendes Element
    700
    Speichermodul
    704
    Speichervorrichtung/integrierte Schaltung
    702
    Substrat
    706
    elektronische Vorrichtung
    708
    elektrische Verbindungen
    750
    Stapel
    752
    Speichermodul
    756
    Speichervorrichtung
    754
    Substrat
    758
    elektronische Vorrichtung
    756
    Speichervorrichtung
    760
    elektrische Verbindung
    1600
    Phasenänderungsspeicherzelle
    1602
    erste Elektrode
    1604
    Phasenänderungsmaterial
    1606
    zweite Elektrode
    1608
    isolierendes Material
    1700
    Speichervorrichtung
    1702
    Schreibpulserzeuger
    1704
    Verteilungsschaltung
    1706
    Phasenänderungsspeicherzellen
    1708
    Leseverstärker
    1800
    Kohlenstoffspeicherzelle
    1802
    Topkontakt
    1804
    Kohlenstoffspeicherschicht
    1806
    Bottomkontakt
    1850
    Filament
    1900
    Speicherzelle
    1902
    Auswahltransistor
    1904
    Widerstandsänderungsspeicherelement
    1906
    Source
    1908
    Bitleitung
    1910
    Drain
    1912
    Gate
    1914
    Wortleitung
    1916
    gemeinsame Leitung
    1950
    Speicherzelle
    1952
    Auswahltransistor
    1954
    Widerstandsänderungsspeicherelement
    1956
    Source
    1958
    Bitleitung
    1960
    Drain
    1962
    Gate
    1964
    Wortleitung
    1966
    gemeinsame Leitung

Claims (36)

  1. Integrierte Schaltung mit einer Widerstandsänderungsspeichervorrichtung, die aufweist: – eine Mehrzahl von Widerstandsänderungsspeicherzellen, und – eine Mehrzahl von leitenden Elementen, die mit den Widerstandsänderungsspeicherzellen elektrisch verbunden sind, wobei wenigstens einige der leitenden Elemente Kupfer aufweisen.
  2. Integrierte Schaltung nach Anspruch 1, wobei die leitenden Elemente elektrische Ströme oder Spannungen durch die Speichervorrichtung leiten.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei wenigstens einige der leitenden Elemente elektrische Ströme oder Spannungen zwischen einer gemeinsamen Speicherzellentopelektrode oder einer Mehrzahl von Speicherzellentopelektroden und einer Speicherzellenschreibeinheit oder einer Speicherzellenleseeinheit leiten.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei leitende Elemente vorgesehen sind, die elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, wobei die leitenden Elemente Kupfer aufweisen.
  5. Integrierte Schaltung nach Anspruch 4, wobei die leitenden Elemente elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, der innerhalb eines Randgebiets der Speichervorrichtung vorgesehen ist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei wenigstens einige der leitenden Elemente Plugs sind.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, wobei wenigstens einige der leitenden Elemente Vias sind.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei wenigstens einige der leitenden Elemente zumindest Teile von Verdrahtungsschichten der Speichervorrichtung sind.
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei wenigstens einige der leitenden Elemente zumindest teilweise von Haftmaterial umgeben sind.
  10. Integrierte Schaltung nach Anspruch 9, wobei das Haftmaterial TaN ist.
  11. Integrierte Schaltung nach einem der Ansprüche 1 bis 10, wobei wenigstens einige der leitenden Elemente aus Kupfer bestehen.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, wobei alle leitenden Elemente aus Kupfer bestehen.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, wobei alle Verdrahtungsschichten, Plugs und Vias, die während eines Back-End-Of-Line-Abschnitts des Speichervorrichtungsherstellprozesses erzeugt werden, aus Kupfer bestehen.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei das oberste leitende Element ein AlCu-Padelektrode ist, die durch Bonddrähte kontaktierbar ist.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die Widerstandsänderungsspeichervorrichtung eine programmierbare Metallisierungsvorrichtung ist.
  16. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die programmierbare Metallisierungsvorrichtung eine Festkörperelektrolytspeichervorrichtung ist.
  17. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die Widerstandsänderungsspeichervorrichtung eine Phasenänderungsspeichervorrichtung ist.
  18. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die Widerstandsänderungsspeichervorrichtung eine Phasenänderungsspeichervorrichtung ist.
  19. Integrierte Schaltung mit einer Widerstandsänderungsvorrichtung, die leitende Elemente aufweist, welche elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, der innerhalb eines Randgebiets der Speichervorrichtung vorgesehen ist, wobei wenigstens einige der leitenden Elemente Kupfer aufweisen.
  20. Widerstandsänderungsspeichervorrichtung, mit: – einer Mehrzahl von Widerstandsänderungsspeicherzellen, und – einer Mehrzahl von leitenden Elementen, die mit den Widerstandsänderungsspeicherzellen elektrisch verbunden sind, wobei wenigstens einige der leitenden Elemente Kupfer aufweisen.
  21. Speichermodul mit wenigstens einer Widerstandsänderungsspeichervorrichtung, die aufweist: – eine Mehrzahl von Widerstandsänderungsspeicherzellen, und – eine Mehrzahl von leitenden Elementen, die mit den Widerstandsänderungsspeicherzellen elektrisch verbunden sind, wobei zumindest einige der leitenden Elemente Kupfer aufweisen.
  22. Speichermodul nach Anspruch 21, wobei das Speichermodul stapelbar ist.
  23. Verfahren zum Herstellen einer integrierten Schaltung, die eine Widerstandsänderungsspeichervorrichtung aufweist, wobei das Herstellungsverfahren eine Back-End-Of-Line-Herstellungsprozess beinhaltet, wobei während des Back-End-Of-Line-Herstellungsabschnitts leitende Elemente erzeugt werden, wobei wenigstens einige der leitenden Elemente Kupfer aufweisen.
  24. Verfahren nach Anspruch 23, wobei der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen beinhaltet, die elektrische Spannungen oder Ströme durch die Speichervorrichtungen leiten.
  25. Verfahren nach Anspruch 23 oder 24, wobei der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen aufweist, die elektrische Ströme oder Spannungen zwischen einer gemeinsamen Speicherzellentopelektrode oder einer Mehrzahl von Speicherzellentopelektroden und einer Speicherzellenprogrammiereinheit oder einer Speicherzellenleseeinheit führen.
  26. Verfahren nach einem der Ansprüche 23 bis 25, wobei der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen beinhaltet, die elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss führen.
  27. Verfahren nach einem der Ansprüche 23 bis 26, wobei die leitenden Elemente elektrische Ströme oder Spannungen zwischen einem Substrat der Speichervorrichtung und einem Substrat-Spannungs-/Strom-Anschluss leiten, der innerhalb eines Randgebiets der Speichervorrichtung vorgesehen ist.
  28. Verfahren nach einem der Ansprüche 23 bis 27, wobei wenigstens einige der erzeugten leitenden Elemente Plugs sind.
  29. Verfahren nach einem der Ansprüche 23 bis 28, wobei wenigstens einige der erzeugten leitenden Elemente Vias sind.
  30. Verfahren nach einem der Ansprüche 23 bis 29, wobei wenigstens einige der erzeugten leitenden Elemente zumindest Teile von Verdrahtungsschichten der Speichervorrichtung sind.
  31. Verfahren nach einem der Ansprüche 23 bis 30, wobei der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von Haftmaterial beinhaltet, das zumindest teilweise wenigstens einige leitende Elemente umgibt.
  32. Verfahren nach Anspruch 31, wobei das Haftmaterial TaN ist.
  33. Verfahren nach einem der Ansprüche 23 bis 32, wobei der Back-End-Of-Line-Herstellungsabschnitt das Erzeugen von leitenden Elementen umfasst, die aus Kupfer bestehen.
  34. Verfahren nach einem der Ansprüche 23 bis 33, wobei der Back-End-Of-Line-Herstellungsprozess so ausgeführt wird, dass alle Verdrahtungsschichten, Plugs und Vias, die während des Back-End-Of-Line-Abschnitts hergestellt werden, aus Kupfer bestehen.
  35. Verfahren nach einem der Ansprüche 23 bis 34, wobei der Back-End-Of-Line-Herstellungsabschnitt einen Wärmebehandlungsprozess aufweist, während dem die leitenden Elemente aufgeheizt werden.
  36. Verfahren nach einem der Ansprüche 23 bis 35, wobei die Aufheiztemperatur des Aufwärmprozesses unterhalb von 350°C liegt.
DE102007036047A 2007-04-10 2007-08-01 Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung Withdrawn DE102007036047A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/733,651 2007-04-10
US11/733,651 US7599211B2 (en) 2007-04-10 2007-04-10 Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit

Publications (1)

Publication Number Publication Date
DE102007036047A1 true DE102007036047A1 (de) 2008-10-16

Family

ID=39744341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007036047A Withdrawn DE102007036047A1 (de) 2007-04-10 2007-08-01 Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US7599211B2 (de)
DE (1) DE102007036047A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7772580B2 (en) * 2007-08-10 2010-08-10 Qimonda Ag Integrated circuit having a cell with a resistivity changing layer
US8765595B2 (en) 2012-01-06 2014-07-01 International Business Machines Corporation Thick on-chip high-performance wiring structures
CN103682089A (zh) * 2012-09-11 2014-03-26 中国科学院上海微系统与信息技术研究所 高速、高密度、低功耗的相变存储器单元及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3336439A1 (de) * 1982-11-08 1984-05-10 Control Data Corp., 55440 Minneapolis, Minn. Speicherplatten-modulanordnung
US5252516A (en) * 1992-02-20 1993-10-12 International Business Machines Corporation Method for producing interlevel stud vias
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
US20050064606A1 (en) * 2003-08-05 2005-03-24 Stmicroelectronics S.R.I. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
US20050174861A1 (en) * 2004-01-05 2005-08-11 Young-Tae Kim Phase-change memory device and method of manufacturing the same
EP1717861A1 (de) * 2005-04-27 2006-11-02 STMicroelectronics S.r.l. Vertikaler MOSFET Transistor, insbesondere als Auswahltransistor für nichtflüchtige Speichereinrichtung betrieben
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770531B2 (en) * 2001-06-30 2004-08-03 Intel Corporation Adhesive material for programmable device
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
US20060256608A1 (en) * 2005-05-11 2006-11-16 Spansion Llc Resistive memory device with improved data retention and reduced power
KR100718156B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3336439A1 (de) * 1982-11-08 1984-05-10 Control Data Corp., 55440 Minneapolis, Minn. Speicherplatten-modulanordnung
US5252516A (en) * 1992-02-20 1993-10-12 International Business Machines Corporation Method for producing interlevel stud vias
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
US20050064606A1 (en) * 2003-08-05 2005-03-24 Stmicroelectronics S.R.I. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
EP1505656B1 (de) * 2003-08-05 2007-01-03 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Anordnung von Phasenwechselspeichern in Kupfer-Damaszenertechnologie sowie entsprechend hergestellte Anordnungen von Phasenwechselspeichern
US20050174861A1 (en) * 2004-01-05 2005-08-11 Young-Tae Kim Phase-change memory device and method of manufacturing the same
EP1717861A1 (de) * 2005-04-27 2006-11-02 STMicroelectronics S.r.l. Vertikaler MOSFET Transistor, insbesondere als Auswahltransistor für nichtflüchtige Speichereinrichtung betrieben
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell

Also Published As

Publication number Publication date
US20080253164A1 (en) 2008-10-16
US7599211B2 (en) 2009-10-06

Similar Documents

Publication Publication Date Title
CN102132408B (zh) 存储元件及存储装置
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
CN101252168B (zh) 具有加热器的相变化储存单元及其制造方法
EP1685569B1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007050611A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie integrierte Schaltung
DE102007019825B4 (de) Integrierte Schaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
US20080253166A1 (en) Integrated Circuit, Method for Manufacturing an Integrated Circuit, Memory Cell Array, Memory Module, and Device
DE102007036047A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007021535A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Ermitteln defekter Widerstandsänderungszellen, Testvorrichtung sowie Computerprogramm
DE102007034164A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem
DE112010003917B4 (de) Verfahren zur Herstellung einer Phasenwechselspeicherzelle mit einkristallinem Phasenwechselmaterial
DE102008026711B4 (de) Integrierte Schaltung mit Kontakt, der Halbleitermaterial zwischen Seitenwänden eingeschlossen aufweist, sowie System integrierte Schaltungen aufweisend und Verfahren zur Herstellung derselben
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
TWI608483B (zh) 可程式編輯電阻元件記憶體、可程式編輯電阻記憶體操作方法及電子系統
DE102007032784A1 (de) Integrierte Schaltung, Speichermodul, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, und Computerprogramm
DE102008013559B4 (de) Verfahren zum Herstellen einer integrierten Schaltung, Speichermodul und integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ALTIS SEMICONDUCTOR SNC, CORBEIL ESSONNES, FR

Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301