DE102006038899B4 - Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray - Google Patents

Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray Download PDF

Info

Publication number
DE102006038899B4
DE102006038899B4 DE102006038899A DE102006038899A DE102006038899B4 DE 102006038899 B4 DE102006038899 B4 DE 102006038899B4 DE 102006038899 A DE102006038899 A DE 102006038899A DE 102006038899 A DE102006038899 A DE 102006038899A DE 102006038899 B4 DE102006038899 B4 DE 102006038899B4
Authority
DE
Germany
Prior art keywords
solid electrolyte
contacting
electrolyte contacting
solid
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006038899A
Other languages
English (en)
Other versions
DE102006038899A1 (de
Inventor
Dr. Symanczyk Ralf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altis Semiconductor SNC
Adesto Technologies Corp
Original Assignee
Altis Semiconductor SNC
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altis Semiconductor SNC, Adesto Technologies Corp filed Critical Altis Semiconductor SNC
Publication of DE102006038899A1 publication Critical patent/DE102006038899A1/de
Application granted granted Critical
Publication of DE102006038899B4 publication Critical patent/DE102006038899B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Festkorperelektrolyt-Speicherzelle mit wahlfreiem Zugriff,
• mit einem Festkörperelektrolytblock, der wenigstens drei Festkörperelektrolyt-Kontaktierbereiche aufweist,
• mit Elektroden, die mit dem Festkorperelektrolyt-Kontaktierbereichen elektrisch verbunden sind,
• wobei in dem Festkörperelektrolytblock leitende Pfade ausbildbar, löschbar oder detektierbar sind durch Anlegen von Spannungen zwischen den Festkorperelektrolyt-Kontaktierbereichen,
• wobei die Kontaktierbereiche räumlich voneinander getrennt sind, derart, dass leitende Pfade, die von unterschiedlichen Festkorperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander uberlappen,
• wobei wenigstens zwei Festkörperelektrolyt-Kontaktierbereiche auf einer ersten Oberfläche angeordnet sind, und eine leitfähige Widerstandsschicht zwischen den wenigstens zwei Festkörperelektrolyt-Kontaktierbereichen auf der ersten Oberfläche angeordnet und mit den wenigstens zwei Festkorperelektrolyt-Kontaktierbereichen elektrisch verbunden ist, wobei die Widerstandsschicht einen höheren elektrischen Widerstand aufweist als den der Elektroden, die die wenigstens zwei auf der ersten Oberflache angeordneten Festkörperelektrolyt-Kontaktierbereiche kontaktieren.

Description

  • Die Erfindung betrifft eine Festkörperelektrolyt-Speicherzelle sowie ein Festkörperelektrolyt-Speicherzellenarray.
  • Festkörperelektrolyt-Speichertechnik (auch bekannt unter ”CB”(Conductive Bridging)-Technik) ist bereits seit längerem Gegenstand intensiver Forschungstätigkeit.
  • 1a und 1b illustrieren anhand einer Festkörperelektrolyt-Speichervorrichtung mit wahlfreiem Zugriff (”CBRAM”-Vorrichtung) ein grundlegendes Prinzip, das dieser Speichertechnik zu Grunde liegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 1, eine zweite Elektrode 2 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 3, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 angeordnet ist, auf. Die erste Elektrode 1 kontaktiert eine erste Oberfläche 4 des Festkörperelektrolytblocks 3, die zweite Elektrode 2 kontaktiert eine zweite Oberfläche 5 des Festkörperelektrolytblocks 3. Der Festkörperelektrolytblock 3 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 6 isoliert. Die erste Oberfläche 4 ist üblicherweise die Oberseite, die zweite Oberfläche 5 die Unterseite des Festkörperelektrolytblocks 3. Die erste Elektrode 1 ist üblicherweise die obere Elektrode, die zweite Elektrode 2 die Untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 1, 2 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 1 die reaktive Elektrode, und die zweite Elektrode 2 die inerte Elektrode. In diesem Fall kann die erste Elektrode 1 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 3 aus Chalkogenid-Material, und die Isolationsstruktur 6 aus SiO2 oder Si3N4 bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 3 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 1 heraus löst und in den Festkörperelektrolytblock 3 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster in dem Festkörperelektrolytblock 3 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 3 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 3 so stark, dass eine leitende Brücke (leitender Pfad) 7 zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 3 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 3 hinaus zur ersten Elektrode 1 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster innerhalb des Festkörperelektrolytblocks 3 verringert. Wird dies lange genug getan, wird die leitende Brücke 7 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 7 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 7 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch ”0”, wohingegen ein niedriger Widerstand logisch ”1” repräsentiert, oder umgekehrt.
  • Festkörperelektrolyt-Speichervorrichtungen weisen verglichen zu etablierten Speichervorrichtungstypen wie beispielsweise DRAM- oder FLASH-Speichervorrichtungen eine relativ geringe Speicherdichte auf.
  • In DE 10 2005 001 253 A1 wird eine Speicherzellenanordnung beschrieben, wobei die für eine Mehrzahl von Festkörperelektrolytspeicherzellen der Speicherzellenanordnung vorgesehenen Festkörperelektrolytmaterialbereiche materiell zusammenhängend ausgebildet sind.
  • In DE 698 25 923 T2 werden programmierbare Metallisierungsstrukturen und eine programmierbare Unteroberflächenaggregationsmetallisierungsstruktur beschrieben, die einen Ionenleiter, eine Vielzahl von Elektroden und eine spannungsgesteuerte Metallstruktur oder Dendriten, ausgebildet durch den Ionenleiter zwischen den Elektroden, enthält.
  • In DE 102 55 117 A1 werden eine Halbleiterspeichereinrichtung mit Phasenwandlungsspeichereffekt sowie ein Verfahren zu deren Herstellung vorgeschlagen, bei welchem für ein Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorgesehen wird, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung des Speicherelements durch Reduktion der thermische Leitfähigkeit zwischen Speicherelement und der Umgebung verminder ausgebildet wird.
  • In US 7 009 278 B2 wird eine Speicherarray-Schicht beschrieben, welche in einem 3D RRAM-Speicher ausgebildet ist.
  • In DE 1 261 252 A wird ein elektronisches bistabiles sperrschichtfreies Halbleiterschaltelement aus Antimon und einem Zusatzstoff aus der Gruppe VI des Periodensystems und ein Verfahren zu dessen Herstellung beschrieben.
  • In EP 1 643 508 A2 wird ein nichtflüchtiges Speicherelement mit einem programmierbaren Widerstand beschrieben, welches Elektroden und elektrische Kanale zwischen den Elektroden aufweist, wobei der elektrische Widerstand der Kanäle reversibel zwischen verschiedenen Zustanden umschaltbar ist.
  • In WO 2006/003620 A1 wird ein Verfahren zum Herstellen einer Speicherzelle mit einer Schicht aus Speichermaterial und mit Nanodrähten beschrieben.
  • In DD 76744 A wird ein symmetrisches schaltbares Halbleiterbauelement beschrieben, das einen Halbleiterkorper elektrischen Widerstandes und Kontaktelektroden niedrigen elektrischen Widerstandes besitzt.
  • Die der Erfindung zu Grunde liegende Aufgabe ist, die Speicherdichte von Festkörperelektrolyt-Speichervorrichtungen zu erhöhen.
  • Zur Lösung dieser Aufgabe stellt die Erfindung eine Festkorperelektrolyt-Speicherzelle gemäß dem Patentanspruch 1 sowie ein Festkorperelektrolyt-Speicherzellenarray mit den Merkmalen gemäß einem abhängigen Patentanspruch 16 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung finden sich in den abhangigen Ansprüchen.
  • Gemaß einer Ausfuhrungsform der Erfindung weist eine CBRAM-Zelle einen Festkörperelektrolytblock mit wenigstens drei Festkörperelektrolyt-Kontaktierbereichen und Elektroden, die mit den Festkorperelektrolyt-Kontaktierbereichen elektrisch verbunden sind, auf. In dem Festkörperelektrolytblock sind leitende Pfade ausbildbar, löschbar oder detektierbar, indem unter Verwendung der Elektroden als Spannungszuführer Spannungen zwischen den Festkörperelektrolyt-Kontaktierbereichen angelegt werden, wobei die Kontaktierbereiche räumlich voneinander getrennt sind, derart, dass leitende Pfade, die in bzw. bei unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen starten und/oder in beziehungsweise bei unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander überlappen. Wenigstens zwei Festkörperelektrolyt-Kontaktierbereiche sind auf einer ersten Oberfläche angeordnet und eine leitfähige Widerstandsschicht zwischen den wenigstens zwei Festkörperelektrolyt-Kontaktierbereichen ist auf der ersten Oberfläche angeordnet und mit den wenigstens zwei Festkörperelektrolyt-Kontaktierbereichen elektrisch verbunden, wobei die Widerstandsschicht einen höheren elektrischen Widerstand aufweist als den der Elektroden, die die wenigstens zwei auf der ersten Oberfläche angeordneten Festkörperelektrolyt-Kontaktierbereiche kontaktieren.
  • Im Rahmen der Erfindung ist die Bezeichnung ”Festkörperelektrolytblock” zu verstehen als Festkörperelektrolytmaterial, das nur durch eine einzelne CBRAM-Zelle nutzbar ist (das heißt andere CBRAM-Zellen, die um diese CBRAM-Zelle herum gruppiert sein können, haben jeweils ihren ”eigenen” Festkörperelektrolytblock, der von dem Festkörperelektrolytblock dieser CBRAM-Zelle isoliert ist). Mit anderen Worten: Der Festkörperkörperelektrolytblock der CBRAM-Zelle ist nicht Teil einer durchgehenden Festkörperelektrolytschicht, die von mehreren CBRAM-Zellen, die um diese CBRAM-Zelle angeordnet sind, geteilt wird.
  • Der Festkörperelektrolytblock der CBRAM-Zelle beinhaltet mehr Festkörperelektrolyt-Kontaktierbereiche als herkömmliche CBRAM-Zellen (die zwei Festkörperelektrolyt-Kontaktierbereiche aufweisen). Die Festkörperelektrolyt-Kontaktierbereiche werden so gewählt, dass unterschiedliche leitende Pfade innerhalb eines einzelnen Festkörperelektrolytblocks ausgebildet werden können, in dem normalerweise lediglich ein leitender Pfad ausgebildet wird. Daher kann eine höhere Speicherdichte erzielt werden, ohne dass die räumlichen Ausmaße des Festkörperelektrolytblocks verkleinert werden müssten. Damit können Genauigkeitsprobleme vermieden werden, die auftreten, wenn eine Festkörperelektrolytschicht in sehr kleine Festkörperelektrolytblöcke aufgeteilt wird. Mit anderen Worten: anstelle die Ausmaße des Festkörperelektrolytblocks zu verringern, werden die Struktur oder Ausmaße der Elektroden, die den Festkörperelektrolytblock kontaktieren, so reduziert, dass die Anzahl der Elektroden vergrößert werden kann.
  • Prinzipiell ist die Anzahl der Festkörperelektrolyt-Kontaktierbereiche beliebig. Des Weiteren können die Positionen der Festkörperelektrolyt-Kontaktierbereiche frei gewählt werden. Die einzige Bedingung, die gestellt werden sollte, ist, dass unterschiedliche leitende Pfade nicht miteinander überlappen. In der folgenden Beschreibung werden einige konkrete Beispiele erörtert.
  • Gemäß einer Ausführungsform der Erfindung weisen die Festkörperelektrolyt-Kontaktierbereiche einen ersten Festkörperelektrolyt-Kontaktierbereich und einen zweiten Festkörperelektrolyt-Kontaktierbereich auf, die auf einer ersten Oberfläche des Festkörperelektrolytblocks angeordnet sind. Des Weiteren ist ein gemeinsamer Festkörperelektrolyt-Kontaktierbereich vorgesehen, der auf einer zweiten Oberfläche des Festkörperelektrolytblocks angeordnet ist, wobei leitende Pfade, die von dem ersten oder zweiten Festkörperelektrolyt-Kontaktierbereich starten, jeweils in dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich enden. Die erste und zweite Oberfläche des Festkörperelektrolytblocks können beliebige Oberflächen sein, z. B. die Oberseite, die Unterseite, die Vorderseite, die Hinterseite oder die Seitenflächen des Festkörperelektrolytblocks (abhängig von der Form des Festkörperelektrolytblocks).
  • Gemäß einer Ausführungsform der Erfindung sind die Positionen des ersten Festkörperelektrolyt-Kontaktierbereichs und des zweiten Festkörperelektrolyt-Kontaktierbereichs auf der ersten Oberfläche so gewählt, dass der Abstand zwischen dem ersten Festkörperelektrolyt-Kontaktierbereich und dem zweiten Festkörperelektrolyt-Kontaktierbereich so groß wie möglich ist. Dies minimiert die Wahrscheinlichkeit von Übersprechen (das heißt das Überlappen von unterschiedlichen leitenden Pfaden wird vermieden). Beispielsweise kann, wenn die erste Oberfläche des Festkörperelektrolytblocks eine rechteckige Form aufweist, der erste Festkörperelektrolyt-Kontaktierbereich bei oder nahe einer ersten Randregion (Kantenregion) des Festkörperelektrolytblocks positioniert sein, und der zweite Festkörperelektrolyt-Kontaktierbereich kann bei oder nahe einer zweiten Randregion (Kantenregion) des Festkörperelektrolytblocks positioniert sein. Gemäß einer Ausführungsform liegt die erste Randregion (Kantenregion) der zweiten Randregion (Kantenregion) gegenüber.
  • Gemäß einer Ausführungsform der Erfindung weist die CBRAM-Zelle. weiterhin einen dritten Festkörperelektrolyt-Kontaktierbereich auf, der auf der ersten Oberfläche zwischen dem ersten und dem zweiten Festkörperelektrolyt-Kontaktierbereich positioniert ist, wobei ein leitender Pfad, der in dem dritten Festkörperelektrolyt-Kontaktierbereich startet, in dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich endet.
  • Gemäß einer Ausführungsform der Erfindung weisen die Festkörperelektrolyt-Kontaktierbereiche einen ersten Festkörperelektrolyt-Kontaktierbereich, einen zweiten Festkörperelektrolyt-Kontaktierbereich, einen dritten Festkörperelektrolyt-Kontaktierbereich und einen vierten Festkörperelektrolyt-Kontaktierbereich auf, die auf einer ersten Oberfläche des Festkörperelektrolytblocks angeordnet sind. Des Weiteren ist ein Festkörperelektrolyt-Kontaktierbereich vorgesehen, der auf einer zweiten Oberfläche des Festkörperelektrolytblocks angeordnet ist, wobei leitende Pfade, die von dem ersten, zweiten, dritten oder vierten Festkörperelektrolyt-Kontaktierbereich ausgehen, jeweils in dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich enden. In dieser Ausführungsform kann die erste Oberfläche des Festkörperelektrolytblocks beispielsweise eine rechteckige Form aufweisen, wobei jeder der ersten bis vierten Festkörperelektrolyt-Kontaktierbereiche bei oder nahe einer unterschiedlichen Ecke der ersten Oberfläche positioniert ist.
  • Gemäß einer Ausführungsform der Erfindung weist die CBRAM-Zelle eine Widerstandsschicht auf, die auf der ersten Oberfläche des Festkörperelektrolytblocks vorgesehen ist, wobei zumindest ein Teil der Widerstandsschicht zwischen den Festkörperelektrolyt-Kontaktierbereichen positioniert ist, die auf der ersten Oberfläche angeordnet sind, wobei die Widerstandsschicht einen höheren elektrischen Widerstand aufweist als den der Elektroden, die auf der ersten Oberfläche angeordnet sind und die Festkörperelektrolyt-Kontaktierbereiche kontaktieren.
  • Gemäß einer Ausführungsform der Erfindung sind die Festkörperelektrolyt-Kontaktierbereiche Oberflächengebiete der Festkörperelektrolyt-Oberfläche, die direkt durch die Elektroden kontaktiert werden. Alternativ kann zumindest ein Festkörperelektrolyt-Kontaktierbereich zumindest teilweise durch die Widerstandsschicht bedeckt sein. Im letzteren Fall können zumindest Teile der Widerstandsschicht, die die Festkörperelektrolyt-Kontaktierbereiche bedecken, Ionen beinhalten, die zum Ausbilden der leitenden Pfade notwendig sind (Ionenreservoir). Das Material der Widerstandsschicht kann dasselbe sein wie das der ersten Elektroden, wobei die Dicke der Widerstandsschicht dann jedoch geringer als die Dicke der ersten Elektroden ausfallen sollte.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet die Widerstandsschicht Metallnitride wie beispielsweise Tantalnitrid (TaN) oder Wolframnitrid (WN) oder dotiertes Silizium (Si) (im Falle von Silizium wird der gewünschte Widerstandswert der Widerstandsschicht durch das Dotierniveau des Siliziums bestimmt).
  • Gemäß einer Ausführungsform der Erfindung liegt die erste Oberfläche des Festkörperelektrolytblocks der zweiten Oberfläche des Festkörperelektrolytblocks gegenüber.
  • Gemäß einer Ausführungsform der Erfindung stellt die erste Oberfläche die Oberseite des Festkörperelektrolytblocks, und die zweite Oberfläche die Unterseite des Festkörperelektrolytblocks dar. Die Erfindung ist jedoch nicht darauf beschränkt: Die erste Oberfläche kann beispielsweise eine Seitenfläche bzw. die Vorder- oder Rückseite des Festkörperelektrolytblocks sein. In diesem Fall kann die zweite Oberfläche beispielsweise eine weitere Seitenfläche des Festkörperelektrolytblocks darstellen, die der ersten Oberfläche gegenüberliegt.
  • Gemäß einer Ausführungsform der Erfindung beinhaltet eine CBRAM-Zelle einen Festkörperelektrolyt sowie Elektroden, die mit dem Festkörperelektrolyt elektrisch verbunden sind und leitende Pfade innerhalb des Festkörperelektrolyts ausbilden, löschen bzw. detektieren, indem entsprechende Spannungen an dem Festkörperelektrolyt angelegt werden, wobei die Elektroden zwei obere Elektroden und eine untere Elektrode aufweisen, die räumlich voneinander getrennt und so angeordnet sind, dass leitende Pfade, die zwischen den obere Elektroden und der unteren Elektrode ausgebildet werden, nicht miteinander überlappen.
  • Gemäß einer Ausführungsform der Erfindung wird ein CBRAM-Zellenarray mit einer Mehrzahl von CBRAM-Zellen bereitgestellt, wobei jede CBRAM-Zelle einen Festkörperelektrolytblock mit wenigstens drei Festkörperelektrolyt-Kontaktierbereichen sowie Elektroden aufweist, die mit den Festkörperelektrolyt-Kontaktierbereichen elektrisch verbunden sind. Leitende Pfade sind innerhalb des Festkörperelektrolytblocks ausbildbar, löschbar oder detektierbar durch Anlegen von Spannungen zwischen den Festkörperelektrolyt-Kontaktierbereichen unter Verwendung der Elektroden als Spannungszuführer, wobei die Kontaktierbereiche räumlich voneinander getrennt sind, derart, dass leitende Pfade, die von unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander überlappen.
  • Alle Ausführungsformen, die im Zusammenhang mit der CBRAM-Zelle diskutiert wurden, können in analoger Weise auch auf das CBRAM-Zellenarray angewandt werden.
  • Die Elektroden, die mit den Festkörperelektrolyt-Kontaktierbereichen elektrisch verbunden sind, sind gemäß einer Ausführungsform der Erfindung ihrerseits mit Wortleitungen und Bitleitungen elektrisch verbunden.
  • Gemäß einer Ausführungsform der Erfindung weist ein CBRAM-Zellenarray eine Mehrzahl von CBRAM-Zellen auf, wobei jede CBRAM-Zelle einen Festkörperelektrolyt sowie Elektroden, die mit dem Festkörperelektrolyt verbunden sind, aufweist. Die Elektroden bilden, löschen oder detektieren leitende Pfade innerhalb des Festkörperelektrolyts durch Anlegen entsprechender Spannungen an den Festkörperelektrolyt, wobei die Elektroden zwei räumlich voneinander getrennte obere Elektroden und eine untere Elektrode aufweisen, die derart angeordnet sind, dass ausgebildete leitende Pfade, die zwischen den oberen Elektroden und der unteren Elektrode verlaufen, nicht miteinander überlappen.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Schreiben von Daten in eine CBRAM-Zelle bereitgestellt, die einen Festkörperelektrolytblock mit wenigstens drei Festkörperelektrolyt-Kontaktierbereichen sowie Elektroden, die elektrisch mit dem Festkörperelektrolyt-Kontaktierbereichen verbunden sind, aufweist. Innerhalb des Festkörperelektrolytblocks sind leitende Pfade ausbildbar, löschbar oder detektierbar, indem Spannungen zwischen den Festkörperelektrolyt-Kontaktierbereichen angelegt werden unter Verwendung der Elektroden als Spannungsversorger, wobei die Kontaktierbereiche räumlich voneinander getrennt sind, derart, dass leitende Pfade, die von unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander überlappen. Das Verfahren beinhaltet den folgenden Prozess: Beaufschlagen des Festkörperelektrolytblocks mit einem Energieimpuls durch Anlegen einer Schreibspannung zwischen einem ersten Festkörperelektrolyt-Kontaktierbereich und einem gemeinsamen Festkörperelektrolyt-Kontaktierbereich.
  • Gemäß einer Ausführungsform der Erfindung wird der Festkörperelektrolytblock mit einem weiteren Energieimpuls beaufschlagt, indem eine Schreibspannung zwischen einem zweiten Festkörperelektrolyt-Kontaktierbereich und dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich angelegt wird.
  • Gemäß einer Ausführungsform der Erfindung werden die Energieimpulse zum gleichen Zeitpunkt angewendet bzw. erzeugt. Jedoch ist es auch möglich, die Energiepulse zu unterschiedlichen Zeitpunkten anzuwenden bzw. zu erzeugen. Das Anwenden der Energiepulse zum selben Zeitpunkt hat den Vorteil, dass zwei Bits in einem Schritt geschrieben werden können.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Lesen von Daten aus einer CBRAM-Zelle bereitgestellt, wobei die CBRAM-Zelle einen Festkörperelektrolytblock mit zumindest drei Festkörperelektrolyt-Kontaktierbereichen sowie Elektroden, die mit dem Festkörperelektrolyt-Kontaktierbereichen elektrisch verbunden sind, aufweist. Innerhalb des Festkörperelektrolytblocks sind leitende Pfade ausbildbar, löschbar oder detektierbar durch Anlegen von Spannungen zwischen den Festkörperelektrolyt-Kontaktierbereichen unter Verwendung der Elektroden als Spannungsversorger. Die Kontaktierbereiche sind räumlich so voneinander getrennt, dass leitende Pfade, die von unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander überlappen. Das Verfahren weist die folgenden Prozesse auf:
    Anlegen einer Spannung zwischen einem ersten Festkörperelektrolyt-Kontaktierbereich und einem gemeinsamen Festkörperelektrolyt-Kontaktierbereich, Detektieren einer Stromstärke eines Stroms, der zwischen dem ersten Festkörperelektrolyt-Kontaktierbereich und dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich fließt, sowie Ermitteln der in der CBRAM-Zelle gespeicherten Daten basierend auf der ermittelten Stromstärke.
  • Gemäß einer Ausführungsform der Erfindung wird weiterhin eine Spannung zwischen einem zweiten Festkörperelektrolyt-Kontaktierbereich und dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich angelegt, eine Stromstärke eines Stroms ermittelt, der zwischen dem zweiten Festkörperelektrolyt-Kontaktierbereich und dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich fließt, sowie die in der CBRAM-Zelle gespeicherten Daten basierend auf der detektierten Stromstärke ermittelt.
  • Gemäß einer Ausführungsform der Erfindung werden die Ermittlungen der Stromstärken zum selben Zeitpunkt ausgeführt.
  • Gemäß einer Ausführungsform der Erfindung kann die Existenz/Nichtexistenz zweier leitender Pfade in dem Festkörperelektrolytblock unter Verwendung von lediglich zwei Elektroden gleichzeitig festgestellt werden. Um dies zu ermöglichen, werden beispielsweise die Festkörperelektrolyt-Kontaktierbereiche, in denen die zwei leitenden Pfade beginnen, durch eine Hochwiderstandsschicht miteinander verbunden, wie vorangehend erläutert, wobei beide leitende Pfade in einem gemeinsamen Festkörperelektrolyt-Kontaktierbereich enden. Eine der beiden Elektroden ist mit dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich verbunden, die andere Elektrode ist mit einem der beiden durch die Widerstandsschicht miteinander verbundenen Festkörperelektrolyt-Kontaktierbereiche verbunden. Der Widerstand des Messstroms, der durch den Festkörperelektrolytblock geleitet wird, kann vier unterschiedliche Werte annehmen in Abhängigkeit der Existenz/Nichtexistenz der beiden leitenden Pfade.
  • Gemaß einer Ausführungsform der Erfindung werden Daten in die CBRAM-Zelle geschrieben und aus der CBRAM-Zelle gelesen, indem jeweilige Schreib-/Lesespannungen zwischen den Festkörperelektrolyt-Kontaktierbereichen angelegt werden. Die Schreib-/Lesespannungen können gleichzeitig angelegt werden, d. h. zwei leitende Pfade können jeweils um gleichen Zeitpunkt ausgebildet, gelöscht oder detektiert werden. Alternativ wird jeder Strompfad innerhalb einer CBRAM-Zelle individuell geschrieben, gelöscht oder detektiert.
  • Ausfuhrungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden naher erlautert.
  • Es zeigen
  • 1A eine schematische Querschnittsdarstellung einer CBRAM-Zelle in einem ersten Speicherzustand;
  • 1B eine schematische Querschnittsdarstellung einer CBRAM-Zelle in einem zweiten Speicherzustand;
  • 2 eine schematische Querschnittsdarstellung einer Ausführungsform der CBRAM-Zelle gemaß der Erfindung;
  • 3 die Aquivalenzschaltung der in 2 gezeigten Ausführungsform;
  • 4 eine schematische Draufsicht auf eine Ausführungsform eines CBRAM-Arrays gemäß der Erfindung;
  • 5 die Aquivalenzschaltung eines Details D des in 4 gezeigten CBRAM-Arrays;
  • 6 ein Spannungsdiagramm, das den Spannungsverlauf entlang der Oberseite des in 2 gezeigten Festkörperelektrolyten veranschaulicht;
  • 7 eine schematische Querschnittsdarstellung einer Ausführungsform der erfindungsgemäßen CBRAM-Zelle;
  • 8 eine schematische Draufsicht auf die in 7 gezeigte Ausführungsform;
  • 9 eine schematische Draufsicht auf eine Ausführungsform der erfindungsgemäßen CBRAM-Zelle;
  • 10A eine schematische Draufsicht auf die in 4 gezeigte Ausführungsform;
  • 10B eine schematische Querschnittsdarstellung der in 4 gezeigten Ausführungsform;
  • 10C eine schematische Untersicht auf die in 4 gezeigte Ausführungsform;
  • 11A eine schematische Draufsicht auf eine Ausführungsform der erfindungsgemäßen CBRAM-Zelle;
  • 11B eine schematische Querschnittsdarstellung der in 12A gezeigten Ausführungsform;
  • 11C eine schematische Unteransicht der in 12A und 12B gezeigten Ausführungsform.
  • In den Figuren sind identische beziehungsweise einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • In der folgenden Beschreibung soll unter Bezugnahme auf die 10 bis 13 ein grundlegender Aspekt geschrieben werden, der einer Ausführungsform der Erfindung zu Grunde liegt.
  • 10a, 10b, 10c zeigen einen Festkörperelektrolyt 3 (10a: Draufsicht; 10b: Querschnittsdarstellung; 10c: Unteransicht) mit ersten bis dritten Festkörperelektrolyt-Kontaktierbereichen 91–93 (im Folgenden auch als Ionenleiter-Kontaktierbereiche bezeichnet), die jeweils Oberflächengebiete der ersten Oberfläche 4 (Oberseite) und der zweiten Oberfläche 5 (Unterseite) darstellen. In dem Festkörperelektrolytblock 3 sind leitende Pfade ausbildbar, löschbar oder detektierbar, indem Spannungen zwischen den ersten bis dritten Festkörperelektrolyt-Kontaktierbereichen 91–93 angelegt werden unter Verwendung von Elektroden (nicht gezeigt), die mit den ersten bis dritten Festkörperelektrolyt-Kontaktierbereichen 91–93 als Spannungsversorger elektrisch verbunden sind. Die Elektroden können die ersten bis dritten Festkörperelektrolyt-Kontaktierbereiche 91–93 direkt oder indirekt (beispielsweise bei Vorhandensein einer Zwischenschicht zwischen den ersten bis dritten Festkörperelektrolyt-Kontaktierbereichen 91–93 und den Elektroden) kontaktieren.
  • Ein wesentlicher Aspekt gemäß einer Ausführungsform der Erfindung ist, dass die ersten bis dritten Festkörperelektrolyt-Kontaktierbereiche 91–93 räumlich voneinander getrennt sind, derart, dass leitende Pfade, die von unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander überlappen. Mit anderen Worten: Jeder leitende Pfad 10 muss von einem ”eigenen” Festkörperelektrolyt-Kontaktierbereich starten, oder in einem ”eigenen” Festkörperelektrolyt-Kontaktierbereich enden. Weiterhin ist es möglich, dass jeder Strompfad 10 in einem eigenen Festkörperelektrolyt-Kontaktierbereich beginnt und endet. Dies ist jedoch nicht notwendig. Der Festkörperelektrolyt-Kontaktierbereich, in dem der leitende Pfad 10 endet oder beginnt, kann mit anderen leitenden Pfaden „geteilt” werden.
  • In der in 10a bis 10c gezeigten Ausführungsform haben ein erster leitender Pfad 101 und 102 unterschiedliche Startpunkte (erster und zweiter Festkörperelektrolyt-Kontaktierbereich 91, 92) und einen gemeinsamen Endpunkt (dritter Festkörperelektrolyt-Kontaktierbereich 93). Der Abstand D zwischen dem ersten Festkörperelektrolyt-Kontaktierbereich 91 und dem zweiten Festkörperelektrolyt-Kontaktierbereich 92 ist so gewählt, dass keine Überschneidung zwischen dem ersten leitenden Pfad 101 und dem zweiten leitenden Pfad 102 möglich ist. Wenn der Abstand D sehr klein ausfällt, kann es nötig sein, eine Hochwiderstandsschicht 11 auf die erste Oberfläche 4 des Festkörperelektrolytblocks 3 aufzubringen, die zwischen dem ersten Festkörperelektrolyt-Kontaktierbereich 91 und dem zweiten Festkörperelektrolyt-Kontaktierbereich 92 angeordnet ist, wie durch die gestrichelte Linie in 10b angedeutet ist. Die Hochwiderstandsschicht 11 kann auch den ersten Festkörperelektrolyt-Kontaktierbereich 91 mit dem zweiten Festkörperelektrolyt-Kontaktierbereich 92 elektrisch verbinden.
  • Es ist möglich, den dritten Festkörperelektrolyt-Kontaktierbereich 93 (gemeinsamen Kontaktierbereich) durch unterschiedliche Festkörperelektrolyt-Kontaktierbereiche zu ersetzen.
  • In dem in 10a bis 10c gezeigten Beispiel stellen der erste und der zweite Festkörperelektrolyt-Kontaktierbereich 91, 92 Teile der Oberseite des Festkörperelektrolytblocks 3 dar.
  • Die Erfindung ist jedoch nicht hierauf beschränkt. Beispielsweise können der erste und zweite Festkörperelektrolyt-Kontaktierbereich 91, 92 durch einen alternativen ersten und zweiten Festkörperelektrolyt-Kontaktierbereich 91', 92' ersetzt sein, die eine dritte und eine vierte Oberfläche 12, 13 (Seitenflächen des Festkörperelektrolytblocks 3) kontaktieren, wie in 10b angedeutet.
  • Ein weiteres Beispiel ist in 11a bis 11c gezeigt: Erste bis sechste Festkörperelektrolyt-Kontakierbereiche 91–96 sind auf der ersten Oberfläche 4 vorgesehen. In diesem Fall ist es vorteilhaft, einen gemeinsamen Festkörperelektrolyt-Kontaktierbereich 97 vorzusehen, der die gesamte zweite Oberfläche 5 des Festkörperelektrolytblocks 3 bedeckt. Gemäß einer Ausführungsform der Erfindung ist der Abstand D' zwischen den ersten bis sechsten Festkörperelektrolyt-Kontaktierbereichen 91–96 so gewählt, dass sichergestellt ist dass das Ausbilden eines leitenden Pfads die Existenz oder Nichtexistenz eines anderen leitenden Pfads nicht beeinflusst.
  • 2 zeigt eine Ausführungsform einer erfindungsgemäßen CBRAM-Zelle, die beinhaltet: Einen Festkörperelektrolytblock 3 mit einer ersten Oberfläche 4 (Oberseite) und einer zweiten Oberfläche 5 (Unterseite), wobei die erste Oberfläche 4 mit einer Hochwiderstandsschicht und Endabschnitten von oberen Elektroden 14 bedeckt ist. Eine gemeinsame untere Elektrode 15 deckt zumindest einen Teil der zweiten Oberfläche 5 (Unterseite) des Festkörperelektrolytblocks 3 ab. Ein erster leitender Pfad 101 kann zwischen einer ersten Obere Elektrode 141 und der gemeinsamen unteren Elektrode 15 ausgebildet werden. Ein zweiter leitender Pfad 102 kann zwischen einer zweiten oberen Elektrode 142 und der gemeinsamen unteren Elektrode 15 ausgebildet werden. Der erste und zweite leitende Pfad 101, 102 können unabhängig voneinander ausgebildet und gelöscht werden unter Verwendung der ersten oberen Elektrode 141 oder der zweiten oberen Elektrode 142 als Spannungszuführer. Wie im rechten Teil von 2 gezeigt ist, wird der erste Festkörperelektrolyt-Kontaktierbereich 91 sowohl durch die Hochwiderstandsschicht 11 als auch durch die erste obere Elektrode 141 kontaktiert. Damit kann die Hochwiderstandschicht auch leitendes Material enthalten, das in den Festkörperelektrolytblock 3 eingetrieben werden kann (dies stellt sicher, dass genug leitendes Material zur Ausbildung der leitenden Metallcluster innerhalb des Festkörperelektrolytblocks 3 vorhanden ist).
  • 3 zeigt eine Äquivalenzschaltung der in 2 gezeigten Ausführungsform. Wie 3 entnommen werden kann, ist der Widerstand RS (der Schichtwiderstand der Widerstandsschicht 11) so gewählt, dass das Ausbilden des ersten leitenden Pfads 101 die Existenz bzw. Nichtexistenz des zweiten leitenden Pfads 102 nicht beeinflusst und umgekehrt.
  • Der Spannungsabfall, der durch den Widerstand RS bewirkt wird, sollte so gewählt werden, dass der Spannungswert im Bereich des zweiten Festkörperelektrolyt-Kontaktierbereichs 92 unterhalb eines Spannungsschwellenwerts liegt, der notwendig ist, um den zweiten leitenden Pfad 102 auszubilden, wenn der Spannungswert im Bereich des ersten Festkörperelektrolyt-Kontaktierbereichs 91 oberhalb des Spannungsschwellenwerts liegt, der notwendig ist, um den ersten leitenden Pfad 101 auszubilden. Dasselbe Erfordernis sollte erfüllt werden, wenn der erste leitende Pfad 101 unter Verwendung der ersten oberen Elektrode 141 gelöscht wird. Dieses Erfordernis ist in 6 grafisch visualisiert.
  • 7 zeigt eine weitere Ausführungsform einer erfindungsgemäßen CBRAM-Zelle. Diese Ausführungsform ähnelt der in 2 gezeigten Ausführungsform. Die in 7 gezeigte Ausführungsform weist zusätzlich eine dritte obere Elektrode 143 auf, die in der Mitte zwischen der ersten oberen Elektrode 141 und der zweiten oberen Elektrode 142 angeordnet ist. Die dritte obere Elektrode 143 ermöglicht das Ausbilden und Löschen eines dritten leitenden Pfads 103 innerhalb des Festkörperelektrolytblocks 3 durch Anlegen entsprechender Spannungen zwischen der dritten oberen Elektrode 143 und der unteren Elektrode 15. In der in 8 gezeigten Ausführungsform kontaktiert die dritte obere Elektrode 143 indirekt den Festkörperelektrolytblock 3 über die Hochwiderstandschicht 11. Dies ist möglich, wenn die Hochwiderstandsschicht 11 eine bestimmte Menge an metallischem Material enthält, das eine Metallionenquelle für das Eintreiben von Metallionen in den Festkörperelektrolytblock 3 bildet, wenn eine Spannung zwischen der dritten oberen Elektrode 143 und der unteren Elektrode 15 angelegt wird. Alternativ hierzu kann ein Kontaktloch innerhalb der Hochwiderstandsschicht 11 vorgesehen werden, derart, dass die dritte obere Elektrode 143 direkt den Festkörperelektrolytblock 3 kontaktiert.
  • 8 zeigt eine Draufsicht auf die in 7 gezeigte Ausführungsform.
  • 9 zeigt eine weitere Ausführungsform einer erfindungsgemäßen CBRAM-Zelle (Draufsicht). Die Ausführungsform weist eine erste bis vierte obere Elektrode 141–144 auf, die die erste Oberfläche (Oberseite) 4 des Festkörperelektrolytblocks 3 über erste bis vierte Festkörperelektrolyt-Kontaktierbereiche 91–94 kontaktieren, die in den Ecken des Festkörperelektrolytblocks 3 angeordnet sind. Die ersten bis vierten Festkörperelektrolyt-Kontaktierbereiche 91–94 sind relativ zueinander so angeordnet, dass der Abstand zwischen diesen Bereichen so groß wie möglich ist.
  • In dieser Ausfuhrungsform kann eine gemeinsame untere Elektrode zum Einsatz kommen, die die gesamte zweite Oberflache (Unterseite) des Festkörperelektrolytblocks 3 bedeckt (nicht gezeigt).
  • 4 zeigt eine Ausführungsform eines CBRAM-Zellenarrays. Das Array beinhaltet eine Mehrzahl von Bitleitungen 16 und eine Vielzahl von Wortleitungen 15, wobei jeder Kreuzungspunkt zwischen einer Wortleitung 15 und einer Bitleitung 16 einen CBRAM-Zellenbereich definiert. Das CBRAM-Zellenarray weist weiterhin einen Zeilendecoder 17 und einen Spaltendecoder 18 auf, die mit den Wortleitungen 15 und den Bitleitungen 16 verbunden sind.
  • 5 zeigt eine Möglichkeit, eine Ausfuhrungsform einer erfindungsgemaßen CBRAM-Zelle in ein CBRAM-Zellenarray zu integrieren, um eine Ausführungsform des CBRAM-Zellenarrays zu erhalten.
  • In diesem Beispiel weist eine CBRAM-Zelle 19 einen Festkörperelektrolytblock 3, ein erstes und ein zweites Auswahlelement 201, 202, die die ersten und zweiten Festkorperelektrolyt-Kontaktierbereiche 91, 92 mit einer Wortleitung 15 und mit ersten und zweiten Bitleitungen 161 und 162 verbinden, auf. Die Wortleitung 15 wird von dem ersten und dem zweiten Auswahlelement 201, 202 geteilt, wobei jedes Auswahlelement 201, 202 mit einer der ersten und zweiten Bitleitungen 161, 162 verbunden ist. Um den ersten leitenden Pfad 101 in dem Festkörperelektrolytblock 3 auszubilden, werden die erste Bitleitung 161 und die Wortleitung 15 ausgewahlt und damit das erste Auswahlelement 201 aktiviert. Der erste leitende Pfad 101 wird dann durch Anlegen einer Schreibspannung an den ersten Festkörperelektrolyt-Kontaktierbereich 91 unter Verwendung der ersten Bitleitung 161, des ersten Auswahlelements 201 und der entsprechenden Elektrode (hier nicht gezeigt) ausgebildet. Auf ähnliche Art und Weise kann der zweite leitende Pfad 102 ausgebildet werden.
  • Nun wird unter Bezugnahme auf 2 ein Beispiel gegeben, wie die erfindungsgemäße CBRAM-Zelle programmiert werden kann.
  • In dieser Ausführungsform kann die CBRAM-Zelle zwei leitende Pfade im Festkörperelektrolytblock 3 ausbilden. Daher kann die CBRAM-Zelle die folgenden logischen Zustände annehmen:
    • – 00: Keine leitenden Pfade;
    • – 01: Zweiter leitender Pfad 102 vorhanden;
    • – 10: Erster leitender Pfad 101 vorhanden:
    • – 11: Sowohl erster leitender Pfad 102 und zweiter leitender Pfad 102 vorhanden.
  • Um den ersten leitenden Pfad 101 auszubilden oder zu löschen, werden die erste obere Elektrode 141 und die gemeinsame untere Elektrode 15 ausgewählt und eine Schreib-/Löschspannung zwischen diesen Elektroden angelegt. Um den zweiten leitenden Pfad 102 auszubilden oder zu löschen, werden die zweite obere Elektrode 142 und die gemeinsame untere Elektrode 15 ausgewählt und eine Schreib-/Löschspannung angelegt. Aufgrund der Hochwiderstandsschicht 11, die zwischen der ersten und zweiten oberen Elektrode 141 und 142 angeordnet ist, hat der Schreib-/Löschvorgang, der einen der leitenden Pfade betrifft, kein Schreiben oder Löschen eines anderen leitenden Pfads zur Folge. Es ist auch möglich, die erste und die zweite obere Elektrode 141, 142 und die untere Elektrode 15 gleichzeitig auszuwählen, womit es möglich ist, gleichzeitig den ersten und den zweiten leitenden Pfad 101, 102 auszubilden oder zu löschen.
  • Um den Speicherzustand der CBRAM-Zelle festzustellen, können zwei Strategien zur Anwendung kommen. Jede Strategie wählt eine der ersten und zweiten oberen Elektroden 141, 142 und die untere Elektrode 15 aus und leitet einen Messstrom durch den Festkörperelektrolytblock 3 unter Verwendung dieser Elektroden. Wird angenommen, dass in dem ”AUS”-Zustand (keine leitenden Pfade 101, 102 vorhanden) R1 (Widerstand des ersten leitenden Pfads 101) = R2 (Widerstand des zweiten leitenden Pfads 102) = unendlich, und wird angenommen, dass in dem ”EIN”-Zustand (beide Strompfade 101, 102 vorhanden) R1 = RS (Widerstand der Hochwiderstandsschicht 11) = R (R1, R2 und RS haben den gleichen Widerstandswert, nämlich R), wird der Messstrom folgende Widerstände erfahren:
    • – Speicherzustand 00: Gemessener Widerstand = unendlich;
    • – Speicherzustand 01: Gemessener Widerstand = 2 R;
    • – Speicherzustand 10: Gemessener Widerstand = R;
    • – Speicherzustand 11: Gemessener Widerstand = 2/3 R.
  • Mit anderen Worten: Der Messstrom, der lediglich über eine der ersten und zweiten oberen Elektrode 141, 142 zugeführt wird, detektiert gleichzeitig das Vorhandensein/Nichtvorhandensein beider leitender Pfade 101, 102. Dieses Speicherzustand-Detektierverfahren basiert auf der Verwendung einer relativ empfindlichen Messstromverarbeitungseinrichtung, da hier unterschiedliche Widerstandswerte unterschieden werden müssen.
  • Für den Fall, dass eine weniger empfindliche Messstrom-Verarbeitungseinrichtung verwendet werden soll, kann die folgende alternative Strategie zum Einsatz kommen: Eine der ersten und zweiten oberen Elektrode 141, 142 und die gemeinsame untere Elektrode 15 werden ausgewählt. Beispielsweise wird die erste obere Elektrode 141 ausgewählt. In diesem Fall wird lediglich der erste leitende Pfad 101 detektiert. Der erste leitende Pfad 101 ist vorhanden, wenn der gemessene widerstand niedriger als 1,5 R ist. Er ist nicht vorhanden, wenn der gemessene Widerstand höher ist als 1,5 R. Ein Vorteil dieses Messverfahrens ist, dass der Toleranzbereich der Hochwiderstandsschicht 11 betreffend dessen Widerstand RS entspannter ist; die Hochwiderstandsschicht 11 kann sogar weggelassen werden. Ein Nachteil dieses Verfahrens ist, dass zwei Schreibprozesse ausgeführt werden müssen, um den vollständigen Speicherzustand der CBRAM-Speicherzelle zu ermitteln. Andererseits können beide Schreibprozesse gleichzeitig ausgeführt werden.
  • Im Rahmen dieser Erfindung ist Chalkogenid-Material zu verstehen als Beispiel einer beliebigen Verbindung, die Schwefel, Selen, Germanium und/oder Tellur enthält.
  • Gemäß einer Ausführungsform der Erfindung ist das Festkörperelektrolytmaterial beispielsweise eine Verbindung, die aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems besteht, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeS), Germaniumselenid (GeSe), Wolframoxid (WOx), Kupfersulfid (CuS) oder ähnliches.
  • Weiterhin kann das Festkörperelektrolyt-Material aus einem Chalkogenid-Material hergestellt sein, das Metallionen enthält, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle.
  • In der folgenden Beschreibung werden weitere Aspekte der Erfindung erläutert.
  • Speicherzellen, die Festkörperelektrolytmaterial enthalten, sind als programmierbare Metallisierungsspeicherzellen (PMC-Speicherzellen) bekannt. Speichereinrichtungen, die derartige PMC-Speicherzellen benutzen, sind als CBRAM-Speicherzellen (Conductive Bridging Random Access Memory) bekannt. Die unterschiedlichen Speicherzustände in einer PMC-Speicherzelle basieren auf dem Ausbilden bzw. Abschwächen eines leitenden Pfads im Elektrolytmaterial zwischen Elektroden basierend auf einem angelegten elektrischen Feld. Der widerstand des ursprünglichen Elektrolytmaterials ist typischerweise hoch. Damit kann die PMC-Speicherzelle in Abhängigkeit der Existenz eines leitenden Pfads in unterschiedliche Speicherzustände versetzt werden.
  • Trotz der Vorteile der CBRAM-Technologie. ist die Bitdichte bzw. die Zellgröße immer noch ein kritischer Parameter, verglichen zu bekannten Technologien wie DRAM und FLASH.
  • Gemäß einer Ausführungsform der Erfindung wird die Bitdichte für CBRAM-Zellen erhöht. Diese Ausführungsform ist kompatibel mit anderen Optionen wie der Skaliermethode oder Multilevel-Fähigkeit.
  • Die Bitdichte kommerzieller Speicherprodukte kann durch herunterskalieren vergrößert werden. Diese Methode hat jedoch einige Nachteile:
    • – hohe Herstellungskosten (insbesondere hohe Kosten für Lithographiewerkzeuge);
    • – hohe Komplexität;
    • – schlechtes Verhältnis zwischen Bitdichten-Gewinn und Kosten.
  • Die oben erwähnten Nachteile gelten insbesondere für Produkte, die Embedded-Speichertechnologie verwenden, wenn der Logikteil die Anwendung neuester Knoten-Technologie nicht erfordert.
  • Kommerzielle Produkte können Multilevel-Fähigkeiten (MLC; multilevel capability) benutzen. Diese Methode erhöht die Komplexität, da es schwieriger ist, unterschiedliche Level zu detektieren und zu programmieren. Des Weiteren gibt es bei der Anwendung von MLC Probleme mit der Zuverlässigkeit. Die erfindungsgemäßen Ausführungsformen sind mit MLC kompatibel.
  • Gemäß einer Ausführungsform der Erfindung ist das Speichern wenigstens zweier Bits in einem Speicherelement einer CBRAM-Vorrichtung möglich, womit die Bitdichte erhöht werden kann. Mit anderen Worten: Die Zellfläche pro Bit wird reduziert. Hiermit sind einige Vorteile gegenüber vorhandenen Lösungen verbunden:
    • – die Bitdichte wird selbst für entspannte Lithographiebedingungen erhöht, das Ansteigen der Herstellungskosten wird vermieden;
    • – Kompatibilität mit vorhandenen Lösungen, die in kommerziellen Produkten eingesetzt werden, ist gewährleistet, weiterhin sind Kombinationen der Erfindung mit existierenden Lösungen möglich;
    • – es besteht die Möglichkeit, zwei Bits in einem Schritt zu lesen.
  • Gemäß einer Ausführungsform der Erfindung wird die Bitdichte erhöht durch das Speichern zweier Bits in einer CBRAM-Einheitszelle.
  • Gemäß einer Ausführungsform der Erfindung wird das Ausbilden bzw. Abschwächen oder Löschen zweier physikalisch voneinander getrennter leitender Pfade an den Kanten eines Speicherelements bewirkt. Diese beiden Bits bzw. Pfade können individuell adressiert werden für die Zustände SCHREIBEN, LÖSCHEN sowie LESEN.
  • Gemäß einer Ausführungsform der Erfindung wird eine spezielle Schicht, die auf der Oberseite des aktiven Materials (Elektrolytschicht) angeordnet ist und einen hohen Schichtwiderstand Rs verglichen zu der Standardtop-Elektrodenschicht aufweist, verwendet, die als Quelle für leitendes Material notwendig ist. Der zusätzliche Spannungsabfall über diese spezielle Schicht macht es möglich, unterschiedliche leitende Pfade auszubilden, zu löschen bzw. diese zu unterscheiden, vorausgesetzt, dass innerhalb des aktiven Materials eine homogene Spannungsschwellenwert-Verteilung existiert. Die spezielle Schicht kann beispielsweise aus einem Material mit einem hohen Schichtwiderstand Rs wie TaN, WN oder ähnlichem bestehen. Es kann sogar das gleiche Material wie das der Obere Elektrodenschicht zum Einsatz kommen, vorausgesetzt, dass eine signifikante Variation der Dicke dieser Schicht über die Zelle existiert.
  • Leseoperationen können auf dreierlei Art und Weisen erfolgen. Beide Bits können in einem Lesevorgang detektiert werden, vorausgesetzt, dass der Wert für Rs und Ron dieser Pfade in einem bestimmten Bereich eingestellt werden kann. Wenn die Spezifikationen für die Widerstandswerte entspannter sind (beispielsweise aufgrund einfacherer Prozessbedingungen), kann der Lesevorgang wie die Schreib- und Löschvorgänge durch individuelles Adressieren der Bits ausgeführt werden. Diese Vorgänge können entweder simultan oder aufeinander folgend ausgeführt werden.
  • Im Rahmen der Erfindung beinhalten die Begriffe ”verbunden” und ”gekoppelt” sowohl direktes als auch indirektes Verbinden bzw. Koppeln.
  • Bezugszeichenliste
    • 1
    Erste Elektrode
    2
    Zweite Elektrode
    3
    Festkörperelektrolyt
    4
    Erste Oberfläche
    5
    Zweite Oberfläche
    6
    Isolationsstruktur
    7
    Leitende Brücke
    8
    Ionencluster
    9
    Festkörperelektrolyt-Kontaktierbereich
    9'
    Festkörperelektrolyt-Kontaktierbereich
    10
    Leitender Pfad
    11
    Widerstandsschicht
    12
    Dritte Oberfläche
    13
    Vierte Oberfläche
    14
    Obere Elektrode
    15
    Untere Elektrode
    17
    Zeilendecoder
    18
    Spaltendecoder
    19
    CBRAM-Zelle
    20
    Schaltelement

Claims (17)

  1. Festkorperelektrolyt-Speicherzelle mit wahlfreiem Zugriff, • mit einem Festkörperelektrolytblock, der wenigstens drei Festkörperelektrolyt-Kontaktierbereiche aufweist, • mit Elektroden, die mit dem Festkorperelektrolyt-Kontaktierbereichen elektrisch verbunden sind, • wobei in dem Festkörperelektrolytblock leitende Pfade ausbildbar, löschbar oder detektierbar sind durch Anlegen von Spannungen zwischen den Festkorperelektrolyt-Kontaktierbereichen, • wobei die Kontaktierbereiche räumlich voneinander getrennt sind, derart, dass leitende Pfade, die von unterschiedlichen Festkorperelektrolyt-Kontaktierbereichen ausgehen und/oder in unterschiedlichen Festkörperelektrolyt-Kontaktierbereichen enden, nicht miteinander uberlappen, • wobei wenigstens zwei Festkörperelektrolyt-Kontaktierbereiche auf einer ersten Oberfläche angeordnet sind, und eine leitfähige Widerstandsschicht zwischen den wenigstens zwei Festkörperelektrolyt-Kontaktierbereichen auf der ersten Oberfläche angeordnet und mit den wenigstens zwei Festkorperelektrolyt-Kontaktierbereichen elektrisch verbunden ist, wobei die Widerstandsschicht einen höheren elektrischen Widerstand aufweist als den der Elektroden, die die wenigstens zwei auf der ersten Oberflache angeordneten Festkörperelektrolyt-Kontaktierbereiche kontaktieren.
  2. Festkorperelektrolyt-Speicherzelle gemäß Anspruch 1, wobei die Festkorperelektrolyt-Kontaktierbereiche aufweisen • einen ersten Festkörperelektrolyt-Kontaktierbereich und einen zweiten Festkörperelektrolyt-Kontaktierbereich, die auf einer ersten Oberflache des Festkörperelektrolytblocks angeordnet sind, und • einen gemeinsamen Festkörperelektrolyt-Kontaktierbereich, der auf einer zweiten Oberflache des Festkörperelektrolytblocks angeordnet ist, wobei leitende Pfade, die von dem ersten oder zweiten Festkörperelektrolyt-Kontaktierbereich ausgehen, jeweils in dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich enden.
  3. Festkörperelektrolyt-Speicherzelle gemaß Anspruch 2, welche an der ersten Oberflache eine erste und eine zweite Randregion aufweist, wobei der erste Festkorperelektrolyt-Kontaktierbereich bei der ersten Randregion des Festkörperelektrolytblocks angeordnet ist und der zweite Festkörperelektrolyt-Kontaktierbereich bei der zweiten Randregion des Festkörperelektrolytblocks angeordnet ist.
  4. Festkorperelektrolyt-Speicherzelle gemäß Anspruch 3, wobei die erste Randregion der zweiten Randregion gegenuber liegt.
  5. Festkorperelektrolyt-Speicherzelle gemaß Anspruch 3 oder 4, mit einem dritten Festkörperelektrolyt-Kontaktierbereich, der auf der ersten Oberfläche zwischen dem ersten und dem zweiten Festkorperelektrolyt-Kontaktierbereich angeordnet ist, wobei ein leitender Pfad, der von dem dritten Festkorperelektrolyt-Kontaktierbereich ausgeht, in dem gemeinsamen Festkörperelektrolyt-Kontaktierbereich endet.
  6. Festkorperelektrolyt-Speicherzelle gemaß einem der Ansprüche 1 bis 5, wobei die Festkörperelektrolyt-Kontaktierbereiche aufweisen • einen ersten Festkörperelektrolyt-Kontaktierbereich, einen zweiten Festkorperelektrolyt-Kontaktierbereich, einen dritten Festkorperelektrolyt-Kontaktierbereich und einen vierten Festkorperelektrolyt-Kontaktierbereich, die auf einer ersten Oberflache des Festkorperelektrolytblocks angeordnet sind, und • einen gemeinsamen Festkorperelektrolyt-Kontaktierbereich, der auf einer zweiten Oberfläche des Festkörperelektrolytblocks angeordnet ist, wobei leitende Pfade, die von dem ersten, zweiten, dritten oder vierten Festkörperelektrolyt-Kontaktierbereich ausgehen, jeweils in dem gemeinsamen Festkorperelektrolyt-Kontaktierbereich enden.
  7. Festkorperelektrolyt-Speicherzelle gemaß Anspruch 6, wobei die erste Oberfläche des Festkorperelektrolytblocks eine rechteckige Form aufweist, wobei jede der ersten bis vierten Festkorperelektrolyt-Kontaktierbereiche bei einer unterschiedlichen Ecke angeordnet ist.
  8. Festkorperelektrolyt-Speicherzelle gemaß einem der Ansprüche 1 bis 7, wobei die Festkörperelektrolyt-Kontaktierbereiche Oberflachenbereiche der Festkorperelektrolytoberflache darstellen, die direkt durch die Elektroden kontaktiert werden.
  9. Festkorperelektrolyt-Speicherzelle gemäß einem der Ansprüche 1 bis 8, wobei zumindest ein Festkorperelektrolyt-Kontaktierbereich zumindest teilweise durch die Widerstandsschicht bedeckt ist.
  10. Festkorperelektrolyt-Speicherzelle gemaß einem der Ansprüche 1 bis 9, wobei zumindest die Teile der Widerstandsschicht, die Teile der Festkörperelektrolyt-Kontaktierbereiche darstellen, Ionen enthalten, die zum Ausbilden der leitenden Pfade notwendig sind.
  11. Festkorperelektrolyt-Speicherzelle gemäß einem der Ansprüche 1 bis 10, wobei das Material der Widerstandsschicht das gleiche wie das der ersten Elektroden ist, wobei die Dicke der Widerstandsschicht kleiner ist als die Dicke der ersten Elektroden.
  12. Festkorperelektrolyt-Speicherzelle gemäß einem der Anspruche 1 bis 11, wobei die Widerstandsschicht Metallnitrid enthält.
  13. Festkorperelektrolyt-Speicherzelle gemäß Anspruch 12, wobei das Material der Widerstandsschicht gewahlt ist aus einer Gruppe von Materialien, die aus Tantalnitrid, Wolframnitrid, oder dotiertem Silizium besteht.
  14. Festkörperelektrolyt-Speicherzelle gemäß einem der Anspruche 1 bis 13, wobei die erste Oberfläche des Festkörperelektrolytblocks der zweiten Oberflache des Festkorperelektrolytblocks gegenuber liegt.
  15. Festkorperelektrolyt-Speicherzelle gemäß einem der Anspruche 1 bis 14, wobei die erste Oberflache die Oberseite des Festkörperelektrolytblocks, und die zweite Oberflache die Unterseite des Festkörperelektrolytblocks darstellt.
  16. Festkorperelektrolyt-Speicherzellenarray mit einer Mehrzahl von Festkörperelektrolyt-Speicherzellen nach Anspruch 1.
  17. Festkörperelektrolyt-Speicherzellenarray gemäß Anspruch 16, wobei die Festkorperelektrolyt-Kontaktierbereiche aufweisen • einen ersten Festkörperelektrolyt-Kontaktierbereich, einen zweiten Festkorperelektrolyt-Kontaktierbereich, einen dritten Festkörperelektrolyt-Kontaktierbereich und einen vierten Festkörperelektrolyt-Kontaktierbereich, die auf einer ersten Oberflache des Festkorperelektrolytblocks angeordnet sind, und • einen gemeinsamen Festkorperelektrolyt-Kontaktierbereich, der auf einer zweiten Oberflache des Festkorperelektrolytblocks angeordnet ist, wobei leitende Pfade, die von dem ersten oder zweiten Festkorperelektrolyt-Kontaktierbereich ausgehen, jeweils in dem gemeinsamen Festkorperelektrolyt-Kontaktierbereich enden, und wobei die Elektroden, die den ersten bis vierten Festkörperelektrolyt-Kontaktierbereich kontaktieren, mit Bitleitungen des Festkorperelektrolyt-Speicherzellenarrays elektrisch verbunden sind, und die Elektrode, die dem gemeinsamen Festkorperelektrolyt-Kontaktierbereich kontaktiert, mit einer Wortleitung des Festkorperelektrolyt-Speicherzellenarrays elektrisch verbunden ist.
DE102006038899A 2006-08-02 2006-08-18 Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray Expired - Fee Related DE102006038899B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/497,810 US7515454B2 (en) 2006-08-02 2006-08-02 CBRAM cell and CBRAM array, and method of operating thereof
US11/497,810 2006-08-02

Publications (2)

Publication Number Publication Date
DE102006038899A1 DE102006038899A1 (de) 2008-02-21
DE102006038899B4 true DE102006038899B4 (de) 2012-04-05

Family

ID=39028326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006038899A Expired - Fee Related DE102006038899B4 (de) 2006-08-02 2006-08-18 Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray

Country Status (2)

Country Link
US (1) US7515454B2 (de)
DE (1) DE102006038899B4 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254721A (ja) * 2003-02-24 2004-09-16 Nintendo Co Ltd ゲーム装置およびゲームプログラム
WO2008112525A2 (en) * 2007-03-09 2008-09-18 Link Medicine Corporation Treatment of lysosomal storage diseases
US7888228B2 (en) 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) * 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8446752B2 (en) * 2008-10-30 2013-05-21 Seagate Technology Llc Programmable metallization cell switch and memory units containing the same
US20100108975A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Non-volatile memory cell formation
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9059705B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Resistive random accessed memory device for FPGA configuration
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9048415B2 (en) 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
KR20140035558A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9246086B2 (en) 2013-10-02 2016-01-26 Sony Corporation Conductive bridge memory system and method of manufacture thereof
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9601546B1 (en) * 2016-09-12 2017-03-21 International Business Machines Corporation Scaled cross bar array with undercut electrode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1261252B (de) * 1965-11-10 1968-02-15 Danfoss As Elektronisches, bistabiles sperrschichtfreies Halbleiterschaltelement und Verfahren zu seiner Herstellung
DD76744A5 (de) * 1963-09-20 1970-10-12 Energy Conversion Devices Inc Symmetrisches schaltbares Halbleiterbauelement
DE10255117A1 (de) * 2002-11-26 2004-06-17 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE69825923T2 (de) * 1997-12-04 2005-09-01 Axon Technologies Corp., Scottsdale Programmierbare aggregierende Unterflächenmetallisierungsstruktur
WO2006003620A1 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
EP1643508A2 (de) * 2004-10-01 2006-04-05 International Business Machines Corporation Nichtflüchtiges Speicherelement mit programmierbarem Widerstand
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE76744C (de) A. LEMBERG, Obermaat, in Lehe i. H., Telegraphenschule Burgbelagerungsspiel
DE102004041894B3 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
DE102004052647B4 (de) * 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD76744A5 (de) * 1963-09-20 1970-10-12 Energy Conversion Devices Inc Symmetrisches schaltbares Halbleiterbauelement
DE1261252B (de) * 1965-11-10 1968-02-15 Danfoss As Elektronisches, bistabiles sperrschichtfreies Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE69825923T2 (de) * 1997-12-04 2005-09-01 Axon Technologies Corp., Scottsdale Programmierbare aggregierende Unterflächenmetallisierungsstruktur
DE10255117A1 (de) * 2002-11-26 2004-06-17 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
WO2006003620A1 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
EP1643508A2 (de) * 2004-10-01 2006-04-05 International Business Machines Corporation Nichtflüchtiges Speicherelement mit programmierbarem Widerstand
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung

Also Published As

Publication number Publication date
US7515454B2 (en) 2009-04-07
DE102006038899A1 (de) 2008-02-21
US20080029842A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007019825B4 (de) Integrierte Schaltung
DE102008027025A1 (de) Speicher mit gemeinsam genutztem Speichermaterial
DE102007021535A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Ermitteln defekter Widerstandsänderungszellen, Testvorrichtung sowie Computerprogramm
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102008026860A1 (de) Speicher mit gemeinsam genutztem Speichermaterial
DE102004060712A1 (de) Datenspeichervorrichtung
DE102006061720B4 (de) Speichervorrichtung zum Lesen/Schreiben von Daten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Effective date: 20110516

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Effective date: 20110516

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120706

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee