-
Die vorliegende Erfindung betrifft
eine Halbleiterspeichereinrichtung sowie ein Verfahren zu deren
Herstellung.
-
Bei der Fortentwicklung moderner
Halbleiterspeichertechnologien werden neuartige Speicherkonzepte
eingeführt.
Diese betreffen insbesondere nichtflüchtige Speicher. Dabei werden
die in den jeweiligen Speicherzellen oder Speicherelementen vorzusehenden
Speichermedien im Hinblick auf ihre physikalischen Eigenschaften
bei Phasenumwandlungen ausgewählt
und eingesetzt. So sind zum Beispiel nichtflüchtige Speicher bekannt, bei
welchen das Speichermedium bei einer Phasenumwandlung von einem
niederohmigen, ggf. kristallinen, Zustand in einen hochohmigen,
ggf. amorphen, Zustand übergeht.
Bei diesem Konzept wird also ein Material als Speichermedium verwendet,
welches zwei stabile Phasen, nämlich
eine hochohmige amorphe und eine niederohmige kristalline, besitzt.
Durch elektrische Pulse kann das Material in Bezug auf diese beiden Phasen
reversibel hin und her geschaltet werden. Die entsprechenden Widerstandsänderungen
beim Phasenübergang
zwischen der amorphen und der kristallinen Phase werden dabei zur
Informationsspeicherung verwendet. Obwohl üblicherweise bisher dafür so genannte
Chalcogenide verwendet werden, ist im Prinzip jedes Material als
Speichermedium bei diesen nichtflüchtigen Speichern geeignet,
welches ein reversibles Umschalten zwischen einem hochohmigen und
einem niederohmigen Zustand erlaubt.
-
Problematisch bei bekannten Halbleiterspeichertechnologien
auf der Grundlage eines Phasenumwandlungsspeichereffekts ist, dass
zur Initiierung und Durchführung
der Phasenumwandlung jeweils eine bestimmte Wärmemenge der jeweiligen Speicherzelle
oder dem jeweiligen Speicherelement zugeführt werden muss. Dabei muss
verhindert werden, dass die zugeführte Wärmemenge auch Nachbarzellen
oder -elemente beeinflusst und deren Informationszustand ändert. Dies
wird bisher dadurch realisiert, dass ein bestimmter Mindestabstand
benachbarter Speicherzellen oder -elemente in einer Halbleiterspeichereinrichtung
mit Phasenumwandlungsspeichereffekt eingehalten wird. Die Einhaltung eines
derartigen Mindestabstands zwischen zwei benachbarten Speicherzellen
oder Speicherelementen läuft
aber dem Bestreben zuwider, eine möglichst hohe Integrationsdichte
für Halbleiterspeichereinrichtungen
bereitzustellen.
-
Die Erfindung liegt die Aufgabe zugrunde, eine
Halbleiterspeichereinrichtung auf der Grundlage eines Phasenumwandlungsspeichereffekts
sowie ein Verfahren zu deren Herstellung anzugeben, mit welchen
Halbleiterspeichereinrichtungen mit Phasenumwandlungsspeichereffekt
mit besonders hoher Integrationsdichte und gleichwohl hoher Funktionszuverlässigkeit
realisiert werden können.
-
Die Aufgabe wird erfindungsgemäß durch eine
Halbleiterspeichereinrichtung gemäß den kennzeichnenden Merkmalen
des Anspruchs 1 gelöst. Ferner
wird die Aufgabe durch ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
gemäß dem kennzeichnenden
Merkmal des Anspruchs 11 gelöst.
-
Vorteilhafte Weiterbildungen der
erfindungsgemäßen Halbleiterspeichereinrichtung
sowie des erfindungsgemäßen Verfahrens
zum Herstellen einer Halbleiterspeichereinrichtung sind jeweils
Gegenstand der abhängigen
Unteransprüche.
-
Die erfindungsgemäße Halbleiterspeichereinrichtung
weist mindestens ein Speicherelement mit Phasenumwandlungsspeichereffekt
auf und ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement
in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens
einem Hohlraum in räumlicher
Nähe zum
jeweiligen Speicherelement derart vorgesehen ist, dass die thermische
Kopplung des jeweiligen Speicherelements zur Umgebung der Speicherzelle
durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement
und Umgebung vermindert ausgebildet ist.
-
Es ist somit eine grundlegende Idee
der vorliegenden Erfindung, eine Hohlraumanordnung mit mindestens
einem Hohlraum im Halbleitersubstrat, in welchem das Speicherelement
ausgebildet ist, vorzusehen. Der jeweilige Hohlraum vermeidet das
Vorsehen eines Materials, welches eine bestimmte Restwärmeleitfähigkeit
besitzt. Der Hohlraum, ob evakuiert oder gasgefüllt, besitzt auf jeden Fall
immer eine geringere Wärmeleitfähigkeit
als ein entsprechend ausgebildeter materieller Bereich, so dass
die thermische Kopplung zwischen der Speicherzelle und seiner Umgebung,
nämlich
dem Halbleitersubstrat oder eines Nachbarelements, reduziert ist.
-
Eine besonders vorteilhafte Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
ergibt sich, wenn für
das Speicherelement im Halbleitersubstrat jeweils eine erste oder
untere Zugriffselektrodeneinrichtung, eine zweite oder obere Zugriffselektrodeneinrichtung
sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium
mit phasenabhängigem
ohmschen Widerstand mit den Zugriffselektrodeneinrichtungen kontaktiert vorgesehen
ist. Mindestens eine der Zugriffselektrodeneinrichtungen, vorzugsweise
die erste oder untere Zugriffselektrodeneinrichtung, ist als Anregungselektrode
oder Heizelektrode zum lokalen Erhitzen des kontaktierten Speichermediums
und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs
oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet.
-
Zumindest ein Teil der Hohlraumanordnung, insbesondere
mindestens ein Hohlraum, ist in räumlicher Nähe zur Anregungselektrode und/oder
in räumlicher
Nähe des
Speichermediums zur thermischen Isolierung von der Umgebung vorgesehen. Dadurch
wird insbesondere dasjenige Element, welches den größten Teil
der Wärme
trägt und
somit am ehesten eine hohe Temperatur aufweist, nämlich diejenige
Elektrode, welche zur Erwärmung
des Speichermediums und somit zur Anregung des Phasenumwandlungsvorgangs
ausgebildet ist, von der Umgebung durch Vorsehen des Hohlraums thermisch isoliert,
so dass ein Wärmeübertrag
auf die Umgebung und insbesondere auf benachbarte Speicherelemente,
die nicht ausgewählt
sind, zumindest reduziert wird.
-
Bei einer anderen Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
ist es vorgesehen, dass der Anregungselektrode jeweils ein Hohlraum
der Hohlraumanordnung zugeordnet ist und dass der zugeordnete Hohlraum
zumindest an einen Teil der Anregungselektrode direkt angrenzt.
-
Besonders bevorzugt wird dabei, dass
der zugeordnete Hohlraum zumindest einen Teil der Anregungselektrode
umgibt. Dann nämlich
ist die thermische Isolation gegenüber der Umgebung und gegenüber benachbarten
Speicherelementen besonders wirksam.
-
Bei einer anderen alternativen Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich
oder Plugbereich oder als Teil davon zu einem Source/Drainbereich
eines vorgesehenen und zugeordneten Auswahltransistors, insbe sondere
eines lateralen Auswahltransistors, ausgebildet ist. Dadurch ergibt
sich eine besonders kompakte Bauweise der erfindungsgemäßen Halbleiterspeichereinrichtung,
weil beim Ausbilden des jeweiligen Speicherelements ein zusätzlicher Kontakt,
Anschluss oder Plug zwischen dem Source/Drainbereich des Auswahltransistors
und der jeweiligen ersten, unteren oder Bottomelektrode nicht notwendig
ist.
-
Bei einer anderen alternativen Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung
oder einer Grabenstruktur oder einem Graben ausgebildet ist, und
zwar im Halbleitersubstrat, welches der Halbleiterspeichereinrichtung
zugrunde liegt.
-
Bei einer anderen bevorzugten Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
ist es vorgesehen, dass das Speichermedium als materieller Bereich
der Anregungselektrode ausgebildet ist, insbesondere in einem oberen
Bereich der Grabenstruktur. Auch diese Ausführungsform ist besonders platzsparend,
weil quasi in den als Anregungselektrode dienenden Anschlussbereich oder
Plugbereich zum Source/Drainbereich des Auswahltransistors hin gleichzeitig
auch das Speichermedium mit Phasenumwandlungsspeichereffekt ausgebildet
und vorgesehen ist. Dies ist insbesondere durch Füllung eines
oberen Teils der jeweils zugrunde liegenden Grabenstruktur realisiert.
-
Bei der erfindungsgemäßen Halbleiterspeichereinrichtung
kann und wird in der Regel eine Mehrzahl von Speicherelementen vorgesehen
sein. Dabei ist es vorteilhaft, wenn für die Mehrzahl Speicherelemente
ein gemeinsamer Speicherbereich mit Phasenumwandlungsspeichereffekt
ausgebildet ist. Alternativ können
auch individuelle Speicherbereiche für die Mehrzahl Speicherelemente
ausgebildet sein. Besonders vorteilhaft ist es aber, wenn jeweils
zwei Speicherelemente, die benachbart zueinander im Halbleitersubstrat
ausgebildet sind, einen Speicherbereich gemeinsam nutzen.
-
Bei der gemeinsamen Nutzung eines Speicherbereichs
durch eine Mehrzahl Speicherelemente ist es vorgesehen, dass die
Hohlraumanordnung und insbesondere der jeweilige Hohlraum oder die
jeweiligen Hohlräume
zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente
ausgebildet sind. Dabei wird dann also die jeweilige Hohlraumanordnung
oder der jeweilige Hohlraum durch eine Mehrzahl von Speicherzellen
gemeinsam benutzt. Die gemeinsame Nutzung von Hohlraum und Speichermedium
kann auch miteinander kombiniert werden, um eine besonders kompakte
Ausgestaltung der erfindungsgemäßen Halbleiterspeichereinrichtung
zu erreichen.
-
Ferner ist es von Vorteil und steigert
weiterhin die Integrationsdichte der erfindungsgemäßen Halbleiterspeichereinrichtung,
wenn für
eine Mehrzahl von Speicherelementen eine gemeinsame weitere oder
zweite Zugriffselektrodeneinrichtung vorgesehen ist. Bei bestimmten
Anwendungen kann es jedoch auch vorteilhaft sein, für die Mehrzahl
Speicherelemente individuelle weitere oder zweite Zugriffselektrodeneinrichtungen
auszubilden oder vorzusehen.
-
Ein weiterer Aspekt der vorliegenden
Erfindung ist das Schaffen eines Verfahrens zum Herstellen einer
Halbleiterspeichereinrichtung mit mindestens einem Speicherelement
mit Phasenumwandlungsspeichereffekt. Das erfindungsgemäße Herstellungsverfahren
ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement
in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens
einem Hohlraum in räumlicher
Nähe zum
jeweiligen Speicherelement derart vorge sehen wird, dass die thermische
Kopplung des jeweiligen Speicherelements zur Umgebung des Speicherelements
durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement
und Umgebung vermindert ausgebildet wird.
-
Bei einer besonders bevorzugten Ausführungsform
des erfindungsgemäßen Verfahrens
ist es vorgesehen, dass für
das mindestens eine Speicherelement im Halbleitersubstrat jeweils
eine erste. oder untere Zugriffselektrodeneinrichtung, eine zweite oder
obere Zugriffselektrodeneinrichtung sowie ein zumindest teilweise
dazwischen ausgebildetes Speichermedium mit phasenabhängigem ohmschen
Widerstand mit den Zugriffselektrodeneinrichtungen kontaktiert vorgesehen
wird, dass mindestens eine der Zugriffselektrodeneinrichtungen,
vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung, als
Anregungselektrode zum lokalen Erhitzen des kontaktierten Speichermediums
und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs
oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet
wird und dass zumindest ein Teil der Hohlraumanordnung und insbesondere
mindestens ein Hohlraum in räumlicher Nähe der Anregungselektrode
und/oder des Speichermediums zur thermischen Isolierung von der Umgebung
vorgesehen wird.
-
Dabei wird insbesondere in vorteilhafter
Weise der Anregungselektrode jeweils ein Hohlraum der Hohlraumanordnung
zugeordnet, derart, dass der zugeordnete Hohlraum zumindest an einem
Teil der Anregungselektrode direkt angrenzt.
-
Dabei ist es von besonderem Vorteil,
wenn der zugeordnete Hohlraum zumindest einen Teil der Anregungselektrode
umgebend ausgebildet wird.
-
Bei einer alternativen Ausführungsform
des erfindungsgemäßen Verfahrens
ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich
oder Plugbereich oder als Teil davon zu einem Source/Drainbereich
eines vorgesehenen und zugeordneten Anschlusstransistors ausgebildet
wird, insbesondere eines lateralen Auswahltransistors.
-
Gemäß einer weiteren vorteilhaften
Ausführungsform
des erfindungsgemäßen Verfahrens
ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung
oder in einer Grabenstruktur im Halbleitersubstrat ausgebildet wird.
-
Das Speichermedium selbst kann als
materieller Bereich der Anregungselektrode ausgebildet werden, insbesondere
in einem oberen Bereich der jeweiligen Grabenstruktur.
-
Besonders vorteilhaft ist es, wenn
eine Mehrzahl und insbesondere zwei Speicherelemente vorgesehen
werden und wenn die Mehrzahl Speicherelemente mit einem gemeinsamen
Speicherbereich ausgebildet werden. Alternativ ist es auch möglich, für die Mehrzahl
Speicherelemente jeweils individuelle Speicherbereiche oder Speichermedien
auszubilden. Besonders vorteilhaft ist es, wenn die Hohlraumanordnung
und insbesondere die jeweiligen Hohlräume zumindest zum Teil lateral
zwischen der Mehrzahl Speicherelemente oder Speicherzellen ausgebildet
werden. Des Weiteren ist es von Vorteil, wenn für die Mehrzahl Speicherzellen
oder Speicherelemente eine gemeinsame weitere oder zweite Zugriffselektrodeneinrichtung
ausgebildet wird. Alternativ sind auch individuelle weitere oder
zweite Zugriffselektrodeneinrichtungen für die Mehrzahl von Speicherelementen
oder Speicherzellen denkbar.
-
Bei einer besonders vorteilhaften
Ausführungsform
des erfindungsgemäßen Verfahrens
ist es vorgesehen, dass die Hohlraum anordnung und insbesondere die
jeweiligen Hohlräume
innen mit einer dünnen
Schicht aus SiO2 oder BPSG ausgekleidet werden.
-
Nachfolgend werden diese und weitere
Aspekte der vorliegenden Erfindung weiter erläutert:
Für künftige nichtflüchtige Speicher
wird eine Reihe von Konzepten wie ferroelektrische Speicher, magnetoresistive
Speicher, aber auch Phasenumwandlungsspeicher diskutiert.
-
Bei Phasenumwandlungsspeichern wird
die Information als kristalliner oder amorpher Zustand eines glasartigen
Materials dargestellt. Die Phasenumwandlung erfolgt dabei, indem
das Material durch einen geeigneten elektrischen Impuls erhitzt
wird. Als bevorzugte Materialien werden Chalcogenide GexSbyTez, InSbTe, AgInSbTe
und dergleichen verwendet. Bei dem am häufigsten diskutierten Material Ge2Sb2Te5 sind
z.B. ca. 310°C
zur Kristallisation und etwa 600°C
zum Schmelzen und damit zur Überführung des
Materials in aus der kristallinen in die amorphe Phase nötig.
-
Ein Problem besteht darin, dass selbst
bei einer Erhitzung des Materials auf 600°C eine benachbarte Zelle nicht
so heiß werden
darf, dass sie ihren Zustand ändert.
Dieses Problem limitiert heute die Skalierbarkeit und Integrationsdichte
von Phasenumwandlungsspeichern.
-
Nach derzeitigen Abschätzungen
tritt die Grenze der Skalierbarkeit und Integrationsdichte von Phasenumwandlungsspeichern
durch die Beeinflussung eines Nachbarbits beim Löschen bei minimalen Strukturgrößen von
etwa 70 nm auf. Bei den derzeit diskutierten minimalen Strukturgrößen von
180 nm bzw. 130 nm könnten
noch konventionelle Integrationswege beschritten werden. Für die 70
nm Generation und danach werden derzeit Isola tionsmaterialien mit
einer weitaus geringeren thermischen Leitfähigkeit als das bisher verwendete
Siliciumdioxid diskutiert.
-
Siliciumdioxid hat eine thermische
Leitfähigkeit
von 0.014 W/cm K. Im Vergleich dazu liegt die bevorzugte Materialklasse
für Phasenumwandlungsmaterialien
bei 0.003 – 0.18
W/cm K. Die derzeit bevorzugte Materialzusammensetzung Ge2Sb2Te5 liegt bei
0.0046 W/cm K, so dass in diesem Fall ein großer Teil der Wärme über das
Isolationsmaterial abgeführt wird.
Eine Verbesserung würde
sich beispielsweise durch Verwendung von Polyimid mit einer thermischen
Leitfähigkeit
von 0.0016 W/cm K ergeben. Dies lässt sich aber nicht ohne Weiteres
an der benötigten
Stelle in einen CMOS Prozessablauf integrieren.
-
Die Erfindung löst dieses Problem, indem die einzelnen
Zellen durch Hohlraume voneinander getrennt werden. Dies führt dazu,
dass die thermische Leitfähigkeit
zwischen den Zellen minimal wird.
-
Eine erfinderische Idee liegt darin,
die einzelnen Zellen mittelbar oder unmittelbar durch Hohlräume von
der Umgebung beziehungsweise voneinander zu trennen, und zwar sowohl
strukturell als auch durch eine geeignete Prozessführung.
-
Unten sind mehrere Ausführungsformen
der Erfindung skizziert. Bei einer Variante wird um das Heizelement
herum eine geeignete Opferschicht entfernt. Dies führt dazu,
dass der Heizer oder die Anregungselektrode von der Umgebung thermisch
isoliert wird.
-
Bei einer anderen Variante wird zusätzlich der
aktiv geschaltete Bereich von der Umgebung dadurch isoliert, dass
er in die Öffnung
für die
Heizelektrode mit eingebracht wird.
-
In einer weiteren Variante werden
die Heizelemente in Ätzstoppschichten
eingekapselt, und anschließend
wird das Isolationsmaterial zwischen den Strukturen entfernt. Auch
hier ist es wieder möglich, das
Phasenumwandlungsmaterial selbst in die Ausnehmung für das Heizelement
zu integrieren.
-
Eine zusätzliche Ausführungsform
der ersten Variante sieht vor, dass die Opferschicht oder der Spacer
nochmals aufgebracht und lithographisch so strukturiert wird, dass
diese deutlich über
das Kontaktloch hinaus stehen. So kann vor dem Aufbringen der Metallisierung
eine Öffnung
bis zur Opferschicht geätzt
und diese selektiv zur Umgebung nasschemisch entfernt werden. Dies
führt dazu,
dass die Struktur auch in der unmittelbaren Umgebung nach unten
isoliert ist.
-
Eine weitere Variante, bezogen auf
alle bisher genannten Strukturen, besteht darin, zwischen Hohlraum
und dem Heizelektrodenmaterial bzw. Heizelektrodenmaterial und Chalcogenide
eine weitere sehr dünne
Schicht (z.B.: 5–10
nm; z.B.: SiO2) durch die bekannte Spacertechnik
aufzubringen. Damit wird vermieden, dass beim Ätzen der Opferschicht und dem
Heizelektrodenmaterial dasselbe von der Ätzung angegriffen wird.
-
Weitere Erweiterungen zur Reduktion
der thermischen Kopplung bestehen in der Verwendung eines SOI-Substrates
(Wärmestrom über das
Silicium wird unterbunden) und darin, dass zwischen Chalcogenid
und oberer Elektrode eine zusätzliche thermische
Isolation eingebracht wird und der Kontakt nur am Rand, z. B. durch
Spacer oder Überlapp, oder
an einzelnen Stellen durch Kontakte hergestellt wird.
-
Weitere Erläuterungen zur vorliegenden
Erfindung erfolgen unter Bezugnahme auf bevorzugte Ausführungsform
anhand der beigefügten
Figuren:
-
1-15 zeigen in schematischer
und geschnittener Seitenansicht Zwischenzustände, die bei einer Ausführungsform
des erfindungsgemäßen Herstellungsverfahrens
erreicht werden.
-
16-32 zeigen in schematischer
und geschnittener Seitenansicht Zwischenzustände, die bei einer anderen
Ausführungsform
des erfindungsgemäßen Herstellungsverfahrens
erreicht werden.
-
33-35 zeigen in schematischer
und geschnittener Seitenansicht drei weitere Ausführungsformen
der erfindungsgemäßen Halbleiterspeichereinrichtung.
-
Nachfolgend werden strukturell oder
funktionell ähnliche
oder gleiche Elemente oder Materialbereiche mit denselben Bezugszeichen
bezeichnet, ohne dass bei jedem Auftreten in der Beschreibung oder
in den Figuren eine detaillierte Erörterung ihrer Eigenschaften
wiederholt wird.
-
1 zeigt
in schematischer und geschnittener Seitenansicht ein Halbleitersubstrat 20,
mit einem ersten Materialbereich 21 und einem zweiten Materialbereich 22,
wobei letzterer elektrisch isolierende Eigenschaften aufweist. In
diesem Halbleitermaterialbereich 20 ist eine CMOS-Struktur
ausgebildet, welche zum Beispiel Auswahltransistoren T1 und T2 aufweist,
die ihrerseits erste Source/Drainbereiche SD11 bzw. SD21, zweite
Source/Drainbereiche SD12 bzw. SD22 sowie Gatebereiche G1 und G2 aufweisen.
-
Im Übergang zum Zwischenzustand
der 2 werden oberhalb
der benachbarten Source/Drainbereiche SD12 und SD21 der ersten und zweiten
Auswahltransistoren T1 und T2 Trenches oder Grabenstrukturen 32 in
standardmäßiger Art und
Weise ausgebildet. Diese können
auch als Kontaktlöcher
bezeichnet werden.
-
Im Übergang zum Zwischenzustand
der 3 werden Spacer 32f in
den Grabenstrukturen 32 ausgebildet, so dass Wandbereiche
der Grabenstruktur 32 bedeckt sind, aber zumindest ein
Teil der Bodenbereiche der Grabenstrukturen 32 frei bleibt. Dadurch
wird der frei Durchmesser der Grabenstruktur 32 eingeengt.
Die Herstellung dieser Spacer 32f geschieht durch konformes
Abscheiden eines Materialbereichs, zum Beispiel eines Dielektrikums
oder eines Isolationsmaterials – hier
nämlich
in Form einer Opferschicht, die selektiv zum Elektrodenmaterial, welches
später
abgeschieden wird, ätzbar
ist – und anschließendes Rückätzen der
sich lateral erstreckenden Materialbereiche, so dass nur die senkrechten
Materialbereiche in Form der Spacer 32f in der Grabenstruktur 32 zurückbleiben.
-
Im Übergang zum Zwischenzustand
der 4 wird eine Schicht 24 eines
geeigneten Elektrodenmaterials abgeschieden.
-
Im Übergang zum Zustand der 5 wird mittels CMP mit Stopp
auf dem Niveau der ersten, unteren oder Bottomelektroden 14-1, 14-2 der
laterale Bereich der Materialschicht 24 abgetragen.
-
Im Übergang zum Zustand der 6 wird das Spacermaterial 32f selektiv
aus den Grabenstrukturen 32 entfernt, so dass ausschließlich die
ersten, unteren oder Bottomelektroden 14-1 und 14-2 säulenartig
in den Grabenstrukturen 32 verbleiben.
-
Im Übergang zum Zustand der 7 wird dann eine Materialschicht 25 abgeschieden,
deren Material eine sehr schlechte Kantenbedeckung aufweist. Dies
führt dazu,
dass die Grabenstrukturen 32 mit den darin befindlichen
ersten Elektroden 14-1 und 14-2 nicht vollständig aufgefüllt werden,
und zwar derart, dass Hohlräume
H1 und H2 verbleiben, die die sog. Hohlraumstruktur H im Sinne der
Erfindung bilden.
-
Alternativ kann das Verschließen der
Hohlräume
H1, H2 durch Abscheidung und nachfolgendes Verfließen einer
BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume H1,
H2 dann mit BPSG ausgekleidet sind.
-
Im Übergang zum Zustand der 8 wird durch CMP mit Stopp
auf dem obersten Niveau der ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 planarisiert
unter lateralem Anteil der Materialschicht 25 abgetragen,
so dass nur noch Stopfenelemente 15-1 und 15-2 oberhalb
der Hohlräume
H1 und H2 verbleiben.
-
Dann wird eine Schicht 26 eines
Materials mit Phasenumwandlungscharakter abgeschieden, wie das mit
dem Zustand der 9 dargestellt
ist.
-
Im Übergang zum Zustand der 10 wird eine Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
dadurch fertiggestellt, dass zunächst
das Phasenumwandlungsmaterial 26 strukturiert und mit einer
zweiten oder oberen Zugriffselektrodeneinrichtung 18 abgedeckt
wird. Zusätzlich
werden sog. Kontaktierungs- oder Plugbereiche P1 und P2 zu den äußeren Source/Drainbereichen
SD11 bzw. SD22 ausgebildet. Die gesamte Struktur wird in einen Isolationsbereich 23 eingebettet
und mit einer Metallisierungsschicht W zur Kontaktierung der Plugbereiche
P1 und P2 abgedeckt. Die Speicherelemente E wer den gebildet von
den beiden Zugriffselektrodeneinrichtungen 14 und 18,
wobei hier die untere Elektroden 14 die Anregungs- oder Heizelektrode
bildet, und dem dazwischen vorgesehenen Bereich 16 des
Phasenumwandlungsmaterials. Die Speicherzellen 10 sind
dann unter Hinzuziehung der Zugriffstransistoren T1, T2 zum jeweiligen
Speicherelement E zu sehen.
-
Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens
geht von der in 5 dargestellten
Struktur aus und führt
im Übergang
zu dem in 11 gezeigten
Zwischenzustand einen Rückätzprozess
an den ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 aus,
um reduzierte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten.
Im Übergang
zur Struktur in 12 wird
dann das Phasenumwandlungsmaterial in Form einer Schicht 26 abgeschieden.
-
Im Übergang zu dem in 13 gezeigten Zwischenzustand
wird dann mit einem CMP-Verfahren planarisiert, so dass die lateralen
Schichtbereiche der Schicht 26 von der Oberfläche des
Substratbereichs 22 entfernt werden. Dadurch entstehen
im Bereich der Grabenstruktur 32 Bereiche des Speichermediums 16,
nämlich
die Bereiche 16-1 und 16-2, quasi als geometrische
Fortsetzung der ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2'.
-
Im Übergang zum Zustand der 14 werden dann die Spacerelemente 32f selektiv
herausgeätzt,
wodurch die Hohlräume
H1 und H2, welche die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2' sowie die Speichermedien 16-1 und 16-2 quasi
umgeben und die Hohlraumanordnung H im Sinne der Erfindung bilden.
Zusätzlich
wird die Gegenelektrode in Form der zweiten oder oberen Zugriffselektrodeneinrichtung 18 ge bildet,
welche eine gemeinsame Zugriffselektrode für die beiden dargestellten
Speicherelemente E ist.
-
Im Übergang zum Zustand der 15 findet dann wiederum
eine Einbettung in einen Isolations- oder Dielektrikumsbereich 23,
die Ausbildung kontaktierender Plugbereiche P1 und P2 sowie eine
Abdeckung mit einer Metallisierungsschicht W statt.
-
Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens
beginnt mit einer Anordnung, welche der Anordnung der 1 entspricht und welche
in 16 noch einmal dargestellt
ist.
-
Im Übergang zum Zustand der 17 wird nun anstelle des
Ausbildens schmaler Grabenstrukturen zwischen den Gates G1 und G2
benachbarter Auswahltransistoren T1 und T2 eine vergleichsweise breite
Ausnehmung oder Grabenstruktur 32 ausgebildet und nachfolgend
mit einer dünnen Ätzstoppschicht 32f,
z. B. aus Siliciumnitrid oder dergleichen, ausgekleidet.
-
Im Übergang zum Zustand der 18 wird dann die Ätzstoppschicht 32f rückgeätzt, so
dass laterale Bereiche davon abgetragen werden und nur noch die
Spacer 32f an den Seitenwänden der Grabenstruktur 32 verbleiben.
Zusätzlich
wird dann ein geeignetes Elektrodenmaterial in Form einer Schicht 26 abgeschieden.
-
Im Übergang zum Zustand der 19 wird dann die Schicht 26 des
Elektrodenmaterials ebenfalls rückgeätzt, so
dass neben den Spacern 32f noch die Säulen der ersten oder unteren
Zugriffselektrodeneinrichtungen 14-1 und 14-2 bestehen
bleiben.
-
Im Übergang zum Zustand der 20 wird dann optional eine
weitere Ätzstoppschicht
abgeschieden und rückgeätzt, so
dass jeweils innere Spacerelemente 32f ausgebildet werden,
die die Grabenstruktur 32 weiter verengen.
-
Im Übergang zum Zustand der 21 wird dann die verbleibende
Grabenstruktur 32 mit einer Isolationsschicht 22z,
z. B. aus Oxid oder BPSG, aufgefüllt,
ggf. unter Einsatz eines Planarisierungsverfahrens mittels CMP.
-
Im Übergang zum Zustand der 22 werden dann die Isolationsschichten 22 und 22z rückgeätzt zu reduzierten
oder verminderten Isolationsschichten 22', so dass die ersten oder unteren
Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie die Ätzstoppschichten
in Form der Spacer 32f aus der Oberfläche der verminderten Isolationsschicht 22' herausragen.
-
Im Übergang zum Zustand der 23 wird dann eine weitere Ätzstoppschicht 27 ausgebildet,
z. B. aus Siliciumnitrid oder dergleichen, welche die ersten oder
unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie
die Spacer 32f abdeckt und einbettet.
-
Im Übergang zum Zustand der 24 wird dann planarisiert
mittels CMP, und zwar mit Stopp auf dem Niveau der ersten oder unteren
Zugriffselektrodeneinrichtungen 14-1 und 14-2.
-
Dann wird zwischen zwei Zellen die Ätzstoppschicht 27 geöffnet, wie
das in 25 im Schnitt
der Linie B-B' der 26, nämlich der Draufsicht, durch
die Ausnehmung 42 angedeutet ist.
-
Im Übergang zum Zustand der 25 bis 27 wird nun zunächst das Isolationsmaterials
des Bereichs 22z durch das Öffnungs loch 42 hindurch
selektiv zur Ätzstoppschicht
durch Ätzen
entfernt, wodurch ein Hohlraum H zwischen den beiden unteren oder
ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 entsteht.
Nachfolgend wird dann eine Isolationsschicht mit schlechter Kantenbedeckung
abgeschieden, um mittels eines Stopfens 42p das Öffnungsloch 42 und
mithin den Hohlraum H zu verschließen.
-
Alternativ kann das Verschließen der
Hohlräume
H1, H2 durch Abscheidung und nachfolgendes Verfließen einer
BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume H1,
H2 dann mit BPSG ausgekleidet sind.
-
Im Übergang zum Zustand der 27 wird dann wiederum eine
Schicht 26 des Phasenumwandlungsmaterials abgeschieden.
-
Es folgt dann im Übergang zum Zustand der 28 das Strukturieren des
Speichermaterials 16 aus der Materialschicht 26 des
Phasenumwandlungsmaterials, das Abdecken und Strukturieren mit der
gemeinsamen zweiten oder oberen Zugriffselektrodeneinrichtung 18,
das Einbetten in einen Isolationsbereich 23, das Ausbilden
der Plugs P1 und P2 zur Kontaktierung der äußeren Source/Drainbereiche SD11
und SD22, der Auswahltransistoren T1 und T2 sowie ein Anschließen der
Plugbereiche P1 und P2 mittels eines Metallisierungsbereichs W.
-
Bei einer alternativen Ausführungsform
wird, ausgehend vom Zwischenzustand der 24 mit bereits ausgebildetem Hohlraum
H, ein Rückätzen der ausgebildeten
ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 durchgeführt, um
reduzierte oder verminderte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten,
wie das in 29 dargestellt
ist.
-
Im Übergang zum Zustand der 30 wird dann wiederum das
Phasenumwandlungsmaterial abgeschieden und mittels eines CMP-Verfahrens entfernt,
so dass ausschließlich
Materialbereiche 16-1 und 16-2 individuell für die ersten
oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 innerhalb
der rückgeätzten Bereiche
dieser Elektroden 14-1 und 14-2 verbleiben.
-
Im Übergang zum Zustand der 31 wird dann die gemeinsame
zweite oder obere Zugriffselektrodeneinrichtung 18 ausgebildet.
-
Es folgt dann im Übergang zum Zustand der 32 die übliche Fertigstellung mittels
Einbettung in einen Isolationsbereich 23, Ausbilden der
Plugbereiche P1 und P2 zum Anschließen der äußeren Source/Drainbereiche
SD11 und SD22 der benachbarten Auswahltransistoren T1, T2 sowie
das Kontaktieren oder Anschließen
der Plugbereiche P1 und P2 mittels einer Metallisierungsschicht
W.
-
Ausgehend von der Anordnung, welche
in 32 dargestellt ist,
gibt es noch weitere zusätzliche
Möglichkeiten,
die thermische Isolation benachbarter Speicherelemente E oder Speicherzellen 10 zu
verbessern. Dabei ist zunächst
einmal festzuhalten, dass die Speicherzellen 10 im Wesentlichen durch
die Zugriffs- oder Auswahltransistoren T1 und T2 definiert sind.
Die Zellen 10 werden zunächst im Wesentlichen von dem
ausgebildeten Hohlraum H thermisch voneinander isoliert.
-
Bei der Ausführungsform der 33 ist zwischen dem Phasenumwandlungsmaterial 16 und
der zweiten oder oberen Zugriffselektrodeneinrichtung 18 noch
ein thermischer Isolator 40 vorgesehen, der zum Beispiel
aus BPSG oder Polyimid besteht.
-
Die zweite oder obere Zugriffselektrodeneinrichtung 18 ist
dazu um das Phasenumwandlungsmaterial 16 herum gezogen.
-
Bei der Ausführungsform der 34 ist ebenfalls zwischen dem Phasenumwandlungsmaterial 16 und
der zweiten oder oberen Zugriffselektrodeneinrichtung 18 ein
thermischer Isolator 40 vorgesehen, wobei aber eine Kontaktierung
der zweiten oder oberen Zugriffselektrodeneinrichtung 18 mit dem
Phasenumwandlungsmaterial 16 in der Mitte durch ein Kontaktloch
realisiert wird.
-
Bei der Ausführungsform der 35 findet dagegen an den Rändern der
Schichtstruktur aus Speichermedium 16 oder Phasenumwandlungsmaterial 16,
thermischem Isolator 40 und zweiter oder oberer Zugriffselektrodeneinrichtung 18 ein
Zugriff statt.
-
Sämtliche
zuvor beschriebenen Strukturen können
mit den nachfolgend aufgelisteten Materialkombinationen ausgebildet
sein. Der erste Halbleitermaterialsubstratbereich 21 des
Halbleitersubstrats 20 kann zum Beispiel aus p-Silicium
bestehen. Entsprechend können
dann die Source/Drainbereiche SD11, SD12, SD21, SD22 aus n+-Silicium bestehen. Die Leitfähigkeitstypen
oder Leitungstypen können auch
ausgetauscht sein. Die Gates G1 und G2 können aus Polysilicium, Polycid,
Salicid oder aus einem geeigneten Material gefertigt sein. Als Isolationsmaterialien,
insbesondere für
die Bereiche 22 und 23 kommen zum Beispiel in
Frage Siliciumdioxid, Siliciumoxinitrid, BPSG oder dergleichen. Ätzstoppmaterialien
für die
Spacer 32f können
zum Beispiel gebildet sein aus Siliciumnitrid, Aluminiumoxid oder
dergleichen. Das Material für
die ersten oder unteren Zugriffselektrodeneinrichtungen 14, 14-1, 14-2, 14-1', 14-2', also für die Anregungselektrode,
die auch als Heizelektrode bezeichnet werden kann, kommen in Frage
Tantal nitrid, Tantalsiliciumnitrid, Titannitrid, Titanaluminiumnitrid,
Titansiliciumnitrid, Kohlenstoff, Molybdän, Wolfram, Titan-Wolfram und
dergleichen.
-
Das Material der Gegenelektrade,
also der zweiten oder oberen Zugriffselektrodeneinrichtungen 18 kann
sein Aluminium, Kupfer, Wolfram, Silicid oder dergleichen.
-
Die Plugs P1 und P2 können bestehen
aus Wolfram, Polysilicium, Kupfer oder Aluminium. Die Metallisierungen
für die
Leiterbahnen W können
zum Beispiel bestehen aus Aluminium und Kupfer. Der thermische Isolator 40 kann
zum Beispiel bestehen aus BPSG, Polyimid oder dergleichen.
-
- 1
- erfindungsgemäße Halbleiterspeichereinrichtung
- 10
- Speicherzelle
- 14
- erste
Zugriffselektrodeneinrichtung, untere Zugriffs
-
- elektrodeneinrichtung,
Bottomelektrode, Heizelektrode
- 14-1
- erste
Zugriffselektrodeneinrichtung, untere Zugriffs
-
- elektrodeneinrichtung,
Bottomelektrode, Heizelektrode
- 14-1'
- erste
Zugriffselektrodeneinrichtung, untere Zugriffs
-
- elektrodeneinrichtung,
Bottomelektrode, Heizelektrode
- 14-2
- erste
Zugriffselektrodeneinrichtung, untere Zugriffs
-
- elektrodeneinrichtung,
Bottomelektrode, Heizelektrode
- 14-2'
- erste
Zugriffselektrodeneinrichtung, untere Zugriffs
-
- elektrodeneinrichtung,
Bottomelektrode, Heizelektrode
- 16
- Speichermedium,
Phasenumwandlungsmaterial
- 16-1
- Speichermedium,
Phasenumwandlungsmaterial
- 16-2
- Speichermedium,
Phasenumwandlungsmaterial
- 18
- Gegenelektrode,
zweite Zugriffselektrodeneinrichtung,
-
- obere
Zugriffselektrodeneinrichtung, Topelektrode
- 20
- Halbleitersubstrat
- 21
- erster
Substratbereich, erster Materialbereich
- 22
- zweiter
Substratbereich, zweiter Materialbereich,
-
- Isolationsbereich
- 22z
- Isolationsbereich
- 22'
- reduzierter
oder zurückgezogener
Isolationsbereich
- 23
- Isolationsbereich
- 24
- Material
für die
erste Zugriffselektrodeneinrichtung 14
- 25
- Materialbereich
für Phasenumwandlungsmaterial
oder
-
- Speichermedium
- 26
- Materialbereich
für das
Speichermedium 16
- 27
- Ätzstoppschicht
- 32
- Ausnehmung,
Graben, Trench, Grabenstruktur
- 32f
- Ätzstoppschicht,
Spacer
- 40
- thermischer
Isolator
- 42
- Kontaktloch
- 42p
- Stopfen
- A
- Anregungselektrode,
Heizelektrode
- E
- Speicherelement
- G1
- Gate
- G2
- Gate
- SD11
- Source/Drainbereich
- SD12
- Source/Drainbereich
- SD21
- Source/Drainbereich
- SD22
- Source/Drainbereich