DE10255117A1 - Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung - Google Patents

Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10255117A1
DE10255117A1 DE10255117A DE10255117A DE10255117A1 DE 10255117 A1 DE10255117 A1 DE 10255117A1 DE 10255117 A DE10255117 A DE 10255117A DE 10255117 A DE10255117 A DE 10255117A DE 10255117 A1 DE10255117 A1 DE 10255117A1
Authority
DE
Germany
Prior art keywords
electrode
semiconductor memory
memory device
cavity
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10255117A
Other languages
English (en)
Inventor
Thomas Dr.-Ing. Mikolajick
Wolfgang Dr.-Ing. Werner
Helmut Klose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255117A priority Critical patent/DE10255117A1/de
Priority to EP03788820A priority patent/EP1565949A2/de
Priority to AU2003292985A priority patent/AU2003292985A1/en
Priority to DE10394112T priority patent/DE10394112D2/de
Priority to PCT/DE2003/003885 priority patent/WO2004049440A2/de
Publication of DE10255117A1 publication Critical patent/DE10255117A1/de
Priority to US11/137,778 priority patent/US20050270826A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es werden eine Halbleiterspeichereinrichtung (1) mit Phasenumwandlungsspeichereffekt sowie ein Verfahren zu deren Herstellung vorgeschlagen, bei welchem für ein Speicherelement (E) in einem Halbleitersubstrat (20) jeweils eine Hohlraumanordnung (H) mit mindestens einem Hohlraum (H1, H2) in räumlicher Nähe zum jeweiligen Speicherelement (E) derart vorgesehen wird, dass die thermische Kopplung des jeweiligen Speicherelements (E) zur Umgebung des Speicherelements (E) durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement (E) und der Umgebung vermindert ausgebildet wird.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung sowie ein Verfahren zu deren Herstellung.
  • Bei der Fortentwicklung moderner Halbleiterspeichertechnologien werden neuartige Speicherkonzepte eingeführt. Diese betreffen insbesondere nichtflüchtige Speicher. Dabei werden die in den jeweiligen Speicherzellen oder Speicherelementen vorzusehenden Speichermedien im Hinblick auf ihre physikalischen Eigenschaften bei Phasenumwandlungen ausgewählt und eingesetzt. So sind zum Beispiel nichtflüchtige Speicher bekannt, bei welchen das Speichermedium bei einer Phasenumwandlung von einem niederohmigen, ggf. kristallinen, Zustand in einen hochohmigen, ggf. amorphen, Zustand übergeht. Bei diesem Konzept wird also ein Material als Speichermedium verwendet, welches zwei stabile Phasen, nämlich eine hochohmige amorphe und eine niederohmige kristalline, besitzt. Durch elektrische Pulse kann das Material in Bezug auf diese beiden Phasen reversibel hin und her geschaltet werden. Die entsprechenden Widerstandsänderungen beim Phasenübergang zwischen der amorphen und der kristallinen Phase werden dabei zur Informationsspeicherung verwendet. Obwohl üblicherweise bisher dafür so genannte Chalcogenide verwendet werden, ist im Prinzip jedes Material als Speichermedium bei diesen nichtflüchtigen Speichern geeignet, welches ein reversibles Umschalten zwischen einem hochohmigen und einem niederohmigen Zustand erlaubt.
  • Problematisch bei bekannten Halbleiterspeichertechnologien auf der Grundlage eines Phasenumwandlungsspeichereffekts ist, dass zur Initiierung und Durchführung der Phasenumwandlung jeweils eine bestimmte Wärmemenge der jeweiligen Speicherzelle oder dem jeweiligen Speicherelement zugeführt werden muss. Dabei muss verhindert werden, dass die zugeführte Wärmemenge auch Nachbarzellen oder -elemente beeinflusst und deren Informationszustand ändert. Dies wird bisher dadurch realisiert, dass ein bestimmter Mindestabstand benachbarter Speicherzellen oder -elemente in einer Halbleiterspeichereinrichtung mit Phasenumwandlungsspeichereffekt eingehalten wird. Die Einhaltung eines derartigen Mindestabstands zwischen zwei benachbarten Speicherzellen oder Speicherelementen läuft aber dem Bestreben zuwider, eine möglichst hohe Integrationsdichte für Halbleiterspeichereinrichtungen bereitzustellen.
    •
  • Die Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung auf der Grundlage eines Phasenumwandlungsspeichereffekts sowie ein Verfahren zu deren Herstellung anzugeben, mit welchen Halbleiterspeichereinrichtungen mit Phasenumwandlungsspeichereffekt mit besonders hoher Integrationsdichte und gleichwohl hoher Funktionszuverlässigkeit realisiert werden können.
  • Die Aufgabe wird erfindungsgemäß durch eine Halbleiterspeichereinrichtung gemäß den kennzeichnenden Merkmalen des Anspruchs 1 gelöst. Ferner wird die Aufgabe durch ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung gemäß dem kennzeichnenden Merkmal des Anspruchs 11 gelöst.
  • Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterspeichereinrichtung sowie des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Die erfindungsgemäße Halbleiterspeichereinrichtung weist mindestens ein Speicherelement mit Phasenumwandlungsspeichereffekt auf und ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorgesehen ist, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung der Speicherzelle durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement und Umgebung vermindert ausgebildet ist.
  • Es ist somit eine grundlegende Idee der vorliegenden Erfindung, eine Hohlraumanordnung mit mindestens einem Hohlraum im Halbleitersubstrat, in welchem das Speicherelement ausgebildet ist, vorzusehen. Der jeweilige Hohlraum vermeidet das Vorsehen eines Materials, welches eine bestimmte Restwärmeleitfähigkeit besitzt. Der Hohlraum, ob evakuiert oder gasgefüllt, besitzt auf jeden Fall immer eine geringere Wärmeleitfähigkeit als ein entsprechend ausgebildeter materieller Bereich, so dass die thermische Kopplung zwischen der Speicherzelle und seiner Umgebung, nämlich dem Halbleitersubstrat oder eines Nachbarelements, reduziert ist.
  • Eine besonders vorteilhafte Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ergibt sich, wenn für das Speicherelement im Halbleitersubstrat jeweils eine erste oder untere Zugriffselektrodeneinrichtung, eine zweite oder obere Zugriffselektrodeneinrichtung sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektrodeneinrichtungen kontaktiert vorgesehen ist. Mindestens eine der Zugriffselektrodeneinrichtungen, vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung, ist als Anregungselektrode oder Heizelektrode zum lokalen Erhitzen des kontaktierten Speichermediums und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet.
  • Zumindest ein Teil der Hohlraumanordnung, insbesondere mindestens ein Hohlraum, ist in räumlicher Nähe zur Anregungselektrode und/oder in räumlicher Nähe des Speichermediums zur thermischen Isolierung von der Umgebung vorgesehen. Dadurch wird insbesondere dasjenige Element, welches den größten Teil der Wärme trägt und somit am ehesten eine hohe Temperatur aufweist, nämlich diejenige Elektrode, welche zur Erwärmung des Speichermediums und somit zur Anregung des Phasenumwandlungsvorgangs ausgebildet ist, von der Umgebung durch Vorsehen des Hohlraums thermisch isoliert, so dass ein Wärmeübertrag auf die Umgebung und insbesondere auf benachbarte Speicherelemente, die nicht ausgewählt sind, zumindest reduziert wird.
  • Bei einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass der Anregungselektrode jeweils ein Hohlraum der Hohlraumanordnung zugeordnet ist und dass der zugeordnete Hohlraum zumindest an einen Teil der Anregungselektrode direkt angrenzt.
  • Besonders bevorzugt wird dabei, dass der zugeordnete Hohlraum zumindest einen Teil der Anregungselektrode umgibt. Dann nämlich ist die thermische Isolation gegenüber der Umgebung und gegenüber benachbarten Speicherelementen besonders wirksam.
  • Bei einer anderen alternativen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich eines vorgesehenen und zugeordneten Auswahltransistors, insbe sondere eines lateralen Auswahltransistors, ausgebildet ist. Dadurch ergibt sich eine besonders kompakte Bauweise der erfindungsgemäßen Halbleiterspeichereinrichtung, weil beim Ausbilden des jeweiligen Speicherelements ein zusätzlicher Kontakt, Anschluss oder Plug zwischen dem Source/Drainbereich des Auswahltransistors und der jeweiligen ersten, unteren oder Bottomelektrode nicht notwendig ist.
  • Bei einer anderen alternativen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung oder einer Grabenstruktur oder einem Graben ausgebildet ist, und zwar im Halbleitersubstrat, welches der Halbleiterspeichereinrichtung zugrunde liegt.
  • Bei einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass das Speichermedium als materieller Bereich der Anregungselektrode ausgebildet ist, insbesondere in einem oberen Bereich der Grabenstruktur. Auch diese Ausführungsform ist besonders platzsparend, weil quasi in den als Anregungselektrode dienenden Anschlussbereich oder Plugbereich zum Source/Drainbereich des Auswahltransistors hin gleichzeitig auch das Speichermedium mit Phasenumwandlungsspeichereffekt ausgebildet und vorgesehen ist. Dies ist insbesondere durch Füllung eines oberen Teils der jeweils zugrunde liegenden Grabenstruktur realisiert.
  • Bei der erfindungsgemäßen Halbleiterspeichereinrichtung kann und wird in der Regel eine Mehrzahl von Speicherelementen vorgesehen sein. Dabei ist es vorteilhaft, wenn für die Mehrzahl Speicherelemente ein gemeinsamer Speicherbereich mit Phasenumwandlungsspeichereffekt ausgebildet ist. Alternativ können auch individuelle Speicherbereiche für die Mehrzahl Speicherelemente ausgebildet sein. Besonders vorteilhaft ist es aber, wenn jeweils zwei Speicherelemente, die benachbart zueinander im Halbleitersubstrat ausgebildet sind, einen Speicherbereich gemeinsam nutzen.
  • Bei der gemeinsamen Nutzung eines Speicherbereichs durch eine Mehrzahl Speicherelemente ist es vorgesehen, dass die Hohlraumanordnung und insbesondere der jeweilige Hohlraum oder die jeweiligen Hohlräume zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente ausgebildet sind. Dabei wird dann also die jeweilige Hohlraumanordnung oder der jeweilige Hohlraum durch eine Mehrzahl von Speicherzellen gemeinsam benutzt. Die gemeinsame Nutzung von Hohlraum und Speichermedium kann auch miteinander kombiniert werden, um eine besonders kompakte Ausgestaltung der erfindungsgemäßen Halbleiterspeichereinrichtung zu erreichen.
  • Ferner ist es von Vorteil und steigert weiterhin die Integrationsdichte der erfindungsgemäßen Halbleiterspeichereinrichtung, wenn für eine Mehrzahl von Speicherelementen eine gemeinsame weitere oder zweite Zugriffselektrodeneinrichtung vorgesehen ist. Bei bestimmten Anwendungen kann es jedoch auch vorteilhaft sein, für die Mehrzahl Speicherelemente individuelle weitere oder zweite Zugriffselektrodeneinrichtungen auszubilden oder vorzusehen.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist das Schaffen eines Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung mit mindestens einem Speicherelement mit Phasenumwandlungsspeichereffekt. Das erfindungsgemäße Herstellungsverfahren ist dadurch gekennzeichnet, dass für das mindestens eine Speicherelement in einem Halbleitersubstrat jeweils eine Hohlraumanordnung mit mindestens einem Hohlraum in räumlicher Nähe zum jeweiligen Speicherelement derart vorge sehen wird, dass die thermische Kopplung des jeweiligen Speicherelements zur Umgebung des Speicherelements durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement und Umgebung vermindert ausgebildet wird.
  • Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass für das mindestens eine Speicherelement im Halbleitersubstrat jeweils eine erste. oder untere Zugriffselektrodeneinrichtung, eine zweite oder obere Zugriffselektrodeneinrichtung sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektrodeneinrichtungen kontaktiert vorgesehen wird, dass mindestens eine der Zugriffselektrodeneinrichtungen, vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung, als Anregungselektrode zum lokalen Erhitzen des kontaktierten Speichermediums und damit zum Initiieren eines entsprechenden Phasenumwandlungsvorgangs oder einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet wird und dass zumindest ein Teil der Hohlraumanordnung und insbesondere mindestens ein Hohlraum in räumlicher Nähe der Anregungselektrode und/oder des Speichermediums zur thermischen Isolierung von der Umgebung vorgesehen wird.
  • Dabei wird insbesondere in vorteilhafter Weise der Anregungselektrode jeweils ein Hohlraum der Hohlraumanordnung zugeordnet, derart, dass der zugeordnete Hohlraum zumindest an einem Teil der Anregungselektrode direkt angrenzt.
  • Dabei ist es von besonderem Vorteil, wenn der zugeordnete Hohlraum zumindest einen Teil der Anregungselektrode umgebend ausgebildet wird.
  • Bei einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anregungselektrode als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich eines vorgesehenen und zugeordneten Anschlusstransistors ausgebildet wird, insbesondere eines lateralen Auswahltransistors.
  • Gemäß einer weiteren vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anregungselektrode in einer Ausnehmung oder in einer Grabenstruktur im Halbleitersubstrat ausgebildet wird.
  • Das Speichermedium selbst kann als materieller Bereich der Anregungselektrode ausgebildet werden, insbesondere in einem oberen Bereich der jeweiligen Grabenstruktur.
  • Besonders vorteilhaft ist es, wenn eine Mehrzahl und insbesondere zwei Speicherelemente vorgesehen werden und wenn die Mehrzahl Speicherelemente mit einem gemeinsamen Speicherbereich ausgebildet werden. Alternativ ist es auch möglich, für die Mehrzahl Speicherelemente jeweils individuelle Speicherbereiche oder Speichermedien auszubilden. Besonders vorteilhaft ist es, wenn die Hohlraumanordnung und insbesondere die jeweiligen Hohlräume zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente oder Speicherzellen ausgebildet werden. Des Weiteren ist es von Vorteil, wenn für die Mehrzahl Speicherzellen oder Speicherelemente eine gemeinsame weitere oder zweite Zugriffselektrodeneinrichtung ausgebildet wird. Alternativ sind auch individuelle weitere oder zweite Zugriffselektrodeneinrichtungen für die Mehrzahl von Speicherelementen oder Speicherzellen denkbar.
  • Bei einer besonders vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Hohlraum anordnung und insbesondere die jeweiligen Hohlräume innen mit einer dünnen Schicht aus SiO2 oder BPSG ausgekleidet werden.
  • Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung weiter erläutert:
    Für künftige nichtflüchtige Speicher wird eine Reihe von Konzepten wie ferroelektrische Speicher, magnetoresistive Speicher, aber auch Phasenumwandlungsspeicher diskutiert.
  • Bei Phasenumwandlungsspeichern wird die Information als kristalliner oder amorpher Zustand eines glasartigen Materials dargestellt. Die Phasenumwandlung erfolgt dabei, indem das Material durch einen geeigneten elektrischen Impuls erhitzt wird. Als bevorzugte Materialien werden Chalcogenide GexSbyTez, InSbTe, AgInSbTe und dergleichen verwendet. Bei dem am häufigsten diskutierten Material Ge2Sb2Te5 sind z.B. ca. 310°C zur Kristallisation und etwa 600°C zum Schmelzen und damit zur Überführung des Materials in aus der kristallinen in die amorphe Phase nötig.
  • Ein Problem besteht darin, dass selbst bei einer Erhitzung des Materials auf 600°C eine benachbarte Zelle nicht so heiß werden darf, dass sie ihren Zustand ändert. Dieses Problem limitiert heute die Skalierbarkeit und Integrationsdichte von Phasenumwandlungsspeichern.
  • Nach derzeitigen Abschätzungen tritt die Grenze der Skalierbarkeit und Integrationsdichte von Phasenumwandlungsspeichern durch die Beeinflussung eines Nachbarbits beim Löschen bei minimalen Strukturgrößen von etwa 70 nm auf. Bei den derzeit diskutierten minimalen Strukturgrößen von 180 nm bzw. 130 nm könnten noch konventionelle Integrationswege beschritten werden. Für die 70 nm Generation und danach werden derzeit Isola tionsmaterialien mit einer weitaus geringeren thermischen Leitfähigkeit als das bisher verwendete Siliciumdioxid diskutiert.
  • Siliciumdioxid hat eine thermische Leitfähigkeit von 0.014 W/cm K. Im Vergleich dazu liegt die bevorzugte Materialklasse für Phasenumwandlungsmaterialien bei 0.003 – 0.18 W/cm K. Die derzeit bevorzugte Materialzusammensetzung Ge2Sb2Te5 liegt bei 0.0046 W/cm K, so dass in diesem Fall ein großer Teil der Wärme über das Isolationsmaterial abgeführt wird. Eine Verbesserung würde sich beispielsweise durch Verwendung von Polyimid mit einer thermischen Leitfähigkeit von 0.0016 W/cm K ergeben. Dies lässt sich aber nicht ohne Weiteres an der benötigten Stelle in einen CMOS Prozessablauf integrieren.
  • Die Erfindung löst dieses Problem, indem die einzelnen Zellen durch Hohlraume voneinander getrennt werden. Dies führt dazu, dass die thermische Leitfähigkeit zwischen den Zellen minimal wird.
  • Eine erfinderische Idee liegt darin, die einzelnen Zellen mittelbar oder unmittelbar durch Hohlräume von der Umgebung beziehungsweise voneinander zu trennen, und zwar sowohl strukturell als auch durch eine geeignete Prozessführung.
  • Unten sind mehrere Ausführungsformen der Erfindung skizziert. Bei einer Variante wird um das Heizelement herum eine geeignete Opferschicht entfernt. Dies führt dazu, dass der Heizer oder die Anregungselektrode von der Umgebung thermisch isoliert wird.
  • Bei einer anderen Variante wird zusätzlich der aktiv geschaltete Bereich von der Umgebung dadurch isoliert, dass er in die Öffnung für die Heizelektrode mit eingebracht wird.
  • In einer weiteren Variante werden die Heizelemente in Ätzstoppschichten eingekapselt, und anschließend wird das Isolationsmaterial zwischen den Strukturen entfernt. Auch hier ist es wieder möglich, das Phasenumwandlungsmaterial selbst in die Ausnehmung für das Heizelement zu integrieren.
  • Eine zusätzliche Ausführungsform der ersten Variante sieht vor, dass die Opferschicht oder der Spacer nochmals aufgebracht und lithographisch so strukturiert wird, dass diese deutlich über das Kontaktloch hinaus stehen. So kann vor dem Aufbringen der Metallisierung eine Öffnung bis zur Opferschicht geätzt und diese selektiv zur Umgebung nasschemisch entfernt werden. Dies führt dazu, dass die Struktur auch in der unmittelbaren Umgebung nach unten isoliert ist.
  • Eine weitere Variante, bezogen auf alle bisher genannten Strukturen, besteht darin, zwischen Hohlraum und dem Heizelektrodenmaterial bzw. Heizelektrodenmaterial und Chalcogenide eine weitere sehr dünne Schicht (z.B.: 5–10 nm; z.B.: SiO2) durch die bekannte Spacertechnik aufzubringen. Damit wird vermieden, dass beim Ätzen der Opferschicht und dem Heizelektrodenmaterial dasselbe von der Ätzung angegriffen wird.
  • Weitere Erweiterungen zur Reduktion der thermischen Kopplung bestehen in der Verwendung eines SOI-Substrates (Wärmestrom über das Silicium wird unterbunden) und darin, dass zwischen Chalcogenid und oberer Elektrode eine zusätzliche thermische Isolation eingebracht wird und der Kontakt nur am Rand, z. B. durch Spacer oder Überlapp, oder an einzelnen Stellen durch Kontakte hergestellt wird.
    •
  • Weitere Erläuterungen zur vorliegenden Erfindung erfolgen unter Bezugnahme auf bevorzugte Ausführungsform anhand der beigefügten Figuren:
  • 1-15 zeigen in schematischer und geschnittener Seitenansicht Zwischenzustände, die bei einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.
  • 16-32 zeigen in schematischer und geschnittener Seitenansicht Zwischenzustände, die bei einer anderen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.
  • 33-35 zeigen in schematischer und geschnittener Seitenansicht drei weitere Ausführungsformen der erfindungsgemäßen Halbleiterspeichereinrichtung.
  • Nachfolgend werden strukturell oder funktionell ähnliche oder gleiche Elemente oder Materialbereiche mit denselben Bezugszeichen bezeichnet, ohne dass bei jedem Auftreten in der Beschreibung oder in den Figuren eine detaillierte Erörterung ihrer Eigenschaften wiederholt wird.
  • 1 zeigt in schematischer und geschnittener Seitenansicht ein Halbleitersubstrat 20, mit einem ersten Materialbereich 21 und einem zweiten Materialbereich 22, wobei letzterer elektrisch isolierende Eigenschaften aufweist. In diesem Halbleitermaterialbereich 20 ist eine CMOS-Struktur ausgebildet, welche zum Beispiel Auswahltransistoren T1 und T2 aufweist, die ihrerseits erste Source/Drainbereiche SD11 bzw. SD21, zweite Source/Drainbereiche SD12 bzw. SD22 sowie Gatebereiche G1 und G2 aufweisen.
  • Im Übergang zum Zwischenzustand der 2 werden oberhalb der benachbarten Source/Drainbereiche SD12 und SD21 der ersten und zweiten Auswahltransistoren T1 und T2 Trenches oder Grabenstrukturen 32 in standardmäßiger Art und Weise ausgebildet. Diese können auch als Kontaktlöcher bezeichnet werden.
  • Im Übergang zum Zwischenzustand der 3 werden Spacer 32f in den Grabenstrukturen 32 ausgebildet, so dass Wandbereiche der Grabenstruktur 32 bedeckt sind, aber zumindest ein Teil der Bodenbereiche der Grabenstrukturen 32 frei bleibt. Dadurch wird der frei Durchmesser der Grabenstruktur 32 eingeengt. Die Herstellung dieser Spacer 32f geschieht durch konformes Abscheiden eines Materialbereichs, zum Beispiel eines Dielektrikums oder eines Isolationsmaterials – hier nämlich in Form einer Opferschicht, die selektiv zum Elektrodenmaterial, welches später abgeschieden wird, ätzbar ist – und anschließendes Rückätzen der sich lateral erstreckenden Materialbereiche, so dass nur die senkrechten Materialbereiche in Form der Spacer 32f in der Grabenstruktur 32 zurückbleiben.
  • Im Übergang zum Zwischenzustand der 4 wird eine Schicht 24 eines geeigneten Elektrodenmaterials abgeschieden.
  • Im Übergang zum Zustand der 5 wird mittels CMP mit Stopp auf dem Niveau der ersten, unteren oder Bottomelektroden 14-1, 14-2 der laterale Bereich der Materialschicht 24 abgetragen.
  • Im Übergang zum Zustand der 6 wird das Spacermaterial 32f selektiv aus den Grabenstrukturen 32 entfernt, so dass ausschließlich die ersten, unteren oder Bottomelektroden 14-1 und 14-2 säulenartig in den Grabenstrukturen 32 verbleiben.
  • Im Übergang zum Zustand der 7 wird dann eine Materialschicht 25 abgeschieden, deren Material eine sehr schlechte Kantenbedeckung aufweist. Dies führt dazu, dass die Grabenstrukturen 32 mit den darin befindlichen ersten Elektroden 14-1 und 14-2 nicht vollständig aufgefüllt werden, und zwar derart, dass Hohlräume H1 und H2 verbleiben, die die sog. Hohlraumstruktur H im Sinne der Erfindung bilden.
  • Alternativ kann das Verschließen der Hohlräume H1, H2 durch Abscheidung und nachfolgendes Verfließen einer BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume H1, H2 dann mit BPSG ausgekleidet sind.
  • Im Übergang zum Zustand der 8 wird durch CMP mit Stopp auf dem obersten Niveau der ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 planarisiert unter lateralem Anteil der Materialschicht 25 abgetragen, so dass nur noch Stopfenelemente 15-1 und 15-2 oberhalb der Hohlräume H1 und H2 verbleiben.
  • Dann wird eine Schicht 26 eines Materials mit Phasenumwandlungscharakter abgeschieden, wie das mit dem Zustand der 9 dargestellt ist.
  • Im Übergang zum Zustand der 10 wird eine Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung dadurch fertiggestellt, dass zunächst das Phasenumwandlungsmaterial 26 strukturiert und mit einer zweiten oder oberen Zugriffselektrodeneinrichtung 18 abgedeckt wird. Zusätzlich werden sog. Kontaktierungs- oder Plugbereiche P1 und P2 zu den äußeren Source/Drainbereichen SD11 bzw. SD22 ausgebildet. Die gesamte Struktur wird in einen Isolationsbereich 23 eingebettet und mit einer Metallisierungsschicht W zur Kontaktierung der Plugbereiche P1 und P2 abgedeckt. Die Speicherelemente E wer den gebildet von den beiden Zugriffselektrodeneinrichtungen 14 und 18, wobei hier die untere Elektroden 14 die Anregungs- oder Heizelektrode bildet, und dem dazwischen vorgesehenen Bereich 16 des Phasenumwandlungsmaterials. Die Speicherzellen 10 sind dann unter Hinzuziehung der Zugriffstransistoren T1, T2 zum jeweiligen Speicherelement E zu sehen.
  • Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens geht von der in 5 dargestellten Struktur aus und führt im Übergang zu dem in 11 gezeigten Zwischenzustand einen Rückätzprozess an den ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 aus, um reduzierte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten. Im Übergang zur Struktur in 12 wird dann das Phasenumwandlungsmaterial in Form einer Schicht 26 abgeschieden.
  • Im Übergang zu dem in 13 gezeigten Zwischenzustand wird dann mit einem CMP-Verfahren planarisiert, so dass die lateralen Schichtbereiche der Schicht 26 von der Oberfläche des Substratbereichs 22 entfernt werden. Dadurch entstehen im Bereich der Grabenstruktur 32 Bereiche des Speichermediums 16, nämlich die Bereiche 16-1 und 16-2, quasi als geometrische Fortsetzung der ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2'.
  • Im Übergang zum Zustand der 14 werden dann die Spacerelemente 32f selektiv herausgeätzt, wodurch die Hohlräume H1 und H2, welche die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1' und 14-2' sowie die Speichermedien 16-1 und 16-2 quasi umgeben und die Hohlraumanordnung H im Sinne der Erfindung bilden. Zusätzlich wird die Gegenelektrode in Form der zweiten oder oberen Zugriffselektrodeneinrichtung 18 ge bildet, welche eine gemeinsame Zugriffselektrode für die beiden dargestellten Speicherelemente E ist.
  • Im Übergang zum Zustand der 15 findet dann wiederum eine Einbettung in einen Isolations- oder Dielektrikumsbereich 23, die Ausbildung kontaktierender Plugbereiche P1 und P2 sowie eine Abdeckung mit einer Metallisierungsschicht W statt.
  • Eine andere Variante des erfindungsgemäßen Herstellungsverfahrens beginnt mit einer Anordnung, welche der Anordnung der 1 entspricht und welche in 16 noch einmal dargestellt ist.
  • Im Übergang zum Zustand der 17 wird nun anstelle des Ausbildens schmaler Grabenstrukturen zwischen den Gates G1 und G2 benachbarter Auswahltransistoren T1 und T2 eine vergleichsweise breite Ausnehmung oder Grabenstruktur 32 ausgebildet und nachfolgend mit einer dünnen Ätzstoppschicht 32f, z. B. aus Siliciumnitrid oder dergleichen, ausgekleidet.
  • Im Übergang zum Zustand der 18 wird dann die Ätzstoppschicht 32f rückgeätzt, so dass laterale Bereiche davon abgetragen werden und nur noch die Spacer 32f an den Seitenwänden der Grabenstruktur 32 verbleiben. Zusätzlich wird dann ein geeignetes Elektrodenmaterial in Form einer Schicht 26 abgeschieden.
  • Im Übergang zum Zustand der 19 wird dann die Schicht 26 des Elektrodenmaterials ebenfalls rückgeätzt, so dass neben den Spacern 32f noch die Säulen der ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 bestehen bleiben.
  • Im Übergang zum Zustand der 20 wird dann optional eine weitere Ätzstoppschicht abgeschieden und rückgeätzt, so dass jeweils innere Spacerelemente 32f ausgebildet werden, die die Grabenstruktur 32 weiter verengen.
  • Im Übergang zum Zustand der 21 wird dann die verbleibende Grabenstruktur 32 mit einer Isolationsschicht 22z, z. B. aus Oxid oder BPSG, aufgefüllt, ggf. unter Einsatz eines Planarisierungsverfahrens mittels CMP.
  • Im Übergang zum Zustand der 22 werden dann die Isolationsschichten 22 und 22z rückgeätzt zu reduzierten oder verminderten Isolationsschichten 22', so dass die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie die Ätzstoppschichten in Form der Spacer 32f aus der Oberfläche der verminderten Isolationsschicht 22' herausragen.
  • Im Übergang zum Zustand der 23 wird dann eine weitere Ätzstoppschicht 27 ausgebildet, z. B. aus Siliciumnitrid oder dergleichen, welche die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 sowie die Spacer 32f abdeckt und einbettet.
  • Im Übergang zum Zustand der 24 wird dann planarisiert mittels CMP, und zwar mit Stopp auf dem Niveau der ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2.
  • Dann wird zwischen zwei Zellen die Ätzstoppschicht 27 geöffnet, wie das in 25 im Schnitt der Linie B-B' der 26, nämlich der Draufsicht, durch die Ausnehmung 42 angedeutet ist.
  • Im Übergang zum Zustand der 25 bis 27 wird nun zunächst das Isolationsmaterials des Bereichs 22z durch das Öffnungs loch 42 hindurch selektiv zur Ätzstoppschicht durch Ätzen entfernt, wodurch ein Hohlraum H zwischen den beiden unteren oder ersten Zugriffselektrodeneinrichtungen 14-1 und 14-2 entsteht. Nachfolgend wird dann eine Isolationsschicht mit schlechter Kantenbedeckung abgeschieden, um mittels eines Stopfens 42p das Öffnungsloch 42 und mithin den Hohlraum H zu verschließen.
  • Alternativ kann das Verschließen der Hohlräume H1, H2 durch Abscheidung und nachfolgendes Verfließen einer BPSG-Schicht erfolgen. Diese Variante hat den Vorzug, dass die Innenwände der Holräume H1, H2 dann mit BPSG ausgekleidet sind.
  • Im Übergang zum Zustand der 27 wird dann wiederum eine Schicht 26 des Phasenumwandlungsmaterials abgeschieden.
  • Es folgt dann im Übergang zum Zustand der 28 das Strukturieren des Speichermaterials 16 aus der Materialschicht 26 des Phasenumwandlungsmaterials, das Abdecken und Strukturieren mit der gemeinsamen zweiten oder oberen Zugriffselektrodeneinrichtung 18, das Einbetten in einen Isolationsbereich 23, das Ausbilden der Plugs P1 und P2 zur Kontaktierung der äußeren Source/Drainbereiche SD11 und SD22, der Auswahltransistoren T1 und T2 sowie ein Anschließen der Plugbereiche P1 und P2 mittels eines Metallisierungsbereichs W.
  • Bei einer alternativen Ausführungsform wird, ausgehend vom Zwischenzustand der 24 mit bereits ausgebildetem Hohlraum H, ein Rückätzen der ausgebildeten ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 durchgeführt, um reduzierte oder verminderte erste oder untere Zugriffselektrodeneinrichtungen 14-1' und 14-2' zu erhalten, wie das in 29 dargestellt ist.
  • Im Übergang zum Zustand der 30 wird dann wiederum das Phasenumwandlungsmaterial abgeschieden und mittels eines CMP-Verfahrens entfernt, so dass ausschließlich Materialbereiche 16-1 und 16-2 individuell für die ersten oder unteren Zugriffselektrodeneinrichtungen 14-1 und 14-2 innerhalb der rückgeätzten Bereiche dieser Elektroden 14-1 und 14-2 verbleiben.
  • Im Übergang zum Zustand der 31 wird dann die gemeinsame zweite oder obere Zugriffselektrodeneinrichtung 18 ausgebildet.
  • Es folgt dann im Übergang zum Zustand der 32 die übliche Fertigstellung mittels Einbettung in einen Isolationsbereich 23, Ausbilden der Plugbereiche P1 und P2 zum Anschließen der äußeren Source/Drainbereiche SD11 und SD22 der benachbarten Auswahltransistoren T1, T2 sowie das Kontaktieren oder Anschließen der Plugbereiche P1 und P2 mittels einer Metallisierungsschicht W.
  • Ausgehend von der Anordnung, welche in 32 dargestellt ist, gibt es noch weitere zusätzliche Möglichkeiten, die thermische Isolation benachbarter Speicherelemente E oder Speicherzellen 10 zu verbessern. Dabei ist zunächst einmal festzuhalten, dass die Speicherzellen 10 im Wesentlichen durch die Zugriffs- oder Auswahltransistoren T1 und T2 definiert sind. Die Zellen 10 werden zunächst im Wesentlichen von dem ausgebildeten Hohlraum H thermisch voneinander isoliert.
  • Bei der Ausführungsform der 33 ist zwischen dem Phasenumwandlungsmaterial 16 und der zweiten oder oberen Zugriffselektrodeneinrichtung 18 noch ein thermischer Isolator 40 vorgesehen, der zum Beispiel aus BPSG oder Polyimid besteht.
  • Die zweite oder obere Zugriffselektrodeneinrichtung 18 ist dazu um das Phasenumwandlungsmaterial 16 herum gezogen.
  • Bei der Ausführungsform der 34 ist ebenfalls zwischen dem Phasenumwandlungsmaterial 16 und der zweiten oder oberen Zugriffselektrodeneinrichtung 18 ein thermischer Isolator 40 vorgesehen, wobei aber eine Kontaktierung der zweiten oder oberen Zugriffselektrodeneinrichtung 18 mit dem Phasenumwandlungsmaterial 16 in der Mitte durch ein Kontaktloch realisiert wird.
  • Bei der Ausführungsform der 35 findet dagegen an den Rändern der Schichtstruktur aus Speichermedium 16 oder Phasenumwandlungsmaterial 16, thermischem Isolator 40 und zweiter oder oberer Zugriffselektrodeneinrichtung 18 ein Zugriff statt.
  • Sämtliche zuvor beschriebenen Strukturen können mit den nachfolgend aufgelisteten Materialkombinationen ausgebildet sein. Der erste Halbleitermaterialsubstratbereich 21 des Halbleitersubstrats 20 kann zum Beispiel aus p-Silicium bestehen. Entsprechend können dann die Source/Drainbereiche SD11, SD12, SD21, SD22 aus n+-Silicium bestehen. Die Leitfähigkeitstypen oder Leitungstypen können auch ausgetauscht sein. Die Gates G1 und G2 können aus Polysilicium, Polycid, Salicid oder aus einem geeigneten Material gefertigt sein. Als Isolationsmaterialien, insbesondere für die Bereiche 22 und 23 kommen zum Beispiel in Frage Siliciumdioxid, Siliciumoxinitrid, BPSG oder dergleichen. Ätzstoppmaterialien für die Spacer 32f können zum Beispiel gebildet sein aus Siliciumnitrid, Aluminiumoxid oder dergleichen. Das Material für die ersten oder unteren Zugriffselektrodeneinrichtungen 14, 14-1, 14-2, 14-1', 14-2', also für die Anregungselektrode, die auch als Heizelektrode bezeichnet werden kann, kommen in Frage Tantal nitrid, Tantalsiliciumnitrid, Titannitrid, Titanaluminiumnitrid, Titansiliciumnitrid, Kohlenstoff, Molybdän, Wolfram, Titan-Wolfram und dergleichen.
  • Das Material der Gegenelektrade, also der zweiten oder oberen Zugriffselektrodeneinrichtungen 18 kann sein Aluminium, Kupfer, Wolfram, Silicid oder dergleichen.
  • Die Plugs P1 und P2 können bestehen aus Wolfram, Polysilicium, Kupfer oder Aluminium. Die Metallisierungen für die Leiterbahnen W können zum Beispiel bestehen aus Aluminium und Kupfer. Der thermische Isolator 40 kann zum Beispiel bestehen aus BPSG, Polyimid oder dergleichen.
    • 1
    erfindungsgemäße Halbleiterspeichereinrichtung
    10
    Speicherzelle
    14
    erste Zugriffselektrodeneinrichtung, untere Zugriffs
    elektrodeneinrichtung, Bottomelektrode, Heizelektrode
    14-1
    erste Zugriffselektrodeneinrichtung, untere Zugriffs
    elektrodeneinrichtung, Bottomelektrode, Heizelektrode
    14-1'
    erste Zugriffselektrodeneinrichtung, untere Zugriffs
    elektrodeneinrichtung, Bottomelektrode, Heizelektrode
    14-2
    erste Zugriffselektrodeneinrichtung, untere Zugriffs
    elektrodeneinrichtung, Bottomelektrode, Heizelektrode
    14-2'
    erste Zugriffselektrodeneinrichtung, untere Zugriffs
    elektrodeneinrichtung, Bottomelektrode, Heizelektrode
    16
    Speichermedium, Phasenumwandlungsmaterial
    16-1
    Speichermedium, Phasenumwandlungsmaterial
    16-2
    Speichermedium, Phasenumwandlungsmaterial
    18
    Gegenelektrode, zweite Zugriffselektrodeneinrichtung,
    obere Zugriffselektrodeneinrichtung, Topelektrode
    20
    Halbleitersubstrat
    21
    erster Substratbereich, erster Materialbereich
    22
    zweiter Substratbereich, zweiter Materialbereich,
    Isolationsbereich
    22z
    Isolationsbereich
    22'
    reduzierter oder zurückgezogener Isolationsbereich
    23
    Isolationsbereich
    24
    Material für die erste Zugriffselektrodeneinrichtung 14
    25
    Materialbereich für Phasenumwandlungsmaterial oder
    Speichermedium
    26
    Materialbereich für das Speichermedium 16
    27
    Ätzstoppschicht
    32
    Ausnehmung, Graben, Trench, Grabenstruktur
    32f
    Ätzstoppschicht, Spacer
    40
    thermischer Isolator
    42
    Kontaktloch
    42p
    Stopfen
    A
    Anregungselektrode, Heizelektrode
    E
    Speicherelement
    G1
    Gate
    G2
    Gate
    SD11
    Source/Drainbereich
    SD12
    Source/Drainbereich
    SD21
    Source/Drainbereich
    SD22
    Source/Drainbereich

Claims (21)

  1. Halbleiterspeichereinrichtung mit mindestens einem Speicherelement (E) mit Phasenumwandlungsspeichereffekt, dadurch gekennzeichnet, – dass für das mindestens eine Speicherelement (E) in einem Halbleitersubstrat (20) jeweils eine Hohlraumanordnung (H) mit mindestens einem Hohlraum (H1, H2) in räumlicher Nähe zum jeweiligen Speicherelement (E) derart vorgesehen ist, – dass die thermische Kopplung des jeweiligen Speicherelements (E) zur Umgebung des Speicherelements (E) durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement (E) und Umgebung vermindert ausgebildet ist.
  2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, – dass für das mindestens eine Speicherelement (E) im Halbleitersubstrat (20) jeweils eine erste oder untere Zugriffselektrodeneinrichtung (14), eine zweite oder obere Zugriffselektrodeneinrichtung (18) sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium (16) mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektroden (14, 18) kontaktiert vorgesehen ist, – dass mindestens eine der Zugriffselektrodeneinrichtungen (14, 18), vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung (14) als Anregungselektrode oder Heizelektrode (A) zum lokalen Erhitzen des kontaktierten Speichermediums (16) und damit zum Initiieren einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet ist und – dass zumindest ein Teil der Hohlraumanordnung (H) und insbesondere mindestens ein Hohlraum (H1, H2) in räumlicher Nähe der Anregungselektrode (A) der jeweiligen Zugriffselektrodeneinrichtung (14, 18) und/oder des Speichermediums (16) zur thermischen Isolierung von der Umgebung vorgesehen ist.
  3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, – dass der Anregungselektrode (A) ein Hohlraum (H1, H2) der Hohlraumanordnung (H) zugeordnet ist und – dass der zugeordnete Hohlraum (H1, H2) zumindest an einen Teil der Anregungselektrode (A) direkt angrenzt.
  4. Halbleiterspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der zugeordnete Hohlraum (H1, H2) zumindest einen Teil der Anregungselektrode (A) umgibt.
  5. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Anregungselektrode (A) als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich (SD12, SD21) eines vorgesehenen und zugeordneten Auswahltransistors (T1, T2), insbesondere eines lateralen Auswahltransistors (T1, T2) ausgebildet ist.
  6. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die Anregungselektrode (A) in einer Ausnehmung (22) oder einer Grabenstruktur (22) im Halbleitersubstrat (20) ausgebildet ist.
  7. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass das Speichermedium (16) als materieller Bereich der Anregungselektrode (A) ausgebildet ist, insbesondere in einem oberen Bereich der Grabenstruktur (22).
  8. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass eine Mehrzahl und insbesondere zwei Speicherelemente (E) vorgesehen sind und – dass für die Mehrzahl Speicherelemente (E) ein gemeinsamer Speicherbereich (16) oder individuelle Speicherbereiche (16-1, 16-2) vorgesehen sind.
  9. Halbleiterspeichereinrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Hohlraumanordnung (H) und insbesondere die jeweiligen Hohlräume (H1, H2) zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente (E) ausgebildet ist.
  10. Halbleiterspeichereinrichtung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die für die Mehrzahl Speicherelemente (E) eine gemeinsame weitere, insbesondere zweite Zugriffselektrodeneinrichtung (18) oder individuelle weitere, insbesondere zweite Zugriffselektrodeneinrichtungen (18) vorgesehen sind.
  11. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung mit mindestens einem Speicherelement (E) mit Phasenumwandlungsspeichereffekt, dadurch gekennzeichnet, – dass für das mindestens eine Speicherelement (E) in einem Halbleitersubstrat (20) jeweils eine Hohlraumanordnung (H) mit mindestens einem Hohlraum (H1, H2) in räumlicher Nähe zum jeweiligen Speicherelement (E) derart vorgesehen wird, – dass die thermische Kopplung des jeweiligen Speicherelements (E) zur Umgebung des Speicherelements (E) durch Reduktion der thermischen Leitfähigkeit zwischen Speicherelement (E) und Umgebung vermindert ausgebildet wird.
  12. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, – dass für das mindestens eine Speicherelement (E) im Halbleitersubstrat (20) jeweils eine erste oder untere Zugriffselektrodeneinrichtung (14), eine zweite oder obere Zugriffselektrodeneinrichtung (18) sowie ein zumindest teilweise dazwischen ausgebildetes Speichermedium (16) mit phasenabhängigem ohmschen Widerstand mit den Zugriffselektroden (14, 18) kontaktiert vorgesehen wird, – dass mindestens eine der Zugriffselektrodeneinrichtungen (14, 18), vorzugsweise die erste oder untere Zugriffselektrodeneinrichtung (14) als Anregungselektrode oder Heizelektrode (A) zum lokalen Erhitzen des kontaktierten Speichermediums (16) und damit zum Initiieren einer entsprechenden Phasenumwandlung vorgesehen und ausgebildet wird, und – dass zumindest ein Teil der Hohlraumanordnung (H) und insbesondere mindestens ein Hohlraum (H1, H2) in räum licher Nähe der Anregungselektrode (A) der jeweiligen Zugriffselektrodeneinrichtung (14, 18) und/oder des Speichermediums (16) zur thermischen Isolierung von der Umgebung vorgesehen wird.
  13. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, – dass der Anregungselektrode (A) ein Hohlraum (H1, H2) der Hohlraumanordnung (H) zugeordnet wird, und – dass der zugeordnete Hohlraum (H1, H2) zumindest an einen Teil der Anregungselektrode (A) direkt angrenzt.
  14. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der zugeordnete Hohlraum (H1, H2) zumindest einen Teil der Anregungselektrode (A) umgebend ausgebildet wird.
  15. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die Anregungselektrode (A) als Verbindungsbereich oder Plugbereich oder als Teil davon zu einem Source/Drainbereich (SD12, SD21) eines vorgesehenen und zugeordneten Auswahltransistors (T1, T2), insbesondere eines lateralen Auswahltransistors (T1, T2) ausgebildet wird.
  16. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass die Anregungselektrode (A) in einer Ausnehmung (22) oder einer Grabenstruktur (22) im Halbleitersubstrat (20) ausgebildet wird.
  17. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass das Speichermedium (16) als materieller Bereich der Anregungselektrode (A) ausgebildet wird, insbesondere in einem oberen Bereich der Grabenstruktur (22).
  18. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, – dass eine Mehrzahl und insbesondere zwei Speicherelemente (E) vorgesehen wird und – dass für die Mehrzahl Speicherelemente (E) ein gemeinsamer Speicherbereich (16) oder individuelle Speicherbereiche (16-1, 16-2) vorgesehen werden.
  19. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Hohlraumanordnung (H) und insbesondere die jeweiligen Hohlräume (H1, H2) zumindest zum Teil lateral zwischen der Mehrzahl Speicherelemente (E) ausgebildet wird.
  20. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 18 oder 19, dadurch gekennzeichnet, dass die für die Mehrzahl Speicherelemente (E) eine gemeinsame weitere, insbesondere zweite Zugriffselektrodeneinrichtung (18) oder individuelle weitere, insbesondere zweite Zugriffselektrodeneinrichtungen (18) vorgesehen werden.
  21. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung nach einem der Ansprüche 11 oder 20, dadurch gekennzeichnet, dass die Hohlraumanordnung (H) und insbesondere die jeweiligen Hohlräume (H1, H2) innen mit einer dünnen Schicht aus SiO2 oder BPSG ausgekleidet werden.
DE10255117A 2002-11-26 2002-11-26 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung Withdrawn DE10255117A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10255117A DE10255117A1 (de) 2002-11-26 2002-11-26 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
EP03788820A EP1565949A2 (de) 2002-11-26 2003-11-24 Halbleiterspeichereinrichtung sowie verfahren zu deren herstellung
AU2003292985A AU2003292985A1 (en) 2002-11-26 2003-11-24 Semiconductor memory device and method for the production thereof
DE10394112T DE10394112D2 (de) 2002-11-26 2003-11-24 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
PCT/DE2003/003885 WO2004049440A2 (de) 2002-11-26 2003-11-24 Halbleiterspeichereinrichtung sowie verfahren zu deren herstellung
US11/137,778 US20050270826A1 (en) 2002-11-26 2005-05-26 Semiconductor memory device and method for producing a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255117A DE10255117A1 (de) 2002-11-26 2002-11-26 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE10255117A1 true DE10255117A1 (de) 2004-06-17

Family

ID=32318689

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10255117A Withdrawn DE10255117A1 (de) 2002-11-26 2002-11-26 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE10394112T Expired - Fee Related DE10394112D2 (de) 2002-11-26 2003-11-24 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10394112T Expired - Fee Related DE10394112D2 (de) 2002-11-26 2003-11-24 Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US20050270826A1 (de)
EP (1) EP1565949A2 (de)
AU (1) AU2003292985A1 (de)
DE (2) DE10255117A1 (de)
WO (1) WO2004049440A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845567A1 (de) * 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phasenwechselspeicherelement und Herstellungsprozess dafür
DE102006038899A1 (de) * 2006-08-02 2008-02-21 Altis Semiconductor Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201408390TA (en) * 2010-11-18 2015-01-29 Toshiba Kk Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device
JP5570953B2 (ja) 2010-11-18 2014-08-13 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US20020017701A1 (en) * 1999-03-25 2002-02-14 Patrick Klersy Electrically programmable memory element with raised pore
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US20020079483A1 (en) * 2000-12-26 2002-06-27 Charles Dennison Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US20020160551A1 (en) * 2001-03-15 2002-10-31 Harshfield Steven T. Memory elements and methods for making same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5591501A (en) * 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6750079B2 (en) * 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6509623B2 (en) * 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same
JP2002176150A (ja) * 2000-09-27 2002-06-21 Canon Inc 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6847535B2 (en) * 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
KR100766504B1 (ko) * 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US20020017701A1 (en) * 1999-03-25 2002-02-14 Patrick Klersy Electrically programmable memory element with raised pore
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US20020079483A1 (en) * 2000-12-26 2002-06-27 Charles Dennison Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US20020160551A1 (en) * 2001-03-15 2002-10-31 Harshfield Steven T. Memory elements and methods for making same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845567A1 (de) * 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phasenwechselspeicherelement und Herstellungsprozess dafür
DE102006038899A1 (de) * 2006-08-02 2008-02-21 Altis Semiconductor Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
DE102006038899B4 (de) * 2006-08-02 2012-04-05 Adesto Technology Corp., Inc. Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray

Also Published As

Publication number Publication date
EP1565949A2 (de) 2005-08-24
WO2004049440A3 (de) 2004-10-07
WO2004049440A2 (de) 2004-06-10
AU2003292985A1 (en) 2004-06-18
US20050270826A1 (en) 2005-12-08
DE10394112D2 (de) 2005-10-20
AU2003292985A8 (en) 2004-06-18

Similar Documents

Publication Publication Date Title
DE10361695B3 (de) Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE102005001902A1 (de) Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
DE102007037888A1 (de) Speicherzellen-Array mit Tunnel-FET als Zugriffstransistor
DE102011109359A1 (de) Verfahren zur Herstellung und integrierte Schaltung
DE102005026944A1 (de) Kontaktschema für Speicheranordnung und Herstellungsverfahren hierfür
DE102004011430B4 (de) Halbleiterspeichereinrichtung
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102020130395A1 (de) Angesteuerte ferroelektrische speicherzellen für speicherzellen-array und deren herstellungsverfahren
DE19732870C2 (de) Nichtflüchtige Speicherzelle mit hoher Koppelkapazität und Verfahren zu ihrer Herstellung
DE112020003521B4 (de) Verfahren zum bilden einer magnetischer-direktzugriffsspeicher-einheit
DE60220015T2 (de) Kontaktstruktur, Phasenwechsel-Speicherzelle und deren Herstellungsverfahren mit Elimination von Doppelkontakten
DE102006040238A1 (de) Transistor, Speicherzellenanordnung und Verfahren zum Herstellen und Betreiben eines Speicherelements mit mindestens einer Speicherzelle, insbesondere einer resistiv schaltenden Speicherzelle und Speicherelement
DE10255117A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE10314595B4 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE102007054641A1 (de) Integrierter Schaltkreis mit Speicherzellen, und Verfahren zur Herstellung
DE60222373T2 (de) Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8143 Lapsed due to claiming internal priority