DE60222373T2 - Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren - Google Patents

Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren Download PDF

Info

Publication number
DE60222373T2
DE60222373T2 DE60222373T DE60222373T DE60222373T2 DE 60222373 T2 DE60222373 T2 DE 60222373T2 DE 60222373 T DE60222373 T DE 60222373T DE 60222373 T DE60222373 T DE 60222373T DE 60222373 T2 DE60222373 T2 DE 60222373T2
Authority
DE
Germany
Prior art keywords
forming
layer
area
region
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60222373T
Other languages
English (en)
Other versions
DE60222373D1 (de
Inventor
Giulio Casagrande
Roberto Bez
Fabio Pellizzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Ovonyx Inc
Original Assignee
STMicroelectronics SRL
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, Ovonyx Inc filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE60222373D1 publication Critical patent/DE60222373D1/de
Publication of DE60222373T2 publication Critical patent/DE60222373T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/068Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine sublithografische Kontaktstruktur, eine Phasenänderungs-Speicherzelle sowie auf ein Herstellungsverfahren dafür.
  • Bekanntlich verwenden Phasenänderungs-Speicherelemente (PCM-Elemente für Phase-Change-Memory-Elemente), die Charakteristika von Materialien, die die Eigenschaft haben, zwischen zwei Phasen mit verschiedenen elektrischen Eigenschaften umzuschalten. Beispielsweise ändern sich diese Materialien von einer amorphen Phase, die ungeordnet ist, in eine kristalline oder polykristalline Phase, die geordnet ist, wobei den beiden Phasen spezifische Widerstände mit beträchtlich unterschiedlichen Werten zugeordnet sind.
  • Derzeit können Legierungen der Elemente der Gruppe VI des Periodensystems, wie Te oder Se, die auch als Chalkogenide oder chalkogene Materialien bezeichnet werden, bei Phasenänderungs-Speicherzellen in vorteilhafter Weise verwendet werden. Das derzeit vielversprechendste Chalkogenid ist gebildet aus einer Ge-, Sb- und Te-Legierung (Ge2Sb2Te5), die derzeit zum Speichern von Information auf wiederbeschreibbaren Scheiben häufig verwendet wird.
  • Bei den Chalkogeniden variiert der spezifische Widerstand um zwei oder mehr Größenordnungen, wenn das Material von der amorphen Phase (höherer Widerstand) in die polykristalline Phase (höhere Leitfähigkeit) und umgekehrt wechselt. Die charakteristischen Eigenschaften der Chalkogenide in den beiden Phasen sind in 1 veranschaulicht. Wie zu erkennen ist, tritt bei einer bestimmten Lesespannung, die hier mit Vr bezeichnet ist, eine Widerstandsschwankung von mehr als 10 auf.
  • Eine Phasenänderung kann durch lokales Erhöhen der Temperatur erzielt werden, wie dies in 2 gezeigt ist. Unter 150 °C sind beide der Phasen stabil. Über 200 °C (Temperatur der beginnenden Keimbildung, bezeichnet mit Tx) ent steht eine rasche Keimbildung der Kristallite, und wenn das Material für eine ausreichend lange Zeitdauer auf der Kristallisierungstemperatur gehalten wird (Zeit t2), erfährt es eine Phasenänderung und wird kristallin. Zum Zurückführen des Chalkogenids in den amorphen Zustand ist es notwendig, die Temperatur über die Schmelztemperatur Tm (ca. 600 °C) anzuheben und dann das chalkogene Material rasch abzukühlen (Zeit t1).
  • Vom elektrischen Standpunkt her ist es möglich, beide kritischen Temperaturen, nämlich die Kristallisierungstemperatur und den Schmelzpunkt, dadurch zu erreichen, dass man einen Strom durch ein Widerstandselement fließen lässt, das das chalkogene Material durch die Joule'sche Wärme erwärmt.
  • Die grundlegende Struktur eines PCM-Elements 1, das gemäß den vorstehend beschriebenen Prinzipien arbeitet, ist in 3 dargestellt und beinhaltet ein Widerstandselement 2 (Heizelement) sowie ein programmierbares Element 3. Das programmierbare Element 3 ist aus einem Chalkogenid gebildet und befindet sich normalerweise im polykristallinen Zustand, um einen guten Stromfluss zu ermöglichen. Ein Teil des programmierbaren Elements 3 befindet sich in direktem Kontakt mit dem Widerstandselement 2 und bildet den von der Phasenänderung betroffenen Bereich, der im Folgenden als Phasenänderungsbereich 4 bezeichnet wird.
  • Wenn ein elektrischer Strom mit einem geeigneten Wert zum Fließen durch das Widerstandselement 2 veranlasst wird, ist es möglich, den Phasenänderungsbereich 4 bis zu der Kristallisierungstemperatur oder bis zu der Schmelztemperatur selektiv zu erwärmen und die Phasenänderung zu veranlassen. Im Spezielleren ist dann, wenn ein Strom I durch ein Widerstandselement 2 mit einem Widerstandswert R fließt, die erzeugte Wärme gleich I2R.
  • Die Verwendung des PCM-Elements gemäß 3 zum Bilden von Speicherzellen ist bereits vorgeschlagen worden. Zum Verhindern von Rauschen durch benachbarte Speicherzellen wird das PCM-Element im Allgemeinen einem Auswahlelement, wie zum Beispiel einem MOS-Transistor, einem Bipolar-Transistor oder einer Diode zugeordnet.
  • Alle der bekannten Verfahrensweisen sind jedoch von Nachteil und zwar auf Grund der Schwierigkeit beim Auffinden von Lösungen, die bestehende Erfordernisse hinsichtlich der Kapazität zum Standhalten der Betriebsströme und Spannungen sowie hinsichtlich der Funktionalität und der Kompatibilität mit derzeitigen CMOS-Technologien erfüllen.
  • Im Spezielleren führen die Überlegungen technologischer und elektrischer Art zwangsweise zur Ausbildung einer Kontaktfläche mit kleinen Abmessungen, von vorzugsweise 20 nm × 20 nm, zwischen dem chalkogenen Bereich und einem Widerstandselement. Diese Abmessungen sind jedoch viel kleiner als diejenigen, die sich mit derzeitigen optischen (UV) Lithografietechniken erzielen lassen, die kaum 100 lineare nm erreichen.
  • Zum Lösen des vorstehend geschilderten Problems lehrt die Patentanmeldung 01128461.9, eingereicht am 5. Dezember 2001 mit dem Titel "Hochleistungs-Phasenänderungs-Speicherzelle mit kleinem Kontaktflächenbereich sowie Herstellungsverfahren für diese" die Bildung der Kontaktfläche als Schnittpunkt von zwei dünnen Bereichen, die quer zueinander verlaufen und jeweils eine Größe im sublithografischen Bereich aufweisen. Zum Bilden der dünnen Bereiche wird die Aufbringung von Schichten anstatt eines lithografischen Prozesses verwendet, und zwar unter der Voraussetzung, dass die Aufbringung die Erzielung von sehr dünnen Schichten, das heißt, von Schichten mit einer viel geringeren Dicke als der derzeitigen minimal Größe ermöglicht, die sich unter Verwendung lithografischer Techniken erzielen lässt.
  • Für ein besseres Verständnis der Aufgabe der vorliegenden Erfindung wird nun die Aufgabe des Herstellungsverfahrens der vorstehend geschilderten Patentanmeldung Nr. 01128461.9 erläutert.
  • Unter Bezugnahme auf 4 wird zu Beginn ein Wafer 10, der ein P-leitendes Substrat 11 aufweist, standardmäßigen einleitenden Schritten unterzogen. Im Spezielleren werden im Inneren des Substrats 11 Isolierbereiche 12 gebildet und aktive Bereiche 16 abgegrenzt; anschließend werden nacheinander N-lei tende Basisbereiche 13, N+-leitende Basiskontaktbereiche 14 und P+-leitende Emitterbereiche 15 implantiert. Die Basisbereiche 13, die Basiskontaktbereiche 14 und die Emitterbereiche 15 bilden Dioden, die Auswahlelemente für die Speicherzellen bilden.
  • Als nächstes wird eine erste dielektrische Schicht 18 aufgebracht und eingeebnet; Öffnungen werden in der ersten dielektrischen Schicht 18 über den Basiskontaktbereichen 13 und den Emitterbereichen 15 gebildet, und die Öffnungen werden mit Wolfram gefüllt, um Basiskontakte 19b und Emitterkontakte 19a zu bilden. Die Basiskontakte 19b befinden sich somit in direktem elektrischen Kontakt mit den Basiskontaktbereichen 13, und die Emitterkontakte 19a befinden sich in direktem elektrischen Kontakt mit den Emitterbereichen 15. Vorteilhafterweise können die Öffnungen in der ersten dielektrischen Schicht 18 durch eine Barrierenschicht, beispielsweise eine Ti/TiN-Schicht überdeckt werden, bevor sie mit Wolfram gefüllt werden. Auf diese Weise erhält man die Struktur der 4.
  • 5 veranschaulicht das Layout von einigen Masken, die zum Bilden der Struktur der 4 verwendet werden, im Hinblick auf ein Paar Speicherzellen 5, die einander in einer rechtwinkligen Richtung zu der Schnittebene der 4 (Y-Richtung) benachbart sind. Im Spezielleren veranschaulicht die Figur eine Maske A, die zum Definieren der aktiven Bereiche 16 verwendet wird, eine Maske B, die zum Implantieren der Emitterbereiche 15 verwendet wird, sowie eine Maske C zum Bilden der Öffnungen an den Stellen, an denen die Basiskontakte 19b und die Emitterkontakte 19a zu bilden sind. 4 zeigt eine Schnittdarstellung entlang der Linie IV-IV der 5, während 6 die gleiche Struktur in einem Schnitt entlang der Schnittlinie VI-VI der 5 darstellt.
  • Als nächstes (7) wird eine zweite dielektrische Schicht 20 – beispielsweise eine Schicht aus undotiertem Siliziumglas (USG-Schicht) – aufgebracht, und Öffnungen 21 werden in der zweiten dielektrischen Schicht 20 über dem Emitterkontakt 19a gebildet. Die Öffnungen 21 haben Abmessungen, die durch das lithografische Verfahren vorgegeben sind, wobei sie zum Beispiel kreisförmig ausgebildet sind. Als nächstes wird eine Heizschicht, zum Beispiel aus TiSiN, TiAIN oder TiSiC, mit einer Dicke von 10 bis 50 nm, vorzugsweise 20 nm, aufge bracht. Die Heizschicht, die zum Bilden des Widerstandselements 2 der 3 ausgebildet ist, bedeckt in konformer Weise die Wände und den Boden der Öffnungen 21 und wird anschließend außerhalb von den Öffnungen 21 entfernt. Die verbleibenden Bereiche der Heizschicht bilden somit einen becherförmigen Bereich 22 und werden dann mit dielektrischem Material 23 gefüllt.
  • Wie in dem vergrößerten Detail der 8 gezeigt ist, werden dann nacheinander eine Formschicht 27, beispielsweise USG mit einer Dicke von 20 nm, eine Haftschicht 28, beispielsweise Ti oder Si mit einer Dicke von 5 nm, sowie eine erste Abgrenzungsschicht 29, beispielsweise Nitrid oder ein anderes Material, das ein selektives Ätzen in Bezug auf die Formschicht 27 ermöglicht, nacheinander aufgebracht. Die erste Abgrenzungsschicht 29 hat eine Dicke von beispielsweise 150 nm. Unter Verwendung einer Maske wird dann ein Teil der ersten Abgrenzungsschicht 29 durch Trockenätzen entfernt, um eine Stufe zu bilden, die eine vertikale Seite 30 aufweist, die sich vertikal über dem dielektrischen Material 23 erstreckt. Auf diese Weise erhält man die in 8 dargestellte Struktur.
  • Als nächstes (9) wird eine Opferschicht 31, beispielsweise TiN mit einer Dicke von 30 nm in konformer Weise aufgebracht. Im Spezielleren bildet die Opferschicht eine vertikale Wand 31a, die sich entlang der vertikalen Seite 30 der ersten Abgrenzungsschicht 29 erstreckt.
  • Als nächstes (10) wird die Opferschicht 31 einem Rückätzvorgang unterzogen, der zum Entfernen der horizontalen Bereiche der Opferschicht 31 sowie eines Teils der vertikalen Wand 31a führt. Durch geeignetes Auswählen der Dicke der ersten Abgrenzungsschicht 29 und der Dicke der Opferschicht 31 sowie der Zeit und des Ätztyps lässt sich die gewünschte sublithografische Breite W1 für den Bodenbereich der verbleibenden vertikalen Wand 31a erzielen.
  • Wie in 11 gezeigt ist, wird eine zweite Abgrenzungsschicht 35 aus dem gleichen Material wie die erste Abgrenzungsschicht 29, beispielsweise aus Nitrid, mit einer Dicke von 300 nm aufgebracht. Als nächstes werden die Abgrenzungsschichten 29, 35 und die vertikale Wand 31a durch einen chemisch-mechanischen Poliervorgang (CMP) dünner ausgebildet. Am Ende hiervon bilden die verbleibenden Bereiche der Abgrenzungsschichten 29, 35 eine harte Maske, und der verbleibende Bereich der vertikalen Wand bildet eine Opferregion 36.
  • Anschließend (12) wird die Opferregion 36 entfernt. Die Haftschicht 28 wird isotrop geätzt, und die Formschicht 27 wird einem Trockenätzvorgang unterzogen, um in der Formschicht 27 einen Schlitz 37 zu bilden, wobei der Schlitz 37 eine Breite W1 aufweist, die gleich der Breite der Opferregion 36 ist.
  • Als nächstes (13) werden die Abgrenzungsschichten 29, 35 entfernt, und es wird eine chalkogene Schicht 38, beispielsweise aus Ge2Sb2Te5 mit einer Dicke von 60 nm in konformer Weise aufgebracht. Der Bereich 38a der chalkogenen Schicht 38 füllt den Schlitz 37 aus und bildet an dem Schnittpunkt mit dem becherförmigen Bereich 22 eine Phasenänderungsregion ähnlich der Phasenänderungsregion 4 der 3. Anschließend werden oben auf der chalkogenen Schicht 38 eine Barrierenschicht 39, beispielsweise aus Ti/TiN, und eine Metallschicht 40, beispielsweise aus AlCu, aufgebracht. Auf diese Weise erhält man die Struktur der 13.
  • Als nächstes (14) wird der aus der Metallschicht 40, der Barrierenschicht 39 und der chalkogenen Schicht 38 gebildete Stapel unter Verwendung einer identischen Maske definiert, um dadurch eine Bitleitung 41 zu bilden. Schließlich wird eine dritte dielektrische Schicht 42 aufgebracht, die über den Basiskontakten 19b geöffnet wird. Die auf diese Weise gebildeten Öffnungen werden mit Wolfram gefüllt, um obere Kontakte 43 zu bilden und dadurch die Basiskontakte 19b nach oben zu verlängern. Anschließend erfolgen standardmäßige Schritte zum Bilden der Verbindungsleitungen für die Verbindung mit den Basiskontakten 19b und mit den Bitleitungen 41, sodass man die abschließende Konstruktion der 14 erhält.
  • Wie in 15 gezeigt ist, bildet der Schnittpunkt zwischen dem becherförmigen Bereich 22 und dem dünnen Bereich 38a der chalkogenen Schicht 38 in der Praxis einen Kontaktbereich 45, der in etwa quadratisch ist und sublithografische Dimensionen aufweist. Dies ist durch die Tatsache bedingt, dass sowohl der becherförmige Bereich 22 als auch der dünne Bereich 38a eine Breite aufweisen, die gleich der Dicke einer aufgebrachten Schicht ist. In der Tat ergibt sich die Breite des becherförmigen Bereichs 22 durch die Dicke der Heizschicht, und die Breite der dünnen Bereiche 38a wird durch die Dicke der Opferschicht 31 entlang der vertikalen Seite 30 bestimmt. Genauer gesagt, hat der becherförmige Bereich 22 in der Nähe des Kontaktbereichs 45 eine sublithografische Dimension in einer ersten Richtung (Y-Richtung), und der dünne Bereich 38a hat eine sublithografische Dimension (Breite W1 der 10) in einer zweiten Richtung (X-Richtung), die quer zu der ersten Richtung ist. Im Folgenden ist unter dem Begriff "sublithografische Dimension" eine lineare Dimension zu verstehen, die kleiner ist als die Grenzdimension, die mit derzeitigen optischen (UV) Lithografietechniken erzielbar ist und die somit kleiner ist als 100 nm, vorzugsweise 50 bis 60 nm bis hinunter zu etwa 20 nm ist.
  • Bei dem vorstehend beschriebenen Verfahren umfasst die Ausbildung des dünnen Bereichs 38a der chalkogenen Schicht 38 zahlreiche Schritte, wobei sie auch etwas komplex ist. Als Ergebnis hiervon ist es wünschenswert, ein einfacheres alternatives Verfahren verfügbar zu machen.
  • Zusätzlich dazu sind die Abmessungen des Kontaktbereichs 45 von den Ausrichtungstoleranzen zwischen der zum Bilden der Öffnungen 21 verwendeten Maske sowie der zum Entfernen eines Teils der ersten Abgrenzungsschicht 29 sowie zum Bilden der vertikalen Seite 30 verwendeten Maske (8) abhängig. Wie aus einem Vergleich zwischen der 16a und der 16b deutlich zu erkennen ist, bei denen es sich um von oben gesehene Draufsichten auf den Kontaktbereich 45 handelt, führt im Fall eines becherförmigen Bereichs 22 mit einer kreisförmigen Formgebung und einem Durchmesser von etwa 0,2 μm ein Ausrichtungsfehler von sogar nur 0,05 μm zwischen den beiden Masken dazu, dass die dünnen Bereiche 38a die becherförmigen Bereiche 22 nicht mehr rechtwinklig kreuzen, wobei es als Ergebnis hiervon zu einem beträchtlichen Anstieg bei den Dimensionen des Kontaktbereichs 45 (siehe 16b) und somit zu einem beträchtlichen Anstieg bei dem fließenden Strom kommt, dessen Wert nicht kontrollierbar wäre.
  • Ferner kreuzt der dünne Bereich 38a jeden becherförmigen Bereich 22 an zwei Stellen, sodass die gesamte Kontaktfläche zwischen den dünnen Bereichen 38a und den becherförmigen Bereichen 22 verdoppelt ist und als Ergebnis hiervon auch der Programmierstrom erhöht wird. Im Fall einer ausgeprägten Fehlausrichtung zwischen den beiden genannten Masken erhält man sogar nur einen Kontaktbereich mit Abmessungen, die weit größer sind als erforderlich. Das Vorhandensein eines doppelten Kontakts führt zur Entstehung von funktionsmäßigen Problemen, da es bei dieser Situation unmöglich wäre zu wissen, welcher der beiden Kontaktbereiche 45 zuerst das Schalten des darüber liegenden dünnen Bereichs 38a (das heißt, des Phasenänderungsbereichs) veranlasst, wobei ebenso wenig sichergestellt werden könnte, dass beide der dünnen Bereiche 38a schalten, die sich über den beiden Kontaktbereichen befinden.
  • Die WO 02/09206 lehrt ein elektrisch programmierbares Element mit einem zylindrischen leitfähigen Seitenwand-Abstandselement mit erhabenen Bereichen. Die erhabenen Bereiche weisen eine Dicke und eine Breite mit kleinen Abmessungen auf, die man durch Aufbringen des Abstandselementmaterials und durch die Verwendung einer Ätzmaske erhält, die durch die Abstandstechnik gebildet wird. Eine Schicht aus Speichermaterial erstreckt sich auf den erhabenen Bereichen und bildet somit einen kleinen Kontaktbereich mit diesen. Das zylindrische leitfähige Seitenwand-Abstandselement kann verschiedene Formgebungen aufweisen, einschließlich einer rechteckigen Formgebung.
  • Das Ziel der vorliegenden Erfindung besteht in der Vereinfachung und der Verbesserung des in der Patentanmeldung 01128461.9 beschriebenen Verfahrens, insbesondere im Hinblick auf das Problem von möglichen Fehlausrichtungen zwischen den Masken und der sich dadurch ergebenden Variabilität der Abmessungen des Kontaktbereichs.
  • Gemäß der vorliegenden Erfindung werden eine Kontaktstruktur, eine Phasenänderungs-Speicherzelle sowie ein Verfahren zum Herstellen von dieser geschaffen, wie dies in den Ansprüchen 1, 3, 11 bzw. 13 angegeben ist.
  • Für ein besseres Verständnis der vorliegenden Erfindung wird nun eine bevorzugte Ausführungsform lediglich als nicht einschränkendes Beispiel unter Bezugnahme auf die beigefügten Zeichnungen beschrieben; darin zeigen:
  • 1 eine Kennliniendarstellung des Stroms gegenüber der Spannung bei einem Phasenänderungsmaterial;
  • 2 eine Darstellung der Temperatur gegenüber dem Strom bei einem Phasenänderungsmaterial;
  • 3 eine Darstellung der grundlegenden Struktur eines PCM-Speicherelements;
  • 4 eine Schnittdarstellung eines Wafers aus Halbleitermaterial bei einem Herstellungsschritt der Zelle der 3 gemäß der eingangs genannten Patentanmeldung;
  • 5 eine Darstellung des Layouts von einigen Masken, die zum Bilden der Struktur der 4 verwendet werden;
  • 6 eine Schnittdarstellung entlang der Linie VI-VI der 5;
  • 7 bis 14 Schnittdarstellungen der Struktur der eingangs genannten Patentanmeldung bei aufeinanderfolgenden Herstellungsschritten;
  • 15 eine von oben gesehene Draufsicht auf ein Detail der 4, wobei Teile entfernt und in einem vergrößerten Maßstab dargestellt sind;
  • 16a und 16b von oben gesehene Draufsichten auf ein Detail der 14 unter zwei verschiedenen Herstellungsbedingungen, wobei Teile entfernt sind;
  • 17 eine Darstellung des Layouts von einigen Masken, die zum Bilden der Struktur der 7 gemäß der Erfindung verwendet werden;
  • 18 eine der 8 ähnliche Schnittdarstellung bei einem Herstellungsschritt gemäß der Erfindung;
  • 19 eine Darstellung des Layouts von einigen Masken, die zum Bilden der Struktur der 18 verwendet werden;
  • 20 und 21 der 18 ähnliche Schnittdarstellungen bei aufeinanderfolgenden Herstellungsschritten gemäß der Erfindung;
  • 22 eine von oben gesehene Draufsicht auf die Struktur der 21;
  • 23 eine der 21 ähnliche Schnittdarstellung in einem nachfolgenden Herstellungsschritt;
  • 24 eine Darstellung des Layouts von einigen Masken, die zum Bilden der Struktur der 23 verwendet werden;
  • 25 eine der 14 ähnliche Schnittdarstellung bei einem abschließenden Herstellungsschritt gemäß der Erfindung;
  • 26a und 26b von oben gesehene Draufsichten auf den Kontaktbereich bei zwei verschiedenen Herstellungsbedingungen; und
  • 27 eine Darstellung des Layouts von einigen Masken, die nach dem Bilden der Struktur der 10 verwendet werden, gemäß einem anderen Ausführungsbeispiel der Erfindung; und
  • 28 eine Darstellung der Struktur, die unter Verwendung der Masken der 27 erzielt wird.
  • In der nachfolgenden Beschreibung sind Teile, die den vorstehend unter Bezugnahme auf die 4 bis 14 beschriebenen Teilen entsprechen, mit den gleichen Bezugszeichen bezeichnet.
  • Das Verfahren gemäß der vorliegenden Erfindung weist anfängliche Schritte auf, die den vorstehend beschriebenen der eingangs erläuterten Patentanmeldung 01128461.9 bis zu dem Aufbringen der zweiten dielektrischen Schicht 20 (7) gleich sind. Als nächstes werden auch bei der Erfindung die Öffnungen 21 und die becherförmigen Bereiche 22 gebildet. Wie in 17 gezeigt ist, wird jedoch für die Definition der Öffnungen 21 eine Heizmaske D verwendet, die rechteckige Fenster aufweist (der Begriff "rechteckig" umfasst auf den speziellen Fall einer quadratischen Formgebung). Als Ergebnis hiervon haben die Öffnungen 21 eine im Wesentlichen rechteckige Form. Anschließend wird die Heizschicht aufgebracht, beispielsweise aus TiSiN, TiAIN oder TiSiC, und zwar mit einer Dicke von 10 bis 50 nm, vorzugsweise 20 nm. Die Heizschicht beschichtet die Wände und den Boden der Öffnungen 21 in konformer Weise. Als Ergebnis hiervon bilden die becherartigen Bereiche 22 in der Draufsicht von oben eine idealerweise rechteckige Formgebung, möglicherweise mit abgerundeten Rändern (auf Grund der lithografischen Grenzen) oder höchstens mit einer etwas ovalen Formgebung, wobei die längere Seite oder die Hauptrichtung parallel zu der X-Richtung ist (22). Als nächstes wird die Heizschicht außerhalb von den Öffnungen 21 entfernt, um die becherförmigen Bereiche 22 zu bilden, die dann mit dem dielektrischen Material 23 gefüllt werden.
  • Anschließend (18) werden eine Stoppschicht, beispielsweise aus Nitrid, das durch ein PECVD-Verfahren (Plasma-unterstütztes chemisches Abscheidungsverfahren aus der Dampfphase) mit einer Dicke von 20 bis 40 nm, eine Formschicht 49 beispielsweise aus USG, die durch ein PECVD- oder ein SACVD-Verfahren (subatmosphärisches chemisches Abscheidungsverfahren aus der Dampfphase) mit einer Dicke von 70 nm aufgebracht wird, sowie eine Haftschicht 50 beispielsweise aus Ti oder Si mit einer Dicke von 20 bis 40 nm nacheinander aufgebracht.
  • Als nächstes werden unter Verwendung einer Minigraben-Maske, die in 19 mit E bezeichnet ist, die Haftschicht 50, die Formschicht 49 und die Stoppschicht 48 geätzt. Wie in 18 gezeigt ist, weist die Minigraben-Maske E ein rechteckiges Fenster auf, das sich in Y-Richtung (rechtwinklig zu der Ausrichtungsrichtung des Basis- und des Emitterbereichs 14, 15 jeder Speicherzelle 5, 7) zwischen zwei benachbarten Zellen 5 erstreckt.
  • Nach dem Ätzvorgang ist ein Teil der Schichten 48, 49 und 50 entfernt, sodass eine Öffnung 51 mit rechteckiger Formgebung gebildet ist, die der der Minigraben-Maske E entspricht. Die Breite der Öffnung 51 in der X-Richtung beträgt zum Beispiel 160 nm. Die Öffnung 51 legt einen Teil des dielektrischen Materials 23 der beiden benachbarten Zellen 5 frei und quert jeden becherförmigen Bereich 22 nur einmal, wie dies aus der Übereinanderanordnung der Heizmaske D und der Minigraben-Maske E in 19 deutlich zu sehen ist.
  • Als nächstes wird gemäß 20 eine Abstandsschicht 55, beispielsweise eine Oxidschicht aufgebracht (insbesondere TEOS mit einer Dicke von 50 nm). Die Abstandsschicht 55 überdeckt die Haftschicht 50 sowie die Wände und den Boden der Öffnung 51.
  • Anschließend wird gemäß 21 die Abstandsschicht 55 durch Rückätzen anisotrop geätzt, bis die horizontalen Bereiche von dieser entfernt sind, und zwar gemäß der allgemein bekannten Technik zum Bilden von Abstandselementen. Die Abstandsschicht 55 wird dann über der Haftschicht 50 vollständig entfernt sowie von dem Boden der Öffnung 51 teilweise entfernt, um einen Abstandsbereich 55a zu bilden, der sich entlang der vertikalen Seiten der Öffnung 51 (entlang des Randbereichs eines Rechtecks oder eines Ovals) erstreckt und einen Schlitz 56 abgrenzt, dessen Basis einen rechteckigen Streifen 57 mit einer sublithografischen Breite W2 (in der X-Richtung) von etwa 60 nm aufweist. 22 zeigt eine von oben gesehene Draufsicht auf die auf diese Weise gebildete Struktur und hebt hervor, wie der Streifen 57 nur einen Bereich des becherförmigen Bereichs 22 jeder Zelle 5 freilegt, wie dies in der Zeichnung in gestrichelter Linie dargestellt ist. Der freigelegte Bereich jedes becherförmigen Bereichs 22 bildet einen Kontaktbereich 58, wie dies im Folgenden noch erläutert wird.
  • Als nächstes werden gemäß 23 die chalkogene Schicht 38 (bei der es sich auch im vorliegenden Fall zum Beispiel um Ge2Sb2Te5 mit einer Dicke von 60 nm handelt), die Barrierenschicht 39 und die Metallschicht 40 nacheinander aufgebracht, um einen Schichtstapel 41 zu bilden. Die chalkogene Schicht 38 befindet sich in direktem Kontakt mit der Haftschicht 50, an der sie angemessen anhaftet, und füllt den Schlitz 56 mit einem dünnen Bereich 38a. Im Spezielleren wird der dünne Bereich 38a der chalkogenen Schicht 38 auf dem Streifen 57 aufgebracht, wobei er mit den becherförmigen Bereichen 22 an den Kontaktbereichen 58 in Kontakt steht. Die schräg verlaufende Wand, die durch den Abstandsbereich 55a gebildet ist, begünstigt das Ausfüllen des Schlitzes 56, sodass Probleme in Verbindung mit einem schlechten Dimensionsverhältnis der Öffnung 51 verhindert sind.
  • Als nächstes wird der Schichtstapel 41 unter Verwendung einer Stapelmaske F definiert (24).
  • Das Verfahren fährt mit den vorstehend beschriebenen Schritten fort, die das Aufbringen der dritten dielektrischen Schicht 42, das Öffnen der dritten dielektrischen Schicht 42 über den Basiskontakten 19b, das Bilden der oberen Kontakte 43 sowie das Bilden von Verbindungsleitungen für die Verbindung mit den Basiskontakten 19b und mit den Bitleitungen 41 beinhalten, um dadurch die in 25 dargestellte abschließende Struktur zu erzielen.
  • Gemäß einem anderen Ausführungsbeispiel wird der dünne Bereich 38a der chalkogenen Schicht 38 unter Verwendung der Technologie gebildet, die in der eingangs erläuterten Patentanmeldung Nr. 01128461.9 beschrieben ist, wobei die zweite Kreuzung des becherförmigen Bereichs 22 durch den dünnen Bereich 38a unter Verwendung einer speziellen Maske vermieden wird, die als Eigenrapier-Maske bezeichnet wird, wie dies im Folgenden beschrieben wird.
  • Genauer gesagt, umfasst das Verfahren die gleichen anfänglichen Schritte, die unter Bezugnahme auf die 4 bis 9 beschrieben worden sind, mit dem einzigen Unterschied, dass der becherförmige Bereich 22 unter Verwendung der in 17 dargestellten Heizmaske D derart ausgebildet wird, dass man eine rechteckige oder auf Grund der lithografischen Grenzen höchstens eine ovale Formgebung erhält.
  • An diesem Punkt in dem Herstellungsvorgang ist die vertikale Wand 31a der ersten Abgrenzungsschicht 29 an der Stufe 30 vorhanden, und der Rest der Opferschicht ist bereits entfernt worden.
  • Als nächstes wird unter Verwendung einer geeigneten Maske, die als Eigenrapier-Maske G bezeichnet wird und in 27 dargestellt ist, ein Teil der vertikalen Wand 31a entfernt, sodass letztere den becherförmigen Bereich 22 jeder Zelle 5 nur an einer Stelle schneidet. Genauer gesagt, bedeckt die Eigenrapier-Maske G einen Streifen, der zwei Zellen 5 in einer zu der X-Richtung parallelen Richtung übergreift. Die nicht von der Eigenrapier-Maske G bedeckten Bereiche der vertikalen Wand 31a werden dann entfernt. Wie in der von oben gesehenen Draufsicht auf die beiden benachbarten Zellen 5 gemäß 28 zu sehen ist, verbleibt somit nur ein Bereich der vertikalen Wand 31a an der Seite der Stufe 30, wobei der Querschnitt hiervon in der X-Z-Ebene mit dem der vorstehend beschriebenen 10 übereinstimmt. Wie zu erkennen ist, schneidet der verbleibende Bereich der vertikalen Wand 31a jeden becherförmigen Bereich 22 nur einmal, wie dies durch den schraffierten Bereich hervorgehoben ist, der später den Kontaktbereich 45 bildet.
  • Das Verfahren fährt mit den gleichen Schritten fort, wie diese vorstehend unter Bezugnahme auf die 1114 verschrieben worden sind, und danach erfolgen das Aufbringen der zweiten Abgrenzungsschicht 35; das Verdünnen der Abgrenzungsschichten 35 und 29 sowie der vertikalen Wand 31 bis zum Erzielen der in 11 dargestellten Struktur; das Entfernen der Opferbereichs 36 und das Ätzen der Haftschichten 28 und der Formschicht 27 (12); das Aufbringen der chalkogenen Schicht 38, die den Schlitz 37 der Formschicht 27 ausfüllt; das Aufbringen der Barrierenschicht 39 und der Metallschicht 40; die Formgebung des durch die Metallschicht 40, die Barrierenschicht 39 und die chalkogene Schicht 38 gebildeten Stapels; das Aufbringen der dritten dielektrischen Schicht 42; sowie die abschließenden Schritte, die vorstehend zum Erzielen der in 14 dargestellten Struktur beschrieben worden sind.
  • In der Praxis werden bei beiden Ausführungsbeispielen dünne Bereiche 38a gebildet, die eine im Großen und Ganzen quaderförmige Gestalt und eine kurze Länge aufweisen, das heißt, kleiner sind als die Gesamtabmessungen der beiden Zellen 5 in der Y-Richtung. Bei dem ersten Ausführungsbeispiel wird der dünne Bereich 38a durch den Abstandsbereich 55a abgegrenzt; bei dem zweiten Ausführungsbeispiel wird der dünne Bereich 38a direkt durch die Formschicht 27 abgegrenzt.
  • Die Vorteile des vorstehend beschriebenen Verfahrens und der vorstehend beschriebenen Struktur werden im Folgenden veranschaulicht. Als erstes vermindert die rechteckige oder ovale Formgebung des becherförmigen Bereichs 22 die dimensionsmäßige Ausbreitung des Kontaktbereichs 38, auch wenn dessen Formgebung anstatt einer rechteckigen Ausbildung, wie dies der Idealfall ist, eine ovale Ausbildung aufweist, wie dies durch den Vergleich zwischen der 26a, die die relative Position des becherförmigen Bereichs 22 und des dünnen Bereichs 38a bei Nichtvorhandensein einer Maskenausrichtung darstellt, und 26b hervorgehoben wird, die die Position bei Vorhandensein einer Fehlausrichtung veranschaulicht. Wie insbesondere im Fall des becherförmigen Bereichs 22 mit einer etwas ovalen Formgebung zu sehen ist, führen Fehlausrichtungen zwischen der Heizmaske D und der Minigraben-Maske E oder der die erste Abgrenzungsschicht 29 definierenden Maske zu einer vernachlässigbaren Schwankung im Kontaktbereich. Im Idealfall, in dem der becherförmige Bereich 22 eine rechteckige Formgebung aufweist, beträgt die Schwankung bei den Abmessungen sogar Null.
  • Bei dem in den 17 bis 25 veranschaulichten Ausführungsbeispiel ist die Abfolge der Schritte, die zum Bilden des dünnen Bereichs 38a erforderlich sind, vereinfacht, und die chalkogene Schicht 38 haftet in perfekter Weise an den darunter liegenden Schichten an und füllt die Öffnung 51 in korrekter Weise und zwar auf Grund der Neigung des Abstandsbereichs 55a, wie dies bereits erwähnt worden ist.
  • Ferner ermöglicht die Formgebung der Minigraben-Maske E oder die Verwendung der Eigenrapier-Maske G die Erzielung eines einzigen Kontaktbereichs 58 für jeden becherförmigen Bereich 22 und somit für jede Zelle 5.
  • Schließlich ist es klar, dass zahlreiche Modifikationen und Variationen an dem Verfahren und an der Speicherzelle, wie diese vorstehend beschrieben und dargestellt worden sind, vorgenommen werden können, wobei diese alle im Umfang der Erfindung liegen, wie dieser durch die beigefügten Ansprüche definiert ist. Obwohl die Erfindung unter spezieller Bezugnahme auf eine Phasenänderungs-Speicherzelle veranschaulicht worden ist, ist sie bei jedem beliebigen sublithografischen Kontaktbereich zwischen zwei Regionen mit je nur einer sublithografischen Dimension anwendbar, der von dem gleichen Problem der Dimensionsvariabilität betroffen ist, beispielsweise auf Grund einer Fehlausrichtung der entsprechenden Masken.

Claims (20)

  1. Kontaktstruktur bei einer elektronischen Halbleitervorrichtung, aufweisend: einen ersten becherförmigen leitfähigen Bereich (22) mit vertikalen Wänden, die einen ersten dünnen Bereich mit einer ersten sublithografischen Dimension in einer ersten Richtung (Y) bilden; einen zweiten leitfähigen Bereich (38) mit einem zweiten dünnen Bereich (38a), der eine zweite sublithografische Dimension in einer zweiten Richtung (X) quer zu der ersten Richtung aufweist, wobei der erste und der zweite leitfähige Bereich an dem ersten und dem zweiten dünnen Bereich in direktem elektrischen Kontakt stehen und einen Kontaktbereich mit sublithografischer Erstreckung bilden, wobei sich der erste leitfähige Bereich (22), in der Draufsicht betrachtet, entlang einer geschlossenen Linie erstreckt, die in der zweiten Richtung (X) eine längliche Formgebung aufweist.
  2. Kontaktstruktur nach Anspruch 1, wobei die längliche Formgebung zwischen rechteckig und länglich oval gewählt ist.
  3. Phasenänderungs-Speicherzelle (5), aufweisend: ein becherförmiges Widerstandselement (22) mit vertikalen Wänden, die einen ersten sublithografischen Bereich in einer ersten Richtung (Y) bilden; und einen Speicherbereich (38) aus einem Phasenänderungsmaterial, der einen zweiten dünnen Bereich (38a) aufweist, der eine zweite sublithografische Dimension in einer zweiten Richtung (X) quer zu der ersten Richtung aufweist; wobei das Widerstandselement (22) und der Speicherbereich (38) an dem ersten dünnen Bereich (22) und dem zweiten dünnen Bereich (38a) in di rektem Kontakt stehen und einen Kontaktbereich (58) mit sublithografischer Erstreckung bilden, wobei sich das Widerstandselement (22), in der Draufsicht betrachtet, entlang einer geschlossenen Linie erstreckt, die in der zweiten Richtung (X) eine längliche Formgebung aufweist.
  4. Speicherzelle nach Anspruch 3, wobei die längliche Formgebung zwischen rechteckig und länglich oval gewählt ist.
  5. Speicherzelle nach Anspruch 3 oder 4, wobei der Speicherbereich (38) das Widerstandselement (22) nur an dem ersten dünnen Bereich (22) kreuzt und mit diesem in direktem elektrischen Kontakt steht, so dass ein einziger Kontaktbereich (45, 58) gebildet ist.
  6. Speicherzelle nach einem der Ansprüche 3 bis 5, wobei der zweite dünne Bereich (38a) zumindest in der zweiten Richtung durch Abstandsbereiche (66a) aus einem ersten dielektrischen Material seitlich begrenzt ist, die Oberflächen bilden, die in einer zu der ersten und der zweiten Richtung quer verlaufenden dritten Richtung geneigt sind.
  7. Speicherzelle nach Anspruch 6, wobei die Abstandsbereiche (55a) von einer Formschicht (49) aus einem zweiten dielektrischen Material umgeben sind, die eine lithografische Öffnung bildet.
  8. Speicherzelle nach einem der Ansprüche 3 bis 5, wobei der zweite dünne Bereich (38a) von einer Formschicht (27, 49) aus einem zweiten dielektrischen Material umgeben ist, die eine Öffnung (37; 51) mit einer in etwa rechteckigen Formgebung aufweist.
  9. Speicherzelle nach Anspruch 8, wobei der zweite dünne Bereich (38a) in direktem Kontakt mit der Formschicht (27) steht und die Öffnung (37) eine sublithografische Dimension aufweist.
  10. Speicherzelle nach einem der Ansprüche 3 bis 9, wobei der zweite dünne Bereich (38a) eine im Wesentlichen längliche Formgebung mit einer Hauptdimension aufweist, die parallel zu der ersten Richtung (Y) verläuft.
  11. Verfahren zum Herstellen einer elektronischen Halbleitervorrichtung mit einem Kontaktbereich, das folgende Schritte aufweist: Bilden eines ersten becherförmigen leitfähigen Bereichs (22) mit vertikalen Wänden, die einen ersten dünnen Bereich mit einer ersten sublithografischen Dimension in einer ersten Richtung (Y) bilden; Bilden eines zweiten leitfähigen Bereichs (38) mit einem zweiten dünnen Bereich (38a), der eine zweite sublithografische Dimension in einer zweiten Richtung (X) quer zu der ersten Richtung aufweist, wobei der erste und der zweite leitfähige Bereich an dem ersten und dem zweiten dünnen Bereich in direktem elektrischen Kontakt stehen und einen Kontaktbereich mit sublithografischer Erstreckung bilden, wobei sich der erste leitfähige Bereich (22), in der Draufsicht betrachtet, entlang einer geschlossenen Linie erstreckt, die in der zweiten Richtung (X) eine längliche Formgebung aufweist.
  12. Verfahren nach Anspruch 11, wobei die längliche Formgebung zwischen rechteckig und länglich oval gewählt wird.
  13. Verfahren zum Herstellen einer Phasenänderungs-Speicherzelle, das folgende Schritte aufweist: Bilden eines becherförmigen Widerstandselements (22) mit vertikalen Wänden, die einen ersten dünnen Bereich mit einer ersten sublithografischen Dimension in einer ersten Richtung (Y) bilden; und Bilden eines Speicherbereichs (38) aus einem Phasenänderungsmaterial in direktem elektrischen Kontakt mit dem ersten dünnen Bereich, wobei der Speicherbereich (38) einen zweiten dünnen Bereich (38a) beinhaltet und eine zweite sublithografische Dimension in einer zweiten Richtung (X) quer zu der ersten Richtung aufweist; wobei der erste und der zweite dünne Bereich (22, 38) einen Kontaktbereich (58) mit sublithografischer Erstreckung bilden, wobei sich das Widerstandselement (22), in der Draufsicht betrachtet, entlang einer geschlossenen Linie erstreckt, die in der zweiten Richtung (X) eine längliche Formgebung aufweist.
  14. Verfahren nach Anspruch 13, wobei die längliche Formgebung zwischen rechteckig und länglich oval gewählt wird.
  15. Verfahren nach Anspruch 13 oder Anspruch 14, wobei der Schritt zum Bilden eines Widerstandselement (22) das Bilden einer ersten lithografischen Öffnung (21) in einer Isolierschicht (20), das Aufbringen einer leitfähigen Schicht (22) an einer Seitenwand der zweiten lithografischen Öffnung sowie das Füllen (23) der zweiten lithografischen Öffnung aufweist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei der Schritt zum Bilden eines Speicherbereichs (38) Folgendes aufweist: Bilden eines Formgebungsgebildes (27; 49a, 55a) oben auf dem Widerstandselement, wobei das Formgebungsgebilde einen Schlitz (56) aufweist, der den ersten dünnen Bereich (22) nur an einer Stelle kreuzt und wobei der Schlitz die zweite sublithografische Dimension aufweist; Aufbringen einer Phasenänderungsschicht (38) zumindest innerhalb des Schlitzes und Bilden des zweiten dünnen Bereichs (38a).
  17. Verfahren nach Anspruch 16, wobei der Schritt zum Bilden eines Formgebungsgebildes (49a, 55a) Folgendes aufweist: Aufbringen einer Formschicht (49); Bilden einer zweiten lithografischen Öffnung (51) in der Formschicht; und Bilden von Abstandsbereichen (55a) in der zweiten lithografischen Öffnung, wobei die Abstandsbereiche den Schlitz abgrenzen.
  18. Verfahren nach Anspruch 17, wobei bei dem Schritt zum Bilden von Abstandsbereichen (55a) nach dem Schritt zum Bilden einer zweiten lithografischen Öffnung (51) eine Abstandsschicht (55) aufgebracht wird und die Abstandsschicht anisotrop geätzt wird.
  19. Verfahren nach Anspruch 16, wobei die Widerstandsschicht (22) in einer Isolierschicht (20) gebildet wird und der Schritt zum Bilden eines Formgebungsgebildes (27) Folgendes aufweist: Aufbringen einer ersten Abgrenzungsschicht (29) oben auf der Isolierschicht, wobei die erste Abgrenzungsschicht (29) eine Stufe bildet, die eine vertikale Wand (30) aufweist, die sich quer zu dem ersten dünnen Bereich (22) erstreckt; Bilden eines Opferbereichs (31a) entlang der vertikalen Wand; Entfernen eines Teils des Opferbereichs zum Bilden einer Opferregion (31a), die das Widerstandselement (22) an nur einer Stelle kreuzt; Bilden eines zweiten Abgrenzungsbereichs (35), der sich über der Isolierschicht (20) und an den Seiten des Opferbereichs (31a) sowie auch der ersten Abgrenzungsschicht (29) erstreckt; und Entfernen der Opferregion zum Bilden einer Abgrenzungsöffnung (37).
  20. Verfahren nach Anspruch 19, wobei vor dem Bilden einer ersten Abgrenzungsschicht (29) der Schritt erfolgt, in dem eine Formschicht (37) oben auf der Isolierschicht (20) aufgebracht wird; und wobei nach dem Schritt des Entfernens der Opferregion (31a), die Schritte erfolgen, in denen der Schlitz (37) in der Formschicht unter der Abgrenzungsöffnung gebildet wird und die erste Abgrenzungsschicht (29) und die zweite Abgrenzungsschicht (35) entfernt werden.
DE60222373T 2002-02-20 2002-02-20 Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren Expired - Lifetime DE60222373T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02425088A EP1339103B1 (de) 2002-02-20 2002-02-20 Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE60222373D1 DE60222373D1 (de) 2007-10-25
DE60222373T2 true DE60222373T2 (de) 2008-06-12

Family

ID=27635929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60222373T Expired - Lifetime DE60222373T2 (de) 2002-02-20 2002-02-20 Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren

Country Status (2)

Country Link
EP (1) EP1339103B1 (de)
DE (1) DE60222373T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007058456A1 (de) * 2007-12-05 2009-06-10 Qimonda Ag Integrierte Schaltung sowie Verfahren zum Herstellen einer integrierten Schaltung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469532B1 (de) * 2003-04-16 2009-08-26 STMicroelectronics S.r.l. Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
CN102403452B (zh) * 2010-09-17 2014-02-19 中芯国际集成电路制造(北京)有限公司 相变存储器件及其制造方法
CN105185905B (zh) * 2015-10-16 2019-06-14 江苏时代全芯存储科技有限公司 相变化存储装置及其制造方法
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
JP4558950B2 (ja) * 1999-03-25 2010-10-06 オヴォニクス インコーポレイテッド 改善された接合を有する電気的にプログラム可能なメモリ素子
WO2002009206A1 (en) * 2000-07-22 2002-01-31 Ovonyx, Inc. Electrically programmable memory element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007058456A1 (de) * 2007-12-05 2009-06-10 Qimonda Ag Integrierte Schaltung sowie Verfahren zum Herstellen einer integrierten Schaltung

Also Published As

Publication number Publication date
DE60222373D1 (de) 2007-10-25
EP1339103B1 (de) 2007-09-12
EP1339103A1 (de) 2003-08-27

Similar Documents

Publication Publication Date Title
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE10297115B4 (de) Mehrlagiger Phasenübergangsspeicher, insbesondere Speicherzelle und Verfahren zur Herstellung
DE10297191B4 (de) Phasenwechselmaterial-Speicherbauteil und Verfahren zur Herstellung
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE69614545T2 (de) Gestapelte vergrabene diode zur verwendung mit einem mehrzustand-material in einer nichtflüchtigen speicherzelle
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102018106929A1 (de) PCRAM-Struktur mit Auswahlvorrichtung
DE102007040826B4 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102005025209B4 (de) Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102008045963A1 (de) Mehrpegelspeicher und Verfahren zum Betreiben derselben
DE102004052611A1 (de) Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
DE102008041810A1 (de) Phasenwechselspeicherbauelement für eine Mehr-Bit-Speicherung
DE102011109359A1 (de) Verfahren zur Herstellung und integrierte Schaltung
DE102019100488A1 (de) Rram-struktur
DE102008031070A1 (de) Phasenänderungsspeicher und Verfahren zum Herstellen derselben
DE60306893T2 (de) Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung
DE102021119389B4 (de) Halbleiterspeichervorrichtungen und derenherstellungsverfahren
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102018106052A1 (de) Neuartiger Phasenänderung-Direktzugriffsspeicher
DE60220015T2 (de) Kontaktstruktur, Phasenwechsel-Speicherzelle und deren Herstellungsverfahren mit Elimination von Doppelkontakten
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram

Legal Events

Date Code Title Description
8364 No opposition during term of opposition