DE102005025209B4

DE102005025209B4 - Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Info

Publication number: DE102005025209B4
Application number: DE102005025209A
Authority: DE
Inventors: Yoon-Jong Song; Young-Nam Hwang; Sang-Don Nam; Sung-Lae Cho; Gwan-Hyeob Koh; Choong-Man Lee; Bong-Jin Suwon Kuh; Yong-Ho Hwaseong Ha; Su-Youn Yongin Lee; Chang-Wook Jeong; Ji-Hye Suwon Yi; Kyung-Chang Seongnam Ryoo; Se-Ho Lee; Su-Jin Ahn; Soon-Oh Suwon Park; Jang-Eun Suwon Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-05-27
Filing date: 2005-05-25
Publication date: 2011-01-13
Anticipated expiration: 2025-05-26
Also published as: DE102005025209A1; JP2005340837A

Abstract

Halbleiterspeicherbauelement mit
– einer leitfähigen Struktur (27s', 27d', 27s'', 27d'') über einem Halbleitersubstrat (1),
– einer Gießschicht (29) über der leitfähigen Struktur, wobei die Gießschicht eine Oberseite und eine Unterseite aufweist, wobei ein erster Bereich der Oberseite eine niedrigere Höhe über dem Halbleitersubstrat aufweist als ein zweiter Bereich der Oberseite und die Gießschicht ein sich vom zweiten Bereich der Oberseite zur Unterseite erstreckendes Kontaktloch aufweist, wobei die Dicke der Gießschicht vom zweiten Bereich der Oberseite zur Unterseite größer ist als die Dicke der Gießschicht vom ersten Bereich der Oberseite zur Unterseite, und
– einer Struktur (37a, 37b) aus phasenänderbarem Material über dem zweiten Bereich der Oberseite der Gießschicht, wobei die Oberseite eine sich vom ersten Bereich zum zweiten Bereich erstreckende Stufe aufweist, die Struktur aus phasenänderbarem Material in einer vertikalen Richtung fluchtend zur Stufe der Oberseite der Gießschicht angeordnet ist und die leitfähige Struktur durch das Kontaktloch...

Description

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und auf Verfahren zur Herstellung desselben und ein elektronisches System.
Die Verwendung von phasenänderbaren Materialien für elektronische Speicheranwendungen ist auf dem Fachgebiet bekannt und ist zum Beispiel in den US-Patentschriften US 6 147 395 A und US 6 337 266 B1 offenbart. Die zwei Zustände eines Speichers sind im Fall eines phasenänderbaren Speichers vom Widerstand gegenüber einem Stromfluss in einer Speicherzelle abhängig. Das phasenänderbare Material weist typischerweise eine amorphe Phase und eine kristalline Phase mit inhärentem hohem beziehungsweise niedrigem elektrischem Widerstand auf. Die amorphe Phase existiert bei relativ hohen Temperaturen, und die kristalline Phase existiert bei relativ niedrigen Temperaturen. Ein phasenänderbarer Speicher arbeitet auf der grundlegenden Idee, dass Speicherzellenzustände, d. h. ”ein” oder ”aus”, von der Temperatur abhängen. Somit sind Mittel zum Einstellen einer hohen oder niedrigen Temperatur in jede Speicherzelle eingebaut.
Ein allgemeiner Aufbau für diesen Typ von Speicher beinhaltet ein phasenänderbares Material, das zwischen eine untere Elektrode und eine obere Elektrode geschichtet ist. Die untere Elektrode hat typischerweise zwei Funktionen, wobei eine darin besteht, die Leitungselektrode zu der Speicherzelle zu sein, und die andere, eine ohmsche Heizvorrichtung zu sein, um die Phase des phasenänderbaren Materials zu steuern. Wie gerade beschrieben, beinhaltet der Aufbau Grenzflächen zwischen der oberen Elektrode und dem phasenänderbaren Material und zwischen der unteren Elektrode und dem phasenänderbaren Material. Während einer Herstellung des Speicherbauelements und während seiner Betriebslebensdauer können diese Grenzflächen kontaminiert oder oxidiert werden. Eine derartige Oxidation verursacht eine große Schwankung der Verteilung von Kontaktwiderständen an diesen Grenzflächen. Da der Betrieb des phasenänderbaren Speichers basierend auf dem Widerstand der Zelle gegenüber einem Stromfluss von einer Unterscheidung abhängig ist, ob die Speicherzelle ”ein” oder ”aus” ist, gefährdet eine Kontamination oder Oxidation die Genauigkeit einer Speicherprogrammierung. Es besteht weiterhin eine Notwendigkeit für einen neuartigen Phasenänderungsspeicheraufbau, der eine derartige Kontamination oder Oxidation verhindern kann, sowie für ein Herstellungsverfahren desselben.
Verschiedene weitere herkömmliche Phasenänderungs-Speicherbauelemente sind in den Patentschriften DE 28 22 264 C2 und US 4 366 614 A sowie den Offenlegungsschriften DE 30 46 721 A1 , DE 103 51 017 A1 , US 2003/0219924 A1 , US 2003/0231530 A1 und US 2004/0087074 A1 offenbart.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterspeicherbauelements, eines zugehörigen Herstellungsverfahrens und eines elektronischen Systems mit einem solchen Halbleiterspeicherbauelement zugrunde, mit denen sich die oben erwähnten Schwierigkeiten herkömmlicher Bauelemente mit Phasenänderungsspeicherzellen reduzieren oder vermeiden lassen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 1, eines elektronischen Systems mit den Merkmalen des Anspruchs 42 sowie eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 43. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Ein Phasenänderungs-Speicherbauelement und ein Verfahren zur Herstellung desselben sehen zum Schutz gegen Speicherzellenkontamination oder -oxidation erfindungsgemäß eine Oxidationsbarrierenschicht vor. In einer Ausführungsform beinhaltet ein Halbleiterspeicherbauelement eine Mold-Schicht, d. h. eine Gießschicht, die über einem Halbleitersubstrat liegt. Die Gießschicht weist einen vorspringenden Bereich auf, der sich vertikal von einer Oberfläche desselben aus erstreckt. Das Bauelement beinhaltet des Weiteren eine Struktur aus einem phasenänderbaren Material benachbart zu dem vorspringenden Bereich und eine untere Elektrode, die mit der Struktur aus dem phasenänderbaren Material elektrisch verbunden ist. Gemäß einem Aspekt der Erfindung kann eine Oxidationsbarrierenschicht ein Gebiet bedecken, wo eine Seitenwand der Struktur aus dem phasenänderbaren Material und eine Seitenwand des vorspringenden Bereichs aneinandergrenzen. Ein stabilerer Betrieb und eine längere Betriebslebensdauer des Phasenänderungsspeicherbauelements sind einige der Vorteile der Erfindung.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
1A ein schematisches Blockdiagramm eines Phasenänderungsspeicherzellenfeld (CA) und eines peripheren Schaltkreisgebietes (PCA),
1B eine Draufsicht auf einen Teil eines Phasenänderungsspeicherzellenfeldgebiets und eines peripheren Schaltkreisgebiets,
2 bis 9 jeweils Querschnittansichten entlang einer Linie I-I' von 1B, die zugehörige Herstellungsprozessschritte zeigen,
10 eine Schnittansicht, die eine Einheitszelle eines weiteren Phasenänderungsspeicherbauelements darstellt,
11 eine Schnittansicht, die eine Einheitszelle noch eines weiteren Phasenänderungsspeicherbauelements darstellt,
12 eine Schnittansicht, die eine Einheitszelle noch eines weiteren Phasenänderungsspeicherbauelements darstellt,
13 ein schematisches Blockdiagramm einer tragbaren elektronischen Vorrichtung, die ein Phasenänderungsspeicherbauelement verwendet,
14 eine graphische Darstellung, welche die Kontaktwiderstandscharakteristik einer unteren Elektrode zwischen einem phasenänderbaren Material und der unteren Elektrode der Phasenänderungswiderstände zeigt,
15 eine graphische Darstellung, die eine Programmiercharakteristik eines herkömmlichen Phasenänderungsspeicherbauelements ohne eine Oxidationsbarrierenschicht zeigt,
16 eine graphische Darstellung, die eine Programmiercharakteristik eines Phasenänderungsspeicherbauelements einer Ausführungsform der Erfindung mit einer Oxidationsbarrierenschicht zeigt, und
17 eine graphische Darstellung, die eine Setz/Rücksetz-Widerstandscharakteristik der gemäß der vorliegenden Erfindung und gemäß dem Stand der Technik hergestellten Phasenänderungsspeicherzellen darstellt.
1A ist eine schematische Ansicht einer Ausführungsform, die bezeichnend für ein Phasenänderungsspeicherzellenfeld CA und ein peripheres Schaltkreisgebiet PCA der vorliegenden Erfindung ist. Das Zellenfeldgebiet CA beinhaltet ein Feld von Speicherzellen CL, die jeweils ihrerseits einen Zugriffstransistor TA und einen Phasenänderungswiderstand RP beinhalten. Jede Speicherzelle CL ist mit einer Bitleitung BL, einer Wortleitung WL und einer gemeinsamen Sourceleitung CSL in einer Konfiguration verbunden, die auf dem Fachgebiet bekannt ist. Es sind weitere herkömmliche Strukturen in der vorliegenden Erfindung enthalten. Das periphere Schaltkreisgebiet PCA beinhaltet zum Beispiel zum Treiben der Speicherzellen CL einen ersten und einen zweiten integrierten Schaltkreis PCA1, PCA2. Der Zustand der Speicherzelle CL wird durch eine Stromabtastung eines Schreibstroms IW bestimmt. Die wird durch eine Stromabtastung eines Schreibstroms IW bestimmt. Die Stromabtastung und weitere Funktionen der Speichersteuerung sind dem Fachmann bekannt.
1B ist eine Draufsicht auf einen Teil des Phasenänderungsspeicherzellenfeldgebiets CA und einen Teil des peripheren Schaltkreisgebiets PCA gemäß einer Ausführungsform der Erfindung. 1B zeigt einen aktiven Zellenbereich 3c, eine gemeinsame Sourceleitung 27s' (die im Zusammenhang mit den nachfolgenden Figuren als ”gemeinsame Sourcekontaktstelle 27s'” bezeichnet wird), Zellengateelektroden 7c, eine periphere Gateelektrode 7p, eine Bitleitung 57, erste und zweite Sourcekontaktöffnungen 19s' und 19s'', eine Bitleitungskontaktöffnung 55a, erste und zweite Drainkontaktöffnungen 19d' und 19d'', einen Phasenänderungswiderstand 44a und eine Phasenänderungswiderstandskontaktöffnung 29a. Die Details dieser Elemente werden später erläutert.
Die 2 bis 9 sind jeweils Querschnittansichten entlang einer Linie I-I' von 1B, die einen Prozessschritt der Herstellung einer Ausführungsform der vorliegenden Erfindung zeigen.
Bezugnehmend auf 2 werden die Zellengateelektrode 7c und die periphere Gateelektrode 7p jeweils auf einer dielektrischen Zellengateschicht 5c in dem aktiven Zellenbereich 3c und auf einer peripheren, dielektrischen Gateschicht 5p in einem peripheren, aktiven Schaltkreisbereich 3p gebildet, wie durch einen Feldisolationsbereich 3 definiert, der auf einem Halbleitersubstrat 1 ausgebildet ist. Die Breiten der Zellengateelektrode 7c und der peripheren Gateelektrode 7p können unterschiedlich sein. Die Breite der peripheren Gateelektrode 7p ist vorzugsweise etwa 1,5 Mal größer als jene der Zellengateelektrode 7c. Des Weiteren kann die periphere, dielektrische Gateschicht 5p dicker als die dielektrische Zellengateschicht 5c ausgebildet sein.
Bezugnehmend auf 3 werden ein peripherer Schaltkreis-MOS-Transistor TP und ein Zellenzugriffs-MOS-Transistor TA gebildet. Im Detail wird unter Verwendung der Zellengateelektrode 7c als Ionenimplantationsmaske ein erster, n-leitender Störstellenbereich 9a mit geringer Konzentration in dem aktiven Zellenbereich 3c gebildet. Des Weiteren wird ein zweiter, p-leitender Störstellenbereich 9b mit geringer Konzentration in dem peripheren, aktiven Schaltkreisbereich 3p unter Verwendung der peripheren Gateelektrode 7p als Ionenimplantationsmaske gebildet.
Außerdem wird ein Gateabstandshalter 11 aus einem herkömmlichen Abstandshaltermaterial, wie Oxid oder Nitrid, vorzugsweise entlang entgegengesetzter Seiten der Zellengateelektrode 7c und außerdem entlang entgegengesetzter Seiten der peripheren Gateelektrode 7p unter Verwendung herkömmlicher Techniken gebildet.
Als nächstes werden unter Verwendung des Gateabstandshalters 11 ein n-leitender, erster Sourcebereich 13s' und ein n-leitender, erster Drainbereich 13d' in dem aktiven Zellenbereich 3c gebildet. Außerdem werden nachfolgend ein p-leitender, zweiter Sourcebereich 13s'', ein p-leitender, zweiter Drainbereich 13d'' in dem peripheren aktiven Schaltkreisbereich 3p unter Verwendung der auf dem Fachgebiet bekannten Verfahren gebildet. Als Ergebnis wird ein Paar von Zugriffs(Schalt)-MOS-Transistoren TA in dem Zellengebiet CA gebildet, und ein peripherer MOS-Transistor TP wird in dem peripheren Schaltkreisgebiet PCA gebildet.
Eine Silicidschicht 15b kann auf wenigstens einem der zweiten Source- und Drainbereiche 13s'' und 13d'' und/oder der peripheren Gateelektrode 7p gebildet werden. Eine Silicidschicht 5a kann auf wenigstens einem der ersten Source- und Drainbereiche 13s' und 13d' und/oder der Zellengateelektrode 7c gebildet werden. Dann wird ein unterer Ätzstopper 17 über der resultierenden Struktur gebildet.
Bezugnehmend auf 4 wird eine untere isolierende Schicht 19 über dem unteren Ätzstopper 17 gebildet, die beide kombiniert werden, um eine untere Zwischenebenenisolationsschicht 20 zu bilden.
Nachfolgend werden die erste Sourcekontaktöffnung 19s', die erste Drainkontaktöffnung 19d' in der unteren Zwischenebenenisolationsschicht 20 in dem Zellengebiet CA gebildet. Dann werden ein erster Sourcekontaktstift 21s' und ein erster Drainkontaktstift 21d' in der ersten Sourcekontaktöffnung 19s' bzw. der ersten Drainkontaktöffnung 19d' unter Verwendung der auf dem Fachgebiet bekannten Verfahren gebildet. Außerdem werden die zweite Sourcekontaktöffnung 19s'', die zweite Drainkontaktöffnung 19d'', ein zweiter Sourcekontaktstift 21s'' und ein zweiter Drainkontaktstift 21d'' in dem peripheren Schaltkreisgebiet PCA in der unteren Zwischenebenenisolationsschicht 20 unter Verwendung der herkömmlichen Techniken gebildet.
Dann wird eine obere Zwischenebenenisolationsschicht 26 gebildet, die einen oberen Ätzstopper 23 und eine obere isolierende Schicht 25 beinhaltet. Ein Element 28 bezeichnet eine isolierende Zwischenschicht, die aus den vorstehend beschriebenen Schichten 17, 19, 23 und 25 besteht.
Bezugnehmend auf 5 werden eine gemeinsame Sourcekontaktstelle 27s', die einen Querschnitt der gemeinsamen Sourceleitung 27s' in 1b repräsentiert, eine leitfähige Kontaktstelle, d. h. eine erste Drainkontaktstelle 27d', eine Sourcekontaktstelle 27s'' des peripheren Schaltkreisbereichs und eine Drainkontaktstelle 27d'' des peripheren Schaltkreisbereichs innerhalb der oberen, in 4 gezeigten Zwischenebenenisolationsschicht 26 gebildet. Diese Elemente werden gemäß Prozessen gebildet, die dem Fachmann bekannt sind. Demzufolge sind die gemeinsame Sourcekontaktstelle 27s' und die erste Drainkontaktstelle 27d' mit dem ersten Sourcebereich 13s' bzw. dem ersten Drainbereich 13d' elektrisch verbunden.
Danach wird eine Gießschicht 29 auf der resultierenden Struktur gebildet. Eine Phasenänderungswiderstandskontaktöffnung 29a wird dann in der Gießschicht 29 unter Verwendung von Photolithographie- und Ätzprozessen gebildet. Die Gießschicht 29 wird vorzugsweise aus einem Material mit einer hohen thermischen Leitfähigkeit gebildet. Die Gießschicht 29 weist zum Beispiel eine thermische Leitfähigkeit auf, die höher als jene von Siliciumoxid ist. Dies ergibt eine hohe Effizienz hinsichtlich schneller Abschreckung eines Phasenübergangs einer Struktur aus einem phasenänderbaren Material zusätzlich zu einer Sauerstoffbarriereneigenschaft, um zu verhindern, dass die Struktur aus dem phasenänderbaren Material oxidiert wird. Derartige Materialien beinhalten zum Beispiel Siliciumnitrid und Siliciumoxynitrid.
Sich 6 zuwendend kann entweder aus einer oder zwei Schichten eine konforme Kontaktabstandshalterschicht 34 gebildet werden. Die konforme Kontaktabstandshalterschicht 34 wird vorzugsweise unter Vakuum ohne Verwendung eines Sauerstoffgases gebildet. Wenn das Sauerstoffgas verwendet wird, um die konforme Kontaktabstandshalterschicht 34 zu bilden, ist es zur Verhinderung der Oxidation der Drainkontaktstelle 27d bevorzugt, eine niedrigere Bildungstemperatur zu verwenden. Die konforme Kontaktabstandshalterschicht 34 kann eine Siliciumnitridschicht sein, die unter Verwendung von plasmaunterstützter (PE) CVD oder Niederdruck(LP)-CVD gebildet wird. Die konforme Kontaktabstandshalterschicht 34 kann aus zwei Schichten gebildet werden, die eine untere Kontaktabstandshalterschicht 31 aus einer Siliciumoxynitridschicht, die unter Verwendung von PE-CVD bei weniger als etwa 500°C gebildet wird, und eine obere Kontaktabstandshalterschicht 33 aus Siliciumnitrid beinhalten, die unter Verwendung von LP-CVD bei mehr als etwa 500°C gebildet wird.
Bezugnehmend auf 7 wird die konforme Kontaktabstandshalterschicht 34 anisotrop geätzt, um die erste Drainkontaktstelle 27d' freizulegen. Als ein Ergebnis wird eine Kontaktabstandshalterschicht 34a mit einem inneren Kontaktabstandshalter 31a und einem äußeren Kontaktabstandshalter 33a gebildet. Der äußere Kontaktabstandshalter 33a umgibt eine Außenwand des inneren Kontaktabstandshalters 31a.
Dann wird eine untere Elektrode 35 in der Phasenänderungswiderstandskontaktöffnung 29a innerhalb des Kontaktabstandshalters 34a gebildet. In Abhängigkeit von der Anwendung ist jedoch der Kontaktabstandshalter 34 möglicherweise nicht notwendig. Die untere Elektrode 35 ist mit der ersten Drainkontaktstelle 27d' elektrisch verbunden, die ihrerseits mit dem ersten Drainbereich 13d' des Schalttransistors TA durch den ersten Kontaktstift 21d' elektrisch verbunden ist. Im Detail kann die untere Elektrode 35 in der Phasenänderungswiderstandskontaktöffnung 29a durch Aufbringen eines leitfähigen Films, wie eines TiN-Films oder eines TiAlN-Films, der über der Gießschicht 29 und innerhalb der Kontaktöffnung 29a liegt, und durch Planarisieren des leitfähigen Films gebildet werden, bis die Gießschicht 29 freigelegt ist. Als ein Ergebnis umgibt der Kontaktabstandshalter 34a die Seitenwand der unteren Elektrode 35.
Nachfolgend werden sequentiell eine Schicht 37 aus phasenänderbarem Material, eine obere Elektrodenschicht 39, eine Klebemittelschicht 41 und eine Hartmaskenschicht 43 auf der resultierenden Struktur einschließlich der Gießschicht 29 gebildet. Die Hartmaskenschicht 43 kann aus SiO₂ gebildet sein. Die Klebemittelschicht 41 kann eine benetzende Schicht sein, wie SiN. Es versteht es sich jedoch für den Fachmann, dass die vorstehend beschriebene Struktur lediglich eine bevorzugte Ausführungsform ist und auch andere geeignete Strukturen innerhalb des Wesens und Umfangs der vorliegenden Erfindung verwendet werden können. Die Hartmaskenschicht 43 kann zum Beispiel unter Verwendung eines anderen dielektrischen Materials anstelle von SiO₂ gebildet sein.
Die Schicht 37 aus phasenänderbarem Material kann aus einem Chalcogenidmaterial gebildet sein, das eine GeSbTe-Legierung oder eine mit Si oder N dotierte GeSbTe-Legierung mit einer Dicke von zum Beispiel 1000 Angstrom beinhaltet, jedoch nicht darauf beschränkt ist.
In 8 kann ein Phasenänderungswiderstand 44a durch Strukturieren der Hartmaskenschicht 43, der Klebemittelschicht 41, der oberen Elektrodenschicht 39 und der Schicht 37 aus phasenänderbarem Material, um eine Hartmaskenschichtstruktur 43a, eine obere Elektrode 39a und eine Struktur 37a aus dem phasenänderbaren Material zu bilden, und anschließendes Ätzen eines oberen Teils der Gießschicht 29 gebildet werden, um ihn dadurch von einer benachbarten Struktur 37a aus phasenänderbarem Material vollständig zu separieren. Dieser Prozess erzeugt außerdem einen Vorsprungbereich 77 der Gießschicht 29, der zu dem Phasenänderungswiderstand 44a selbstjustiert ist. Der Vorsprungbereich 77 der Gießschicht 29 resultiert in einer Oberflächenstufendifferenz, die durch das in 8 gezeigte Symbol ”S” indiziert ist. Die Struktur 37a aus phasenänderbarem Material ist mit der unteren Elektrode 35 elektrisch verbunden.
Als nächstes kann eine Oxidationsbarrierenschicht 48 die resultierende Struktur einschließlich des Phasenänderungswiderstands 44a bedecken. Die Oxidationsbarrierenschicht 48 kann eine einzelne Schicht aus Nitrid beinhalten, zum Beispiel Siliciumnitrid oder Siliciumoxynitrid, die unter Verwendung eines PE-CVD-Prozesses oder eines atomaren Schichtdepositions(ALD)-Prozesses bei weniger als oder etwa gleich 350°C abgeschieden wird. Alternativ kann die Oxidationsbarrierenschicht 48 aus Doppelschichten gebildet werden, die eine untere Oxidationsbarrierenschicht 45 aus Nitrid, wie Siliciumnitrid oder Siliciumoxynitrid, die unter Verwendung eines PE-CVD-Prozesses oder eines ALD-Prozesses bei weniger als oder etwa gleich 350°C abgeschieden wird, und eine obere Oxidationsbarrierenschicht 47 aus Nitrid beinhalten, wie Siliciumnitrid oder Siliciumoxynitrid, die unter Verwendung eines PE-CVD-Prozesses oder eines LP-CVD-Prozesses bei mehr als oder etwa gleich 350°C abgeschieden wird.
Die Oxidationsbarrierenschicht 48 verhindert, dass die Struktur 37a aus phasenänderbarem Material oxidiert oder durch Sauerstoff oder Verunreinigungen kontaminiert wird, die in eine Grenzfläche zwischen der unteren Elektrode 35 und der Struktur 37a aus phasenänderbarem Material oder eine andere Grenzfläche zwischen der oberen Elektrode 39a und der Struktur 37a aus phasenänderbarem Material während eines Prozesses wie einer Oxiddeposition (ILD-Deposition) zum Bedecken des Phasenänderungswiderstands 44a eindringen können.
Da die Oxidationsbarrierenschicht 48 die Seitenwände des Vorsprungbereichs 77 der Gießschicht 29 ebenso wie die Seitenwände und/oder die Oberseite des Phasenänderungswiderstands 44a bedeckt, kann ein Eindringen von Sauerstoff in den Phasenänderungswiderstand 44a effizient blockiert werden.
Außerdem kann ein Plasmanitrierungsprozess auf der Oberfläche des Phasenänderungswiderstands 44a unter Verwendung von N₂- oder NH₃-Gas bei weniger als oder etwa gleich 350°C vor der Bildung der Oxidationsbarrierenschicht 48 durchgeführt werden.
Weiterhin bezugnehmend auf die 1B und 8 kann die Oxidationsbarrierenschicht 48 gemäß einem weiteren Aspekt der vorliegenden Erfindung durch sequentielles Stapeln einer unteren Oxidationsbarrierenschicht 45, einer Pufferschicht 46 gegenüber mechanischer Beanspruchung und einer oberen Oxidationsbarrierenschicht 47 gebildet werden. Die untere Oxidationsbarrierenschicht 45 kann aus einer Nitridschicht gebildet werden, wie einer Siliciumoxynitridschicht oder einer Siliciumnitridschicht. Die obere Oxidationsbarrierenschicht 47 kann aus einer Nitridschicht, wie einer Siliciumoxynitridschicht oder einer Siliciumnitridschicht, oder einer Metalloxidschicht gebildet werden, wie einer Aluminiumoxidschicht (AlO), einer Titanoxidschicht (TiO), einer Zirkoniumoxidschicht (ZrO), einer Hafniumoxidschicht (HfO) oder einer Lantanoxidschicht (LaO). Des Weiteren kann die Pufferschicht 46 gegenüber mechanischer Beanspruchung aus einer Materialschicht zur Verminderung der mechanischen Beanspruchung gebildet werden, die aufgrund des Vorhandenseins der oberen Oxidationsbarrierenschicht 47 auf die untere Oxidationsbarrierenschicht 45 einwirkt. Die Pufferschicht 45 gegenüber mechanischer Beanspruchung kann zum Beispiel aus einer Siliciumoxidschicht unter Verwendung einer Plasma-CVD-Technik bei einer Temperatur von etwa 200°C bis etwa 400°C gebildet werden.
Wenn die untere Oxidationsbarrierenschicht 45 bei einer Temperatur von weniger als 350°C gebildet wird, wie vorstehend beschrieben, kann die untere Oxidationsbarrierenschicht 45 porös sein. In diesem Fall wird, da möglicherweise eine Sauerstoffblockiereffizienz der unteren Oxidationsbarrierenschicht 45 verringert ist, die untere Oxidationsbarrierenschicht 45 vorzugsweise verdichtet. Der Verdichtungsprozess kann unter Verwendung einer Tempertechnik oder einer Plasmabehandlungstechnik durchgeführt werden. Der Temperprozess kann unter Verwendung eines Stickstoffgases oder eines Ammoniakgases als Umgebungsgas bei einer Temperatur von etwa 400°C durchgeführt werden, und der Plasmabehandlungsprozess kann unter Verwendung eines Stickstoffgases oder eines Ammoniakgases als Plasmaquellengas bei einer Temperatur von etwa 200°C bis etwa 400°C durchgeführt werden.
Die obere Oxidationsbarrierenschicht 47 ist nicht zwingend in direktem Kontakt zu den Schichtstrukturen 37a aus Phasenänderungsmaterial. So kann die obere Oxidationsbarrierenschicht 47 im Hinblick auf eine Sauerstoffblockierleistungsfähigkeit gebildet werden, anstatt auf eine Schädigung, die auf die Schichtstrukturen 37a aus Phasenänderungsmaterial wirkt. Das heißt, die obere Oxidationsbarrierenschicht 47 kann bei einer Temperatur gebildet werden, die höher als eine Temperatur ist, bei der die untere Oxidationsbarrierenschicht 45 gebildet wird. Die obere Oxidationsbarrierenschicht 47 kann zum Beispiel unter Verwendung einer Plasma-CVD-Technik, einer Niederdruck-CVD-Technik oder einer atomaren Schichtdepositionstechnik bei einer Temperatur von mehr als etwa 350°C gebildet werden.
In einer Ausführungsform der vorliegenden Erfindung kann die obere Oxidationsbarrierenschicht 47 aus einer Aluminiumoxidschicht unter Verwendung einer atomaren Schichtdepositionstechnik gebildet werden. In diesem Fall wird die Aluminiumoxidschicht unter Verwendung eines Ozongases gebildet. Das Ozongas weist eine stärkere Korrosionseigenschaft als ein Sauerstoffgas auf. Nichtsdestoweniger kann, da die Schichtstrukturen 37a aus Phasenänderungsmaterial mit der unteren Oxidationsbarrierenschicht bedeckt sind, die Schädigung minimiert werden, die während der Bildung der oberen Oxidationsbarrierenschicht 47 auf die Schichtstrukturen 37a aus Phasenänderungsmaterial wirkt.
In einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Metalloxidschicht, die als die obere Oxidationsbarrierenschicht 47 verwendet wird, unter Verwendung einer Sputtertechnik gebildet werden. In diesem Fall kann die Metalloxidschicht durch Aufbringen einer Metallschicht unter Verwendung der Sputtertechnik und Oxidieren der Metallschicht gebildet werden. In dem Fall zum Beispiel, dass die obere Oxidationsbarrierenschicht 47 aus einer Aluminiumoxidschicht gebildet wird, kann die Aluminiumoxidschicht durch Aufbringen einer Aluminiumschicht unter Verwendung einer Sputtertechnik und Oxidieren der Aluminiumschicht gebildet werden. Wenn die Aluminiumoxidschicht unter Verwendung einer Sputtertechnik und eines Oxidationsprozesses gebildet wird, wie vorstehend beschrieben, kann die Aluminiumoxidschicht mit einer Enddicke gebildet werden, die eineinhalb Mal jener der durch den Sputterprozess gebildeten Aluminiumschicht entspricht. Wenn zum Beispiel eine endgültige Solldicke der Aluminiumoxidschicht, die als obere Oxidationsbarrierenschicht 47 verwendet wird, 15,0 nm beträgt, kann die Aluminiumoxidschicht durch Aufbringen einer Aluminiumschicht mit einer Dicke von 10,0 nm unter Verwendung einer Sputtertechnik und Oxidieren der Aluminiumschicht gebildet werden.
Die untere Oxidationsbarrierenschicht 45 kann z. B. mit einer Dicke von 20,0 nm bis 100,0 nm gebildet werden, und die obere Oxidationsbarrierenschicht 47 kann mit einer Dicke von 1,0 nm bis 15,0 nm gebildet werden. Die untere Oxidationsbarrierenschicht 45 kann vorzugsweise mit einer Dicke von 30,0 nm bis 50,0 nm gebildet werden, und die obere Oxidationsbarrierenschicht 47 kann mit einer Dicke von 5,0 nm bis 10,0 nm gebildet werden.
Weitere Ausführungsformen können wenigstens einen des Verdichtungsprozesses der unteren Oxidationsbarrierenschicht 45, des Bildungsprozesses der Pufferschicht 46 gegenüber mechanischer Beanspruchung und des Bildungsprozesses der oberen Oxidationsschicht 47 weglassen.
9 zeigt die Struktur von 8 mit der Hinzufügung eines unteren Zwischenmetalldielektrikums (IMD) 49, einer oberen Elektrodenkontaktöffnung 49a, einer oberen peripheren Sourcekontaktstellen-Kontaktöffnung 49s'', einer oberen peripheren Drainkontaktstellen-Kontaktöffnung 49d'', eines oberen Elektrodenkontaktstiftes 51, eines peripheren oberen Sourcekontaktstiftes 51s'', eines peripheren oberen Drainkontaktstiftes 51d'', einer Bitleitungskontaktstelle 53, einer Source-Metallleitung 53s'', einer Drain-Metallleitung 53d'', eines oberen IMD 55, einer Bitleitungskontaktöffnung 55a und einer Bitleitung 57. Diese zusätzlichen Elemente werden gemäß Prozessen hinzugefügt, die dem Fachmann bekannt sind.
Als nächstes wird eine Passivierungsschicht 62, die eine Siliciumoxidschicht 59 und eine Siliciumnitridschicht 61 beinhaltet, auf der resultierenden Struktur gebildet, um ein Phasenänderungsspeicherbauelement mit der Oxidationsbarrierenschicht 48 fertigzustellen.
Demzufolge beinhaltet das resultierende Speicherbauelement eine Gießschicht 29, die über einem Halbleitersubstrat 1 liegt. Die Gießschicht 29 weist einen Vorsprungbereich 77 auf, der sich vertikal von einer Oberseite 67 der Gießschicht 29 aus erstreckt. Der Vorsprungbereich 77 kann eine Dicke von wenigstens 10,0 nm aufweisen, vorzugsweise in einem Bereich von etwa 30,0 nm bis etwa 60,0 nm.
Das Speicherbauelement beinhaltet des Weiteren eine Struktur 37a aus phasenänderbarem Material benachbart zu dem Vorsprungbereich 77 und eine untere Elektrode 35, die mit der Struktur 37a aus phasenänderbarem Material elektrisch verbunden ist. Die untere Elektrode 35 kann sich durch den Vorsprungbereich 77 erstrecken, vorzugsweise entlang eines mittigen Bereichs desselben. Der Vorsprungbereich 77 kann sich über der ersten Drainkontaktstelle befinden, d. h. der leitfähigen Kontaktstelle 27d'. Des Weiteren kann die Struktur 37a aus phasenänderbarem Material über dem Vorsprungbereich 77 liegen, wenngleich auch andere Konfigurationen innerhalb des Wesens und Umfangs der vorliegenden Erfindung möglich sind, solange die Struktur 37a aus phasenänderbarem Material benachbart zu dem Vorsprungbereich 77 ist. Außerdem kann eine Seitenwand der Struktur 37a aus phasenänderbarem Material selbstjustiert zu einer Seitenwand des Vorsprungbereichs 77 sein. Die Struktur 37a aus phasenänderbarem Material beinhaltet vorzugsweise ein Chalcogenidmaterial, wie eine GST(GeSbTe)-Legierung. Gemäß einem Aspekt der vorliegenden Erfindung kann die GST-Legierung durch wenigstens eines von Silicium und Stickstoff dotiert sein.
Das Bauelement kann des Weiteren eine obere Elektrode 39a beinhalten, die mit der Struktur 37a aus phasenänderbarem Material elektrisch verbunden ist.
Außerdem kann das Bauelement eine Oxidationsbarrierenschicht 48 beinhalten, die wenigstens einen Teil einer Seitenwand der Struktur 37a aus phasenänderbarem Material und wenigstens einen Teil einer Seitenwand des Vorsprungbereichs 77 bedeckt. In einem Aspekt kann die Oxidationsbarrierenschicht 48 die Struktur 37a aus phasenänderbarem Material und die obere Elektrode 39a bedecken. Spezieller bedeckt die Oxidationsbarrierenschicht 48 vorzugsweise ein Gebiet, in dem eine Seitenwand der Struktur 37a aus phasenänderbarem Material und eine Seitenwand des Vorsprungbereichs 77 aneinander angrenzen, so dass ein Eindringen von Sauerstoff in den Phasenänderungswiderstand 44a effizient blockiert werden kann. Demzufolge kann in der vorliegenden Erfindung mit den Ausführungsformen der vorliegenden Erfindung ein zuverlässigeres Phasenänderungsspeicherbauelement gebildet werden.
In einem weiteren Aspekt der vorliegenden Erfindung kann die Oxidationsbarrierenschicht 48 einen ersten Bereich, der über einer Oberseite der oberen Elektrode 39a liegt, und einen zweiten Bereich beinhalten, der eine Seitenwand der Phasenänderungsschichtstruktur 37a bedeckt. Wenngleich in der Zeichnung nicht dargestellt, weist der erste Bereich eine Dicke auf, die größer als die Dicke des zweiten Bereichs ist. Die Dicke des zweiten Bereichs ist vorzugsweise größer als oder etwa gleich 30,0 nm.
10 ist eine Schnittansicht, die Verfahren zur Herstellung einer Einheitszelle eines Phasenänderungsspeicherbauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellt. Diese Ausführungsform unterscheidet sich von der in 8 dargestellten Ausführungsform lediglich bezüglich des Verfahrens zur Bildung der unteren Oxidationsbarrierenschicht, die dem Element 45 von 8 entspricht. Daher wird in dieser Ausführungsform zwecks Einfachheit lediglich das Verfahren zur Bildung der unteren Oxidationsbarrierenschicht beschrieben.
Bezugnehmend auf 10 werden Phasenänderungswiderstände 44a über einem Halbleitersubstrat 1 unter Verwendung des gleichen Verfahrens gebildet, wie unter Bezugnahme auf die 2 bis 8 beschrieben. Eine untere Oxidationsbarrierenschicht 45 wird auf dem Substrat 1 mit den Phasenänderungswiderständen 44a unter Verwendung von im Wesentlichen dem gleichen Verfahren gebildet wie unter Bezugnahme auf 8 beschrieben. Die untere Oxidationsbarrierenschicht 45 wird anisotrop geätzt, wodurch untere Oxidationsbarrierenschichtstrukturen 45a gebildet werden, die auf den Seitenwänden der Phasenänderungswiderstände 44a und auf den Seitenwänden der Vorsprünge 77 eine Abstandshalterform aufweisen. Die als Abstandshalter geformten unteren Oxidationsbarrierenschichtstrukturen 45a können unter Verwendung eines Temperprozesses oder eines Plasmabehandlungsprozesses verdichtet werden, wie unter Bezugnahme auf 8 beschrieben. Außerdem können sequentiell auf den als Abstandshalter geformten unteren Oxidationsbarrierenschichtstrukturen 45a eine Pufferschicht 46 hinsichtlich mechanischer Beanspruchung und eine obere Oxidationsbarrierenschicht 47 gebildet werden. Als ein Ergebnis können die als Abstandshalter geformten unteren Oxidationsbarrierenschichtstrukturen 45a, die Pufferschicht 46 hinsichtlich mechanischer Beanspruchung und die obere Oxidationsbarrierenschicht 47 eine Oxidationsbarrierenschicht 48a bilden.
In dieser Ausführungsform können auch wenigstens einer des Verdichtungsprozesses der unteren Oxidationsbarrierenschichtstrukturen 45a, des Bildungsprozesses der Pufferschicht 46 hinsichtlich mechanischer Beanspruchung und des Bildungsprozesses der oberen Oxidationsbarrierenschicht 47 weggelassen werden.
11 ist eine Schnittansicht, die Verfahren zur Herstellung einer Einheitszelle eines Phasenänderungsspeicherbauelements gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung darstellt. Diese Ausführungsform unterscheidet sich von der in den 7 und 8 dargestellten Ausführungsform hinsichtlich des Verfahrens zur Bildung der Schichtstrukturen aus Phasenänderungsmaterial.
Bezugnehmend auf 11 werden eine Gießschicht 29 und eine Kontaktabstandshalterschicht 34 über einem Halbleitersubstrat 1 unter Verwendung von im Wesentlichen dem gleichen Verfahren wie bei den unter Bezugnahme auf die 2 bis 6 beschriebenen Ausführungsformen gebildet. Die Kontaktabstandshalterschicht 34 wird anisotrop geätzt, um Kontaktabstandshalter 34a zu bilden, wenn die Kontaktabstandshalter 34a notwendig sind. Dann werden auf der resultierenden Struktur mit den Kontaktabstandshaltern 34a ohne Bildung der in 7 gezeigten unteren Elektroden 35 sequentiell eine Schicht 37 aus Phasenänderungsmaterial und eine obere Elektrodenschicht 39 gebildet. Dann werden Phasenänderungswiderstände 44b und eine Oxidationsbarrierenschicht 48 unter Verwendung von im Wesentlichen den gleichen Verfahren gebildet, wie unter Bezugnahme auf die 7 und 8 beschrieben. Als ein Ergebnis wird jeder der Phasenänderungswiderstände 44b so gebildet, dass er eine Schichtstruktur 37b aus Phasenänderungsmaterial aufweist, welche die leitfähige Drainkontaktstelle 27d' durch die Phasenänderungswiderstandskontaktöffnung 29a direkt kontaktiert, die von den Kontaktabstandshaltern 34a umgeben ist, wie in 11 gezeigt. Das heißt, es können eingeschlossene Phasenänderungsspeicherzellen gebildet werden, d. h. Phasenänderungsspeicherzellen, die durch die Kontaktabstandshalter 34a eingeschlossen sind. Demzufolge dringt die Schichtstruktur 37b aus Phasenänderungsmaterial in den Vorsprungbereich 77 ein (siehe 9). In diesem Fall kann die leitfähige Drainkontaktstelle 27d' als untere Elektrode des Phasenänderungswiderstands 44b fungieren.
12 ist eine Schnittansicht, die Verfahren zur Herstellung einer Einheitszelle eines Phasenänderungsspeicherbauelements gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung darstellt. Diese Ausführungsform ist eine Kombination der in den 10 und 11 gezeigten Ausführungsformen.
Bezugnehmend auf 12 werden eingeschlossene Phasenänderungswiderstände 44b über einem Halbleitersubstrat 1 unter Verwendung von im Wesentlichen dem gleichen Verfahren gebildet, wie unter Bezugnahme auf 11 beschrieben. Eine Oxidationsbarrierenschicht 48a wird auf dem Substrat 1 mit den eingeschlossenen Phasenänderungswiderständen 44b unter Verwendung von im Wesentlichen den gleichen Verfahren gebildet, wie unter Bezugnahme auf 10 beschrieben.
13 zeigt eine typische Anwendung einer Ausführungsform der Erfindung. Eine tragbare elektronische Vorrichtung 600, wie ein Mobiltelefon, verwendet ein Phasenänderungsspeicherbauelement 602 in Verbindung mit einem Prozessor 604 und einer Eingabe-/Ausgabevorrichtung 606.

14 ist eine graphische Darstellung, die eine Verteilung von Kontaktwiderständen für vier Proben A, B, C und D zeigt, die in Tabelle 1 unten gezeigt sind. Tabelle 1

Prozessparameter	Stand der Technik	einige der Beispiele der vorliegenden Erfindung
	Probe A	Probe B	Probe C	Probe D
Gießschicht	Siliciumoxynitrid (SiON)
äußerer Kontaktabstandshalter	Siliciumoxynitrid (SiON; Plasma-CVD)
innerer Kontaktabstandshalter	Siliciumnitrid (SiN; LP-CVD)
untere Elektrode	Titannitrid (TiN), Durchmesser: 50 nm
Phasenänderungsmaterial	GeSbTeLegierung
obere Elektrode	Titan (TiN)
Oxidationsbarriere	keine	SiON-Schicht (200°C, PECVD, 20,0 nm	SiNSchicht (200°C, PECVD, 20,0 nm	untere SiN-Schicht (200°C, PECVD, 20,0 nm obere SiN-Schicht (400°C, PECVD, 20,0 nm)

Probe A beinhaltet im Gegensatz zu den Ausführungsformen der vorliegenden Erfindung keine Oxidationsbarrierenschicht. Aus 14 ist leicht ersichtlich, dass der Kontaktwiderstand für Probe A eine viel größere Verteilung als jene der Proben B, C und D aufweist, die jeweils eine Oxidationsbarriere von verschiedenen Ausführungsformen der vorliegenden Erfindung beinhalten.
Speziell beinhaltet Probe B eine SiON-Schicht, Probe C beinhaltet eine SiN-Schicht und Probe D beinhaltet eine untere und eine obere Oxidationsbarrierenschicht, jeweils aus SiN. Für Probe B wird die SiON-Schicht unter Verwendung eines PECVD-Prozesses bei 200°C mit einer Dicke von 200 Angström gebildet. Für Probe C wird die SiN-Schicht auf die gleiche Weise wie für Probe B gebildet. Für Probe D werden beide SiN-Schichten wie für die Proben B und C gebildet, mit der Ausnahme, dass die obere Schicht bei 400°C hergestellt wird.
14 zeigt die Verbesserung gegenüber dem Stand der Technik, z. B. Probe A, wobei die Kontaktwiderstände der unteren Elektrode von Phasenänderungswiderständen der Proben B, C und D sehr gleichmäßige Verteilungscharakteristiken zeigen. Die Probe D unter den durch die Erfindung hergestellten Proben weist die stabilste Verteilungscharakteristik auf.
15 ist eine graphische Darstellung, welche die Programmiercharakteristiken eines herkömmlichen Phasenänderungsspeicherbauelements ohne eine Oxidationsbarrierenschicht zeigt.
Bis zu etwa 5.000 Programmierzyklen weist ein herkömmliches Phasenänderungsspeicherbauelement einen sehr niedrigen Rücksetzwiderstandswert von 6.000 Ω bis 100.000 Ω im Vergleich zu einem Setzwiderstandswert auf. Somit ist es schwierig, eine ausreichende Abtasttoleranz zu erhalten, um die Speicherzelleninformation präzise zu lesen.
16 ist eine graphische Darstellung, welche die Programmiercharakteristik eines Phasenänderungsspeicherbauelements einer Ausführungsform der vorliegenden Erfindung mit einer Oxidationsbarrierenschicht zeigt. Nach 10 Programmierzyklen weist das Phasenänderungsspeicherbauelement gemäß einer Ausführungsform der Erfindung einen sehr hohen Rücksetzwiderstandswert von 30.000 Ω bis 3.000.000 Ω im Vergleich zu einem Setzwiderstandswert auf. Somit weist es eine sehr hohe Abtasttoleranz auf.
Beim Vergleich der 15 und 16 wird ersichtlich, dass der Grenzflächenbereich, der als Programmierbereich einer Schichtstruktur aus phasenänderbarem Material der vorliegenden Erfindung mit einer Oxidationsbarrierenschicht wirkt, eine bessere Qualität als jene der herkömmlichen Schichtstruktur aus phasenänderbarem Material aufweist.
BEISPIELE

17 ist eine graphische Darstellung, die Setz-/Rücksetzwiderstandscharakteristiken der gemäß der vorliegenden Erfindung und dem Stand der Technik hergestellten Phasenänderungsspeicherzellen veranschaulicht. In 17 repräsentiert eine horizontale Achse einen Durchmesser D der Strukturen aus Phasenänderungsmaterial, und eine vertikale Achse repräsentiert einen Widerstand R der Phasenänderungswiderstände. In der graphischen Darstellung von 17 repräsentieren die durch Bezugszeichen ”NR” und ”NS” bezeichneten Daten einen Rücksetzwiderstand und einen Setzwiderstand der jeweils ohne Oxidationsbarrierenschicht hergestellten, herkömmlichen Phasenänderungswiderstände. Die mit Bezugszeichen ”SR” und ”SS” bezeichneten Daten repräsentieren einen Rücksetzwiderstand und einen Setzwiderstand der Phasenänderungswiderstände, die jeweils mit einer einzelnen Oxidationsbarrierenschicht bedeckt sind. Des Weiteren repräsentieren die durch Bezugszeichen ”DR” und ”DS” bezeichneten Daten einen Rücksetzwiderstand und einen Setzwiderstand der Phasenänderungswiderstände, die jeweils mit einer Doppeloxidationsbarrierenschicht bedeckt sind. Die Phasenänderungswiderstände, welche die Messergebnisse von 17aufweisen, wurden unter Verwendung der in der folgenden Tabelle 2 aufgelisteten Prozessbedingungen hergestellt. Tabelle 2

Prozessparameter	Stand der Technik	vorliegende Erfindung
		einzelne Barrierenschicht	Doppelbarrierenschicht
Gießschicht	Siliciumoxynitridschicht (SiON)
untere Elektrode	Titannitridschicht (TiN), Durchmesser (50nm)
Phasenänderungsmaterialschicht	GST-Legierungsschicht (GeSbTe-Legierungsschicht)
obere Elektrode	Titannitridschicht (TiN)
Oxidationsbarrierenschicht	keine	SiN-Schicht, 500 Angström, PECVD	untere Barrierenschicht (SiN-Schicht, 50,0 nm, PECVD) obere Barrierenschicht (AlO-Schicht, 5,0 nm, ALD)

Bezugnehmend auf 17 und Tabelle 2 wurde eine Differenz zwischen einem Setzwiderstand und einem Rücksetzwiderstand der herkömmlichen Phasenänderungswiderstände mit einer Reduktion des Durchmessers D der Struktur aus Phasenänderungsmaterial graduell reduziert. Wenn zum Beispiel der Durchmesser D der Struktur aus Phasenänderungsmaterial von 0,68 μm auf 0,4 μm reduziert wurde, wurde das Verhältnis von Rücksetz- zu Setzwiderstand der herkömmlichen Phasenänderungswiderstände abrupt von etwa 1,6 × 10² auf etwa 0,5 × 10 reduziert. Des weiteren zeigte der herkömmliche Phasenänderungswiderstand mit der Struktur aus Phasenänderungsmaterial mit einem Durchmesser von 0,4 μm einen ungleichmäßigen Setzwiderstand von etwa 6 × 10⁴ Ω bis etwa 7 × 10⁵ Ω.
Andererseits wurde das Verhältnis von Rücksetz- zu Setzwiderstand der Phasenänderungswiderstände, die mit einer einzelnen Oxidationsbarrierenschicht bedeckt waren, von etwa 1,6 × 10² auf etwa 1 × 10² reduziert, wenn der Durchmesser D der Struktur aus Phasenänderungsmaterial von 0,68 μm auf 0,4 μm reduziert wurde. Des Weiteren wurde das Verhältnis von Rücksetz- zu Setzwiderstand der Phasenänderungswiderstände, die mit einer Doppeloxidationsbarrierenschicht bedeckt waren, von etwa 2,5 × 10² auf etwa 1,3 × 10² verringert, wenn der Durchmesser D der Struktur aus Phasenänderungsmaterial von 0,68 μm auf 0,4 μm reduziert wurde. Speziell zeigten die Phasenänderungswiderstände, die mit einer einzelnen Oxidationsbarrierenschicht oder einer Doppeloxidationsbarrierenschicht bedeckt waren und die Struktur aus Phasenänderungsmaterial mit einem Durchmesser von 0,4 μm aufwiesen, einen gleichmäßigeren Setzwiderstand im Vergleich zu herkömmlichen Phasenänderungswiderständen mit der Struktur aus Phasenänderungsmaterial mit einem Durchmesser von 0,4 μm.
Wenngleich die Erfindung unter Bezugnahme auf die bevorzugten Ausführungsformen derselben beschrieben wurde, versteht es sich, dass die Erfindung nicht auf die Details derselben beschränkt ist. Verschiedene Substitutionen und Modifikationen wurden in der vorstehenden Beschreibung vorgeschlagen, und weitere sind für den Fachmann offensichtlich. Daher sind alle derartigen Substitutionen und Modifikationen als im Umfang der Erfindung liegend gedacht, wie er in den beigefügten Ansprüchen definiert ist.
Eine Ausführungsform weist ein Phasenänderungsspeicherbauelement mit einer Oxidationsbarrierenschicht zum Schutz gegen Speicherzellenkontamination oder -oxidation sowie ein Verfahren zur Herstellung desselben auf. In einer Ausführungsform beinhaltet ein Halbleiterspeicherbauelement eine Gießschicht, die über einem Halbleitersubstrat liegt. Die Gießschicht weist einen Vorsprungbereich auf, der sich vertikal von einer Oberfläche derselben aus erstreckt. Das Bauelement beinhaltet des Weiteren eine Struktur aus phasenänderbarem Material benachbart zu dem Vorsprungbereich sowie eine untere Elektrode, die mit der Struktur aus phasenänderbarem Material elektrisch verbunden ist.

Claims

Halbleiterspeicherbauelement mit – einer leitfähigen Struktur (27s', 27d', 27s'', 27d'') über einem Halbleitersubstrat (1), – einer Gießschicht (29) über der leitfähigen Struktur, wobei die Gießschicht eine Oberseite und eine Unterseite aufweist, wobei ein erster Bereich der Oberseite eine niedrigere Höhe über dem Halbleitersubstrat aufweist als ein zweiter Bereich der Oberseite und die Gießschicht ein sich vom zweiten Bereich der Oberseite zur Unterseite erstreckendes Kontaktloch aufweist, wobei die Dicke der Gießschicht vom zweiten Bereich der Oberseite zur Unterseite größer ist als die Dicke der Gießschicht vom ersten Bereich der Oberseite zur Unterseite, und – einer Struktur (37a, 37b) aus phasenänderbarem Material über dem zweiten Bereich der Oberseite der Gießschicht, wobei die Oberseite eine sich vom ersten Bereich zum zweiten Bereich erstreckende Stufe aufweist, die Struktur aus phasenänderbarem Material in einer vertikalen Richtung fluchtend zur Stufe der Oberseite der Gießschicht angeordnet ist und die leitfähige Struktur durch das Kontaktloch elektrisch mit der Struktur aus phasenänderbarem Material verbunden ist.
Halbleiterspeicherbauelement nach Anspruch 1, wobei ein unterster Teil der Struktur aus phasenänderbarem Material (37a) über dem Kontaktloch liegt.
Halbleiterspeicherbauelement nach Anspruch 1, wobei die Struktur aus phasenänderbarem Material (37b) mit einem unteren Teil im Kontaktloch liegt.
Halbleiterspeicherbauelement nach einem der vorgehenden Ansprüche, das des Weiteren eine Oxidationsbarrierenschicht (48) beinhaltet, die wenigstens einen Teil einer Seitenwand der Struktur aus phasenänderbarem Material und wenigstens einen Teil der Stufe der Oberseite der Gießschicht bedeckt.
Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, das des Weiteren eine Elektrode beinhaltet, die mit der Struktur aus phasenänderbarem Material elektrisch verbunden ist.
Halbleiterspeicherbauelement nach Anspruch 5, das des Weiteren eine Oxidationsbarrierenschicht beinhaltet, welche die Struktur aus phasenänderbarem Material und die Elektrode bedeckt.
Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, wobei die Struktur aus phasenänderbarem Material ein Chalcogenidmaterial beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 7, wobei das Chalcogenidmaterial eine GST-Legierung beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 8, wobei die GST-Legierung mit wenigstens einem von Silicium und Stickstoff dotiert ist.
Halbleiterspeicherbauelement nach einem der vorhergehenden Ansprüche, wobei die Dicke der Gießschicht vom zweiten Bereich ihrer Oberseite zu ihrer Unterseite wenigsten 10 nm beträgt.
Halbleiterspeicherbauelement nach Anspruch 10, wobei die Dicke in einem Bereich von 30 nm bis 60 nm liegt.
Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 11, wobei sich die Struktur (37b) aus phasenänderbarem Material zusätzlich in den zweiten Bereich erstreckt.
Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 12, wobei die Elektrode eine untere Elektrode bildet und eine weitere, obere Elektrode vorgesehen ist, die über der Struktur aus phasenänderbarem Material liegt.
Halbleiterspeicherbauelement nach Anspruch 13, das des Weiteren eine Hartmaske auf der oberen Elektrode beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 13 oder 14, wobei die Oxidationsbarrierenschicht die obere Elektrode und die Struktur aus phasenänderbarem Material bedeckt.
Halbleiterspeicherbauelement nach Anspruch 15, wobei die Oxidationsbarrierenschicht einen ersten Bereich, der über einer Oberseite der oberen Elektrode liegt, und einen zweiten Bereich beinhaltet, der eine Seitenwand der Phasenänderungsschichtbedeckt, wobei der erste Bereich eine Dicke aufweist, die größer ist als die Dicke des zweiten Bereichs.
Halbleiterspeicherbauelement nach Anspruch 16, wobei die Dicke des zweiten Bereichs der Oxidationsbarrierenschicht gleich 30 nm ist.
Halbleiterspeicherbauelement nach Anspruch 16, wobei die Dicke des zweiten Bereichs der Oxidationsbarrierenschicht größer als 30 nm ist.
Halbleiterspeicherbauelement nach einem der Ansprüche 12 bis 18, wobei die Oxidationsbarrierenschicht eine untere Schicht und eine obere Schicht beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 19, wobei die untere Schicht eine durch PE-CVD oder ALD bei nicht mehr als 350°C gebildete Schicht ist und die obere Schicht eine durch PE-CVD oder LP-CVD bei nicht weniger als 350°C gebildete Schicht ist.
Halbleiterspeicherbauelement nach Anspruch 19 oder 20, wobei die untere Oxidationsbarrierenschicht eine Nitridschicht beinhaltet und wobei die obere Oxidationsbarrierenschicht eine Nitridschicht oder eine Metalloxidschicht beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 21, wobei die Nitridschicht eine Siliciumnitridschicht oder eine Siliciumoxynitridschicht beinhaltet und wobei die Metalloxidschicht eine Aluminiumoxidschicht, eine Titanoxidschicht, eine Zirkoniumoxidschicht, eine Hafniumoxidschicht oder eine Lanthanoxidschicht beinhaltet.
Halbleiterspeicherbauelement nach einem der Ansprüche 19 bis 22, wobei die untere Oxidationsbarrierenschicht eine Abstandshalterform aufweist, die Seitenwände des zweiten Bereichs und Seitenwände der Struktur aus Phasenänderungsmaterial bedeckt.
Halbleiterspeicherbauelement nach einem der Ansprüche 19 bis 23, das des Weiteren eine Pufferschicht für mechanische Beanspruchung beinhaltet, die zwischen der unteren Oxidationsbarrierenschicht und der oberen Oxidationsbarrierenschicht angeordnet ist.
Halbleiterspeicherbauelement nach Anspruch 24, wobei die Pufferschicht für mechanische Beanspruchung eine Siliciumoxidschicht beinhaltet.
Halbleiterspeicherbauelement nach einem der Ansprüche 12 bis 18, wobei die Oxidationsbarrierenschicht eine einzelne Schicht aus Nitrid beinhaltet.
Halbleiterspeicherbauelement nach Anspruch 26, wobei die Oxidationsbarrierenschicht Siliciumnitrid oder Siliciumoxynitrid beinhaltet, das unter Verwendung eines PE-CVD-Prozesses oder eines atomaren Schichtdepositionsprozesses bei nicht mehr als 350°C aufgebracht wurde.
Halbleiterspeicherbauelement nach einem der Ansprüche 12 bis 27, wobei eine Seitenwand der Struktur aus phasenänderbarem Material selbstjustiert zu einer Seitenwand des zweiten Bereichs gebildet ist.
Halbleiterspeicherbauelement nach einem der Ansprüche 12 bis 28, wobei die Struktur aus phasenänderbarem Material ein Chalcogenidmaterial beinhaltet.
Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 29, das des Weiteren beinhaltet: – einen Schalttransistor (TA), der auf dem Halbleitersubstrat ausgebildet ist, und – eine Zwischenisolationsschicht (28), die über dem Schalttransistor liegt, wobei die Zwischenisolationsschicht eine leitfähige Kontaktstelle aufweist, die mit dem Schalttransistor und der Elektrode elektrisch verbunden ist, – wobei sich der zweite Bereich der Gießschicht über der leitfähigen Kontaktstelle befindet.
Halbleiterspeicherbauelement nach Anspruch 30, wobei der Schalttransistor eine Gateelektrode, einen Sourcebereich und einen Drainbereich beinhaltet und wobei die leitfähige Kontaktstelle mit dem Drainbereich elektrisch gekoppelt ist.
Halbleiterspeicherbauelement nach Anspruch 30 oder 31, das des Weiteren eine Sourceleitung beinhaltet, die innerhalb der Zwischenisolationsschicht angeordnet ist, wobei die Sourceleitung mit dem Sourcebereich elektrisch verbunden ist.
Halbleiterspeicherbauelement nach einem der Ansprüche 30 bis 32, das des Weiteren eine Silicidschicht beinhaltet, die sich auf wenigstens einem des Source-/Drainbereichs und der Gateelektrode befindet.
Halbleiterspeicherbauelement nach einem der Ansprüche 30 bis 33, wobei die Gießschicht eine thermische Leitfähigkeit aufweist, die höher als jene von Siliciumoxid ist.
Halbleiterspeicherbauelement nach Anspruch 34, wobei die Gießschicht Siliciumoxynitrid oder Siliciumnitrid beinhaltet.
Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 35, das des Weiteren einen Kontaktabstandshalter beinhaltet, der die Seitenwand der Elektrode umgibt.
Halbleiterspeicherbauelement nach Anspruch 36, wobei der Kontaktabstandshalter einen inneren Kontaktabstandshalter und einen äußeren Kontaktabstandshalter beinhaltet, wobei der äußere Kontaktabstandshalter eine Außenwand des inneren Kontaktabstandshalters umgibt.
Halbleiterspeicherbauelement nach einem der Ansprüche 13 bis 37, das des Weiteren umfasst: – ein Speicherzellengebiet auf dem Halbleitersubstrat mit – einem ersten Transistor (TA) mit einem ersten Source-/Drainbereich, einer ersten Gateelektrode mit einer ersten Breite und einem ersten Gatedielektrikum, das zwischen der ersten Gateelektrode und dem Substrat angeordnet ist; und – einem Phasenänderungswiderstand mit der Struktur aus phasenänderbarem Material, der unteren Elektrode, der oberen Elektrode und der Oxidationsbarrierenschicht, und – einem peripheren Schaltkreisgebiet auf dem Halbleitersubstrat, wobei das periphere Schaltkreisgebiet einen zweiten Transistor (TP) mit einer zweiten Gateelektrode, die eine zweite Breite aufweist, einem zweiten Source-/Drainbereich und einem zweiten Gatedielektrikum aufweist, das zwischen dem Substrat und der zweiten Gateelektrode angeordnet ist, wobei sich die erste Breite von der zweiten Breite unterscheidet.
Halbleiterspeicherbauelement nach Anspruch 38, wobei die zweite Breite wenigstens 1,5 Mal größer als die erste Breite ist.
Halbleiterspeicherbauelement nach Anspruch 38 oder 39, wobei das zweite Gatedielektrikum dicker als das erste Gatedielektrikum ist.
Halbleiterspeicherbauelement nach einem der Ansprüche 38 bis 40, das des Weiteren eine Silicidschicht beinhaltet, die sich auf wenigstens einem des ersten und des zweiten Source-/Drainbereichs und der ersten und der zweiten Gateelektrode des ersten beziehungsweise des zweiten Transistors befindet.
Elektronisches System mit – einem Prozessor (604); – einer dem Prozessor zugeordneten Eingabe/Ausgabe-Einheit (606); und – einem Halbleiterspeicherbauelement nach einem der Ansprüche 1 bis 41 in Verbindung mit dem Prozessor.
Verfahren zur Herstellung eines Halbleiterspeicherbauelements mit folgenden Schritten: – Bereitstellen eines Halbleitersubstrats (1); – Bilden einer Gießschicht (29) auf dem Halbleitersubstrat; – Bilden einer unteren Elektrode (35) in der Gießschicht; – Bilden einer Schicht (37) aus phasenänderbarem Material auf der unteren Elektrode und Strukturierung derselben wodurch eine Struktur (37a, 37b) aus phasenänderbarem Material gebildet wird; – Ätzen eines oberen Teils eines Bereichs der Gießschicht, um den übrigen Bereich als Vorsprungbereich (77) der Gießschicht auszubilden, wobei sich die Struktur aus phasenänderbarem Material auf dem Vorsprungbereich befindet; und – Bilden einer Oxidationsbarrierenschicht (48) konform auf der Struktur aus phasenänderbarem Material über dem Vorsprungbereich und auf dem geätzten Bereich der Gießschicht.
Verfahren nach Anspruch 43, wobei die Oxidationsbarrierenschicht aus einer einzelnen Nitridschicht gebildet wird.
Verfahren nach Anspruch 44, wobei die einzelne Nitridschicht aus einer Siliciumnitridschicht oder einer Siliciumoxynitridschicht bei einer Temperatur von weniger als 350°C gebildet wird.
Verfahren nach Anspruch 45, wobei die einzelne Nitridschicht unter Verwendung eines Plasma-CVD-Prozesses oder eines ALD-Prozesses gebildet wird.
Verfahren nach Anspruch 45 oder 46, das des Weiteren eine Verdichtung der einzelnen Nitridschicht unter Verwendung einer Tempertechnik oder einer Plasmabehandlungstechnik beinhaltet.
Verfahren nach Anspruch 43, wobei die Bildung der Oxidationsbarrierenschicht umfasst: – Bilden einer unteren Oxidationsbarrierenschicht auf dem Substrat mit der Struktur aus Phasenänderungsmaterial; und – Bilden einer oberen Oxidationsbarrierenschicht auf der unteren Oxidationsbarrierenschicht.
Verfahren nach Anspruch 48, wobei die untere Oxidationsbarrierenschicht aus einer Siliciumnitridschicht oder einer Siliciumoxynitridschicht bei einer Temperatur von weniger als 350°C gebildet wird.
Verfahren nach Anspruch 49, das des Weiteren eine Verdichtung der unteren Oxidationsbarrierenschicht unter Verwendung einer Tempertechnik oder einer Plasmabehandlungstechnik umfasst.
Verfahren nach einem der Ansprüche 48 bis 50, das des Weiteren ein anisotropes Ätzen der unteren Oxidationsbarrierenschicht zur Bildung einer als Abstandshalter geformten unteren Oxidationsbarrierenschichtstruktur umfasst, die eine Seitenwand der Struktur aus Phasenänderungsmaterial und eine Seitenwand des Vorsprungbereichs bedeckt.
Verfahren nach Anspruch 51, das des Weiteren eine Verdichtung der als Abstandshalter geformten unteren Oxidationsbarrierenschichtstruktur unter Verwendung einer Tempertechnik oder einer Plasmabehandlungstechnik umfasst.
Verfahren nach Anspruch 51 oder 52, das des Weiteren die Bildung einer Pufferschicht für mechanische Beanspruchung auf dem Substrat mit der als Abstandshalter geformten unteren Oxidationsbarrierenschichtstruktur umfasst.
Verfahren nach Anspruch 53, wobei die Pufferschicht für mechanische Beanspruchung aus einer Siliciumoxidschicht gebildet wird.
Verfahren nach einem der Ansprüche 48 bis 54, das des Weiteren die Bildung einer Pufferschicht für mechanische Beanspruchung auf dem Substrat mit der unteren Oxidationsbarrierenschicht umfasst.
Verfahren nach Anspruch 55, wobei die Pufferschicht für mechanische Beanspruchung aus einer Siliciumoxidschicht gebildet wird.
Verfahren nach einem der Ansprüche 48 bis 56, wobei die obere Oxidationsbarrierenschicht aus einer Nitridschicht oder einer Metalloxidschicht gebildet wird.
Verfahren nach Anspruch 57, wobei die Nitridschicht aus einer Siliciumnitridschicht oder einer Siliciumoxynitridschicht gebildet wird und die Metalloxidschicht aus einer Aluminiumoxidschicht, einer Titanoxidschicht, einer Zirkoniumoxidschicht, einer Hafniumoxidschicht oder einer Lanthanoxidschicht gebildet wird.