DE102008045963A1

DE102008045963A1 - Mehrpegelspeicher und Verfahren zum Betreiben derselben

Info

Publication number: DE102008045963A1
Application number: DE102008045963A
Authority: DE
Inventors: Gwan-Hyeob Koh; Dae-Won Ha
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-09-11
Filing date: 2008-09-05
Publication date: 2009-03-12
Also published as: KR20090027045A; US20090067230A1; CN101393772A; US8451656B2; CN101393772B; JP2009071309A; US20120236627A1; JP5431701B2; US8213223B2; KR101390340B1; TW200919717A; TWI441326B

Abstract

Die vorliegende Erfindung schafft einen Mehrpegelspeicher (100) und ein Verfahren zum Betreiben desselben. Der Speicher (100) weist einen Speicheraufbau (11, 12, M1-Mn) auf, bei dem eine Verteilungsdichte von Widerstandspegeln bei dem minimalen Wert des Widerstandspegels höher als bei dem maximalen Wert desselben ist.

Description

VERWANDTE ANMELDUNG/PRIORITÄTSERKLÄRUNG
Diese Anmeldung beansprucht die Priorität gemäß 35 U.S.C. § 119 der am 11. September 2007 bei dem Koreanischen Amt für geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2007-0092219 , deren gesamter Inhalt durch Bezugnahme aufgenommen ist.
HINTERGRUND
TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf einen Halbleiterspeicher, insbesondere auf einen Mehrpegelspeicher und ein Verfahren zum Betreiben desselben.
BESCHREIBUNG DER VERWANDTEN TECHNIK
Eine Phasenänderungsschicht hat abhängig von ihrem kristallinen Zustand eine Eigenschaft eines variablen elektrischen Widerstands, und dieselbe kann verwendet werden, um Daten in einem Mehrpegelspeicher zu speichern. Der elektrische Widerstand der Phasenänderungsschicht ist in einem kristallinen Zustand (d. h. einem Einstellzustand) niedrig und in einem amorphen Zustand (d. h. einem Neueinstellzustand) hoch. Der kristalline Zustand der Phasenänderungsschicht, der den gespeicherten Daten entspricht, kann daher durch Messen des elektrischen Widerstands der Phasenänderungsschicht verifiziert werden.
Der kristalline Zustand der Phasenänderungsschicht kann durch eine Zeit und eine Temperatur gesteuert werden.
1 ist eine grafische Darstellung, die eine Variation eines kristallinen Zustands der Phasenänderungsschicht gemäß der Zeit und der Temperatur darstellt. In der grafischen Darstellung zeigt die x-Achse die Zeit (T) und die y-Achse die Temperatur (TMP) an.
Bezug nehmend auf 1 nimmt die Phasenänderungsschicht, wenn die Phasenänderungsschicht während einer ersten Dauer (T1) auf eine Temperatur, die höher als die Schmelztemperatur (Tm) ist, erwärmt und dann abgekühlt wird, einen amorphen Zustand ® an. Die Phasenänderungsschicht nimmt ferner, wenn die Phasenänderungsschicht während einer zweiten Dauer (T2) auf eine Temperatur, die niedriger als die Schmelztemperatur (Tm) und höher als die Kristallisationstemperatur (Tc) ist, erwärmt und dann abgekühlt wird, einen kristallinen Zustand © an. Die zweite Dauer (T2) ist hier ein längerer Zeitraum als die erste Dauer T1.
Vor kurzem wurde, um den erhöhten Bedarf an einer Speicherkapazität bei Halbleiterspeichern zu erfüllen, eine Mehrpegelzelle eingeführt, die eine Mehrzahl von Daten in einer einzigen Speicherzelle speichert. Um eine solche Mehrpegelzelle in einem Mehrpegelspeicher zu realisieren, wird ein Verfahren zum Steuern eines Volumens des kristallisierten Bereichs in der Phasenänderungsschicht eingeführt. Wie im Vorhergehenden beschrieben, ist, da jede Phasenänderungsschicht gemäß ihrem kristallinen Zustand einen unterschiedlichen Widerstand hat, der Gesamtwiderstandspegel der Phasenänderungsspeicherzelle dieses Verfahrens durch den Volumenanteil der amorphen oder kristallinen Region der Phasenänderungsschicht bestimmt. Um die Mehrpegelzelle zu realisieren, ist daher eine diskrete Steuerung des Volumens der Region, in der sich der kristalline Zustand ändert, erforderlich. Da jedoch die Kristallisation der Phasenänderungsschicht von der Temperatur, die ein räumlich schwierig zu steuernder Parameter ist, abhängt, ist die diskrete Steuerung des Volumens der phasenänderbaren Region schwierig zu erreichen.
Da der Widerstandspegel der Phasenänderungsspeicherzelle gemäß diesem Verfahren überwiegend durch den Widerstandspegel der amorphen Region bestimmt ist, besteht ferner ein anderes Problem, dass es schwierig ist, die Mehrpegelzelle zu realis ieren. 2 stellt die Beziehung zwischen dem Volumen der phasenänderbaren Region und dem Widerstandspegel der Phasenänderungsspeicherzelle detailliert dar. Zur Verdeutlichung der Beschreibung ist angenommen, dass die Phasenänderungsschicht drei unterschiedliche phasenänderbare Regionen P1, P2 und P3 aufweist.
Bezug nehmend auf 2 ist, da die phasenänderbaren Regionen P1, P2 und P3 in Reihe geschaltet sind, der Gesamtwiderstandspegel (R) der Phasenänderungsschicht gleich einer Summe von R1, R2 und R3, die den Widerstand der phasenänderbaren Regionen P1, P2 bzw. P3 bezeichnen, wie folgt:
[Gleichung 1]

R = R1 + R2 + R3

Um ein Beispiel einer numerischen Analyse zu zeigen, wird angenommen, dass der Widerstand jeder phasenänderbaren Region in einem Einstellzustand (d. h. einem kristallinen Zustand) 1 kΩ und in einem Neueinstellzustand (d. h. einem amorphen Zustand) 100 kΩ beträgt. [Tabelle 1]

	Zustand (Widerstand)
R1	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)
R2	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)
R3	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)
R	3 kΩ(~0 kΩ)	102 kΩ(~100 kΩ)	201 kΩ(~200 kΩ)	300 kΩ
Daten	00	01	10	11

Wie in der vorhergehenden Tabelle 1 gezeigt, kann der Widerstandspegel R der gesamten Phasenänderungsschicht vier unterschiedliche Datenzustände (00, 01, 10, 11) gemäß den kristallinen Zuständen der jeweiligen phasenänderbaren Regionen P1, P2 und P3 haben, und der Datenzustand hängt von der Zahl von phasenänderbaren Regionen in dem Neueinstellzustand ab.
Gemäß jüngsten Forschungen variiert jedoch, wie in 3 gezeigt, der Widerstandspegel in dem Neueinstellzustand mit der Zeit (D. Ielmini et al., IEEE Transactions an Electron Devices, 2007, Band 54, 308–315). Wie in 4 gezeigt, führen die Driften eines solchen Widerstands zu einer Änderung des Widerstandspegels der Phasenänderungsspeicherzellen, und außerdem kann das Widerstandspegelfenster, das erforderlich ist, um die Datenzustände zu unterscheiden, verschwinden. Insbesondere erhöht sich bei einem Aufbau, bei dem die phasenänderbaren Regionen in Reihe geschaltet sind, da die zeitabhängige Drift eines Widerstands ebenfalls durch die Gleichung 1 gegeben ist, die Änderung des Widerstands der Datenzustände proportional zu der Zahl der phasenänderbaren Regionen, die sich in dem Neueinstellzustand befinden.
ZUSAMMENFASSUNG
Exemplarische Ausführungsbeispiele der vorliegenden Erfindung sind auf einen Mehrpegelspeicher und ein Verfahren zum Betreiben desselben bezogen.
Gemäß einem ersten Aspekt ist die Erfindung auf einen Mehrpegelspeicher gerichtet, der einen Speicheraufbau, der zwischen einer ersten Elektrode und einer zweiten Elektrode angeordnet ist, aufweist, wobei eine Verteilungsdichte des Widerstandspegels des Speicheraufbaus bei dem minimalen Wert desselben höher als bei dem maximalen Wert desselben ist.
Bei einem Ausführungsbeispiel liegen alle Widerstandspegel des Speicheraufbaus außer dem maximalen Wert näher an dem minimalen Wert des Widerstandspegels als an dem maximalen Wert desselben.
Bei einem Ausführungsbeispiel sind alle Widerstandspegel des Speicheraufbaus außer dem maximalen Wert kleiner als ein vorbestimmter mittlerer Widerstandspegel, und der mittlere Widerstandspegel ist ein Wert in dem Bereich zwischen (R_max – R_min)/30 und R_max (wobei R_max = der maximale Wert des Widerstandspegels des Speicheraufbaus, R_min = der minimale Wert des Widerstandspegels des Speicheraufbaus).
Bei einem Ausführungsbeispiel weist der Speicheraufbau eine Mehrzahl von variabel resistiven Strukturen auf, und die Widerstandspegel des Speicheraufbaus sind im Wesentlichen durch eine Zahl der variabel resistiven Strukturen in einem Zustand mit einem niedrigen Widerstandspegel bestimmt.
Bei einem Ausführungsbeispiel sind die Widerstandspegel des Speicheraufbaus im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen in einem Zustand mit einem niedrigen Widerstandspegel.
Bei einem Ausführungsbeispiel sind die variabel resistiven Strukturen zwischen die erste und die zweite Elektrode parallel geschaltet.
Bei einem Ausführungsbeispiel ist der Widerstandspegel R des Speicheraufbaus durch folgende Gleichung gegeben:
(R_i ist ein Widerstand der variabel resistiven Struktur, n ist die Zahl von variabel resistiven Strukturen in dem Speicheraufbau).
Bei einem Ausführungsbeispiel weist die variabel resistive Struktur ein Material auf, das temperaturabhängige Widerstandspegelcharakteristiken hat.
Bei einem Ausführungsbeispiel sind jeweilige variabel resistive Strukturen konfiguriert, um fähig zu sein, einen Widerstandspegel durch unterschiedliche Schreiboperationsbedingungen zu ändern.
Bei einem Ausführungsbeispiel weisen die variabel resistiven Strukturen eine Chalkogenverbindung auf, die aus einer Gruppe, die mindestens entweder Antimon (Sb), Tellur (Te) oder Selen (Se) umfasst, ausgewählt ist, und die Antimon-Tellur-Selen-Komponentenverhältnisse aller variabel resistiven Strukturen unterscheiden sich voneinander.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner eine Wortleitung, die unter der ersten Elektrode angeordnet ist, eine Diode zwischen der Wortleitung und der ersten Elektrode und eine Bitleitung auf, die mit der zweiten Elektrode verbunden ist, um die Wortleitung zu kreuzen.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner einen Auswahltransistor, der unter der ersten Elektrode angeordnet ist und eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist, einen Stöpsel, der die Drain-Elektrocje des Auswahltransistors und die erste Elektrode verbindet, und eine Bitleitung auf, die mit der zweiten Elektrode verbunden ist. Die Gate-Elektrode des Auswahltransistors ist mit der Wortleitung, die die Bitleitung kreuzt, gekoppelt.
Gemäß einem anderen Aspekt ist die vorliegende Erfindung auf einen Mehrpegelspeicher gerichtet, der eine Mehrzahl von variabel resistiven Strukturen aufweist, wobei die variabel resistiven Strukturen derart konfiguriert sind, dass ein Gesamtwiderstandspegel der variabel resistiven Strukturen im Wesentlichen durch die Zahl von variabel resistiven Strukturen, die sich in einem Zustand mit einem niedrigen Widerstandspegel befinden, bestimmt ist.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner eine erste Elektrode und eine zweite Elektrode auf, die um die variabel resistiven Strukturen angeordnet sind, wobei die variabel resistiven Strukturen zwischen die erste und die zweite Elektrode parallel geschaltet sind.
Bei einem Ausführungsbeispiel ist der Gesamtwiderstandspegel der variabel resistiven Strukturen im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen, die sich in einem Zustand mit einem niedrigen variablen Widerstand befinden.
Gemäß einem anderen Aspekt ist die vorliegende Erfindung auf einen Mehrpegelspeicher gerichtet, der eine Speicherstruktur zwischen einer ersten Elektrode und einer zweiten Elektrode aufweist, wobei die Speicherstruktur eine Mehrzahl von Phasenänderungsstrukturen aufweist, die unterschiedliche Kristallisationstemperaturen haben und zwischen die erste und die zweite Elektrode parallel geschaltet sind.
Bei einem Ausführungsbeispiel sind die Phasenänderungsstrukturen aus unterschiedlichen Materialien hergestellt.
Bei einem Ausführungsbeispiel weisen die Phasenänderungsstrukturen ein Material auf, das aus einer Gruppe von Chalkogenverbindungen, die mindestens entweder Antimon (Sb), Tellur (Te) oder Selen (Se) umfasst, ausgewählt ist.
Bei einem Ausführungsbeispiel unterscheiden sich die Phasenänderungsstrukturen voneinander hinsichtlich eines Antimon-Tellur-Selen-Komponentenverhältnisses.
Bei einem Ausführungsbeispiel unterscheiden sich die Phasenänderungsstrukturen voneinander hinsichtlich der Fläche, die die erste Elektrode oder die zweite Elektrode kontaktiert.
Bei einem Ausführungsbeispiel unterscheiden sich die Phasenänderungsstrukturen voneinander hinsichtlich einer Dicke oder einer Querschnittsfläche.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner ein Substrat auf, das unter der ersten Elektrode angeordnet ist, wobei sich die Phasenänderungsstrukturen hinsichtlich einer Entfernung von einer oberen Oberfläche des Substrats voneinander unterscheiden.
Bei einem Ausführungsbeispiel ist bei dem Mehrpegelspeicher mindestens eine der Phasenänderungsstrukturen konfiguriert, um mit Seitenwänden der ersten und der zweiten Elektrode in Kontakt zu sein.
Bei einem Ausführungsbeispiel sind bei dem Mehrpegelspeicher die erste und die zweite Elektrode auf untersehiedlichen Pegeln gebildet, und die Phasenänderungsstrukturen sind konfiguriert, um zwischen eine obere Oberfläche der ersten Elektrode und eine untere Oberfläche der zweiten Elektrode parallel geschaltet zu sein.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner eine Wortleitung unter der ersten Elektrode, eine Diode, die zwischen der Wortleitung und der ersten Elektrode angeordnet ist, und eine Bitleitung auf, die mit der zweiten Elektrode verbunden ist, um die Wortleitung zu kreuzen.
Bei einem Ausführungsbeispiel weist der Mehrpegelspeicher ferner einen Auswahltransistor unter der ersten Elektrode, wobei der Auswahltransistor eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist, einen Stöpsel, der konfiguriert ist, um die Drain-Elektrode des Auswahltransistors und die erste Elektrode zu verbinden, und eine Bitleitung auf, die mit der zweiten Elektrode verbunden ist. Die Gate-Elektrode des Auswahltransistors ist mit der Wortleitung, die die Bitleitung kreuzt, verbunden.
Gemäß einem anderen Aspekt ist die vorliegende Erfindung auf ein Verfahren zum Betreiben eines Mehrpegelspeichers gerichtet, das einen Schreibschritt zum Ändern eines Widerstandspegels eines Speicheraufbaus aufweist, wobei eine Verteilungsdichte von Widerstandspegeln des Speicheraufbaus, die durch den Schreib schritt modifiziert werden, bei dem minimalen Wert des Widerstandspegels höher als bei dem maximalen Wert desselben ist.
Bei einem Ausführungsbeispiel weist der Schreibschritt ein Ändern aller Widerstandspegel des Speicheraufbaus außer dem maximalen Wert zu einem Widerstandspegel auf, der näher an dem minimalen Wert desselben als an dem maximalen Wert desselben liegt.
Bei einem Ausführungsbeispiel weist der Schreibschritt ein Ändern des Widerstandspegels des Speicheraufbaus zu einem beabsichtigten Widerstandspegel durch eine Ein-Schritt-Operation auf.
Bei einem Ausführungsbeispiel sind alle Widerstandspegel des Speicheraufbaus außer dem maximalen Wert kleiner als ein vorbestimmter mittlerer Widerstandspegel, und der mittlere Widerstandspegel ist ein Wert in dem Bereich zwischen (R_max – R_min)/30 und R_max (R_max = maximaler Wert des Widerstandspegels eines Speicheraufbaus, R_min = minimaler Wert des Widerstandspegels eines Speicheraufbaus).
Bei einem Ausführungsbeispiel weist der Speicheraufbau eine Mehrzahl von variabel resistiven Strukturen auf, und der Widerstandspegel des Speicheraufbaus ist im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen, die sich in einem Zustand mit einem niedrigen Widerstandspegel befinden.
Bei einem Ausführungsbeispiel ist die Betriebsbedingung, die zum Ändern des Widerstandspegels der variabel resistiven Struktur erforderlich ist, für jede der variabel resistiven Strukturen unterschiedlich.
Bei einem Ausführungsbeispiel weist der Schreibschritt ein Verwenden der Betriebsbedingungen, die für alle der variabel resistiven Strukturen unterschiedlich sind, um die Widerstandspegel der variabel resistiven Strukturen selektiv zu ändern, auf.
Gemäß einem anderen Aspekt ist die vorliegende Erfindung auf ein Verfahren zum Betreiben eines Mehrpegelspeichers gerichtet, das ein selektives Ändern von kristallinen Zuständen von variabel resistiven Strukturen, die zwischen zwei Elektroden parallel geschaltet sind, durch Verwenden von unterschiedlichen Kristallisationstemperaturen zwischen den variabel resistiven Strukturen aufweist.
Bei einem Ausführungsbeispiel weist das Verfahren zum Betreiben einen Schritt zum Kristallisieren aller variabel resistiven Strukturen auf. Der Schritt des Kristallisierens umfasst ein Erwärmen aller variabel resistiven Strukturen auf eine Temperatur über den Schmelzpunkten derselben und ein Abkühlen aller erwärmten variabel resistiven Strukturen unter einer Bedingung einer Temperatur, die über jeweiligen Kristallisationstemperaturen der variabel resistiven Strukturen liegt, und einer Bedingung einer Zeit, die länger als die jeweiligen Kristallisationszeitdauern der variabel resistiven Strukturen ist.
Bei einem Ausführungsbeispiel weist das Verfahren zum Betreiben einen Schritt zum Amorphisieren aller variabel resistiven Strukturen auf. Der Schritt des Amorphisierens umfasst ein Erwärmen aller variabel resistiven Strukturen auf eine Temperatur über den Schmelzpunkten derselben und ein Abkühlen aller erwärmten variabel resistiven Strukturen unter einer Bedingung einer Temperatur, die unter jeweiligen Kristallisationstemperaturen der variabel resistiven Strukturen liegt, und einer Bedingung einer Zeit, die kürzer als die jeweiligen Kristallisationszeitdauern der variabel resistiven Strukturen ist.
Bei einem Ausführungsbeispiel weist das Verfahren zum Betreiben des Mehrpegelspeichers einen Schritt zum selektiven Kristallisieren mindestens einer der variabel resistiven Strukturen, deren Kristallisationstemperatur niedriger als dieselbe einer ausgewählten variabel resistiven Struktur ist, auf. Der Schritt des selektiven Kristallisierens umfasst ein Erwärmen aller variabel resistiven Strukturen auf eine Temperatur über den Schmelzpunkten derselben, ein Abkühlen der erwärmten variabel resistiven Strukturen auf eine Temperatur, die über einer Kristallisationstemperatur der ausgewählten variabel resistiven Struktur liegt, und ein Beibehalten einer Bedingung einer Temperatur, die über der Kristallisationstemperatur der ausgewählten variabel resistiven Struktur liegt, und einer Bedingung einer Zeit, die länger als eine Kristallisationszeitdauer der ausgewählten variabel resistiven Struktur ist.
Bei einem Ausführungsbeispiel umfasst das Abkühlen der erwärmten variabel resistiven Strukturen auf eine Temperatur, die über einer Kristallisationstemperatur der ausgewählten variabel resistiven Struktur liegt, ein Abkühlen der erwärmten variabel resistiven Strukturen auf eine Temperatur, die niedriger als die Kristallisationstemperatur einer nicht ausgewählten variabel resistiven Struktur ist, deren Kristallisationstemperatur höher als die Kristallisationstemperatur der ausgewählten variabel resistiven Struktur ist, in einer Zeitdauer, die kürzer als eine Kristallisationszeitdauer einer nicht ausgewählten variabel resistiven Struktur ist, deren Kristallisationstemperatur höher als die Kristallisationstemperatur der ausgewählten variabel resistiven Struktur ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorhergehenden und andere Aufgaben, Merkmale und Vorteile der Erfindung werden anhand der spezielleren Beschreibung von bevorzugten Aspekten der Erfindung, wie in den beigefügten Zeichnungen, in denen sich gleiche Bezugszeichen überall in den unterschiedlichen Ansichten auf die gleichen Teile beziehen, dargestellt, offensichtlich. Die Zeichnungen sind nicht notwendigerweise maßstäblich, wobei die Betonung stattdessen auf ein Darstellen der Prinzipien der Erfindung gelegt ist. In den Zeichnungen sind die Dicken von Schichten und Regionen zur Verdeutlichung übertrieben.
1 ist eine grafische Darstellung, die verschiedenartige Charakteristiken eines kristallinen Zustands einer Phasenänderungsschicht gemäß einer Temperatur und einer Zeitdauer darstellt.
2 stellt die Beziehung zwischen dem Volumen einer phasenänderbaren Region und dem Widerstandspegel einer Phasenänderungsspeicherzelle dar.
3 ist eine grafische Darstellung zum Darstellen einer zeitabhängigen Driftwirkung des Widerstandspegels.
4 ist eine grafische Darstellung zum Darstellen einer Variation der Widerstandspegel von Phasenänderungsspeicherzellen, die durch eine Widerstandsdrift verursacht wird.
5 ist ein Schaltungsdiagramm zum Darstellen einer Einheitszelle einer Mehrpegelspeicherzelle gemäß der vorliegenden Erfindung.
6 ist ein Schaltungsdiagramm zum Darstellen einer Einheitszelle einer Mehrpegelspeicherzelle gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
7A bis 7D sind Zeitdiagramme zum Darstellen eines Verfahrens zum Betreiben einer Mehrpegelspeicherzelle gemäß der vorliegenden Erfindung.
8A und 8B stellen Mehrpegelspeicher gemäß exemplarischen Ausführungsbeispielen der vorliegenden Erfindung dar.
9A bis 12A sind Draufsichten zum Darstellen eines Verfahrens zum Herstellen eines Mehrpegelspeichers gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
9B bis 12B sind Querschnittsansichten zum Darstellen eines Verfahrens zum Herstellen eines Mehrpegelspeichers gemäß einem ex emplarischen Ausführungsbeispiel der vorliegenden Erfindung.
13A bis 17A sind Draufsichten zum Darstellen eines Verfahrens zum Herstellen eines Mehrpegelspeichers gemäß einem anderen exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
13B bis 17B sind Querschnittsansichten zum Darstellen eines Verfahrens zum Herstellen eines Mehrpegelspeichers gemäß einem anderen exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
18A ist ein Schaltungsdiagramm, das einen Mehrpegelspeicher, der eine Diode aufweist, gemäß der vorliegenden Erfindung darstellt.
18B ist ein Schaltungsdiagramm, das einen Mehrpegelspeicher, der einen Auswahltransistor aufweist, gemäß der vorliegenden Erfindung darstellt.
DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSBEISPIELE
Die vorlegende Erfindung wird nun im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen, in denen Ausführungsbeispiele der Erfindung gezeigt sind, vollständiger beschrieben. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen ausgeführt sein und sollte nicht als auf die hierin dargelegten Ausführungsbeispiele begrenzt aufgefasst werden. Diese Ausführungsbeispiele werden vielmehr geliefert, damit diese Offenbarung gründlich und komplett ist und Fachleuten den Schutzbereich der Erfindung vollständig vermittelt. In den Zeichnungen sind die Dicken von Schichten und Regionen zur Verdeutlichung übertrieben. Gleiche Zahlen beziehen sich durchweg auf gleiche Elemente.
Es versteht sich von selbst, dass, wenn auf ein Element oder eine Schicht als „an", „verbunden mit" oder „gekoppelt mit" einem anderen Element oder einer anderen Schicht Bezug genommen ist, dasselbe/dieselbe direkt an dem anderen Element oder der anderen Schicht liegen bzw. direkt mit dem anderen Element oder der anderen Schicht verbunden oder gekoppelt sein kann oder dazwischenliegende Elemente oder Schichten anwesend sein können. Im Gegensatz dazu sind, wenn auf ein Element als „direkt an", „direkt verbunden mit" oder „direkt gekoppelt mit" einem anderen Element oder einer anderen Schicht Bezug genommen ist, keine dazwischenliegenden Elemente oder Schichten anwesend. Wie hierin verwendet, umfasst der Ausdruck „und/oder" einen beliebigen und alle Kombinationen von einem oder mehreren der zugeordneten aufgeführten Gegenstände.
Es versteht sich von selbst, dass, obwohl die Ausdrücke „erste", „zweite", „dritte" etc. hierin verwendet sein können, um verschiedene Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte zu beschreiben, diese Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte durch diese Ausdrücke nicht begrenzt werden sollten. Diese Ausdrücke werden lediglich verwendet, um ein Element, eine Komponente, Region, Schicht oder einen Abschnitt von einer anderen Region, Schicht oder einem anderen Abschnitt zu unterscheiden. Somit könnte ein erstes Element, eine erste Komponente, Region, Schicht oder ein erster Abschnitt, das/die/der im Folgenden erörtert ist, als ein zweites Element, eine zweite Komponente, Region, Schicht oder ein zweiter Abschnitt bezeichnet werden, ohne von den Lehren der vorliegenden Erfindung abzuweichen.
Räumlich bezogene Ausdrücke, wie „unterhalb", „unter", „unterste", „untere", „über", „oberste", „obere" und dergleichen können hierin um einer leichteren Beschreibung willen verwendet sein, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Zeichnungen dargestellt, zu beschreiben. Es versteht sich von selbst, dass die räumlich bezogenen Ausdrücke unterschiedliche Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Zeichnungen dargestellten Ausrichtung umfassen sollen. Wenn beispielsweise die in den Zeichnungen dargestellte Vorrichtung umgedreht wird, wären Elemente, die als „unter" oder „unterhalb" anderen/anderer Elemente(n) oder Merkmalen) befindlich beschrieben sind, dann „über" den anderen Elementen oder Merkmalen ausgerichtet. Der exemplarische Ausdruck „unter" kann somit eine Ausrichtung sowohl darüber als auch darunter umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad oder in anderen Ausrichtungen gedreht sein), und die hierin verwendeten räumlich bezogenen Deskriptoren können demgemäß ausgelegt werden. Ferner bezieht sich „lateral", wie hierin verwendet, auf eine Richtung, die im Wesentlichen orthogonal zu einer vertikalen Richtung ist.
Die hierin verwendete Terminologie dient lediglich dem Zweck eines Beschreibens spezieller Ausführungsbeispiele und soll die vorliegende Erfindung nicht begrenzen. Wie hierin verwendet, sollen die Singularformen „ein", „eine" und „der/die/das" auch die Pluralformen umfassen, außer der Kontext zeigt deutlich etwas anderes an. Es versteht sich ferner von selbst, dass die Ausdrücke „aufweist" und/oder „weist ... auf", wenn sie in dieser Patentschrift verwendet sind, die Anwesenheit von angegebenen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder Hinzufügung von einem/einer oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben nicht ausschließen.
Exemplarische Ausführungsbeispiele der vorliegenden Erfindung sind hierin unter Bezugnahme auf Querschnittsdarstellungen beschrieben, die schematische Darstellungen von idealisierten Ausführungsbeispielen (und Zwischenaufbauten) der Erfindung sind. Insofern sind als ein Resultat beispielsweise von Fertigungsverfahren und/oder -toleranzen Variationen von den Formen der Darstellungen zu erwarten. Ausführungsbeispiele der vorliegenden Erfindung sollten somit nicht als auf die speziellen Formen von hierin dargestellten Regionen begrenzt aufgefasst werden, sondern sollen Abweichungen von Formen, die beispielsweise aus einer Fertigung resultieren, umfassen. Beispielsweise wird eine implantierte Region, die als ein Rechteck dargestellt ist, typischerweise an den Rändern derselben anstatt einer binären Änderung von einer implantierten zu einer nicht-implantierten Region gerundete oder gekrümmte Merkmale und/oder einen Gradienten einer Implantatkonzentration haben. Ebenso kann eine vergrabene Region, die durch Implantation gebildet wird, in einer Implantation in der Region zwischen der vergrabenen Region und der Oberfläche, durch die die Implantation stattfindet, resultieren. Die in den Zeichnungen dargestellten Regionen sind somit schematischer Natur, und die Formen derselben sollen nicht die tatsächliche Form einer Region einer Vorrichtung darstellen und sollen den Schutzbereich der vorliegenden Erfindung nicht begrenzen.
Wenn nicht anders definiert, haben alle hierin verwendeten Ausdrücke (einschließlich technischer und wissenschaftlicher Ausdrücke) die gleiche Bedeutung wie diejenige, die durch durchschnittliche Fachleute auf dem Gebiet der Technik, zu der diese Erfindung gehört, allgemein verstanden wird. Demgemäß können diese Ausdrücke äquivalente Ausdrücke umfassen, die nach einer solchen Zeit geschaffen werden. Es versteht sich ferner von selbst, dass Ausdrücke wie diejenigen, die in allgemein verwendeten Wörterbüchern definiert sind, so ausgelegt werden sollten, dass dieselben eine Bedeutung haben, die mit deren Bedeutung in der vorliegenden Patentschrift und in dem Kontext der relevanten Technik übereinstimmt, und nicht in einem idealisierten oder übertrieben formalen Sinn auszulegen sind, außer wenn dies hierin ausdrücklich so definiert ist.
5 ist ein Schaltungsdiagramm, das eine Einheitszelle eines Mehrpegelspeichers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
Bezug nehmend auf 5 weist die Einheitszelle 100 des Mehrpegelspeichers gemäß der vorliegenden Erfindung eine erste Elektrode 11, eine zweite Elektrode 12 und eine Mehrzahl von Speicherelementen M1–Mn, die zwischen der ersten und der zweiten Elektrode 11 und 12 angeordnet sind, auf, die einen Speicheraufbau bilden. Die jeweiligen Speicherelemente M1–Mn können eine variabel resistive Struktur aufweisen, die fähig ist, ihren kristallinen Zustand mittels eines Änderns einer Temperaturbedingung zu variieren. Die variabel resistiven Strukturen von jedem der Speicherelemente M1–Mn können hier aus einem Material hergestellt sein, das aus einer Gruppe von Chalkogenverbindungen, die Antimon (Sb), Tellur (Te) und Selen (Se) umfasst, ausgewählt ist.
Der Mehrpegelspeicher, der die Chalkogenverbindung aufweist, ist mindestens eines der technischen Gebiete, auf die die technische Idee der vorliegenden Erfindung angewandt sein kann. Die technische Idee der vorliegenden Erfindung ist jedoch nicht auf ein solches technisches Gebiet begrenzt, sondern kann auf verschiedene andere Speicher für Mehrpegelzellen angewandt sein.

Gemäß der vorliegenden Erfindung sind die Speicherelemente M1–Mn so konfiguriert, dass die erste und die zweite Elektrode 11 und 12 parallel geschaltet sind. In diesem Fall kann der Widerstandspegel R des Speicheraufbaus durch [Gleichung 2]

angegeben werden, wobei R1 einen Widerstand des Speicherelements M1 bezeichnet. Es sei beispielsweise angenommen, dass die Einheitszelle drei Speicherelemente M1, M2 und M3 hat und ein Widerstand von jedem der Speicherelemente in einem Einstellzustand (d. h. einem kristallinen Zustand) 1 kΩ und in einem Neueinstellzustand (d. h. einem amorphen Zustand) 100 kΩ beträgt. In diesem Fall kann der Gesamtwiderstandspegel R der Speicherelemente durch folgende Tabelle angegeben werden. [Tabelle 2]

	Zustand (Widerstand)
R1	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)
R2	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)	Neueinstell-(100 kΩ)
R3	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Einstell-(1 kΩ)	Neueinstell-(100 kΩ)
R	~0,33 kΩ	0,50 kΩ	~0,98 kΩ	~33,33 kΩ
Verhältnis	R₀₀	1,49 R₀₀	2,94 R₀₀	100 R₀₀
Daten	00	01	10	11

Wie aus Tabelle 2 ersichtlich ist, ist der Widerstandspegel R des Speicheraufbaus, falls die Speicherelemente M1–Mn parallel geschaltet sind, überwiegend durch die Zahl von Speicherelementen, die sich in einem Einstellzustand befinden, bestimmt. Das heißt, der Gesamtwiderstandspegel der Speicherelemente ist im Wesentlichen durch die Zahl von Speicherelementen in Zuständen mit einem niedrigen Widerstandspegel (d. h. Einstellzuständen) bestimmt. Der Widerstandspegel des Speicheraufbaus ist im Wesentlichen umgekehrt proportional zu der Zahl von Speicherelementen in Zuständen mit einem niedrigen Widerstandspegel (d. h. Einstellzuständen).
Gemäß einem anderen Aspekt der vorliegenden Erfindung kann gesagt werden, dass der Widerstandspegel des Speicheraufbaus, außer für dessen maximalen Wert 33,33 kΩ, um dessen minimalen Wert R₀₀ liegt. Genauer gesagt, in Tabelle 2 haben Widerstandspegel 0,33 kΩ, 0,50 kΩ, 0,98 kΩ in einem Datenzustand 00, 01 und 10 kleinere Differenzen zu dem minimalen Wert (d. h. dem Widerstandspegel 0,33 kΩ in dem Datenzustand 00) als Differenzen zu dem maximalen Wert (d. h. dem Widerstandspegel 33,33 kΩ in dem Datenzustand 11). Hier wird aus der arithmetischen Beziehung, die durch das Beispiel in Tabelle 2 gezeigt ist, deutlich, dass die Widerstandscharakteristiken hinsichtlich einer Differenz zwischen den maximalen Werten und den minimalen Werten von einer Zahl von Speicherelementen unabhängig sind. Ferner ist, wie aus Tabelle 2 ersichtlich ist, der Widerstandspegel eines Speicheraufbaus, außer für den maximalen Wert 33,33 kΩ, stets kleiner als ein vorbestimmter mittlerer Widerstandspegel. Gemäß Tabelle 2 kann der mittlere Widerstandspegel etwa 1 kΩ betragen.
Gemäß modifizierten Ausführungsbeispielen der vorliegenden Erfindung kann dieser mittlere Widerstandspegel jedoch ein Pegel zwischen (R_max – R_min)/30 und dem maximalen Wert (z. B. 33,33 kΩ) sein. (R_max und R_min sind hier der maximale bzw. der minimale Wert eines Widerstandspegels des Speicheraufbaus.)
In dieser Hinsicht können die herkömmlichen Probleme, die Bezug nehmend auf 3 beschrieben sind, wie eine zeitabhängige Drift eines Neueinstellwiderstands und ein Verschmälern eines Widerstandspegelfensters, bei dem Mehrpegelspeicher, der die parallel geschalteten Speicherelemente der vorliegenden Erfindung aufweist, überwunden werden.
Für den Fall, dass die Speicherelemente M1–Mn zwischen die erste und die zweite Elektrode 11 und 12 geschaltet sind, wird ein Verfahren, das fähig ist, die kristallinen Zustände der variabel resistiven Struktur selektiv zu variieren, benötigt, um die Datenzustände der Einheitszelle zu identifizieren. 6 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel der vorliegenden Erfindung, das fähig ist, dies zu realisieren, darstellt.
Bezug nehmend auf 6 können die variabel resistiven Strukturen der jeweiligen Speicherelemente M1–Mn aus Materialien hergestellt sein, die jeweils unterschiedliche Kristallisationstemperaturen T × 1, T × 2, ..., T × n haben. Die Speicherelemente M1–Mn können beispielsweise jeweils eine unterschiedliche Art eines Phasenänderungsmaterials aufweisen. Genauer gesagt, die variabel resistiven Strukturen der jeweiligen Speicherelemente M1–Mn können aus den im Vorhergehenden beschriebenen Chalkogenverbindungen hergestellt sein, die ein unterschiedliches Komponentenverhältnis von Antimon-Tellur-Selen haben.
7A bis 7D sind Zeitdiagramme zum Darstellen eines Betriebsverfahrens eines Mehrpegelspeichers gemäß der vorliegenden Erfindung. Für diese exemplarische Beschreibung wird angenommen, dass die Einheitszelle 100 drei Speicherelemente M1, M2 und M3 hat und die Kristallisationstemperaturen der variabel resistiven Strukturen der jeweiligen Speicherelemente T × 1, T × 2(< T × 1) und T × 3(< T × 2) sind. 7A bis 7D sind Zeitdiagramme zum jeweiligen Realisieren von Datenzuständen (11, 10, 01, 00) in Tabelle 2.
Bezug nehmend auf 7A werden alle variabel resistiven Strukturen auf eine Temperatur über deren Schmelzpunkt erwärmt und dann sehr rasch abgekühlt. Der Schritt eines raschen Abkühlens umfasst ein rasches Abkühlen der variabel resistiven Strukturen auf eine Temperatur unter T × 3 in einer Dauer, die kürzer als der minimale Wert der Kristallisationszeit der variabel resistiven Strukturen ist. (Die Kristallisationszeit ist hier die Dauer einer Temperaturbedingung über der Kristallisationstemperatur, die zum Kristallisieren der entsprechenden variabel resistiven Struktur erforderlich ist.) In diesem Fall nehmen alle variabel resistiven Strukturen amorphe Zustände an, und ihre Speicherzellen nehmen einen Datenzustand (11) an.
Bezug nehmend auf 7B werden alle variabel resistiven Strukturen auf eine Temperatur über dem Schmelzpunkt erwärmt und dann sehr rasch auf eine Temperatur zwischen T × 3 und T × 2 abgekühlt. Danach wird über eine Zeitdauer, die länger als die Kristallisationszeit ist, die zum Kristallisieren des Speicherelements M3 erforderlich ist, eine Temperaturbedingung über T × 3 beibehalten. In diesem Fall nehmen die Speicherelemente M1 und M2 amorphe Zustände an, und das Speicherelement M3 nimmt einen kristallinen Zustand an. Die Speicherzelle, die solche thermische Prozesse durchläuft, nimmt einen Datenzustand (10) an.
Bezug nehmend auf 7C werden alle variabel resistiven Strukturen auf eine Temperatur über dem Schmelzpunkt erwärmt und dann sehr rasch auf eine Temperatur zwischen T × 2 und T × 1 abgekühlt. In diesem Fall nimmt das Speicherelement M1 einen amorphen Zustand an. Dann wird während einer Dauer t2, die länger als die Kristallisationszeit ist, die zum Kristallisieren des Speicherelements M2 erforderlich ist, eine Temperaturbedingung, die höher als T × 2 ist, beibehalten, und die variabel resistiven Strukturen werden auf eine Temperatur zwischen T × 3 und T × 2 abgekühlt. In einem solchen Fall nehmen die Speicherelemente M2 kristalline Zustände an. Anschließend wird während der Zeitdauer t3 eine Temperaturbedingung über T × 3 beibehalten, und dieselben werden auf eine Temperatur unter T × 3 abgekühlt. Die Speicherelemente M3 nehmen kristalline Zustande an. Die Speicherzelle, die einen solchen thermischen Prozess durchläuft, resultiert in einem Datenzustand (01).
Bezug nehmend auf 7D werden alle variabel resistiven Strukturen auf eine Temperatur über dem Schmelzpunkt erwärmt, dann langsam auf eine Temperatur zwischen T × 2 und T × 1 abgekühlt. Dieser Schritt kann ein Abkühlen der variabel resistiven Strukturen bei einer Temperaturbedingung zwischen T × 1 und dem Schmelzpunkt Tm während einer Zeitdauer t1, die länger als eine Kristallisationszeit ist, die zum Kristallisieren des Speicherelements M1 erforderlich ist, umfassen. In diesem Fall nimmt das Speicherelement M1 einen kristallinen Zustand an. Eine Beschreibung des Kristallisierens der Speicherelemente M2 und M3 wird nicht wiederholt, da dieselbe identisch mit der vorhergehenden Beschreibung unter Bezugnahme auf 7C ist. Nach einem solchen thermischen Prozess resultiert die Speicherzelle in einem Datenzustand (00).
Die Abkühlbedingung (z. B. eine Variationsrate einer Temperatur mit der Zeit) des im Vorhergehenden beschriebenen thermischen Prozesses kann modifiziert und in verschiedenen anderen Formen gestaltet sein. Ferner ist die vorliegende Erfindung nicht darauf begrenzt, dass die variabel resistiven Strukturen aus Chalkogenverbindungen hergestellt sind, und daher ist das Verfahren zum Herstellen einer Differenz der Kristallisationstemperaturen nicht auf ein Verfahren, das unterschiedliche Arten eines Materials oder einer Kombination verwendet, begrenzt. Das heißt, die Idee, dass die Kristallisationszustände der parallel geschalteten variabel resistiven Strukturen durch Verwenden einer Differenz von Kristallisationstemperaturen der variabel resistiven Strukturen selektiv geändert werden können, ist nicht auf die vorhergehenden, unter Bezugnahme auf 7A bis 7D beschriebenen Ausführungsbeispiele begrenzt und kann in ein Verwenden verschiedener anderer Komponenten modifiziert sein. Ferner kann gemäß der vorliegenden Erfindung eine Mehrpegelspeicherzelle ohne Bezugnahme auf den Anfangszustand durch einen einzigen thermischen Prozess zu einem gewünschten Datenzustand geschaltet werden.
Gemäß einem Aspekt der vorliegenden Erfindung werden bei einem Schreibschritt, bei dem ein Widerstandspegel eines Speicheraufbaus geändert wird, alle Widerstandspegel des Speicheraufbaus außer dem maximalen Wert zu einem Widerstandspegel geändert, bei dessen Wert die Differenz zu dem minimalen Wert kleiner als die Differenz zu dem maximalen Wert ist. Genauer gesagt, alle Widerstandspegel des Speicheraufbaus außer dem maximalen Wert sind kleiner als ein vorbestimmter mittlerer Widerstandspegel. Der mittlere Widerstandspegel kann hier ein Wert zwischen (R_max – R_min)/30 und R_max sein (R_max = der maximale Wert von Widerstandspegeln des Speicheraufbaus, R_min = der minimale Wert von Widerstandspegeln des Speicheraufbaus).
Der Speicheraufbau kann eine Mehrzahl von variabel resistiven Strukturen aufweisen, wie im Vorhergehenden beschrieben ist. In diesem Fall ist der Widerstandspegel des Speicheraufbaus, der durch den Schreibschritt geschaltet wird, im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen mit einem niedrigen Widerstandspegel.
Gemäß der vorliegenden Erfindung schaltet der Schreibschritt den Widerstandspegel des Speicheraufbaus zu einem vorbestimmten einzigen Widerstandspegel. Die Schreiboperationsbedingung, die erforderlich ist, um den Widerstandspegel der variabel resistiven Struktur zu schalten, kann für jede der variabel resistiven Strukturen unterschiedlich sein, und der Schreibschritt kann ein selektives Schalten der Widerstandspegel der variabel resistiven Strukturen durch Verwenden jeder unterschiedlichen Schreiboperationsbedingung für jede der variabel resistiven Strukturen umfassen.
8A und 8B stellen Mehrpegelspeicher gemäß Ausführungsbeispielen der vorliegenden Erfindung dar. Zur Verdeutlichung einer Beschreibung können wiederholte Beschreibungen bei den zwei Ausführungsbeispielen weggelassen sein.
Bezug nehmend auf 8A sind an einem Substrat 10 eine untere leitfähige Struktur 41 und eine erste Elektrode 11, die mit der unteren leitfähigen Struktur 41 verbunden ist, angeordnet. Eine obere leitfähige Struktur 42 und eine zweite Elektrode 12, die mit der oberen leitfähigen Struktur 42 verbunden ist, sind an der ersten Elektrode 11 angeordnet. Gemäß einem Ausführungsbeispiel liegen Hauptebenen der ersten Elektrode 11 und der zweiten Elektrode 12 einander gegenüber, und dieselben sind vertikal hinsichtlich der oberen Oberfläche des Substrats 10 gebildet (die Hauptebenen der ersten und der zweiten Elektrode 11 und 12 sind deren größte Oberflächen). Die erste und die zweite Elektrode 11 und 12 können jeweils mit der oberen Oberfläche der unteren leitfähigen Struktur 41 und der unteren Oberfläche der oberen leitfähigen Struktur 42 verbunden sein.
Aufeinander folgend gestapelte variabel resistive Strukturen 21, 22 und 23 sind zwischen der ersten Elektrode 11 und der zweiten Elektrode 12 angeordnet, und Trennschichtstrukturen 31 und 32 sind zwischen den variabel resistiven Strukturen 21, 22 und 23 angeordnet. Die variabel resistiven Strukturen 21, 22 und 23 können jeweils auf unterschiedlichen Niveaus hinsichtlich des Substrats 10 gebildet sein. Gemäß diesem Ausführungsbeispiel sind Seitenwände der variabel resistiven Strukturen 21, 22 und 23 konfiguriert, um die Hauptebenen der ersten und der zweiten Elektrode 11 und 12 zu kontaktieren. Als ein Resultat sind die variabel resistiven Strukturen 21, 22 und 23 zwischen die erste und die zweite Elektrode 11 und 12 parallel geschaltet.
Die variabel resistiven Strukturen 21, 22 und 23 können aus einem Material, das aus den im Vorhergehenden beschriebenen Chalkogenverbindungen ausgewählt ist, hergestellt sein. Gemäß einem Ausführungsbeispiel kann die Chalkogenverbindung eine Verbindung von Tellur (Te) mit einer Konzentration von etwa 20 bis 80 Atomprozent, Antimon (Sb) mit einer Konzentration von 5 bis 50 Atomprozent und Germanium (Ge) mit einer Konzentration der verbleibenden Atomprozent sein. Gemäß der vorliegenden Erfindung können die variabel resistiven Strukturen 21, 22 und 23 voneinander unterschiedliche Arten von Phasenänderungsmaterialien aufweisen. Die variabel resistiven Strukturen 21, 22 und 23 können beispielsweise aus einem Material hergestellt sein, das ein unterschiedliches Komponentenverhältnis von Antimon-Tellur-Selen hat.
Bezug nehmend auf 8B sind die variabel resistiven Strukturen 21, 22 und 23 in einer im Wesentlichen gleichen Entfernung von dem Substrat 10 zwischen die erste und die zweite Elektrode 11 und 12 parallel geschaltet. Die Hauptebenen der ersten und der zweiten Elektrode 11 und 12 können gebildet sein, um zu der oberen Oberfläche des Substrats 10 parallel zu sein. Wie bei dem vorhergehenden Ausführungsbeispiel können die variabel resistiven Strukturen 21, 22 und 23 aus verschiedenen Arten von Phasenänderungsmaterialien hergestellt sein oder aus Chalkogenverbindungen mit einem unterschiedlichen Komponentenverhältnis von Antimon-Tellur-Selen hergestellt sein.
9A, 10A, 11A und 12A sind Draufsichten, die ein Verfahren zum Bilden eines Mehrpegelspeichers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen. 9B, 10B, 11B, 12B enthalten jeweils zwei Querschnittsansichten entlang Linien I-I' und II-II' von 9A, 10A, 11A bzw. 12A, die ein Verfahren zum Bilden des Mehrpegelspeichers gemäß dem Ausführungsbeispiel der vorliegenden Erfindung darstellen.
Bezug nehmend auf 9A und 9B werden an einem Substrat 200 untere leitfähige Strukturen 210 gebildet, und an dem resultierenden Aufbau wird eine Speicherschicht 220, die eine Mehrzahl von variabel resistiven Schichten 222, 224 und 226 und Trennschichten 223 und 225 zwischen denselben aufweist, gebildet.
Die variabel resistiven Schichten 222, 224 und 226 können aus Materialien hergestellt werden, die unterschiedliche Kristallisationstemperaturen haben. Die variabel resistiven Schichten 222, 224 und 226 können aus unterschiedlichen Arten von Phasenänderungsmaterialien hergestellt werden. Die variabel resistiven Schichten 222, 224 und 226 können beispielsweise aus einer ausgewählten von Chalkogenverbindungen, die Tellur (Te) mit einer Konzentration von etwa 20 bis 80 Atomprozent, Antimon (Sb) mit einer Konzentration von 5 bis 50 Atomprozent und Germanium (Ge) mit einer Konzentration der verbleibenden Atomprozent aufweist, hergestellt werden. Die Antimon-Tellur-Selen-Komponentenverhältnisse aller variabel resistiven Schichten können sich voneinander unterscheiden. Die variabel resistiven Schichten 222, 224 und 226 können unter Verwendung eines Verfahrens entweder zur chemischen Gasphasenabscheidung oder zur physikalischen Gasphasenabscheidung gebildet werden, und Dicken der variabel resistiven Schichten 222, 224 und 226 können sich voneinander unterscheiden.
Die Trennschichten 223 und 225 können aus mindestens einem Material, das aus Isoliermaterialien, wie Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid, ausgewählt wird, hergestellt werden. Gemäß der vorliegenden Erfindung kann die Speicherschicht 220 ferner eine Deckschicht 227 aufweisen, die an der obersten variabel resistiven Schicht 226 gebildet wird, oder eine untere Trennschicht 221 aufweisen, die unter der untersten variabel resistiven Schicht 222 gebildet wird. Die Deckschicht 227 kann aus mindestens einem Material, das aus einem Siliziumoxid oder Siliziumnitrid ausgewählt wird, hergestellt werden, und die Dicke derselben kann zwischen etwa 100 bis 500 Å liegen. Die untere Trennschicht 221 trennt die untere leitfähige Struktur 210 und die unterste variabel resistive Schicht 222 elektrisch und kann mit einer Dicke zwischen 50 bis 500 Å gebildet werden.
Die unteren leitfähigen Strukturen 210 können Stöpsel sein, die an dem Substrat 200 zweidmensional angeordnet sind. Gemäß einem Ausführungsbeispiel können ferner vor dem Bilden der unteren leitfähigen Strukturen 210 Wortleitungen 205, die in einer Richtung an dem Substrat 200 angeordnet sind, gebildet werden. Die unteren leitfähigen Strukturen 210 erstrecken sich durch ein unteres Zwischenschichtdielektrikum 215, um mit den Wortleitungen 205 unter demselben verbunden zu sein. Ferner kann eine Diode, wie in 18A dargestellt, zwischen den unteren leitfähigen Strukturen 210 und den Wortleitungen 205 gebildet werden.
Gemäß einem modifizierten Ausführungsbeispiel der vorliegenden Erfindung kann die untere leitfähige Struktur 210 mit einer Drain-Elektrode eines Auswahltransistors, wie in 18B gezeigt, verbunden sein, und eine Gate-Elektrode des Auswahltransistors kann mit einer Wortleitung verbunden sein.
Bezug nehmend auf 10A und 10B wird die Speicherschicht 220 strukturiert, um Speicherstrukturen 230 zu bilden, die aufeinander folgend gestapelte variabel resistive Strukturen 232, 234 und 236 und Trennschichtstrukturen 223 und 225 zwischen denselben aufweisen.
Gemäß der vorliegenden Erfindung können die Speicherstrukturen 230 parallel entlang einer Richtung gebildet werden. Die Speicherstrukturen 230 können beispielsweise, wie gezeigt, parallel zu den Wortleitungen 205 gebildet werden. Bei einem anderen Ausführungsbeispiel können die Speicherstrukturen 230 jedoch so gebildet werden, dass sie die Wortleitungen 205 kreuzen. Die Speicherstrukturen 230 können ferner so gebildet werden, dass ihre Mitten von der Mitte der unteren leitfähigen Struktur 210 lateral verschoben sind. Gemäß diesem Ausführungsbeispiel legen die Speicherstrukturen 230, wie dargestellt, einen Abschnitt einer oberen Oberfläche der unteren leitfähigen Struktur 210 frei.
Leitfähige Abstandshalter 240 (oder eine erste und eine zweite Elektrodenstruktur) werden an beiden Seitenwänden der Speicherstrukturen 230 gebildet. Das Bilden der leitfähigen Abstandshalter 240 umfasst ein konformes Bilden einer Elektrodenschicht an dem resultierenden Aufbau, wo die Speicherstrukturen 230 gebildet sind, und dann ein anisotropes Ätzen der Elektrodenschicht, um eine obere Oberfläche der Speicherstruktur 230 freizulegen.
Gemäß der vorliegenden Erfindung können die leitfähigen Abstandshalter 240 aus einem Material hergestellt werden, das aus Nitriden, die Metallelemente aufweisen, Oxynitriden, die Metallelemente aufweisen, Kohlenstoff (C), Titan (Ti), Tantal (Ta), Aluminiumtitan (TiAl), Zirkonium (Zr), Hafnium (Hf), Molybdän (Mo), Aluminium (Al), Aluminium-Kupfer (Al-Cu), Aluminium-Kupfer-Silizium (Al-Cu-Si), Kupfer (Cu), Wolfram (W), Wolframtitan (TiW) und Wolframsilizid (WSix) ausgewählt wird. Die Nitride, die die Metallelemente aufweisen, können TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN und/oder TaAlN aufweisen, und die Oxynitride, die die Metallelemente aufweisen, können TiON, TiAlON, WON und TaON aufweisen.
Die Speicherstruktur 230 kann ferner eine Deckstruktur 237 und eine untere Trennschichtstruktur 231 aufweisen, die durch Strukturieren der Deckschicht 227 und der unteren Trennschicht 221 gebildet werden. Dieses Ausführungsbeispiel ist exemplarisch als drei variabel resistive Strukturen aufweisend beschrieben, die Zahl der variabel resistiven Strukturen und/oder die Zahl der Trennschichtstrukturen kann jedoch, wie erforderlich, erhöht oder verringert werden.
Bezug nehmend auf 11A und 11B werden die Speicherstrukturen 230 und Maskenstrukturen 260, die die leitfähigen Abstandshalter 240 kreuzen, an dem resultierenden Aufbau gebildet, wo die leitfähigen Abstandshalter 240 gebildet sind. Erste Elektroden 251 und zweite Elektroden 252 werden an beiden Seitenwänden der Speicherstruktur 230 durch Ätzen der leitfähigen Abstandshalter 240 unter Verwendung der Maskenstruktur 260 als eine Ätzmaske gebildet.
Die Maskenstrukturen 260 können Fotoresiststrukturen sein, die durch Verwenden einer Fotolithografie gebildet werden. Da die Breite der leitfähigen Abstandshalter 240 kleiner als deren Höhe ist, können, falls die leitfähigen Abstandshalter 240 unter Verwendung einer anisotropen Ätzung geätzt werden, die Komponenten, die unter leitfähigen Abstandshaltern 240 angeordnet sind (z. B. die untere leitfähige Struktur 210), durch eine Ätzung beschädigt werden. Es ist daher wünschenswert, ein Ätzen der leitfähigen Abstandshalter 240 durch Verwenden einer isotropen Ätzung durchzuführen. In diesem Fall können die ersten und zweiten Elektroden 251 und 252, wie gezeigt, kleinere Breiten als die Maskenstruktur 240 haben.
Die ersten Elektroden 251 werden an einer Seitenwand der Speicherstrukturen 230 angeordnet, und die zweiten Elektroden 252 werden an der anderen Seitenwand der Speicherstrukturen 230 gebildet. Ferner werden alle der ersten Elektroden 251 und alle der zweiten Elektroden 252 an dem Substrat 200 zweidimensional gebildet und sind als ein Resultat des Ätzprozesses voneinander getrennt. Gemäß diesem Ausführungsbeispiel können, da die ersten und zweiten Elektroden 251 und 252 aus dem Ätzen der leitfähigen Abstandshalter 240 resultierende Aufbauten sind, die Aufbaucharakteristiken, wie eine Art eines Materials oder eine Breite, identisch sein.
Gemäß einem modifizierten Ausführungsbeispiel der vorliegenden Erfindung kann eine Reihenfolge der Schritte zum anisotropen Ätzen der Elektrodenschicht und zum Ätzen durch Verwenden der Maskenstruktur 260 vertauscht werden. Nachdem die Elektrodenschicht gebildet wurde, um den resultierenden Aufbau, wo die Speicherstrukturen 230 gebildet sind, konform zu bedecken, können die Maskenstrukturen 260 so gebildet werden, dass sie die Speicherstrukturen 230 kreuzen. Durch Durchführen eines anisotropen Ätzens oder eines isotropen Ätzens an der Elektrodenschicht durch Verwenden der Maskenstruktur 260 als eine Ätzmaske können Elektrodenstrukturen gebildet werden, um die Speicherstrukturen 230 zu kreuzen. Dann, nachdem die Maskenstruktur entfernt wurde, werden durch Durchführen eines anisotropen Ätzens an den Elektrodenstrukturen, um eine obere Oberfläche der Speicherstrukturen freizulegen, die ersten und die zweiten Elektroden 251 und 252 gebildet.
Bezug nehmend auf 12A und 12B werden, nachdem obere Zwischenschichtdielektrika 272 an dem resultierenden Aufbau, wo die ersten und die zweiten Elektroden 251 und 252 gebildet sind, gebildet wurden, die oberen Zwischenschichtdielektrika 272 strukturiert, um Kontaktlöcher 275 zu bilden, die konfiguriert sind, um die zweiten Elektroden 252 freizulegen. Anschließend werden Kontaktstöpsel 280, die die Kontaktlöcher 275 füllen, und Bitleitungen 290, die die Kontaktstöpsel 280 verbinden, gebildet.
Der Schritt zum Bilden der Kontaktlöcher 275 umfasst ein Durchführen eines anisotropen Ätzens an den oberen Zwischenschichtdielektrika 272, bis die zweiten Elektroden 252 freigelegt sind. Die Deckstruktur 237 wird aus einem Material hergestellt, das eine Ätzselektivität hinsichtlich der oberen Zwischenschichtdielektrika 272 hat, um zu verhindern, dass die variabel resistive Struktur 236 durch das Kontaktloch 275 freigelegt wird. Ferner können bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung, bevor die oberen Schichten der Zwischenschichtdielektrika 272 gebildet werden, weiter, wie dargestellt, Ätzstoppschichten 271 gebildet werden, wobei die Ätzstoppschichten 271 konfiguriert sind, um den resultierenden Aufbau, bei dem die ersten und die zweiten Elektroden 251 und 252 gebildet sind, konform zu bedecken. Die Ätzstoppschichten 271 können aus einem Material, das eine Ätzselektivität hinsichtlich der oberen Schichten der Zwischenschichtdielektrika 272 hat, beispielsweise Siliziumnitrid, hergestellt werden.
13A, 14A, 15A, 16A und 17A sind Draufsichten, die ein Verfahren zum Bilden eines Mehrpegelspeichers gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellen. 13B, 14B, 15B, 16B und 17B sind Prozessdraufsichten zum Darstellen eines Verfahrens zum Bilden des Mehrpegelspeichers gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung. Genauer gesagt, 13B, 14B, 15B, 16B und 17B enthalten jeweils Querschnittsansichten entlang den Linien III-III' und IV-IV' von 13A, 14A, 15A, 16A bzw. 17A.
Bezug nehmend auf 13A und 13B werden, nachdem Vorrichtungstrennschichtstrukturen 305, die aktive Regionen AKT definieren, an einem Substrat 300 gebildet wurden, Gate-Strukturen 310 gebildet, die die aktiven Regionen AKT kreuzen. Störstellenregionen 315, die als Source-/Drain-Elektroden eines Transistors verwendet werden, werden in den aktiven Regionen AKT auf beiden Seiten der Gate-Strukturen 310 gebildet.
Gemäß einem Ausführungsbeispiel kreuzen zwei Gate-Strukturen 310 eine der aktiven Regionen AKT. Daher werden in einer aktiven Region AKT eine Störstellenregion 315, die zwischen den Gate-Strukturen 310 gebildet wird und als die gemeinsame Source-Elektrode verwendet wird, und zwei Störstellenregionen 315, die jeweils außerhalb der Gate-Strukturen gebildet werden und als Drain-Elektroden verwendet werden, gebildet.
Anschließend wird ein Zwischenschichtdielektrikum 320 gebildet, um die Gate-Strukturen 310 zu bedecken, und Kontaktstöpsel 325, die mit den Störstellenregionen 315 gekoppelt sind, werden gebildet, um das Zwischenschichtdielektrikum 320 zu durchdringen. Dann werden Kontaktstellen 330 und eine Source-Leitung 335 gebildet, um mit den Kontaktstöpseln 325 gekoppelt zu sein. Die Kontaktstellen 330 werden an jeder der Störstellenregionen, die als eine Drain-Elektrode verwendet werden, gebildet, und die Source-Leitung 335 wird so gebildet, dass sie die Störstellenregionen, die als eine gemeinsame Source-Elektrode verwendet werden, verbindet.
Bezug nehmend auf 14A und 14B wird, nachdem Isolierschichten, die die Kontaktstellen 330 füllen, und die Source-Leitung 335 gebildet wurden, eine erste Formstruktur 340 an dem resultierenden Aufbau gebildet. Die erste Formstruktur 340 wird so an der Source-Leitung 335 angeordnet, dass sie die aktiven Regionen AKT kreuzt, und legt Abschnitte der oberen Oberflächen der Kontaktstellen 330 frei. Dann werden leitfähige Abstandshalterstrukturen 345 an beiden Seiten der ersten Formstruktur 340 gebildet.
Der Schritt zum Bilden der leitfähigen Abstandshalterstrukturen 345 kann nach dem Bilden einer leitfähigen Abstandshalterschicht an dem resultierenden Aufbau, bei dem die erste Formstruktur 340 gebildet ist, ein Durchführen eines anisotropen Ätzens an der leitfähigen Abstandshalterschicht, um eine obere Oberfläche der ersten Formstruktur 340 freizulegen, umfassen. Die leitfähigen Abstandshalterstrukturen 345 können aus mindestens einem ausgewählten von Nitriden, die Metallelemente aufweisen, Oxynitriden, die Metallelemente aufweisen, Kohlenstoff (C), Titan (Ti), Tantal (Ta), Aluminiumtitan (TiAl), Zirkonium (Zr), Hafnium (Hf), Molybdän (Mo), Aluminium (Al), Aluminium-Kupfer (Al-Cu), Aluminium-Kupfer-Silizium (Al-Cu-Si), Kupfer (Cu), Wolfram (W), Wolframtitan (TiW) und Wolframsilizid (WSix) hergestellt werden. Die Nitride, die die Metallelemente aufweisen, können TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN und/oder TaAlN aufweisen, und die Oxynitride, die die Metallelemente aufweisen, können TiON, TiAlON, WON und TaON aufweisen. Alternativ kann die erste Formstruktur 340 aus einem Isoliermaterial, beispielsweise Siliziumnitrid oder Siliziumoxynitrid, hergestellt werden.
Bezug nehmend auf 15A und 15B werden die leitfähigen Abstandshalterstrukturen 345 strukturiert, um erste Elektroden 347 zu bilden, die an Seitenwänden der ersten Formstruktur 340 angeordnet sind.
Dieser Schritt kann, nachdem die Maskenstruktur, die die erste Formstruktur 340 kreuzt, an den Kontaktstellen 330 gebildet wurde, ein Ätzen der leitfähigen Abstandshalterstrukturen 345 unter Verwendung der Maskenstruktur als eine Ätzmaske umfassen. Demgemäß werden die ersten Elektroden 347 an jeder der Kontaktstellen 330 gebildet. Das Ätzen der leitfähigen Abstandshalterstrukturen 345 kann unter Verwendung eines Nass- oder eines Trockenätzverfahrens durchgeführt werden.
Bezug nehmend auf 16A und 16B wird eine zweite Formstruktur 350 an der ersten Formstruktur 340 und den ersten Elektroden 347 gebildet. Gemäß diesem Ausführungsbeispiel wird die zweite Formstruktur 350 in einer Richtung, die die erste Formstruktur 340 und die Source-Leitung 335 schneidet, so gebildet, dass dieselbe die Region zwischen den ersten Elektroden 347 bedeckt. Demgemäß werden die oberen Oberflächen der ersten Elektroden 347 durch die zweite Formstruktur 350 freigelegt. Ferner kann die zweite Formstruktur 350 aus einem Isoliermaterial, beispielsweise Siliziumnitrid oder Siliziumoxynitrid, hergestellt werden, und die Dicke kann zwischen etwa 200 bis 500 Å liegen.
Speicherstrukturen 360 werden an beiden Seitenwänden der zweiten Formstruktur 350 gebildet. Die Speicherstrukturen 360 weisen eine Mehrzahl von variabel resistiven Strukturen 362, 364 und 366 und Trennschichtstrukturen 363 und 365 auf, die zwischen den variabel resistiven Strukturen 362, 364 und 366 angeordnet sind. Folglich werden die Speicherstrukturen 360 mit den oberen Oberflächen der ersten Elektroden 347, die an beiden Seiten der zweiten Formstruktur 350 freigelegt sind, verbunden.
Die variabel resistiven Strukturen 362, 364 und 366 und die Trennschichtstrukturen 363 und 365 können durch wiederholtes Durchführen eines herkömmlichen Abstandshalterbildungsprozesses gebildet werden, der Schritte einer Dünnschichtabscheidung und eines anisotropen Ätzens aufweisen kann. Bei diesem Ausführungsbeispiel sind drei variabel resistive Strukturen exemplarisch beschrieben, die Zahl der variabel resistiven Strukturen 362, 364, 366 und der Trennschichtstrukturen 363 und 365 kann jedoch wie erforderlich variiert werden. Unterdessen können Formabstandshalter 361 weiter an Seitenwänden der zweiten Formstruktur 350 gebildet werden, bevor die variabel resistiven Strukturen 362, 364 und 366 gebildet werden.
Gemäß diesem Ausführungsbeispiel können die variabel resistiven Strukturen 362, 364 und 366 aus Materialien hergestellt werden, die jeweils eine unterschiedliche Kristallisationstemperatur haben. Die variabel resistiven Strukturen 362, 364 und 366 können beispielsweise aus einem jeweils unterschiedlichen Phasenänderungsmaterial hergestellt werden. Genauer gesagt, die variabel resistiven Strukturen 362, 364 und 366 können aus einer ausgewählten von Chalkogenverbindungen, die Tellur (Te) mit einer Konzentration von etwa 20 bis 80 Atomprozent, Antimon (Sb) mit einer Konzentration von 5 bis 50 Atomprozent und Germanium (Ge) mit einer Konzentration der verbleibenden Atomprozent aufweist, hergestellt werden. Das Antimon-Tellur-Selen-Komponentenverhältnis jeder variabel resistiven Schicht kann jeweils unterschiedlich sein.
Ferner können sich die Breiten der variabel resistiven Strukturen 362, 364 und 366 voneinander unterscheiden. Mit anderen Worten, jede der variabel resistiven Strukturen 362, 364 und 366 kann eine unterschiedliche Querschnittsfläche in der Ebene haben, die zu dem Substrat 300 parallel ist.
Bezug nehmend auf 17A und 17B werden zweite Elektroden 370 an den Speicherstrukturen 360 gebildet. Die zweiten Elektroden 370 können obere Elektrodenstrukturen 371 und Metallstrukturen 372 aufweisen, die jeweils gestapelt sind. Die zweiten Elektroden 370 können als Bitleitungen zum Auswählen einer Speicherzelle verwendet werden. Die zweiten Elektroden 370 können so gebildet werden, dass sie die Gate-Strukturen 310, die als Wortleitungen verwendet werden, schneiden.
Die oberen Elektrodenstrukturen 371 können aus mindestens einem ausgewählten von Nitriden, die Metallelemente aufweisen, Oxynitriden, die Metallelemente aufweisen, Kohlenstoff (C), Titan (Ti), Tantal (Ta), Aluminiumtitan (TiAl), Zirkonium (Zr), Hafnium (Hf), Molybdän (Mo), Aluminium (Al), Aluminium-Kupfer (Al-Cu), Aluminium-Kupfer-Silizium (Al-Cu-Si), Kupfer (Cu), Wolfram (W), Wolframtitan (TiW) und Wolframsilizid (WSix) hergestellt werden. Die Nitride, die die Metallelemente aufweisen, können TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN und/oder TaAlN aufweisen, und die Oxynitride, die die Metallelemente aufweisen, können TiON, TiAlON, WON und TaON aufweisen. Alternativ kann die Metallstruktur 372 aus einem metallischen Material, beispielsweise Aluminium, Kupfer und Wolfram, hergestellt werden.
Gemäß dem vorhergehenden exemplarischen Ausführungsbeispiel sind die variabel resistiven Strukturen 362, 364 und 366 zwischen die ersten und die zweiten Elektroden 347 und 370 parallel geschaltet, und im Gegensatz zu den Ausführungsbeispielen, die unter Bezugnahme auf 9 bis 12 beschrieben sind, werden die variabel resistiven Strukturen 362, 364 und 366 in einer im Wesentlichen gleichen Höhe über der oberen Oberfläche des Substrats 300 gebildet.
Gemäß der vorliegenden Erfindung sind variabel resistive Strukturen, die zwischen zwei Elektroden parallel geschaltet sind, geschaffen. Durch paralleles Anordnen der variabel resistiven Strukturen ist der Widerstandspegel der Speicherzelle, die dieselben aufweist, durch einen eingestellten Widerstand der variabel resistiven Strukturen bestimmt und frei von einem Widerstandsdriftproblem. Demgemäß tritt das Widerstandsdriftproblem, das mit der Zeit auftreten kann, bei dem Mehrpegelspeicher der vorliegenden Erfindung nicht auf oder ist reduziert. Als ein Resultat kann eine Mehrpegelzelle, die eine stabile elektrische Charakteristik hat, realisiert werden. Ferner kann gemäß der vorliegenden Erfindung die Mehrpegelspeicherzelle durch einen einzigen thermischen Prozess ohne Bezugnahme auf den Anfangszustand in einen Datenzustand versetzt werden.
Obwohl die vorliegende Erfindung insbesondere unter Bezugnahme auf exemplarische Ausführungsbeispiele derselben gezeigt und beschrieben wurde, versteht sich für durchschnittliche Fachleute von selbst, dass an derselben verschiedene Änderungen der Form und von Details vorgenommen werden können, ohne von dem durch die folgenden Ansprüche definierten Geist und Schutzbereich der vorliegenden Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- KR 10-2007-0092219 [0001]

Zitierte Nicht-Patentliteratur

- D. Ielmini et al., IEEE Transactions an Electron Devices, 2007, Band 54, 308–315 [0012]

Claims

Mehrpegelspeicher mit einem Speicheraufbau (21, 31, 22, 32, 23; 230; 360), der zwischen einer ersten Elektrode (11; 251; 347) und einer zweiten Elektrode (12; 252; 370) angeordnet ist, wobei eine Verteilungsdichte eines Widerstandspegels des Speicheraufbaus bei dem minimalen Wert desselben höher als bei dem maximalen Wert desselben ist.
Mehrpegelspeicher nach Anspruch 1, bei dem alle Widerstandspegel des Speicheraufbaus (21, 31, 22, 32, 23; 230; 360) außer dem maximalen Wert näher an dem minimalen Wert des Widerstandspegels als an dem maximalen Wert desselben liegen.
Mehrpegelspeicher nach Anspruch 1, bei dem alle Widerstandspegel des Speicheraufbaus (21, 31, 22, 32, 23; 230; 360) außer dem maximalen Wert kleiner als ein vorbestimmter mittlerer Widerstandspegel sind und der mittlere Widerstandspegel ein Wert in dem Bereich zwischen (R_max – R_min)/30 und R_max ist (wobei R_max = der maximale Wert des Widerstandspegels des Speicheraufbaus, R_min = der minimale Wert des Widerstandspegels des Speicheraufbaus).
Mehrpegelspeicher nach Anspruch 1, bei dem der Speicheraufbau (21, 31, 22, 32, 23; 230; 360) eine Mehrzahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) aufweist und die Widerstandspegel des Speicheraufbaus (21, 31, 22, 32, 23; 230; 360) im Wesentlichen durch eine Zahl der variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) in einem Zustand mit einem niedrigen Widerstandspegel bestimmt sind.
Mehrpegelspeicher nach Anspruch 4, bei dem die Widerstandspegel des Speicheraufbaus (21, 31, 22, 32, 23; 230; 360) im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) in einem Zustand mit einem niedrigen Widerstandspegel sind.
Mehrpegelspeicher nach Anspruch 4, bei dem die variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) zwischen die erste und die zweite Elektrode (11, 12; 251, 252; 347, 370) parallel geschaltet sind.
Mehrpegelspeicher nach Anspruch 4, bei dem der Widerstandspegel R des Speicheraufbaus (21, 31, 22, 32, 23; 230; 360) durch folgende Gleichung gegeben ist:
(R_i ist ein Widerstand der variabel resistiven Struktur (21, 22, 23; 232, 234, 236; 362, 364, 366), n ist die Zahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) in dem Speicheraufbau (21, 31, 22, 32, 23; 230; 360).)
Mehrpegelspeicher nach Anspruch 4, bei dem die variabel resistive Struktur (21, 22, 23; 232, 234, 236; 362, 364, 366) ein Material aufweist, das temperaturabhängige Widerstandspegelcharakteristiken hat.
Mehrpegelspeicher nach Anspruch 4, bei dem jeweilige variabel resistive Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) konfiguriert sind, um fähig zu sein, einen Widerstandspegel durch unterschiedliche Schreiboperationsbedingungen zu ändern.
Mehrpegelspeicher nach Anspruch 4, bei dem die variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) eine Chalkogenverbindung aufweisen, die aus einer Gruppe, die mindestens entweder Antimon (Sb), Tellur (Te) oder Selen (Se) umfasst, ausgewählt ist, und sich die Antimon-Tellur-Selen-Komponentenverhältnisse aller variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) voneinander unterscheiden.
Mehrpegelspeicher nach Anspruch 1, ferner mit: einer Wortleitung, die unter der ersten Elektrode (11; 251; 347) angeordnet ist; einer Diode zwischen der Wortleitung und der ersten Elektrode (11; 251; 347); und einer Bitleitung, die mit der zweiten Elektrode (12; 252; 370) verbunden ist, um die Wortleitung zu kreuzen.
Mehrpegelspeicher nach Anspruch 1, ferner mit: einem Auswahltransistor, der unter der ersten Elektrode (11; 251; 347) angeordnet ist und eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist; einem Stöpsel, der die Drain-Elektrode des Auswahltransistors und die erste Elektrode (11; 251; 347) verbindet; und einer Bitleitung, die mit der zweiten Elektrode (12; 252; 370) verbunden ist, wobei die Gate-Elektrode des Auswahltransistors mit der Wortleitung, die die Bitleitung kreuzt, gekoppelt ist.
Mehrpegelspeicher mit einer Mehrzahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366), wobei die variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) derart konfiguriert sind, dass ein Gesamtwiderstandspegel der variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) im Wesentlichen durch die Zahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366), die sich in einem Zustand mit einem niedrigen Widerstandspegel befinden, bestimmt ist.
Mehrpegelspeicher nach Anspruch 13, ferner mit einer ersten Elektrode (11; 251; 347) und einer zweiten Elektrode (12; 252; 370), die um die variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) angeordnet sind, wobei die variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) zwischen die erste und die zweite Elektrode (11, 12; 251, 252; 347, 370) parallel geschaltet sind.
Mehrpegelspeicher nach Anspruch 13, bei dem der Gesamtwiderstandspegel der variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) ist, die sich in einem Zustand mit einem niedrigen Widerstandspegel befinden.
Mehrpegelspeicher mit einer Speicherstruktur zwischen einer ersten Elektrode (11; 251; 347) und einer zweiten Elektrode (12; 252; 370), wobei die Speicherstruktur eine Mehrzahl von Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) aufweist, die unterschiedliche Kristallisationstemperaturen haben und zwischen die erste und die zweite Elektrode (11, 12; 251, 252; 347, 370) parallel geschaltet sind.
Mehrpegelspeicher nach Anspruch 16, bei dem die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) aus unterschiedlichen Materialien hergestellt sind.
Mehrpegelspeicher nach Anspruch 16, bei dem die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) ein Material aufweisen, das aus einer Gruppe von Chalkogenverbindungen, die mindestens entweder Antimon (Sb), Tellur (Te) oder Selen (Se) umfasst, ausgewählt ist.
Mehrpegelspeicher nach Anspruch 18, bei dem sich die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) hinsichtlich eines Antimon-Tellur-Selen-Komponentenverhältnisses voneinander unterscheiden.
Mehrpegelspeicher nach Anspruch 16, bei dem sich die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) hinsichtlich einer Fläche, die die erste Elektrode (11; 251; 347) oder die zweite Elektrode (12; 252; 370) kontaktiert, voneinander unterscheiden.
Mehrpegelspeicher nach Anspruch 16, bei dem sich die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236; 362, 364, 366) hinsichtlich einer Dicke oder einer Querschnittsfläche voneinander unterscheiden.
Mehrpegelspeicher nach Anspruch 16, ferner mit einem Substrat (10; 200), das unter der ersten Elektrode (11; 251) angeordnet ist, wobei sich die Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236) hinsichtlich einer Entfernung von einer oberen Oberfläche des Substrats (10; 200) voneinander unterscheiden.
Mehrpegelspeicher nach Anspruch 22, bei dem mindestens eine der Phasenänderungsstrukturen (21, 22, 23; 232, 234, 236) konfiguriert ist, um mit Seitenwänden der ersten und der zweiten Elektrode (11, 12; 251, 252) in Kontakt zu sein.
Mehrpegelspeicher nach Anspruch 16, bei dem die erste und die zweite Elektrode (11, 12; 347, 370) auf unterschiedlichen Niveaus gebildet sind und die Phasenänderungsstrukturen (21, 22, 23; 362, 364, 366) konfiguriert sind, um zwischen eine obere Oberfläche der ersten Elektrode (11; 347) und eine untere Oberfläche der zweiten Elektrode (12; 370) parallel geschaltet zu sein.
Mehrpegelspeicher nach Anspruch 16, ferner mit: einer Wortleitung unter der ersten Elektrode (11; 251; 347); einer Diode, die zwischen der Wortleitung und der ersten Elektrode (11; 251; 347) angeordnet ist; und einer Bitleitung, die mit der zweiten Elektrode (12; 252; 370) verbunden ist, um die Wortleitung zu kreuzen.
Mehrpegelspeicher nach Anspruch 16, ferner mit: einem Auswahltransistor unter der ersten Elektrode (11; 251; 347), wobei der Auswahltransistor eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist; einem Stöpsel, der konfiguriert ist, um die Drain-Elektrode des Auswahltransistors und die erste Elektrode (11; 251; 347) zu verbinden; und einer Bitleitung, die mit der zweiten Elektrode (12; 252; 370) verbunden ist, wobei die Gate-Elektrode des Auswahltransistors mit der Wortleitung, die die Bitleitung kreuzt, verbunden ist.
Verfahren zum Betreiben eines Mehrpegelspeichers, mit einem Schreibschritt zum Ändern eines Widerstandspegels eines Speicheraufbaus (11, 12, M1–Mn), wobei eine Verteilungsdichte von Widerstandspegeln des Speicheraufbaus (11, 12, M1–Mn), die durch den Schreibschritt geändert werden, bei dem minimalen Wert des Widerstandspegels höher als bei dem maximalen Wert desselben ist.
Verfahren nach Anspruch 27, bei dem der Schreibschritt ein Ändern aller Widerstandspegel des Speicheraufbaus (11, 12, M1–Mn) außer dem maximalen Wert zu einem Widerstandspegel, der näher an dem minimalen Wert desselben als an dem maximalen Wert desselben liegt, aufweist.
Verfahren nach Anspruch 27, bei dem der Schreibschritt ein Ändern des Widerstandspegels des Speicheraufbaus (11, 12, M1–Mn) zu einem beabsichtigten Widerstandspegel durch eine Ein-Schritt-Operation aufweist.
Verfahren nach Anspruch 27, bei dem alle Widerstandspegel des Speicheraufbaus (11, 12, M1–Mn) außer dem maximalen Wert kleiner als ein vorbestimmter mittlerer Widerstandspegel sind und der mittlere Widerstandspegel ein Wert in dem Bereich zwischen (R_max – R_min)/30 und R_max ist (R_max = maximaler Wert des Widerstandspegels des Speicheraufbaus, R_min = minimaler Wert des Widerstandspegels des Speicheraufbaus).
Verfahren nach Anspruch 27, bei dem der Speicheraufbau (11, 12, M1–Mn) eine Mehrzahl von variabel resistiven Strukturen (M1–Mn) aufweist und der Widerstandspegel des Speicheraufbaus (11, 12, M1–Mn) im Wesentlichen umgekehrt proportional zu der Zahl von variabel resistiven Strukturen (M1–Mn) ist, die sich in einem Zustand mit einem niedrigen Widerstandspegel befinden.
Verfahren nach Anspruch 31, bei dem die Betriebsbedingung, die zum Ändern des Widerstandspegels der variabel resistiven Struktur (M1–Mn) erforderlich ist, für jede der variabel resistiven Strukturen (M1–Mn) unterschiedlich ist.
Verfahren nach Anspruch 32, bei dem der Schreibschritt ein Verwenden der Betriebsbedingungen, die bei jeder der variabel resistiven Strukturen (M1–Mn) unterschiedlich sind, um die Widerstandspegel der variabel resistiven Strukturen (M1–Mn) selektiv zu ändern, aufweist.
Verfahren zum Betreiben eines Mehrpegelspeichers, mit einem Schritt zum selektiven Ändern von kristallinen Zuständen von variabel resistiven Strukturen (M1–Mn), die zwischen zwei Elektroden (11, 12) parallel geschaltet sind, durch Verwenden von unterschiedlichen Kristallisationstemperaturen bei den variabel resistiven Strukturen (M1–Mn).
Verfahren nach Anspruch 34, bei dem das Verfahren zum Betreiben einen Schritt zum Kristallisieren aller variabel resistiven Strukturen (M1–Mn) aufweist, wobei der Schritt des Kristallisierens folgende Schritte aufweist: Erwärmen aller variabel resistiven Strukturen (M1–Mn) auf eine Temperatur (Tm) über den Schmelzpunkten derselben; und Abkühlen aller erwärmten variabel resistiven Strukturen (M1–Mn) unter einer Bedingung einer Temperatur, die über jeweiligen Kristallisationstemperaturen (T × 1–T × n) der variabel resistiven Strukturen (M1–Mn) liegt, und einer Bedingung einer Zeit, die länger als die jeweiligen Kristallisationszeitdauern der variabel resistiven Strukturen (M1–Mn) ist.
Verfahren nach Anspruch 34, bei dem das Verfahren zum Betreiben einen Schritt zum Amorphisieren aller variabel resistiven Strukturen (M1–Mn) aufweist, wobei der Schritt des Amorphisierens folgende Schritte aufweist: Erwärmen aller variabel resistiven Strukturen (M1–Mn) auf eine Temperatur (Tm) über den Schmelzpunkten derselben; und Abkühlen aller erwärmten variabel resistiven Strukturen (M1–Mn) unter einer Bedingung einer Temperatur, die unter jeweiligen Kristallisationstempera turen (T × 1–T × n) der variabel resistiven Strukturen (M1–Mn) liegt, und einer Bedingung einer Zeit, die kürzer als die jeweiligen Kristallisationszeitdauern der variabel resistiven Strukturen (M1–Mn) ist.
Verfahren nach Anspruch 34, bei dem das Verfahren zum Betreiben des Mehrpegelspeichers einen Schritt zum selektiven Kristallisieren mindestens einer der variabel resistiven Strukturen (M1–Mn), deren Kristallisationstemperatur niedriger als dieselbe einer ausgewählten variabel resistiven Struktur (M1–Mn) ist, aufweist, wobei der Schritt des selektiven Kristallisierens folgende Schritte aufweist: Erwärmen aller variabel resistiven Strukturen (M1–Mn) auf eine Temperatur (Tm) über den Schmelzpunkten derselben; Abkühlen der erwärmten variabel resistiven Strukturen (M1–Mn) auf eine Temperatur, die über einer Kristallisationstemperatur der ausgewählten variabel resistiven Struktur (M1–Mn) liegt; und Beibehalten einer Bedingung einer Temperatur, die über der Kristallisationstemperatur der ausgewählten variabel resistiven Struktur (M1–Mn) liegt, und einer Bedingung einer Zeit, die länger als eine Kristallisationszeitdauer der ausgewählten variabel resistiven Struktur (M1–Mn) ist.
Verfahren nach Anspruch 37, bei dem das Abkühlen der erwärmten variabel resistiven Strukturen (M1–Mn) auf eine Temperatur, die über einer Kristallisationstemperatur der ausgewählten variabel resistiven Struktur (M1–Mn) liegt, folgenden Schritt aufweist: Abkühlen der erwärmten variabel resistiven Strukturen (M1–Mn) auf eine Temperatur, die niedriger als die Kristallisationstemperatur einer nicht ausgewählten variabel resistiven Struktur (M1–Mn) ist, deren Kristallisationstemperatur höher als die Kristallisationstemperatur der ausgewählten variabel resistiven Struktur (M1–Mn) ist, in einer Zeitdauer, die kürzer als eine Kristallisationszeitdauer der nicht ausgewählten variabel resistiven Struktur (M1–Mn) ist, deren Kristallisationstemperatur höher als die Kristallisationstemperatur der ausgewählten variabel resistiven Struktur (M1–Mn) ist.