DE102008008679A1 - Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode - Google Patents
Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode Download PDFInfo
- Publication number
- DE102008008679A1 DE102008008679A1 DE102008008679A DE102008008679A DE102008008679A1 DE 102008008679 A1 DE102008008679 A1 DE 102008008679A1 DE 102008008679 A DE102008008679 A DE 102008008679A DE 102008008679 A DE102008008679 A DE 102008008679A DE 102008008679 A1 DE102008008679 A1 DE 102008008679A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrode
- contact
- pattern
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of the switching material, e.g. post-treatment, doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft Verfahren zum Herstellen von hochdichten Speichervorrichtungen auf der Basis von Speichermaterialen auf Phasenänderungsbasis, einschließlich von Materialien auf Chalkogenid-Basis und anderen Materialien, und genauer Verfahren zum Herstellen eines Phasenänderungs-Speicherelements mit einer säulenförmigen Bottom-Elektrode.
- Beschreibung der einschlägig verwandten Technik
- Speicherelemente auf Phasenänderungsbasis werden in Zellen nicht-flüchtiger Speicher mit wahlfreiem Zugriff in großem Umfang verwendet. Solche Materialien, wie Chalkogenide und ähnliche Materialien, können dazu gebracht werden, ihre Phase zwischen einem amorphen Zustand und einem kristallinen Zustand zu wechseln, indem man einen e lektrischen Strom mit Pegeln, die sich für die Implementierung in integrierten Schaltungen eignen, anlegt. Der allgemein amorphe Zustand ist durch eine höhere Resistivität als der allgemein kristalline Zustand gekennzeichnet, was leicht gemessen bzw. abgelesen werden kann, um Daten anzuzeigen.
- Die Änderung vom amorphen in den kristallinen Zustand findet im Allgemeinen bei schwachem Strom statt. Die Änderung von kristallin zu amorph, die hierin als Zurücksetzung bezeichnet wird, findet im Allgemeinen bei starkem Strom statt und schließt einen kurzen Impuls hoher Stromdichte ein, um die Kristallstruktur zu zerschmelzen oder zu zerbrechen, wonach das Phasenänderungsmaterial schnell abkühlt, wobei der Phasenänderungsprozess gequencht wird, was ermöglicht, dass zumindest ein Teil der Phasenänderungsstruktur sich im amorphen Zustand stabilisiert. Es ist erwünscht, die Stärke des Zurücksetzungsstroms, der verwendet wird, um einen Übergang des Phasenänderungsmaterials aus einem kristallinen Zustand in einen amorphen Zustand zu bewirken, zu minimieren. Die Stärke des erforderlichen Zurücksetzungsstroms kann dadurch verringert werden, dass die Größe des Phasenänderungselements in der Zelle und die der Kontaktfläche zwischen Elektroden und dem Phasenänderungsmaterial verringert wird, so dass höhere Stromdichten mit kleinen absoluten Stromwerten durch das Phasenänderungselement erreicht werden.
- Eine Entwicklung geht in die Richtung hin zur Ausbildung kleiner Poren in einer integrierten Schaltungsstruktur und zur Verwendung kleiner Mengen an programmierbarem resistiven Material, um die kleinen Poren zu füllen. Patente, welche die Entwicklung hin zu kleinen Poren darstellen, schließen ein: Ovshinsky, „Multibit Single Cell Memory Element Having Tapered Contact",
US-Patent Nr. 5,687,112 , erteilt am 11. November 1997; Zahorik et al., „Method of Making Chalogenide [sic] Memory Device",US-Patent Nr. 5,789,277 , erteilt am 4. August 1998; Doan et al., „Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Farbricating the Same",US-Patent Nr. 6,150,253 , erteilt am 21. November 2000. - Eine andere Speicherzellenstruktur, die in der Entwicklung befindlich ist und die manchmal wegen der Form der aktiven Region an der unteren bzw. Bottom-Elektrode in einem typischen Aufbau als Pilzzelle bezeichnet wird, beruht auf der Ausbildung einer klei nen Elektrode, die mit einem größeren Abschnitt aus Phasenänderungsmaterial in Kontakt steht, und dann einer üblicherweise größeren Elektrode, die mit einer gegenüber liegenden Oberfläche des Phasenänderungsmaterials in Kontakt steht. Stromfluss vom kleinen Kontakt zum großen Kontakt wird verwendet, um die Speicherzelle zu lesen, zu setzen und zurückzusetzen. Die kleine Elektrode konzentriert die Stromdichte an der Kontaktstelle, so dass eine aktive Region im Phasenänderungsmaterial auf ein kleines Volumen in der Nähe der Kontaktstelle begrenzt ist. Siehe z. B. Ahn et al., „Highly reliable 50 nm contact cell technology for 256 Mb PRAM", VLSI Technology 2005 Digest of Technical Papers, Seiten 98–99, 14. Juni 2005; Denison, internationale Veröffentlichung Nr.
WO 2004/055916 A2 US 2005/0263829 A1 - Eine bekannte Technik zur Herstellung von sehr kleine Bottom-Elektroden, wie in der Veröffentlichung von Ahn et al. beschrieben, wird hierin als Plug-in-Via-Verfahren bezeichnet und beinhaltet die Ausbildung einer dielektrischen Füllschicht über einer Schaltung für den Zugriff auf die Speicherzelle, die Ätzung von Vias bzw. Kontaktlöchern in die dielektrische Füllschicht, um eine Öffnung zu bilden, mit der ein Kontakt mit der Schaltung hergestellt werden kann, und die Abscheidung von Elektrodenmaterial in dem Kontaktloch. Die resultierende Struktur wird dann planarisiert, um das Elektrodenmaterial im Kontaktloch freizulegen. Das Phasenänderungsmaterial wird in Kontakt mit der Elektrode abgeschieden und gemustert. Obwohl sich dieses Verfahren für die Ausbildung von sehr kleinen Bottom-Elektrodenstrukturen anhand von Plug-in-Vias eignet, hat es sich als nicht zuverlässig und effizient genug erwiesen. Beispielsweise hat es sich als schwierig erwiesen, einen zuverlässigen Kontakt mit der darunter liegenden Zugriffsschaltung am Boden sehr kleiner Kontaktlöcher zu bilden. Dies führt dazu, dass in einigen Zellen das Feld ständig von den Zugriffsschaltungen getrennt ist.
- Ferner haben Ahn et al. berichtet, dass es in dem Plug-in Via-Verfahren schwierig ist, sicherzustellen, dass die Flächen der freiliegenden Oberseiten der Pfropfenelektroden nach dem Planarisierungsschritt über einem großen Feld solcher Zellen gleichmäßig sind. Da die Fläche der Oberseitenfläche der Bottom-Elektrode die Stromdichte im Phasenänderungsmaterial beeinflusst und eine kritische Dimension für Phasenänderungszellen dieser Art ist, sind die Folge erhebliche Variationen des Verhaltens der Zellen in einem einzigen Feld. Dieses Problem wird durch die Verfahren verschärft, die bei den Versuchen verwendet werden, die Kontaktlöcher erfolgreich zu füllen, einschließlich der Abscheidung von Dünnschichten und des anisotropen Ätzens der Dünnschichten, um Seitenwand-Abstandhalter mit den Kontaktlöchern auszubilden. Das Verfahrens der Ausbildung von Seitenwand-Abstandhaltern ist so beschaffen, dass es leicht dazu führt, dass die oberen Ränder der Kontaktlöcher abgerundet werden, wodurch der Pfropfen aus Elektrodenmaterial im Kontaktloch ein oberes Ende mit einem erweiterten Querschnitt erhält. Da es schwierig ist, die resultierende Struktur mit Toleranzen, die ausreichen, um dieses erweiterte obere Ende zu vermeiden, gleichmäßig über das ganze Feld zu planarisieren, entfernt die Rückätzung das erweiterte obere Ende nicht vollständig bei allen Zellen und führt zu einer erheblichen Größenvariation der freiliegenden Oberseite der Bottom-Elektrodenpfropfen.
- Es stellt sich noch ein weiteres Problem bei der Ausbildung von Plug-in-Via-Elektroden, und zwar wegen der Schwierigkeit der gleichmäßigen Befüllung der Kontaktlöcher. Genauer kann aufgrund der Dynamik der Dünnschichtabscheidung in kleinen Löchern der resultierende Pfropfen einen Lunker bzw. eine Leerstelle enthalten, wo die Oberseite des Kontaktlochs abschließt, bevor dieses darunter vollständig gefüllt wurde. Durch Planarisieren der Struktur kann diese Lücke geöffnet werden und ein Loch in der Oberseite des Elektrodenpfropfens kann entstehen. Solche Löcher bewirken Probleme bei der erfolgreichen Ausbildung einer Schicht aus Phasenänderungsmaterial über der Elektrode.
- Es ist daher wünschenswert, ein Verfahren zur Herstellung einer Speicherzellenstruktur mit guter Beherrschung der kritischen Abmessungen der Bottom-Elektrode und der elektrischen Integrität von Verbindungen zur Bottom-Elektrode zu schaffen, das zuverlässig ist und für hochdichte integrierte Speicherschaltungsvorrichtungen herstellbar ist.
- ZUSAMMENFASSUNG
- Es wird ein Verfahren zur Herstellung eines Pilzzellen-Phasenänderungsspeichers auf der Basis der Herstellung einer Säule aus Bottom-Elektrodenmaterial beschrieben, welches dem Plug-in-Via-Verfahren im Hinblick auf die Gleichmäßigkeit der kritischen Abmessungen und die elektrische Verbindung überlegen ist. Grundsätzlich beinhaltet ein Verfahren zur Herstellung einer integrierten Speicherschaltungsvorrichtung, die eine Vielzahl von Speicherzellen einschließt wie hierin beschrieben, die Bereitstellung eines Substrats, das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt und das eine Kontaktfläche mit einem Feld aus leitenden Kontakten aufweist, die in elektrischer Verbindung mit der Zugriffsschaltung stehen. Eine Schicht aus Elektrodenmaterial wird formtreu über der Kontaktfläche abgeschieden, wodurch ein zuverlässiger elektrischer Kontakt mit dem Feld aus elektrischen Kontakten hergestellt wird. Elektrodenmaterial in dem Schichtelektrodenmaterial wird entfernt, um ein Muster aus Elektrodensäulen auf entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten auszubilden. Säulen in einem stellvertretend genannten Beispielsverfahren können zylindrisch sein mit Durchmessern von unter etwa 50 nm. Dann wird ein dielektrisches Material über dem Muster aus Elektrodensäulen und der Kontaktfläche abgeschieden, um für eine dielektrische Füllung zu sorgen. Die dielektrische Füllung und das Säulenmuster werden planarisiert, um für eine Elektrodenoberfläche zu sorgen, in welcher die Oberseitenflächen der Elektrodensäulen in dem Muster aus Elektrodensäulen freiliegen, und so, dass die Schicht einschließlich der dielektrischen Zelle und des Musters aus Elektrodensäulen eine im Wesentlichen gleichmäßige Dicke über dem Feld aufweist. In einem Beispielsverfahren kann die Dicke dieser Schicht einschließlich der dielektrischen Füllung und des Säulenmusters unter etwa 120 nm liegen, und die Oberseitenflächen der Elektrodensäulen, die auf der Oberseite der Schicht freiliegen, bei im Wesentlichen gleichmäßigen Flächen von weniger als ungefähr 2000 nm2. Dann wird eine Schicht aus programmierbarem resistivem Material, wie Chalkogenid oder einem anderen programmierbaren resistiven Material, abgeschieden, gefolgt von der Abscheidung einer Schicht aus einem Material für die obere bzw. Top-Elektrode.
- Die Schicht aus programmierbarem resistivem Material und die Schicht aus Top-Elektrodenmaterial werden in einem stellvertretend genannten Beispielsverfahren gemustert, um einzelne Speicherzellen in dem Feld zu definieren. Eine Ausführungsform des Verfahrens schließt die Ausbildung von Kontaktflecken für einzelne Speicherzellen ein, die Abschnitte der Schicht aus Phasenänderungsmaterial und der Schicht aus Top-Elektrodenmaterial umfassen. Dann wird eine Schicht aus dielektrischem Füllmaterial über den Kontaktflecken ausgebildet. Kontakte werden durch die Schicht aus dielektrischem Material hindurch ausgebildet und es wird eine gemusterte Leiterschicht gebildet, einschließlich von Bitleitungen, die durch die Kontakte in elektrischer Kommunikation mit den Top-Elektroden steht. Alternative Verfahren für die Erstellung von elektrischen Verbindungen mit den Top-Elektroden werden ebenfalls beschrieben.
- Ein Verfahren zur Entfernung von Elektrodenmaterial in der Schicht aus Elektrodenmaterial, um ein Muster aus Elektrodensäulen auszubilden, wird ebenfalls beschrieben. Ein Verfahren zur Ausbildung eines Musters aus Elektrodensäulen schließt das Ausbilden einer Ätzmaske auf der Schicht aus Elektrodenmaterial ein, beispielsweise anhand eines Photoresists in einem Lithographieverfahren, um ein Muster aus Punkten über den leitenden Kontakten in dem Feld aus leitenden Kontakten zu bilden. Auf das Lithographieverfahren folgt ein Zurichten bzw. Trimmen der Ätzmaske beispielsweise anhand einer isotropischen Ätzung, um die Größe der Punkte in dem Punktemuster auf sub-lithographische Abmessungen zu verringern. Das Elektrodenmaterial wird dann gemäß dem Punktemuster anisotrop geätzt, wobei an der Kontaktoberfläche des Substrats Halt gemacht wird, um die Säulen zu erzeugen.
- Eine Variante des Verfahrens zur Herstellung von Speicherzellen schließt das Ausbilden einer Schicht aus Bottom-Elektrodenmaterial anhand eines Mehrschichtstapels ein, der eine erste Schicht einschließt, die wegen ihrer Prozesskompatibilität und ihrer guten elektrischen Verbindung mit dem darunter liegenden Kontakt ausgewählt wird, wobei das Material der ersten Schicht ein Material wie Titannitrid sein kann, wenn der darunter liegende Kontakt Wolfram umfasst, sowie einer zweiten Schicht, die wegen ihrer Prozesskompatibilität und ihrer guten elektrischen Verbindung mit der Schicht aus Phasenänderungsmaterial ausgewählt wird. In einer Variante des Verfahrens umfasst die zweite Schicht ein Material wie Tantalnitrid, wenn die erste Schicht Titannitrid umfasst, das eine höhere Resistivität aufweist als das Material der ersten Schicht.
- In einer anderen Variante des Verfahrens wird eine Aussparung in die Oberseiten der Elektrodensäulen geätzt, bevor das programmierbare resistive Material abgeschieden wird. Das programmierbare resistive Material füllt die Aussparungen, wodurch eine Region innerhalb des programmierbaren resistiven Materials auf der Oberseite der Säulenelektrode gebildet wird, die eine eher höhere Stromdichte aufweist, wodurch die Betriebseigenschaften der Speicherzelle verbessert werden. In einer weiteren Variante des Verfahrens werden die Säulenelektroden verjüngt oder auf andere Weise geformt, so dass die Säule nach der Planarisierung der Unterseitenfläche eine größere Fläche aufweist als die Oberseitenfläche, wodurch die elektrische Verbindung mit der Säule und die mechanische Stabilität während des Herstellungsverfahrens verbessert werden, während für einen kleinflächigen Kontakt mit dem Phasenänderungsmaterial gesorgt wird.
- Es wird eine integrierte Schaltung beschrieben, in der die Bottom-Elektrodensäulen eine mit den darunter liegenden Kontakten zur Zugriffsschaltung in Kontakt stehende Fläche aufweisen, die größer ist als die Fläche, die mit dem programmierbaren resistiven Material in Kontakt steht.
- Andere Aspekte und Vorteile der beschriebenen Verfahren werden unter Bezugnahme auf die Zeichnung, die ausführlichen Beschreibungen und die sich anschließenden Ansprüche verstanden werden.
- KURZE BESCHREIBUNG DER ZEICHNUNG
-
1 ist eine perspektivische Darstellung einer Phasenänderungs-Speicherzelle, die eine säulenförmige Bottom-Elektrode aufweist. -
2 ist eine Querschnittsdarstellung einer Speicherzelle, die in1 dargestellt ist. -
3 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die eine säulenförmige Bottom-Elektrode auf der Basis eines Mehrschichtstapels einschließt. -
4 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die ein Phasenänderungsmaterial einschließt, das in einer Aussparung auf der Oberseite der säulenförmigen Bottom-Elektrode abgeschieden ist. -
5 ist eine Querschnittsdarstellung einer alternativen Speicherzelle, die eine säulenförmige Bottom-Elektrode mit einer größeren Oberfläche auf der Unter- als auf der Oberseite einschließt. -
6 ist eine Querschnittsdarstellung eines Substrats mit einer Kontaktfläche mit einem Feld aus Kontakten, die mit Zugriffsschaltung in Verbindung stehen, in einer ersten Stufe eines Herstellungsverfahrens zur Herstellung von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden. -
7 –15 zeigen aufeinander folgenden Stufen in einem Herstellungsverfahren zur Herstellung von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden. -
16 zeigt einen vereinfachten Schaltplan für ein Feld aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden. -
17 ist ein Blockschema einer integrierten Schaltungsvorrichtung, die ein Feld aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden einschließt. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende ausführliche Beschreibung wird mit Bezug auf die Figuren abgegeben. Der Durchschnittsfachmann wird eine Reihe von äquivalenten Varianten der folgenden Beschreibung erkennen können.
- Was die Richtungsbeschreibungen hierin betrifft, so bestimmt die Ausrichtung der Figuren ihren jeweiligen Bezugsrahmen, wobei „oben", „unten", „links" und „rechts" sich auf die in den jeweiligen Figuren dargestellten Richtungen beziehen. Ebenso bezeichnet „Dicke" eine vertikale Abmessung und „Breite" eine horizontale. Diese Richtungen haben keinen Bezug zur Ausrichtung der Schaltungen in der Praxis oder ansonsten, wie der Fachmann weiß.
-
1 ist eine perspektivische Ansicht des grundlegenden Aufbaus einer Phasenänderungs-Speicherzelle, die wie hierin beschrieben aufgebaut ist, wobei dielektrisches Füllmaterial in der Zeichnung weggelassen wurde. Die Speicherzelle ist auf einem Kontakt (10 ) mit einer Kontaktfläche11 ausgebildet. Der Kontakt (10 ) umfasst einen „Pfropfen", der durch ein Zwischenschicht-Dielektrikum zu einer darunter liegenden (nicht dargestellten) Zugriffsschaltung verläuft, und ist in der dargestellten Ausführungsform aus Wolfram oder einem anderen leitenden Material gebildet. Andere Kontaktstrukturen könnten auch verwendet werden. Eine Bottom-Elektrodensäule12 ist auf der Kontaktfläche11 ausgebildet. Die Bottom-Elektrodensäule12 weist auf einer Oberseite eine sehr kleine Kontaktfläche auf. Die sehr kleine Kontaktfläche führt zu einer Konzentrierung der Stromdichte während des Betriebs der Vorrichtung, was einen Betrieb mit niedrigem Leistungsverbrauch ermöglicht. Eine Schicht13 aus Phasenänderungsmaterial ist auf der (nicht dargestellten) Kontaktfläche der Bottom-Elektrodensäule ausgebildet. Eine Schicht14 aus leitendem Material ist auf der Schicht13 des Phasenänderungsmaterials ausgebildet, um eine Top-Elektrode zu schaffen. Die Bottom-Elektrodensäule12 wird anhand von leitenden Materialien, wie Titannitrid oder anderen leitenden Materialien, wie TaN, TiAlNi, W, WN, Siliciden, SiGe, Siliziumcarbid, Rutheniumoxid, Nickeloxid, Iridiumoxid, LaNiO3 und anderen Metalloxiden und Metallnitriden, hergestellt, die aufgrund ihrer Kompatibilität mit der Kontaktfläche11 und mit dem Phasenänderungsmaterial13 ausgewählt werden und die vorzugsweise eine solche Resistivität aufweisen, dass die Säule an der Oberseitenfläche, die mit der Schicht13 aus Phasenänderungsmaterial in Kontakt steht, als Heizung wirkt. - Gemäß hierin beschriebenen Verfahren wird die Bottom-Elektrodensäule
12 so hergestellt, dass zuerst eine Schicht aus Elektrodenmaterial über dem Bodenkontakt abgeschieden wird, wobei die Positionen der Säulen anhand einer Maske definiert werden, und das Elektrodenmaterial entsprechend der Maske von dem Schichtelektrodenmaterial entfernt wird, wodurch die Säulen zurückbleiben. Dieses Verfahren ermöglicht einen zuverlässigen Kontakt mit der Kontaktfläche, gleichmäßige Säulenstrukturen über einem großen Feld und konsistente Größen der Oberseiten der Säulen, an denen ein Kontakt zum Phasenänderungsmaterial hergestellt wird. -
2 zeigt einen Querschnitt des Aufbaus von1 . Es ist der grundlegende Aufbau dargestellt, einschließlich des Kontakts10 , der Bottom-Elektrodensäule12 , der Schicht13 aus Phasenänderungsmaterial und der Schicht14 aus leitendem Material, die eine Top-Elektrode bereitstellt. Die Kontaktfläche18 auf der Oberseite der Bottom-Elektrodensäule12 ist eine kleine Fläche, in der der Strom konzentriert wird. Dies führt zu einer kleinen aktiven Region15 in der Schicht13 aus Phasenänderungsmaterial, die aus heuristischen Gründen als eine bezeichnet werden kann, die die Form eines Pilzes aufweist. Somit werden die Phasenänderungs-Speicherzellen der dargestellten Art als „Pilzzellen" bezeichnet.2 zeigt auch das dielektrische Material der Zwischenschicht. Der Kontakt10 in der dargestellten Ausführungsform umfasst einen Pfropfen, der in einem Kontaktloch in einer dielektrischen Schicht16 ausgebildet ist. Die dielektrische Schicht umfasst beispielsweise Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder andere dielektrische Materialien, welche die Phasenänderungs-Speicherelemente von darunter liegender Zugriffsschaltung trennen, wie nachstehend ausführlicher erläutert. Die Säule12 ist von einer dielektrischen Schicht17 umgeben, die in einem Ausführungsbeispiel ein dielektrisches Material wie Siliziumnitrid oder Siliziumoxynitrid umfasst, das auch als Diffusionssperre wirkt, welche das Phasenänderungsmaterial und die darunter liegende Zugriffsschaltung vor einer Kontaminierung durch Elemente, die von anderen Schichten in der Struktur diffundieren könnten, schützt. - Die Schicht
13 aus Phasenänderungsmaterial besteht aus einem Material, das in der Lage ist, in der aktiven Region der Zelle zwischen einem ersten festen Zustand, in dem das Material in einer allgemein amorphen Festphase vorliegt, und einem zweiten festen Zustand, in dem das Material in einer allgemein kristallinen Festphase vorliegt, in der lokalen Konfiguration wechseln kann. Der Ausdruck amorph wird verwendet, um eine relativ wenig geordnete Struktur zu bezeichnen, die weniger geordnet ist als ein Einzelkristall und die er fassbare Eigenschaften aufweist, wie eine höhere elektrische Resistivität als die kristalline Phase. Der Ausdruck kristallin wird verwendet, um eine relativ stärker geordnete Struktur zu bezeichnen, die stärker geordnet ist als die amorphe Struktur und die erfassbare Eigenschaften aufweist, wie eine geringere elektrische Resistivität als die amorphe Phase. - Einige Phasenänderungsmaterialien können elektrisch zwischen unterschiedlichen erfassbaren Zuständen ihrer lokalen Konfiguration über dem Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen wechseln. Andere Materialeigenschaften, die vom Wechsel zwischen amorphen und kristallinen Phasen beeinflusst werden, schließen die atomare Ordnung, die Dichte freier Elektronen und die Aktivierungsenergie ein. Das Material kann entweder in verschiedene Festphasen oder in eine Mischung aus zwei oder mehr Festphasen geschaltet werden, wodurch eine Grauskala zwischen vollständig amorphen und vollständig kristallinen Zuständen geschaffen wird, welche die Erzeugung von Multilevel-Speicherzellen ermöglicht, die in der Lage sind, mehr als ein Bit pro Zelle zu speichern.
- Phasenänderungs-Speicherzellen können durch Anlegen von elektrischen Impulsen von einem Phasenzustand in einen anderen geschaltet werden. Es wurde beobachtet, dass ein kürzerer Impuls mit höherer Amplitude dazu führt, dass das Phasenänderungsmaterial in einen allgemein amorphen Zustand wechselt. Ein längerer Impuls mit niedrigerer Amplitude führt dazu, dass das Phasenänderungsmaterial in einen allgemein kristallinen Zustand wechselt. Die Energie in einem kürzeren Impuls mit höherer Amplitude ist stark genug, um Bindungen der kristallinen Struktur brechen zu können, und ist schwach genug, um zu verhindern, dass sich die Atome wieder zu einem kristallinen Zustand ordnen. Geeignete Impulsprofile, die speziell für eine bestimmte Phasenänderungslegierung geeignet sind, können ohne unzumutbaren Versuchsaufwand bestimmt werden.
- Chalkogenide sind geeignete Speichermaterialien zur Verwendung in Ausführungsformen der Erfindung. Chalkogenide schließen beliebige der vier Elemente Sauerstoff (O), Schwefel (S), Selen (Se) und Tellur (Te) ein, die zur Gruppe VI des Periodensystems der Elemente gehören. Chalkogenide umfassen Verbindungen von Chalkogen mit einem stärker elektropositiven Element oder Rest ein. Chalkogenidlegierungen schließen Kombinationen von Chalkogeniden mit anderen Materialien, wie Übergangsmetallen, ein. Eine Chalkogenidlegierung enthält üblicherweise eines oder mehrere Elemente aus der Spalte VI des Periodensystems der Elemente, wie Germanium (Ge) und Zinn (Sn). Häufig schließen Chalkogenidlegierungen Kombinationen ein einschließlich eines oder mehrerer von Antimon (Sb), Gallium (Ga), Indium (In) und Silber (Ag). Viele Speicherzellen auf der Basis von Phasenänderungs-Speichermaterialien werden in der Fachliteratur beschrieben, einschließlich von Legierungen wie: Ga/Sb, In/Sb, In/Se, Sb/Te, Ge/Te, Ge/Sb/Te, In/Sb/Te, Ga/Se/Te, Sn/Sb/Te, In/Sb/Ge, Ag/In/Sb/Te, Ge/Sn/Sb/Te, Ge/Sb/Se/Te und Te/Ge/Sb/S. Aus der Familie der Ge/Sb/Te-Legierungen kann ein großer Bereich von Legierungszusammensetzungen brauchbar sein. Die Zusammensetzungen können als TeaGebSb100-(a+b) charakterisiert werden. Ein Forscher hat beschrieben, dass die am besten geeigneten Legierungen eine durchschnittliche Te-Konzentration in den abgeschiedenen Materialien von deutlich unter 70%, in der Regel unter etwa 60% aufwiesen und im allgemeinen in einem Bereich von lediglich etwa 23% bis etwa 58% Te und am stärksten bevorzugt etwa 48% bis 58% Te lagen. Die Ge-Konzentrationen lagen bei über 5% und lagen in einem Bereich von durchschnittlich lediglich etwa 8% bis etwa 30% in dem Material, wobei sie im Allgemeinen unter 50% blieben. Am stärksten bevorzugt lagen die Ge-Konzentrationen bei etwa 8% bis etwa 40%. Der Rest der Hauptbestandteilselemente in dieser Zusammensetzung war Sb. Diese Prozentanteile sind Atomprozentanteile, die insgesamt 100% der Atome der Bestandteilselemente ausmachen. (Ovshinsky-Patent '112, Spalten 10–11). Spezielle Legierungen, die von einem anderen Forscher bewertet wurden, schließen Ge2Sb2Te5, GeSb2Te4 und GeSb4Te7 ein. (Noboru Yamada, „Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording", SPIE v.3109, S. 28–37 (1997)). Allgemeiner gesprochen können ein Übergangsmetall wie Chrom (Cr), Eisen (Fe), Nickel (Ni), Niob (Nb), Palladium (Pd), Platin (Pt) und Mischungen oder Legierungen davon mit Ge/Sb/Te kombiniert werden, um eine Phasenänderungslegierung zu bilden, die programmierbare resistive Eigenschaften aufweist. Spezielle Beispiele für Speichermaterialien, die geeignet sein können, sind in Ovshinsky '112 in den Spalten 11–13 angegeben, wobei diese Beispiele durch Bezugnahme hierin aufgenommen sind. Ein Material, das sich für die Implementierung einer PCRAM-Zelle eignet, wie sie hierin beschrieben wird, ist Ge2Sb2Te5, das allgemein als „GST" bezeichnet wird.
- Es können eine Reihe von Strukturvarianten der Bottom-Elektrodensäule implementiert werden. Stellvertretend genannte Beispiele für Varianten sind in den
3 ,4 und5 dargestellt, in denen die Bezugszahlen, die in den1 und2 verwendet werden, für entsprechende Strukturen verwendet werden. -
3 zeigt eine Ausführungsform, bei der die Elektrodensäule ein erstes Segment20 und ein zweites Segment21 , die aus einem Mehrschichtstapel aus Elektrodenmaterial gebildet sind, aufweist. Das für das erste Segment verwendete Material wird im Hinblick auf seine Kompatibilität mit dem auf der Kontaktfläche11 verwendeten Material und auf eine relativ niedrigere Resistivität als das zweite Segment ausgewählt. Das Material, das für das zweite Segment21 verwendet wird, wird im Hinblick auf seine Kompatibilität mit dem Phasenänderungsmaterial13 und auf eine relativ höhere Resistivität als die des ersten Segments20 ausgewählt. In einem Ausführungsbeispiel, wo die Kontaktfläche11 Wolfram umfasst, umfasst das erste Segment20 Titannitrid und das zweite Segment21 umfasst Tantalnitrid. Das zweite Segment21 dient wegen seiner höheren Resistivität, die eine stärkere Temperaturänderung für einen bestimmten Stromfluss induziert als sie ansonsten auftreten würde, als „Heizung", wodurch die Effizienz des Phasenänderungszyklus im Phasenänderungsmaterial13 verbessert wird. -
4 zeigt eine weitere Ausführungsform, in der die Elektrodensäule ein erstes Segment25 , das einen Leiter wie Titannitrid umfasst, aufweist, und das zweite Segment26 ein Phasenänderungsmaterial umfasst, beispielsweise das gleiche Phasenänderungsmaterial, das für die Schicht13 verwendet wird. In einigen Ausführungsformen ist das Phasenänderungsmaterial im Segment26 nicht das gleiche, wie das in der Schicht13 verwendete. Dieser Aufbau kann durch Ätzen einer Aussparung auf der Oberseite der Bottom-Elektrodensäule nach der Planarisierung hergestellt werden. Nachdem die Schicht13 aus Phasenänderungsmaterial abgeschieden wurde, wird die Aussparung aufgefüllt. In dieser Ausführungsform wird der Stromfluss ferner vom Segment26 des Phasenänderungsmaterials begrenzt, was dazu führt, dass das Volumen der aktiven Region in der Speicherzelle verringert wird. -
5 zeigt eine weitere Ausführungsform, bei der die Unterseitenfläche32 der Bottom-Elektrodensäule einen größere Fläche in Kontakt mit dem darunter liegenden Kontakt10 zur Zugriffsschaltung aufweist als die Oberseitenfläche31 der Elektrodensäule, die mit dem Stück bzw. Patch aus programmierbarem resistivem Material in Kontakt steht.5 zeigt eine glatte, konische Verjüngung der Säule. Natürlich können Säulen mit größeren Unterseitenflächen als Oberseitenflächen auch andere Formen aufweisen. Auf diese Weise führen die größeren Unterseitenflächen zu einer Struktur, die robuster bei der Handhabung vor und während der Abscheidung der dielektrischen Füllschicht17 ist und die für eine zuverlässigere und weniger resistive elektrische Verbindung mit der Kontaktfläche des darunter liegenden Kontakts10 sorgt. Gleichzeitig kann die Oberseitenfläche31 der Elektrodensäule30 ziemlich klein gehalten werden, was den Stromfluss für die Betätigung des Phasenänderungsmaterials weiter konzentriert. Ein Verfahren zur Ausbildung einer konischen Säule schließt die Verwendung einer Maskenstruktur ein, die auch konisch ist, und das Ätzen auf solche Weise, dass die konische Form auf das Bottom-Elektrodenmaterial übertragen wird. Eine Ausführungsform einer Elektrodensäule mit diesem Aufbau kann beispielsweise eine um mindestens 30% größere Fläche am Boden als an der Oberseite aufweisen. Natürlich können Ausführungsformen implementiert werden, die jeden beliebigen Umfang des Unterschieds zwischen den Flächen aufweisen, einschließlich von beispielsweise lediglich ein paar Prozent größer am Boden und immerhin doppelt so groß, um eines oder mehrere der oben beschriebenen Ziele zu erreichen. - Die
6 –15 zeigen eine Folge von Stufen in einem Beispielsverfahren zur Herstellung einer Phasenänderungs-Speicherzelle mit einer Bottom-Elektrodensäule wie oben mit Bezug auf die1 –5 beschrieben.6 zeigt eine erste Stufe des Herstellungsverfahrens, nachdem typische CMOS-Bearbeitungsverfahren angewendet wurden, wobei ein Substrat99 , das eine Zugriffsschaltung einschließt, hergestellt wurde. Die Zugriffsschaltung ist auf einem Halbleitersubstrat110 ausgebildet. Isolierstrukturen wie dielektrische Gräben111 und112 mit flacher Grabenisolierung STI, isolieren Paare aus Reihen von Speicherzellen-Zugriffstransistoren in diesem Beispiel. Die Zugriffstransistoren bestehen aus einer gemeinsamen Source-Region116 im Substrat110 und aus Drain-Regionen115 und117 im Substrat110 . Polysilizium-Wortleitungen113 und114 bilden die Gates der Zugriffstransistoren. Die dielektrische Füllschicht118 ist über den Polysilizium- Wortleitungen113 ,114 ausgebildet. Kontaktpfropfenstrukturen141 und120 kontaktieren einzelne Zugriffstransistor-Drains115 und117 . Eie gemeinsame Source-Leitung119 kontaktiert Source-Regionen entlang einer Reihe des Feldes. Die gemeinsame Source-Leitung119 kontaktiert die gemeinsame Source-Region116 . Das Substrat99 , das eine Zugriffsschaltung für eine Vielzahl von Speicherzellen einschließt, weist eine Kontaktfläche100 mit einem Feld aus leitenden Kontakten125 ,126 auf den Kontaktoberseiten der Kontaktpfropfen121 ,141 auf, die ihrerseits mit der Zugriffsschaltung verbunden sind. Es können auch andere Zugriffsschaltungskonfigurationen verwendet werden, einschließlich von Konfigurationen, die Dioden statt Transistoren verwenden. -
7 zeigt die nächste Stufe im Herstellungsverfahren, nachdem eine Schicht200 aus Elektrodenmaterial auf der Kontaktfläche des Substrats99 abgeschieden wurde. Abhängig von der Ausführungsform der gewünschten Bottom-Elektrodensäule kann die Schicht200 aus Elektrodenmaterial einen Mehrschichtstapel aus leitenden Metallen, Legierungen, Halbleitern, Phasenänderungsmaterial und dergleichen aufweisen. In einem stellvertretend genannten Ausführungsbeispiel umfasst die Bottom-Elektrodensäule eine Einzelschichtsäule aus Titannitrid, das auf der Kontaktfläche100 des Substrats anhand eines Verfahrens wie einer physikalischen oder chemischen Dampfabscheidung abgeschieden wurde. Die Dicke der Schicht200 wird so gewählt, dass sie etwas größer ist als die Höhe der Bottom-Elektrodensäulen, die in der beschriebenen Ausführungsform hergestellt werden sollen. -
8 zeigt eine nächste Stufe des Herstellungsverfahrens nach der Abscheidung und der Musterung einer Schicht aus Photoresist, um Maskenstrukturen201 ,202 zu schaffen, die den Ort der Säulen über den leitenden Pfropfen120 und141 definieren. Die Abscheidung und Musterung eines Photoresists kann anhand von Standard-Photolithographieverfahren implementiert werden, einschließlich von Phasenverschiebungsmaskierungs- und anderen Advance-Patterning-Verfahren, um ein Feld aus kleinen Punkten auf der Schicht200 aus Elektrodenmaterial zu bilden. -
9 zeigt eine nächste Stufe nach dem Ätzen der Maskenstrukturen201 ,202 , um zugerichtete Maskenstrukturen201A und202A zu schaffen, die sub-lithographische Abmessungen aufweisen. Beispielsweise können die Photoresist-Maskenstrukturen201 und202 isotrop geätzt werden, um die Strukturen zu verschmälern und zu verdünnen, um Punkte mit einem Durchmesser von weniger als 50 nm in der Größenordnung von so wenig wie 30 nm oder weniger in einigen Ausführungsformen zu bilden. Eine Photoresistzurichtung wird beispielsweise anhand eines Sauerstoffplasmas angewendet, um das Photoresist isotrop zu ätzen, wodurch dessen Breite und Dicke zugerichtet werden. Als Alternative kann ein harte Maskenschicht, wie eine bei niedriger Temperatur abgeschiedene Schicht aus SiNx oder SiO2, mittels Photolithographie definiert werden, um ein Muster zu definieren, gefolgt vom Zurichten mittels einer isotropen Nassätzung, wie verdünnter HF für Siliziumdioxid oder heißer Phosphorsäure für Siliziumnitrid, oder einem reaktiven Ionenätzen auf der Basis von isotropem Fluor oder HBr. -
10 stellt eine nächste Stufe nach dem Ätzen der Schicht200 aus Elektrodenmaterial dar, um vorläufige Elektrodensäulen210 und211 auf der Kontaktfläche100 über den Pfropfen120 und141 auszubilden. Eine Reihe von Ätzrezepturen kann verwendet werden, um gleichmäßige Pfropfen mit einem konstanten Durchmesser über einem großen Feld von Strukturen auszubilden. Beispielsweise kann eine TiN-Schicht anhand von REI mit einem Plasma auf Chlorbasis geätzt werden, und eine TaN-Schicht kann ebenfalls anhand von REI mit einem Plasma auf Chlorbasis geätzt werden. Ein alternatives Verfahren für die Ausbildung einer Schicht aus Heizmaterial über einer Schicht aus TiN oder einem anderen Metall schließt zuerst das Ausbilden einer Säule wie oben beschrieben, dann das Füllen und Rückpolieren beispielsweise anhand einer chemisch-mechanischen Politur CMP, um eine Oberseitenfläche der Säule freizulegen, ein. Die Oberseitenfläche der Säule kann anhand von REI mit reduzierter Innenenergie zurückgebildet werden, um die Rückbildung der Oberseitenfläche ohne nennenswerte Beschädigung des Dielektrikums zurückzubilden. Das Heizmaterial wird dann in einer Decke über der resultierenden Struktur abgeschieden und wiederum durch CMP zurückgeätzt, um eine Heizschicht über der Elektrodensäule zu schaffen. Ein ähnliches Verfahren kann für die Ausführungsform von4 angewendet werden, wobei eine GST-Deckenabscheidung verwendet wird. Für die Ausführungsform von5 kann eine konische Säule beispielsweise unter Verwendung einer harten Maske aus Siliziumnitrid auf TiN anhand einer REI-Ätzung auf Chlorbasis ausgebildet werden, wobei Sauerstoff zur Ätzungschemie gegeben wird, der die harte Maske während der vertikalen Ätzung des Elektrodenmaterials lateral und langsam angreift, was für ein schräges Profil der Säule sorgt. -
11 stellt die folgende Stufe nach der Ausbildung der dielektrischen Füllschicht212 über den vorläufigen Säulenstrukturen210 ,211 dar. Die dielektrische Füllung umfasst Siliziumnitrid oder Siliziumoxynitrid oder verwandte dielektrische Materialien, die anhand von Verfahren wie chemischer Dampfabscheidung mit hochdichtem Plasma, auf der Basis von Silan und O2 bei 400 bis 450°C abgeschieden werden, für SiN unter Zugabe von Ammoniak zum Silan, für Oxynitrid unter Verwendung von Ammoniak, Silan und Sauerstoff. Das Material der Schicht122 dient auch als Diffusionsbarriere. -
12 stellt das Ergebnis des folgenden Schritts dar, in dem die dielektrische Füllschicht212 und die vorläufigen Säulen anhand eines Planarisierungsverfahrens wie einer chemisch-mechanischen Polierung zurückgeätzt werden, um Säulenstrukturen20 bis221 mit Oberseitenflächen222 bzw.223 , die jeweils an einer planen Oberseitenfläche224 der dielektrischen Schicht212 freiliegen, auszubilden. Es wird ein dielektrisches CMP-Verfahren gewählt. Während des CMP-Verfahrens wird die Dicke der Schicht122 beispielsweise anhand eines Ellipsometers, eines Interferometers oder eines anderen nichtzerstörenden Werkzeugs überwacht. Als Ergebnis dieses Verfahrens sind die Flächen der Oberseitenflächen222 und223 der Bottom-Elektrodensäulen220 und221 über das große Feld aus Speicherzellen hinweg sehr konsistent. In einem Verfahrensbeispiel sind die resultierenden Säulen etwa 40 bis 120 nm hoch, vorzugsweise etwa 60 nm, und variieren in der Höhe über das Säulenmuster um weniger als 10%. -
13 zeigt eine folgende Stufe nach der Abscheidung einer Schicht230 aus Phasenänderungsmaterial mit einer Dicke, die 40 bis 140 nm stark ist, vorzugsweise etwa 10 nm, gefolgt von der Abscheidung der Schicht231 über dem Top-Elektrodenmaterial in einer Dicke von beispielsweise 40 bis 80 nm. Das Top-Elektrodenmaterial wird im Hinblick auf Leitfähigkeit und Kompatibilität mit dem Phasenänderungsmaterial ausgewählt. In einem Ausführungsbeispiel umfasst das Phasenänderungsmaterial GST wie oben beschrieben, und das Top-Elektrodenmaterial umfasst Titannitrid oder andere Metalle, Metalloxide und Metallnitride. In diesem Schritt bildet die Abscheidung der formtreuen Schicht230 aus Phasen änderungsmaterial auf der Oberfläche224 der dielektrischen Füllung212 eine zuverlässige elektrische Verbindung mit den Oberseitenflächen der Säulen220 und221 . - Ein Beispielsverfahren für die Ausbildung von Chalkogenidmaterial verwendet ein PVD-Sputtering- oder Magnetron-Sputtering-Verfahren mit Quellgas(en) Ar, N2 und/oder He usw. bei einem Druck von 1 mTorr~100 mTorr. Die Abscheidung erfolgt üblicherweise bei Raumtemperatur. Ein Kollimator mit einem Aspektverhältnis von 1~5 kann verwendet werden, um die Befüllungsleistung zu verbessern. Um die Befüllungsleistung zu verbessern, wird auch eine DC-Vorspannung von mehreren zehn Volt bis mehreren hundert Volt verwendet. Ebenso kann gleichzeitig eine Kombination aus DC-Vorspannung und Kollimator verwendet werden.
- Eine Nachabscheidungs-Temperbehandlung im Vakuum oder in einer N2-Umgebung wird optional durchgeführt, um den Kristallisationszustand des Chalkogenidmaterials zu verbessern. Die Tempertemperatur liegt in der Regel im Bereich von 100°C bis 400°C, mit einer Temperdauer von weniger als 30 Minuten.
-
14 zeigt ein Ergebnis eines photolithographischen Musters und Ätzens der Schicht230 des Phasenänderungsmaterials und der Schicht231 aus Top-Elektrodenmaterial, um Kontaktflecken für einzelne Zellen250 ,251 zu bilden, die aus einem Patch255 aus Phasenänderungsmaterial bestehen, der von einem Patch256 aus Top-Elektrodenmaterial mit einer Abmessung in der Größenordnung der minimalen Merkmalsgröße des lithographischen Verfahrens während der Herstellung bedeckt ist. Somit wird als Ergebnis des Musterungsschritts ein Feld aus Speicherzellen mit einer Bottom-Elektrodensäule, wie der Säule220 , einer Schicht aus Phasenänderungsmaterial, wie dem Patch255 , und einer Top-Elektrodenschicht, wie dem Patch256 , gebildet. -
15 zeigt eine folgende Stufe der Herstellung nach einer Reihe von Schritten, um die Zugriffsschaltung zu vervollständigen. Die Schritte schließen die Abscheidung einer dielektrischen Füllschicht260 über den einzelnen Zellen250 ,251 ein. Die dielektrische Füllschicht260 wird beispielsweise durch chemische Dampfabscheidung CVD mit hochdichtem Plasma HDP, gefolgt von einer chemisch-mechanischen Polierung und Reinigung, durchgeführt. Die dielektrische Füllschicht260 kann Siliziumoxide, Siliziumnitride und andere isolierende Materialien umfassen, vorzugsweise solche mit guten Wärmeeigenschaften sowie mit guten elektrischen Isoliereigenschaften. In einem folgenden Schritt werden Kontaktlöcher ausgebildet und mit Pfropfen261 ,262 gefüllt, die mit den Top-Elektroden-Patches256 ,258 und jeder einzelnen Zelle in dem Feld in Kontakt stehen. In einem Ausführungsbeispiel umfassen die Pfropfen Wolframpfropfen mit einem Durchmesser in der Größenordnung der minimalen Merkmalsgröße des verwendeten lithographischen Verfahrens. An die Ausbildung der Pfropfen261 ,262 schließt sich die Abscheidung einer gemusterten Leiterschicht270 an. In Ausführungsformen des Verfahrens wird ein Kupferlegierungs-Damascene-Metallisierungsverfahren angewendet, bei dem die gemusterte leitende Schicht270 durch Abscheiden von Fluorsilikatglas (FSG) auf der freiliegenden Oberfläche und anschließendes Ausbilden eines Photoresistmusters im gewünschten Muster ausgebildet wird. Ein Ätzmittel wird aufgetragen, das freiliegendes FSG entfernt, und dann werden Liner- und Keimschichten in dem Muster abgeschieden. Dann wird eine Kupferplattierung angewendet, um das Muster zu Pillen. Nach dem Plattieren wird ein Temperschritt angewendet, gefolgt von einem Polierverfahren. Andere Ausführungsformen können Standard-Al-Cu-Verfahren oder andere in der Technik bekannte Verfahren nutzen. -
16 zeigt einen Schaltplan für die grundlegende Feldstruktur für Speicherzellen mit säulenförmigen Bottom-Elektroden wie hierin beschrieben. Jede Speicherzelle in einem Feld der dargestellten Art schließt einen Zugriffstransistor (oder eine andere Zugriffseinrichtung wie eine Diode) ein, von denen vier als1650 ,1651 ,1652 ,1653 dargestellt sind, und ein Phasenänderungselement, das als1635 ,1636 dargestellt ist, in Zellen, die mit Zugriffstransistoren1650 und1651 verkoppelt sind. Die Sources der einzelnen Zugriffstransistoren1650 1651 ,1652 ,1653 sind gemeinsam mit einer Source-Leitung1628 verbunden. In einer Ausführungsform sind die Source-Leitungen der ausgewählten Vorrichtungen nicht elektrisch verbunden, sondern können einzeln gesteuert werden. Wortleitungen1623 und1624 verlaufen parallel in einer ersten Richtung. Die Wortleitungen1623 und1624 stehen mit einem Wortleitungs-Decoder1645 , der in der Figur wegen der dargestellten Ausrichtung als „Y-Decoder" bezeichnet wird, in elektrischer Verbindung. Die Gates der Zugriffstransistoren1650 und1652 sind mit einer gemeinsamen Wortleitung1623 verbunden, und die Gates der Zugriffstransistoren1651 und1653 sind gemeinsam mit einer Wortleitung1624 verbunden. Eine Bitleitung1641 ist mit den Top-Elektroden von Phasenänderungselementen1635 und1636 verbunden. Die Bitleitung1642 ist mit den Phasenänderungselementen verbunden, die mit den Zugriffstransistoren1652 und1653 verkoppelt sind. Die Bitleitungen1641 und1642 sind mit den Mess- bzw. Leseverstärkern und dem Decoder1606 , der wegen seiner Ausrichtung in der Figur als „X-Decoder" bezeichnet wird, verkoppelt. Die säulenförmigen Bottom-Elektroden der Phasenänderungselemente1635 und1636 sind mit den Drains1632 ,1633 der Transistoren1650 bzw.1651 verkoppelt. Es sei darauf hingewiesen, dass vier Speicherzellen dargestellt sind, um die Erklärung zu vereinfachen, und dass die Felder in der Praxis viel größer sein können. - In
17 ist ein vereinfachtes Blockschema einer integrierten Schaltung1750 dargestellt, die ein Feld1700 , die ein Feld1700 aus Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden wie hierin beschrieben einschließt. Die Schaltung1750 weist ein Speicherfeld1700 auf, das anhand von Phasenänderungs-Speicherzellen mit säulenförmigen Bottom-Elektroden implementiert ist. Das Feld1700 kann eine Million Zellen enthalten. Ein Wortleitungs- oder Reihen-Decoder1701 steht mit einer Vielzahl von Wortleitungen1702 in elektrischer Verbindung. Ein Bitleitungs- oder Spalten-Decoder1703 steht mit einer Vielzahl von Bitleitungen1704 in elektrischer Verbindung, um Daten aus den Phasenänderungs-Speicherzellen in dem Feld auszulesen und in dieses zu schreiben. Adressen werden über den Bus1705 zum Wortleitungs-Decoder1701 und zum Bitleitungs-Decoder1703 geliefert. Messverstärker und Dateneingabestrukturen im Block1706 sind über einen Datenbus1707 mit einem Bitleitungs-Decoder1703 verkoppelt. Daten werden über die Dateneingabeleitung1711 von Eingabe-/Ausgabe-Ports auf einer integrierten Schaltung1750 oder von anderen Datenquellen innerhalb oder außerhalb der integrierten Schaltung1750 zu Dateneingabestrukturen im Block1706 geschickt. Andere (nicht dargestellte) Schaltungen können in einer integrierten Schaltung10 eingeschlossen sein, wie ein Mehrzweckprozessor oder eine spezielle Schaltung, oder eine Kombination von Modulen, die für eine System-on-Chip-Funktion, die vom Feld1700 unterstützt wird, sorgen. Daten werden über eine Datenausgabeleitung1715 von Messverstärkern im Block1706 zu Eingabe-/Ausgabe-Ports auf der integrierten Schaltung1750 oder zu anderen Datenzielen innerhalb oder außerhalb der integrierten Schaltung1750 geschickt. - Ein Controller
1709 , der in diesem Beispiel implementiert ist und der eine Vorspannungsanordnungs-Zustandsmaschine nutzt, steuert die Anlegung von Vorspannungsanordnungs-Versorgungsspannungen1708 , um Spannungen zu lesen, zu programmieren, ihre Löschung zu verifizieren, ihre Programmierung zu verifizieren. Der Controller1709 kann anhand einer in der Technik bekannten speziellen logischen Schaltung implementiert werden. In alternativen Ausführungsformen umfasst der Controller1709 einen Mehrzweckprozessor, der auf der gleichen integrierten Schaltung implementiert sein kann, um ein Computerprogramm auszuführen, um die Funktionen der Vorrichtung zu steuern. In anderen Ausführungsformen kann eine Kombination aus spezieller logischer Schaltung und Mehrzweckprozessor für die Implementierung des Controllers1709 verwendet werden. - Die Erfindung wurde mit Bezug auf Phasenänderungsmaterialien beschrieben. Jedoch könne auch andere Speichermaterialien, die manchmal als programmierbare Materialien bezeichnet werden, verwendet werden. Wie in dieser Anmeldung verwendet, sind Speichermaterialien solche Materialien mit elektrischen Eigenschaften, wie Widerstand, die durch die Anwendung von Energie geändert werden können; die Änderung kann eine stufenweise Änderung oder eine kontinuierliche Änderung oder eine Kombination davon sein. Andere programmierbare resistive Speichermaterialien können in anderen Ausführungsformen der Erfindung verwendet werden, einschließlich von mit N2 dotiertem GST, GexSb oder einem anderen Material, das verschiedene Kristallphasenänderungen verwendet, um den Widerstand zu bestimmen; PrxCayMnO3, PrSrMnO, ZrOx oder anderes Material, das einen elektrischen Impuls verwendet, um den Widerstandszustand zu ändern; TCNQ, PCBM, TCNQ-PCBM, Cu-TCNQ, Ag-TCNQ, C60-TCNQ, TCNQ, das mit anderem Metall dotiert ist, oder jedes andere polymere Material, das einen bistabilen oder multistabilen Widerstandszustand aufweist, der von einem elektrischen Impuls gesteuert wird. Weitere Beispiele für programmierbare resistive Speichermaterialien schließen GeSbTe, GeSb, NiO, Nb-SrTiO3, Ag-GeTe, PrCaMnO, ZnO, Nb2O5, Cr-SrTiO3 ein.
- Der Fachmann wird verstehen, dass eine Reihe von Alternativen und Ausführungsformen gebildet werden können, die alle im Gedanken der hierin offenbarten Erfindung liegen.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - US 5687112 [0004]
- - US 5789277 [0004]
- - US 6150253 [0004]
- - WO 2004/055916 A2 [0005]
- - US 2005/0263829 A1 [0005]
- Zitierte Nicht-Patentliteratur
-
- - Ahn et al., „Highly reliable 50 nm contact cell technology for 256 Mb PRAM", VLSI Technology 2005 Digest of Technical Papers, Seiten 98–99, 14. Juni 2005 [0005]
- - Noboru Yamada, „Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording", SPIE v.3109, S. 28–37 (1997) [0034]
Claims (36)
- Verfahren zur Herstellung einer Vielzahl von Speicherzellen, das umfasst: Bereitstellen eines Substrats, das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt, und das eine Kontaktoberfläche mit einem Feld aus leitenden Kontakten aufweist, die mit der Zugriffsschaltung verbunden sind; Ausbilden einer Schicht aus Elektrodenmaterial auf der Kontaktfläche des Substrats; Entfernen von Material von der Schicht aus Bottom-Elektrodenmaterial, um ein Muster aus Elektrodensäulen auf entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten zu bilden; Ausbilden einer Schicht aus dielektrischem Material, welche das Muster aus Elektrodensäulen und freiliegende Abschnitte der Kontaktoberfläche abdeckt; Planarisieren der Schicht aus dielektrischem Material und der Elektrodensäulen, um eine Elektrodenoberfläche zu schaffen, an der die Oberseiten der Elektrodensäulen in dem Muster aus Elektrodensäulen freiliegen; Ausbilden einer Schicht aus programmierbarem resistivem Material auf der Elektrodenoberfläche; Ausbilden einer Schicht aus Top-Elektrodenmaterial über der Schicht aus programmierbarem resistivem Material; und Muster der Schicht aus programmierbarem resistivem Material und der Schicht aus Top-Elektrodenmaterial.
- Verfahren nach Anspruch 1, welches das Ausbilden einer Maske auf der Schicht aus Elektrodenmaterial einschließt, welche ein Muster aus Punkten definiert, das die lithographische Definierung eines lithographischen Musters einschließlich von Ätzmasken-Patches über den leitenden Kontakten in dem Feld aus leitenden Kontakten und das Zurichten der Ätzmasken-Patches, um ein Muster aus Punkten mit sublithographischen Abmessungen zu erzeugen, einschließt, und wobei das Entfernen das anisotrope Ätzen der Schicht aus Bottom-Elektrodenmaterial einschließt, um Material, das nicht von dem Punktemuster bedeckt ist, zu entfernen.
- Verfahren nach Anspruch 1, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials, das sich für einen elektrischen Kontakt mit dem Kontaktfeld eignet.
- Verfahren nach Anspruch 3, wobei das erste Material eine höhere Resistivität aufweist als das zweite Material.
- Verfahren nach Anspruch 1, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials mit einer geringeren Resistivität als das erste Material.
- Verfahren nach Anspruch 1, wobei das programmierbare resistive Material ein Material umfasst, das durch die Anwendung von Wärme oder elektrischem Strom zwischen mindestens zwei Festphasen wechseln kann.
- Verfahren nach Anspruch 1, wobei das Material der Bottom-Elektrode TiN umfasst.
- Verfahren nach Anspruch 1, wobei die Bottom-Elektrodensäule eine Unterseitenfläche aufweist, die mit den Kontakten in dem Kontaktfeld in Kontakt steht, und eine Oberseitenfläche, die mit der Schicht aus Phasenänderungsmaterial in Kontakt steht, und die Unterseitenfläche eine größere Fläche aufweist als die Oberseitenfläche.
- Verfahren nach Anspruch 1, das ein Überwachen der Dicke der dielektrischen Schicht während des Planarisierens und ein Anhalten der Planarisierung, sobald eine vorgegebene Dicke erfasst wird, einschließt.
- Verfahren nach Anspruch 1, das ein selektives Entfernen eines Teils der Oberseite der Elektrodensäule nach dem Planarisieren einschließt, und wobei die Ausbildung der Schicht aus Phasenänderungsmaterial das Auffüllen der Aussparung mit Phasenänderungsmaterial einschließt.
- Verfahren nach Anspruch 1, wobei das Muster der Schicht aus programmierbarem resistivem Material und der Schicht aus Top-Elektrodenmaterial das Ausbilden von Kontaktflecken, die Teile der Schicht aus Phasenänderungsmaterial und der Schicht aus Top-Elektrodenmaterial für einzelne Speicherzellen umfassen, das Auftragen einer Schicht aus dielektrischem Füllmaterial über den Kontaktflecken, das Ausbilden von Kontakten durch die Schicht aus dielektrischem Füllmaterial hindurch und das Ausbilden einer gemusterten Leiterschicht einschließlich von Bitleitungen, die mit den Kontakten in elektrischem Kontakt stehen, umfasst.
- Verfahren zur Herstellung einer Vielzahl von Speicherzellen, das umfasst: Bereitstellen eines Substrats, das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt und das eine Kontaktoberfläche mit einem Feld aus leitenden Kontakten aufweist, die mit der Zugriffsschaltung verbunden sind; Ausbilden einer Schicht aus Elektrodenmaterial auf der Kontaktfläche des Substrats, des Elektrodenmaterials; Entfernen von Material von der Schicht aus Bottom-Elektrodenmaterial, um ein Muster aus Elektrodensäulen auf entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten zu bilden, wobei die Elektrodensäulen jeweils Unterseitenflächen aufweisen die mit den entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten in elektrischer Verbindung stehen; Ausbilden einer Schicht aus einem dielektrischen Diffusionsbarrierematerial, welches die Elektrodensäulen in dem Muster aus Elektrodensäulen und die Kontaktfläche abdeckt; Planarisieren der Schicht aus dielektrischem Diffusionsbarrierematerial und der Elektrodensäulen, um eine Bottom-Elektrodenschicht mit einer Dicke von unter etwa 120 nm zu schaffen, wobei eine Elektrodenoberfläche Oberseitenflächen der Elektrodensäulen in dem Muster aus Elektrodensäulen freilegt, so dass die jeweiligen Oberseitenflächen der Elektrodensäulen in dem Muster aus Elektrodensäulen Flächen von unter etwa 2000 nm2 aufweisen und über das Säulenmuster hinweg im Wesentlichen gleichmäßig sind; Ausbilden einer Schicht aus programmierbarem resistivem Material auf der Elektrodenoberfläche, wobei das programmierbare resistive Material ein Phasenänderungsmaterial mit einer Dicke von unter etwa 120 nm umfasst; Ausbilden einer Schicht aus Top-Elektrodenmaterial über der Schicht aus programmierbarem resistivem Material; und Muster der Schicht aus programmierbarem resistivem Material und der Schicht aus dem Top-Elektrodenmaterial.
- Verfahren nach Anspruch 12, welches das Ausbilden einer Maske auf der Schicht aus Elektrodenmaterial einschließt, welche ein Muster aus Punkten definiert, das die lithographische Definierung eines lithographischen Musters einschließlich von Ätzmasken-Patches über den leitenden Kontakten in dem Feld aus leitenden Kontakten und das Zurichten der Ätzmasken-Patches, um ein Muster aus Punkten mit sublithographischen Abmessungen zu erzeugen, einschließt, und wobei das Entfernen das anisotrope Ätzen der Schicht aus Bottom-Elektrodenmaterial einschließt, um Material, das nicht von dem Punktemuster bedeckt ist, zu entfernen.
- Verfahren nach Anspruch 12, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials, das sich für einen elektrischen Kontakt mit dem Kontaktfeld eignet.
- Verfahren nach Anspruch 14, wobei das erste Material eine höhere Resistivität aufweist als das zweite Material.
- Verfahren nach Anspruch 12, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials mit einer geringeren Resistivität als das erste Material.
- Verfahren nach Anspruch 12, wobei das Material der Bottom-Elektrode TiN umfasst.
- Verfahren nach Anspruch 12, wobei die Elektrodensäulen in dem Feld aus Elektrodensäulen jeweils Unterseitenflächen aufweisen, die mit entsprechenden Kontakten in dem Kontaktfeld in Kontakt stehen, und die Unterseitenflächen größere Flächen aufweisen als die Oberseitenflächen.
- Verfahren nach Anspruch 12, das ein Überwachen der Dicke der dielektrischen Schicht während des Planarisierens und ein Anhalten der Planarisierung, sobald eine vorgegebene Dicke von unter etwa 120 nm erfasst wird, einschließt.
- Verfahren nach Anspruch 12, das ein selektives Entfernen eines Teils der Oberseite der Elektrodensäule nach dem Planarisieren einschließt, um eine Aussparung an der Oberseite der Elektrodensäule zu bilden, und wobei die Ausbildung der Schicht aus Phasenänderungsmaterial das Auffüllen der Aussparung mit Phasenänderungsmaterial einschließt.
- Verfahren nach Anspruch 12, wobei das Muster der Schicht aus programmierbarem resistivem Material und der Schicht aus Top-Elektrodenmaterial das Ausbilden von Kontaktflecken, die Teile der Schicht aus Phasenänderungsmaterial und der Schicht aus Top-Elektrodenmaterial für einzelne Speicherzellen umfassen, das Auftragen einer Schicht aus dielektrischem Füllmaterial über den Kontaktflecken und das Ausbilden von Kontakten durch die Schicht aus dielektrischem Füllmaterial hindurch und das Ausbilden einer gemusterten Leiterschicht einschließlich von Bitleitungen, die mit den Kontakten in elektrischem Kontakt stehen, umfasst.
- Verfahren zur Herstellung einer Vielzahl von Speicherzellen, das umfasst: Bereitstellen eines Substrats, das eine Zugriffsschaltung für die Vielzahl von Speicherzellen einschließt und das eine Kontaktoberfläche mit einem Feld aus leitenden Kontakten aufweist, die mit der Zugriffsschaltung verbunden sind; Ausbilden einer Schicht aus Elektrodenmaterial, das eine Verbindung oder eine Legierung aufweist, die ein Metall und Stickstoff, das Elektrodenmaterial, einschließt, auf der Kontaktfläche des Substrats; Ausbilden einer Maske auf der Schicht aus Elektrodenmaterial, die ein Muster aus Punkten definiert, einschließlich der lithographischen Definierung eines lithographischen Musters einschließlich von Ätzmasken-Patches über den leitenden Kontakten in dem Feld aus leitenden Kontakten, und des Zurichten der Ätzmasken-Patches, um ein Muster aus Punkten mit sub-lithographischen Abmessungen zu erzeugen; Entfernen von Material von der Schicht aus Bottom-Elektrodenmaterial gemäß dem Punktemuster, um ein Muster aus Elektrodensäulen auf entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten zu bilden, wobei die Elektrodensäulen jeweils Unterseitenflächen aufweisen die mit den entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten in elektrischer Verbindung stehen; Ausbilden einer Schicht aus einem dielektrischen Diffusionsbarrierematerial, welches eine Verbindung einschließt, die Silizium und Stickstoff einschließt, die die Elektrodensäulen in dem Muster aus Elektrodensäulen und die Kontaktfläche abdeckt; Planarisieren der Schicht aus dielektrischem Diffusionsbarrierematerial und der Elektrodensäulen, um eine Bottom-Elektrodenschicht mit einer Elektrodenoberfläche zu schaffen, die die Oberseitenflächen der Elektrodensäulen in dem Muster aus Elektrodensäulen freilegt, so dass die entsprechenden Oberseitenflächen der Elektrodensäulen in dem Muster aus Elektrodensäulen Flächen von unter etwa 2000 nm2 aufweisen und über das Säulenmuster hinweg im Wesentlichen gleichmäßig sind; Überwachen der Dicke der dielektrischen Schicht während des Planarisierens und Anhalten der Planarisierung bei Erfassung einer vorgegebenen Dicke von unter etwa 120 nm; Ausbilden einer Schicht aus Chalkogenid auf der Elektrodenoberfläche mit einer Dicke von unter etwa 120 nm; Ausbilden einer Schicht aus Top-Elektrodenmaterial über der Schicht aus programmierbarem resistivem Material; und Ausbilden von Kontaktflecken bzw. -pads, die Teile der Schicht aus Phasenänderungsmaterial und der Schicht aus Top-Elektrodenmaterial für einzelne Speicherzellen umfassen, Auftragen einer Schicht aus dielektrischem Füllmaterial über den Kon taktflecken bzw. -pads, Ausbilden von Kontaktlöchern durch die Schicht aus dielektrischem Füllmaterial hindurch und Ausbilden einer gemusterten Leiterschicht, die Bitleitungen einschließt, die mit den Kontaktlöchern in elektrischer Verbindung stehen.
- Verfahren nach Anspruch 22, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials, das sich für einen elektrischen Kontakt mit dem Kontaktfeld eignet.
- Verfahren nach Anspruch 23, wobei das erste Material eine höhere Resistivität aufweist als das zweite Material.
- Verfahren nach Anspruch 22, wobei die Schicht aus Bottom-Elektrodenmaterial einen Stapel aus Materialien einschließt, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials mit einer geringeren Resistivität als das erste Material.
- Verfahren nach Anspruch 22, wobei die Elektrodensäulen in dem Feld aus Elektrodensäulen jeweils Unterseitenflächen aufweisen, die mit entsprechenden Kontakten in dem Kontaktfeld in Kontakt stehen, und die Unterseitenflächen größere Flächen aufweisen als die Oberseitenflächen.
- Verfahren nach Anspruch 22, das ein selektives Entfernen eines Teils der Oberseite der Elektrodensäule nach dem Planarisieren einschließt, um eine Aussparung an der Oberseite der Elektrodensäule zu bilden, und wobei die Ausbildung der Schicht aus Phasenänderungsmaterial das Auffüllen der Aussparung mit Phasenänderungsmaterial einschließt.
- Speicherschaltkreis, der aufweist: eine Zugriffsschaltung für eine Vielzahl von Speicherzellen, einschließlich eines Feldes aus leitenden Kontakten, die mit der Zugriffsschaltung verbunden sind; eine Elektrodenschicht über dem Feld aus leitenden Kontakten, wobei die Elektrodenschicht eine Oberseitefläche aufweist und eine Vielzahl von Elektrodensäulen aufweist, die mit entsprechenden leitenden Kontakten in dem Feld aus leitenden Kontakten in elektrischem Kontakt stehen, sowie ein dielektrisches Füllmaterial, das die Vielzahl von Elektrodensäulen umgibt, und wobei Elektrodensäulen in der Vielzahl von Elektrodensäulen Böden, die mit den entsprechenden Kontakten in Kontakt stehen, und Oberseiten aufweisen; eine gemusterte Schicht aus programmierbarem resistivem Material auf der Elektrodenoberfläche, einschließlich von Patches aus programmierbarem resistivem Material, die mit den Oberseiten der Elektrodensäulen in Kontakt stehen; und eine gemusterte Schicht aus Top-Elektrodenmaterial, das mit der gemusterten Schicht aus programmierbarem resistivem Material, das mit der Zugriffsschaltung gekoppelt ist, in Kontakt steht; und wobei die Elektrodensäulen aus der Vielzahl von Elektrodensäulen eine Unterseitenfläche aufweisen, die mit den entsprechenden Kontakten in dem Kontaktfeld in Kontakt steht, und eine Oberseitenfläche aufweisen, die mit einem der Patches aus programmierbarem resistivem Material in der gemusterten Schicht aus programmierbarem resistivem Material in Kontakt steht, und wobei die Unterseitenfläche größer ist als die Oberseitenfläche.
- Vorrichtung nach Anspruch 28, wobei die Elektrodensäulen jeweils einen Stapel aus Materialien einschließen, einschließlich eines ersten Materials, das sich für einen elektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials, das sich für einen elektrischen Kontakt mit dem Kontaktfeld eignet.
- Vorrichtung nach Anspruch 29, wobei das erste Material eine höhere Resistivität aufweist als das zweite Material.
- Vorrichtung nach Anspruch 28, wobei die Elektrodensäulen jeweils einen Stapel aus Materialien einschließen, einschließlich eines ersten Materials, das sich für einen e lektrischen Kontakt mit dem programmierbaren resistiven Material eignet, und eines zweiten Materials, das eine niedrigere Resistivität aufweist als das erste Material.
- Vorrichtung nach Anspruch 28, wobei das programmierbare resistive Material ein Material umfasst, das durch die Anwendung von Wärme oder elektrischem Strom zwischen mindestens zwei Festphasen umgeschaltet werden kann.
- Vorrichtung nach Anspruch 28, wobei das Material der Bottom-Elektrode TiN umfasst.
- Vorrichtung nach Anspruch 28, die programmierbares resistives Material innerhalb von Aussparungen im Füllmaterial aus dielektrischem Material der Elektrodenschicht an der Oberseite der Elektrodensäulen einschließt.
- Vorrichtung nach Anspruch 28, die eine Schicht aus dielektrischem Füllmaterial über den Patches aus Top-Elektrodenmaterial, Kontakte durch die Schicht aus dielektrischem Füllmaterial und eine gemusterte Leiterschicht, die Bitleitungen einschließt, die mit den Kontakten durch das dielektrische Füllmaterial hindurch in elektrischer Verbindung stehen, einschließt.
- Vorrichtung nach Anspruch 28, wobei die Unterseitenfläche um mindestens 30% größer ist als die Oberseitenfläche.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88941507P | 2007-02-12 | 2007-02-12 | |
US60/889,415 | 2007-02-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008008679A1 true DE102008008679A1 (de) | 2008-09-18 |
Family
ID=39685055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008008679A Pending DE102008008679A1 (de) | 2007-02-12 | 2008-02-12 | Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode |
Country Status (4)
Country | Link |
---|---|
US (1) | US8138028B2 (de) |
CN (1) | CN102522374B (de) |
DE (1) | DE102008008679A1 (de) |
TW (1) | TWI349332B (de) |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
KR100749740B1 (ko) * | 2006-08-01 | 2007-08-17 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
US7511984B2 (en) * | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
US7619311B2 (en) | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
US7545668B2 (en) * | 2007-06-22 | 2009-06-09 | Qimonda North America Corp. | Mushroom phase change memory having a multilayer electrode |
TWI402980B (zh) | 2007-07-20 | 2013-07-21 | Macronix Int Co Ltd | 具有緩衝層之電阻式記憶結構 |
US7729161B2 (en) | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
US8217380B2 (en) * | 2008-01-09 | 2012-07-10 | International Business Machines Corporation | Polysilicon emitter BJT access device for PCRAM |
US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
US8036014B2 (en) | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
US8664689B2 (en) | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
US20100213431A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Ti Yeh | Treated Chalcogenide Layer for Semiconductor Devices |
US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
US8250010B2 (en) * | 2009-05-21 | 2012-08-21 | International Business Machines Corporation | Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements |
US8447714B2 (en) * | 2009-05-21 | 2013-05-21 | International Business Machines Corporation | System for electronic learning synapse with spike-timing dependent plasticity using phase change memory |
US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
US8410468B2 (en) * | 2009-07-02 | 2013-04-02 | Advanced Technology Materials, Inc. | Hollow GST structure with dielectric fill |
US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
US8030130B2 (en) * | 2009-08-14 | 2011-10-04 | International Business Machines Corporation | Phase change memory device with plated phase change material |
KR101535462B1 (ko) * | 2009-08-27 | 2015-07-09 | 삼성전자주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
US8283650B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
US8012790B2 (en) * | 2009-08-28 | 2011-09-06 | International Business Machines Corporation | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
US8283202B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Single mask adder phase change memory element |
US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
KR101069701B1 (ko) * | 2009-09-30 | 2011-10-04 | 주식회사 하이닉스반도체 | 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로 |
US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
US20110108792A1 (en) * | 2009-11-11 | 2011-05-12 | International Business Machines Corporation | Single Crystal Phase Change Material |
US8129268B2 (en) | 2009-11-16 | 2012-03-06 | International Business Machines Corporation | Self-aligned lower bottom electrode |
US8233317B2 (en) * | 2009-11-16 | 2012-07-31 | International Business Machines Corporation | Phase change memory device suitable for high temperature operation |
US7943420B1 (en) * | 2009-11-25 | 2011-05-17 | International Business Machines Corporation | Single mask adder phase change memory element |
US8470635B2 (en) * | 2009-11-30 | 2013-06-25 | Micron Technology, Inc. | Keyhole-free sloped heater for phase change memory |
US8283198B2 (en) | 2010-05-10 | 2012-10-09 | Micron Technology, Inc. | Resistive memory and methods of processing resistive memory |
US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
US8728859B2 (en) * | 2010-08-12 | 2014-05-20 | International Business Machines Corporation | Small footprint phase change memory cell |
US9082954B2 (en) | 2010-09-24 | 2015-07-14 | Macronix International Co., Ltd. | PCRAM with current flowing laterally relative to axis defined by electrodes |
US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
US8374019B2 (en) | 2011-01-05 | 2013-02-12 | Macronix International Co., Ltd. | Phase change memory with fast write characteristics |
US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
KR101541056B1 (ko) * | 2011-09-13 | 2015-07-31 | 아데스토 테크놀러지스 코포레이션 | 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법 |
US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
US8716059B2 (en) | 2012-02-02 | 2014-05-06 | Micron Technology, Inc. | Combined conductive plug/conductive line memory arrays and methods of forming the same |
US8877628B2 (en) | 2012-07-12 | 2014-11-04 | Micron Technologies, Inc. | Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices |
WO2014070682A1 (en) | 2012-10-30 | 2014-05-08 | Advaned Technology Materials, Inc. | Double self-aligned phase change memory device structure |
US9878386B2 (en) * | 2013-10-31 | 2018-01-30 | Foundation Of Soongsil University-Industry Cooperation | Eccentric electrode for electric discharge machining, method of manufacturing the same, and micro electric discharge machining apparatus including the same |
TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
US9601689B2 (en) * | 2014-09-11 | 2017-03-21 | Kabushiki Kaisha Toshiba | Memory device |
US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
US9917252B2 (en) | 2015-06-19 | 2018-03-13 | Macronix International Co., Ltd. | GaSbGe phase change memory materials |
WO2018063265A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Dual pedestal memory |
US10050196B1 (en) | 2017-05-04 | 2018-08-14 | Macronix International Co., Ltd. | Dielectric doped, Sb-rich GST phase change memory |
CN108987362B (zh) * | 2017-05-31 | 2020-10-16 | 华邦电子股份有限公司 | 内连线结构、其制造方法与半导体结构 |
US10360958B2 (en) * | 2017-06-08 | 2019-07-23 | International Business Machines Corporation | Dual power rail cascode driver |
US10811602B2 (en) * | 2017-12-08 | 2020-10-20 | Macronix International Co., Ltd. | Tungsten oxide RRAM with barrier free structure |
US10374009B1 (en) | 2018-07-17 | 2019-08-06 | Macronix International Co., Ltd. | Te-free AsSeGe chalcogenides for selector devices and memory devices using same |
US10700274B2 (en) * | 2018-10-04 | 2020-06-30 | International Business Machines Corporation | Planar single-crystal phase change material device |
CN109742308A (zh) * | 2019-03-13 | 2019-05-10 | 芜湖天弋能源科技有限公司 | 一种锂离子电池顶盖结构及锂离子电池 |
US10833269B1 (en) | 2019-05-07 | 2020-11-10 | International Business Machines Corporation | 3D phase change memory |
US11289540B2 (en) | 2019-10-15 | 2022-03-29 | Macronix International Co., Ltd. | Semiconductor device and memory cell |
US11264569B2 (en) | 2019-11-01 | 2022-03-01 | International Business Machines Corporation | Phase change memory device |
CN111029362B (zh) * | 2019-11-12 | 2023-07-18 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构的制备方法 |
US11158787B2 (en) | 2019-12-17 | 2021-10-26 | Macronix International Co., Ltd. | C—As—Se—Ge ovonic materials for selector devices and memory devices using same |
US20210249600A1 (en) * | 2020-02-11 | 2021-08-12 | Macronix International Co., Ltd. | Phase change memory with a carbon buffer layer |
US11362276B2 (en) | 2020-03-27 | 2022-06-14 | Macronix International Co., Ltd. | High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application |
US11910731B2 (en) * | 2021-02-10 | 2024-02-20 | International Business Machines Corporation | Embedded heater in a phase change memory material |
US11930724B2 (en) | 2021-08-20 | 2024-03-12 | International Business Machines Corporation | Phase change memory cell spacer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US6150253A (en) | 1996-10-02 | 2000-11-21 | Micron Technology, Inc. | Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same |
WO2004055916A2 (en) | 2002-12-13 | 2004-07-01 | Intel Corporation | Phase change memory and manufacturing method therefor |
US20050263829A1 (en) | 2004-05-27 | 2005-12-01 | Yoon-Jong Song | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
Family Cites Families (172)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271591A (en) | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
US3530441A (en) | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
IL61678A (en) | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
US4719594A (en) | 1984-11-01 | 1988-01-12 | Energy Conversion Devices, Inc. | Grooved optical data storage device including a chalcogenide memory layer |
US4876220A (en) | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
JP2685770B2 (ja) | 1987-12-28 | 1997-12-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
US5166758A (en) | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
US5177567A (en) | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
US5166096A (en) | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
US5329486A (en) | 1992-04-24 | 1994-07-12 | Motorola, Inc. | Ferromagnetic memory device |
US5958358A (en) | 1992-07-08 | 1999-09-28 | Yeda Research And Development Co., Ltd. | Oriented polycrystalline thin films of transition metal chalcogenides |
US5515488A (en) | 1994-08-30 | 1996-05-07 | Xerox Corporation | Method and apparatus for concurrent graphical visualization of a database search and its search history |
US5785828A (en) | 1994-12-13 | 1998-07-28 | Ricoh Company, Ltd. | Sputtering target for producing optical recording medium |
US5869843A (en) | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
US5879955A (en) | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US5789758A (en) | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US5837564A (en) | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
US6025220A (en) | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US5985698A (en) | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5814527A (en) | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US5998244A (en) | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
US6087674A (en) | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US5952671A (en) | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6031287A (en) | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6617192B1 (en) | 1997-10-01 | 2003-09-09 | Ovonyx, Inc. | Electrically programmable memory element with multi-regioned contact |
US7023009B2 (en) | 1997-10-01 | 2006-04-04 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6351406B1 (en) | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6034882A (en) | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6825489B2 (en) * | 2001-04-06 | 2004-11-30 | Axon Technologies Corporation | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same |
US6177317B1 (en) | 1999-04-14 | 2001-01-23 | Macronix International Co., Ltd. | Method of making nonvolatile memory devices having reduced resistance diffusion regions |
US6077674A (en) | 1999-10-27 | 2000-06-20 | Agilent Technologies Inc. | Method of producing oligonucleotide arrays with features of high purity |
US6314014B1 (en) | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
US6420216B1 (en) | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
US6420215B1 (en) | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US6888750B2 (en) | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6501111B1 (en) | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
US6339544B1 (en) | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
US6555860B2 (en) | 2000-09-29 | 2003-04-29 | Intel Corporation | Compositionally modified resistive electrode |
US6429064B1 (en) | 2000-09-29 | 2002-08-06 | Intel Corporation | Reduced contact area of sidewall conductor |
US6567293B1 (en) | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
DE10050076C2 (de) | 2000-10-10 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement |
US6555858B1 (en) | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
US6569705B2 (en) | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
TW490675B (en) | 2000-12-22 | 2002-06-11 | Macronix Int Co Ltd | Control method of multi-stated NROM |
US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6271090B1 (en) | 2000-12-22 | 2001-08-07 | Macronix International Co., Ltd. | Method for manufacturing flash memory device with dual floating gates and two bits per cell |
US6534781B2 (en) | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
US6487114B2 (en) | 2001-02-28 | 2002-11-26 | Macronix International Co., Ltd. | Method of reading two-bit memories of NROM cell |
US6730928B2 (en) | 2001-05-09 | 2004-05-04 | Science Applications International Corporation | Phase change switches and circuits coupling to electromagnetic waves containing phase change switches |
US6514788B2 (en) | 2001-05-29 | 2003-02-04 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing contacts for a Chalcogenide memory device |
US6589714B2 (en) | 2001-06-26 | 2003-07-08 | Ovonyx, Inc. | Method for making programmable resistance memory element using silylated photoresist |
US6613604B2 (en) | 2001-08-02 | 2003-09-02 | Ovonyx, Inc. | Method for making small pore for use in programmable resistance memory element |
US6673700B2 (en) | 2001-06-30 | 2004-01-06 | Ovonyx, Inc. | Reduced area intersection between electrode and programming element |
US6605527B2 (en) | 2001-06-30 | 2003-08-12 | Intel Corporation | Reduced area intersection between electrode and programming element |
US6511867B2 (en) | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
US6709958B2 (en) | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
US6507061B1 (en) | 2001-08-31 | 2003-01-14 | Intel Corporation | Multiple layer phase-change memory |
US6586761B2 (en) | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
US6861267B2 (en) | 2001-09-17 | 2005-03-01 | Intel Corporation | Reducing shunts in memories with phase-change material |
US7045383B2 (en) | 2001-09-19 | 2006-05-16 | BAE Systems Information and Ovonyx, Inc | Method for making tapered opening for programmable resistance memory element |
US6800563B2 (en) | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
US6566700B2 (en) | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
US6545903B1 (en) | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
US6512241B1 (en) | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
US6867638B2 (en) | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
JP3796457B2 (ja) | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
US7623370B2 (en) | 2002-04-04 | 2009-11-24 | Kabushiki Kaisha Toshiba | Resistance change memory device |
US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
US6864500B2 (en) | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
US6605821B1 (en) | 2002-05-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Phase change material electronic memory structure and method for forming |
US6864503B2 (en) | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
US6850432B2 (en) | 2002-08-20 | 2005-02-01 | Macronix International Co., Ltd. | Laser programmable electrically readable phase-change memory method and device |
KR100448908B1 (ko) | 2002-09-03 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
JP4133141B2 (ja) | 2002-09-10 | 2008-08-13 | 株式会社エンプラス | 電気部品用ソケット |
JP4190238B2 (ja) | 2002-09-13 | 2008-12-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
KR100448895B1 (ko) * | 2002-10-25 | 2004-09-16 | 삼성전자주식회사 | 상변환 기억셀들 및 그 제조방법들 |
US6992932B2 (en) | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
JP4928045B2 (ja) | 2002-10-31 | 2012-05-09 | 大日本印刷株式会社 | 相変化型メモリ素子およびその製造方法 |
US6791102B2 (en) | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
US6869883B2 (en) | 2002-12-13 | 2005-03-22 | Ovonyx, Inc. | Forming phase change memories |
US6815266B2 (en) | 2002-12-30 | 2004-11-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for manufacturing sidewall contacts for a chalcogenide memory device |
KR100486306B1 (ko) | 2003-02-24 | 2005-04-29 | 삼성전자주식회사 | 셀프 히터 구조를 가지는 상변화 메모리 소자 |
JP4377817B2 (ja) | 2003-03-18 | 2009-12-02 | 株式会社東芝 | プログラマブル抵抗メモリ装置 |
US7067865B2 (en) | 2003-06-06 | 2006-06-27 | Macronix International Co., Ltd. | High density chalcogenide memory cells |
KR100615586B1 (ko) | 2003-07-23 | 2006-08-25 | 삼성전자주식회사 | 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법 |
US7893419B2 (en) | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
US6815704B1 (en) | 2003-09-04 | 2004-11-09 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids |
US6927410B2 (en) | 2003-09-04 | 2005-08-09 | Silicon Storage Technology, Inc. | Memory device with discrete layers of phase change memory material |
US7485891B2 (en) | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
US6937507B2 (en) | 2003-12-05 | 2005-08-30 | Silicon Storage Technology, Inc. | Memory device and method of operating same |
US7265050B2 (en) | 2003-12-12 | 2007-09-04 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers |
JP4124743B2 (ja) | 2004-01-21 | 2008-07-23 | 株式会社ルネサステクノロジ | 相変化メモリ |
KR100564608B1 (ko) | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
US6936840B2 (en) | 2004-01-30 | 2005-08-30 | International Business Machines Corporation | Phase-change memory cell and method of fabricating the phase-change memory cell |
US7262427B2 (en) * | 2004-02-09 | 2007-08-28 | Macronix International Co., Ltd. | Structure for phase change memory and the method of forming same |
JP4529493B2 (ja) | 2004-03-12 | 2010-08-25 | 株式会社日立製作所 | 半導体装置 |
KR100598100B1 (ko) | 2004-03-19 | 2006-07-07 | 삼성전자주식회사 | 상변환 기억 소자의 제조방법 |
DE102004014487A1 (de) | 2004-03-24 | 2005-11-17 | Infineon Technologies Ag | Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material |
JP2006019455A (ja) | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100668824B1 (ko) | 2004-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
US7023008B1 (en) * | 2004-09-30 | 2006-04-04 | Infineon Technologies Ag | Resistive memory element |
JP4167212B2 (ja) * | 2004-10-05 | 2008-10-15 | 富士通株式会社 | カーボンナノチューブ構造体、半導体装置、および半導体パッケージ |
TWI254443B (en) | 2004-10-08 | 2006-05-01 | Ind Tech Res Inst | Multilevel phase-change memory, manufacture method and status transferring method thereof |
US7608503B2 (en) | 2004-11-22 | 2009-10-27 | Macronix International Co., Ltd. | Side wall active pin memory and manufacturing method |
KR100827653B1 (ko) | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
US7220983B2 (en) | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
US7419771B2 (en) * | 2005-01-11 | 2008-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a finely patterned resist |
US7214958B2 (en) | 2005-02-10 | 2007-05-08 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
US7166533B2 (en) | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
US7696503B2 (en) | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
US7321130B2 (en) | 2005-06-17 | 2008-01-22 | Macronix International Co., Ltd. | Thin film fuse phase change RAM and manufacturing method |
US8237140B2 (en) | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
US7598512B2 (en) | 2005-06-17 | 2009-10-06 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation layer and manufacturing method |
US7514288B2 (en) | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
US7534647B2 (en) | 2005-06-17 | 2009-05-19 | Macronix International Co., Ltd. | Damascene phase change RAM and manufacturing method |
US7238994B2 (en) | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
US7514367B2 (en) | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Method for manufacturing a narrow structure on an integrated circuit |
US7651906B2 (en) * | 2005-06-20 | 2010-01-26 | Samsung Electronics Co., Ltd. | Integrated circuit devices having a stress buffer spacer and methods of fabricating the same |
US7381982B2 (en) | 2005-08-26 | 2008-06-03 | Macronix International Co., Ltd. | Method for fabricating chalcogenide-applied memory |
US20070045606A1 (en) | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
US20070111429A1 (en) | 2005-11-14 | 2007-05-17 | Macronix International Co., Ltd. | Method of manufacturing a pipe shaped phase change memory |
US7397060B2 (en) | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7450411B2 (en) | 2005-11-15 | 2008-11-11 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
US7829876B2 (en) | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
US7507986B2 (en) | 2005-11-21 | 2009-03-24 | Macronix International Co., Ltd. | Thermal isolation for an active-sidewall phase change memory cell |
US7479649B2 (en) | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
US7599217B2 (en) | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7605079B2 (en) | 2005-12-05 | 2009-10-20 | Macronix International Co., Ltd. | Manufacturing method for phase change RAM with electrode layer process |
US7642539B2 (en) | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7595218B2 (en) | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US20070158632A1 (en) | 2006-01-09 | 2007-07-12 | Macronix International Co., Ltd. | Method for Fabricating a Pillar-Shaped Phase Change Memory Element |
US7560337B2 (en) * | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7825396B2 (en) | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
US7432206B2 (en) | 2006-01-24 | 2008-10-07 | Macronix International Co., Ltd. | Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram |
US7456421B2 (en) | 2006-01-30 | 2008-11-25 | Macronix International Co., Ltd. | Vertical side wall active pin structures in a phase change memory and manufacturing methods |
US7494910B2 (en) * | 2006-03-06 | 2009-02-24 | Micron Technology, Inc. | Methods of forming semiconductor package |
US7910907B2 (en) * | 2006-03-15 | 2011-03-22 | Macronix International Co., Ltd. | Manufacturing method for pipe-shaped electrode phase change memory |
TWI297948B (en) * | 2006-06-26 | 2008-06-11 | Ind Tech Res Inst | Phase change memory device and fabrications thereof |
US7394089B2 (en) | 2006-08-25 | 2008-07-01 | International Business Machines Corporation | Heat-shielded low power PCM-based reprogrammable EFUSE device |
US8003972B2 (en) * | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
US20080090324A1 (en) * | 2006-10-12 | 2008-04-17 | Lee Jong-Won S | Forming sublithographic heaters for phase change memories |
US20080090400A1 (en) | 2006-10-17 | 2008-04-17 | Cheek Roger W | Self-aligned in-contact phase change memory device |
US7778063B2 (en) | 2006-11-08 | 2010-08-17 | Symetrix Corporation | Non-volatile resistance switching memories and methods of making same |
US7728318B2 (en) | 2006-11-16 | 2010-06-01 | Sandisk Corporation | Nonvolatile phase change memory cell having a reduced contact area |
US7463512B2 (en) * | 2007-02-08 | 2008-12-09 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
US7745807B2 (en) | 2007-07-11 | 2010-06-29 | International Business Machines Corporation | Current constricting phase change memory element structure |
TW200926356A (en) | 2007-12-11 | 2009-06-16 | Ind Tech Res Inst | Method for fabricating phase-change memory |
US7868313B2 (en) | 2008-04-29 | 2011-01-11 | International Business Machines Corporation | Phase change memory device and method of manufacture |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
-
2007
- 2007-06-18 US US11/764,678 patent/US8138028B2/en active Active
-
2008
- 2008-02-01 TW TW097104024A patent/TWI349332B/zh active
- 2008-02-12 DE DE102008008679A patent/DE102008008679A1/de active Pending
- 2008-02-13 CN CN200810074221.8A patent/CN102522374B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US6150253A (en) | 1996-10-02 | 2000-11-21 | Micron Technology, Inc. | Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same |
WO2004055916A2 (en) | 2002-12-13 | 2004-07-01 | Intel Corporation | Phase change memory and manufacturing method therefor |
US20050263829A1 (en) | 2004-05-27 | 2005-12-01 | Yoon-Jong Song | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
Non-Patent Citations (2)
Title |
---|
Ahn et al., "Highly reliable 50 nm contact cell technology for 256 Mb PRAM", VLSI Technology 2005 Digest of Technical Papers, Seiten 98-99, 14. Juni 2005 |
Noboru Yamada, "Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording", SPIE v.3109, S. 28-37 (1997) |
Also Published As
Publication number | Publication date |
---|---|
TW200849477A (en) | 2008-12-16 |
CN102522374B (zh) | 2014-07-09 |
US8138028B2 (en) | 2012-03-20 |
CN102522374A (zh) | 2012-06-27 |
US20080191187A1 (en) | 2008-08-14 |
TWI349332B (en) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008008679A1 (de) | Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode | |
DE102008028802B4 (de) | Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst | |
DE102006028971B4 (de) | Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren | |
DE60310452T2 (de) | Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür | |
DE102007040826B9 (de) | Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung | |
DE602004010859T2 (de) | Verfahren zur Herstellung einer Widerstands-Kreuzpunkt-Speicheranordnung im Nanometerbereich und Vorrichtung | |
DE102008033353A1 (de) | Integrierte Schaltung, die ein unter Druck eingefülltes, seine Resistivität änderndes Material aufweist | |
DE102016114156A1 (de) | Speichervorrichtung und Verfahren zum Herstellen derselben | |
DE112018000142B4 (de) | Verfahren zur Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material | |
DE112011101925T5 (de) | Integration eines Phasenwechselspeicherprozesses mit einer Maske | |
DE102008029319A1 (de) | Integrierte Schaltung mit Mehrschichtelektrode | |
DE102008018741A1 (de) | Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst | |
DE102008007655A1 (de) | Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben | |
DE102007017252A1 (de) | Phasenwechselspeicher | |
DE102008027012A1 (de) | Integrierte Schaltung mit Logikteil und Speicherteil | |
DE112010004406B4 (de) | Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben | |
DE102008027728A1 (de) | Integrierte Schaltung mit über Abstandshalter definierter Elektrode | |
DE102021110683A1 (de) | Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben | |
DE102021122555A1 (de) | Phasenänderungsspeicher (pcm) mit einem die widerstandsdrift reduzierenden liner | |
DE102008028801A1 (de) | Integrierte Schaltung mit vertikaler Diode | |
DE112022003125T5 (de) | Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array | |
DE102020104126A1 (de) | Erzeugung selbstausgerichteter heizelemente für pcram | |
DE102008030216A1 (de) | Integrierte Schaltung mit die Resistivität änderndem Material mit planarisierter Oberfläche | |
DE102018124810B4 (de) | Resistive Direktzugriffsspeichervorrichtung | |
DE102008026711B4 (de) | Integrierte Schaltung mit Kontakt, der Halbleitermaterial zwischen Seitenwänden eingeschlossen aufweist, sowie System integrierte Schaltungen aufweisend und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, MACRONIX INTERNATIONAL CO. LTD., QIMONDA AG, , TW Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, MACRONIX INTERNATIONAL CO. LTD., QIMONDA AG, , TW Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, MACRONIX INTERNATIONAL CO. LTD., QIMONDA AG, , TW Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW |
|
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR |
|
R082 | Change of representative |
Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR |
|
R082 | Change of representative |
Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE |
|
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: MACRONIX INTERNATIONAL CO. LTD., TW Free format text: FORMER OWNERS: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNERS: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY; MACRONIX INTERNATIONAL CO. LTD., HSINCHU, TW; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR |
|
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027240000 Ipc: H10B0063000000 |
|
R016 | Response to examination communication |