DE102008007655A1 - Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben - Google Patents

Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben Download PDF

Info

Publication number
DE102008007655A1
DE102008007655A1 DE102008007655A DE102008007655A DE102008007655A1 DE 102008007655 A1 DE102008007655 A1 DE 102008007655A1 DE 102008007655 A DE102008007655 A DE 102008007655A DE 102008007655 A DE102008007655 A DE 102008007655A DE 102008007655 A1 DE102008007655 A1 DE 102008007655A1
Authority
DE
Germany
Prior art keywords
layer
pattern
doping
electrode
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008007655A
Other languages
English (en)
Inventor
Chang-Wook Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008007655A1 publication Critical patent/DE102008007655A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Phasenänderungs-Zufallszugriffsspeicher (PRAM) umfasst eine erste Elektrode (71) und eine zweite Elektrode (85) an einem Substrat (51). Ein Phasenänderungsmuster (80) ist zwischen die erste und die zweite Elektrode (71, 85) gebracht. Eine isolierende Zwischenschicht (73) mit einem Kontaktloch (73H) ist an dem Substrat (51) vorgesehen. Das Phasenänderungsmuster (80) kann in dem Kontaktloch (73H) angeordnet sein. Das Phasenänderungsmuster (80) umfasst eine Mehrzahl von Dotierungsmustern (76, 77) mit unterschiedlichen Dotierungskonzentrationen. Verfahren zum Bilden eines Mehrbit-PRAM sind ebenfalls offenbart.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung bezieht sich auf Halbleiterspeicher und insbesondere auf Mehrbit-Phasenänderungs-Zufallszugriffsspeicher (engl.: Phase-change random access memory; PRAM) und Verfahren zum Bilden derselben.
  • Halbleiterspeicher können allgemein als flüchtige Speicher oder nichtflüchtige Speicher klassifiziert sein. Ein nichtflüchtiger Speicher erhält Daten, die in diesem gespeichert sind, aufrecht, selbst wenn ein Strom unterbrochen ist. Nichtflüchtige Speicher werden demgemäß bei mobilen Telekommunikationssystemen, mobilen Speichern, Zusatzspeichern digitaler Vorrichtungen etc. weit verbreitet eingesetzt.
  • Eine umfangreiche Entwicklungsarbeit wurde an neuen Speichern mit Strukturen, die nichtflüchtige Speichercharakteristika haben und die eine Integrationsdichte effizient verbessern, durchgeführt. Als ein Resultat wurde der Phasenänderungs-Zufallszugriffsspeicher (PRAM) entwickelt. Eine Einheitszelle eines PRAM umfasst eine Zugriffsvorrichtung und ein Datenspeicherungselement, das mit der Zugriffsvorrichtung in Reihe geschaltet ist. Das Datenspeicherungselement kann eine untere Elektrode, die mit der Zugriffsvorrichtung elektrisch verbunden ist, und eine Phasenänderungs-Materialschicht in Kontakt mit der unteren Elektrode umfassen. Die Phasenänderungs-Materialschicht ist eine Materialschicht, die ansprechend auf einen angelegten Strom zwischen einem amorphen Zustand und einem kristallinen Zustand oder zwischen verschiedenen Zuständen eines spezifischen Widerstands abhängig von dem kristallinen Zustand des Materials elektrisch umschaltet.
  • 1 ist eine Querschnittsansicht eines herkömmlichen PRAM. Bezug nehmend auf 1 umfasst ein PRAM eine untere isolierende Schicht 12 auf einer vorbestimmten Region eines Halbleitersubstrats 1, eine untere Elektrode 14 in der unteren isolierenden Schicht 12, eine obere isolierende Schicht 13 auf der unteren isolierenden Schicht 12, eine Bitleitung 18 auf der oberen isolierenden Schicht 13, ein Phasenänderungsmuster 16 in der oberen isolierenden Schicht 13 und in Kontakt mit der unteren Elektrode 14 und eine obere Elektrode 17, die zwischen dem Phasenänderungsmuster 16 und der Bitleitung 18 elektrisch geschaltet ist. Die untere Elektrode 14 kann mit einer Zugriffsvorrichtung, wie einer Diode oder einem Transistor, elektrisch verbunden sein.
  • Wenn ein Programmstrom durch die untere Elektrode 14 fließt, wird eine Joulesche Wärme bei einer Schnittstelle zwischen dem Phasenänderungsmuster 16 und der unteren Elektrode 14 erzeugt. Die Joulesche Wärme wandelt einen Abschnitt 20 (auf den als das „Übergangsvolumen" Bezug genommen wird) des Phasenänderungsmusters 16 in einen amorphen oder einen kristallinen Zustand um. Der spezifische Widerstand des Übergangsvolumens 20 in dem amorphen Zustand ist höher als der spezifische Widerstand des Übergangsvolumens 20 in dem kristallinen Zustand. Ob Informationen, die in einer Einheitszelle des PRAM gespeichert sind, eine logische „1" oder eine logische „0" sind, kann daher durch Erfassen des Stroms, der durch das Übergangsvolumen 20 fließt, in einem Lesemodus bestimmt werden.
  • Sowie das Übergangsvolumen 20 größer wird, kann der Programmstrom proportional erhöht werden. Die Zugriffsvorrichtung sollte entworfen sein, um eine ausreichende Stromtreibfähigkeit zu haben, um den Programmstrom zuzuführen. Um die Stromtreibfähigkeit zu verbessern, kann jedoch der Bereich, der durch die Zugriffsvorrichtung belegt wird, erhöht werden. Je kleiner das Übergangsvolumen 20 ist, desto höher wird im Allgemeinen die Integrationsdichte des PRAM.
  • Die Integrationsdichte eines PRAM kann durch Speichern von zwei oder mehr Bits in einer einzelnen Zelle wesentlich verbessert werden. Eine Untersuchung solcher Vorrichtungen ist demgemäß im Gange. Da die Phasenänderungs-Materialschicht ab hängig von dem Verhältnis eines kristallinen zu einem amorphen Material verschiedene Widerstandswerte haben kann, ist es für mehrere Bits von Informationen, wie zwei oder mehr Bits, theoretisch möglich, in einer Zelle gespeichert zu werden.
  • Mehrbit-PRAM sind beispielsweise in der US-Patentveröffentlichung Nr. 2004-0178404 mit dem Titel „Multiple Bit Chalcogenide Storage Device" offenbart.
  • Gemäß der Veröffentlichung Nr. 2004-0178404 umfasst eine Phasenänderungs-Speicherzelle drei Elektroden, die jeweils in Kontakt mit einer oberen Oberfläche, einer unteren Oberfläche und einer Seite einer Phasenänderungs-Materialschicht sind. Ein Kristallzustand einer oberen Region der Phasenänderungs-Materialschicht wird unter Verwendung der Elektroden in Kontakt mit der oberen Oberfläche und der Seite der Phasenänderungs-Materialschicht umgewandelt, und ein Kristallzustand einer unteren Region der Phasenänderungs-Materialschicht kann unter Verwendung der Elektroden in Kontakt mit der unteren Oberfläche und der Seite der Phasenänderungs-Materialschicht umgewandelt werden, so dass zwei Bits von Informationen in jeder Zelle gespeichert werden können. Die Struktur und das Herstellungsverfahren der Phasenänderungs-Speicherzelle können jedoch kompliziert sein, und eine periphere Schaltung zum Zuführen des Programmstroms kann eine komplizierte Struktur haben.
  • ZUSAMMENFASSUNG
  • Ein PRAM umfasst eine erste Elektrode, die an einem Substrat angeordnet ist, und eine zweite Elektrode, die von der ersten Elektrode beabstandet ist. Ein Phasenänderungsmuster ist zwischen die erste und die zweite Elektrode gebracht. Das Phasenänderungsmuster umfasst eine Mehrzahl von Dotierungsmustern. Die Dotierungsmuster haben zueinander unterschiedliche Dotierungskonzentrationen.
  • Bei einigen Ausführungsbeispielen kann eine isolierende Zwischenschicht an dem Substrat und mit einem Kontaktloch, das durch diese geht, vorgesehen sein. Das Phasenänderungsmuster kann in dem Kontaktloch gebildet sein. Ein Kontaktabstandshalter kann zwischen das Phasenänderungsmuster und die isolierende Zwischenschicht gebracht sein.
  • Die Breite des Abschnitts des Phasenänderungsmusters, der zu der ersten Elektrode benachbart ist, kann gleich der oder schmaler als die der ersten Elektrode sein. Die Breite des Abschnitts des Phasenänderungsmusters, der zu der zweiten Elektrode benachbart ist, kann ferner gleich der oder schmaler als die der zweiten Elektrode sein.
  • Bei einigen Ausführungsbeispielen kann das Phasenänderungsmuster ein oder mehrere Volumenmuster (engl.: bulk pattern) umfassen. Das Volumenmuster kann eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen. Die Dotierungsmuster können aus einem Material, bei dem N, O, Bi, Sn, B, In, Ti, C und/oder Si der gleichen Materialschicht wie die Volumenmuster hinzugefügt sind, gebildet sein.
  • Bei einigen Ausführungsbeispielen kann das Phasenänderungsmuster ein erstes Dotierungsmuster und ein zweites Dotierungsmuster, das an dem ersten Dotierungsmuster angeordnet ist, umfassen. Das zweite Dotierungsmuster kann eine höhere Dotierungskonzentration als das erste Dotierungsmuster haben.
  • Bei weiteren Ausführungsbeispielen kann das Phasenänderungsmuster ein erstes Volumenmuster, das zwischen die erste Elektrode und das erste Dotierungsmuster gebracht ist, umfassen. Ein zweites Volumenmuster kann zwischen das erste Dotierungsmuster und das zweite Dotierungsmuster gebracht sein. Ein drittes Volumenmuster kann zwischen das zweite Dotierungsmuster und die zweite Elektrode gebracht sein.
  • Verfahren zum Fertigen eines Mehrbit-PRAM umfassen ein Bilden einer ersten Elektrode an einem Substrat. Ein Phasenänderungsmuster mit einer Mehrzahl von Do tierungsmustern wird an der ersten Elektrode gebildet. Die Dotierungsmuster haben zueinander unterschiedliche Dotierungskonzentrationen. Eine zweite Elektrode wird an dem Phasenänderungsmuster gebildet.
  • Bei einigen Ausführungsbeispielen kann eine isolierende Zwischenschicht an einem Substrat gebildet werden. Ein Kontaktloch kann gebildet werden, um durch die isolierende Zwischenschicht zu gehen. Das Phasenänderungsmuster kann in dem Kontaktloch gebildet werden. Ein Kontaktabstandshalter kann zwischen der isolierenden Zwischenschicht und dem Phasenänderungsmuster gebildet werden.
  • Bei einigen Ausführungsbeispielen kann die erste Elektrode in dem Kontaktloch gebildet werden.
  • Ein Bilden des Phasenänderungsmusters kann ein Bilden eines Volumenmusters in dem Kontaktloch und in Kontakt mit der ersten Elektrode, ein Bilden eines ersten Dotierungsmusters durch Durchführen eines ersten Ionenimplantationsverfahrens in das Volumenmuster und ein Bilden eines zweiten Dotierungsmusters durch Durchführen eines zweiten Ionenimplantationsverfahrens in das Volumenmuster mit dem ersten Dotierungsmuster umfassen. Das erste Dotierungsmuster und die erste Elektrode können voneinander beabstandet sein, und das erste und das zweite Dotierungsmuster können voneinander beabstandet sein.
  • Das Volumenmuster kann eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen. Die Dotierungsmuster können durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in die gleiche Materialschicht wie das Volumenmuster gebildet werden.
  • Das Phasenänderungsmuster kann durch Ablagern eines ersten Volumenmusters in Kontakt mit der ersten Elektrode in dem Kontaktloch, Ablagern eines ersten Dotierungsmusters an dem ersten Volumenmuster und Ablagern eines zweiten Dotierungsmusters an dem ersten Dotierungsmuster gebildet werden. Ein zweites Volumenmuster kann zwischen dem ersten Dotierungsmuster und dem zweiten Dotierungsmuster abgelagert werden. Ein drittes Volumenmuster kann an dem zweiten Volumenmuster abgelagert werden.
  • Der Abschnitt des Phasenänderungsmusters, der zu der ersten Elektrode benachbart ist, kann eine Breite, die gleich der oder schmaler als die erste Elektrode ist, haben. Der Abschnitt des Phasenänderungsmusters, der zu der zweiten Elektrode benachbart ist, kann ferner eine Breite, die gleich der oder schmaler als die zweite Elektrode ist, haben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um ein weiteres Verständnis der Erfindung zu liefern, und in dieser Anmeldung aufgenommen sind und einen Teil derselben bilden, stellen (ein) bestimmte(s) Ausführungsbeispiel(e) der Erfindung dar. Es zeigen:
  • 1 eine Teilquerschnittsansicht eines herkömmlichen Phasenänderungs-Zufallszugriffsspeichers (PRAM).
  • 2 ein äquivalentes Schaltungsdiagramm eines Teils einer Zellenarrayregion eines PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung.
  • 3 eine Draufsicht eines Teils einer Zellenarrayregion eines PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung.
  • 4 eine Querschnittsansicht entlang der Linie I-I' von 3, die einen PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellt.
  • 5 eine grafische Darstellung, die ein Phasenänderungsmuster eines PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellt.
  • 6 und 7 grafische Darstellungen, die Strom- und Widerstandscharakteristika eines Phasenänderungsmusters gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellen.
  • 8 eine Querschnittsansicht entlang der Linie I-I' von 3, die einen PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung darstellt.
  • 9 ein äquivalentes Schaltungsdiagramm eines Teils einer Zellenarrayregion eines PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung.
  • 10 eine Querschnittsansicht eines PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung.
  • 11 bis 20 Querschnittsansichten entlang der Linie I-I' von 3, die Verfahren zum Bilden eines PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN DER ERFINDUNG
  • Ausführungsbeispiele der vorliegenden Erfindung werden nun im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen, in denen Ausführungsbeispiele der Erfindung gezeigt sind, ausführlicher beschrieben. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen ausgeführt sein und sollte nicht als auf die hierin dargelegten Ausführungsbeispiele begrenzt aufgefasst werden. Diese Ausführungsbeispiele sind vielmehr vorgesehen, so dass diese Offenbarung gründlich und vollständig ist und Fachleuten den Schutzbereich der Erfindung ausführlich vermitteln wird. Gleiche Zahlen beziehen sich überall auf gleiche Elemente.
  • Es versteht sich von selbst, dass, obwohl die Ausdrücke erste(r, s), zweite(r, s) etc. hierin verwenden sein können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke begrenzt sein sollten. Diese Ausdrücke sind lediglich verwendet, um ein Element von einem anderen zu unterscheiden. Ein erstes Element könnte beispielsweise als ein zweites Element bezeichnet sein, und ein zweites Element könnte ähnlich als ein erstes Element bezeichnet sein, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Wie hierin verwendet ist, umfasst der Ausdruck „und/oder" eine beliebige und alle Kombinationen eines oder mehrerer der zugeordneten aufgelisteten Objekte.
  • Die hierin verwendete Terminologie ist lediglich für den Zweck eines Beschreibens besonderer Ausführungsbeispiele und soll die Erfindung nicht begrenzen. Wie hierin verwendet, sollen die Singularformen „einer", „eine", „eines" und „der/die/das" die Pluralformen ebenfalls umfassen, es sei denn, dass es der Kontext klar anders angibt. Es versteht sich ferner von selbst, dass die Ausdrücke „weist auf", „aufweisend", „umfasst" und/oder „umfassend", wenn hierin verwendet, die Anwesenheit erwähnter Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten spezifizieren, die Anwesenheit oder die Hinzufügung eines (einer) oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben jedoch nicht ausschließen.
  • Es sei denn, dass es anders definiert ist, haben alle hierin verwendeten Ausdrücke (einschließlich technische und wissenschaftliche Ausdrücke) die gleiche Bedeutung, wie sie durch einen Fachmann in der Technik, zu der diese Erfindung gehört, gewöhnlich verstanden wird. Es versteht sich ferner von selbst, dass hierin verwendete Ausdrücke als eine Bedeutung, die mit ihrer Bedeutung in dem Kontext dieser Beschreibung und der relevanten Technik konsistent ist, habend interpretiert werden sollten und nicht in einem idealisierten oder allzu formellen Sinn interpretiert werden, es sei denn, dass es hierin ausdrücklich so definiert ist.
  • Es versteht sich von selbst, dass, wenn auf ein Element, wie eine Schicht, eine Region oder ein Substrat, als „auf" einem anderen Element oder sich „auf" dieses erstreckend Bezug genommen wird, dieses direkt auf dem anderen Element sein oder sich direkt auf dieses erstrecken kann oder dazwischen liegende Elemente ebenfalls anwesend sein können. Im Gegensatz dazu sind, wenn auf ein Element als „direkt auf" einem anderen Element oder sich „direkt auf" dieses erstreckend Bezug genommen wird, keine dazwischen liegenden Elemente anwesend. Es versteht sich ferner von selbst, dass, wenn auf ein Element als mit einem anderen Element „verbunden" oder „gekoppelt" Bezug genommen wird, dieses mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder dazwischen liegende Elemente anwesend sein können. Im Gegensatz dazu sind, wenn auf ein Element als mit einem anderen Element „direkt verbunden" oder „direkt gekoppelt" Bezug genommen wird, keine dazwischen liegenden Elemente anwesend.
  • Relative Ausdrücke wie „unter" oder „über" oder „obere(r, s)" oder untere(r, s)" oder „horizontal" oder „lateral" oder „vertikal" können hierin verwendet sein, um eine Beziehung eines Elements, einer Schicht oder einer Region zu einem anderen Element, einer anderen Schicht oder einer anderen Region, wie in den Figuren dargestellt ist, zu beschreiben. Es versteht sich von selbst, dass diese Ausdrücke unterschiedliche Orientierungen der Vorrichtung zusätzlich zu der in den Figuren veranschaulichten Orientierung beinhalten sollen.
  • Ausführungsbeispiele der Erfindung sind hierin unter Bezugnahme auf Querschnittsdarstellungen, die schematische Darstellungen idealisierter Ausführungsbeispiele (und von Zwischenstrukturen) der Erfindung sind, beschrieben. Die Dicke von Schichten und Regionen in den Zeichnungen kann für eine Klarheit übertrieben dargestellt sein. Abwandlungen von den Formen der Darstellungen als ein Resultat beispielsweise von Herstellungsverfahren und/oder -toleranzen sind zusätzlich zu erwarten. Ausführungsbeispiele der Erfindung sollten daher nicht als auf die besonderen Formen von hierin dargestellten Regionen begrenzt aufgefasst werden, sondern sollen Abweichungen in Formen, die beispielsweise aus einem Herstellen resultieren, einschließen. Eine implantierte Region, die als ein Rechteck dargestellt ist, wird beispielsweise typischerweise abgerundete oder gebogene Merkmale und/oder einen Gradienten einer Implantationsstoffkonzentration an ihren Rändern und nicht eine diskrete Änderung von implantierten zu nicht implantierten Regionen haben. Eine vergrabene Region, die durch eine Implantation gebildet ist, kann ebenso in einer Implantation in der Region zwischen der vergrabenen Region und der Oberfläche, durch die die Implantation stattfindet, resultieren. Die in den Figuren dargestellten Regionen sind daher in ihrem Wesen schematisch, und ihre Formen sollen die tatsächliche Form einer Region einer Vorrichtung nicht darstellen und sollen den Schutzbereich der Erfindung nicht begrenzen.
  • 2 ist ein äquivalentes Schaltungsdiagramm eines Abschnitts einer Zellenarrayregion eines Phasenänderungs-Zufallszugriffsspeichers (PRAM) gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung.
  • Bezug nehmend auf 2 können eine Mehrzahl von Wortleitungen (WL), eine Mehrzahl von Bitleitungen (BL) und eine Mehrzahl von Phasenänderungs-Speicherzellen 100 in der Zellenarrayregion vorgesehen sein. Die Bitleitungen BL können die Wortleitungen WL kreuzen. Die Phasenänderungs-Speicherzellen 100 können bei Schnittpunkten der Wortleitungen WL und der Bitleitungen BL angeordnet sein.
  • Jede der Phasenänderungs-Speicherzellen 100 kann ein Phasenänderungsmuster (Rp), das mit einer der Bitleitungen BL elektrisch verbunden ist, und eine Schaltvor richtung D, die mit dem Phasenänderungsmuster Rp elektrisch verbunden ist, umfassen. Die Schaltvorrichtung kann beispielsweise eine Diode umfassen. Ein Ende der Diode D kann mit einer der Wortleitungen WL elektrisch verbunden sein. Die Schaltvorrichtung kann alternativ ein Metalloxidhalbleiter-(MOS) Transistor sein.
  • 3 ist eine Draufsicht eines Abschnitts einer Zellenarrayregion eines PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung. Mit anderen Worten ist 3 eine Draufsicht eines Abschnitts der Zellenarrayregion von 2, und 4 ist eine Querschnittsansicht entlang der Linie I-I' von 3, die einen PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellt.
  • Bezug nehmend auf 3 und 4 kann ein PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung eine Wortleitung (WL) 55 und eine Bitleitung (BL) 87, die beide an einem Substrat 51 vorgesehen sind, umfassen. Das Substrat 51 kann ein Halbleitersubstrat, wie ein Siliziumsubstrat, sein. Die Wortleitung WL 55 kann durch eine Trennschicht 53 an dem Substrat 51 definiert sein. Die Trennschicht 53 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, sein.
  • Die Wortleitung 55 kann Störstellenionenimplantationsregionen umfassen. Die Wortleitung 55 kann alternativ eine leitfähige Leitung, die auf das Substrat 51 gestapelt ist, umfassen. Die leitfähige Leitung kann eine Metallleitung und/oder ein epitaxiales Halbleitermuster umfassen.
  • Eine untere isolierende Schicht 63 kann an der Wortleitung 55 und der Trennschicht 53 vorgesehen sein. Die untere isolierende Schicht 63 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, sein. Eine Diode D kann innerhalb der unteren isolierenden Schicht 63 angeordnet sein. Die Diode D kann ein erstes Halbleitermuster 65 und ein zweites Halbleitermuster 66 umfassen.
  • Das erste Halbleitermuster 65 kann eine Halbleiterschicht eines n-Typs oder eines p-Typs sein. Das zweite Halbleitermuster 66 kann eine Halbleiterschicht mit einem zu dem ersten Halbleitermuster 65 unterschiedlichen Leitfähigkeitstyp sein. Wenn das erste Halbleitermuster 65 eine Halbleiterschicht des n-Typs umfasst, kann beispielsweise das zweite Halbleitermuster 66 eine Halbleiterschicht des p-Typs umfassen.
  • Das erste Halbleitermuster 65 und das zweite Halbleitermuster 66 können auf der Wortleitung 55 aufeinander folgend gestapelt sein. Bei diesem Fall kann das erste Halbleitermuster 65 in Kontakt mit der Wortleitung 55 sein. Eine Diodenelektrode 69 kann auf dem zweiten Halbleitermuster 66 angeordnet sein. Die Diodenelektrode 69 kann eine leitfähige Schicht, wie eine Metallschicht und/oder eine Metallsilicidschicht, umfassen. Die Diodenelektrode 69 kann jedoch aus der Struktur weggelassen sein.
  • Eine isolierende Zwischenschicht 73 kann auf der Diode D und der unteren isolierenden Schicht 63 vorgesehen sein. Die isolierende Zwischenschicht 73 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Ein Kontaktloch 73H kann gebildet sein, wobei dieses durch die isolierende Zwischenschicht 73 geht.
  • Eine erste Elektrode 71 kann gebildet sein, um ein unteres Ende des Kontaktlochs 73H mindestens teilweise zu füllen. Bei diesem Fall kann der Durchmesser der ersten Elektrode 71 der gleiche wie der des Kontaktlochs 73H sein. Die erste Elektrode 71 kann in Kontakt mit der Diodenelektrode 69, wenn anwesend, sein. Bei einigen Ausführungsbeispielen kann die erste Elektrode 71 in Kontakt mit dem zweiten Halbleitermuster 66 sein. Die erste Elektrode 71 kann eine Ti-Schicht, eine TiN-Schicht, eine Ti-AIN-Schicht, eine W-Schicht, eine WN-Schicht, eine Si-Schicht, eine Ta-Schicht, eine TaN-Schicht, eine TaCN-Schicht und/oder eine WCN-Schicht umfassen.
  • Ein Phasenänderungsmuster (Rp) 80 ist in dem Kontaktloch 73H an der ersten Elektrode 71 gebildet. Bei einigen (nicht gezeigten) Ausführungsbeispielen kann die Breite des Abschnitts des Phasenänderungsmusters 80, der zu der ersten Elektrode 71 benachbart ist, die gleiche wie die der ersten Elektrode 71 sein.
  • Wie in 4 gezeigt ist, kann ein Kontaktabstandshalter 74 an Seitenwänden des Kontaktlochs 73H zwischen dem Phasenänderungsmuster 80 und der isolierenden Zwischenschicht 73 vorgesehen sein. D. h., der Kontaktabstandshalter 74 kann an Seitenwänden des Kontaktlochs 73H an der ersten Elektrode 71 gebildet sein. Bei einigen Ausführungsbeispielen kann demgemäß die Breite des Abschnitts des Phasenänderungsmusters 80, der zu der ersten Elektrode 71 benachbart ist, schmaler als die Breite der ersten Elektrode 71 sein. Der Kontaktabstandshalter 74 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen.
  • Das Phasenänderungsmuster 80 kann ein erstes Volumenmuster 75A, ein erstes Dotierungsmuster 76, ein zweites Volumenmuster 75B, ein zweites Dotierungsmuster 77 und ein drittes Volumenmuster 75C, die auf der ersten Elektrode 71 aufeinander folgend gestapelt sind, umfassen.
  • Jedes des ersten, des zweiten und des dritten Volumenmusters 75A, 75B und 75C kann eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen. Das erste Volumenmuster 75A, das zweite Volumenmuster 75B und/oder das dritte Volumenmuster 75C können aus dem gleichen Material gebildet sein.
  • Jedes des ersten und des zweiten Dotierungsmusters 76 und 77 kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te- Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht gebildet sein. Die Dotierungsmuster 76 und 77 können ferner durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in eine Schicht, die das gleiche Material wie die Volumenmuster 75A, 75B und 75C ist, gebildet sein.
  • Das erste Dotierungsmuster 76 kann einen höheren elektrischen Widerstand als das erste und das zweite Volumenmuster 75A und 75B haben. Das zweite Dotierungsmuster 77 kann ähnlich einen höheren elektrischen Widerstand als das zweite und das dritte Volumenmuster 75B und 75C haben. Das erste Dotierungsmuster 76 kann eine zu dem zweiten Dotierungsmuster 77 unterschiedliche Dotierungskonzentration haben. D. h., das erste Dotierungsmuster 76 kann einen zu dem zweiten Dotierungsmuster 77 unterschiedlichen elektrischen Widerstand haben. Das zweite Dotierungsmuster 77 kann beispielsweise eine höhere Dotierungskonzentration als das erste Dotierungsmuster 76 haben. Bei diesem Fall kann das zweite Dotierungsmuster 77 einen höheren elektrischen Widerstand als das erste Dotierungsmuster 76 haben. Wenn N und/oder C in das erste Dotierungsmuster 76 und das zweite Dotierungsmuster 77 dotiert ist, würde beispielsweise eine höhere Dotierungskonzentration in einem höheren elektrischen Widerstand resultieren. Wenn Ti in das erste Dotierungsmuster 76 und das zweite Dotierungsmuster 77 dotiert ist, würde jedoch eine höhere Dotierungskonzentration in einem niedrigeren elektrischen Widerstand resultieren.
  • Eine obere isolierende Schicht 83 ist an der isolierenden Zwischenschicht 73 gebildet. Die obere isolierende Schicht 83 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen.
  • Eine zweite Elektrode 85 ist in der oberen isolierenden Schicht 83 gebildet und ist in Kontakt mit dem Phasenänderungsmuster 80. Die zweite Elektrode 85 kann insbesondere auf dem Kontaktloch 73H sein und kann in Kontakt mit dem dritten Volumenmuster 75C sein. Die Breite des Abschnitts des Phasenänderungsmusters 80, der zu der zweiten Elektrode 85 benachbart ist, kann gleich der oder schmaler als die Breite der zweiten Elektrode 85 sein.
  • Die Bitleitung 87 kann auf der oberen isolierenden Schicht 83 sein und kann die zweite Elektrode 85 kontaktieren. Die Bitleitung 87 kann durch die zweite Elektrode 85, das Phasenänderungsmuster 80, die erste Elektrode 71, die Diodenelektrode 69 und die Diode D mit der Wortleitung 55 elektrisch verbunden sein.
  • Die zweite Elektrode 85 kann eine Ti-Schicht, eine TiN-Schicht, eine TiAIN-Schicht, eine W-Schicht, eine WN-Schicht, eine Si-Schicht, eine Ta-Schicht, eine TaN-Schicht, eine TaCN-Schicht und/oder eine WCN-Schicht umfassen. Die Bitleitung 87 kann eine leitfähige Schicht, wie eine Metallschicht, eine Polysiliziumschicht, eine Metallsilicidschicht und/oder eine Kombination derselben, umfassen.
  • Wenn ein Betriebsstrom durch die Bitleitung 87 und die Wortleitung 55 dem Phasenänderungsmuster 80 zugeführt wird, kann ein erstes Übergangsvolumen 77T in dem zweiten Dotierungsmuster 77 erzeugt werden, und ein zweites Übergangsvolumen 76T kann in dem ersten Dotierungsmuster 76 erzeugt werden. Die Größe des ersten und des zweiten Übergangsvolumens 77T und 76T kann durch die Größe und die Dotierungskonzentration der Dotierungsmuster 76 und 77 bestimmt werden. Die Größe des ersten und des zweiten Übergangsvolumens 77T und 76T kann daher beträchtlich reduziert werden. Der Betriebsstrom, der dem Phasenänderungsmuster 80 zugeführt wird, kann demgemäß reduziert werden.
  • Bei einigen (nicht gezeigten) Ausführungsbeispielen können das erste Dotierungsmuster 76 und das zweite Dotierungsmuster 77 miteinander in Kontakt sein. Bei jenem Fall kann das Phasenänderungsmuster 80 das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Dotierungsmuster 77 und das dritte Volumenmuster 75C, die aufeinander folgend gestapelt sind, umfassen.
  • Bei noch weiteren Ausführungsbeispielen kann das erste Volumenmuster 75A weggelassen sein. Bei jenem Fall kann das erste Dotierungsmuster 76 in einem direkten Kontakt mit der ersten Elektrode 71 sein.
  • Bei weiteren Ausführungsbeispielen kann das dritte Volumenmuster 75C weggelassen sein, wobei in diesem Fall das zweite Dotierungsmuster 77 in einem direkten Kontakt mit der zweiten Elektrode 85 sein kann.
  • 5 ist eine grafische Darstellung, die ein Phasenänderungsmuster gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellt, und 6 und 7 sind grafische Darstellungen, die Strom- und Widerstandscharakteristika eines Phasenänderungsmusters gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung darstellen. Einige Operationen eines PRAM gemäß Ausführungsbeispielen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf 5 bis 7 beschrieben.
  • Bezug nehmend auf 5 kann ein PRAM gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung eine erste Elektrode 71, ein Phasenänderungsmuster (Rp) 80 und eine zweite Elektrode 85 umfassen, wie im Vorhergehenden unter Bezugnahme auf 4 beschrieben ist. Das Phasenänderungsmuster 80 kann ein erstes Volumenmuster 75A, ein erstes Dotierungsmuster 76, ein zweites Volumenmuster 75B, ein zweites Dotierungsmuster 77 und ein drittes Volumenmuster 75C, die auf der ersten Elektrode 71 aufeinander folgend gestapelt sind, umfassen. Die erste Elektrode 71, das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Volumenmuster 75B, das zweite Dotierungsmuster 77, das dritte Volumenmuster 75C und die zweite Elektrode 85 können demgemäß in Reihe elektrisch geschaltet sein.
  • Eine horizontale Achse von 5 stellt eine Dotierungskonzentration dar, und eine grafische Darstellung 500 stellt eine Dotierungskonzentration bei jeder Schicht des Phasenänderungsmusters 80 dar. Wie in der grafischen Darstellung 500 grafisch aufgezeichnet ist, kann das erste Dotierungsmuster 76 eine erste Dotierungskonzentration 76C haben, und das zweite Dotierungsmuster 77 kann eine zweite Dotierungskonzent ration 77C haben. Die zweite Dotierungskonzentration 77C kann höher als die erste Dotierungskonzentration 76C sein. Bei diesem Fall kann das zweite Dotierungsmuster 77 einen höheren elektrischen Widerstand als das erste Dotierungsmuster 76 haben. Das erste Dotierungsmuster 76 kann ferner eine höhere Dotierungskonzentration als das erste Volumenmuster 75A, das zweite Volumenmuster 75B und/oder das dritte Volumenmuster 75C haben. D. h., das erste Dotierungsmuster 76 kann einen höheren elektrischen Widerstand als das erste Volumenmuster 75A, das zweite Volumenmuster 75B und/oder das dritte Volumenmuster 75C haben.
  • Bezug nehmend auf 5 und 6 stellt eine Kurve 677 in 6 Strom- und Widerstandscharakteristika des zweiten (höher dotierten) Dotierungsmusters 77 dar, und eine Kurve 676 in 6 stellt Strom- und Widerstandscharakteristika des ersten Dotierungsmusters 76 dar. Der Strom ist auf der horizontalen Achse I von 6 grafisch aufgezeichnet, und die Einheit der horizontalen Achse ist Ampere (A). Der elektrische Widerstand ist ferner auf der vertikalen Achse R von 6 grafisch aufgezeichnet, und die Einheit der vertikalen Achse ist Ohm (Ω).
  • Wenn ein Strom durch das zweite Dotierungsmuster 77 fließt, können sich die Strom- und Widerstandscharakteristika, wie in der Kurve 677 gezeigt, zeigen. Wenn das zweite Dotierungsmuster 77 in einem amorphen Zustand ist, hat insbesondere das Muster einen ersten Widerstand RRS1. Wenn ein erster Strom IS1 dem zweiten Dotierungsmuster 77 zugeführt wird, kann ein erstes Übergangsvolumen 77T in dem zweiten Dotierungsmuster 77 gebildet werden. Das erste Übergangsvolumen 77T kann in einem kristallinen Zustand sein. Bei diesem Fall wird der Widerstand des zweiten Dotierungsmusters 77 RS1, was niedriger als der erste Widerstand RRS1 ist. Wenn ein zweiter Strom IRS1, der höher als der erste Strom IS1 ist, dem zweiten Dotierungsmuster 77 zugeführt wird, kann folgend das zweite Dotierungsmuster 77 in den amorphen Zustand umgewandelt werden. Bei diesem Fall hat das zweite Dotierungsmuster 77 den ersten Widerstand RRS1.
  • Wenn ein Strom durch das erste Dotierungsmuster 76 fließt, können die in der Kurve 676 gezeigten Strom- und Widerstandscharakteristika erhalten werden. Wenn das erste Dotierungsmuster 76 in einem amorphen Zustand ist, kann sich insbesondere ein niedrigerer dritter Widerstand RRS2 als der erste Widerstand RRS1 zeigen. Wenn ein dritter Strom IS2, der höher als der erste Strom IS1 ist, dem ersten Dotierungsmuster 76 zugeführt wird, kann ein zweites Übergangsvolumen 76T in dem ersten Dotierungsmuster 76 gebildet werden. Das zweite Übergangsvolumen 76T kann in einem kristallinen Zustand sein. Bei diesem Fall ändert sich der Widerstand des ersten Dotierungsmusters 76 zu RS2, was niedriger als der zweite Widerstand RS1 und der dritte Widerstand RRS2 ist. Wenn ein vierter Strom IRS2, der höher als der dritte Strom IS2 und der zweite Strom IRS1 ist, dem ersten Dotierungsmuster 76 zugeführt wird, kann folgend das erste Dotierungsmuster 76 in den amorphen Zustand umgewandelt werden. Bei diesem Fall hat das erste Dotierungsmuster 76 den dritten Widerstand RRS2.
  • Bezug nehmend auf 5 bis 7 stellt eine Kurve 780 Strom- und Widerstandscharakteristika des Phasenänderungsmusters 80 dar. Der Strom ist in der horizontalen Achse I von 7 grafisch aufgezeichnet, und die Einheit der horizontalen Achse ist Ampere (A). Eine vertikale Achse R von 7 stellt den elektrischen Widerstand dar, und die Einheit der vertikalen Achse ist Ohm (Ω).
  • Wenn ein Strom durch das Phasenänderungsmuster 80 fließt, können die Strom- und Widerstandscharakteristika der Kurve 780 erhalten werden. Bei diesem Fall kann die Kurve 780 im Wesentlichen die gleiche Spur wie eine Kombination der Kurven 677 und 676 von 6 zeigen.
  • Wenn das erste und das zweite Dotierungsmuster 76 und 77 in einem amorphen Zustand sind, kann insbesondere das Phasenänderungsmuster 80 einen ersten zusammengesetzten Widerstand RAA haben. Der erste zusammengesetzte Widerstand RAA kann als ein Wert, der einer Reihenschaltung des ersten Widerstands RRS1 und des dritten Widerstands RRS2 entspricht, aufgefasst werden. Wenn ein erster Programmstrom ICA an das Phasenänderungsmuster 80 angelegt wird, kann das erste Übergangs volumen 77T in dem zweiten Dotierungsmuster 77 erzeugt werden. Das erste Übergangsvolumen 77T kann in einem kristallinen Zustand sein. Bei diesem Fall kann das Phasenänderungsmuster 80 einen zweiten zusammengesetzten Widerstand RCA, der niedriger als der erste zusammengesetzte Widerstand RAA ist, haben. Der zweite zusammengesetzte Widerstand RCA kann als ein Wert, der einer Reihenschaltung des zweiten Widerstands RS1 und des dritten Widerstands RRS2 entspricht, aufgefasst werden.
  • Wenn ein höherer zweiter Programmstrom ICC als der erste Programmstrom ICA an das Phasenänderungsmuster 80 angelegt wird, kann das zweite Übergangsvolumen 76T in dem ersten Dotierungsmuster 76 erzeugt werden. Das zweite Übergangsvolumen 76T kann in einem kristallinen Zustand sein. Bei diesem Fall kann das Phasenänderungsmuster 80 einen dritten zusammengesetzten Widerstand RCC, der niedriger als der zweite zusammengesetzte Widerstand RCA ist, haben. Der dritte zusammengesetzte Widerstand RCC kann als ein Wert, der einer Reihenschaltung des zweiten Widerstands RS1 und des vierten Widerstands RS2 entspricht, aufgefasst werden.
  • Wenn ein dritter Programmstrom IAC, der höher als der zweite Programmstrom ICC ist, an das Phasenänderungsmuster 80 angelegt wird, kann das zweite Dotierungsmuster 77 in den amorphen Zustand umgewandelt werden. Bei diesem Fall hat das Phasenänderungsmuster 80 einen vierten zusammengesetzten Widerstand RAC. Der vierte zusammengesetzte Widerstand RAC kann niedriger als der erste zusammengesetzte Widerstand RAA und höher als der zweite zusammengesetzte Widerstand RCA sein. Der vierte zusammengesetzte Widerstand RAC kann als ein Wert, der einer Reihenschaltung des ersten Widerstands RRS1 und des vierten Widerstands RS2 entspricht, aufgefasst werden.
  • Wenn ein vierter Programmstrom IAA, der höher als der dritte Programmstrom IAC ist, an das Phasenänderungsmuster 80 angelegt wird, kann ferner das erste Dotierungsmuster 76 in den amorphen Zustand umgewandelt werden. Bei diesem Fall hat das Phasenänderungsmuster 80 den ersten zusammengesetzten Widerstand RAA.
  • Wie im Vorhergehenden beschrieben ist, kann das Phasenänderungsmuster 80 ansprechend auf ein Anlegen des ersten bis vierten Programmstroms ICA, ICC, IAC und IAA den ersten bis vierten zusammengesetzten Widerstand RAA, RCA, RCC und RAC haben. Als ein Resultat kann das Phasenänderungsmuster 80 in vier Zustände programmiert werden, wobei in diesem Fall das Phasenänderungsmuster 80 zwei Bits Daten speichern kann.
  • 8 ist eine Querschnittsansicht entlang der Linie I-I' von 3, die PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung darstellt.
  • Bezug nehmend auf 3 und 8 kann ein PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung eine Wortleitung (WL) 55 und eine Bitleitung (BL) 87 an einem Substrat 51 umfassen. Eine Trennschicht 53, eine untere isolierende Schicht 63, eine Diode D, eine Diodenelektrode 69, eine isolierende Zwischenschicht 73, ein Kontaktloch 73H, eine erste Elektrode 75, eine obere isolierende Schicht 83 und eine zweite Elektrode 85 können an dem Substrat 51 vorgesehen sein. Die Diode D kann ein erstes Halbleitermuster 65 und ein zweites Halbleitermuster 66 umfassen. Lediglich Unterschiede zu den vorhergehenden Ausführungsbeispielen werden im Folgenden unter Bezugnahme auf 4 beschrieben.
  • Ein Phasenänderungsmuster (Rp) 80' kann an der ersten Elektrode 71 in dem Kontaktloch 73H angeordnet sein. Ein Kontaktabstandshalter 74 kann zwischen dem Phasenänderungsmuster 80' und der isolierenden Zwischenschicht 73 vorgesehen sein. D. h., der Kontaktabstandshalter 74 kann an Seitenwänden des Kontaktlochs 73H an der ersten Elektrode 71 angeordnet sein, wobei in diesem Fall die Breite des Abschnitts des Phasenänderungsmusters 80', der zu der ersten Elektrode 71 benachbart ist, schmaler als die Breite der ersten Elektrode 71 sein kann.
  • Der Kontaktabstandshalter 74 kann jedoch weggelassen sein, wobei in diesem Fall die Breite des Abschnitts des Phasenänderungsmusters 80', der zu der ersten Elektrode 71 benachbart ist, gleich der der ersten Elektrode 71 sein kann.
  • Das Phasenänderungsmuster 80' kann ein erstes Volumenmuster 75A, ein erstes Dotierungsmuster 76, ein zweites Volumenmuster 75B, ein zweites Dotierungsmuster 77, ein drittes Volumenmuster 75C usw. bis zu einem n-ten Dotierungsmuster 78 und einem n-ten Volumenmuster 75N, die aufeinander folgend gestapelt sind, umfassen. Eine Mehrzahl von Dotierungsmustern und eine Mehrzahl von Volumenmustern kann zwischen das dritte Volumenmuster 75C und das n-te Dotierungsmuster 78 gebracht sein.
  • Sowohl das erste Volumenmuster 75A, das zweite Volumenmuster 75B, das dritte Volumenmuster 75C als auch das n-te Volumenmuster 75N können eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen. Das erste Volumenmuster 75A, das zweite Volumenmuster 75B, das dritte Volumenmuster 75C und das n-te Volumenmuster 75N können aus der gleichen Materialschicht gebildet sein.
  • Sowohl das erste Dotierungsmuster 76, das zweite Dotierungsmuster 77 als auch das n-te Dotierungsmuster 78 können aus einer Materialschicht gebildet sein, die eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht, die mit N, O, Bi, Sn, B, In, Ti, C und/oder Si dotiert ist, umfasst.
  • Das erste Dotierungsmuster 76 kann einen höheren elektrischen Widerstand als das erste Volumenmuster 75A, das zweite Volumenmuster 75B, das dritte Volumenmuster 75C und das n-te Volumenmuster 75N haben. Das zweite und das n-te Dotierungsmuster 77 und 78 können ähnlich einen höheren elektrischen Widerstand als das erste Volumenmuster 75A, das zweite Volumenmuster 75B, das dritte Volumenmuster 75C und das n-te Volumenmuster 75N haben. Das erste, das zweite und das n-te Dotierungsmuster 76 bis 78 können zueinander unterschiedliche Dotierungskonzentrationen haben. D. h., das erste, das zweite und das n-te Dotierungsmuster 76 bis 78 können zueinander unterschiedliche elektrische Widerstände haben. Das zweite Dotierungsmuster 77 kann beispielsweise eine höhere Dotierungskonzentration als das erste Dotierungsmuster 76 haben. Bei diesem Fall kann das zweite Dotierungsmuster 77 einen höheren elektrischen Widerstand als das erste Dotierungsmuster 76 haben.
  • Bei einigen Ausführungsbeispielen können das zweite Volumenmuster 75B und das dritte Volumenmuster 75C weggelassen sein, wobei in diesem Fall das zweite Dotierungsmuster 77 in Kontakt mit dem ersten und dem n-ten Dotierungsmuster 76 und 78 sein kann.
  • Bei noch weiteren Ausführungsbeispielen kann das erste Volumenmuster 75A weggelassen sein, wobei in diesem Fall das erste Dotierungsmuster 76 in einem direkten Kontakt mit der ersten Elektrode 71 sein kann.
  • Bei noch weiteren Ausführungsbeispielen kann das n-te Volumenmuster 75N weggelassen sein, wobei in diesem Fall das n-te Dotierungsmuster 78 in einem direkten Kontakt mit der zweiten Elektrode 85 sein kann.
  • Als ein Resultat kann das Phasenänderungsmuster 80' mehrere Bits Daten speichern.
  • 9 ist ein äquivalentes Schaltungsdiagramm eines Abschnitts einer Zellenarrayregion eines PRAM gemäß noch weiteren Ausführungsbeispielen der vorliegenden Erfindung, und 10 ist eine Querschnittsansicht eines PRAM gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung.
  • Bezug nehmend auf 9 können eine Mehrzahl von Wortleitungen WL, eine Mehrzahl von Bitleitungen BL und eine Mehrzahl von Phasenänderungs-Speicherzellen 200 in einer Zellenarrayregion des PRAM gemäß Ausführungsbeispielen der vorliegenden Erfindung vorgesehen sein. Die Bitleitungen BL können die Wortleitungen WL kreuzen. Die Phasenänderungs-Speicherzellen 200 können bei Schnittpunkten der Wortleitungen WL und der Bitleitungen BL angeordnet sein.
  • Jede der Phasenänderungs-Speicherzellen 200 kann ein Phasenänderungsmuster Rp, das mit einer der Bitleitungen BL elektrisch verbunden ist, und eine Schaltvorrichtung, die mit dem Phasenänderungsmuster Rp elektrisch verbunden ist, umfassen. Die Schaltvorrichtung kann einen MOS-Transistor Ta umfassen. Ein Gate des MOS-Transistors Ta kann mit einer der Wortleitungen WL elektrisch verbunden sein.
  • Bezug nehmend auf 10 kann ein PRAM gemäß Ausführungsbeispielen der vorliegenden Erfindung eine Wortleitung (WL) 135 und eine Bitleitung (BL) 87, die beide an einem Substrat 151 vorgesehen sind, umfassen. Das Substrat 151 kann ein Halbleitersubstrat, wie ein Siliziumsubstrat, sein.
  • Eine Trennschicht 153, die eine aktive Region definiert, kann in dem Substrat 151 angeordnet sein. Die Trennschicht 153 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Die Wortleitung WL kann als die Gate-Elektrode 135 für den Transistor Ta dienen. Die Gate-Elektrode 135 kann aus einer leitfähigen Schicht, wie einer Polysiliziumschicht, einer Metallschicht, einer Metallsilicidschicht und/oder einer Kombination derselben, gebildet sein. Source- und Drain-Regionen 133 können in der aktiven Region auf beiden Seiten der Gate-Elektrode 135 angeordnet sein.
  • Die Gate-Elektrode 135, das Substrat 151 und die Source- und Drain-Regionen 133 können einen MOS-Transistor Ta bilden.
  • Der MOS-Transistor Ta und die Trennschicht 153 können mit einer unteren isolierenden Schicht 63 bedeckt sein. Die untere isolierende Schicht 63 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, sein.
  • Eine Source-Leitung 139 und eine Drain-Anschlussstelle 147 können in der unteren isolierenden Schicht 63 angeordnet sein. Die Source-Leitung 139 kann durch einen Source-Stöpsel 137, der durch die untere isolierende Schicht 63 geht, mit einer der Source- und/oder Drain-Regionen 133 elektrisch verbunden sein. Die Drain-Anschlussstelle 147 kann durch einen Drain-Stöpsel 146, der durch die untere isolierende Schicht 63 geht, mit der anderen der Source- und/oder Drain-Regionen 133 elektrisch verbunden sein. Die Source-Leitung 139, die Drain-Anschlussstelle 147, der Source-Stöpsel 137 und der Drain-Stöpsel 146 können aus einer leitfähigen Schicht gebildet sein.
  • Eine isolierende Zwischenschicht 73 kann an der unteren isolierenden Schicht 63 vorgesehen sein. Die isolierende Zwischenschicht 73 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Ein Kontaktloch 73H kann gebildet sein, um durch die isolierende Zwischenschicht 73 zu gehen.
  • Eine erste Elektrode 71 kann bei einem unteren Ende des Kontaktlochs 73H gebildet sein. Bei diesem Fall können die erste Elektrode 71 und das Kontaktloch 73H den gleichen Durchmesser haben. Die erste Elektrode 71 kann in Kontakt mit der Drain-Anschlusssteile 147 sein. Die erste Elektrode 71 kann eine Ti-Schicht, eine TiN-Schicht, eine TiAIN-Schicht, eine W-Schicht, eine WN-Schicht, eine Si-Schicht, eine Ta-Schicht, eine TaN-Schicht, eine TaCN-Schicht und/oder eine WCN-Schicht umfassen.
  • Wie in 10 dargestellt ist, können ein Phasenänderungsmuster 80, ein Kontaktabstandshalter 74, eine obere isolierende Schicht 83, eine zweite Elektrode 85 und die Bitleitung 87 umfasst sein, wie im Vorhergehenden unter Bezugnahme auf 4 beschrieben ist.
  • 11 bis 16 sind Querschnittsansichten entlang der Linie I-I' von 3, die Verfahren zum Bilden eines PRAM gemäß einem ersten exemplarischen Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 3 und 11 kann eine Trennschicht 53, die eine Wortleitung (WL) 55 definiert, in einem Substrat 51 gebildet werden. Das Substrat 51 kann ein Halbleitersubstrat, wie ein Siliziumsubstrat, sein. Die Trennschicht 53 kann beispielsweise durch ein Grabentrennverfahren gebildet werden. Die Trennschicht 53 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Die Wortleitung 55 kann aus einer Störstellenionenimplantationsregion gebildet werden. Die Wortleitung 55 kann alternativ aus einer leitfähigen Leitung, die auf das Substrat 51 gestapelt wird, gebildet werden. Die leitfähige Leitung kann eine Metallleitung und/oder ein epitaxiales Halbleitermuster umfassen.
  • Eine untere isolierende Schicht 63 kann an der Wortleitung 55 und der Trennschicht 53 gebildet werden. Die untere isolierende Schicht 63 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Dioden D können in der unteren isolierenden Schicht 63 gebildet werden. Die Dioden D können beispielsweise durch aufeinander folgendes Stapeln eines ersten Halbleitermusters 65 und eines zweiten Halbleitermusters 66 auf einer vorbestimmten Region der Wortleitung 55 gebildet werden.
  • Das erste Halbleitermuster 65 kann aus einer Halbleiterschicht eines n-Typs oder eines p-Typs gebildet werden. Das zweite Halbleitermuster 66 kann aus einer Halblei terschicht mit einem zu dem ersten Halbleitermuster 65 unterschiedlichen Leitfähigkeitstyp gebildet werden. Das erste Halbleitermuster 65 kann beispielsweise aus einer Halbleiterschicht des n-Typs gebildet werden, und das zweite Halbleitermuster 66 kann aus einer Halbleiterschicht des p-Typs gebildet werden.
  • Eine Diodenelektrode 69 kann auf dem zweiten Halbleitermuster 66 gebildet werden. Die Diodenelektrode 69 kann eine leitfähige Schicht, wie eine Metallschicht und/oder eine Metallsilicidschicht, umfassen. Obere Oberflächen der unteren isolierenden Schicht 63 und der Diodenelektrode 69 können planarisiert werden. Bei diesem Fall kann die obere Oberfläche der Diodenelektrode 69 freigelegt werden.
  • Eine isolierende Zwischenschicht 73 kann an der unteren isolierenden Schicht 63 gebildet werden. Die isolierende Zwischenschicht 73 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Ein Kontaktloch 73H kann durch die isolierende Zwischenschicht 73 gebildet werden, wobei die Diodenelektrode 69 freigelegt wird.
  • Bezug nehmend auf 3 und 12 kann eine erste Elektrode 71 in einem unteren Ende des Kontaktlochs 73H gebildet werden. Die erste Elektrode 71 kann eine Ti-Schicht, eine TiN-Schicht, eine TiAIN-Schicht, eine W-Schicht, eine WN-Schicht, eine Si-Schicht, eine Ta-Schicht, eine TaN-Schicht, eine TaCN-Schicht und/oder eine WCN-Schicht umfassen.
  • Die erste Elektrode 71 kann durch Bilden einer leitfähigen Schicht in dem Kontaktloch 73H und dann Rückätzen der leitfähigen Schicht gebildet werden. Bei diesem Fall kann die erste Elektrode 71 den gleichen Durchmesser wie das Kontaktloch 73H haben. Die erste Elektrode 71 kann außerdem in Kontakt mit der Diodenelektrode 69 sein.
  • Ein Kontaktabstandshalter 74 kann an Seitenwänden des Kontaktlochs 73H gebildet werden. Der Kontaktabstandshalter 74 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen. Der Kontaktabstandshalter 74 kann durch Bilden der isolierenden Schicht an dem Substrat 51 mit der ersten Elektrode 71 und dann anisotropes Ätzen der isolierenden Schicht, bis die erste Elektrode 71 freigelegt ist, gebildet werden.
  • Der Kontaktabstandshalter 74 kann über der ersten Elektrode 71 angeordnet werden und kann die Seitenwände des Kontaktlochs 73H bedecken. Bei einigen Ausführungsbeispielen kann jedoch der Kontaktabstandshalter 74 weggelassen werden.
  • Bezug nehmend auf 3 und 13 kann ein Volumenmuster 75 in dem Kontaktloch 73H an der ersten Elektrode 71 gebildet werden. Das Volumenmuster 75 kann eine Chalkogenidlegierung umfassen. Das Volumenmuster 75 kann insbesondere eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen.
  • Das Volumenmuster 75 kann durch Bilden einer Phasenänderungs-Materialschicht, wobei das Kontaktloch 73H gefüllt wird und an der isolierenden Zwischenschicht 73, und dann Planarisieren der Phasenänderungs-Materialschicht gebildet werden. Die Phasenänderungs-Materialschicht kann durch ein Verfahren eines chemischmechanischen Polierens (CMP) und/oder ein Rückätzverfahren planarisiert werden.
  • Das Volumenmuster 75 kann in Kontakt mit der ersten Elektrode 71 sein. Das Volumenmuster 75 kann gebildet werden, um eine schmalere Breite als die erste Elektrode 71 zu haben. Wenn der Kontaktabstandshalter 74 weggelassen wird, kann das Vo lumenmuster 75 gebildet werden, um die gleiche Breite wie die erste Elektrode 71 zu haben.
  • Bezug nehmend auf 3 und 14 kann ein erstes Dotierungsmuster 76 durch Durchführen eines ersten Ionenimplantationsverfahrens 76I in das Volumenmuster 75 gebildet werden. Das erste Dotierungsmuster 76 kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und Si in das Volumenmuster 75 gebildet werden.
  • D. h., das erste Dotierungsmuster 76 kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und Si in eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht gebildet werden.
  • Das erste Dotierungsmuster 76 kann in einer vorbestimmten Region des Volumenmusters 75, die zu der ersten Elektrode 71 benachbart ist, gebildet werden. Bei diesem Fall kann das Volumenmuster 75 durch das erste Dotierungsmuster 76 in ein erstes Volumenmuster 75A und ein zweites Volumenmuster 75B geteilt werden. Das erste Volumenmuster 75A kann zwischen der ersten Elektrode 71 und dem ersten Dotierungsmuster 76 verbleiben. Das zweite Volumenmuster 75B kann an dem ersten Dotierungsmuster 76 verbleiben. Das erste Dotierungsmuster 76 kann einen zu den Volumenmustern 75A und 75B unterschiedlichen elektrischen Widerstand haben. Das erste Dotierungsmuster 76 kann beispielsweise einen höheren elektrischen Widerstand als die Volumenmuster 75A und 75B haben.
  • Das erste Dotierungsmuster 76 kann alternativ gebildet werden, um in Kontakt mit der ersten Elektrode 71 zu sein. Bei diesem Fall kann das erste Volumenmuster 75A weggelassen werden.
  • Bezug nehmend auf 3 und 15 kann ein zweites Dotierungsmuster 77 durch Durchführen eines zweiten Ionenimplantationsverfahrens 77I in das zweite Volumenmuster 75B gebildet werden. Das zweite Dotierungsmuster 77 kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in das Volumenmuster 75 gebildet werden.
  • D. h., das zweite Dotierungsmuster 77 kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht gebildet werden.
  • Das zweite Dotierungsmuster 77 kann gebildet werden, um eine höhere Dotierungskonzentration als das erste Dotierungsmuster 76 zu haben. Das zweite Dotierungsmuster 77 kann durch Implantieren des gleichen Dotierungsmaterials wie das erste Dotierungsmuster 76 gebildet werden. Das zweite Dotierungsmuster 77 kann alternativ durch Implantieren von zu dem ersten Dotierungsmuster 76 unterschiedlichen Dotierungsmaterialien gebildet werden. Das zweite Dotierungsmuster 77 kann einen zu dem ersten Dotierungsmuster 76 unterschiedlichen elektrischen Widerstand haben. Das zweite Dotierungsmuster 77 kann beispielsweise einen höheren elektrischen Widerstand als das erste Dotierungsmuster 76 haben.
  • Als ein Resultat kann das Volumenmuster 75 in das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Volumenmuster 75B, das zweite Dotierungsmuster 77 und ein drittes Volumenmuster 75C geteilt werden. Das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Volumenmuster 75B, das zweite Dotierungsmuster 77 und das dritte Volumenmuster 75C können auf der ersten Elektrode 71 aufeinander folgend gestapelt werden. Das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Volumenmuster 75B, das zweite Dotierungsmuster 77 und das dritte Volumenmuster 75C können ein Phasenänderungsmuster (Rp) 80 bilden.
  • Das erste Dotierungsmuster 76 kann alternativ gebildet werden, um in Kontakt mit dem zweiten Dotierungsmuster 77 zu sein. Bei diesem Fall kann das Phasenänderungsmuster 80 das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Dotierungsmuster 77 und das dritte Volumenmuster 75C, die aufeinander folgend gestapelt werden, umfassen.
  • Das erste Dotierungsmuster 76 kann ferner gebildet werden, um in Kontakt mit der ersten Elektrode 71 zu sein. Eine obere Oberfläche des zweiten Dotierungsmusters 77 kann ferner freigelegt werden. Bei diesem Fall kann das dritte Volumenmuster 75C weggelassen werden.
  • Bezug nehmend auf 3 und 16 kann eine obere isolierende Schicht 83 an der isolierenden Zwischenschicht 73 gebildet werden. Die obere isolierende Schicht 83 kann eine isolierende Schicht, wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine Kombination derselben, umfassen.
  • Eine zweite Elektrode 85 kann in der oberen isolierenden Schicht 83 in Kontakt mit dem Phasenänderungsmuster 80 gebildet werden. Die zweite Elektrode 85 kann gebildet werden, um das Kontaktloch 73H zu bedecken. Die Breite des Phasenänderungsmusters 80 benachbart zu der zweiten Elektrode 85 kann gleich der oder schmaler als die der zweiten Elektrode 85 sein. Eine Bitleitung (BL) 87, die die zweite Elektrode 85 kreuzt, kann auf der oberen isolierenden Schicht 83 gebildet werden.
  • Die zweite Elektrode 85 kann eine Ti-Schicht, eine TiN-Schicht, eine TiAIN-Schicht, eine W-Schicht, eine WN-Schicht, eine Si-Schicht, eine Ta-Schicht, eine TaN-Schicht, eine TaCN-Schicht und/oder eine WCN-Schicht umfassen. Die Bitleitung 87 kann eine leitfähige Schicht, wie eine Metallschicht, eine Polysiliziumschicht, eine Metallsilicidschicht und/oder eine Kombination derselben, umfassen.
  • Die Bitleitung 87 kann durch die zweite Elektrode 85, das Phasenänderungsmuster 80, die erste Elektrode 71, die Diodenelektrode 69 und die Diode D mit der Wortleitung 55 elektrisch verbunden werden. Die erste Elektrode 71, das erste Volumenmuster 75A, das erste Dotierungsmuster 76, das zweite Volumenmuster 75B, das zweite Dotierungsmuster 77, das dritte Volumenmuster 75C und die zweite Elektrode 85 können in Reihe geschaltet werden.
  • 17 bis 20 sind Querschnittsansichten entlang der Linie I-I' von 3, die weitere Verfahren zum Fertigen eines PRAM gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellen.
  • Bezug nehmend auf 3 und 17 können Verfahren gemäß einigen Ausführungsbeispielen ein Bilden einer Wortleitung (WL) 55, einer Trennschicht 53, einer unteren isolierenden Schicht 63, eines ersten Halbleitermusters 65, eines zweiten Halbleitermusters 66, einer Diodenelektrode 69, einer isolierenden Zwischenschicht 73, eines Kontaktlochs 73H, einer ersten Elektrode 71 und eines Kontaktabstandshalters 74 an einem Substrat 51 unter Verwendung von Verfahren umfassen, die ähnlich zu jenen, die unter Bezugnahme auf 11 und 12 beschrieben sind, sind. Das erste und das zweite Halbleitermuster 65 und 66 können eine Diode D bilden.
  • Ein erstes Volumenmuster 75A' kann an der ersten Elektrode 71 gebildet werden und kann das Kontaktloch 73H mindestens teilweise füllen. Das erste Volumenmuster 75A' kann durch teilweises Füllen des Kontaktlochs 73H, Ablagern einer ersten Phasenänderungs-Materialschicht 75E an der isolierenden Zwischenschicht 73 und Rückätzen der ersten Phasenänderungs-Materialschicht 75E gebildet werden.
  • Die Bildung des ersten Volumenmusters 75A' kann beispielsweise ein abwechselndes und wiederholtes Durchführen eines Ablagerungsverfahrens und eines Rückätzverfahrens in der gleichen Kammer umfassen. Bei diesem Fall können Abschnitte des ersten Volumenmusters 75A' auf der isolierenden Zwischenschicht 73 verbleiben.
  • Das erste Volumenmuster 75A' kann eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen.
  • Bezug nehmend auf 3 und 18 kann ein erstes Dotierungsmuster 76A an dem ersten Volumenmuster 75A' gebildet werden. Das erste Dotierungsmuster 76A kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht gebildet werden.
  • Bezug nehmend auf 3 und 19 können ein zweites Volumenmuster 75W, ein zweites Dotierungsmuster 77A und ein drittes Volumenmuster 75C' an dem ersten Dotierungsmuster 76A aufeinander folgend gebildet werden. Sowohl das zweite Volumenmuster 75B' als auch das dritte Volumenmuster 75C' können eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht umfassen.
  • Das zweite Dotierungsmuster 77A kann durch Dotieren von N, O, Bi, Sn, B, In, Ti, C und/oder Si in eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te- Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht gebildet werden.
  • Das zweite Dotierungsmuster 77A kann eine höhere Dotierungskonzentration als das erste Dotierungsmuster 76A haben. Das zweite Dotierungsmuster 77A kann durch Implantieren des gleichen Dotierungsmaterials wie das erste Dotierungsmuster 76A und/oder eines zu dem ersten Dotierungsmuster 76A unterschiedlichen Dotierungsmaterials gebildet werden. Das zweite Dotierungsmuster 77A kann einen zu dem ersten Dotierungsmuster 76A unterschiedlichen elektrischen Widerstand haben. Das zweite Dotierungsmuster 77A kann beispielsweise einen höheren elektrischen Widerstand als das erste Dotierungsmuster 76A haben.
  • Das erste Volumenmuster 75A' kann aus dem gleichen Material wie das zweite Volumenmuster 75B' und das dritte Volumenmuster 75C' gebildet werden. Das erste Volumenmuster 75A', das erste Dotierungsmuster 76A, das zweite Volumenmuster 75B', das zweite Dotierungsmuster 77A und das dritte Volumenmuster 75C' können ferner durch ein In-situ-Verfahren in der gleichen Kammer gebildet werden.
  • Bezug nehmend auf 3 und 20 kann ein Phasenänderungsmuster (Rp) 80'' durch Planarisieren des dritten Volumenmusters 75C', des zweiten Dotierungsmusters 77A, des zweiten Volumenmusters 75B', des ersten Dotierungsmusters 76A und des ersten Volumenmusters 75A' in dem Kontaktloch 73H gebildet werden.
  • Die Planarisierung kann durch ein CMP-Verfahren durchgeführt werden, wobei die isolierende Zwischenschicht 73 als eine Stoppschicht übernommen wird. Die Planarisierung kann alternativ durch ein Rückätzverfahren durchgeführt werden.
  • Als ein Resultat können das erste Volumenmuster 75A', das erste Dotierungsmuster 76A, das zweite Volumenmuster 75B', das zweite Dotierungsmuster 77A und das dritte Volumenmuster 75C' auf der ersten Elektrode 71 aufeinander folgend gestapelt werden.
  • Bei einigen Ausführungsbeispielen kann das zweite Volumenmuster 75B' weggelassen werden, wobei in diesem Fall das erste Dotierungsmuster 76A gebildet werden kann, um in Kontakt mit dem zweiten Dotierungsmuster 77A zu sein. Mit anderen Worten können das erste Volumenmuster 75A', das erste Dotierungsmuster 76A, das zweite Dotierungsmuster 77A und das dritte Volumenmuster 75C' aufeinander folgend gestapelt werden, um dadurch das Phasenänderungsmuster 80'' zu bilden.
  • Das erste Volumenmuster 75A' kann ferner weggelassen werden, wobei in diesem Fall das erste Dotierungsmuster 76A gebildet werden kann, um in Kontakt mit der ersten Elektrode 71 zu sein.
  • Das dritte Volumenmuster 75C' kann ferner weggelassen werden, wobei in diesem Fall eine obere Oberfläche des zweiten Dotierungsmusters 77A freigelegt werden kann.
  • Wie im Vorhergehenden beschrieben ist, kann eine Struktur gebildet werden, die eine erste Elektrode an einem Substrat, ein Phasenänderungsmuster an der ersten Elektrode und eine zweite Elektrode an dem Phasenänderungsmuster umfasst. Eine isolierende Zwischenschicht mit einem Kontaktloch wird an dem Substrat vorgesehen. Das Phasenänderungsmuster kann in dem Kontaktloch angeordnet werden. Das Phasenänderungsmuster umfasst eine Mehrzahl von Dotierungsmustern. Die Dotierungsmuster haben zueinander unterschiedliche Dotierungskonzentrationen. Als ein Resultat kann ein Mehrbit-PRAM mit einem relativ kleinen Übergangsvolumen implementiert werden.
  • In den Zeichnungen und der Beschreibung wurden typische Ausführungsbeispiele der Erfindung offenbart, und, obwohl spezifische Ausdrücke eingesetzt sind, sind diese lediglich in einem generellen und beschreibenden Sinn und nicht für Zwecke einer Begrenzung verwendet, wobei der Schutzbereich der Erfindung in den folgenden Ansprüchen dargelegt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2004-0178404 [0008, 0009]

Claims (20)

  1. Phasenänderungs-Zufallszugriffsspeicher (PRAM), mit: einer ersten Elektrode (71) an einem Substrat (51; 151); einer zweiten Elektrode (85), die von der ersten Elektrode (71) beabstandet ist; und einem Phasenänderungsmuster (80), das eine Mehrzahl von Dotierungsmustern (76, 77, 78), die zwischen die erste und die zweite Elektrode (71, 85) gebracht sind, umfasst, wobei die Dotierungsmuster (76, 77, 78) zueinander unterschiedliche Dotierungskonzentrationen haben.
  2. PRAM nach Anspruch 1, ferner mit einer isolierenden Zwischenschicht (73) an dem Substrat (51; 151), wobei das Phasenänderungsmuster (80) in einem Kontaktloch (73H), das durch die isolierende Zwischenschicht (73) geht, angeordnet ist.
  3. PRAM nach Anspruch 2, ferner mit einem Kontaktabstandshalter (74) zwischen dem Phasenänderungsmuster (80) und der isolierenden Zwischenschicht (73).
  4. PRAM nach Anspruch 1, bei dem ein Abschnitt des Phasenänderungsmusters (80), der zu der ersten Elektrode (71) benachbart ist, eine Breite, die gleich der oder schmaler als die erste Elektrode (71) ist, hat, und ein Abschnitt des Phasenänderungsmusters (80), der zu der zweiten Elektrode (85) benachbart ist, eine Breite, die gleich der oder schmaler als die zweite Elektrode (85) ist, hat.
  5. PRAM nach Anspruch 1, bei dem das Phasenänderungsmuster (80) ferner ein Volumenmuster (75A, 75B, 75C, ..., 75N) aufweist, wobei das Volumenmuster (75A, 75B, 75C, ..., 75N) eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht aufweist.
  6. PRAM nach Anspruch 5, bei dem die Dotierungsmuster (76, 77, 78) aus einem Material, bei dem N, O, Bi, Sn, B, In, Ti, C und/oder Si der gleichen Materialschicht wie das Volumenmuster (75A, 75B, 75C, ..., 75N) hinzugefügt sind, gebildet sind.
  7. PRAM nach Anspruch 6, bei dem das Phasenänderungsmuster (80) folgende Merkmale aufweist: ein erstes Dotierungsmuster (76); und ein zweites Dotierungsmuster (77) an dem ersten Dotierungsmuster (76) und mit einer höheren Dotierungskonzentration als das erste Dotierungsmuster (76).
  8. PRAM nach Anspruch 7, bei dem das Phasenänderungsmuster folgende Merkmale aufweist: ein erstes Volumenmuster (75A), das zwischen die erste Elektrode (71) und das erste Dotierungsmuster (76) gebracht ist; ein zweites Volumenmuster (75B), das zwischen das erste Dotierungsmuster (76) und das zweite Dotierungsmuster (77) gebracht ist; und ein drittes Volumenmuster (75C), das zwischen das zweite Dotierungsmuster (77) und die zweite Elektrode (85) gebracht ist.
  9. Verfahren zum Bilden eines PRAM, mit folgenden Schritten: Bilden einer ersten Elektrode (71) an einem Substrat (51; 151); Bilden eines Phasenänderungsmusters (80) mit einer Mehrzahl von Dotierungsmustern (76, 77, 78) an der ersten Elektrode (71), wobei die Dotierungsmuster (76, 77, 78) zueinander unterschiedliche Dotierungskonzentrationen haben; und Bilden einer zweiten Elektrode (85) an dem Phasenänderungsmuster (80).
  10. Verfahren nach Anspruch 9, ferner mit folgenden Schritten: Bilden einer isolierenden Zwischenschicht (73) an dem Substrat (51; 151); und Bilden eines Kontaktlochs (73H), das durch die isolierende Zwischenschicht (73) geht, wobei das Phasenänderungsmuster (80) in dem Kontaktloch (73H) ist.
  11. Verfahren nach Anspruch 10, ferner mit einem Schritt eines Bildens eines Kontaktabstandshalters (74) zwischen der isolierenden Zwischenschicht (73) und dem Phasenänderungsmuster (80).
  12. Verfahren nach Anspruch 10, bei dem die erste Elektrode (71) in dem Kontaktloch (73H) gebildet wird.
  13. Verfahren nach Anspruch 10, bei dem das Bilden des Phasenänderungsmusters (80) folgende Schritte aufweist: Bilden eines Volumenmusters (75A, 75B, 75C, ..., 75N) in dem Kontaktloch (73H), wobei das Volumenmuster (75A, 75B, 75C, ..., 75N) mit der ersten Elektrode (71) verbunden wird; Bilden eines ersten Dotierungsmusters (76) durch Durchführen eines ersten Ionenimplantationsverfahrens in das Volumenmuster (75A, 75B, 75C, ..., 75N); und Bilden eines zweiten Dotierungsmusters (77) durch Durchführen eines zweiten Ionenimplantationsverfahrens in das Volumenmuster (75A, 75B, 75C, ..., 75N) mit dem ersten Dotierungsmuster (76).
  14. Verfahren nach Anspruch 13, bei dem das Volumenmuster (75A, 75B, 75C, ..., 75N) eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht aufweist und die Dotierungsmuster (76, 77, 78) aus einem Material, bei dem N, O, Bi, Sn, B, In, Ti, C und/oder Si der gleichen Materialschicht wie die Volumenmuster (75A, 75B, 75C, ..., 75N) hinzugefügt werden, gebildet werden.
  15. Verfahren nach Anspruch 13, bei dem das erste Dotierungsmuster (76) und die erste Elektrode (71) voneinander beabstandet werden und das erste und das zweite Dotierungsmuster (76, 77) voneinander beabstandet werden.
  16. Verfahren nach Anspruch 10, bei dem das Bilden des Phasenänderungsmusters (80) folgende Schritte aufweist: Ablagern eines ersten Volumenmusters (75A) in Kontakt mit der ersten Elektrode (71) in dem Kontaktloch (73H); Ablagern eines ersten Dotierungsmusters (76) an dem ersten Volumenmuster (75A); und Ablagern eines zweiten Dotierungsmusters (77) an dem ersten Dotierungsmuster (76).
  17. Verfahren nach Anspruch 16, ferner mit einem Schritt eines Ablagerns eines zweiten Volumenmusters (75B) zwischen dem ersten und dem zweiten Dotierungsmuster (76, 77).
  18. Verfahren nach Anspruch 17, ferner mit einem Schritt eines Ablagerns eines dritten Volumenmusters (75C) an dem zweiten Dotierungsmuster (77).
  19. Verfahren nach Anspruch 18, bei dem die Volumenmuster (75A, 75B, 75C, ..., 75N) eine Ge-Sb-Te-Schicht, eine Ge-Bi-Te-Schicht, eine Ge-Te-As-Schicht, eine Ge-Te-Sn-Schicht, eine Ge-Te-Schicht, eine Ge-Te-Sn-O-Schicht, eine Ge-Te-Sn-Au-Schicht, eine Ge-Te-Sn-Pd-Schicht, eine Ge-Te-Se-Schicht, eine Ge-Te-Ti-Schicht, eine Ge-Sb-Schicht, eine (Ge, Sn)-Sb-Te-Schicht, eine Ge-Sb-(SeTe)-Schicht, eine Ge-Sb-In-Schicht und/oder eine Ge-Sb-Te-S-Schicht aufweisen und die Dotierungsmuster (76, 77, 78) aus einem Material, bei dem N, O, Bi, Sn, B, In, Ti, C und/oder Si der gleichen Materialschicht wie die Volumenmuster (75A, 75B, 75C, ..., 75N) hinzugefügt werden, gebildet werden.
  20. Verfahren nach Anspruch 9, bei dem ein Abschnitt des Phasenänderungsmusters (80), der zu der ersten Elektrode (71) benachbart ist, eine Breite, die gleich der oder schmaler als die erste Elektrode (71) ist, hat und ein Abschnitt des Phasenänderungsmusters (80), der zu der zweiten Elektrode (85) benachbart ist, eine Breite, die gleich der oder schmaler als die zweite Elektrode (85) ist, hat.
DE102008007655A 2007-02-09 2008-02-06 Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben Withdrawn DE102008007655A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0013879 2007-02-09
KR1020070013879A KR100810617B1 (ko) 2007-02-09 2007-02-09 멀티 비트 상전이 메모리소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102008007655A1 true DE102008007655A1 (de) 2008-08-14

Family

ID=39397788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008007655A Withdrawn DE102008007655A1 (de) 2007-02-09 2008-02-06 Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben

Country Status (5)

Country Link
US (1) US20080191188A1 (de)
JP (1) JP2008198979A (de)
KR (1) KR100810617B1 (de)
DE (1) DE102008007655A1 (de)
TW (1) TW200835006A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
KR101574746B1 (ko) * 2009-03-04 2015-12-07 삼성전자주식회사 가변저항 메모리 소자 및 그 형성 방법
JP5443965B2 (ja) 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
JP2011199035A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置
JP2011211101A (ja) 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
US8574954B2 (en) 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
KR101766222B1 (ko) * 2010-09-17 2017-08-09 삼성전자 주식회사 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법
KR101781625B1 (ko) * 2010-11-17 2017-09-25 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
JP2012174827A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
KR20130006899A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR20130045682A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 상변화 메모리 장치
FR2993388B1 (fr) * 2012-07-11 2015-04-03 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable
CN103035841B (zh) * 2012-12-26 2014-11-12 中国科学院上海微系统与信息技术研究所 用于相变存储器的Ti-Ge-Te系列材料及其制备方法
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
KR102212377B1 (ko) * 2014-06-16 2021-02-04 삼성전자주식회사 상변화 메모리 소자의 제조 방법
KR20160006485A (ko) * 2014-07-09 2016-01-19 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices
CN104681720A (zh) * 2015-02-09 2015-06-03 江苏理工学院 用于相变存储器的SbSe基掺氮纳米薄膜材料及其制备方法
US9659998B1 (en) * 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) * 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
JP2020038950A (ja) 2018-09-06 2020-03-12 キオクシア株式会社 半導体記憶装置及びそのデータ読み出し方法
KR102613240B1 (ko) 2018-10-05 2023-12-14 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178404A1 (en) 2003-03-10 2004-09-16 Ovshinsky Stanford R. Multiple bit chalcogenide storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
KR100566699B1 (ko) * 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178404A1 (en) 2003-03-10 2004-09-16 Ovshinsky Stanford R. Multiple bit chalcogenide storage device

Also Published As

Publication number Publication date
JP2008198979A (ja) 2008-08-28
KR100810617B1 (ko) 2008-03-06
US20080191188A1 (en) 2008-08-14
TW200835006A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE102008006302B4 (de) Resistiver Speicher mit vergrabenen Wortleitungen
DE102009006402B4 (de) Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE102018110980B4 (de) Halbleitervorrichtungen
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE102008018741A1 (de) Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst
DE102018111391B4 (de) Halbleitervorrichtungen
DE102008031070A1 (de) Phasenänderungsspeicher und Verfahren zum Herstellen derselben
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102008025473B4 (de) Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen
DE102008028801A1 (de) Integrierte Schaltung mit vertikaler Diode
DE102021119389A1 (de) Halbleiterspeichervorrichtungen und derenherstellungsverfahren
DE102006040238A1 (de) Transistor, Speicherzellenanordnung und Verfahren zum Herstellen und Betreiben eines Speicherelements mit mindestens einer Speicherzelle, insbesondere einer resistiv schaltenden Speicherzelle und Speicherelement
DE102012110303A1 (de) Hochdichte Halbleiterspeichervorrichtung
DE112019001395T5 (de) Kreuzungspunktvorrichtung und speichergerät
DE102020100007B4 (de) Linienförmiger speicher und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee