DE102009006402B4 - Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102009006402B4
DE102009006402B4 DE102009006402.8A DE102009006402A DE102009006402B4 DE 102009006402 B4 DE102009006402 B4 DE 102009006402B4 DE 102009006402 A DE102009006402 A DE 102009006402A DE 102009006402 B4 DE102009006402 B4 DE 102009006402B4
Authority
DE
Germany
Prior art keywords
resistive
conductive line
vertical selection
nanotube
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009006402.8A
Other languages
English (en)
Other versions
DE102009006402A1 (de
Inventor
Yun-Taek HWANG
Yu-jin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102009006402A1 publication Critical patent/DE102009006402A1/de
Application granted granted Critical
Publication of DE102009006402B4 publication Critical patent/DE102009006402B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/903Catalyst aided deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/842Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843Gas phase catalytic growth, i.e. chemical vapor deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943Information storage or retrieval using nanostructure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Resistiv arbeitende Speicherzelle, umfassend: eine erste leitfähige Leitung auf einem Substrat; eine vertikale Selektionsdiode, umfassend eine Nanoröhre, welche über der ersten leitfähigen Leitung angeordnet ist; ein resistiv arbeitendes Element, einschließlich einer resistiv arbeitenden Schicht, welches über der vertikalen Selektionsdiode angeordnet ist; und eine zweite leitfähige Leitung, welche über dem resistiv arbeitenden Element angeordnet ist; und und wobei die vertikale Selektionsdiode einen unteren Teil mit Dotierstoffen vom n-Typ bzw. p-Typ und einen oberen Teil mit Dotierstoffen vom p-Typ bzw. n-Typ einschließt, wobei das resistiv arbeitende Element einschließt: die resistiv arbeitende Schicht angeordnet auf und in direktem elektrischen Kontakt mit der vertikalen Selektionsdiode, und eine obere Elektrode angeordnet auf der resistiv arbeitenden Schicht und in elektrischem Kontakt mit der zweiten leitfähigen Leitung.

Description

  • HINTERGRUND
  • Die Offenbarung betrifft eine Speicherzelle, eine Speichervorrichtung und ein Verfahren zur Herstellung einer solchen Speichervorrichtung und genauer gesagt eine resistiv arbeitende Speichervorrichtung, wie eine nicht volatile resistiv arbeitende Random-Access-Memory-Vorrichtung (ReRAM) und ein Verfahren zur Herstellung derselben.
  • Vor kurzem wurde die nächste Generation von Speichervorrichtungen, die Dynamic-Random-Access-Memory-Vorrichtung (DRAM) und Flash-Memory-Vorrichtungen ersetzten, untersucht.
  • Eine der Speichervorrichtungen der nächsten Generation ist eine resistiv arbeitende Speichervorrichtung unter Verwendung eines Materials, dass zwischen mindestens zwei Widerstandszuständen durch eine scharfe Varianz von Widerständen als Antwort auf eine Vorspannung, die auf das Material angewendet wird, geschaltet werden kann. Ein binäres Oxid, einschließlich eines Übergangsmetalloxids oder eines Perovskit-Materials, wird als die resistiv arbeitende Schicht verwendet.
  • Im allgemeinen weißt jede Zelle in der resistiv arbeitenden Speichervorrichtung ein Selektionselement auf zum Auswählen dieser Zelle und ein im Widerstand variables resistiv arbeitendes Element, dass mit dem Selektionselement elektrisch verbunden ist, auf. Ein Selektionstransistor oder eine Selektionsdiode wird als das Selektionselement verwendet. Zusätzlich weißt das resistiv arbeitende Element eine obere Elektrode, eine untere Elektrode und die resistiv arbeitende Schicht auf, die zwischen der oberen Elektrode und der unteren Elektrode eingeschoben ist.
  • Aus der US 2006/0 034 116 A1 , der US 2007/0 278 530 A1 , WO 2006/059 313 A2 , US 2006/0 250 837 A1 , US 2007/0 183 189 A1 und der US 2007/0 132 049 A1 sind entsprechende Speichervorrichtungen bekannt.
  • Eine entsprechende Selektionsdiode ist aus der US 2007/0 268 042 A1 bekannt.
  • Vor kurzem wurde eine Speicherzellenstruktur vorgeschlagen, in welcher eine vertikale Selektionsdiode und ein resistiv arbeitendes Element aufeinander gestapelt sind. Genauer gesagt weißt die vertikale Selektionsdiode in der vorgeschlagenen Struktur eine binäre Oxidstruktur auf, in welcher ein Oxid vom n-Typ, wie etwa TiO2, und ein Oxid vom p-Typ, wie etwa NiO, aufeinander gestapelt sind.
  • Die Verwendung eines binären Oxids für die vertikale Selektionsdiode verursacht jedoch Probleme dahingehend, dass die Stromdichte durch die Diode nicht ausreichend hoch ist und die Rektivikationscharakteristik durch die Diode für bestimmt Anwendungen nicht ausreichend gut ist.
  • Die Probleme werden gelöst durch eine resistiv arbeitende Speicherzelle gemäß dem Anspruch 1, einer resistiv arbeitenden Speichervorrichtung gemäß dem Anspruch 4 und einem Verfahren zur Herstellung derselben gemäß dem Anspruch 8.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine resistiv arbeitende Speicherzelle: Eine erste leitfähige Leitung auf einem Substrat; eine vertikale Selektionsdiode, umfassend einen Nanodraht oder eine Nanoröhre, angeordnet über der ersten leitfähigen Leitung; ein resistiv arbeitendes Element, einschließlich einer resistiv arbeitenden Schicht, angeordnet über der vertikalen Selektionsdiode; und eine zweite leitfähige Leitung, angeordnet über dem resistiv arbeitenden Element.
  • Gemäß einer anderen Ausführungsform umfasst eine resistiv arbeitende Speichervorrichtung mit Kreuzungsstruktur: Erste leitfähige Leitungen, die parallel über einem Substrat angeordnet sind; zweite leitfähige Leitungen, die parallel, nach obenhin beabstandet von den ersten leitfähigen Leitungen angeordnet sind und sich kreuzweise aber die ersten leitfähigen Leitungen erstrecken; und eine Vielzahl von ersten resistiv arbeitenden Speicherzellen, welche jeweils zwischen einer der ersten leitfähigen Leitungen und einer der zweiten leitfähigen Leitungen an einem Kreuzungspunkt der ersten leitfähigen Leitung und der zweiten leitfähigen Leitung eingeschoben sind. Jede erste resistiv arbeitende Speicherzelle umfasst eine erste vertikale Selektionsdiode und ein erstes resistiv arbeitendes Element, welche übereinander gestapelt sind. Die erste vertikale Selektionsdiode umfasst einen Nanodraht oder eine Nanoröhre und das erste resistiv arbeitende Element schließt eine erste resistiv arbeitende Schicht ein.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer resistiv arbeitenden Speichervorrichtung: Bilden einer ersten leitfähigen Leitung über einem Substrat; Bilden einer vertikalen Selektionsdiode durch Wachsen lassen eines Nanodrahts oder einer Nanoröhre über der ersten leitfähigen Leitung; Bilden eines resistiv arbeitenden Elements welches eine resistiv arbeitende Schicht einschließt, über der vertikalen Selektionsdiode; und Bilden einer zweiten leitfähigen Leitung über dem resistiv arbeitenden Element.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Verschiedene Ausführungsformen sind beispielhaft in den Figuren und beigefügten Zeichnungen veranschaulicht ohne beschränkend zu sein.
  • 1A ist eine perspektivische Sicht einer resistiv arbeitenden Speichervorrichtung, gemäß einer Ausführungsform, und 1B ist eine entlang der Linie A-A' in 1A genommene Querschnittsicht der resistiv arbeitenden Speichervorrichtung.
  • 2A ist eine perspektivische Sicht einer resistiv arbeitenden Speichervorrichtung gemäß einer anderen Ausführungsform und 2B ist eine entlang der Linie B-B' in 2A genommene Querschnittansicht der resistiv arbeitenden Speichervorrichtung.
  • 3A bis 3F sind Querschnittansichten, welche ein Verfahren zur Herstellung einer resistiv arbeitenden Speichervorrichtung gemäß einer weiteren Ausführungsform beschreiben.
  • 4A und 4B sind I-V-Graphen, welche die Charakteristika einer vertikalen Diode gemäß einer Ausführungsform zeigen.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die Dimensionen der Schichten und Bereiche in den Figuren sind wegen der Klarheit der Darstellung übertrieben. Es ist auch selbstverständlich, dass wenn eine Schicht als „auf/unter” einer anderen Schicht oder einem Substrat bezeichnet wird, diese direkt auf/unter der anderen Schicht oder dem Substrat vorliegen kann, oder auch Zwischenschichten vorliegen können. Ebenso kann, wenn eine Schicht als „zwischen” zwei Schichten bezeichnet wird, diese die einzige Schicht zwischen den beiden Schichten sein oder eine oder mehrere Zwischenschichten können ebenso vorhanden sein. Gleiche Bezugszahlen betreffen gleiche Elemente durchgehend in den Zeichnungen. Zusätzlich bezeichnen verschiedene Buchstaben des englischen Alphabets die auf eine Bezugszahl einer Schicht folgen verschiedene Zustände der Schicht nach einem oder mehreren Verfahrensschritten, wie etwa einem Ätzverfahren oder einem Polierverfahren.
  • 1A ist eine perspektivische Sicht einer resistiv arbeitenden Speichervorrichtung gemäß einer Ausführungsform, und 1B ist eine entlang der Linie A-A' in 1A genommene Querschnittansicht der resistiv arbeitenden Speichervorrichtung. Genauer gesagt zeigen diese Figuren eine resistiv arbeitende Speichervorrichtung mit Kreuzungsstruktur. Die Kreuzungsstruktur schließt erste leitfähige Leitungen, zweite leitfähige Leitungen, welche die ersten leitfähigen Leitungen kreuzen, und Zelleinheiten ein, wobei die Zelleinheiten zwischen einer der ersten leitfähigen Leitungen und einer der zweiten leitfähigen Leitungen an deren jeweiligen Kreuzungspunkten eingeschoben sind. Hier bezieht sich „Kreuzung” auf jede Position, in welcher eine der ersten leitfähigen Leitungen und eine der zweiten leitfähigen Leitungen einander kreuzen. In einigen Ausführungsformen sind die ersten leitfähigen Leitungen parallel zueinander angeordnet und die zweiten leitfähigen Leitungen sind parallel zu einander angeordnet. Ferner enthält jede Zelleinheit eine vertikale Selektionsdiode und ein resistiv arbeitendes Element. Die Kreuzungsstruktur weist einen Vorteil dahingehend auf, dass eine hochintegrierte Speichervorrichtung erhalten werden kann.
  • In den 1A und 1B sind leitfähige Leitungen 11 über einem Substrat angeordnet, einschließlich einer vorbestimmten darunterliegenden Struktur (nicht gezeigt). In einigen Ausführungsformen sind die ersten leitfähigen Leitungen 11 auf einem Metall gebildet, wie etwa Al, W oder Cu, und sind parallel angeordnet.
  • Zweite leitfähige Leitungen 14 sind über den ersten leitfähigen Leitungen 11 angeordnet. Die zweiten leitfähigen Leitungen 14 sind von den ersten leitfähigen Leitungen 11 in Richtung der Breite oder Höhe der Speichervorrichtung beabstandet und erstrecken sich in eine Richtung, welche die ersten leitfähigen Leitungen 11 kreuzt. In einigen Ausführungsformen sind die zweiten leitfähigen Leitungen 14 aus einem Metall gebildet, wie etwa Al, W oder Cu, und sind parallel angeordnet.
  • Eine Einheitszellenstruktur, in welcher eine vertikale Selektionsdiode 12, verwendet als ein Selektionselement, und ein resistiv arbeitendes Element 13, verwendet, als ein Datenspeicherelement, übereinander gestapelt sind, ist zwischen den ersten leitfähigen Leitungen 11 und den zweiten leitfähigen Leitungen 14 an den jeweiligen Kreuzungspunkten der ersten leitfähigen Leitungen 11 und der zweiten leitfähigen Leitungen 14 eingeschoben. „Kreuzung” betrifft jede Position, in welcher eine der ersten leitfähigen Leitungen 11 und eine der zweiten leitfähigen Leitungen 14 einander kreuzen, wie vorstehend beschrieben.
  • Die vertikale Selektionsdiode 12 wird aus einem Nanodraht oder einer Nanoröhre gebildet. Genauer gesagt ist der Nanodraht in einigen Ausführungsformen ein halbleitender Nanodraht, wie etwa ein Si-Nanodraht, ein SiGe-Nanodraht, ein Ge-Nanodraht, ein halbleitender Nanodraht von Verbindungen der Gruppen III bis V oder ein halbleitender Nanodraht von Verbindungen der Gruppen II bis VI, und die Nanoröhre ist eine Kohlenstoff-Nanoröhre. Ferner schließt in einigen Ausführungsformen die vertikale Selektionsdiode 12 einen unteren Teil 12A mit Dotterstoffen vom n-Typ und einen oberen Teil 12B mit Dotterstoffen vom p-Typ ein. In anderen Ausführungsformen schließt die vertikale Selektionsdiode 12 einen unteren Teil mit Dotierstoffen vom p-Typ und einen oberen Teil mit Dotterstoffen vom n-Typ ein.
  • Ein beispielhaftes resistiv arbeitendes Element 13, welches über der vertikalen Selektionsdiode 12 angeordnet ist, schließt eine Struktur ein, in welcher eine untere Elektrode 13A, eine resistiv arbeitende Schicht 13B und eine obere Elektrode 13C übereinander gestapelt sind. In einigen Ausführungsformen ist das Material, dass die untere Elektrode 13A und/oder die obere Elektrode 13C bildet ein Metall, wie etwa Pt, Ni, W, Au, Cu, Ti, Zn, Al, Ta oder Ir, und die resistiv arbeitende Schicht 13B wird aus einem binären Oxid oder einem mit Metall dotiertem binären Oxid gebildet, wobei die Metalldotierstoffe Ti, Ni, Al, Au, Pt, Zn oder Co einschließen. Da das resistiv arbeitende Element 13 in einigen Ausführungsformen mittels eines Bemusterungsverfahrens gebildet wird, während die vertikale Selektionsdiode 12 aus einem Nanodraht oder einer Nanoröhre gebildet wird, ist die Breite des resistiv arbeitenden Elements größer als die der vertikalen Selektionsdiode 12.
  • In der vorstehend beschriebenen resistiv arbeitenden Speichervorrichtung reicht der Durchmesser eines Nanodrahts oder einer Nanoröhre, die als ein Selektionselement verwendet werden, von einigen Nanometer bis mehreren zehn Nanometer, so dass die resistiv arbeitende Speichervorrichtung hoch integriert werden kann, was vorteilhaft ist. Zusätzlich weißt eine aus einem halbleitenden Nanodraht oder eine Kohlenstoff-Nanoröhre gebildete Diode eine erhöhte Stromdichte und verbesserte Rektifikationscharakteristika im Vergleich mit herkömmlichen Dioden, die aus einem Oxid gebildet sind auf.
  • Die Bezugszahlen ILD1 und ILD2 bezeichnen nicht-leitende Zwischenschichten, welche zur Vereinfachung in 1A nicht gezeigt sind, aber in 1B gezeigt sind.
  • Obwohl dies in den vorstehenden Figuren nicht gezeigt wird, ist in der erfindungsgemäßen Ausführungsform die untere Elektrode 13A der resistiv arbeitenden Speichervorrichtung in den 1A und 1B wegzulassen. In diesem Fall fungiert die vertikale Selektionsdiode 12 nicht nur als ein Selektionselement sondern auch als eine untere Elektrode, und die resistiv arbeitende Schicht 13B steht im direktem Kontakt mit der vertikalen Selektionsdiode 12.
  • Das Weglassen der unteren Elektrode 13A weist die folgenden Vorteile auf. Der Durchmesser der aus einem Nanodraht oder einer Nanoröhre gebildeten vertikalen Selektionsdiode 12 ist sehr klein, da er von einigen Nanometer bis einigen zehn Nanometer reicht. Daher nimmt die Kontaktfläche zwischen der vertikalen Selektionsdiode 12 und der resistiv arbeitenden Schicht 13B ab, so dass der Reset-Strom in der resistiv arbeitenden Speichervorrichtung abnimmt.
  • Wenn die resistiv arbeitende Speichervorrichtung mit einer Kreuzungsstruktur wie vorstehend beschrieben konfiguriert ist, ist es einfach eine mehrfach gestapelte Struktur zu implementieren, einschließlich einer Vielzahl von Schichten, die übereinander gestapelt sind, so dass die resistiv arbeitende Speichervorrichtung sehr viel höher integriert werden kann. Eine solche mehrfach gestapelte Struktur wird unter Bezug auf die 2A und 2B nachstehend im Detail beschrieben.
  • 2A ist eine perspektivische Sicht einer resistiv arbeitenden Speichervorrichtung gemäß einer anderen Ausführungsform, und 2B ist eine entlang der Linie B-B' in 2A genommene Querschnittansicht der resistiv arbeitenden Speichervorrichtung. Genauer gesagt zeigen diese Figuren eine resistiv arbeitende Speichervorrichtung mit einer mehr gestapelten Struktur.
  • In den 2A und 2B ist der erste Stapel 210 der in den 1A und 1B beschriebenen resistiv arbeitenden Speichervorrichtung dahingehend ähnlich, dass er erste leitfähige Leitungen 21, eine erste vertikale Selektionsdiode 22, gebildet aus einem Nanodraht oder einer Nanoröhre und einschließlich einem ersten unteren Teil 22A mit Dotierstoffen vom n-Typ (oder p-Typ) und einem ersten oberen Teil 22B mit Dotierstoffen vom p-Typ (oder n-Typ), ein erstes resistiv arbeitendes Element 23, gebildet durch aufeinander stapeln einer ersten unteren Elektrode 23A, einer ersten resistiv arbeitenden Schicht 23B und einer ersten oberen Elektrode 23C, und zweite leitfähige Leitungen 24, welche die ersten leitfähigen Leitungen 21 kreuzen, einschließt.
  • In einigen Ausführungsformen kann die resistiv arbeitende Speichervorrichtung mindestens eine weitere Struktur, die dem ersten Stapel 210 ähnlich ist, einschließen.
  • Beispielsweise wird in diesen Figuren eine resistiv arbeitende Speichervorrichtung mit zwei Stapeln gezeigt. Insbesondere ist ein zweiter Stapel 220 über dem ersten Stapel 210 angeordnet. Der zweite Stapel 220 schließt die zweiten leitfähigen Leitungen 24, eine zweite vertikale Selektionsdiode 25, gebildet aus einem Nanodraht oder einer Nanoröhre und einschließlich eines zweiten unteren Teils 25A mit Dotierstoffen vom n-Typ (oder p-Typ) und eines zweiten oberen Teils 25B mit Dotterstoffen vom p-Typ (oder n-Typ), ein zweites resistiv arbeitendes Element 26, gebildet durch aufeinander stapeln einer zweiten unteren Elektrode 26A, einer zweiten resistiv arbeitenden Schicht 26B und einer zweiten oberen Elektrode 26C, und dritte leitfähige Linien 27 ein, welche die zweiten leitfähigen Linien 24 kreuzen. In dieser Ausführungsform werden die zweiten leitfähigen Leitungen 24 als gemeinsame Leitungen für den ersten Stapel 210 und den zweiten Stapel 220 verwendet.
  • In diesen Figuren wird eine resistiv arbeitende Speichervorrichtung mit zwei Stapeln gezeigt, aber dies ist nicht beschränkend, die Stapelstruktur kann wiederholt werden. In anderen Worten kann eine resistiv arbeitende Speichervorrichtung mehr als drei Stapel in anderen Ausführungsformen einschließen.
  • Die Bezugszeichen ILD1, ILD2, ILD3 und ILD4 bezeichnen nichtleitende Zwischenschichten, die in 2A zur Vereinfachung nicht gezeigt sind, aber 2B gezeigt sind.
  • Die 3A bis 3F sind Querschnittansichten, die ein Verfahren zum Herstellen einer resistiv arbeitenden Speichervorrichtung gemäß einer weiteren Ausführungsform beschreiben. Genauer gesagt zeigen diese Figuren einen Querschnittbereich basierend auf der Linie A-A' der 1A.
  • In 3A wird eine erste leitfähige Leitung 31 über einem Substrat gebildet, einschließlich einer vorbestimmten darunter liegenden Struktur (nicht gezeigt), durch Abscheiden eines Metalls über dem Substrat und Bemustern des Metalls. Andere leitfähige Materialien sind nicht ausgeschlossen. Die Verwendung des Metalls als die erste leitfähige Leitung 31 weist jedoch einen Vorteil dahingehend auf, dass das wachsen lassen eines Nanodrahts oder einer Nanoröhre einfach ist.
  • Als nächstes wird ein erste nicht leitender Film 32A über der gesamten resultierenden Struktur, einschließlich der ersten leitfähigen Leitung 31, gebildet.
  • In 3B wird ein erstes nichtleitendes Filmmuster 32A' mit einem Loch (H), welches die erste leitfähige Leitung 31 freilegt, durch selektives Ätzen des ersten nichtleitenden Films 32A in einem Bereich, wo eine vertikale Selektionsdiode gebildet werden soll, gebildet.
  • Als nächstes wird ein Nanodraht oder eine Nanoröhre, verwendet als eine vertikale Selektionsdiode 33, über der ersten leitfähigen Leitung 31 innerhalb des Lochs (H) wachsen gelassen. Ein Beispiel eines Verfahrens zum Wachsen lassen des Nanodrahts oder der Nanoröhre wird nachstehend beschrieben. Als erstes wird ein Metall (nicht gezeigt) welches als eine Katalysatorschicht verwendet wird, über der ersten leitfähigen Leitung 31 innerhalb des Lochs (H) abgeschieden, wobei das Metall eines ist, welches aus der Gruppe, bestehend aus Ni, Fe, Co, Pt, Mo, W, Yt, Au, Pd, Ru und Legierungen davon ausgewählt ist, wobei die Dicke des Metalls von 3 nm bis 50 nm beträgt. Dann wird das Metall, welches als eine Katalysatorschicht verwendet wird, thermisch behandelt, wodurch Quantenpunkte mit einer Größe im Nanometerbereich gebildet werden. Dann wird der Nanodraht oder die Nanoröhre wachsen gelassen durch injizieren eines Quellgases auf die Quantenpunkte.
  • Beim Wachsen lassen des Nanodrahts oder der Nanoröhre wird der Nanodraht oder die Nanoröhre mit Dotierstoffen vom n-Typ bis zu einer vorbestimmten Teilhöhe des Nanodrahts oder der Nanoröhre dotiert, und dann wird der Nanodraht oder die Nanoröhre mit Dotierstoffen vom p-Typ von der vorbestimmten Teilhöhe bis zu einer vorbestimmten Zielhöhe des Nanodrahts oder der Nanoröhre dotiert. Daher kann die vertikale Selektionsdiode 33 einen unteren Teil 33A mit Dotierstoffen vom n-Typ und einem oberen Teil 33B mit Dotierstoffen vom p-Typ einschließen.
  • 3C wird ein zweiter nichtleitender Film 32B über der gesamten resultierenden Struktur, einschließlich der vertikalen Selektionsdiode 33, gebildet, wodurch das Loch (H) mit dem zweiten nichtleitenden Film 32B gefüllt wird.
  • In 3D wird ein Planarisierverfahren auf der resultierenden Struktur, einschließlich des zweiten nichtleitenden Films 32B und der vertikalen Selektionsdiode 33, durchgeführt bis das Muster des ersten nichtleitenden Films 32A' freigelegt ist. Die Bezugszahlen 32b', 33b' und 33' bezeichnen den planarisierten zweiten nichtleitenden Film, den oberen Teil mit Dotierstoffen vom p-Typ bzw. die vertikale Selektionsdiode.
  • In 3E werden nacheinander ein leitfähiger Film für eine untere Elektrode, ein Materialfilm für eine resistiv arbeitende Schicht und ein leitfähiger Film für eine obere Elektrode über der planarisierten resultierenden Struktur gebildet und dann bemustert. Daher wird ein resistiv arbeitendes Element 34, einschließlich einer Struktur, in welcher eine untere Elektrode 34A, eine resistiv arbeitende Schicht 34B und eine obere Elektrode 34C aufeinander gestapelt sind, gebildet.
  • Als nächstes wird ein dritter nichtleitender Film über der gesamten resultierenden Struktur, einschließlich des resistiv arbeitenden Elements 34, gebildet, und dann wird ein Planarisierungsverfahren auf dem dritten nichtleitenden Film durchgeführt bis die obere Elektrode 34C freigelegt ist. Daher wird ein drittes nichtleitendes Filmmuster 35 gebildet.
  • In 3F wird eine zweite leitfähige Leitung 36 über der planarisierten resultierenden Struktur durch Abscheiden eines Metalls über der planarisierten resultierenden Struktur und Bemusterung des Metalls gebildet, wobei sich die zweite leitfähige Leitung 36 in einer Richtung erstreckt, welche die erste leitfähige Leitung 31 kreuzt.
  • Als nächstes wird ein vierter nichtleitender Film über der gesamten resultierenden Struktur, einschließlich der zweiten leitfähigen Leitung 36, gebildet, und dann wird ein Planarisierungsverfahren auf dem vierten nichtleitenden Film durchgeführt bis die zweite leitfähige Leitung 36 freigelegt ist. Daher wird ein viertes nichtleitendes Filmmuster 37 gebildet.
  • Eine resistiv arbeitende Speichervorrichtung mit einer vorstehend beschriebenen mehrfach Stapelstruktur kann durch Widerholen der in den 3A bis 3F beschriebenen Verfahren hergestellt werden.
  • Wie 4A und 4B sind I-V-Graphen, welche die Charakteristika einer vertikalen Selektionsdiode gemäß einer Ausführungsform zeigen. Genauer gesagt sind die Charakteristika einer Si-Nanodrahtdiode gezeigt.
  • In den 4A und 4B ist ein Bereich eines Vorwärtsstroms und ein Bereich eines Rückwärtsstroms der Si-Nanodrahtdiode gezeigt.
  • Die resistiv arbeitende Speichervorrichtung und das Verfahren zur Herstellung derselben, wie vorstehend beschrieben, können die Stromdichte durch eine vertikale Selektionsdiode erhöhen und die Rektifikationscharakteristika durch die vertikale Selektionsdiode verbessern, und weiterhin die resistiv arbeitende Speichervorrichtung durch Bilden der vertikalen Selektionsdiode unter Verwendung einer Nanoröhre oder eines Nanodrahts hochintegrieren.

Claims (11)

  1. Resistiv arbeitende Speicherzelle, umfassend: eine erste leitfähige Leitung auf einem Substrat; eine vertikale Selektionsdiode, umfassend eine Nanoröhre, welche über der ersten leitfähigen Leitung angeordnet ist; ein resistiv arbeitendes Element, einschließlich einer resistiv arbeitenden Schicht, welches über der vertikalen Selektionsdiode angeordnet ist; und eine zweite leitfähige Leitung, welche über dem resistiv arbeitenden Element angeordnet ist; und und wobei die vertikale Selektionsdiode einen unteren Teil mit Dotierstoffen vom n-Typ bzw. p-Typ und einen oberen Teil mit Dotierstoffen vom p-Typ bzw. n-Typ einschließt, wobei das resistiv arbeitende Element einschließt: die resistiv arbeitende Schicht angeordnet auf und in direktem elektrischen Kontakt mit der vertikalen Selektionsdiode, und eine obere Elektrode angeordnet auf der resistiv arbeitenden Schicht und in elektrischem Kontakt mit der zweiten leitfähigen Leitung.
  2. Speicherzelle gemäß Anspruch 1, wobei die erste leitfähige Leitung oder die zweite leitfähige Leitung aus einem Metall gebildet ist.
  3. Speicherzelle gemäß Anspruch 1, wobei die Nanoröhre eine Kohlenstoff-Nanoröhre einschließt.
  4. Resistiv arbeitende Speichervorrichtung mit Kreuzungsstruktur, wobei die Vorrichtung umfasst: erste leitfähige Leitungen, die parallel über einem Substrat angeordnet sind; zweite leitfähige Leitungen, die parallel, nach obenhin beabstandet von den ersten leitfähigen Leitungen angeordnet sind und sich kreuzweise über die ersten leitfähigen Leitungen erstrecken; und eine Vielzahl von ersten resistiv arbeitenden Speicherzellen, welche jeweils zwischen einer der ersten leitfähigen Leitungen und einer der zweiten leitfähigen Leitungen an einem Kreuzungspunkt der ersten leitfähigen Leitung und der zweiten leitfähigen Leitung eingeschoben sind, wobei jede erste resistiv arbeitende Speicherzelle eine erste vertikale Selektionsdiode und ein erstes resistiv arbeitendes Element umfasst, welche übereinander gestapelt sind; wobei die erste vertikale Selektionsdiode eine Nanoröhre umfasst, und das erste resistiv arbeitende Element eine erste resistiv arbeitende Schicht einschließt, wobei die erste Selektionsdiode einen unteren Teil mit Dotierstoffen vom n-Typ bzw. p-Typ und einen oberen Teil mit Dotierstoffen vom p-Typ bzw. n-Typ einschließt, und wobei das erste resistiv arbeitende Element einschließt, eine erste resistiv arbeitende Schicht angeordnet auf und in direktem elektrischem Kontakt mit der ersten vertikalen Selektionsdiode, und eine erste obere Elektrode angeordnet auf der ersten resistiv arbeitenden Schicht und in elektrischem Kontakt mit der entsprechenden zweiten leitfähigen Leitung.
  5. Vorrichtung gemäß Anspruch 4, wobei die ersten leitfähigen Leitungen oder die zweiten leitfähigen Leitungen aus einem Metall gebildet sind.
  6. Vorrichtung gemäß Anspruch 4, wobei die Nanoröhre eine Kohlenstoff-Nanoröhre einschließt.
  7. Vorrichtung gemäß Anspruch 4, weiterhin umfassend: dritte leitfähige Leitungen, welche parallel, nach obenhin beabstandet von den zweiten leitfähigen Leitungen angeordnet sind und sich kreuzweise über die zweiten leitfähigen Leitungen erstrecken; und eine Vielzahl von zweiten resistiv arbeitenden Speicherzellen, welche jeweils zwischen einer der zweiten leitfähigen Leitungen und einer der dritten leitfähigen Leitungen an Kreuzungspunkten der zweiten leitfähigen Leitung und der dritten leitfähigen Leitung eingeschoben sind, wobei jede zweite resistiv arbeitende Speicherzelle eine zweite vertikale Selektionsdiode und ein zweites resistiv arbeitendes Element umfasst, welche aufeinander gestapelt sind; wobei die zweite vertikale Selektionsdiode eine Nanoröhre umfasst, und das zweite resistiv arbeitende Element eine zweite resistiv arbeitende Schicht einschließt.
  8. Verfahren zum Herstellen einer resistiv arbeitenden Speichervorrichtung, wobei das Verfahren umfasst: Bilden einer ersten leitfähigen Leitung über einem Substrat, Bilden einer vertikalen Selektionsdiode durch wachsen lassen einer Nanoröhre über der ersten leitfähigen Leitung; Bilden eines resistiv arbeitenden Elements, welches eine resistiv arbeitende Schicht einschließt, über der vertikalen Selektionsdiode; und Bilden einer zweiten leitfähigen Leitung über dem resistiv arbeitenden Element, wobei das Bilden der vertikalen Selektionsdiode umfasst: Wachsen lassen der Nanoröhre unter Dotieren oberer und unterer Teile der wachsenden Nanoröhre mit Dotierstoffen unterschiedlicher Leitfähigkeitstypen, und wobei das Bilden des resistiv arbeitenden Elements umfasst: Bilden einer zweiten nichtleitenden Schicht über dem Substrat, einschließlich der gewachsenen Nanoröhre; Planarisieren der zweiten nichtleitenden Schicht bis der obere Teil der Nanoröhre freigelegt ist; Stapeln mindestens der resistiv arbeitenden Schicht und eines oberen leitfähigen Films welcher eine obere Elektrode definiert, auf dem freigelegten oberen Teil der Nanoröhre, um eine resistiv arbeitendes Element zu bilden, wobei die resistiv arbeitende Schicht angeordnet auf und in direktem elektrischen Kontakt mit der vertikalen Selektionsdiode ist.
  9. Verfahren gemäß Anspruch 8, wobei das Bilden der ersten leitfähigen Leitung oder das Bilden der zweiten leitfähigen Leitung durch Abscheiden eines Metalls und Bemusterung des Metalls durchgeführt wird.
  10. Verfahren gemäß Anspruch 8, wobei das Bilden der vertikalen Selektionsdiode umfasst: Bilden einer gemusterten ersten nichtleitenden Schicht über dem Substrat, einschließlich der darauf gebildeten ersten leitfähigen Leitung, um einen Bereich der ersten leitfähigen Leitung, wo die Nanoröhre wachsen gelassen werden soll, freizulegen; Bilden einer Metallkatalysatorschicht über dem freigelegten Bereich der ersten leitfähigen Leitung; und Wachsen lassen der Nanoröhre basierend auf der Metallkatalysatorschicht.
  11. Verfahren gemäß Anspruch 8, weiterhin umfassend: Bilden einer weiteren vertikalen Selektionsdiode durch wachsen lassen einer weiteren Nanoröhre über der zweiten leitfähigen Leitung; Bilden eines weiteren resistiv arbeitenden Elements, einschließlich einer weiteren resistiv arbeitenden Schicht, über der weiteren vertikalen Selektionsdiode; und Bilden einer dritten leitfähigen Leitung über dem weiteren resistiv arbeitenden Element.
DE102009006402.8A 2008-11-10 2009-01-28 Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben Expired - Fee Related DE102009006402B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080110954A KR20100052080A (ko) 2008-11-10 2008-11-10 저항성 메모리 소자 및 그 제조 방법
KR10-2008-0110954 2008-11-10

Publications (2)

Publication Number Publication Date
DE102009006402A1 DE102009006402A1 (de) 2010-05-27
DE102009006402B4 true DE102009006402B4 (de) 2015-01-22

Family

ID=42114726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009006402.8A Expired - Fee Related DE102009006402B4 (de) 2008-11-10 2009-01-28 Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben

Country Status (6)

Country Link
US (1) US8148708B2 (de)
JP (1) JP2010114422A (de)
KR (1) KR20100052080A (de)
CN (1) CN101740601B (de)
DE (1) DE102009006402B4 (de)
TW (1) TW201019468A (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8466044B2 (en) * 2008-08-07 2013-06-18 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods forming the same
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8835892B2 (en) 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US8144506B2 (en) 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8716688B2 (en) 2010-02-25 2014-05-06 The University Of Kentucky Research Foundation Electronic device incorporating memristor made from metallic nanowire
EP2612357A4 (de) * 2010-08-30 2015-03-04 Hewlett Packard Development Co Mehrschichtiger speicherarray
JP2012069664A (ja) 2010-09-22 2012-04-05 Toshiba Corp 抵抗変化型メモリ
CN102452648B (zh) * 2010-10-27 2013-09-25 北京富纳特创新科技有限公司 碳纳米管膜承载结构及其使用方法
KR101485024B1 (ko) * 2011-01-03 2015-01-22 서울대학교산학협력단 저항 변화 메모리 소자
EP2686883B1 (de) * 2011-03-29 2015-07-01 Hewlett-Packard Development Company, L.P. Speichermatrix mit zwei ebenen
KR101320875B1 (ko) * 2012-01-05 2013-10-23 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자 및 그 제조 방법
US9087975B2 (en) 2012-01-20 2015-07-21 Agency For Science, Technology And Research Resistive memory arrangement and a method of forming the same
JP5977633B2 (ja) * 2012-09-20 2016-08-24 株式会社ディスコ 加工方法
US20140284537A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Memory element
US9130157B2 (en) 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
GB2516841A (en) 2013-07-31 2015-02-11 Ibm Resistive memory element based on oxygen-doped amorphous carbon
US9257486B2 (en) * 2014-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array having lateral RRAM cells and vertical conducting structures
KR20150132952A (ko) * 2014-05-19 2015-11-27 에스케이하이닉스 주식회사 전자 장치
CN104701454A (zh) * 2015-02-06 2015-06-10 北京大学 一种三维交叉阵列透明阻变存储器及其制备方法
CN105448320B (zh) * 2015-10-15 2018-09-21 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
JP2019514195A (ja) * 2016-03-23 2019-05-30 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング メモリーの作製方法、メモリー、及びメモリーの使用
CN110211961B (zh) * 2019-05-28 2021-06-11 华中科技大学 一种长纳米管3d nand存储器及其制备方法
CN112086556B (zh) 2019-06-13 2024-03-15 联华电子股份有限公司 存储器单元及其形成方法
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
WO2006059313A2 (en) * 2004-12-02 2006-06-08 Koninklijke Philips Electronics N.V. Non-volatile memory
US20060250837A1 (en) * 2005-05-09 2006-11-09 Sandisk 3D, Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
US20070268042A1 (en) * 2006-03-23 2007-11-22 Paul Bipul C Memory Based Computation Systems and Methods of Using the Same
US20070278530A1 (en) * 2006-06-02 2007-12-06 Harald Seidl Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(nanowire)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
WO2006035325A1 (en) * 2004-09-27 2006-04-06 Koninklijke Philips Electronics N.V. Electric device with nanowires comprising a phase change material
US8013363B2 (en) * 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
US7405420B1 (en) * 2006-09-29 2008-07-29 The Board Of Trustees Of The Leland Stanford Junior University Method and system for chalcogenide-based nanowire memory
KR100881181B1 (ko) 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20080110954A (ko) 2006-12-19 2008-12-22 (주)보광훼미리마트 판매 기한 관리 기능을 가지는 판매 시점 관리 시스템 및그 방법
EP2140492A1 (de) * 2007-03-27 2010-01-06 Sandisk 3D LLC Speicherzelle mit einem kohlenstoffnanoröhrchen-faserelement und einem steuerelement sowie verfahren zu ihrer formung
US7667999B2 (en) * 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US8357921B2 (en) * 2008-08-14 2013-01-22 Nantero Inc. Integrated three-dimensional semiconductor system comprising nonvolatile nanotube field effect transistors
JP2012507150A (ja) * 2008-10-23 2012-03-22 サンディスク スリーディー,エルエルシー 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法
JP4913190B2 (ja) * 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
US8436447B2 (en) * 2010-04-23 2013-05-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
WO2006059313A2 (en) * 2004-12-02 2006-06-08 Koninklijke Philips Electronics N.V. Non-volatile memory
US20060250837A1 (en) * 2005-05-09 2006-11-09 Sandisk 3D, Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
US20070268042A1 (en) * 2006-03-23 2007-11-22 Paul Bipul C Memory Based Computation Systems and Methods of Using the Same
US20070278530A1 (en) * 2006-06-02 2007-12-06 Harald Seidl Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device

Also Published As

Publication number Publication date
CN101740601A (zh) 2010-06-16
JP2010114422A (ja) 2010-05-20
CN101740601B (zh) 2013-01-23
US20100117041A1 (en) 2010-05-13
DE102009006402A1 (de) 2010-05-27
KR20100052080A (ko) 2010-05-19
US8148708B2 (en) 2012-04-03
TW201019468A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
DE102009006402B4 (de) Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben
EP1543569B1 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE102008063353A1 (de) Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
DE602004005333T2 (de) Planarer polymer-speicherbaustein
DE112011102804T5 (de) Verbesserte Schaltvorrichtung mit geschichteter Vorrichtungsstruktur
DE102005035445B4 (de) Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE1954939B2 (de) Speicheranordnung mit einer elektrischen Speichermatrix ·
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE112004001234T5 (de) Polymer-Speichervorrichtung
DE102007014979A1 (de) Kohlenstoff-Speicher
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102015102767A1 (de) Speicher
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE102008057066B4 (de) Wieder konfigurierbare Halbleitervorrichtung und Herstellungsverfahren
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram
CH637784A5 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung.
DE102005046777A1 (de) High-Density-Hoch-Strom-Einrichtungs-Zelle
DE112010003917T5 (de) Einkristallines Phasenwechselmaterial
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE102008045417A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee