DE102019113405A1 - Bipolarselektor mit unabhängig einstellbaren schwellenspannungen - Google Patents

Bipolarselektor mit unabhängig einstellbaren schwellenspannungen Download PDF

Info

Publication number
DE102019113405A1
DE102019113405A1 DE102019113405.6A DE102019113405A DE102019113405A1 DE 102019113405 A1 DE102019113405 A1 DE 102019113405A1 DE 102019113405 A DE102019113405 A DE 102019113405A DE 102019113405 A1 DE102019113405 A1 DE 102019113405A1
Authority
DE
Germany
Prior art keywords
selector
unipolar
memory cell
voltage
selectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019113405.6A
Other languages
English (en)
Inventor
Sheng-Chih Lai
Chung-Te Lin
Min Cao
Randy Osborne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019113405A1 publication Critical patent/DE102019113405A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Anmeldung betreffen einen Bipolarselektor mit unabhängig einstellbaren Schwellenspannungen sowie eine Speicherzelle mit dem Bipolarselektor und ein Speicherarray mit der Speicherzelle. In einigen Ausführungsformen umfasst der Bipolarselektor einen ersten Unipolarselektor und einen zweiten Unipolarselektor. Der erste und der zweite Unipolarselektor sind elektrisch parallel mit entgegengesetzter Orientierung gekoppelt und können beispielsweise Dioden oder andere geeignete Unipolarselektoren sein. Indem der erste und der zweite Unipolarselektor parallel mit entgegengesetzter Orientierung angeordnet werden, definiert der erste Unipolarselektor unabhängig eine erste Schwellenspannung des Bipolarselektors, und der zweite Unipolarselektor definiert unabhängig eine zweite Schwellenspannung des Bipolarselektors. Infolgedessen können die erste und die zweite Schwellenspannung unabhängig voneinander eingestellt werden, indem die Parameter des ersten und des zweiten Unipolarselektors abgestimmt werden.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/749 210 , eingereicht am 23. Oktober 2018, deren Inhalt hiermit durch Bezugnahme ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • Viele moderne elektronische Geräte enthalten elektronischen Speicher. Eine Kreuzpunkt-Speicherarchitektur mit Ein-Selektor-Ein-Widerstand-Speicherzellen (1S1R-Speicherzellen) wird aufgrund ihrer hohen Dichte zunehmend für die Verwendung mit elektronischen Speichern der nächsten Generation in Betracht gezogen. Beispiele von elektronischem Speicher der nächsten Generation umfassen resistiven Direktzugriffsspeicher (RRAM), Phasenänderungs-Direktzugriffsspeicher (PCRAM), magnetoresistiven Direktzugriffsspeicher (MRAM) und Direktzugriffsspeicher mit leitfähiger Überbrückung (CBRAM).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 zeigt ein schematisches Diagramm einiger Ausführungsformen einer Speicherzelle mit einem Bipolarselektor mit unabhängig einstellbaren Schwellenspannungen.
    • Die 2A und 2B zeigen schematische Diagramme verschiedener detaillierterer Ausführungsformen der Speicherzelle von 1, in denen ein Datenspeicherelement der Speicherzelle ein magnetischer Tunnelübergang (MTJ) ist.
    • Die 3A und 3B zeigen schematische Diagramme einiger alternativer Ausführungsformen der Speicherzellen der 2A bzw. 2B, bei denen einzelne Selektoren des Bipolarselektors unterschiedliche Größen haben.
    • Die 4A und 4B zeigen schematische Diagramme einiger detaillierterer Ausführungsformen der Speicherzellen der 3A bzw. 3B, bei denen die einzelnen Selektoren des Bipolarselektors Mehrschichtstapel sind.
    • 5 zeigt eine graphische Darstellung einiger Ausführungsformen von Strom-Spannungs-Kurven (IV-Kurven) für den Bipolarselektor von 1.
    • Die 6A und 6B zeigen Querschnittsansichten verschiedener Ausführungsformen eines integrierten Chips, der die Speicherzelle von 1 umfasst.
    • 7 zeigt eine schematische Ansicht einiger Ausführungsformen eines Speicherarrays mit mehreren Speicherzellen, wobei die Speicherzellen Bipolarselektoren mit unabhängig einstellbaren Schwellenspannungen umfassen.
    • Die 8A bis 8C zeigen schematische Ansichten einiger Ausführungsformen des Speicherarrays von 7 in verschiedenen Betriebszuständen.
    • Die 9A bis 9D zeigen schematische Ansichten verschiedener alternativer Ausführungsformen des Speicherarrays von 7.
    • Die 10A und 10B zeigen schematische Ansichten verschiedener Ausführungsformen eines dreidimensionalen Speicherarrays (3D-Speicherarray) mit einer Mehrzahl von Speicherzellen, wobei die Speicherzellen Bipolarselektoren mit unabhängig einstellbaren Schwellenspannungen umfassen.
    • Die 11A und 11B zeigen Querschnittsansichten verschiedener Ausführungsformen eines integrierten Chips, der ein Paar gestapelter Speicherzellen in den 10A bzw. 10B umfasst.
    • Die 12 bis 17 zeigen eine Reihe von Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips, umfassend ein Speicherarray, wobei Speicherzellen des Speicherarrays Bipolarselektoren mit unabhängig einstellbaren Schwellenspannungen umfassen.
    • 18 zeigt ein Blockdiagramm einiger Ausführungsformen des Verfahrens der 12 bis 17.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Elemente dieser Offenbarung vor. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Ein Kreuzpunkt-Speicherarray kann zum Beispiel mehrere Ein-Selektor-Ein-Widerstand-Speicherzellen (1S1R-Speicherzellen) jeweils an Kreuzungspunkten von Bitleitungen und Wortleitungen umfassen. Durch geeignetes Vorspannen einer Bitleitung und einer Wortleitung wird eine 1S1R-Speicherzelle an einem Kreuzungspunkt der Bit- und der Wortleitung ausgewählt und Strom fließt durch die 1S1R-Speicherzelle. Wenn eine 1S1R-Speicherzelle ausgewählt wird, wird ein Selektor der 1S1R-Speicherzelle mit einer Spannung vorgespannt, die höher als eine Schwellenspannung des Selektors ist. Ferner werden Selektoren nicht ausgewählter Speicherzellen auf einer Bitleitung der 1S1R-Speicherzelle und Selektoren nicht ausgewählter Speicherzellen auf einer Wortleitung der 1S1R-Speicherzelle vorgespannt, da die Bitleitung und die Wortleitung gemeinsam genutzt werden. Die Spannungen an den Selektoren der nicht ausgewählten Speicherzellen sind jedoch niedriger als die Schwellenspannungen der Selektoren, wodurch kein Strom durch die anderen 1S1R-Speicherzellen fließt.
  • Die 1S1R-Speicherzellen können unipolar oder bipolar sein. Eine unipolare 1S1R-Speicherzelle wird mit einer einzelnen Polarität gelesen und geschrieben. Eine bipolare 1S1R Speicherzelle wird mit zwei Polaritäten gelesen und/oder geschrieben. Beispielsweise kann eine bipolare 1S1R-Speicherzelle bei unterschiedlichen Polaritäten jeweils auf unterschiedliche Zustände eingestellt werden. Daher schalten Selektoren für unipolare 1S1R-Speicherzellen (d. h. Unipolarselektoren) mit einer einzigen Polarität und/oder haben eine einzige Schwellenspannung, und Selektoren für bipolare 1S1R-Speicherzellen (d. h. Bipolarselektoren) schalten mit zwei Polaritäten und/oder haben mehrere Schwellenspannungen jeweils an den beiden Polaritäten.
  • Bipolarselektoren haben üblicherweise symmetrische Schwellenspannungen. Eine symmetrische Schwellenspannung hat bei einer ersten Polarität einen ähnlichen Wert wie bei einer zweiten Polarität und kann nicht für eine Polarität eingestellt werden, ohne für die andere Polarität eingestellt zu werden. Vorspannungen, die bei einer ersten Polarität verwendet werden, können sich jedoch von Vorspannungen unterscheiden, die bei einer zweiten Polarität verwendet werden, wodurch es schwierig sein kann, eine symmetrische Schwellenspannung an die Vorspannungen bei sowohl der ersten als auch der zweiten Polarität anzupassen. Aufgrund einer schlecht angepassten Schwellenspannung können nicht ausgewählte 1S1R-Speicherzellen, die sich eine Bit- oder Wortleitung mit einer ausgewählten 1S1R-Speicherzelle teilen, Selektoren aufweisen, die nicht vollständig AUS geschaltet sind. Folglich kann ein Leckstrom durch die nicht ausgewählten 1S1R-Speicherzellen fließen und eine Lesestörung und/oder eine Schreibstörung verursachen. Ferner kann eine ausgewählte 1S1R-Speicherzelle aufgrund einer schlecht angepassten Schwellenspannung einen Selektor aufweisen, der nicht vollständig EIN geschaltet ist. Infolgedessen kann der Selektor ein hohes Maß an parasitärem Widerstand in der ausgewählten 1S1R-Speicherzelle verursachen, der eine Lesestörung verursacht. Eine Lesestörung kann ein Lesefenster einer ausgewählten 1S1R-Speicherzelle verkleinern und/oder einen Lesefehler verursachen. Eine Schreibstörung kann dazu führen, dass sich der Zustand einer nicht ausgewählten 1S1R-Speicherzelle ändert.
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung betreffen einen Bipolarselektor mit unabhängig einstellbaren Schwellenspannungen sowie eine Speicherzelle mit dem Bipolarselektor und ein Speicherarray mit der Speicherzelle. In einigen Ausführungsformen umfasst der Bipolarselektor einen ersten Unipolarselektor und einen zweiten Unipolarselektor. Ein Unipolarselektor kann beispielsweise bei einer einzigen Polarität schalten und/oder eine einzige Schwellenspannung aufweisen, während ein Bipolarselektor beispielsweise ein Selektor sein kann, der bei mehreren Polaritäten schaltet und/oder mehrere Schwellenspannungen jeweils bei den mehreren Polaritäten aufweist. Der erste und der zweite Unipolarselektor sind elektrisch parallel mit entgegengesetzter Orientierung gekoppelt und können beispielsweise Dioden oder andere geeignete Unipolarselektoren sein.
  • Indem der erste und der zweite Unipolarselektor parallel mit entgegengesetzter Orientierung angeordnet werden, definiert der erste Unipolarselektor unabhängig eine erste Schwellenspannung des Bipolarselektors, und der zweite Unipolarselektor definiert unabhängig eine zweite Schwellenspannung des Bipolarselektors. Infolgedessen können die erste und die zweite Schwellenspannung unabhängig voneinander eingestellt werden, indem die Parameter des ersten und des zweiten Unipolarselektors abgestimmt werden. Das unabhängige Einstellen ermöglicht, dass die erste und die zweite Schwellenspannung besser an Vorspannungsbedingungen zum Lesen und/oder Schreiben der Speicherzelle angepasst werden können, wenn sich die Polarität der Speicherzelle zwischen Lese- und/oder Schreiboperationen ändert. Durch eine bessere Anpassung an die Vorspannungsbedingungen können Lesestörungen und/oder Schreibstörungen verringert werden.
  • Mit Bezug auf 1 ist ein schematisches Diagramm 100 einiger Ausführungsformen einer Speicherzelle 102 bereitgestellt, die einen Bipolarselektor 104 mit unabhängig einstellbaren Schwellenspannungen umfasst. Der Bipolarselektor 104 ist elektrisch in Reihe mit einem Datenspeicherelement 106 von einer Bitleitung BL zu einer Quellenleitung SL gekoppelt. In einigen Ausführungsformen sind die Positionen der Bitleitung BL und der Quellenleitung SL umgekehrt. Der Bipolarselektor 104 weist ferner eine erste Schwellenspannung bei einer ersten Polarität auf und weist ferner eine zweite Schwellenspannung bei einer zweiten Polarität auf. In einigen Ausführungsformen sind die erste und die zweite Schwellenspannung unterschiedlich. Beispielsweise kann die erste Schwellenspannung 5 V betragen, während die zweite Schwellenspannung 4 V betragen kann, oder umgekehrt. Andere Werte sind jedoch für die erste und die zweite Schwellenspannung verwendbar. In weiteren Ausführungsformen sind die erste und die zweite Schwellenspannung gleich.
  • Der Bipolarselektor 104 hat die erste Polarität, wenn die Spannung an dem Bipolarselektor 104 von der Bitleitung BL zum Datenspeicherelement 106 positiv ist, während der Bipolarselektor 104 die zweite Polarität hat, wenn die Spannung an dem Bipolarselektor 104 von dem Datenspeicherelement 106 zur Bitleitung BL positiv ist. Bei der ersten Polarität leitet der Bipolarselektor 104 und/oder befindet sich in einem niedrigen Widerstandszustand, wenn die Spannung an dem Bipolarselektor 104 von der Bitleitung BL zum Datenspeicherelement 106 die erste Schwellenspannung überschreitet. Ansonsten ist der Bipolarselektor 104 bei der ersten Polarität nichtleitfähig und/oder befindet sich in einem hohen Widerstandszustand. Bei der zweiten Polarität leitet der Bipolarselektor 104 und/oder befindet sich in einem niedrigen Widerstandszustand, wenn die Spannung an dem Bipolarselektor 104 von dem Datenspeicherelement 106 zur Bitleitung BL die zweite Schwellenspannung überschreitet. Ansonsten ist der Bipolarselektor 104 bei der zweiten Polarität nichtleitfähig und/oder befindet sich in einem hohen Widerstandszustand.
  • Der Bipolarselektor 104 umfasst einen ersten Unipolarselektor 108 und einen zweiten Unipolarselektor 110. Der erste und der zweite Unipolarselektor 108, 110 sind elektrisch parallel mit entgegengesetzter Orientierung gekoppelt. Ein Unipolarselektor ist ein Vorrichtung, die bei einer einzigen Polarität schaltet und/oder eine einzige Schwellenspannung aufweist. Bei einer ersten Polarität leitet der Unipolarselektor und/oder befindet sich in einem niedrigen Widerstandszustand, wenn die Spannung an dem Unipolarselektor eine Schwellenspannung überschreitet. Andernfalls ist der Unipolarselektor bei der ersten Polarität nichtleitfähig und/oder befindet sich in einem hohen Widerstandszustand. Bei der zweiten Polarität ist der Unipolarselektor nichtleitfähig und/oder befindet sich in einem hohen Widerstandszustand. Der erste und der zweite Unipolarselektor 108, 110 können beispielsweise entgegengesetzte Richtungen aufweisen, indem der erste Unipolarselektor 108 so konfiguriert ist, dass er selektiv zulässt, dass Strom in eine erste Richtung fließt, während der Stromfluss in eine zweite Richtung blockiert wird, während der zweite Unipolarselektor 110 so konfiguriert ist, dass er selektiv zulässt, dass Strom in der zweiten Richtung fließt, während der Stromfluss in der ersten Richtung blockiert wird. Der erste und der zweite Unipolarselektor 108, 110 können beispielsweise PIN-Dioden, Polysiliziumdioden, Punch-Through-Dioden, Varistor-Selektoren, Ovonic-Threshold-Schalter (OTS), Selektoren auf der Basis von dotiertem Chalkogeniden, Mott-Effekt-Selektoren, Selektoren auf MIEC-Basis („Mixed Ionic Electronic Conductivity“), FAST-Selektoren („Field Assisted Superlinear Threshold“), Selektoren auf Filamentbasis, Selektoren auf Basis von dotiertem Hafniumoxid oder einige andere geeignete Dioden und/oder Selektoren.
  • Indem der erste und der zweite Unipolarselektor 108, 110 parallel mit entgegengesetzten Richtungen angeordnet werden, definiert der erste Unipolarselektor 108 unabhängig die erste Schwellenspannung, und der zweite Unipolarselektor 110 definiert unabhängig die zweite Schwellenspannung. Infolgedessen können die erste und die zweite Schwellenspannung unabhängig voneinander eingestellt werden, indem die Parameter des ersten und des zweiten Unipolarselektors 108, 110 abgestimmt werden. Das unabhängige Einstellen ermöglicht, dass die erste und die zweite Schwellenspannung besser an Vorspannungsbedingungen zum Lesen und/oder Schreiben der Speicherzelle 102 angepasst sind, wenn sich die Polarität der Speicherzelle 102 zwischen Lese- und/oder Schreiboperationen ändert. Durch eine bessere Anpassung an die Vorspannungsbedingungen können Lesestörungen beim Lesen der Speicherzelle 102 verringert werden. Ferner können Schreibstörungen in benachbarte Speicherzellen (nicht gezeigt) verringert werden, während die Speicherzelle 102 gelesen und/oder geschrieben wird.
  • In einigen Ausführungsformen hat der erste Unipolarselektor 108 nur zwei Anschlüsse und/oder der zweite Unipolarselektor 110 hat nur zwei Anschlüsse. In einigen Ausführungsformen hat der erste Unipolarselektor 108 mehr als zwei Anschlüsse und/oder der zweite Unipolarselektor 110 hat mehr als zwei Anschlüsse. In einigen Ausführungsformen (z. B. wenn der erste und der zweite Unipolarselektor 108, 110 Dioden sind) ist eine Kathode des ersten Unipolarselektors 108 elektrisch mit einer Anode des zweiten Unipolarselektors 110 gekoppelt, und eine Anode des ersten Unipolarselektors 108 ist elektrisch mit einer Kathode des zweiten Unipolarselektors 110 gekoppelt. In alternativen Ausführungsformen werden Bipolarselektoren und/oder eine andere geeignete Art von Selektoren anstelle der Unipolarselektoren für den ersten und den zweiten Unipolarselektor 108, 110 verwendet.
  • Das Datenspeicherelement 106 speichert ein Datenbit. In einigen Ausführungsformen variiert ein Widerstand des Datenspeicherelements abhängig von einem Datenzustand des Datenspeicherelements 106. Beispielsweise kann das Datenspeicherelement 106 in einem ersten Datenzustand einen niedrigen Widerstand und in einem zweiten Datenzustand einen hohen Widerstand aufweisen. In weiteren Ausführungsformen variiert die Kapazität oder ein anderer geeigneter Parameter des Datenspeicherelements 106 in Abhängigkeit von einem Datenzustand des Datenspeicherelements 106. In einigen Ausführungsformen ist das Datenspeicherelement 106 ein magnetischer Tunnelübergang (MTJ) oder ein anderer geeigneter magnetischer Übergang und/oder die Speicherzelle 102 ist eine Spin-Transfer-Torque-MRAM-Zelle (STT-MRAM-Zelle) oder eine andere geeignete MRAM-Zelle. In einigen Ausführungsformen ist das Datenspeicherelement 106 ein Metall-Isolator-Metall-Stapel (MIM-Stapel) und/oder die Speicherzelle 102 ist eine resistive Direktzugriffsspeicherzelle (RRAM-Zelle). Andere Strukturen für das Datenspeicherelement 106 und/oder andere Speicherzellenarten für die Speicherzelle 102 sind jedoch möglich.
  • In einigen Ausführungsformen wird das Datenspeicherelement 106 bei der ersten Polarität auf einen ersten Datenzustand und bei der zweiten Polarität auf einen zweiten Datenzustand gesetzt, so dass das Schreiben in das Datenspeicherelement 106 bipolar ist. Wenn beispielsweise das Datenspeicherelement 106 ein MTJ ist, kann das Datenspeicherelement 106 bei der ersten Polarität auf einen ersten Datenzustand und bei der zweiten Polarität auf einen zweiten Datenzustand gesetzt werden. Dementsprechend wird die erste Schwellenspannung verwendet, während das Datenspeicherelement 106 auf den ersten Datenzustand gesetzt wird, wohingegen die zweite Schwellenspannung verwendet wird, während das Datenspeicherelement 106 auf den zweiten Datenzustand gesetzt wird. In einigen Ausführungsformen wird das Datenspeicherelement 106 mit der ersten Polarität gelesen, so dass das Lesen aus dem Datenspeicherelement 106 unipolar ist. Dementsprechend wird beim Lesen aus dem Datenspeicherelement 106 nur die erste Schwellenspannung verwendet.
  • Mit Bezug auf 2A ist ein schematisches Diagramm 200A einiger detaillierterer Ausführungsformen der Speicherzelle 102 von 1 bereitgestellt, in der das Datenspeicherelement 106 ein MTJ ist. Das Datenspeicherelement 106 umfasst ein Referenzelement 202, ein freies Element 204 und ein Barriereelement 206. Das Barriereelement 206 ist nichtmagnetisch und ist zwischen dem Referenzelement 202 und dem freien Element 204 angeordnet. Das Referenzelement und das freie Element 202, 204 sind ferromagnetisch, und das freie Element 204 liegt über dem Referenzelement 202 und dem Barriereelement 206. Ferner weist das Referenzelement 202 eine feste Magnetisierung auf, während das freie Element 204 eine variable Magnetisierung aufweist.
  • Abhängig davon, ob die Magnetisierungen des Referenz- und des freien Elements 202, 204 parallel oder antiparallel sind, hat das Datenspeicherelement 106 einen niedrigen Widerstand oder einen hohen Widerstand. Beispielsweise kann das Datenspeicherelement 106 den niedrigen Widerstand haben, wenn die Magnetisierungen des Referenz- und des freien Elements 202, 204 parallel sind, und kann den hohen Widerstand haben, wenn die Magnetisierungen antiparallel sind. Der niedrige und der hohe Widerstand können wiederum verwendet werden, um unterschiedliche Datenzustände des Datenspeicherelements 106 darzustellen.
  • Eine erste Schreibspannung wird an das Datenspeicherelement 106 mit einer ersten Polarität angelegt, um das Datenspeicherelement 106 in einen antiparallelen Zustand zu versetzen, und eine zweite Schreibspannung wird an das Datenspeicherelement 106 mit einer zweiten Polarität angelegt, um das Datenspeicherelement 106 in einen parallelen Zustand zu versetzen. In einigen Ausführungsformen ist die zweite Schreibspannung höher als die erste Schreibspannung, da sich das Datenspeicherelement 106 üblicherweise, aber nicht immer, in einem hohen Widerstandszustand (d. h. dem antiparallelen Zustand) befindet, wenn das Datenspeicherelement 106 in den parallelen Zustand versetzt wird. Die zweite Schreibspannung kann zum Beispiel ungefähr 1,5 bis 3,0-mal höher als die erste Schreibspannung sein. Andere Faktoren größer eins (z. B. 5,0 oder ein anderer Wert) sind jedoch möglich. In einigen Ausführungsformen, in denen die zweite Schreibspannung höher als die erste Schreibspannung ist, ist die zweite Schwellenspannung höher als die erste Schwellenspannung, da die erste Schwellenspannung mit der gleichen Polarität wie die erste Schreibspannung verwendet wird und die zweite Schwellenspannung mit der gleichen Polarität wie die zweite Schreibspannung verwendet wird. Dies kann beispielsweise durch eine vergrößerte Länge L2 des zweiten Unipolarselektors 110 im Vergleich zu einer Länge L1 des ersten Unipolarselektors 108 schematisch gezeigt werden.
  • In einigen Ausführungsformen ist das Barriereelement 206 eine Tunnelbarriere, die selektiv ein quantenmechanisches Tunneln von Elektronen durch das Barriereelement 206 zulässt. Beispielsweise kann ein quantenmechanisches Tunneln zugelassen werden, wenn das Referenzelement 202 und das freie Element 204 parallele Magnetisierungen aufweisen, und kann blockiert werden, wenn das Referenzelement 202 und das freie Element 204 antiparallele Magnetisierungen aufweisen. Das Barriereelement 206 kann zum Beispiel eine amorphe Barriere, eine kristalline Barriere oder eine andere geeignete Barriere sein oder umfassen. Die amorphe Barriere kann beispielsweise Aluminiumoxid (z. B. AlOx), Titanoxid (z. B. TiOx) oder eine andere geeignete amorphe Barriere sein oder umfassen. Die kristalline Barriere kann Manganoxid (z. B. MgO), Spinell (z. B. MgAl2O4) oder eine andere geeignete kristalline Barriere sein oder umfassen.
  • In einigen Ausführungsformen ist oder umfasst das Referenzelement 202 Kobalteisen (z. B. CoFe), Kobalteisenbor (z. B. CoFeB) oder ein anderes geeignetes ferromagnetisches Material oder eine beliebige Kombination der vorstehenden. In einigen Ausführungsformen grenzt das Referenzelement 202 an ein antiferromagnetisches Element (nicht gezeigt) und/oder ist Teil eines synthetischen antiferromagnetischen Elements (SAF-Element) (nicht gezeigt) oder grenzt anderweitig an dieses an. In einigen Ausführungsformen ist oder umfasst das freie Element 204 Kobalteisen (z. B. CoFe), Kobalteisenbor (z. B. CoFeB) oder ein anderes geeignetes ferromagnetisches Material oder eine beliebige Kombination der vorstehenden.
  • Mit Bezug auf 2B ist ein schematisches Diagramm 200B einiger alternativer Ausführungsformen der Speicherzelle 102 von 2A bereitgestellt, in der das Referenzelement 202 über dem freien Element 204 liegt. Da das Referenzelement 202 über dem freien Element 204 liegt, sind die Polaritäten, bei denen die erste und die zweite Schreibspannung an das Datenspeicherelement 106 angelegt werden, im Vergleich zu 2A umgekehrt. Die erste Schreibspannung wird an das Datenspeicherelement 106 mit der zweiten Polarität angelegt, um das Datenspeicherelement 106 in den antiparallelen Zustand zu versetzen, und die zweite Schreibspannung wird an das Datenspeicherelement 106 mit der ersten Polarität angelegt, um das Datenspeicherelement 106 in den parallelen Zustand zu versetzen. In einigen Ausführungsformen, in denen die zweite Schreibspannung höher als die erste Schreibspannung ist, ist die erste Schwellenspannung höher als die zweite Schwellenspannung, da die erste Schwellenspannung mit der gleichen Polarität wie die zweite Schreibspannung verwendet wird und die zweite Schwellenspannung mit der gleichen Polarität wie die erste Schreibspannung verwendet wird. Dies kann beispielsweise durch eine vergrößerte Länge L1 des ersten Unipolarselektors 108 im Vergleich zur Länge L2 des zweiten Unipolarselektors 110 schematisch gezeigt werden.
  • Mit Bezug auf 3A ist ein schematisches Diagramm 300A einiger alternativer Ausführungsformen der Speicherzelle 102 von 2A bereitgestellt, bei der eine Größe des ersten Unipolarselektors 108 größer als eine Größe des zweiten Unipolarselektors 110 ist. Dies kann beispielsweise durch eine vergrößerte Breite W1 des ersten Unipolarselektors 108 im Vergleich zu einer Breite W2 des zweiten Unipolarselektors 110 schematisch gezeigt werden. In einigen Ausführungsformen werden der erste und der zweite Unipolarselektor 108, 110 jeweils durch einen Mehrschichtstapel gebildet, und die Größe des ersten Unipolarselektors 108 ist größer als die Größe des zweiten Unipolarselektors 110 in Bezug auf die Querschnittsbreite des Mehrschichtstapels.
  • In einigen Ausführungsformen hat der erste Unipolarselektor 108 aufgrund der größeren Größe einen geringeren EIN-Widerstand als ein EIN-Widerstand des zweiten Unipolarselektors 110. Ferner ist in einigen Ausführungsformen der erste Unipolarselektor 108 auf EIN geschaltet, während die Speicherzelle 102 gelesen wird, wohingegen der zweite Unipolarselektor 110 auf AUS geschaltet ist, während die Speicherzelle 102 gelesen wird. Daher kann die größere Größe des ersten Unipolarselektors 108 den parasitären Widerstand verringern, während die Speicherzelle 102 gelesen wird, wodurch das Lesefenster vergrößert wird.
  • Mit Bezug auf 3B ist ein schematisches Diagramm 300B einiger alternativer Ausführungsformen der Speicherzelle 102 von 2B bereitgestellt, bei der eine Größe des zweiten Unipolarselektors 110 größer als eine Größe des ersten Unipolarselektors 108 ist. Dies kann beispielsweise durch eine vergrößerte Breite W2 des zweiten Unipolarselektors 110 im Vergleich zur Breite W1 des ersten Unipolarselektors 108 schematisch gezeigt werden. Die größere Größe des zweiten Unipolarselektors 110 kann beispielsweise den parasitären Widerstand während des Lesens der Speicherzelle 102 verringern, was das Lesefenster vergrößert und Lesestörung verringert.
  • Mit Bezug auf 4A ist ein schematisches Diagramm 400A einiger detaillierterer Ausführungsformen der Speicherzelle 102 von 3A bereitgestellt, bei der der erste und der zweite Unipolarselektor 108, 110 Mehrschichtstapel sind. Der erste und der zweite Unipolarselektor 108, 110 umfassen je eine einzelne Kathode 402, einen einzelnen Isolator 404 und eine einzelne Anode 406. Die Isolatoren 404 sind jeweils zwischen einer entsprechenden Kathode 402 und einer entsprechenden Anode 406 angeordnet. Die Mehrschichtstapel können beispielsweise PIN-Dioden, MIM-Vorrichtungen oder einige andere Mehrschichtvorrichtungen sein oder umfassen.
  • In einigen Ausführungsformen, in denen die Mehrschichtstapel PIN-Dioden sind, sind oder umfassen die Kathoden 402 n-Halbleitermaterial, die Anoden 406 sind oder umfassen p-Halbleitermaterial und die Isolatoren 404 sind oder umfassen intrinsisches oder leicht dotiertes Halbleitermaterial. Die Isolatoren 404 können beispielsweise relativ zu den Kathoden 402 und/oder den Anoden 406 leicht dotiert sein. Das Halbleitermaterial der Mehrschichtstapel kann beispielsweise Polysilizium, einkristallines Silizium, Germanium, Indiumgalliumarsenid oder ein anderes geeignetes Halbleitermaterial sein oder umfassen. In einigen Ausführungsformen, in denen die Mehrschichtstapel MIM-Vorrichtungen sind, sind oder umfassen die Kathoden 402 und die Anoden 406 Metall oder ein anderes geeignetes leitfähiges Material und/oder die Isolatoren 404 sind oder umfassen dotiertes Hafniumoxid, ein anderes geeignetes Metalloxid oder ein anderes geeignetes Isoliermaterial.
  • In einigen Ausführungsformen wird die Dicke der Isolatoren 404 variiert, um die Schwellenspannungen des ersten und des zweiten Unipolarselektors 108, 110 abzustimmen. Beispielsweise kann das Erhöhen einer Dicke eines Isolators eine Schwellenspannung des entsprechenden Unipolarselektors erhöhen, während das Verringern der Dicke die Schwellenspannung verringern kann. In einigen Ausführungsformen ist eine zweite Isolatordicke T2 des zweiten Unipolarselektors 110 größer als eine erste Isolatordicke T1 des ersten Unipolarselektors 108, so dass der zweite Unipolarselektor 110 eine höhere Schwellenspannung als der erste Unipolarselektor 108 hat. In einigen Ausführungsformen wird die Dotierungskonzentration der Isolatoren 404 variiert, um die Schwellenspannungen des ersten und des zweiten Unipolarselektors 108, 110 abzustimmen. Beispielsweise kann ein Erhöhen einer Dotierungskonzentration eines Isolators eine Schwellenspannung des entsprechenden Selektors verringern, während ein Verringern der Dotierungskonzentration die Schwellenspannung erhöhen kann.
  • In einigen Ausführungsformen wird die Breite des ersten und des zweiten Unipolarselektors 108, 110 variiert, um die EIN-Widerstände des ersten und des zweiten Unipolarselektors 108, 110 einzustellen. Zum Beispiel kann ein Erhöhen einer Breite eines Selektors einen EIN-Widerstand des Selektors verringern, während ein Verringern der Breite den EIN-Widerstand erhöhen kann. In einigen Ausführungsformen ist eine zweite Breite W2 des zweiten Unipolarselektors 110 kleiner als eine erste Breite W1 des ersten Unipolarselektors 108, so dass der erste Unipolarselektor 108 einen geringeren EIN-Widerstand als der zweite Unipolarselektor 110 hat. Wie oben erwähnt, kann der geringere EIN-Widerstand das Lesefenster für die Speicherzelle 102 vergrößern, wenn der erste Unipolarselektor 108 während des Lesens auf EIN geschaltet ist.
  • Mit Bezug auf 4B ist ein schematisches Diagramm 400B einiger detaillierterer Ausführungsformen der Speicherzelle 102 von 3B bereitgestellt, bei der der erste und der zweite Unipolarselektor 108, 110 Mehrschichtstapel sind. Der erste und der zweite Unipolarselektor 108, 110 umfassen je eine einzelne Kathode 402, einen einzelnen Isolator 404 und eine einzelne Anode 406. Die Kathoden 402, die Isolatoren 404 und die Anoden 406 können zum Beispiel so sein, wie oben mit Bezug auf 4A beschrieben ist. In einigen Ausführungsformen ist die erste Isolatordicke T1 des ersten Unipolarselektors 108 größer als die zweite Isolatordicke T2 des zweiten Unipolarselektors 110, so dass der erste Unipolarselektor 108 eine höhere Schwellenspannung als der zweite Unipolarselektor 110 aufweist. In einigen Ausführungsformen ist die zweite Breite W2 des zweiten Unipolarselektors 110 größer als die erste Breite W1 des ersten Unipolarselektors 108, so dass der zweite Unipolarselektor 110 einen geringeren EIN-Widerstand als der erste Unipolarselektor 108 aufweist.
  • Mit Bezug auf 5 ist ein Graph 500 einiger Ausführungsformen von Strom-Spannungs-Kurven (IV-Kurven) für den Bipolarselektor 104 von 1 bereitgestellt. Eine horizontale Achse des Graphen 500 entspricht der Spannung, und eine vertikale Achse des Graphen 500 entspricht dem Strom. Ferner entspricht ein oberer rechter Quadrant des Graphen 500 einer ersten Polarität des Bipolarselektors 104, und ein unterer linker Quadrant des Graphen 500 entspricht einer zweiten Polarität des Bipolarselektors 104. Der Graph 500 umfasst eine erste IV-Kurve 502 und eine zweite IV-Kurve 504.
  • Betrachtet man die erste IV-Kurve 502, ist der Strom ungefähr null, bis die Spannung eine erste Schwellenspannung VT1 des Bipolarselektors 104 überschreitet, und nimmt dann mit der Spannung in der Höhe zu. Ferner ist der Strom ungefähr null, bis die Spannung eine zweite Schwellenspannung VT2 des Bipolarselektors 104 überschreitet, und nimmt dann mit der Spannung in der Höhe zu. In einigen Ausführungsformen weist der Bipolarselektor 104 von 1 die erste IV-Kurve 502 auf, wenn der erste und der zweite Unipolarselektor 108, 110 von 1 Polysiliziumdioden, PIN-Dioden oder eine andere geeignete Art von Diode sind. Zum Beispiel können Ausführungsformen der Bipolarselektoren 104 in den 4A und 4B die erste IV-Kurve 502 aufweisen, da der erste und der zweite Unipolarselektor 108, 110 PIN-Dioden sein können.
  • Betrachtet man die zweite IV-Kurve 504, weist die zweite IV-Kurve 504 eine rücklaufende Form auf. Der Strom ist ungefähr null, bis die Spannung die erste Schwellenspannung VT1 des Bipolarselektors 104 überschreitet, und nimmt dann in der Höhe zu. Wenn der Strom in der Höhe zunimmt, läuft die Spannung in Richtung Null Volt zurück, bevor sie in der Höhe zunimmt. Ferner ist der Strom ungefähr null, bis die Spannung die zweite Schwellenspannung VT2 des Bipolarselektors 104 überschreitet, und nimmt dann in der Höhe zu. Wenn der Strom in der Höhe zunimmt, läuft die Spannung in Richtung Null Volt zurück, bevor sie in der Höhe zunimmt. In einigen Ausführungsformen weist der Bipolarselektor 104 die zweite IV-Kurve 504 auf, wenn der erste und der zweite Unipolarselektor 108, 110 MIM-Vorrichtungen sind, die dotierte Hafniumoxid-Isolatoren umfassen. Beispielsweise können Ausführungsformen des Bipolarselektors 104 in den 4A und 4B die zweite IV-Kurve 504 aufweisen, da der erste und der zweite Unipolarselektor 108, 110 MIM-Vorrichtungen sein können, die dotierte Hafniumoxid-Isolatoren umfassen.
  • Ausführungsformen des Bipolarselektors 104 mit der zweiten IV-Kurve 504 können zum Beispiel im Vergleich zu Ausführungsformen des Bipolarselektors 104 mit der ersten IV-Kurve 502 einen geringeren EIN-Widerstand aufweisen. Für einen gegebenen Strom (durch die gestrichelte Linie 506 markiert) hat die zweite IV-Kurve 504 aufgrund des Rücklaufs eine geringere Spannung als die erste IV-Kurve 502. Daher ist nach dem Ohm'schen Gesetz der Widerstand an dem Bipolarselektor 104 für Ausführungsformen des Bipolarselektors 104 mit der zweiten IV-Kurve 504 niedriger als für Ausführungsformen des Bipolarselektors 104 mit der ersten IV-Kurve 502. Der niedrigere Widerstand vergrößert wiederum das Lesefenster für die Speicherzelle 102 von 1, da es weniger parasitären Widerstand gibt.
  • Unabhängig davon, ob der Bipolarselektor 104 die erste oder die zweite IV-Kurve 502, 504 aufweist, ist die erste Schwellenspannung VT1 durch den ersten Unipolarselektor 108 von 1 definiert und die zweite Schwellenspannung VT2 ist durch den zweiten Unipolarselektor 110 von 1 definiert. In einigen Ausführungsformen weisen die erste und die zweite Schwellenspannung VT1 , VT2 eine unterschiedliche Höhe auf, so dass der Bipolarselektor 104 eine asymmetrische Schwellenspannung aufweist. In einigen Ausführungsformen weisen die erste und die zweite Schwellenspannung VT1 , VT1 die gleiche Höhe auf, so dass der Bipolarselektor 104 eine symmetrische Schwellenspannung aufweist.
  • Mit Bezug auf 6A ist eine Querschnittsansicht 600A einiger Ausführungsformen eines integrierten Chips bereitgestellt, der die Speicherzelle 102 von 1 umfasst. Die Speicherzelle 102 liegt über einem Substrat 602 und befindet sich innerhalb einer Verbindungsstruktur 604, die das Substrat 602 bedeckt. Die Verbindungsstruktur 604 umfasst eine dielektrische Verbindungsschicht 606, eine Mehrzahl von Drähten 608 und eine Mehrzahl von Durchkontaktierungen 610. Zur Vereinfachung der Darstellung sind nur einige der Durchkontaktierungen 610 mit 610 gekennzeichnet. Die dielektrische Verbindungsschicht 606 nimmt die Drähte 608, die Durchkontaktierungen 610 und die Speicherzelle 102 auf und kann zum Beispiel Siliziumoxid, ein Low-k-Dielektrikum, ein anderes geeignetes Dielektrikum oder eine beliebige Kombination der vorstehenden sein oder umfassen. Wie hierin verwendet, kann ein Low-k-Dielektrikum zum Beispiel ein Dielektrikum mit einer Dielektrizitätskonstante k von weniger als etwa 3,9, 3, 2 oder 1 sein.
  • Die Drähte 608 und die Durchkontaktierungen 610 sind abwechselnd in der dielektrischen Verbindungsschicht 606 gestapelt, so dass sie Leiterbahnen definieren, die Komponenten der Speicherzelle 102 verbinden und/oder die Speicherzelle 102 mit anderen Vorrichtungen (nicht gezeigt) in dem integrierten Chip verbinden. Beispielsweise können die Drähte 608 und die Durchkontaktierungen 610 Leiterbahnen definieren, die den ersten und den zweiten Unipolarselektor 108, 110 parallel elektrisch koppeln. Als ein weiteres Beispiel können die Drähte 608 und die Durchkontaktierungen 610 Leiterbahnen definieren, die den Bipolarselektor 104 in Reihe mit dem Datenspeicherelement 106 von einem Draht, der die Bitleitung BL definiert, zu einem Draht, der die Quellenleitung SL definiert, elektrisch koppeln. Die Drähte 608 und die Durchkontaktierungen 610 können zum Beispiel Metall, ein anderes geeignetes leitfähiges Material oder eine beliebige Kombination der vorstehenden sein oder umfassen.
  • Mit Bezug auf 6B ist eine Querschnittsansicht 600B einiger alternativer Ausführungsformen des integrierten Chips von 6A bereitgestellt, bei dem eine Halbleitervorrichtung 612 unter der Speicherzelle 102 liegt. Das Anordnen der Halbleitervorrichtung 612 unter der Speicherzelle 102 kann beispielsweise eine Funktionsdichte des integrierten Chips verbessern. In einigen Ausführungsformen ist die Halbleitervorrichtung 612 elektrisch von der Speicherzelle 102 getrennt und/oder die Drähte 608 und die Durchkontaktierungen 610 definieren keinen leitfähigen Weg direkt von der Halbleitervorrichtung 612 zu der Speicherzelle 102. In weiteren Ausführungsformen ist die Halbleitervorrichtung 612 durch die Drähte 608 und die Durchkontaktierungen 610 elektrisch mit der Speicherzelle 102 verbunden. Die Halbleitervorrichtung 612 kann beispielsweise eine Metall-Oxid-Halbleiter-Vorrichtung (MOS-Vorrichtung), ein Feldeffekttransistor mit isoliertem Gate (IGFET) oder eine andere geeignete Halbleitervorrichtung sein.
  • In einigen Ausführungsformen umfasst die Halbleitervorrichtung 612 ein Paar von Source/Drain-Bereichen 614, eine Gatedielektrikumsschicht 616 und eine Gateelektrode 618. Die Source/Drain-Bereiche 614 befinden sich in dem Substrat 602 entlang einer oberen Fläche des Substrats 602. Die Gatedielektrikumsschicht 616 und die Gateelektrode 618 sind über dem Substrat 602 vertikal zwischen dem Substrat 602 und der Verbindungsstruktur 604 und seitlich zwischen den Source/Drain-Bereichen 614 gestapelt.
  • Mit Bezug auf 7 ist eine schematische Ansicht 700 einiger Ausführungsformen eines Speicherarrays 702 bereitgestellt, das mehrere Speicherzellen 102 in mehreren Zeilen und mehreren Spalten umfasst. Zur Vereinfachung der Darstellung sind nur einige der Speicherzellen 102 mit 102 gekennzeichnet. In einigen Ausführungsformen ist nur ein Teil des Speicherarrays 702 gezeigt. Beispielsweise können, trotzdem drei Zeilen gezeigt sind und drei Spalten gezeigt sind, mehr Zeilen und mehr Spalten außerhalb der schematischen Ansicht 700A vorhanden sein. In weiteren Ausführungsformen ist das Speicherarray 702 vollständig gezeigt und weist daher drei Zeilen und drei Spalten auf.
  • Die Speicherzellen 102 umfassen je einen einzelnen Bipolarselektor 104 mit unabhängig einstellbarer Schwellenspannung und ferner je ein einzelnes Datenspeicherelement 106. Zur Vereinfachung der Darstellung sind nur einige der Bipolarselektoren 104 mit 104 bezeichnet, und nur einige der Datenspeicherelemente 106 sind mit 106 bezeichnet. Die Bipolarselektoren 104 sind jeweils elektrisch in Reihe mit den Datenspeicherelementen 106 gekoppelt und umfassen je einen einzelnen ersten Unipolarselektor 108 und einen einzelnen zweiten Unipolarselektor 110. Der Klarheit halber sind nur einige der ersten Unipolarselektoren 108 mit 108 bezeichnet, und nur einige der zweiten Unipolarselektoren 110 sind mit 110 bezeichnet. Die ersten Unipolarselektoren 108 sind elektrisch parallel mit den zweiten Unipolarselektoren 110 gekoppelt und definieren Schwellenspannungen der Bipolarselektoren 104 bei einer ersten Polarität. Die zweiten Unipolarselektoren 110 definieren Schwellenspannungen der Bipolarselektoren 104 bei einer zweiten Polarität. Die Speicherzellen 102 können beispielsweise jeweils so sein, wie es in Bezug auf 1 gezeigt und beschrieben ist.
  • Bitleitungen erstrecken sich seitlich entlang entsprechender Zeilen des Speicherarrays und sind elektrisch mit Speicherzellen in den entsprechenden Zeilen verbunden, wohingegen sich Quellenleitungen seitlich entlang entsprechender Spalten des Speicherarrays erstrecken und elektrisch mit Speicherzellen in den entsprechenden Spalten verbunden sind. Zur Verdeutlichung sind die Bitleitungen jeweils mit BLm , BLm+1 und BLm+2 bezeichnet, wobei die Indizes entsprechende Zeilen anzeigen und m eine ganzzahlige Variable ist, die eine Zeile in dem Speicherarray 702 wiedergibt. In ähnlicher Weise sind die Quellenleitungen zur Verdeutlichung jeweils mit SLn , Sn+1 und SLn+2 bezeichnet, wobei die Indizes entsprechende Spalten anzeigen und n eine ganzzahlige Variable ist, die eine Spalte in dem Speicherarray wiedergibt.
  • Durch geeignetes Vorspannen einer Bitleitung und einer Quellenleitung kann die Speicherzelle am Kreuzungspunkt der Bitleitung und der Quellenleitung ausgewählt und gelesen oder geschrieben werden. In einigen Ausführungsformen weisen die Vorspannungsbedingungen unterschiedliche Polaritäten auf, abhängig davon, ob ein erster Datenzustand in eine Speicherzelle oder ein zweiter Datenzustand in eine Speicherzelle geschrieben wird. Ferner verhindern die Bipolarselektoren 104 eine Lese- und/oder Schreibstörung nicht ausgewählter Speicherzellen, die eine Bitleitung oder eine Quellenleitung mit der ausgewählten Speicherzelle teilen.
  • Mit Bezug auf die 8A bis 8C ist ein schematisches Diagramm 800A bis 800C einiger Ausführungsformen des Speicherarrays 702 von 7 in verschiedenen Betriebszuständen bereitgestellt, um den Betrieb der Bipolarselektoren 104 zu zeigen. 8A zeigt das Speicherarray 702, während eine ausgewählte Speicherzelle 102s mit einem ersten Datenzustand (z. B. einer logischen „1“) geschrieben wird, und 8B zeigt das Speicherarray 702, während die ausgewählte Speicherzelle 102s mit einem zweiten Datenzustand (z. B. einer logischen „o“) geschrieben wird. 8C zeigt das Speicherarray 702 beim Lesen eines Zustands der ausgewählten Speicherzelle 102s.
  • Wie in 8A gezeigt, befindet sich die ausgewählte Speicherzelle 102s am Kreuzungspunkt der Quellenleitung SLn und der Bitleitung BLm+2 . Die Bitleitung BLm+2 ist mit einer ersten Schreibspannung Vw1 vorgespannt, während die Quellenleitung SLn geerdet ist. In einigen Ausführungsformen sind die anderen Quellenleitungen SLn+1 , SLn+2 und die anderen Bitleitungen BLm , BLm+1 mit der halben ersten Schreibspannung Vw1 oder einem anderen Bruchteil der ersten Schreibspannung Vw1 vorgespannt, um Schreibstörungen auf nicht ausgewählte Speicherzellen zu verringern. Die erste Schreibspannung Vw1 ist positiv von der Bitleitung BLm+2 zur Quelle SLn , so dass die ausgewählte Speicherzelle 102s eine erste Polarität aufweist und der zweite Unipolarselektor 110 der ausgewählten Speicherzelle 102s auf AUS geschaltet ist. Ferner überschreitet die erste Schreibspannung Vw1 eine erste Schwellenspannung der ersten Unipolarselektoren 108, so dass der erste Unipolarselektor 108 der ausgewählten Speicherzelle 102s auf EIN geschaltet ist und ein Strom Iw1 durch die ausgewählte Speicherzelle 102s fließt. Der Strom Iw1 setzt seinerseits das Datenspeicherelement 106 der ausgewählten Speicherzelle 102s auf den ersten Datenzustand.
  • Einige nicht ausgewählte Speicherzellen 102u (von denen nur einige mit 102u bezeichnet sind) teilen sich die Quellenleitung SLn oder die Bitleitung BLm+2 mit der ausgewählten Speicherzelle 102s, wodurch diese nicht ausgewählten Speicherzellen 102u ebenfalls mit der ersten Polarität vorgespannt werden. Beispielsweise können die nicht ausgewählten Speicherzellen 102u mit einer Spannung vorgespannt sein, die ungefähr die Hälfte der ersten Schreibspannung Vw1 beträgt. Die Vorspannungen der nicht ausgewählten Speicherzellen 102u sind jedoch kleiner als die erste Schwellenspannung der ersten Unipolarselektoren 108, wodurch die ersten Unipolarselektoren 108 der nicht ausgewählten Speicherzellen 102u auf AUS geschaltet sind. Da ferner die nicht ausgewählten Speicherzellen 102u mit der ersten Polarität vorgespannt sind, sind die zweiten Unipolarselektoren 110 der nicht ausgewählten Speicherzellen 102u auf AUS geschaltet. Dementsprechend fließt kein Strom durch die nicht ausgewählten Speicherzellen 102u und es gibt keine Schreibstörung für die nicht ausgewählten Speicherzellen 102u.
  • Wie in 8B gezeigt, ist die Quellenleitung SLn mit einer zweiten Schreibspannung Vw0 vorgespannt, während die Bitleitung BLm+2 geerdet ist. In einigen Ausführungsformen sind die anderen Quellenleitungen SLn+1 , SLn+2 und die anderen Bitleitungen BLm , BLm+1 mit der halben zweiten Schreibspannung Vw0 oder einem anderen Bruchteil der zweiten Schreibspannung Vw0 vorgespannt. Die zweite Schreibspannung Vw0 ist positiv von der Quellenleitung SLn zu der Bitleitung BLm+2 , so dass die ausgewählte Speicherzelle 102s eine zweite Polarität aufweist und der erste Unipolarselektor 108 der ausgewählten Speicherzelle 102s auf AUS geschaltet ist. Ferner überschreitet die zweite Schreibspannung Vw0 eine zweite Schwellenspannung der zweiten Unipolarselektoren 110, so dass der zweite Unipolarselektor 110 der ausgewählten Speicherzelle 102s auf EIN geschaltet ist und ein Strom Vw0 durch die ausgewählte Speicherzelle 102s fließt. Der Strom Vw0 setzt seinerseits das Datenspeicherelement 106 der ausgewählten Speicherzelle 102s auf den zweiten Datenzustand.
  • Die nicht ausgewählten Speicherzellen 102u, die sich die Quellenleitung SLn oder die Bitleitung BLm+2 mit der ausgewählten Speicherzelle 102s teilen, sind auch mit der zweiten Polarität vorgespannt. Beispielsweise können die nicht ausgewählten Speicherzellen 102u mit einer Spannung vorgespannt sein, die ungefähr die Hälfte der zweiten Schreibspannung Vw0 beträgt. Die Vorspannungen der nicht ausgewählten Speicherzellen 102u sind jedoch kleiner als die zweite Schwellenspannung der zweiten Unipolarselektoren 110, wodurch die zweiten Unipolarselektoren 110 der nicht ausgewählten Speicherzellen 102u auf AUS geschaltet sind. Da ferner die nicht ausgewählten Speicherzellen 102u mit der zweiten Polarität vorgespannt sind, sind die ersten Unipolarselektoren 108 der nicht ausgewählten Speicherzellen 102u auf AUS geschaltet. Dementsprechend fließt kein Strom durch die nicht ausgewählten Speicherzellen 102u und es gibt keine Schreibstörung für die nicht ausgewählten Speicherzellen 102u.
  • Wie in 8C gezeigt, ist die Bitleitung BLm+2 mit einer Lesespannung Vr vorgespannt, während die Quellenleitung SLn geerdet ist. 8C ähnelt 8A, außer dass die Lesespannung Vr anstelle der ersten Schreibspannung Vw1 verwendet wird und klein genug ist, dass der resultierende Lesestrom Ir einen Zustand der ausgewählten Speicherzelle 102s nicht ändert. Da die Widerstände der Datenspeicherelemente 106 mit den entsprechenden Datenzuständen variieren, befindet sich die ausgewählte Speicherzelle 102s in Abhängigkeit von der Höhe des Lesestroms Ir in dem ersten Datenzustand oder dem zweiten Datenzustand.
  • In einigen Ausführungsformen unterscheiden sich die erste und die zweite Schreibspannung Vw1 Vw0 und die Lesespannung Vr , weshalb die erste und die zweite Schwellenspannung der Bipolarselektoren 104 unterschiedlich sind, damit sie an die Vorspannungsbedingungen während der verschiedenen Operationen gut angepasst sind. Eine gut angepasst Schwellenspannung für die zweite Polarität kann beispielsweise eine Spannung auf der Hälfte sein zwischen: 1) einer Spannung an dem Bipolarselektor 104 der ausgewählten Speicherzelle 102s während der zweiten Schreiboperation (siehe 8B); und 2) einer Spannung an den Bipolarselektoren 104 der nicht ausgewählten Speicherzellen 102u während der zweiten Schreiboperation (siehe 8B). Da die erste Schreiboperation und die Leseoperation beide bei der ersten Polarität ausgeführt werden, können die Vorspannungsbedingungen während beider Operationen berücksichtigt werden, wenn die erste Schwellenspannung richtig ausgewählt wird. Eine gut angepasst Schwellenspannung für die erste Polarität kann beispielsweise eine Spannung auf der Hälfte sein zwischen: 1) einer Spannung an dem Bipolarselektor 104 der ausgewählten Speicherzelle 102s während der Leseoperation (siehe 8C); und 2) einer Spannung an den Bipolarselektoren 104 der nicht ausgewählten Speicherzellen 102u während der ersten Schreiboperation (siehe 8A). Die erste Schwellenspannung kann zum Beispiel unabhängig von der zweiten Schwellenspannung eingestellt werden und umgekehrt, da die erste Schwellenspannung von den ersten Unipolarselektoren 108 bestimmt wird und die zweite Schwellenspannung separat von den zweiten Unipolarselektoren 110 definiert wird.
  • Mit Bezug auf 9A ist eine schematische Ansicht 900A einiger alternativer Ausführungsformen des Speicherarrays 702 von 7 bereitgestellt, in der die Speicherzellen 102 jeweils so sind, wie sie in Bezug auf 2A gezeigt und beschrieben sind. Die Datenspeicherelemente 106 umfassen je ein einzelnes Referenzelement 202, ein einzelnes freies Element 204 und ein einzelnes Barriereelement 206. Zur Vereinfachung der Darstellung sind nur einige der Referenzelemente 202 mit 202 bezeichnet, nur einige der freien Elemente 204 sind mit 204 bezeichnet und nur einige der Barriereelemente 206 sind mit 206 bezeichnet. Die freien Elemente 204 liegen über den Referenzelementen 202, und die Barriereelemente sind zwischen den Referenzelementen 202 und den freien Elementen 204 angeordnet.
  • Mit Bezug auf 9B ist eine schematische Ansicht 900B einiger alternativer Ausführungsformen des Speicherarrays 702 von 9A bereitgestellt, in der die Speicherzellen 102 jeweils mit Bezug auf 2B anstelle von 2A gezeigt und beschrieben sind. Mit Bezug auf 9C ist eine schematische Ansicht 900C einiger alternativer Ausführungsformen des Speicherarrays 702 von 9A bereitgestellt, in der die Speicherzellen 102 jeweils mit Bezug auf 3A anstelle von 2A gezeigt und beschrieben sind. Mit Bezug auf 9D ist eine schematische Ansicht 900D einiger alternativer Ausführungsformen des Speicherarrays 702 von 9A bereitgestellt, in der die Speicherzellen 102 jeweils mit Bezug auf 3B anstelle von 2A gezeigt und beschrieben sind.
  • Mit Bezug auf 10A ist eine schematische Ansicht 1000A einiger Ausführungsformen eines dreidimensionalen (3D) Speicherarrays bereitgestellt, das ein erstes Speicherarray 702a und ein zweites Speicherarray 702b umfasst. Das erste und das zweite Speicherarray 702a, 702b sind so gestapelt, dass das zweite Speicherarray 702b über dem ersten Speicherarray 702a liegt und von diesem beabstandet ist. Das Stapeln des ersten und des zweiten Speicherarrays 702a, 702b kann zum Beispiel die Speicherdichte verbessern. In einigen Ausführungsformen sind, wie gezeigt, das erste und das zweite Speicherarray 702a, 702b jeweils so, wie das Speicherarray 702 in 7 gezeigt und beschrieben ist. In weiteren Ausführungsformen sind das erste und das zweite Speicherarray 702a, 702b jeweils so, wie das Speicherarray 702 in einer der 9A bis 9D gezeigt und beschrieben ist. In noch weiteren Ausführungsformen ist das erste Speicherarray 702a so, wie das Speicherarray 702 in einer der 7 und 9A bis 9D gezeigt und beschrieben ist, und das zweite Speicherarray 702b ist so, wie das Speicherarray 702 in einer anderen der 7 und 9A bis 9D gezeigt und beschrieben ist.
  • Mit Bezug auf 10B ist eine schematische Ansicht 1000B einiger alternativer Ausführungsformen des 3D-Speicherarrays von 10A bereitgestellt, in dem das erste und das zweite Speicherarray 702a, 702b Quellenleitungen teilen. Wie oben sind die Quellenleitungen jeweils mit SLn , SLn+1 und SLn+2 bezeichnet, wobei die Indizes entsprechende Spalten anzeigen und n eine ganzzahlige Variable ist, die eine Spalte in dem 3D-Speicherarray darstellt.
  • Mit Bezug auf 11A ist eine Querschnittsansicht 1100A einiger Ausführungsformen eines integrierten Chips bereitgestellt, der ein Paar gestapelter Speicherzellen 102 aus dem 3D-Speicherarray von 10A umfasst. Die gestapelten Speicherzellen 102 befinden sich in derselben Zeile und derselben Spalte in dem 3D-Speicherarray. Ferner befindet sich eine untere der gestapelten Speicherzellen 102 in dem ersten Speicherarray 702a von 10A, wohingegen sich eine obere der gestapelten Speicherzellen 102 in dem zweiten Speicherarray 702b von 10A befindet. Die gestapelten Speicherzellen 102 liegen über einem Substrat 602 und sind von einer dielektrischen Verbindungsschicht 606 einer Verbindungsstruktur 604 umgeben. Ferner verbinden die Drähte 608 und die Durchkontaktierungen 610 in der dielektrischen Verbindungsschicht 606 Komponenten der gestapelten Speicherzellen 102 elektrisch.
  • Mit Bezug auf 11B ist eine Querschnittsansicht 1100B einiger alternativer Ausführungsformen des integrierten Chips von 11A bereitgestellt, in dem die gestapelten Speicherzellen 102 stattdessen aus dem 3D-Speicherarray von 10B stammen. Dementsprechend teilen sich die gestapelten Speicherzellen 102 eine Quellenleitung SL, die durch einen der Drähte 608 definiert ist.
  • Mit Bezug auf die 12 bis 17 ist eine Reihe von Querschnittsansichten 1200 bis 1700 einiger Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips mit einem Speicherarray bereitgestellt, in dem Speicherzellen des Speicherarrays Bipolarselektoren mit unabhängig einstellbaren Schwellenspannungen umfassen. Zur leichteren Veranschaulichung zeigen die Querschnittsansichten 1200 bis 1700 nur eine erste Speicherzelle des Speicherarrays. Andere Speicherzellen des Speicherarrays können jedoch beispielsweise gleichzeitig mit der ersten Speicherzelle ausgebildet werden und/oder jede der anderen Speicherzellen kann beispielsweise so ausgebildet werden, wie für die erste Speicherzelle gezeigt ist.
  • Wie durch die Querschnittsansicht 1200 von 12 gezeigt, ist eine Verbindungsstruktur 604 teilweise über einem Substrat 602 ausgebildet. Das Substrat 602 kann zum Beispiel ein Bulk-Siliziumsubstrat, ein Silizium-auf-Isolator-Substrat (SOI-Substrat) oder ein anderes geeignetes Substrat sein. Die Verbindungsstruktur 604 umfasst eine erste dielektrische Verbindungsschicht 606a, einen ersten Draht 608a, der eine Bitleitung BL definiert, und einen ersten Satz von Durchkontaktierungen 610a. Die erste dielektrische Verbindungsschicht 606a nimmt den ersten Draht 608a und die ersten Durchkontaktierungen 610a auf und kann zum Beispiel Siliziumoxid, ein Low-k-Dielektrikum, ein anderes geeignetes Dielektrikum oder eine beliebige Kombination der vorstehenden sein oder umfassen. Ein Low-k-Dielektrikum kann beispielsweise ein Dielektrikum mit einer Dielektrizitätskonstante k von weniger als etwa 3,9, 3, 2 oder 1 sein. Der erste Draht 608a und die ersten Durchkontaktierungen 610a sind in der ersten dielektrischen Verbindungsschicht 606a so gestapelt, dass die ersten Durchkontaktierungen 610a über dem ersten Draht 608a liegen.
  • In einigen Ausführungsformen befinden sich Halbleitervorrichtungen (nicht gezeigt) auf dem Substrat 602 zwischen dem Substrat 602 und der Verbindungsstruktur 604. In einigen Ausführungsformen sind zusätzliche Drähte (nicht gezeigt) und/oder zusätzliche Durchkontaktierungen (nicht gezeigt) abwechselnd in der ersten dielektrischen Verbindungsschicht 606a zwischen dem Substrat 602 und/oder dem ersten Draht 608a gestapelt. Die zusätzlichen Drähte und/oder die zusätzlichen Durchkontaktierungen können zum Beispiel Leiterbahnen definieren, die von Halbleitervorrichtungen (nicht gezeigt) auf dem Substrat 602 herkommen. In einigen Ausführungsformen umfasst ein Prozess zum teilweisen Ausbilden der Verbindungsstruktur 604: 1) Abscheiden eines unteren Verbindungsabschnitts der ersten dielektrischen Verbindungsschicht 606a auf dem Substrat 602; 2) Ausbilden des ersten Drahtes 608a, der in den unteren Verbindungsabschnitt eingesetzt ist; 3) Ausbilden eines oberen Verbindungsabschnitts der ersten dielektrischen Verbindungsschicht 606a auf dem ersten Draht 608a und dem unteren Verbindungsabschnitt; und 4) Ausbilden der ersten Durchkontaktierungen 610a, die in den oberen Verbindungsabschnitt eingesetzt sind. Andere Prozesse zum teilweisen Ausbilden der Verbindungsstruktur 604 sind jedoch möglich.
  • Wie durch die Querschnittsansicht 1300 von 13 gezeigt, wird ein erster Unipolarselektor 108 über der Bitleitung BL und durch eine der ersten Durchkontaktierungen 610a elektrisch mit der Bitleitung BL verbunden ausgebildet. Der erste Unipolarselektor 108 umfasst eine Kathode 402a, einen Isolator 404a und eine Anode 406a. Der Isolator 404a befindet sich zwischen der Kathode 402a und der Anode 406a, und die Kathode 402a liegt über der Anode 406a. Die Kathode 402a, der Isolator 404a und die Anode 406a können zum Beispiel eine PIN-Diode, eine MIM-Vorrichtung oder eine andere Mehrschichtvorrichtung definieren.
  • In einigen Ausführungsformen, in denen die Kathode 402a, der Isolator 404a und die Anode 406a eine PIN-Diode definieren, ist oder umfasst die Kathode 402a ein n-Halbleitermaterial, die Anode 406a ist oder umfasst ein p-Halbleitermaterial und der Isolator 404a ist oder umfasst intrinsisches oder leicht dotiertes Halbleitermaterial. Der Isolator 404a kann beispielsweise relativ zu der Kathode 402a und/oder der Anode 406a leicht dotiert sein. Das Halbleitermaterial für die Kathode 402a, den Isolator 404a und die Anode 406a kann zum Beispiel Polysilizium, einkristallines Silizium oder ein anderes geeignetes Halbleitermaterial sein oder umfassen. In einigen Ausführungsformen, in denen die Kathode 402a, der Isolator 404a und die Anode 406a eine MIM-Vorrichtung definieren, sind oder umfassen die Kathode 402a und die Anode 406a Metall oder ein anderes geeignetes leitfähiges Material und/oder der Isolator 404a ist oder umfasst dotiertes Hafniumoxid, ein anderes geeignetes Metalloxid oder ein anderes geeignetes Isoliermaterial.
  • In einigen Ausführungsformen umfasst ein Prozess zum Ausbilden des ersten Unipolarselektors 108: 1) Abscheiden einer Anodenschicht auf der Verbindungsstruktur 604; 2) Abscheiden einer Isolierschicht auf der Anodenschicht; 3) Abscheiden einer Kathodenschicht auf der Isolierschicht; und 4) Strukturieren des Mehrschichtfilms in den ersten Unipolarselektor 108. Andere Prozesse sind jedoch möglich. Das Abscheiden kann zum Beispiel durch chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), stromloses Plattieren, Elektroplattieren, ein oder mehrere andere geeignete Abscheidungsprozesse oder eine beliebige Kombination der vorstehenden erfolgen. Das Strukturieren kann zum Beispiel durch einen Photolithographie-/Ätzprozess und/oder einen anderen geeigneten Strukturierungsprozess (Strukturierungsprozesse) durchgeführt werden.
  • Wie in der Querschnittsansicht 1400 von 14 gezeigt, wird ein zweiter Unipolarselektor 110 über der Bitleitung BL benachbart zu dem ersten Unipolarselektor 108 und durch eine andere der ersten Durchkontaktierungen 610a elektrisch mit der Bitleitung BL verbunden ausgebildet. Ähnlich wie der erste Unipolarselektor 110 umfasst der zweite Unipolarselektor 110 eine Kathode 402b, einen Isolator 404b und eine Anode 406b und der Isolator 404b befinden sich zwischen der Kathode 402b und der Anode 406b. Im Gegensatz zum ersten Unipolarselektor 108 liegt die Anode 406b jedoch über der Kathode 402b und der zweite Unipolarselektor 110 weist eine andere Orientierung als der erste Unipolarselektor 108 auf. Die Kathode 402b, der Isolator 404b und die Anode 406b können zum Beispiel eine PIN-Diode, eine MIM-Vorrichtung oder eine andere Mehrschichtvorrichtung definieren.
  • In einigen Ausführungsformen, in denen die Kathode 402b, der Isolator 404b und die Anode 406b eine PIN-Diode definieren, sind die Kathode 402b, der Isolator 404b und die Anode 406b so, wie entsprechende Gegenstücke für den ersten Unipolarselektor 108 beschrieben sind. In einigen Ausführungsformen, in denen die Kathode 402b, der Isolator 404b und die Anode 406b eine MIM-Vorrichtung definieren, sind die Kathode 402b, der Isolator 404b und die Anode 406b so, wie entsprechende Gegenstücke für den ersten Unipolarselektor 108 beschrieben sind.
  • In einigen Ausführungsformen hat der Isolator 404b des zweiten Unipolarselektors 110 eine größere Dicke als der Isolator 404a des ersten Unipolarselektors 108, so dass der zweite Unipolarselektor 110 eine höhere Schwellenspannung als der erste Unipolarselektor 108 hat. Die Unterschiede zwischen der Schwellenspannung des ersten und des zweiten Unipolarselektors 108, 110 können es beispielsweise ermöglichen, dass der erste und der zweite Unipolarselektor 108, 110 besser an die entsprechenden Vorspannungsbedingungen angepasst sind, um Lese- und/oder Schreibstörungen zu verringern. In einigen Ausführungsformen weisen der erste und der zweite Unipolarselektor 110 unterschiedliche Breiten auf.
  • In einigen Ausführungsformen umfasst ein Prozess zum Ausbilden des zweiten Unipolarselektors 110: 1) Abscheiden einer Kathodenschicht auf der Verbindungsstruktur 604; 2) Abscheiden einer Isolierschicht auf der Anodenschicht; 3) Abscheiden einer Anodenschicht auf der Isolierschicht; und 4) Strukturieren des Mehrschichtfilms in den ersten Unipolarselektor 108. Andere Prozesse sind jedoch möglich. Das Abscheiden und das Strukturieren können beispielsweise so sein, wie es für den ersten Unipolarselektor 108 beschrieben ist.
  • Wie durch die Querschnittsansicht 1500 von 15 gezeigt, wird die Verbindungsstruktur 604 um den ersten und den zweiten Unipolarselektor 108, 110 herum erweitert, so dass die Verbindungsstruktur 604 den ersten und den zweiten Unipolarselektor 108, 110 elektrisch parallel koppelt, um einen Bipolarselektor 104 zu definieren. Die erweiterte Verbindungsstruktur 604 umfasst ferner eine zweite dielektrische Verbindungsschicht 606b, einen zweiten Draht 608b und einen Satz von zweiten Durchkontaktierungen 610b. Die zweite dielektrische Verbindungsschicht 606b nimmt den zweiten Draht 608b und die zweiten Durchkontaktierungen 610b auf und kann beispielsweise so sein, wie die erste dielektrische Verbindungsschicht 606a beschrieben ist. Der zweite Draht 608b und die zweiten Durchkontaktierungen 610b werden in der zweiten dielektrischen Verbindungsschicht 606b so gestapelt, dass der zweite Draht 608b durch einige der zweiten Durchkontaktierungen 610b elektrisch mit dem ersten und dem zweiten Unipolarselektor 108, 110 gekoppelt ist und dass eine der zweiten Durchkontaktierungen 610b über dem zweiten Draht 608b liegt.
  • In einigen Ausführungsformen umfasst ein Prozess zum Erweitern der Verbindungsstruktur 604: 1) Abscheiden eines unteren Verbindungsabschnitts der zweiten dielektrischen Verbindungsschicht 606b; 2) gleichzeitiges Ausbilden des zweiten Drahts 608b und von zweiten Durchkontaktierungen 610b unter dem zweiten Draht 608b eingesetzt in den unteren Verbindungsabschnitt; 3) Ausbilden eines oberen Verbindungsabschnitts der zweiten dielektrischen Verbindungsschicht 606b auf dem zweiten Draht 608b und dem unteren Verbindungsabschnitt; und 4) Ausbilden einer zweiten Durchkontaktierung 610b über dem zweiten Draht 608b und eingesetzt in den oberen Verbindungsabschnitt. Andere Prozesse zum Erweitern der Verbindungsstruktur 604 sind jedoch möglich.
  • Wie durch die Querschnittsansicht 1600 von 16 gezeigt, wird ein Datenspeicherelement 106 über der Verbindungsstruktur 604 auf einer der zweiten Durchkontaktierungen 610b ausgebildet. Das Datenspeicherelement 106 kann beispielsweise ein MTJ, ein MIM-Stapel oder eine andere geeignete Struktur zur Datenspeicherung sein. In einigen Ausführungsformen, in denen das Datenspeicherelement 106 ein MTJ ist, umfasst das Datenspeicherelement 106 ein Referenzelement 202, ein freies Element 204 und ein Barriereelement 206. Das Barriereelement 206 ist nichtmagnetisch und ist zwischen dem Referenzelement 202 und dem freien Element 204 angeordnet. Das Referenzelement und das freie Element 202, 204 sind ferromagnetisch, und das freie Element 204 liegt über dem Referenzelement 202 und dem Barriereelement 206. Alternativ sind die Positionen des Referenz- und des freien Elements 202, 204 vertauscht.
  • In einigen Ausführungsformen umfasst ein Prozess zum Ausbilden des Datenspeicherelements 106: 1) Abscheiden einer Referenzschicht auf der Verbindungsstruktur 604; 2) Abscheiden einer Barriereschicht auf der Referenzschicht; 3) Abscheiden einer freien Schicht auf der Barriereschicht; und 4) Strukturieren der Referenz-, der Barriere- und der freien Schicht in das Datenspeicherelement 106. Andere Prozesse sind jedoch möglich. Beispielsweise kann die freie Schicht bei 1) abgeschieden werden und die Referenzschicht kann bei 3) abgeschieden werden. Das Abscheiden kann zum Beispiel durch CVD, PVD, stromloses Plattieren, Elektroplattieren, ein oder mehrere andere geeignete Abscheidungsprozesse oder irgendeine Kombination der vorstehenden durchgeführt werden. Das Strukturieren kann zum Beispiel durch einen Photolithographie-/Ätzprozess und/oder einen anderen geeigneten Strukturierungsprozess (Strukturierungsprozesse) durchgeführt werden.
  • Wie durch die Querschnittsansicht 1700 von 17 gezeigt, wird die Verbindungsstruktur 604 um das Datenspeicherelement 106 herum vervollständigt. Die vervollständigte Verbindungsstruktur 604 umfasst eine dritte dielektrische Verbindungsschicht 6o6c, einen dritten Draht 608c, der eine Quellenleitung SL definiert, und eine dritte Durchkontaktierung 610c. Die dritte dielektrische Verbindungsschicht 606c nimmt den dritten Draht 608c und die dritte Durchkontaktierung 610c auf. Ferner kann die dritte dielektrische Verbindungsschicht 606c beispielsweise so sein, wie die erste dielektrische Verbindungsschicht 606a beschrieben ist. In einigen Ausführungsformen umfasst ein Prozess zum Vervollständigen der Verbindungsstruktur 604: 1) Abscheiden der dritten dielektrischen Verbindungsschicht 606c; und 2) gleichzeitiges Ausbilden des dritten Drahts 608c und der dritten Durchkontaktierung 610c eingesetzt in die dritte dielektrische Verbindungsschicht 606c. Andere Prozesse zum Erweitern der Verbindungsstruktur 604 sind jedoch möglich.
  • Das in den 12 bis 17 gezeigte Verfahren kann beispielsweise zum Ausbilden der Speicherzelle in einer der 1, 2A, 2B, 3A, 3B, 4A oder 4B, des integrierten Chips in einer der 6A, 6B, 11A oder 11B oder des Speicherarrays in einer der 7, 8A bis 8C, 9A bis 9D, 10A oder 10B verwendet werden. Während die in den 12 bis 17 gezeigten Querschnittsansichten 1200 bis 1700 unter Bezugnahme auf ein Verfahren beschrieben sind, wird deutlich, dass die in den 12 bis 17 gezeigten Strukturen nicht auf das Verfahren beschränkt sind und ohne das Verfahren allein stehen können.
  • Unter Bezugnahme auf 18 ist ein Blockdiagramm 1800 einiger Ausführungsformen des Verfahrens der 12 bis 17 bereitgestellt.
  • Bei 1802 wird eine Verbindungsstruktur teilweise auf einem Substrat ausgebildet, wobei die teilweise ausgebildete Verbindungsstruktur einen Bitleitungsdraht und ein Paar Durchkontaktierungen auf dem Bitleitungsdraht aufweist. Siehe zum Beispiel 12.
  • Bei 1804 werden ein erster Unipolarselektor und ein zweiter Unipolarselektor jeweils benachbart auf den Durchkontaktierungen ausgebildet, wobei eine Anode des ersten Unipolarselektors dem Bitleitungsdraht zugewandt ist und eine Kathode des zweiten Unipolarselektors dem Bitleitungsdraht zugewandt ist. Siehe zum Beispiel die 13 und 14.
  • Bei 1806 wird die Verbindungsstruktur um den ersten und den zweiten Unipolarselektor herum erweitert, wobei die erweiterte Verbindungsstruktur einen Zwischen-Selektor-Draht umfasst, der eine Kathode des ersten Unipolarselektors elektrisch mit einer Anode des zweiten Unipolarselektors koppelt. Siehe zum Beispiel 15.
  • Bei 1808 wird ein Datenspeicherelement auf dem Zwischen-Selektor-Draht ausgebildet. Siehe zum Beispiel 16.
  • Bei 1810 wird die Verbindungsstruktur um das Datenspeicherelement herum ausgebildet, wobei die vervollständigte Verbindungsstruktur einen Quellenleitungsdraht umfasst, der über dem Datenspeicherelement liegt und mit diesem elektrisch gekoppelt ist. Siehe zum Beispiel 17.
  • Während das Blockschaltbild 1800 von 18 hier als eine Folge von Vorgängen oder Ereignissen gezeigt und beschrieben ist, versteht es sich, dass die gezeigte Reihenfolge solcher Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn interpretiert werden soll. Zum Beispiel können einige Vorgänge in einer anderen Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen als den hier gezeigten und/oder beschriebenen auftreten. Ferner müssen nicht alle gezeigten Vorgänge erforderlich sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren, und eine oder mehrere der hierin gezeigten Vorgänge können in einem oder mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In einigen Ausführungsformen sieht die vorliegende Anmeldung eine Speicherzelle vor, umfassend: ein Datenspeicherelement mit einem variablen Widerstand; und einen Bipolarselektor, der elektrisch in Reihe mit dem Datenspeicherelement gekoppelt ist, wobei der Bipolarselektor einen ersten Unipolarselektor und einen zweiten Unipolarselektor umfasst, und wobei der erste und der zweite Unipolarselektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind. In einigen Ausführungsformen ist eine Kathode des ersten Unipolarselektors elektrisch mit einer Anode des zweiten Unipolarselektors gekoppelt. In einigen Ausführungsformen sind der erste und der zweite Unipolarselektor Dioden. In einigen Ausführungsformen weist der Bipolarselektor eine erste Schwellenspannung bei einer ersten Polarität und eine zweite Schwellenspannung bei einer zweiten Polarität auf, und wobei der erste und der zweite Unipolarselektor alleine die erste und die zweite Schwellenspannung definieren. In einigen Ausführungsformen sind erste und die zweite Schwellenspannung unterschiedlich. In einigen Ausführungsformen umfasst das Datenspeicherelement einen MTJ, und der MTJ umfasst ein ferromagnetisches Referenzelement und ein freies ferromagnetisches Element. In einigen Ausführungsformen ist das freie ferromagnetische Element elektrisch von dem Bipolarselektor durch das ferromagnetische Referenzelement getrennt, wobei das ferromagnetische Referenzelement elektrisch von einer Anode des ersten Unipolarselektors durch eine Kathode des ersten Unipolarselektors getrennt ist, und wobei eine Schwellenspannung des ersten Unipolarselektors niedriger als eine Schwellenspannung des zweiten Unipolarselektors ist. In einigen Ausführungsformen ist das ferromagnetische Referenzelement elektrisch von dem Bipolarselektor durch das freie ferromagnetische Element getrennt, wobei das freie ferromagnetische Element elektrisch von einer Anode des ersten Unipolarselektors durch eine Kathode des ersten Unipolarselektors getrennt ist, und wobei eine Schwellenspannung des ersten Unipolarselektors höher als eine Schwellenspannung des zweiten Unipolarselektors ist. In einigen Ausführungsformen unterscheidet sich eine Breite des ersten Unipolarselektors von einer Breite des zweiten Unipolarselektors.
  • In einigen Ausführungsformen sieht die vorliegende Anmeldung einen integrierten Chip vor, umfassend: ein Array, das mehrere Speicherzellen in mehreren Zeilen und mehreren Spalten umfasst, wobei die Speicherzellen je einen einzelnen Bipolarselektor und ein einzelnes Datenspeicherelement umfassen, und wobei die Bipolarselektoren jeweils einen ersten Selektor und einen zweiten Selektor umfassen, die elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind; mehrere erste Leiterbahnen, die sich entlang entsprechender Zeilen des Arrays erstrecken und elektrisch mit Speicherzellen des Arrays in den entsprechenden Zeilen gekoppelt sind; und mehrere zweite Leiterbahnen, die sich entlang entsprechender Spalten des Arrays erstrecken und elektrisch mit Speicherzellen des Arrays in den entsprechenden Spalten gekoppelt sind. In einigen Ausführungsformen sind die Speicherzellen MRAM-Zellen. In einigen Ausführungsformen sind der erste und der zweite Selektor Unipolarselektoren, wobei eine Anode des ersten Selektors direkt mit einer Kathode des zweiten Selektors elektrisch gekoppelt ist und wobei eine Kathode des ersten Selektors direkt mit einer Anode des zweiten Selektors elektrisch gekoppelt ist. In einigen Ausführungsformen umfasst der integrierte Chip ferner: ein zweites Array mit mehreren zweiten Speicherzellen in mehreren Zeilen und mehreren Spalten, wobei die zweiten Speicherzellen je einen einzelnen zweiten Bipolarselektor und ein einzelnes zweites Datenspeicherelement umfassen, und wobei die zweiten Leiterbahnen sich entlang entsprechender Spalten des zweiten Arrays erstrecken und elektrisch mit zweiten Speicherzellen des zweiten Arrays in den entsprechenden Spalten gekoppelt sind; und mehrere dritte Leiterbahnen, die sich entlang entsprechender Zeilen des zweiten Arrays erstrecken und elektrisch mit zweiten Speicherzellen des zweiten Arrays in den entsprechenden Zeilen gekoppelt sind, wobei die zweiten Leiterbahnen vertikal zwischen den ersten Leiterbahnen und den dritten Leiterbahnen liegen. In einigen Ausführungsformen sind der erste und der zweite Selektor Dioden mit unterschiedlichen Schwellenspannungen im vorwärts vorgespannten Zustand.
  • In einigen Ausführungsformen sieht die vorliegende Anmeldung ein Verfahren vor, umfassend: Bereitstellen eines Speicherarrays mit mehreren Speicherzellen in mehreren Zeilen und mehreren Spalten, wobei die Speicherzellen eine erste Speicherzelle umfassen, wobei die erste Speicherzelle einen ersten Unipolarselektor und einen zweiten Unipolarselektor umfasst und wobei der erste und der zweite Unipolarselektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind; Anlegen einer ersten Spannung an die erste Speicherzelle mit einer ersten Polarität, wobei der erste und der zweite Unipolarselektor auf EIN bzw. AUS geschaltet sind, während die erste Spannung an die erste Speicherzelle angelegt wird; und Anlegen einer zweiten Spannung an die erste Speicherzelle mit einer zweiten Polarität, die sich von der ersten Polarität unterscheidet, wobei der erste und der zweite Unipolarselektor auf AUS bzw. EIN geschaltet sind, während die zweite Spannung an die erste Speicherzelle angelegt wird. In einigen Ausführungsformen versetzt das Anlegen der ersten Spannung die erste Speicherzelle in einen ersten Widerstandszustand, und wobei das Anlegen der zweiten Spannung die erste Speicherzelle in einen zweiten Widerstandszustand versetzt, der sich von dem ersten Widerstandszustand unterscheidet. In einigen Ausführungsformen umfassen die Speicherzellen ferner eine zweite Speicherzelle in der gleichen Zeile oder Spalte wie die erste Speicherzelle, wobei die zweite Speicherzelle einen dritten Selektor und einen vierten Selektor umfasst, wobei der dritte und der vierte Selektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind, und wobei das Verfahren ferner umfasst: Anlegen einer dritten Spannung an die zweite Speicherzelle mit der ersten Polarität, während die erste Spannung an die erste Speicherzelle mit der ersten Polarität angelegt wird, wobei der dritte und der vierte Selektor auf AUS geschaltet sind, während die dritte Spannung angelegt wird. In einigen Ausführungsformen umfasst das Verfahren ferner: Anlegen einer vierten Spannung an die zweite Speicherzelle mit der zweiten Polarität, während die zweite Spannung an die erste Speicherzelle mit der zweiten Polarität angelegt wird, wobei der dritte und der vierte Selektor auf AUS geschaltet sind, während die vierte Spannung angelegt wird. In einigen Ausführungsformen weist der erste Unipolarselektor eine Schwellenspannung zwischen der ersten und der dritten Spannung auf. In einigen Ausführungsformen sind der erste und der zweite Unipolarselektor Dioden, und wobei der erste und der zweite Unipolarselektor jeweils in Vorwärtsrichtung vorgespannt sind, wenn sie auf EIN geschaltet sind, und wobei der erste und der zweite Unipolarselektor jeweils in Rückwärtsrichtung vorgespannt sind, während sie auf AUS geschaltet sind.
  • Das Vorangehende beschreibt Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Prozesse und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62749210 [0001]

Claims (20)

  1. Speicherzelle, umfassend: ein Datenspeicherelement mit einem variablen Widerstand; und einen Bipolarselektor, der elektrisch in Reihe mit dem Datenspeicherelement gekoppelt ist, wobei der Bipolarselektor einen ersten Unipolarselektor und einen zweiten Unipolarselektor aufweist, und wobei der erste und der zweite Unipolarselektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind.
  2. Speicherzelle nach Anspruch 1, wobei eine Kathode des ersten Unipolarselektors elektrisch mit einer Anode des zweiten Unipolarselektors gekoppelt ist.
  3. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei der erste und der zweite Unipolarselektor Dioden sind.
  4. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei der Bipolarselektor eine erste Schwellenspannung bei einer ersten Polarität und eine zweite Schwellenspannung bei einer zweiten Polarität aufweist und wobei der erste und der zweite Unipolarselektor die erste und die zweite Schwellenspannung individuell definieren.
  5. Speicherzelle nach Anspruch 4, wobei die erste und die zweite Schwellenspannung unterschiedlich sind.
  6. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei das Datenspeicherelement einen magnetischen Tunnelübergang (MTJ) aufweist und wobei der MTJ ein ferromagnetisches Referenzelement und ein freies ferromagnetisches Element aufweist.
  7. Speicherzelle nach Anspruch 6, wobei das freie ferromagnetische Element durch das ferromagnetische Referenzelement von dem Bipolarselektor elektrisch getrennt ist, wobei das ferromagnetische Referenzelement von einer Anode des ersten Unipolarselektors durch eine Kathode des ersten Unipolarselektors elektrisch getrennt ist, und wobei eine Schwellenspannung des ersten Unipolarselektors niedriger als eine Schwellenspannung des zweiten Unipolarselektors ist.
  8. Speicherzelle nach Anspruch 6, wobei das ferromagnetische Referenzelement durch das freie ferromagnetische Element elektrisch von dem Bipolarselektor getrennt ist, wobei das freie ferromagnetische Element durch eine Kathode des ersten Unipolarselektors elektrisch von einer Anode des ersten Unipolarselektors getrennt ist, und wobei eine Schwellenspannung des ersten Unipolarselektors höher als eine Schwellenspannung des zweiten Unipolarselektors ist.
  9. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei sich eine Breite des ersten Unipolarselektors von einer Breite des zweiten Unipolarselektors unterscheidet.
  10. Integrierter Chip, umfassend: ein Array mit mehreren Speicherzellen in mehreren Zeilen und mehreren Spalten, wobei die Speicherzellen je einen einzelnen Bipolarselektor und ein einzelnes Datenspeicherelement umfassen, und wobei die Bipolarselektoren jeweils einen ersten Selektor und einen zweiten Selektor umfassen, die elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind; mehrere erste Leiterbahnen, die sich entlang entsprechender Zeilen des Arrays erstrecken und elektrisch mit Speicherzellen des Arrays in den entsprechenden Zeilen gekoppelt sind; und mehrere zweite Leiterbahnen, die sich entlang entsprechender Spalten des Arrays erstrecken und elektrisch mit Speicherzellen des Arrays in den entsprechenden Spalten gekoppelt sind.
  11. Integrierter Chip nach Anspruch 10, wobei die Speicherzellen magnetoresistive Direktzugriffsspeicherzellen (MRAM-Zellen) sind.
  12. Integrierter Chip nach Anspruch 10 oder 11, wobei der erste und der zweite Selektor Unipolarselektoren sind, wobei eine Anode des ersten Selektors direkt elektrisch mit einer Kathode des zweiten Selektors gekoppelt ist und wobei eine Kathode des ersten Selektors direkt elektrisch mit einer Anode des zweiten Selektors gekoppelt ist.
  13. Integrierter Chip nach einem der Ansprüche 10 bis 12, ferner umfassend: ein zweites Array, das mehrere zweite Speicherzellen in mehreren Zeilen und mehreren Spalten umfasst, wobei die zweiten Speicherzellen je einen einzelnen zweiten Bipolarselektor und ein einzelnes zweites Datenspeicherelement umfassen, und wobei sich die zweiten Leiterbahnen entlang entsprechender Spalten des zweiten Arrays erstrecken und elektrisch mit zweiten Speicherzellen des zweiten Arrays in den entsprechenden Spalten gekoppelt sind; und mehrere dritte Leiterbahnen, die sich entlang entsprechender Zeilen des zweiten Arrays erstrecken und elektrisch mit zweiten Speicherzellen des zweiten Arrays in den entsprechenden Zeilen gekoppelt sind, wobei die zweiten Leiterbahnen vertikal zwischen den ersten Leiterbahnen und den dritten Leiterbahnen liegen.
  14. Integrierter Chip nach einem der Ansprüche 10 bis 13, wobei der erste und der zweite Selektor Dioden mit unterschiedlichen Schwellenspannungen in einem vorwärts vorgespanntem Zustand sind.
  15. Verfahren, umfassend: Bereitstellen eines Speicherarrays mit mehreren Speicherzellen in mehreren Zeilen und mehreren Spalten, wobei die Speicherzellen eine erste Speicherzelle umfassen, wobei die erste Speicherzelle einen ersten Unipolarselektor und einen zweiten Unipolarselektor umfasst und wobei der erste und der zweite Unipolarselektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind; Anlegen einer ersten Spannung an die erste Speicherzelle mit einer ersten Polarität, wobei der erste und der zweite Unipolarselektor auf EIN bzw. AUS geschaltet sind, während die erste Spannung an die erste Speicherzelle angelegt wird; und Anlegen einer zweiten Spannung an die erste Speicherzelle mit einer zweiten Polarität, die sich von der ersten Polarität unterscheidet, wobei der erste und der zweite Unipolarselektor auf AUS bzw. EIN geschaltet sind, während die zweite Spannung an die erste Speicherzelle angelegt wird.
  16. Verfahren nach Anspruch 15, wobei das Anlegen der ersten Spannung die erste Speicherzelle in einen ersten Widerstandszustand versetzt und wobei das Anlegen der zweiten Spannung die erste Speicherzelle in einen zweiten Widerstandszustand versetzt, der sich von dem ersten Widerstandszustand unterscheidet.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Speicherzellen ferner eine zweite Speicherzelle in derselben Zeile oder Spalte wie die erste Speicherzelle umfassen, wobei die zweite Speicherzelle einen dritten Selektor und einen vierten Selektor umfasst, wobei der dritte und der vierte Selektor elektrisch parallel mit entgegengesetzter Orientierung gekoppelt sind, und wobei das Verfahren ferner umfasst: Anlegen einer dritten Spannung an die zweite Speicherzelle mit der ersten Polarität, während die erste Spannung an die erste Speicherzelle mit der ersten Polarität angelegt wird, wobei der dritte und vierte Selektor auf AUS geschaltet sind, während die dritte Spannung angelegt wird.
  18. Verfahren nach Anspruch 17, wobei das Verfahren ferner umfasst: Anlegen einer vierten Spannung an die zweite Speicherzelle mit der zweiten Polarität, während die zweite Spannung an die Speicherzelle mit der zweiten Polarität angelegt wird, wobei der dritte und vierte Selektor auf AUS geschaltet sind, während die vierte Spannung angelegt wird.
  19. Verfahren nach Anspruch 17 oder 18, wobei der erste Unipolarselektor eine Schwellenspannung zwischen der ersten und der dritten Spannung aufweist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei der erste und der zweite Unipolarselektor Dioden sind, und wobei der erste und der zweite Unipolarselektor jeweils in Vorwärtsrichtung vorgespannt sind, wenn sie auf EIN geschaltet sind, und wobei der erste und der zweite Unipolarselektor jeweils in Rückwärtsrichtung vorgespannt sind, wenn sie auf AUS geschaltet sind.
DE102019113405.6A 2018-10-23 2019-05-21 Bipolarselektor mit unabhängig einstellbaren schwellenspannungen Pending DE102019113405A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749210P 2018-10-23 2018-10-23
US62/749,210 2018-10-23
US16/411,706 US10991756B2 (en) 2018-10-23 2019-05-14 Bipolar selector with independently tunable threshold voltages
US16/411,706 2019-05-14

Publications (1)

Publication Number Publication Date
DE102019113405A1 true DE102019113405A1 (de) 2020-04-23

Family

ID=70278912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019113405.6A Pending DE102019113405A1 (de) 2018-10-23 2019-05-21 Bipolarselektor mit unabhängig einstellbaren schwellenspannungen

Country Status (5)

Country Link
US (4) US10991756B2 (de)
KR (1) KR102324009B1 (de)
CN (1) CN111091857B (de)
DE (1) DE102019113405A1 (de)
TW (1) TWI749377B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991756B2 (en) 2018-10-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar selector with independently tunable threshold voltages
US11107859B2 (en) * 2019-08-05 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with unipolar selectors
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US11404424B2 (en) * 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
TWI770950B (zh) 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array
US11545201B2 (en) 2020-06-23 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with unipolar selector
JP2022049880A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及びその製造方法
FR3117258B1 (fr) * 2020-12-07 2023-12-22 Commissariat Energie Atomique Dispositif selecteur, dispositif memoire de type resistif et procede de fabrication associe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US20120044736A1 (en) * 2010-08-20 2012-02-23 Chung Shine C Memory devices using a plurality of diodes as program selectors for memory cells
US20140319634A1 (en) * 2013-04-28 2014-10-30 Alexander Mikhailovich Shukh High Density Nonvolatile Memory
US20170110512A1 (en) * 2011-02-14 2017-04-20 Attopsemi Technology Co., Ltd Finfet Structures for Programmable Resistive Devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683433B2 (en) * 2004-07-07 2010-03-23 Semi Solution, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
JP4482039B2 (ja) 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US9818478B2 (en) * 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8619457B2 (en) 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
US8638590B2 (en) 2010-09-28 2014-01-28 Qualcomm Incorporated Resistance based memory having two-diode access device
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US9305644B2 (en) * 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
KR102153559B1 (ko) 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
CN107579087B (zh) 2016-07-04 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种存储器单元阵列结构和电子装置
US10991756B2 (en) * 2018-10-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar selector with independently tunable threshold voltages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US20120044736A1 (en) * 2010-08-20 2012-02-23 Chung Shine C Memory devices using a plurality of diodes as program selectors for memory cells
US20170110512A1 (en) * 2011-02-14 2017-04-20 Attopsemi Technology Co., Ltd Finfet Structures for Programmable Resistive Devices
US20140319634A1 (en) * 2013-04-28 2014-10-30 Alexander Mikhailovich Shukh High Density Nonvolatile Memory

Also Published As

Publication number Publication date
US11404476B2 (en) 2022-08-02
US10991756B2 (en) 2021-04-27
TWI749377B (zh) 2021-12-11
US20200127046A1 (en) 2020-04-23
TW202101678A (zh) 2021-01-01
KR102324009B1 (ko) 2021-11-10
CN111091857A (zh) 2020-05-01
KR20200047297A (ko) 2020-05-07
US20230363181A1 (en) 2023-11-09
US20220328560A1 (en) 2022-10-13
US20210233958A1 (en) 2021-07-29
US11792999B2 (en) 2023-10-17
CN111091857B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102018105755B4 (de) Vorrichtung mit einer Mehrzahl von Schichten planarer nichtflüchtiger Speicherzellen, System mit einem nichtflüchtigen Speicherelement mit einer Mehrzahl von Schichten planarer Magnettunnelübergänge, und Vorrichtung mit Mitteln zum Speichern von Daten in einer dreidimensionalen Anordnung planarer magnetoresistiver Speicherzellen
DE102005046426B4 (de) MRAM und Verfahren zu dessen Herstellung
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE60205569T2 (de) MRAM mit gestapelten Speicherzellen
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE102019118470A1 (de) Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher
DE112021005997T5 (de) Magnetoresistive zwei-bit-direktzugriffsspeicher-zelle
DE102019121676A1 (de) Speicherzelle mit einpoligen selektoren
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102021110427A1 (de) Multigate-Auswahlschalter für Speicherzellen und deren Herstellungsverfahren
DE102008025473B4 (de) Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Widerstandsänderungsspeicherzellen
DE102005046777B4 (de) Halbleiterspeicher-Einrichtung
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE102005046739B4 (de) Ein quasi-selbstpositionierender MRAM-Kontakt
DE102005046774B4 (de) Halbleiterspeicher-Einrichtung mit vergrabenem Masse-Kontakt und Verfahren zu deren Herstellung
DE102020107939A1 (de) Speicherzelle mit magnetischer zugangsauswahl-vorrichtung
DE102019117630A1 (de) Unterstütztes schreibverfahren für einen magnetischen speicher mit wahlfreiem zugriff
DE102012110303A1 (de) Hochdichte Halbleiterspeichervorrichtung
DE102019126935A1 (de) Direktzugriffspeicher
DE102020106721A1 (de) Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000