DE102020106721A1 - Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung - Google Patents

Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung Download PDF

Info

Publication number
DE102020106721A1
DE102020106721A1 DE102020106721.6A DE102020106721A DE102020106721A1 DE 102020106721 A1 DE102020106721 A1 DE 102020106721A1 DE 102020106721 A DE102020106721 A DE 102020106721A DE 102020106721 A1 DE102020106721 A1 DE 102020106721A1
Authority
DE
Germany
Prior art keywords
memory
memory cell
selection element
layer
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020106721.6A
Other languages
English (en)
Inventor
Hung-Li Chiang
Chao-Ching Cheng
Tzu-Chiang CHEN
Yu-Sheng Chen
Hon-Sum Philip Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020106721A1 publication Critical patent/DE102020106721A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

Bereitgestellt ist eine Speichervorrichtung, welche mindestens eine Speicherzelle aufweist. Die mindestens eine oder die mehreren Speicherzellen ist/sind jeweils mit einer Bitleitung und einer Wortleitung verbunden. Die mindestens eine oder die mehreren Speicherzellen weist/weisen jeweils ein Speicherelement und ein Auswahlelement auf, wobei das Speicherelement eingerichtet ist, Daten der mindestens einen Speicherzelle zu speichern. Das Auswahlelement ist mit dem Speicherelement in Reihe geschaltet, und ist eingerichtet, das Speicherelement für eine Leseoperation auszuwählen und die im Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken.

Description

  • QUERVERWEIS ZU VERBUNDENER ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung mit der Anmeldenummer 62/880,656, eingereicht am 31. Juli 2019. Die obengenannte Patentanmeldung ist durch Bezugnahme vollumfänglich hierin aufgenommen und bildet einen Teil dieser Patentschrift.
  • ALLGEMEINER STAND DER TECHNIK
  • Speichervorrichtungen werden in verschiedenen Anwendungen zum Speichern von Daten verwendet. Operationen der Speichervorrichtung, wie zum Beispiel die Lese- und Schreiboperationen, werden durch Bitleitungen und Wortleitungen durchgeführt, welche mit jeder der Speicherzellen der Speichervorrichtung verbunden sind. Jedoch kann der parasitäre Widerstand, welcher in den Bitleitungen, Wortleitungen und Schaltkreisen, welche mit der Speicherzelle verbunden sind, besteht, zu einem Leistungsabfall der Speichervorrichtung führen. Zum Beispiel kann der parasitäre Widerstand einen Abstand zwischen einem ersten logischen Zustand und einem zweiten logischen Zustand der Speicherzelle verringern, wodurch sich ein Fehlerrisiko erhöht.
  • In einer Leseoperation kann der parasitäre Widerstand den Leseabstand der Leseoperation, welche an der Speicherzelle vorgenommen wird, verringern. Falls der Leseabstand, welcher für einen Leseverstärker übrigbleibt, nicht ausreicht, kann ein komplizierteres und größeres Design des Leseverstärkers erforderlich sein.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine schematische Darstellung einer Speichervorrichtung gemäß einigen Ausführungsformen.
    • 2 stellt eine Struktur einer Speicherzelle gemäß einigen Ausführungsformen dar.
    • 3 stellt Strom-Spannungs-Kennlinien (IV-Kennlinien) einer positiven Widerstandseigenschaft, einer Nullwiderstandseigenschaft und einer negativen Widerstandseigenschaft in einer Speicherzelle gemäß einigen Ausführungsformen dar.
    • 4 stellt IV-Kennlinien einer Speicherzelle gemäß einigen Ausführungsformen dar.
    • 5 stellt IV-Kennlinien einer Speicherzelle in einer Leseoperation gemäß einigen Ausführungsformen dar.
    • 6 stellt ein Verfahren zum Verstärken von in einer Speicherzelle gespeicherten Daten unter Verwendung eines Auswahlelements der Speicherzelle gemäß einigen Ausführungsformen dar.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale der vorliegenden Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind selbstverständlich nur Beispiele, welche keinesfalls als Einschränkung auszulegen sind. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste Merkmal und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, sodass das erste Merkmal und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „unter“, „darunter“, „niedriger“, „über“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den FIG. dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den FIG. abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • 1 ist eine schematische Darstellung einer Speichervorrichtung 100 gemäß einigen Ausführungsformen. Die Speichervorrichtung 100 kann eine Speicheranordnung 110 und einen Leseverstärker 120, welcher mit der Speicheranordnung 110 verbunden ist, aufweisen. Die Speicheranordnung 110 kann eine Mehrzahl von Speicherzellen aufweisen, wobei jede der Speicherzellen mit einer Bitleitung aus einer Mehrzahl von Bitleitungen BL(j-2) bis BL(j) und einer Wortleitung aus einer Mehrzahl von Wortleitungen WL(i-1) bis WL(i+1) verbunden ist. Zum Beispiel ist die Speicherzelle 112 mit der Bitleitung BL(j) und der Wortleitung WL(i) verbunden, wobei i und j positive Ganzzahlen sind. 1 zeigt eine Anordnung von drei Bitleitungen BL(j-2) bis BL(j) und drei Wortleitungen WL(i-1) bis WL(i+1), wobei die Anzahl von Wortleitungen sowie die Anzahl von Bitleitungen in der Speicheranordnung 110 nicht darauf beschränkt sind und gemäß den Designanforderungen festgelegt werden.
  • In einigen Ausführungsformen besteht ein parasitärer Widerstand in den Wortleitungen, Bitleitungen und Peripherieschaltungen, welche mit jeder der Speicherzellen der Speicheranordnung 110 verbunden sind. Wie in 1 gezeigt, kann die Wortleitung WL(i) einen parasitären Widerstand Ri(i) aufweisen, und die Bitleitung BL(j) kann einen parasitären Widerstand R2(j) aufweisen. Aufgrund des parasitären Widerstands können elektrische Signale, d.h. Spannungs- oder Stromsignale, welche durch die Bitleitungen und die Wortleitungen an die Speicherzelle angelegt werden, durch den parasitären Widerstand beeinflusst werden. Der parasitäre Widerstand in den Wortleitungen, Bitleitungen oder einer Peripherieschaltung kann eine Verkleinerung des Abstands zwischen einem ersten logischen Zustand und einem zweiten logischen Zustand, welche in der Speicherzelle gespeichert sind, verursachen. Zum Beispiel kann der parasitäre Widerstand der Bitleitungen und Wortleitungen einen Leseabstand einer Leseoperation an der Speicherzelle der Speicheranordnung 110 beeinträchtigen.
  • In einigen Ausführungsformen kann jede der Speicherzellen ein Speicherelement und ein Auswahlelement aufweisen, wobei das Auswahlelement mit dem Speicherelement in Reihe geschaltet ist. Zum Beispiel kann die Speicherzelle 112 ein Auswahlelement 1121 und ein Speicherelement 1123 aufweisen, wobei das Auswahlelement 1121 mit dem Speicherelement 1123 in Reihe geschaltet ist. Das Speicherelement 1123 ist eingerichtet, Daten der Speicherzelle 112 zu speichern. Die im Speicherelement 1123 gespeicherten Daten können Einzelbitdaten oder Mehrbitdaten sein, welche basierend auf den Designanforderungen festgelegt werden. In einigen Ausführungsformen kann das Speicherelement 1123 Einzelbitdaten, d.h. Binärdaten, speichern, welche sich in einem ersten logischen Zustand oder einem zweiten logischen Zustand befinden können. In einigen Ausführungsformen ist die Speicherzelle 112 eine resistive Speicherzelle und das Speicherelement speichert entweder einen hohen oder einen niedrigen Widerstandszustand. In einigen alternativen Ausführungsformen kann die Speicherzelle 112 der Speicheranordnung 110 eine resistive Direktzugriffsspeicherzelle (RRAM-Zelle), eine Phasenwechsel-Direktzugriffsspeicherzelle (PCRAM-Zelle), eine ferroelektrische Direktzugriffsspeicherzelle (FRAM-Zelle), eine magnetoresistive Direktzugriffsspeicherzelle (MRAM-Zelle), ein leitfähiger Überbrückungs-Direktzugriffsspeicher (CBRAM), eine nichtflüchtige Direktzugriffsspeicherzelle (NRAM-Zelle) oder irgendeine andere Speicherzelle, welche mit nanoskaligen logischen Schaltungen kompatibel ist, sein. In einigen Ausführungsformen wird die Speicherzelle, welche einen Kontaktmehrfachabstand von weniger als 100nm aufweist, als eine Speicherzelle betrachtet, welche mit den nanoskaligen logischen Schaltungen kompatibel ist, wobei die Offenbarung jedoch nicht darauf beschränkt ist.
  • In einigen Ausführungsformen weist das Auswahlelement 1121 der Speicherzelle 112 eine Schaltfunktion 1121a und eine Verstärkungsfunktion 1121b auf. Die Schaltfunktion 1121a des Auswahlelements 1121 ist eingerichtet, das Speicherelement 1123 auszuwählen oder abzuwählen, indem sie eine elektrische Verbindung zwischen dem Speicherelement 1123 und der Bitleitung, d.h. BL(j), für eine bestimmte Operation ein- oder ausschaltet. Zum Beispiel kann das Auswahlelement 1121 die Speicherzelle 112 für eine Leseoperation oder eine Schreiboperation auswählen, indem es die elektrische Verbindung zwischen dem Speicherelement 1123 der Speicher Zelle 112 und einer Bitleitung (z.B. Bitleitung BL(j)) einschaltet. In einigen Ausführungsformen empfängt das Auswahlelement 112 ein Steuersignal und führt die Schaltfunktion 1121a basierend auf dem Steuersignal aus, um das Speicherelement 1123 auszuwählen. In einigen Ausführungsformen weist das Auswahlelement 112 einen Steueranschluss auf, welcher elektrisch mit einer Wortleitung (z.B. der Wortleitung WL(i)) verbunden ist, um das Steuersignal zu empfangen.
  • In einigen Ausführungsformen ist die Verstärkungsfunktion 1121b innerhalb des Auswahlelements 1121 angeordnet und eingerichtet, die im Speicherelement 1123 der Speicherzelle 112 gespeicherten Daten zu verstärken, bevor sie die verstärkten Daten an die Bitleitung BL(j), welche mit der Speicherzelle 112 verbunden ist, ausgibt. Die Verstärkungsfunktion 1121b kann als eine eingebaute Verstärkungsfunktion der Speicherzelle 112 betrachtet werden. In einigen Ausführungsformen können die Daten von der Bitleitung, d.h. BL(j), weiter verstärkt werden, indem eine externe Verstärkungsfunktion eines Leseverstärkers verwendet wird, wobei sich die externe Verstärkungsfunktion des Leseverstärkers von der eingebauten Verstärkungsfunktion des Auswahlelements 1121 der Speicherzelle 112 unterscheidet.
  • In einigen Ausführungsformen wird die Verstärkungsfunktion 1121b des Auswahlelements 112 basierend auf einer Eigenschaft des Materials, aus welchem das Auswahlelement 112 gebildet ist, erzielt. Zum Beispiel enthält das Material des Auswahlelements 1121 ein Material mit negativem Widerstand, welches eine negative Widerstandseigenschaft aufweist. Die negative Widerstandseigenschaft kann ein umgekehrtes Verhältnis zwischen der an das Auswahlelement 1121 angelegten Spannung und dem durch das Auswahlelement 1121 fließenden Strom aufweisen. Mit anderen Worten sinkt eine an das Auswahlelement 1121 angelegte Spannung, wenn sich der durch das Auswahlelement 1121 fließende Strom erhöht.
  • In einigen Ausführungsformen wird eine Betriebsspannung des Auswahlelements 1121 derart gewählt, dass das Auswahlelement 1121 basierend auf dem logischen Zustand, welcher in der Speicherzelle 112 gespeichert ist, ein- oder ausgeschaltet wird. Wenn die Speicherzelle zum Beispiel eine RRAM-Speicherzelle ist, wird die Betriebsspannung des Auswahlelements 1121 derart ausgewählt, dass das Auswahlelement 1121 eingeschaltet wird, wenn sich die Speicherzelle 112 im niedrigen Widerstandszustand befindet, und das Auswahlelement 1121 ausgeschaltet wird, wenn sich die Speicherzelle 112 im hohen Widerstandszustand befindet. In einigen Ausführungsformen kann das Auswahlelement 1121 ein ovonischer Schwellenwertschalter (OTS), welcher die negative Widerstandseigenschaft aufweist, sein oder einen solchen aufweisen. Die Betriebszustände (z.B. ein EIN-Zustand und ein AUSZustand) des OTS hängen von einer Schwellenwertspannung und einer Haltespannung des OTS ab. In einigen Ausführungsformen wird die Betriebsspannung des Auswahlelements 1121 in einem Spannungsbereich von der Haltespannung bis zur Schwellenwertspannung des OTS gewählt. Wenn die Betriebsspannung des Auswahlelements 1121 im Spannungsbereich von der Haltespannung bis zur Schwellenwertspannung des OTS ausgewählt ist, wird das Auswahlelement 1121 eingeschaltet, wenn sich die Speicherzelle 112 im niedrigen Widerstandszustand befindet, und das Auswahlelement 1121 ausgeschaltet, wenn sich die Speicherzelle 112 im hohen Widerstandszustand befindet.
  • In einigen Ausführungsformen ist der Leseverstärker 120 mit der Speicheranordnung 110 verbunden und eingerichtet, in mindestens einer Speicherzelle der Speicheranordnung 110 gespeicherte Daten auszulesen, um ausgelesene Daten OUT auszugeben. In einigen Ausführungsformen ist der Leseverstärker 120 mit den Bitleitungen BL(j-2) bis BL(j) elektrisch verbunden, um Daten, welche in der mindestens einen Speicherzelle, welche mit den Bitleitungen BL(j-2) bis BL(j) verbunden ist, gespeichert sind, auszulesen. Zum Beispiel ist der Leseverstärker 120 mit der Bitleitung BL(j) verbunden, um die Daten, welche in der Speicherzelle 112 der Speicheranordnung 110 gespeichert sind, auszulesen. In einigen Ausführungsformen ist das Auswahlelement 1121 der Speicherzelle 112 eingerichtet, die eingebaute Verstärkungsfunktion 1121b auszuführen, um verstärkte Daten zu erzeugen, bevor die verstärkten Daten zur Bitleitung BL(j) ausgegeben werden. Somit empfängt der Leseverstärker 120 die verstärkten Daten, welche durch Verwenden der eingebauten Verstärkungsfunktion 1121b des Auswahlelements 1121 erlangt worden sind, durch die Bitleitung BL(j). Wenn die durch die eingebaute Verstärkungsfunktion 1121b erzeugten verstärkten Daten für die Leseoperation ausreichen, muss der Leseverstärker 120 möglicherweise keine externe Verstärkungsfunktion ausführen, wodurch Berechnungsaufwand eingespart wird. In einigen Ausführungsformen kann der Leseverstärker 120 die externe Verstärkungsfunktion an den verstärkten Daten, welche von der Bitleitung BJ(j) empfangen werden, ausführen, wodurch die Wirkung der Verstärkung verbessert wird.
  • 2 stellt eine Struktur von Speicherzellen gemäß einigen Ausführungsformen dar. Die Speicherzellen der Speicheranordnung 110 können durch Stapeln mehrerer Schichten gebildet werden. In einigen Ausführungsformen weisen die gestapelten Schichten der Speicherzellen eine Metallpad-Schicht L_metal, eine Speicherelementschicht L_mem und eine Auswahlelementschicht L_sel auf. Die Positionen der Metallpad-Schicht L_metal, der Speicherelementschicht L_mem und der Auswahlelementschicht L_sel können basierend auf Designanforderungen variieren. In einigen Ausführungsformen ist die Auswahlelementschicht L_sel über die Metallpad-Schicht L_metal gestapelt, und die Metallpad-Schicht L_metal ist über die Speicherelementschicht L_mem gestapelt. In einigen Ausführungsformen ist die Speicherelementschicht L_mem über die Metallpad-Schicht L_metal gestapelt, und die Metallpad-Schicht L_metal ist über die Auswahlelementschicht L_sel gestapelt.
  • In einigen Ausführungsformen kann die Struktur der Speicherzellen ferner eine Metallwortleitungsschicht L_WL und eine Metallbitleitungsschicht L_BL aufweisen, wobei die Wortleitungen der Speicheranordnung auf der Metallwortleitungsschicht L_WL angeordnet sind, und die Bitleitungen der Speicheranordnung auf der Metallbitleitungsschicht L_BLs angeordnet sind. In einigen Ausführungsformen ist die Bitleitungsschicht L_BL über der Metallpad-Schicht L_metal, der Speicherelementschicht L_mem und der Auswahlelementschicht L_sel angeordnet. In einigen Ausführungsformen ist die Metallwortleitungsschicht L_WL unter der Metallpad-Schicht L_metal, der Speicherelementschicht L_mem und der Auswahlelementschicht L_sel angeordnet. In einigen Ausführungsformen kann die Struktur der Speicherzellen ferner eine mittlere Ätzstoppschicht MESL und eine dielektrische Schicht Pre-ILD aufweisen.
  • In einigen Ausführungsformen ist das Material der Auswahlelementschicht L_sel ein Material mit negativem Widerstand, welches amorphe Halbleiterverbindungen aufweist, die amorphe Halbleiterverbindung aufweisend mindestens eine Verbindung aus der Gruppe umfassend eine binäre Verbindung, eine ternäre Verbindung, eine vierfache Verbindung und eine fünffache Verbindung. In einigen Ausführungsformen enthält die binäre Verbindung mindestens eine der Verbindungen SiTe, GeTe, CTe, BTe, ZnTe, AlTe, GeSe, GeSb, SeSb, Si-As, GeAs, AsTe und BC. Die binäre(n) Verbindung(en), welche die Auswahlelementschicht L_sel bildet/bilden, kann/können unter Verwendung einer stickstoffhaltigen Dotierung (N-Dotierung), einer sauerstoffhaltigen Dotierung (O-Dotierung) oder einer beliebigen anderen geeigneten Dotierungstechnologie dotiert werden. In einigen Ausführungsformen enthält die ternäre Verbindung mindestens eine der Verbindungen GeSeAs, GeSeSb, GeSbTe, GeSiAs, GeAsSb, SeSbTe und SiTeSe. Die ternäre(n) Verbindung(en), welche die Auswahlelementschicht L_sel bildet/bilden, kann/können unter Verwendung von N-Dotierung, O-Dotierung, einer kohlenstoffhaltigen Dotierung (C-Dotierung) oder einer beliebigen anderen geeigneten Dotierungstechnologie dotiert werden. In einigen Ausführungsformen enthält/enthalten die vierfachen Verbindung(en) mindestens eine der Verbindungen GeSeAsTe, GeSeTeSi, Ge-SeTeAs, GeTeSiAs, GeSeAsSb und GeSeSbSi. Die vierfache(n) Verbindung(en), welche die Auswahlelementschicht L_sel bildet/bilden, kann/können unter Verwendung von N-Dotierung, O-Dotierung, C-Dotierung oder einer beliebigen anderen geeigneten Dotierungstechnologie dotiert werden.
  • In einigen Ausführungsformen kann das Material der Speicherelementschicht L_mem basierend auf dem Typ der Speicherzellen in der Speicheranordnung (z.B. Speicheranordnung 110 in 1) variieren. In einigen Ausführungsformen können die Speicherzellen der Speicheranordnung jene MRAM-Speicherzellen sein, oder diese aufweisen, welche durch eine freie Schicht, eine Tunnelbarriereschicht, eine Referenzschicht und eine feste Schicht gebildet werden. In einigen Ausführungsformen enthält das Material der freien Schicht mindestens eine der Verbindungen CoFe, CoFeB, CoFeBTa, CoFeTa oder eine Kombination davon. In einigen Ausführungsformen enthält das Material der freien Schicht einen Stapel aus CoFe/Ta/CoFe, einen Stapel aus CoFe/Ta/CoFeB, einen Stapel aus CoFeB/Ta/CoFe oder einen Stapel aus CoFeB/Ta/CoFeB. In einem Beispiel weist der Stapel aus CoFe/Ta/CoFe eine Schicht CoFe, eine Schicht Ta und eine weitere Schicht CoFe auf, welche in dieser Abfolge gestapelt worden sind. In einigen Ausführungsformen kann das Element Tantal (Ta) in der/den Verbindung(en) des Materials der freien Schicht durch Wolfram (W) oder Ruthenium (Ru) ersetzt werden. In einigen Ausführungsformen enthält das Material der Tunnelbarriere der Speicherelementschicht L_mem mindestens eine der Verbindungen MgO und AlOx. Andere Materialien, welche für die Tunnelbarriere geeignet sind, können dazu verwendet werden, die Tunnelbarriere gemäß den Designanforderungen zu bilden.
  • In einigen Ausführungsformen enthält das Material der Referenzschicht der Speicherelementschicht L_mem CoFe, CoFeB, CoFeBTa oder CoFeTa. In einigen Ausführungsformen enthält das Material der Referenzschicht der Speicherelementschicht L_mem einen Stapel aus CoFe/Ta/CoFe, einen Stapel aus CoFe/Ta/CoFeB, einen Stapel aus CoFeB/Ta/CoFe oder einen Stapel aus CoFeB/Ta/CoFeB. In einigen Ausführungsformen kann das Element Tantal (Ta) in der/den Verbindung(en) des Materials der Referenzschicht durch Wolfram (W) oder Ruthenium (Ru) ersetzt werden. In einigen Ausführungsformen weist das Material der festen Schicht einen Stapel aus (Co/Pt)x/Ru/(Co/Pt)y, (Co/Pt)x/Ir/(Co/Pt)y, auf, wobei x und y jeweils innerhalb eines Bereichs von 1 bis 8 liegen.
  • In einigen Ausführungsformen können die Speicherzellen der Speicheranordnung die RRAM-Speicherzellen sein, oder diese aufweisen, welche durch eine obere Elektrode, eine dielektrische Schicht und eine Bodenelektrode gebildet werden. In einigen Ausführungsformen enthält das Material der oberen Elektrode Ti, Ta, TiN, TaN, W, Ru, Zr, Pt, Al, Ni oder irgendeine Kombination daraus. In einigen Ausführungsformen enthält das Material der dielektrischen Schicht HfOx, TaOx, TiOx, ZrOx, NbOx, NiO, HfZrOx, HffiOx oder irgendeine Kombination daraus. In einigen Ausführungsformen enthält das Material der unteren Elektrode Ti, Ta, TiN, TaN, W, Ru, Zr, Pt, Al, Ni oder irgendeine Kombination daraus.
  • In einigen Ausführungsformen können die Speicherzellen der Speicheranordnung die CBRAM-Speicherzellen sein, oder diese aufweisen, welche durch eine obere Elektrode und eine dielektrische Schicht gebildet werden. Das Material der oberen Elektrode der CBRAM-Speicherzellen kann Ag, Cu, AgTe, CuTe oder irgendeine Kombination daraus enthalten. Das Material der dielektrischen Schicht der CBRAM-Speicherzellen kann HfOx, TaOx, TiOx, ZrOx, NbZrOx, HfTiOx oder irgendeine Kombination daraus enthalten.
  • In einigen Ausführungsformen können die Speicherzellen der Speicheranordnung die PCRAM-Speicherzellen sein, oder diese aufweisen, welche durch eine obere Elektrode und eine dielektrische Schicht und eine Bodenelektrode gebildet werden. Das Material der oberen Elektrode der PCRAM-Speicherzellen kann Ti, Ta, TiN, TaN, W, C oder irgendeine Kombination daraus enthalten. Das Material der dielektrischen Elektrode der PCRAM-Speicherzellen kann GeSbTe, GeTe, GeSb, SbTe oder irgendeine Kombination daraus enthalten. In einigen Ausführungsformen weist das Material der dielektrischen Schicht der PCRAM-Speicherzellen verschiedene Zusammensetzungsverhältnisse auf und enthält verschiedene Dotierstoffelemente, wie zum Beispiel N, O, C, Si, In, Si02. Das Material der unteren Elektrode der PCRAM-Speicherzellen kann Ti, Ta, TiN, TaN, W, C oder irgendeine Kombination daraus enthalten.
  • 3 stellt IV-Kennlinien einer positiven Widerstandseigenschaft, einer Nullwiderstandseigenschaft und einer negativen Widerstandseigenschaft in einer Speicherzelle gemäß einigen Ausführungsformen dar. Die horizontale Achse, welche in 3 dargestellt ist, gibt eine Spannung an, welche an die Speicherzelle angelegt ist, und die vertikale Achse, welche in 3 dargestellt ist, gibt einen Strom an, welcher durch die Speicherzelle fließt. Die Linie PR stellt die IV-Kennlinie der Speicherzelle aufweisend die positive Widerstandseigenschaft dar. Die Linie ZR stellt die IV-Kennlinie der Speicherzelle aufweisend den Nullwiderstand dar. Die Linie NR stellt die IV-Kennlinie der Speicherzelle aufweisend die negative Widerstandseigenschaft dar. In einigen Ausführungsformen kann die positive Widerstandseigenschaft der Speicherzelle ein direktes Verhältnis zwischen der Spannung Vpp an der Speicherzelle und dem Strom Ir, welcher durch die Speicherzelle fließt, aufweisen. Falls die Speicherzelle die positive Widerstandseigenschaft aufweist, erhöht sich mit anderen Worten der Strom Ir, welcher durch die Speicherzelle fließt, wenn sich die Spannung Vpp an der Speicherzelle erhöht, und umgekehrt. Die Nullwiderstandseigenschaft der Speicherzelle kann die Eigenschaft sein, bei welcher die Spannung Vapp am Speicher relativ konstant bleibt, wenn der Strom Ir, welcher durch den Speicher fließt, zunimmt oder abnimmt. Die negative Widerstandseigenschaft der Speicherzelle kann ein umgekehrtes Verhältnis zwischen der Spannung Vapp an der Speicherzelle und dem Strom Ir, welcher durch die Speicherzelle fließt, aufweisen. Falls die Speicherzelle die negative positive Widerstandseigenschaft aufweist, erhöht sich mit anderen Worten der Strom Ir, welcher durch die Speicherzelle fließt, wenn die Spannung Vpp an der Speicherzelle abnimmt, und umgekehrt.
  • 3 stellt ferner die Linien HRS_IV und LRS_IV dar, um die IV-Kennlinien eines hohen Widerstandszustands und eines niedrigen Widerstandszustands einer Speicherzelle, d.h. der Speicherzelle 112 in 1, gemäß einigen Ausführungsformen anzuzeigen. Für eine selbe Spannung an der Speicherzelle ist der Strom, welcher an der Speicherzelle aufweisend den hohen Widerstandszustand gemessen wird, niedriger als der Strom, welcher an der Speicherzelle aufweisend den niedrigen Widerstandszustand gemessen wird. Eine Differenz zwischen dem Strom, welcher durch die Speicherzelle aufweisend den niedrigen Widerstandszustand fließt, und dem Strom, welcher durch die Speicherzelle aufweisend den hohen Widerstandszustand fließt, kann dazu verwendet werden, den Leseabstand einer Leseoperation, welche an der Speicherzelle vorgenommen wird, zu bestimmen. In einigen Ausführungsformen muss der Leseabstand groß genug sein, um die Korrektheit der Leseoperation an der Speicherzelle sicherzustellen.
  • 3 zeigt ferner die Leseabstände RM1, RM2 und RM3 der positiven Widerstandseigenschaft, der Nullwiderstandseigenschaft und der negativen Widerstandseigenschaft gemäß einigen Ausführungsformen. Die Leseabstände RM1, RM2 und RM3 können gemäß einer Differenz zwischen dem Strom, welcher durch den Speicher aufweisend den hohen Widerstandszustand fließt, und dem Strom, welcher durch die Speicherzelle aufweisend den niedrigen Widerstandszustand fließt, bestimmt werden. Wie in 3 gezeigt, ist der Leseabstand RM1 der Speicherzelle aufweisend die positive Widerstandseigenschaft geringer als der Leseabstand RM2 der Speicherzelle aufweisend die Nullwiderstandseigenschaft. Der Leseabstand RM2 der Speicherzelle aufweisend die Nullwiderstandseigenschaft ist geringer als der Leseabstand RM3 der Speicherzelle aufweisend die negative Widerstandseigenschaft. Mit anderen Worten kann die Speicherzelle aufweisend die negative Widerstandseigenschaft im Vergleich zu den Speicherzellen aufweisend die positive Widerstandseigenschaft und die Nullwiderstandseigenschaft einen höheren Leseabstand aufweisen. Somit kann die negative Widerstandseigenschaft den Leseabstand der Speicherzelle bei der Leseoperation verbessern.
  • Bezugnehmend auf 1 und 3 kann das Auswahlelement 1121 der Speicherzelle 112 aus dem Material gebildet werden, welches die negative Widerstandseigenschaft aufweist. Somit kann das Auswahlelement 1121 der Speicherzelle 112 die IV-Charakteristika aufweisen, welche die Linie NR, die in 3 gezeigt ist, darstellt. Folglich kann der Leseabstand der Leseoperation, welche an der Speicherzelle 112 vorgenommen wird, basierend auf der negativen Widerstandseigenschaft des Auswahlelements 1121 verbessert werden.
  • 4 stellt IV-Kennlinien einer Speicherzelle, d.h. der Speicherzelle 112 in 1, gemäß einigen Ausführungsformen dar. Die horizontale Achse, welche in 4 gezeigt ist, gibt eine Spannung am Auswahlelement der Speicherzelle an, und die Vertikalachse, welche in 4 gezeigt ist, gibt einen Strom an, welcher durch das Auswahlelement der Speicherzelle fließt. In 4 zeigen die Kennlinien OTS_ON und OTS_OFF die IV-Charakteristika eines leitfähigen Zustands und eines nichtleitfähigen Zustands des Auswahlelements der Speicherzelle. Die Kennlinien HRS_IV und LRS_IV zeigen die IV-Charakteristika eines hohen Widerstandszustands und eines niedrigen Widerstandszustands der Speicherzelle. In einigen Ausführungsformen schneidet sich die Kennlinie OTS_ON des Auswahlelements mit der Kennlinie HRS_IV der Speicherzelle, schneidet sich jedoch nicht mit der Kennlinie LRS_IV der Speicherzelle.
  • Wenn die Spannung Vsel am Auswahlelement niedriger ist als die Schwellenwertspannung Vth, befindet sich das Auswahlelement in einigen Ausführungsformen im nichtleitfähigen Zustand, wie der Abschnitt 10 der Kennlinie OTS_OFF zeigt. Das Auswahlelement bleibt im nichtleitfähigen Zustand, bis die Spannung Vsel höher ist als die Schwellenwertspannung Vth, oder der Strom Isel größer ist als ein Schwellenwertstrom Ith. Im nichtleitfähigen Zustand ist der Widerstandswert des Auswahlelements relativ hoch, wodurch eine kleine Menge an Strom durch das Auswahlelement fließt.
  • Wenn die Spannung Vsel höher als Vth, oder ein Strom Isel größer als Ith an das Auswahlelement angelegt wird, wird das Auswahlelement eingeschaltet, um im leitfähigen Zustand zu sein. Wenn sich das Auswahlelement im leitfähigen Zustand befindet, kann das Auswahlelement auf eine Haltespannung Vhold absinken oder zurückschnappen, wie der Abschnitt 20 der Kennlinie OTS_ON zeigt. Wenn sich das Auswahlelement im leitfähigen Zustand befindet, bleibt die Spannung Vsel des Auswahlelements darüber hinaus nahe der Haltespannung Vhold, wenn sich der Strom Isel des Auswahlelements erhöht. Das Auswahlelement kann im leitfähigen Zustand verbleiben, bis der Strom Isel des Auswahlelements kleiner wird als ein Haltestrom (nicht gezeigt), oder bis die Spannung Vsel niedriger wird als die Haltespannung Vhold. Mit anderen Worten kann das Auswahlelement in den nichtleitfähigen Zustand zurückversetzt werden, wenn die Spannung Vsel, welche niedriger ist als die Haltespannung Vhold, oder der Strom Isel, welcher niedriger ist als der Haltestrom (nicht gezeigt), an das Auswahlelement angelegt wird.
  • Bezugnehmend auf 1 und 4 kann das Auswahlelement 1121 den OTS aufweisen, welcher die negative Widerstandseigenschaft aufweist. Die negative Widerstandseigenschaft kann ein umgekehrtes Verhältnis der Spannung Vsel am OTS und des Stroms Isel, welcher durch den OTS fließt, aufweisen. Der Abschnitt 20 der Kennlinie OTS_ON zeigt, dass die Spannung am Auswahlelement 1121 abnimmt oder zurückschnappt, wenn sich der Strom, welcher durch das Auswahlelement 1121 fließt, erhöht. Mit anderen Worten kann der Abschnitt 20 der Kennlinie OTS_ON die negative Widerstandseigenschaft des Auswahlelements 1121 anzeigen.
  • In einigen Ausführungsformen ist das Auswahlelement eingerichtet, eingeschaltet zu werden, wenn die Speicherzelle den niedrigen Widerstandszustand aufweist, und ausgeschaltet zu werden, wenn die Speicherzelle den hohen Widerstandszustand aufweist. Da das Auswahlelement ausgeschaltet wird, wenn die Speicherzelle den hohen Widerstandszustand aufweist, wird ein hoher Widerstand verursacht, was zu einer Verbesserung für den Leseabstand einer Leseoperation, welche an der Speicherzelle vorgenommen wird, führt. In einigen Ausführungsformen wird eine Betriebsspannung (nicht gezeigt) des Auswahlelements in einem Bereich von der Haltespannung Vhold bis zur Schwellenwertspannung Vth gewählt. Die Betriebsspannung des Auswahlelements entspricht einem Betriebsstrom (nicht gezeigt), welcher basierend auf der Kennlinie OTS_ON des Auswahlelements bestimmt werden kann. Wie zuvor erwähnt, schneidet sich die Kennlinie OTS_ON des Auswahlelements nicht mit der Kennlinie HRS_IV. In einigen Ausführungsformen ist die Kennlinie HRS_IV unterhalb der Kennlinie OTS_ON des Auswahlelements angeordnet Wenn eine Spannung an die Speicherzelle, welche den hohen Widerstandszustand aufweist, angelegt wird, ist somit der durch die Speicherzelle fließende Strom, welcher basierend auf der Kennlinie HRS_IV erlangt wird, kleiner als der Betriebsstrom des Auswahlelements. Folglich wird das Auswahlelement der Speicherzelle aufweisend den hohen Widerstandszustand im nichtleitenden Zustand belassen, wodurch ein höherer Widerstandswert induziert wird und der Leseabstand der Leseoperation an der Speicherzelle weiter vergrößert wird.
  • Wenn hingegen die Spannung an die Speicherzelle, welche den niedrigen Widerstandszustand aufweist, angelegt wird, ist der Strom, welcher durch die Speicherzelle fließt, höher als der Betriebsstrom des Auswahlelements. Folglich wird das Auswahlelement der Speicherzelle aufweisend den niedrigen Widerstandszustand eingeschaltet, um im leitfähigen Zustand zu sein, wodurch es möglich ist, die in der Speicherzelle gespeicherten Daten zur Bitleitung auszugeben.
  • 5 stellt IV-Kennlinien eines niedrigen Widerstandszustands LRS_IV und eines hohen Widerstandszustands HRS einer Speicherzelle, d.h. der Speicherzelle 112 in 1, gemäß einigen Ausführungsformen dar. Die in 5 gezeigte horizontale Achse gibt eine Spannung Vapp an der Speicherzelle an, und die in 5 gezeigte vertikale Achse gibt einen Strom Ir an, welcher durch die Speicherzelle fließt. Eine Leseoperation kann ausgeführt werden, um den Widerstandszustand der Speicherzelle auszulesen, indem eine Lesespannung Vread an die Speicherzelle angelegt und der Strom Iread gemessen wird, welcher durch die Speicherzelle fließt. Der Wert des Stroms Iread kann dazu verwendet werden, den Widerstandszustand der Speicherzelle zu bestimmen.
  • Bezugnehmend auf 3 und 5 wird der Leseabstand RM der Leseoperation an der Speicherzelle verbessert, wenn die Lesespannung Vread entsprechend ausgewählt wird. Wenn sich die Speicherzelle zum Beispiel im hohen Widerstandszustand befindet, ist das Speicherelement der Speicherzelle durch das Auswahlelement von der Bitleitung isoliert. Wie in 5 gezeigt, liegt der Strom, welcher durch die Speicherzelle, welche den hohen Widerstandszustand aufweist, bei fast Null Volt. Wenn sich die Speicherzelle hingegen im niedrigen Widerstandszustand befindet, ist das Auswahlelement eingeschaltet, und die in der Speicherzelle gespeicherten Daten werden zur Bitleitung ausgegeben.
  • 6 stellt ein Verfahren zum Verstärken von in einem Speicherelement einer Speicherzelle gespeicherten Daten unter Verwendung eines Auswahlelements der Speicherzelle gemäß einigen Ausführungsformen dar. In Schritt S610 wird ein Speicherelement für eine Leseoperation durch ein Auswahlelement ausgewählt. Die Leseoperation ist eingerichtet, im Speicherelement gespeicherte Daten auszulesen.
  • In einigen Ausführungsformen kann das Auswahlelement eine Schaltfunktion ausführen, um das Speicherelement auszuwählen. Das Auswahlelement kann sich einschalten, um das Speicherelement der Speicherzelle elektrisch mit einer Bitleitung zu verbinden, wodurch es möglich ist, die im Speicherelement gespeicherten Daten zur Bitleitung auszugeben. Das Auswahlelement kann die elektrische Verbindung zwischen dem Speicherelement der Speicherzelle und der Bitleitung ausschalten, wodurch das Speicherelement von der Bitleitung getrennt/isoliert wird.
  • In Schritt S620 werden im Speicherelement gespeicherte Daten durch das Auswahlelement der Speicherzelle bei der Leseoperation verstärkt. Mit anderen Worten können die im Speicherelement der Speicherzelle gespeicherten Daten durch eine eingebaute Verstärkungsfunktion des Speicherauswahlelements, welches innerhalb der Speicherzelle angeordnet ist, verstärkt werden. In einigen Ausführungsformen weist das Material des Auswahlelements eine negative Widerstandseigenschaft auf, welche dem Auswahlelement ermöglicht, die Verstärkungsfunktion aufzuweisen. Die negative Widerstandseigenschaft kann ein umgekehrtes Verhältnis zwischen der an das Auswahlelement angelegten Spannung und dem durch das Auswahlelement fließenden Strom aufweisen.
  • Gemäß Ausführungsformen der Offenbarung kann ein Auswahlelement einer Speicherzelle in einer Speicheranordnung eine Schaltfunktion und eine Verstärkungsfunktion aufweisen, wobei die Schaltfunktion eingerichtet ist, bei der Leseoperation ein Speicherelement der Speicherzelle auszuwählen, und die Verstärkungsfunktion eingerichtet ist, die im Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken. Die durch das Speicherelement der Speicherzelle ausgeführte Verstärkungsfunktion kann als eine eingebaute Verstärkungsfunktion betrachtet werden, welche eingerichtet ist, die in der Speicherzelle gespeicherten Daten zu verstärken, bevor die verstärkten Daten zu den Bitleitungen ausgegeben werden. Das Auswahlelement kann eingerichtet sein, sich in einem leitfähigen Zustand zu befinden, wenn sich die Speicherzelle im niedrigen Widerstandszustand befindet, und das Auswahlelement kann eingerichtet sein, sich im nichtleitfähigen Zustand zu befinden, wenn sich die Speicherzelle im hohen Widerstandszustand befindet. Auf diese Weise wird ein Leseabstand der Leseoperation, welche an der Speicherzelle vorgenommen wird, weiter verbessert.
  • In einigen Ausführungsformen ist eine Speicherzelle bereitgestellt, welche ein Speicherelement und ein Auswahlelement aufweist. Das Speicherelement ist eingerichtet, Daten der Speicherzelle zu speichern. Das Auswahlelement ist mit dem Speicherelement in Reihe geschaltet, und ist eingerichtet, das Speicherelement für eine Leseoperation auszuwählen und die im Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken.
  • In einigen Ausführungsformen ist eine Speichervorrichtung bereitgestellt, welche mindestens eine Speicherzelle aufweist. Die mindestens eine oder die mehreren Speicherzellen ist/sind jeweils mit einer Bitleitung und einer Wortleitung verbunden und weist ein Speicherelement und ein Auswahlelement auf. Das Speicherelement ist eingerichtet, Daten der Speicherzelle zu speichern. Das Auswahlelement ist mit dem Speicherelement in Reihe geschaltet und ist eingerichtet, das Speicherelement für eine Leseoperation auszuwählen und die im Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken.
  • In einigen Ausführungsformen ist ein Verfahren zum Verstärken in einem Speicherelement einer Speicherzelle gespeicherter Daten unter Verwendung eines Auswahlelements der Speicherzelle bereitgestellt. Das Verfahren kann die Schritte Auswählen des Speicherelements für eine Leseoperation durch das Auswahlelement; und Verstärken der im Speicherelement gespeicherten Daten bei der Leseoperation durch das Auswahlelement umfassen.
  • Das Voranstehende umreißt Merkmale mehrerer Ausführungsformen, sodass Fachleute die folgende ausführliche Beschreibung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage für das Designen oder Modifizieren anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erlangen derselben Vorteile der hierein vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Speicherzelle aufweisend: ein Speicherelement, welches zum Speichern von Daten der Speicherzelle eingerichtet ist; und ein Auswahlelement, welches mit dem Speicherelement in Reihe geschaltet und eingerichtet ist, das Speicherelement für eine Leseoperation auszuwählen und die in dem Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken, wobei das Auswahlelement innerhalb der Speicherzelle angeordnet ist.
  2. Speicherzelle nach Anspruch 1, wobei ein Material des Auswahlelements ein Negativwiderstandsmaterial enthält, welches eine negative Widerstandseigenschaft aufweist, wobei das Auswahlelement eingerichtet ist, die im Speicherelement gespeicherten Daten basierend auf der negativen Widerstandseigenschaft zu verstärken.
  3. Speicherzelle nach Anspruch 2, wobei das Auswahlelement einen ovonischen Schwellenwertschalter aufweist, welcher eine Schwellenwertspannung und eine Haltespannung aufweist, wobei eine Betriebsspannung des Auswahlelements aus einem Bereich von der Haltespannung bis zur Schwellenwertspannung des ovonischen Schwellenwertschalters ausgewählt ist.
  4. Speicherzelle nach Anspruch 3, wobei die negative Widerstandseigenschaft ein inverses Verhältnis zwischen einer Änderung einer an das Auswahlelement angelegten Spannung und einer Änderung eines durch das Auswahlelement fließenden Stroms aufweist.
  5. Speicherzelle nach Anspruch 3 oder 4, wobei das Auswahlelement eingerichtet ist, das Speicherelement während der Leseoperation elektrisch mit einer Bitleitung zu verbinden, wenn sich das Speicherelement in einem ersten logischen Zustand befindet, wobei das Auswahlelement eingerichtet ist, das Speicherelement während der Leseoperation elektrisch von der Bitleitung zu isolieren, wenn sich das Speicherelement in einem zweiten logischen Zustand befindet.
  6. Speicherzelle nach Anspruch 4 oder 5, wobei das Speicherelement ein resistives Speicherelement ist, der erste logische Zustand ein Zustand niedrigen Widerstands ist, und der zweite logische Zustand ein Zustand hohen Widerstands ist.
  7. Speicherzelle nach irgendeinem der vorstehenden Ansprüche 1 bis 6, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, wobei die Auswahlelementschicht über die Metallpad-Schicht gestapelt ist, wobei die Metallpad-Schicht über die Speicherelementschicht gestapelt ist.
  8. Speicherzelle nach irgendeinem der vorstehenden Ansprüche 1 bis 6, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, wobei die Speicherelementschicht über die Metallpad-Schicht gestapelt ist, wobei die Metallpad-Schicht über die Auswahlelementschicht gestapelt ist.
  9. Speicherzelle nach irgendeinem der vorstehenden Ansprüche 1 bis 6, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, wobei ein Material der Auswahlelementschicht ein Negativwiderstandsmaterial enthält, welches mindestens eine der Folgenden aufweist: eine binäre Verbindung, eine ternäre Verbindung, eine vierfache Verbindung und eine fünffache Verbindung.
  10. Speichervorrichtung aufweisend: mindestens eine Speicherzelle, wobei die mindestens eine Speicherzelle jeweils mit einer Bitleitung und einer Wortleitung verbunden ist, wobei die mindestens eine Speicherzelle aufweist: - ein Speicherelement, welches eingerichtet ist, Daten der mindestens einen Speicherzelle zu speichern; und - ein Auswahlelement, welches mit dem Speicherelement in Reihe geschaltet ist, und welches eingerichtet ist, das Speicherelement für eine Leseoperation auszuwählen und die in dem Speicherelement gespeicherten Daten bei der Leseoperation zu verstärken, wobei das ausgewählte Element einer Speicherzelle der mindestens einen Speicherzelle innerhalb der Speicherzelle angeordnet ist.
  11. Speichervorrichtung nach Anspruch 10, wobei ein Material des Auswahlelements ein Negativwiderstandsmaterial enthält, welches eine negative Widerstandseigenschaft aufweist, und das Auswahlelement eingerichtet ist, die in dem Speicherelement gespeicherten Daten basierend auf der negativen Widerstandseigenschaft zu verstärken.
  12. Speichervorrichtung nach Anspruch 11, wobei das Auswahlelement einen ovonischen Schwellenwertschalter aufweist, welcher eine Schwellenwertspannung und eine Haltespannung aufweist, wobei eine Betriebsspannung des ovonischen Schwellenwertschalters aus einem Bereich von der Haltespannung bis zur Schwellenwertspannung des ovonischen Schwellenwertschalters ausgewählt ist, und wobei die negative Widerstandseigenschaft ein inverses Verhältnis zwischen einer Änderung einer an das Auswahlelement angelegten Spannung und einer Änderung eines durch das Auswahlelement fließenden Stroms aufweist.
  13. Speichervorrichtung nach Anspruch 12, wobei das Auswahlelement eingerichtet ist, das Speicherelement während der Leseoperation elektrisch mit der Bitleitung zu verbinden, wenn sich das Speicherelement in einem ersten logischen Zustand befindet, wobei das Auswahlelement eingerichtet ist, das Speicherelement während der Leseoperation elektrisch von der Bitleitung zu isolieren, wenn sich das Speicherelement in einem zweiten logischen Zustand befindet, wobei das Speicherelement ein resistives Speicherelement ist, der erste logische Zustand ein Zustand niedrigen Widerstands ist, und der zweite logische Zustand ein Zustand hohen Widerstands ist.
  14. Speichervorrichtung nach Anspruch 13, ferner aufweisend: einen Leseverstärker, welcher mit der mindestens einen Speicherzelle verbunden ist, und welcher eingerichtet ist, die Daten zu verstärken, welche durch das Auswahlelement der mindestens einen Speicherzelle verstärkt werden, um Lesedaten zu erzeugen.
  15. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche 10 bis 14, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, wobei die Auswahlelementschicht über die Metallpad-Schicht gestapelt ist, wobei die Metallpad-Schicht über die Speicherelementschicht gestapelt ist.
  16. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche 10 bis 14, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, wobei die Speicherelementschicht über die Metallpad-Schicht gestapelt ist, wobei die Metallpad-Schicht über die Auswahlelementschicht gestapelt ist.
  17. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche 10 bis 14, wobei die Speicherzelle einen Stapel aus einer Metallpad-Schicht, einer Speicherelementschicht und einer Auswahlelementschicht aufweist, ein Material der Auswahlelementschicht ein Negativwiderstandsmaterial enthält, welches mindestens eine der Folgenden enthält: eine binäre Verbindung, eine ternäre Verbindung, eine vierfache Verbindung und eine fünffache Verbindung, wobei die mindestens eine binäre oder ternäre oder vierfache oder fünffache Verbindung stickstoffdotiert (N-dotiert), kohlenstoffdotiert (C-dotiert) oder sauerstoffdotiert (O-dotiert) ist.
  18. Verfahren zum Verstärken von in einem Speicherelement einer Speicherzelle gespeicherten Daten unter Verwendung eines Auswahlelements der Speicherzelle, das Verfahren umfassend: Auswählen des Speicherelements für eine Leseoperation durch das Auswahlelement; und Verstärken der im Speicherelement gespeicherten Daten bei der Leseoperation durch das Auswahlelement, welches innerhalb der Speicherzelle angeordnet ist.
  19. Verfahren nach Anspruch 18, wobei das Auswählen des Speicherelements für die Leseoperation und das Verstärken der in dem Speicherelement gespeicherten Daten bei der Leseoperation umfassen: elektrisches Verbinden des Speicherelements mit einer Bitleitung während der Leseoperation, wenn sich das Speicherelement in einem ersten logischen Zustand befindet, und elektrisches Isolieren des Speicherelements von der Bitleitung während der Leseoperation, wenn sich das Speicherelement in einem zweiten logischen Zustand befindet.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Auswahlelement einen ovonischen Schwellenwertschalter aufweist, welcher eine Schwellenwertspannung und eine Haltespannung aufweist, wobei eine Betriebsspannung des Auswahlelements aus einem Bereich von der Haltespannung bis zur Schwellenwertspannung des ovonischen Schwellenwertschalters ausgewählt ist, wobei ein Material der Auswahlelementschicht ein Material mit negativem Widerstand enthält, welches mindestens eine der Folgenden enthält: eine binäre Verbindung, eine ternäre Verbindung, eine vierfache Verbindung und eine fünffache Verbindung, wobei die mindestens eine binäre oder ternäre oder vierfache oder fünffache Verbindung stickstoffdotiert (N-dotiert), kohlenstoffdotiert (C-dotiert) oder sauerstoffdotiert (O-dotiert) ist.
DE102020106721.6A 2019-07-31 2020-03-12 Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung Pending DE102020106721A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962880656P 2019-07-31 2019-07-31
US62/880,656 2019-07-31
US16/805,872 US11183236B2 (en) 2019-07-31 2020-03-02 Memory cell with built-in amplifying function, memory device and method using the same
US16/805,872 2020-03-02

Publications (1)

Publication Number Publication Date
DE102020106721A1 true DE102020106721A1 (de) 2021-02-04

Family

ID=74174970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020106721.6A Pending DE102020106721A1 (de) 2019-07-31 2020-03-12 Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung

Country Status (5)

Country Link
US (2) US11183236B2 (de)
KR (1) KR102333512B1 (de)
CN (1) CN112306399A (de)
DE (1) DE102020106721A1 (de)
TW (1) TWI733520B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11719771B1 (en) * 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068632A (ja) * 1999-08-25 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置および製造方法
US7136296B2 (en) * 2005-02-28 2006-11-14 International Business Machines Corporation Static random access memory utilizing gated diode technology
US20070211523A1 (en) * 2006-03-07 2007-09-13 Juhan Kim Magnetic random access memory
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
JP5462027B2 (ja) 2010-02-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置
KR20130107199A (ko) 2010-04-27 2013-10-01 모사이드 테크놀로지스 인코퍼레이티드 교번 선택을 갖는 상변화 메모리 어레이 블록
JP5664105B2 (ja) * 2010-10-12 2015-02-04 富士通株式会社 半導体メモリおよびシステム
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9123411B2 (en) * 2013-10-11 2015-09-01 Kabushiki Kaisha Toshiba Memory device, method of controlling memory device, and memory system
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10971685B2 (en) * 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit
KR20160131180A (ko) 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 전자 장치 및 그 동작방법
KR20170035103A (ko) * 2015-09-22 2017-03-30 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR101854023B1 (ko) 2016-02-23 2018-05-02 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US10140044B2 (en) * 2016-03-31 2018-11-27 Qualcomm Incorporated Efficient memory bank design
US10157671B1 (en) * 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
US11322546B2 (en) * 2018-09-27 2022-05-03 Intel Corporation Current delivery and spike mitigation in a memory cell array
US11056534B2 (en) * 2019-06-27 2021-07-06 Sandisk Technologies Llc One selector one resistor MRAM crosspoint memory array fabrication methods

Also Published As

Publication number Publication date
KR20210016266A (ko) 2021-02-15
US20220076741A1 (en) 2022-03-10
US11967375B2 (en) 2024-04-23
US11183236B2 (en) 2021-11-23
TW202107460A (zh) 2021-02-16
KR102333512B1 (ko) 2021-12-01
TWI733520B (zh) 2021-07-11
CN112306399A (zh) 2021-02-02
US20210035633A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102018125815A1 (de) Resistive Direktzugriffsspeichervorrichtung
DE102016114156A1 (de) Speichervorrichtung und Verfahren zum Herstellen derselben
DE112007001750T5 (de) Phasenwechselspeicherbauelement
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102018110980A1 (de) Halbleitervorrichtungen
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE112019001105T5 (de) Schaltvorrichtung, speicherungseinrichtung und speichersystem
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE102019118470A1 (de) Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher
DE102013101283A1 (de) Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle
DE102018111391A1 (de) Halbleitervorrichtungen
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102021110427A1 (de) Multigate-Auswahlschalter für Speicherzellen und deren Herstellungsverfahren
DE102018107723A1 (de) Magnetspeicher mit wahlfreiem Zugriff
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102020106721A1 (de) Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication