KR101854023B1 - 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 - Google Patents
비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR101854023B1 KR101854023B1 KR1020160021207A KR20160021207A KR101854023B1 KR 101854023 B1 KR101854023 B1 KR 101854023B1 KR 1020160021207 A KR1020160021207 A KR 1020160021207A KR 20160021207 A KR20160021207 A KR 20160021207A KR 101854023 B1 KR101854023 B1 KR 101854023B1
- Authority
- KR
- South Korea
- Prior art keywords
- chalcogenide
- thin film
- electrode
- based thin
- crystallized
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 120
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000010409 thin film Substances 0.000 claims abstract description 85
- 230000015654 memory Effects 0.000 claims description 70
- 238000003860 storage Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 29
- 229910052714 tellurium Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- 229910052711 selenium Inorganic materials 0.000 claims description 13
- 239000012782 phase change material Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 7
- 239000000696 magnetic material Substances 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 5
- 239000002159 nanocrystal Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 239000011669 selenium Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 20
- 239000010410 layer Substances 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000010948 rhodium Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- -1 chalcogenide compound Chemical class 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000002001 electrolyte material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910005537 GaSeTe Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- HTRSGQGJZWBDSW-UHFFFAOYSA-N [Ge].[Se] Chemical compound [Ge].[Se] HTRSGQGJZWBDSW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229940065287 selenium compound Drugs 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H01L45/1608—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H01L43/08—
-
- H01L45/1253—
-
- H01L45/141—
-
- H01L45/143—
-
- H01L45/144—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비선형 스위치 소자, 이의 제조 방법, 및 이를 포함하는 비휘발성 메모리 소자에 관한 것이다. 본 발명의 일 실시예에 따르면, 제 1 전극; 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되고 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 비선형 스위치 소자가 제공된다.
Description
본 발명은 반도체 기술에 관한 것으로서, 더욱 상세하게는, 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자에 관한 것이다.
최근, 디지털 카메라, MP3 플레이어, PDA(personal digital assistants) 및 휴대폰과 같은 휴대용 디지털 응용 기기들의 수요가 증가하면서 비휘발성 메모리 시장은 급속도로 팽창하고 있다. 프로그래밍 가능한 비휘발성 메모리 소자로서 낸드(NAND) 플래시 메모리가 대표적이며 멀티레벨 셀(MLC) 구현을 통해 집적도가 향상되고 있다. 그러나, 상기 낸드 플래시 메모리도 스케일링의 한계에 도달함에 따라, 이를 대체할 수 있는 비휘발성 메모리 소자로서 가역적으로 저항 값이 변할 수 있는 가변 저항체를 이용한 저항성 메모리 소자(ReRAM)가 주목을 받고 있다. 상기 가변 저항체의 저항 값이라는 물리적 특성을 그 자체로 데이터 상태로서 이용할 수 있고 저전력 구동이 가능하므로 단순한 구성을 가지면서도 저전력 메모리 소자로서 광범위하게 연구되고 있다.
이러한 저항성 메모리 소자를 동작시키기 위해 먼저, 소자에 전압을 인가하는 과정을 거친다. 이로써, 저항 변화층의 절연파괴(Soft-Breakdown)가 유발되고, 저항 변화층 내부에 전류가 흐르는 통로가 생성되는데, 이 과정을 포밍(forming)이라고 한다.
상기 저항성 메모리 소자의 집적도를 4F2 디자인 룰까지 향성시키기 위해 크로스 포인트 구조의 소자 구조가 개발되고 있으며, 상기 크로스 포인트 구조에서는, 선택된 메모리 셀 이외의 비선택된 저저항 상태의 셀을 통한 예기치 못한 전류 흐름인 누수 전류(sneak current)를 유발시킬 수 있다. 이러한 누수 전류는 오독(misleading), 오작동 등 동작상의 문제를 야기할 뿐만 아니라, 어레이 구조의 크기를 제한하며, 전력 소비를 증가시키는 문제점이 있다.
이러한 문제점을 해결하기 위하여 각각의 셀들일 선택적으로 읽을 수 있는 선택 소자를 이용하는 기술이 개발되었다. 그러나, 일부 선택 소자들은 초기 포밍 과정에서 구동 전압보다 더 높은 전압을 필요로 하는 경우가 있어, 집적도 및 어레이 크기가 증가할수록 오버 PGM(program)이나 언더 PGM 발생률이 증가하여, 에러 발생이 급증하는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 저전력 및 고집적의 저항성 메모리 소자를 구현하기 위해 소모 전력을 감소시키고 동작 효율이 개선된 비선형 스위치 소자를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 전술한 이점을 갖는 비선형 스위치 소자의 신뢰성 있는 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 전술한 이점을 갖는 비선형 스위치 소자를 포함하는 비휘발성 메모리 소자를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 제 1 전극; 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되고 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 비선형 스위칭 소자가 제공된다. 상기 칼코게나이드 재료는 Te, Se, 또는 이의 혼합물을 포함할 수 있고, 상기 칼코게나이드계 박막은 As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 화합물 및 상기 적어도 일부가 결정화된 칼코게나이 재료를 포함할 수 있다.
일 실시예에서, 상기 결정화된 칼코게나이드 재료는 상기 제 1 전극과 상기 제 2 전극 사이를 연결하도록 정렬될 수 있다.
일 실시예에서, 상기 칼코게나이계 박막은 1.5 V 내지 4.0 V 범위 내의 포밍 전압을 가질 수 있다.
상기 제 1 전극 및 제 2 전극 중 적어도 어느 하나는 타이타늄(Ti), 파라듐(Pd) 또는 로듐(Rh) 텅스텐(W), TiN 또는 TaN 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix 중 어느 하나, 이의 혼합물, 합금화물 또는 2 이상의 적층 구조를 포함할 수 있다. 또한, 상기 칼코게나이드계 박막의 두께는 5 nm 내지 80 nm의 범위 내일 수 있다.
일 실시예에서, 상기 칼코게나이드계 박막은 하기 화학식 1에 따른 조성비를 갖는 칼코게나이드 화합물을 포함할 수 있다.
[화학식 1]
AsxTey (0 < x ≤1, 0 < y/x ≤ 4)
다른 실시예에서, 상기 칼코게나이드계 박막은 게르마늄(Ge)을 더 포함하며, 하기 화학식 2에 따른 조성비를 갖는 칼코게나이드 화합물을 포함할 수 있다.
[화학식 2]
AsxTeyGez(0 < x, y < 1 이고, z = 1-x-y)
또한, 상기 칼코게나이드 재료는 열적 성장될 수 있다.
본 발명의 다른 실시예에 따르면, 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 칼코게나이드계 박막을 형성하는 제 2 단계; 및 상기 칼코게나이드계 박막 상에 제 2 전극을 형성하는 제 3 단계를 포함하는 비선형 스위치 소자의 제조 방법으로서, 상기 제 2 단계 이후 상기 제 3 단계 이전에, 상기 칼코게나이드계 박막을 열처리하여 상기 칼코게나이드계 박막의 적어도 일부에 결정화된 칼코게나이드 재료를 형성하는 단계를 포함하거나, 상기 3 단계 이후에, 상기 칼코게나이드계 박막을 열처리하여 상기 칼코게나이드계 박막의 적어도 일부에 결정화된 칼코게나이드 재료를 형성하는 단계를 포함할 수 있다.
상기 결정화된 칼코게나이드 재료를 형성하는 단계는 상기 칼코게나이드계 박막을 비활성 분위기에서 180 ℃ 내지 400 ℃의 범위 내에서 열처리하는 단계일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 비선형 스위칭 소자; 및 상기 비선형 스위칭 소자에 전기적으로 직렬 연결된 상변화 메모리, 자기메모리, 또는 저항변화 메모리를 구현하기 위한 정보 저장 부재를 포함하는 비휘발성 메모리 소자가 제공될 수 있다. 상기 정보 저장 부재는, 상변화 재료, 가변 저항성 재료, 프로그램 가능한 금속화셀 재료, 자성체 재료 또는 이들의 조합을 포함할 수 있다.
일 실시예에서, 상기 가변 저항성 재료는 페로브스카이트계 산화물, 전이 금속 산화물 또는 이들의 조합을 포함할 수 있다. 상기 정보 저장 부재는 단일층 또는 복수의 적층 구조체로 형성될 수 있다.
일 실시예에서, 상기 비선형 스위칭 소자와 상기 정보 저장 부재 사이의 전극은 공유되어 단일화될 수 있다. 또한, 상기 정보 저장 부재는 양극성 스위칭 특성을 가질 수 있다. 바람직하게는, 상기 비휘발성 메모리 소자는 크로스 포인트 구조의 메모리 셀 어레이 구조를 가질 수 있다. 또한, 상기 비휘발성 메모리 소자는 하프 셀렉션 방법에 의해 구동될 수 있다.
본 발명의 실시예에 따르면, 스위치 재료로서 적어도 일부가 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 사용함으로써, 포밍 과정에서 필요로 하는 전압이 상대적으로 낮아 소모 전력이 감소하고, 동작 속도의 상승으로 동작 효율이 개선된 비선형 스위치 소자가 제공될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 상기 이점을 갖는 비선형 스위치를 용이하게 제조할 수 있는 신뢰성 있는 비선형 스위치 소자의 제조 방법이 제공될 수 있다.
또한, 본 발명의 또 다른 실시예에 따르면, 전술한 이점을 갖는 비선형 스위치 소자를 이용하여 1S-1R 구조의 메모리 셀을 포함하는 크로스 포인트 구조의 비휘발성 메모리 어레이를 구현함으로써, 고집적화된 저전력 비휘발성 메모리 소자가 제공될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 크로스 포인트 어레이를 갖는 비휘발성 메모리 소자(100)의 사시도이며, 도 1b는 본 발명의 일 실시예의 메모리 셀(MC)의 단면도이며, 도 1c는 본 발명의 일 실시예에 따른 비선형 스위치 소자의 제조 방법을 도시하는 순서도이다.
도 2a는 본 발명의 일 실시예에 따른 전극/ 칼코게나이드계 박막/전극 구조를 갖는 비선형 스위치 소자의 단면을 나타내는 투과 전자 현미경(TEM) 이미지이며, 도 2b 내지 도 2d는 상기 비선형 스위치 소자를 러더포드 후광산란 분광법 (RBS)으로 측정한 결과를 나타내는 그래프이다.
도 3a는 도 2a의 칼코게나이드계 박막이 As-Te 화합물을 포함하는 경우, 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이며, 도 3b는 상기 칼코게나이드계 박막이 As-Te-Ge 화합물을 포함하는 경우의 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이다.
도 4a 내지 도 4d는 본 발명의 전극/칼코게나이드계 박막/전극 구조를 포함하는 비선형 스위치 소자의 전류-전압 특성을 나타내는 그래프이다.
도 5는 본 발명의 일 실시예들에 따른 비휘발성 메모리 소자를 포함하는 전자 시스템을 도시하는 블록도이다.
도 6은 본 발명의 실시예들에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드를 도시하는 블록도이다.
도 2a는 본 발명의 일 실시예에 따른 전극/ 칼코게나이드계 박막/전극 구조를 갖는 비선형 스위치 소자의 단면을 나타내는 투과 전자 현미경(TEM) 이미지이며, 도 2b 내지 도 2d는 상기 비선형 스위치 소자를 러더포드 후광산란 분광법 (RBS)으로 측정한 결과를 나타내는 그래프이다.
도 3a는 도 2a의 칼코게나이드계 박막이 As-Te 화합물을 포함하는 경우, 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이며, 도 3b는 상기 칼코게나이드계 박막이 As-Te-Ge 화합물을 포함하는 경우의 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이다.
도 4a 내지 도 4d는 본 발명의 전극/칼코게나이드계 박막/전극 구조를 포함하는 비선형 스위치 소자의 전류-전압 특성을 나타내는 그래프이다.
도 5는 본 발명의 일 실시예들에 따른 비휘발성 메모리 소자를 포함하는 전자 시스템을 도시하는 블록도이다.
도 6은 본 발명의 실시예들에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드를 도시하는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간 층 또는 중간 층들 상에 형성된 층을 지칭할 수도 있다. 또한, 당해 기술 분야에서 숙련된 자들에게 있어서, 다른 형상에 "인접하여(adjacent)" 배치된 구조 또는 형상은 상기 인접하는 형상에 중첩되거나 하부에 배치되는 부분을 가질 수도 있다.
본 명세서에서, "아래로(below)", "위로(above)", "상부의(upper)", "하부의(lower)", "수평의(horizontal)" 또는 "수직의(vertical)"와 같은 상대적 용어들은, 도면들 상에 도시된 바와 같이, 일 구성 부재, 층 또는 영역들이 다른 구성 부재, 층 또는 영역과 갖는 관계를 기술하기 위하여 사용될 수 있다. 이들 용어들은 도면들에 표시된 방향뿐만 아니라 소자의 다른 방향들도 포괄하는 것임을 이해하여야 한다.
이하에서, 본 발명의 실시예들은 본 발명의 이상적인 실시예들(및 중간 구조들)을 개략적으로 도시하는 단면도들을 참조하여 설명될 것이다. 이들 도면들에 있어서, 예를 들면, 부재들의 크기와 형상은 설명의 편의와 명확성을 위하여 과장될 수 있으며, 실제 구현시, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 된다. 또한, 도면의 부재들의 참조 부호는 도면 전체에 걸쳐 동일한 부재를 지칭한다.
도 1a는 본 발명의 일 실시예에 따른 크로스 포인트 어레이를 갖는 비휘발성 메모리 소자(100)의 사시도이며, 도 1b는 본 발명의 일 실시예의 메모리 셀(MC)의 단면도이며, 도 1c는 본 발명의 일 실시예에 따른 비선형 스위치 소자의 제조 방법을 도시하는 순서도이다.
도 1a를 참조하면, 비휘발성 메모리 소자(100)는 복수의 행들과 열들로 배열된 메모리 셀들(MC)의 어레이를 포함할 수 있다. 일 세트의 도전성 전극들(여기서는 워드 라인들이라 함; WL1-WL4)이 메모리 셀들(MC)의 어레이의 일 단부 상으로 연장된다. 각 워드 라인(WL1-WL4)은 해당 행(row)의 메모리 셀들(MC)과 전기적으로 연결될 수 있다. 다른 세트의 도전성 전극들(여기서는 비트 라인들이라 함; BL1-BL5)이 메모리 셀들(MC)의 어레이의 타 단부 상으로 연장될 수 있다. 각 비트 라인(BL1-BL5)은 해당 열(column)의 메모리 셀들(MC)과 전기적으로 연결될 수 있다.
비휘발성 메모리 소자(100)에서, 각 메모리 셀(MC)은 하나의 워드 라인과 하나의 비트 라인의 교차점에 배치될 수 있다. 특정 메모리 셀(선택된 메모리 셀이라 함)의 읽기 및 쓰기 동작은, 선택된 메모리 셀과 결합된 워드 라인과 비트 라인을 활성화시키는 것에 의해 수행될 수 있다. 비휘발성 메모리 소자(100)는 각각의 워드 라인을 통해 메모리 셀들(MC)에 결합되고 선택된 메모리 셀의 읽기 또는 기록을 위해 선택된 워드 라인을 활성화시키는 워드 라인 제어 회로, 예를 들면, 행 디코더를 더 포함할 수 있다. 비휘발성 메모리 소자(100)는 각각의 비트 라인들(BL1- BL5)을 통해 메모리 셀들(MC)에 결합되는 비트 라인 제어 회로, 예를 들면 열 디코더 또는 페이지 버퍼에 연결될 수 있다.
상기 워드 라인 제어 회로와 상기 비트 라인 제어 회로는 선택된 메모리 셀에 결합된 해당 워드 라인과 비트 라인을 활성화시켜 특정 메모리 셀에 선택적으로 액세스할 수 있다. 기록 동작 동안 워드 라인 제어 회로는 선택된 워드 라인에 소정 전압을 인가함으로써 선택된 메모리 셀에 정보를 기록한다. 이 경우, 선택된 메모리 셀로 메모리 셀의 특성에 영향을 미치는 전류가 흐르면서 논리 값을 기록한다.
각각의 메모리 셀들은 정보 저장 부재(IL)를 포함하며, 각각의 메모리들은 정보 저장 부재(IL)에 따라 결정될 수 있다. 정보 저장 부재(IL)는, 상변화 메모리, 자기메모리, 또는 저항변화 메모리와 같은 비휘발성 메모리 셀을 제공하기 위한, 상변화 재료, 가변 저항상 재료, 프로그래밍 가능한 금속화셀 재료, 자성체 재료, 또는 이들의 조합을 포함할 수 있다.
상기 상변화 재료는 비정질 상태에서 결정질 상태로 또는 그 반대로 가역적으로 전환될 수 있으며, 그에 따라 서로 다른 저항값을 갖는 재료이다. 일반적으로, 상기 상변화 재료는 비정질 상태에서는 고저항을 갖고, 결정질 상태에서는 저저항을 갖는다. 상기 상변화 재료는, 예를 들면, GeSbTe계 재료, 즉, GeSb2Te3, Ge2Sb2Te5, GeSb2Te4 중 어느 하나 또는 이들의 조합과 같은 칼코게나이드계 화합물을 포함할 수 있다. 또는, 다른 상변화 재료로서, GeTeAs, GeSnTe, SeSnTe, GaSeTe, GeTeSnAu, SeSb2, InSe, GeTe, BiSeSb, PdTeGeSn, InSeTiCo, InSbTe, In3SbTe2, GeTeSb2, GeTe3Sb, GeSbTePd 또는 AgInSbTe 가 있으며, 이들은 예시적일 뿐 본 발명이 이에 제한되는 것이 아니다. 또한, 전술한 재료들에, 불순물 원소, 예를 들면, B, C, N, P와 같은 비금속 원소가 더 도핑된 재료가 적용될 수도 있다.
다른 실시예로서, 정보 저장 부재(IL)는 전기적 신호에 의해 전기적 저항값이 가역적으로 변할 수 있는 상기 가변 저항성 재료를 포함할 수 있다. 상기 가변 저항성 재료는, 전술한 상변화 재료와 유사하게 저저항 상태와 고저항 상태 사이에서 가역적으로 변환될 수 있는 재료이다. 상기 가변 저항성 재료의 예로서, SrTiO3, SrZrO3, Nb:SrTiO3와 같은 페로브스카이트계 산화물 또는 TiOx, NiO, TaOx, HfOx, AlOx, ZrOx, CuOx, NbOx, 및 TaOx, GaOx, GdOx, MnOx, PrCaMnO, 및 ZnONIOx와 같은 전이 금속 산화물을 포함할 수 있다. 상기 페로브스카이트계 산화물 및 전이 금속 산화물은 화학양론적 또는 비화학양론적일 수 있으며, 본 발명이 이에 한정되는 것은 아니며, 열거된 재료는 2 이상의 혼합되거나 적층되어 실시될 수도 있다. 일 실시예에서, 가변 저항성 재료는 스퍼터링 또는 원자층 증착 공정을 통해 형성될 수 있을 것이다.
가변 저항성 재료의 저항 스위칭 특성을 설명하기 위하여, 도전성 필라멘트, 계면 효과 및 트랩 전하와 관련된 다양한 메커니즘들이 제안되고 있지만, 이러한 메커니즘들은 여전히 명확한 것은 아니며 본 발명이 이에 의해 제한되는 것은 아니다. 비휘발성 메모리 소자로의 응용을 위해, 미세 구조 내에 전하에 의한 전류에 영향을 미치는 일종의 이력(hysterisis)을 갖는 인자를 가지는 한, 본 발명의 정보 저장 부재(IL)로서 이용될 수 있다. 일 실시예에서, 상기 재료들은 단일 층으로 또는 에너지 밴드 엔지니어링을 위해 2 이상의 재료들이 적층된 멀티 층으로 정보 저장 부재(IL)를 구성할 수도 있다.
또한, 상기 이력은 인가 전압의 극성에 무관한 단극성(unipolar) 스위칭 특성과 상기 인가 전압의 극성에 의존하는 양극성(bipolar) 스위칭 특성에 따라 구별되는 특성을 가질 수 있지만, 본 발명은 이에 제한되지 않는다. 예를 들면, 정보 저장 부재(IL)는 단극성 저항 재료로만 이루어지거나, 양극성 저항 재료로만 이루어질 수 있다. 또는, 정보 저장 부재(IL)는 상기 단극성 저항 재료로 이루어진 막과 상기 양극성 저항 재료로 이루어진 막의 적층 구조체를 이용하여 멀티 비트 구동을 하는 메모리 셀을 제공할 수도 있다.
다른 실시예에서는, 정보 저장 부재(IL)는 프로그램 가능한 금속화셀 재료를 포함할 수도 있다. 예를 들면, 복수의 도전성 라인들(WL1, WL2)을 전기화학적으로 활성인, 예를 들면 산화 가능한 은(Ag), 텔루륨(Te), 구리(Cu), 탄탈륨(Ta), 티타늄(Ti)와 같은 금속 전극, 또는 이에 상대적으로 비활성인 텅스텐(W), 금(Au), 백금(Pt), 파라듐(Pd), 및 로듐(Rh)과 같은 금속 전극으로 구성하고, 복수의 도전성 라인들(W1, W2)과 채널막(CH) 사이에, 슈퍼 이온 영역들을 갖는 전해질 물질을 포함하는 프로그램 가능한 금속화셀 재료를 배치하여, 정보 저장 부재(IL)를 구현할 수도 있다.
상기 프로그램 가능한 금속화셀 재료는, 상기 전해질 재료 내에서 슈퍼 이온 영역들의 물리적 재배치를 통하여 저항 변화 또는 스위칭 특성을 나타낼 수 있다. 상기 슈퍼 이온 영역을 갖는 전해질 물질은, 예를 들면, 게르마늄셀레늄 화합물(GeSe) 재료와 같은 베이스 글래스 재료(base glass material)일 수 있다. 상기 GeSe 화합물은 칼코게나이드 글래스 또는 칼코게나이드 재료로 지칭될 수 있다. 이러한 GeSe 화합물에는, Ge3Se7, Ge4Se6 또는 Ge2Se3이 있다. 다른 실시예에서는, 다른 공지의 재료가 이용될 수도 있을 것이다.
다른 실시예에서는, 정보 저장 부재(IL)는 상기 자성체 재료를 포함할 수도 있다. 상기 자성체 재료는, 예를 들면, Mg, Ni, Co, 및/또는 Fe의 조합을 포함하는 조성물일 수 있다. 이 경우, 정보 저장 부재(IL)는 거대자기저항(GMR: Giant Magneto Resistive) 구조 또는 터널링 자기저항(TMR: Tunneling Magneto Resistance) 구조를 포함할 수도 있다. 상기 터널링 자기저항 구조의 경우, 정보 저장 부재(IL)는 이들 자성체 재료로 이루어진 막과 함께 적합한 절연막의 적층 구조체의 의해 얻어지는 자성 터널링 접합(magneto tunneling junction)을 포함할 수 있으며, 공지의 스핀 토크 전달 메모리를 구현할 수도 있다.
전술한 정보 저장 부재(IL)에 관하여 전술한 재료들은 단일층 또는 복수의 적층 구조를 가질 수도 있다. 예를 들면, 정보 저장 부재(IL)는 전술한 상변화 재료, 가변 저항성 재료, 프로그램 가능한 금속화셀 재료, 자성체 재료들로부터 선택된 2 이상의 막들을 포함할 수 있다. 이러한 적층 구조는 서로 조합되어, 도전성 라인과 채널막 사이에 직렬 또는 병렬로 연결될 수 있다.
선택된 메모리 셀의 프로그램 또는 읽기를 위해 메모리 셀을 가로지르는 전압 펄스의 폭 그리고/또는 크기는 조절되고, 그에 따라 선택된 메모리 셀의 저항 값이 조절됨으로써 특정 논리 상태가 기록 또는 독출될 수 있다. 읽기 동작은 선택된 다른 메모리 셀에 인접하는 메모리 셀들에 의해 발생하는 누수 전류(sneak current)에 영향을 받을 수 있기 때문에, 각 메모리 셀들은 정보 저장 부재(IL)에 전기적으로 직렬 연결되는 비선형 스위치 소자(OTS)를 포함할 수 있다. 도 1b에 도시된 것과 같이, 비선형 스위치 소자(OTS)는 정보 저장 부재(IL)와 비트 라인(BL) 사이에 전기적으로 결합될 수 있지만, 이는 예시적일 뿐, 비선형 스위치 소자(OTS)는 정보 저장 부재(IL)와 워드 라인(WL) 사이에 전기적으로 결합될 수도 있다.
일 실시예에서, 비선형 스위치 소자(OTS)의 문턱 전압 Vth은 기록 전압보다 작은 값을 가질 수 있다. 이 경우, 선택된 메모리 셀에 기록하는 동안은 선택된 메모리 셀에는 전류가 흐르게 되고, 인접하는 비선택된 메모리 셀들에 인가되는 전압에 의해서는 역방향으로 흐르는 전류가 비선형 스위치 소자(OTS)에 의해 차단될 수 있다. 읽기 전압의 크기는 비선형 스위치 소자(OTS)의 문턱 전압 Vth 보다 작을 수 있다. 예를 들면, 읽기 전압의 크기는 비선형 스위치 소자(OTS)의 문턱 전압 Vth의 절반인 하프 셀렉트 방식(half selection method)에 의해 수행될 수 있으며, 본 발명이 이러한 예에 한정되는 것은 아니다.
전술한 실시예에 따른 비휘발성 메모리 소자(100)는 한 층의 메모리 셀 어레이를 갖고 있지만, 이는 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 기판 상에 2 이상의 메모리 셀 어레이들이 적층되어 3 차원으로 집적화된 비휘발성 메모리 소자가 제공될 수 있다.
다시, 도 1b를 참조하면, 메모리 셀(MC)은 제 1 전극(EL1) 및 제 2 전극(EL2)을 포함할 수 있다. 일 실시예에서, 정보 저장 부재(IL)와 비선형 스위치 소자(OTS) 사이에도 제 3 전극(EL3)가 제공될 수 있다. 이들 전극들(EL1, EL2, EL3)은 동일한 재료이거나 다른 재료일 수 있다. 일 실시예에서, 이들 전극들(EL1, EL2, EL3)은 반응성 금속인 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni), 필요에 따라 쇼트키 장벽층을 형성하기 위해 큰 일함수를 갖는 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh)을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 비활성 금속인 텅스텐(W), TiN 또는 TaN과 같은 도전성 질화물, (InSn)2O3와 같은 도전성 산화물을 전극들(EL1, EL2, EL3)의 재료로 이용될 수 있다. 다른 실시예에서, 전극들(EL1, EL2, EL3)은 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix와 같은 실리콘 금속 화합물을 포함할 수도 있다. 또한, 열거된 전극 재료들은 단일하게, 혼합되거나 합금화되거나, 2 이상의 전극들이 적층되어 적용될 수 있을 것이다.
제 1 전극(EL1) 및 제 2 전극(EL2)은 워드 라인과 비트 라인에 각각 전기적으로 결합된다. 일 실시예에서, 제 1 전극(EL1) 및 제 2 전극(EL2)은 워드 라인과 비트 라인과 각각 동일한 재료로 형성되어 서로 일체화될 수도 있다.
비선형 스위치 소자(OTS)는, 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함한다. 일 실시예에서, 상기 칼코게나이드 재료는 텔레륨(Te), 셀레늄(Se) 또는 이의 혼합물일 수 있다. 상기 결정화된 칼코게나이드 재료는 비선형 스위치를 구성하는 박막 내에 결정화된 칼코게나이드 재료의 나노 크리스탈이 분산된 구조를 가질 수 있다.
상기 칼코게나이드계 박막은 상기 결정화된 칼코게나이드 재료 뿐만 아니라, 칼코게나이드 화합물들을 포함할 수 있다. 상기 칼코게나이드 화합물은 As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 화합물을 포함할 수 있고, 또는 이들에 산소(O)나 질소(N)가 첨가된 화합물을 포함할 수 있다.
이와 같이, 적어도 일부의 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 스위칭 소자는 포밍 과정(forming process)에 필요한 전압이 낮아지는 특성을 갖는 것이 확인되었다. 이는 상기 칼코게나이드계 박막에 포함된 적어도 일부의 결정화된 칼코게나이드 재료가 상기 제 1 전극과 상기 제 2 전극 사이를 연결하도록 정렬되기 때문에, 결정화된 칼코게나이드 재료를 포함하지 아니하는 칼코게나이드계 박막을 포함하는 비선형 스위치 소자에 비하여, 낮은 전압을 가하여도 스위칭이 가능하여 포밍(forming)될 수 있다.
이와 같이, 본 발명의 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 비선형 스위치 소자는, 동작 전압에 비하여 높은 전압을 인가하는 포밍 과정을 생략하거나, 포밍 과정이 필요하더라도 낮은 전압만으로도 비선형 스위치 소자가 포밍될 수 있다. 그러므로, 상기 비선형 스위치 소자가 적용되는 메모리 소자의 초기화시 소모 전력이 감소되고, 낮은 전압만으로도 동작이 가능하여 동작 속도가 향상되기 때문에 동작 효율이 개선될 수 있다.
일 실시예에서, 비선형 스위치 소자(OTS)는 적어도 일부의 결정화된 텔레륨(Te) 및 칼코게나이드(calcogenide)계 화합물인 AsxTey (0 < x ≤1, 0 < y/x ≤ 4 )을 포함하는 칼코게나이드계 박막을 포함한다. 일 실시예에서, 상기 칼코게나이드계 화합물은 화학양론적으로 0 < x ≤1, 0 < y/x ≤ 4 의 조건을 만족하는 AsxTey 화합물을 포함할 수 있다. 다른 실시예에서, 상기 칼코게나이드계 박막은 상기 AsxTey에 게르마늄(Ge)이 더 첨가된 AsxTeyGez 화합물을 포함할 수 있으며, 상기 AsxTeyGez은 0 < x, y < 1 이고, z = 1-x-y 인 조건을 만족할 수 있다.
다른 실시예에서는, 비선형 스위치 소자(OTS)는 적어도 일부의 결정화된 셀레늄(Se) 및 칼코게나이드(calcogenide)계 화합물인 AsxSey (0 < x ≤1, 0 < y/x ≤ 4)을 포함하는 칼코게나이드계 박막을 포함한다. 일 실시예에서, 상기 칼코게나이드계 화합물은 화학양론적으로 0 < x ≤1, 0 < y/x ≤ 4 의 조건을 만족하는 AsxSey 화합물을 포함할 수 있다. 다른 실시예에서, 상기 칼코게나이드계 박막은 상기 AsxSey에 게르마늄(Ge)이 더 첨가된 AsxSeyGez 화합물을 포함할 수 있으며, 상기 AsxSeyGez은 0 < x, y < 1 이고, z = 1-x-y 인 조건을 만족할 수 있다.
상기 조성 범위 내에서, 적어도 일부의 결정화된 칼코게나이드 재료 및상기 AsxSey, AsxSeyGez, AsxTey, 또는 AsxTeyGe 화합물을 포함하는 상기 칼코게나이드계 박막은 결정화 처리없이 성장된 칼코게나이드계 박막을 포함하는 비선형 스위치 소자에 비하여 낮은 전압에서도 포밍 과정이 달성될 수 있다. 상기 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 비선형 스위칭 소자는 1.5 내지 4 V의 포밍 전압을 가질 수 있다. 이는 전술한 바와 같이, 결정화된 칼코게나이드 재료는 박막 내에서 정렬되므로 박막 내에 제 1 전극과 제 2 전극 사이 또는 제 1 전극과 정보 저장 부재 사이에 전도 패스를 제공하기 때문인 것으로 추측된다.
일 실시예에서, 상기 칼코게나이드계 박막은 5 nm 내지 80 nm의 두께를 가질 수 있다. 상기 칼코게나이드계 박막은 5 nm 내지 80 nm의 두께를 갖는 경우, 비선형 스위치 소자에서 포밍 전압을 감소시키는 효과를 가질 수 있다. 만일 박막의 두께가 5 nm 미만이 되는 경우에는 결정화된 칼코게나이드 재료에 의한 포밍 전압 감소의 효과가 미미할 수 있고, 박막의 두께가 80 nm를 초과하는 경우에는 비선형 스위치 소자의 포밍 전압이 크게 증가하여 줄 히팅(joule heating)으로 인한 열적 효과가 커져 포밍 과정 이후에 박막 내에 전도성 패스가 크게 형성되기 때문에 셀렉터로서의 구동을 어렵게 할 수 있다.
도 1c를 참조하면, 비선형 스위치 소자의 제조를 위해 우선 하부 전극(도 1b의 제 1 전극(EL1)일 수 있음)을 형성한다(S10). 상기 하부 전극의 형성은 스퍼터링 또는 화학기상증착에 의해 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 이후, 상기 하부 전극 상에 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 형성한다(S20).
상기 칼코게나이드계 박막, 즉, AsxSey, AsxSeyGez, AsxTey, 또는 AsxTeyGez의 합금층은 상기 As 및 Se 또는 As 및 Te의 합금 타겟을 이용하여 스퍼터링에 의해 형성될 수 있다. 일 실시예에서, 상기 AsxSey, AsxSeyGez, AsxTey, 또는 AsxTeyGez의 박막 형성 과정에서 이온 어시스트가 필요한 경우, 플라즈마 강화 스퍼터링과 같은 공정이 적용될 수도 있다. 다른 실시예에서, 상기 스퍼터링을 위한 타겟은 각각의 원소를 포함하는 2 종류의 타겟을 이용한 코스퍼터링에 의해 형성될 수도 있다. 또 다른 실시예에서, 상기 AsxSey, AsxSeyGez, AsxTey, 또는 AsxTeyGez의 합금층은 As, Se, Te 또는 Ge 전구체를 이용한 화학기상증착 또는 자기제한적 프로세스인 원자층 증착 공정을 통해 형성될 수도 있다.
이후, 상기 칼코게나이드계 박막의 증착 단계 이후 열처리 단계가 수행될 수 있다(A 경로의 S30). 열처리 단계(S3)는 칼코게나이드계 박막를 비활성 분위기에서 180 ℃ 내지 400 ℃의 범위 내의 온도로 열처리할 수 있다. 상기 열처리에 의하여 칼코게나이드계 박막에 포함된 칼코게나이드 재료의 적어도 일부는 결정화될 수 있다. 상기 결정화된 칼코게나이드 재료는 열적 성장된 Te, Se 또는 이의 혼합물을 포함할 수 있다. 열처리 온도가 180 ℃ 미만인 경우, 결정화 효과가 미진하고, 열처리 온도가 400 ℃를 초과하는 경우에는, 텔루륨(Te)과 같은 원소의 휘발에 의한 조성 변화가 나타날 수 있다.
이후, 일 실시예에 따르면, 상기 칼코게나이드계 박막 상에 상부 전극(도 1b의 제 2 전극(EL2) 참조)을 형성한다(S40). 상기 상부 전극도 스퍼터링 또는 화학기상증착을 통해 형성될 수 있다. 상기 상부 전극 및 상기 하부 전극 중 적어도 어느 하나는 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh) 텅스텐(W), TiN 또는 TaN 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix 중 어느 하나, 이의 혼합물, 합금화물 또는 2 이상의 적층 구조를 포함할 수 있다.
다른 일실시예에서는, 제 1 전극 상에 칼코게나이드계 박막을 형성하는 단계(S20) 이후에, 상기 칼코게나이드계 박막 상에 상부 전극을 먼저 형성할 수도 있다(S35). 상기 상부 전극의 재료 및 형성 방법은 전술한 바와 동일할 수 있으나, 본 발명의 목적에 적합하다면 이에 한정되지 아니한다. 다른 일실시예에서, 하부 전극/칼코게나이드계 박막/상부 전극의 비선형 스위치 소자의 적층 구조를 형성한 후, 상기 칼코게나이드계 박막에 포함되는 칼코게나이드 재료의 적어도 일부를 결정화시키기 위하여 열처리 단계가 더 수행될 수 있다(S45). 상기 열처리 단계는, 예를 들면, Ar, N2 가스에 의한 비활성 분위기에서 180 ℃ 내지 400 ℃의 범위 내의 온도로 열처리할 수 있다. 상기 열처리 단계에 의하여 상기 칼코게나이드계 박막 내에 결정화된 칼코게나이드 재료의 적어도 일부는 상기 상부 전극과 상기 하부 전극 사이를 연결하도록 정렬되어 비선형 스위치 소자의 포밍 과정에서 필요한 전압을 감소시킬 수 있다.
도 2a는 본 발명의 일 실시예에 따른 전극/ 칼코게나이드계 박막/전극 구조를 갖는 비선형 스위치 소자의 단면을 나타내는 투과 전자 현미경(TEM) 이미지이며, 도 2b 내지 도2d는 상기 비선형 스위치 소자를 러더포드 후광산란 분광법 (RBS)을 이용하여 측정한 결과를 나타내는 그래프이다.
도 2a를 참조하면, 비선형 스위치 소자에는, 텅스텐과 TiN 전극이 각각 하부 전극과 상부 전극으로서 사용되었다. 상기 하부 전극과 상부 전극 사이의 저항 스위칭 박막은 As24Te57Ge19 의 층이다. 상기 칼코게나이드계 박막의 두께는 5 nm 내지 80 nm 의 범위 내인 약 20 nm의 두께를 가지며, 상기 칼코게나이드계 박막은 As : Te 의 조성비가 2 : 1인 타겟과 Te 타겟 그리고 Ge 타겟 세개를 co-sputtering 하여 형성되었다.
도 2b 내지 도 2d를 참조하면, 상기 칼코게나이드계 박막은 예를 들어, As-Te 화합물을 포함할 수 있고, As와 Te의 원자비는 2:1 내지 1:5일 수 있다. 구체적으로, 도 2b를 참조하면, As-Te 화합물을 포함하는 칼코게나이드계 박막 내의 As 와 Te의 원자비가 약 0.49: 0.51일 수 있다. 도 2c를 참조하면 As-Te 화합물을 포함하는 칼코게나이드계 박막의 As 와 Te의 원자비가 약 0.38:0.62일 수 있다. 또한, 도 2d의 As-Te 화합물을 포함하는 칼코게나이드계 박막은 As 와 Te의 원자비가 약 0.21:0.79일 수 있다.
도 3a는 도 2a의 칼코게나이드계 박막이 As-Te 화합물을 포함하는 경우, 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이며, 도 3b는 상기 칼코게나이드계 박막이 As-Te-Ge 화합물을 포함하는 경우의 칼코게나이드계 박막의 X 선 회절 분석 결과를 도시하는 그래프이다.
도 3a를 참조하면, 비교예로서 150 ℃와 본 발명의 실시예에 따른 180 ℃ 내지 400 ℃의 범위 내에서 선택된 200 ℃에서 열처리시, 결정화된 텔레륨(Te)과 동일한 피크(P1)가 관찰되었다. 이로써, 칼코게나이드계 박막인 As-Te계 박막은 적어도 일부에 결정화된 칼코게나이드 재료인 텔레륨을 포함하는 것이 확인되었다.
도 3b를 참조하면, 칼코게나이드계 박막이 As-Te-Ge 화합물을 포함하는 경우, 250 ℃ 및 300 ℃의 열 처리시 결정화된 텔레륨(Te)과 동일한 피크(P2, P3)가 관찰되었다. 따라서, 일정 온도에서 열 처리시 칼코게나이드계 박막에 포함된 텔레륨(Te)의 적어도 일부가 결정화되어 상기 칼코게나이드계 박막 내에 텔레륨으로 이루어진 결정화된 칼코게나이드 재료가 형성됨이 확인되었다.
도 4a 내지 도 4d는 본 발명의 전극/칼코게나이드계 박막/전극 구조를 포함하는 비선형 스위치 소자의 전류-전압 특성을 나타내는 그래프이다.
도 4a 내지 도 4d를 참조하면, 전류-전압 거동을 갖는 비선형 스위치 소자와 정보 저장 부재를 서로 직렬 연결한 실제 메모리 셀의 전류-전압 특성이 도시된다. 실제 메모리 셀 구조는, TiN의 제 1 전극/칼코게나이드계 박막/TiN의 제 2 전극/W의 제 3 전극 구조를 갖는 1S-1R ReRAM 메모리 셀을 제공할 수 있다. 이 때, 정보 저장 부자와 비선형 스위치 소자의 직렬 연결시 서로 중첩되는 전극(도 1b의 EL2 참고) 은 공유되어 단일화될 수 있을 것이다.
상부 전극으로부터 하부 전극으로의 전계 방향을 양의 방향으로 가정하였을 때, 상기 메모리 셀에 + 와 -의 전압 영역에서 전압 신호를 스윕한 결과, - 외부 바이어스 하에서 비선형 셋 동작(단계 1 ? 단계 2)이 나타나며, + 외부 바이어스 하에서는 비선형 리셋 동작(단계 3 ? 단계 4)이 나타난다. 비선형 저항 스위치 LRS 상태의 전류-전압 거동(단계 1)은 비선형 스위치 소자의 전류-전압 거동과 동일한 특성을 갖는다.
도 4a를 참조하면, 칼코게나이드 재료의 결정화를 위한 후속 열처리 공정을 수행하지 아니한, 형성된 그대로의(as-grown) As-Te 화합물을 칼코게나이드계 박막에 포함하는 비선형 스위치 소자는 약 3.25 V의 포밍(forming) 전압이 필요함을 확인하였으며, 도 4b 를 참조하면, As-Te 화합물층 형성 이후에 약 200 ℃ 의 후속 열처리 공정을 수행하여 칼코게나이드계 박막에 As-Te 화합물 뿐만 아니라 결정화된 Te 재료를 포함하는 경우 포밍 전압이 약 2.45 V로 감소됨을 확인할 수 있다.
다른 실시예에서, 도 4c를 참조하면, 하부 전극 상에 As-Te-Ge계 합금층을 형성하고, 상기 합금층 내부에 포함된 칼코게나이드 재료의 결정화를 위한 후속 열처리 공정을 수행하지 아니한(as-grown) 비선형 스위치 소자는 약 4.8 V의 포밍(forming) 전압이 필요함을 확인하였으며, 도 4d 를 참조하면, As-Te-Ge계 합금층의 형성 이후 약 300 ℃ 의 후속 열처리 공정을 수행한 경우에는 포밍 전압이 약 2.95 V로 감소됨을 확인할 수 있다.
따라서, 본 발명의 실시예에 따르면, 적어도 일부의 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하는 비선형 스위치 소자의 비선형 전류-전압 특성은, 결정화된 칼코게나이드 재료에 의하여 포밍 과정에서 필요로하는 전압이 상대적으로 낮은 비선형 스위치 소자를 제공할 수 있다. 따라서, 이를 이용하여 기존의 포밍 과정 중에 필요했던 동작 전압에 비하여 높은 전압을 인가하는 과정을 제거할 수 있어, 소모전력을 감소하고, 동작 속도의 상승으로 동작 효율이 개선된 비휘발성 메모리 소자가 제공될 수 있다.
본 명세서에 첨부된 도면들을 참조하여 개시된 비휘발성 메모리 소자는 단일 메모리 소자로 구현되거나, 하나의 웨이퍼 칩 내에서 다른 이종 장치들, 예를 들면, 논리 프로세서, 이미지 센서, RF 소자와 같은 다른 장치들과 함께 SOC(system on chip)의 형태로 구현될 수도 있을 것이다. 또한, 비휘발성 메모리 소자가 형성된 웨이퍼 칩과 이종 장치가 형성된 다른 웨이퍼 칩을 접착제, 솔더링 또는 웨이퍼 본딩 기술을 이용하여 접합함으로써 하나의 칩 형태로 구현될 수도 있을 것이다.
또한, 전술한 실시예들에 따른 비휘발성 메모리 소자들은 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 비휘발성 메모리 소자들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer FoSM, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP) 또는 Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다. 본 발명의 실시예들에 따른 비휘발성 메모리 소자가 실장된 패키지는 이를 제어하는 컨트롤러 및/또는 논리 소자등을 더 포함할 수도 있다.
도 5는 본 발명의 일 실시예들에 따른 비휘발성 메모리 소자를 포함하는 전자 시스템(1000)을 도시하는 블록도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1000)은 컨트롤러(1010), 입출력 장치(I/O; 1020), 기억 장치(storage device; 1030), 인터페이스(1040) 및 버스(bus; 1050)를 포함할 수 있다. 컨트롤러(1010), 입출력 장치(1020), 기억 장치(1030) 및/또는 인터페이스(1040)는 버스(1050)를 통하여 서로 결합될 수 있다.
컨트롤러(1010)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1020)는 키패드(keypad), 키보드 또는 디스플레이 장치를 포함할 수 있다. 기억 장치(1030)는 데이터 및/또는 명령어를 저장할 수 있으며, 기억 장치(1030)는 본 명세서에 개시된 3차원 비휘발성 메모리 소자를 포함할 수 있다.
일부 실시예에서, 기억 장치(1030)는 다른 형태의 반도체 메모리 소자(예를 들면, 디램 장치 및/ 또는 에스램 장치 등)를 더 포함하는 혼성 구조를 가질 수도 있다. 인터페이스(1040)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1040)는 유선 또는 무선 형태일 수 있다. 이를 위하여, 인터페이스(1040)는 안테나 또는 유무선 트랜시버를 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1000)은 컨트롤러(1010)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램을 더 포함할 수도 있다.
전자 시스템(1000)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 태블릿 피씨(tablet PC), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 6은 본 발명의 실시예들에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드(1100)를 도시하는 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 메모리 카드(1100)는 기억 장치(1110)를 포함한다. 기억 장치(1110)는 본 발명에 따른 비휘발성 메모리 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 기억 장치(1110)는 다른 형태의 반도체 메모리 소자(예를 들면, 디램 장치 및/또는 에스램 장치)를 더 포함할 수도 있다. 메모리 카드(1100)는 호스트(Host)와 기억 장치(1110) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1120)를 포함할 수 있다.
메모리 컨트롤러(1120)는 메모리 카드(1100)의 전반적인 동작을 제어하는 중앙 프로세싱 유닛(CPU; 1122)을 포함할 수 있다. 메모리 컨트롤러(1120)는 중앙 프로세싱 유닛(1122)의 동작 메모리로서 사용되는 에스램(SRAM; 1121)을 포함할 수도 있다. 이에 더하여, 메모리 컨트롤러(1120)는 호스트 인터페이스(1123) 및 메모리 인터페이스(1125)를 더 포함할 수 있다. 호스트 인터페이스(1123)는 메모리 카드(1100)와 호스트(Host) 사이의 데이터 교환 프로토콜을 구비할 수 있다. 메모리 인터페이스(1125)는 메모리 컨트롤러(1120)와 기억 장치(1110)를 서로 접속시킬 수 있다. 또한, 메모리 컨트롤러(1120)는 에러 정정 블록(ECC; 1124)을 더 포함할 수 있다. 에러 정정 블록(1124)은 기억 장치(1110)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 메모리 카드(1100)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 메모리 카드(1100)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이러한 메모리 카드(1100)는 비휘발성 메모리 소자를 포함하며, 컴퓨터 시스템의 하드디스크를 대체할 수 있는 고상 디스크(SSD, Solid State Disk)로도 구현될 수 있다.
전술한 실시예들은 주로 메모리 소자에 관하여 개시하고 있지만, 이는 예시적이며, 당업자라면, 본 발명의 실시예에 따른 가변 저항체는 퓨즈 및 안티퓨즈, 또는 FPGA와 같은 논리 회로의 온/오프 스위치 소자로도 응용될 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (15)
- 제 1 전극;
제 2 전극; 및
상기 제 1 전극과 상기 제 2 전극 사이에 배치되고 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함하며,
상기 결정화된 칼코게나이드 재료 내의 나노 결정들이, 상기 제 1 전극과 상기 제 2 전극 사이에 비선형 셋 동작과 리셋 동작이 가능한 전도 패스를 제공하도록 정렬되는 비선형 스위칭 소자. - 제 1 항에 있어서,
상기 칼코게나이드 재료는, Te, Se 또는 이의 혼합물을 포함하는 비선형 스위칭 소자. - 제 1 항에 있어서,
상기 칼코게나이드계 박막은, As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 화합물을 포함하는 비선형 스위칭 소자. - 제 1 항에 있어서,
상기 결정화된 칼코게나이드 재료는 상기 제 1 전극과 상기 제 2 전극 사이를 연결하도록 정렬되는 비선형 스위칭 소자. - 제 1 항에 있어서,
상기 칼코게나이드계 박막은 하기 화학식 1에 따른 조성비를 갖는 화합물을 포함하는 비선형 스위칭 소자;
[화학식 1]
AsxTey (0 < x ≤1, 0 < y/x ≤ 4 ) - 제 1 항에 있어서,
상기 칼코게나이드계 박막은 하기 화학식 2에 따른 조성비를 갖는 화합물을 포함하는 비선형 스위칭 소자;
[화학식 2]
AsxTeyGez(0 < x, y < 1 이고, z = 1-x-y) - 제 1 전극을 형성하는 제 1 단계;
상기 제 1 전극 상에 칼코게나이드계 박막을 형성하는 제 2 단계; 및
상기 칼코게나이드계 박막 상에 제 2 전극을 형성하는 제 3 단계를 포함하는 비선형 스위치 소자의 제조 방법으로서,
상기 제 2 단계 이후 상기 제 3 단계 이전에, 상기 칼코게나이드계 박막을 열처리하여 상기 칼코게나이드계 박막의 적어도 일부에 결정화된 칼코게나이드 재료를 형성하는 단계를 포함하거나,
상기 3 단계 이후에, 상기 칼코게나이드계 박막을 열처리하여 상기 칼코게나이드계 박막의 적어도 일부에 결정화된 칼코게나이드 재료를 형성하는 단계를 포함하며,
상기 열처리에 의해 결정화된 칼코게나이드 재료 내의 나노 결정들이, 상기 제 1 전극과 상기 제 2 전극 사이에 비선형 셋 동작과 리셋 동작이 가능한 전도 패스를 제공하도록 정렬되는 비선형 스위치 소자의 제조 방법. - 제 7 항에 있어서,
상기 결정화된 칼코게나이드 재료를 형성하는 단계는 상기 칼코게나이드계 박막을 비활성 분위기에서 180 ℃ 내지 400 ℃의 범위 내에서 열처리하는 비선형 스위치 소자의 제조 방법. - 제 7 항에 있어서,
상기 칼코게나이드 재료는, Te, Se 및 또는 이의 혼합물을 포함하는 비선형 스위치 소자의 제조 방법. - 제 7 항에 있어서,
상기 칼코게나이드계 박막은 As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 을 포함하는 비선형 스위칭 소자의 제조 방법. - 제 7 항에 있어서,
상기 결정화된 칼코게나이드 재료를 형성하는 단계는, 상기 칼코게나이드 재료가 상기 제 1 전극과 상기 제 2 전극 사이를 연결하도록 정렬시키는 비선형 스위칭 소자의 제조 방법. - 제 7 항에 있어서,
상기 칼코게나이드계 박막은 하기 화학식 1에 따른 조성비를 갖는 화합물을 포함하는 비선형 스위칭 소자의 제조 방법;
[화학식 1]
AsxTey (0 < x ≤1, 0 < y/x ≤ 4 ) - 제 7 항에 있어서,
상기 칼코게나이드계 박막은 하기 화학식 2에 따른 조성비를 갖는 화합물을 포함하는 비선형 스위칭 소자의 제조 방법;
[화학식 2]
AsxTeyGez(0 < x, y < 1 이고, z = 1-x-y) - 제 1 항 기재의 비선형 스위칭 소자; 및
상기 비선형 스위칭 소자에 전기적으로 직렬 연결된 상변화 메모리, 자기메모리, 또는 저항변화 메모리를 구현하기 위한 정보 저장 부재를 포함하고,
상기 정보 저장 부재는, 상변화 재료, 가변 저항성 재료, 프로그램 가능한 금속화셀 재료, 자성체 재료 또는 이들의 조합을 포함하는 비휘발성 메모리 소자. - 제 14 항에 있어서,
상기 정보 저장 부재는 단일층 또는 복수의 적층 구조체로 형성되는 비휘발성 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160021207A KR101854023B1 (ko) | 2016-02-23 | 2016-02-23 | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160021207A KR101854023B1 (ko) | 2016-02-23 | 2016-02-23 | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170099173A KR20170099173A (ko) | 2017-08-31 |
| KR101854023B1 true KR101854023B1 (ko) | 2018-05-02 |
Family
ID=59761074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160021207A KR101854023B1 (ko) | 2016-02-23 | 2016-02-23 | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101854023B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10777745B2 (en) | 2018-09-04 | 2020-09-15 | Samsung Electronics Co., Ltd. | Switching element, variable resistance memory device, and method of manufacturing the switching element |
| KR20210016266A (ko) * | 2019-07-31 | 2021-02-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 내장된 증폭 기능을 가진 메모리 셀, 메모리 디바이스, 및 이를 사용하는 방법 |
| US11245073B2 (en) | 2018-09-04 | 2022-02-08 | Samsung Electronics Co., Ltd. | Switching element, variable resistance memory device, and method of manufacturing the switching element |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102451018B1 (ko) * | 2017-11-13 | 2022-10-05 | 삼성전자주식회사 | 가변 저항 메모리 장치의 제조 방법 |
| KR102636534B1 (ko) * | 2018-08-20 | 2024-02-15 | 에스케이하이닉스 주식회사 | 칼코게나이드 재료 및 이를 포함하는 전자 장치 |
| KR102571555B1 (ko) | 2018-08-28 | 2023-08-29 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| KR102130219B1 (ko) * | 2018-10-30 | 2020-07-03 | 연세대학교 산학협력단 | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015135917A (ja) * | 2014-01-17 | 2015-07-27 | ソニー株式会社 | スイッチ素子および記憶装置 |
-
2016
- 2016-02-23 KR KR1020160021207A patent/KR101854023B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015135917A (ja) * | 2014-01-17 | 2015-07-27 | ソニー株式会社 | スイッチ素子および記憶装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10777745B2 (en) | 2018-09-04 | 2020-09-15 | Samsung Electronics Co., Ltd. | Switching element, variable resistance memory device, and method of manufacturing the switching element |
| US11245073B2 (en) | 2018-09-04 | 2022-02-08 | Samsung Electronics Co., Ltd. | Switching element, variable resistance memory device, and method of manufacturing the switching element |
| KR20210016266A (ko) * | 2019-07-31 | 2021-02-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 내장된 증폭 기능을 가진 메모리 셀, 메모리 디바이스, 및 이를 사용하는 방법 |
| US11183236B2 (en) | 2019-07-31 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell with built-in amplifying function, memory device and method using the same |
| KR102333512B1 (ko) | 2019-07-31 | 2021-12-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 내장된 증폭 기능을 가진 메모리 셀, 메모리 디바이스, 및 이를 사용하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170099173A (ko) | 2017-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101854023B1 (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| US9991315B2 (en) | Memory device including ovonic threshold switch adjusting threshold voltage thereof | |
| US10644069B2 (en) | Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures | |
| KR102403733B1 (ko) | 메모리 소자 | |
| US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
| KR102530067B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR102532201B1 (ko) | 메모리 소자 | |
| TWI661535B (zh) | 切換裝置及儲存單元 | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| US20180175109A1 (en) | Variable resistance memory device | |
| US20170244026A1 (en) | Variable resistance memory device and method of manufacturing the same | |
| US9070478B2 (en) | Variable resistive memory device and method of fabricating the same | |
| KR102465179B1 (ko) | 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| KR102507303B1 (ko) | 메모리 소자 | |
| KR102189684B1 (ko) | 반도체 메모리 장치의 동작 방법 | |
| JP2020516057A (ja) | メモリセルスイッチ装置 | |
| US11522132B2 (en) | Storage device and storage unit with a chalcogen element | |
| KR102130219B1 (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| TW202008357A (zh) | 記憶體電路以及用於操作三維交叉點記憶體陣列的方法 | |
| TWI310237B (en) | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states | |
| KR101795159B1 (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| KR102395814B1 (ko) | 선택 소자 및 이를 포함하는 메모리 소자 | |
| KR102678527B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR102660633B1 (ko) | 고압 수소 열처리된 선택 소자층을 구비한 가변 저항 메모리 장치 및 그 제조 방법 | |
| US20240147735A1 (en) | Metal-doped switching device and semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |