DE102018110980A1 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE102018110980A1
DE102018110980A1 DE102018110980.6A DE102018110980A DE102018110980A1 DE 102018110980 A1 DE102018110980 A1 DE 102018110980A1 DE 102018110980 A DE102018110980 A DE 102018110980A DE 102018110980 A1 DE102018110980 A1 DE 102018110980A1
Authority
DE
Germany
Prior art keywords
section
memory
substrate
peripheral
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018110980.6A
Other languages
English (en)
Other versions
DE102018110980B4 (de
Inventor
Sungwoo KIM
Bong-Soo Kim
Youngbae Kim
Kijae Hur
Gwanhyeob Koh
HyeongSun HONG
Yoosang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018110980A1 publication Critical patent/DE102018110980A1/de
Application granted granted Critical
Publication of DE102018110980B4 publication Critical patent/DE102018110980B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Halbleitervorrichtung weist einen ersten Speicherabschnitt (10), einen ersten peripheren Schaltungsabschnitt (20) und einen zweiten peripheren Schaltungsabschnitt (40), die nebeneinander auf einem Substrat (100) angeordnet sind, und einen zweiten Speicherabschnitt (60) auf, der von dem ersten Speicherabschnitt (10) lateral beabstandet ist, wobei der zweite periphere Schaltungsabschnitt (40) und der zweite Speicherabschnitt (60) nebeneinander auf dem Substrat (100) angeordnet sind, wobei der erste Speicherabschnitt (10) eine Mehrzahl von ersten Speicherzellen aufweist, jede der ersten Speicherzellen (10) einen Zelltransistor und einen Kondensator (CAS), der mit dem Zelltransistor verbunden ist, aufweist, und der zweite Speicherabschnitt (60) eine Mehrzahl von zweiten Speicherzellen (MC2) aufweist, wobei jede der zweiten Speicherzellen (MC2) ein Element eines variablen Widerstands und ein Auswahlelement, die miteinander in Reihe gekoppelt sind, aufweist, wobei die zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CAS).

Description

  • QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Patentanmeldung beansprucht die Priorität nach 35 U.S.C. § 119 der koreanischen Patentanmeldung Nr. 10-2017-0092880 , eingereicht am 21. Juli 2017, deren Offenbarung hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen ist.
  • TECHNISCHES GEBIET
  • Das vorliegende erfinderische Konzept bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung mit Speicherzellen, die unterschiedliche Betriebscharakteristiken haben.
  • ERÖRTERUNG DER VERWANDTEN TECHNIK
  • Halbleitervorrichtungen können Speichervorrichtungen und logische Vorrichtungen aufweisen. Speichervorrichtungen speichern Daten. Halbleiterspeichervorrichtungen können allgemein flüchtige Speichervorrichtungen und nichtflüchtige Speichervorrichtungen aufweisen. Eine flüchtige Speichervorrichtung, beispielsweise ein dynamischer Direktzugriffsspeicher (DRAM) und ein statischer Direktzugriffsspeicher (SRAM), ist eine Speichervorrichtung, die Daten in der Abwesenheit von Leistung verliert. Eine nichtflüchtige Speichervorrichtung, beispielsweise ein programmierbarer Nur-Lese-Speicher (PROM), ein löschbarer programmierbarere Nur-Lese-Speicher (EPROM), ein elektrisch löschbarer programmierbarer Nur-Lese-Speicher (EEPROM) und eine Flash-Speichervorrichtung, ist eine Speichervorrichtung, die in der Abwesenheit von Leistung keine gespeicherten Daten verliert.
  • Halbleiterspeichervorrichtungen einer nächsten Generation, zum Beispiel ein magnetischer Direktzugriffsspeicher (MRAM) und ein Phasenänderungs-Direktzugriffsspeicher (PRAM), sind Vorrichtungen eines hohen Leistungsvermögens und eine niedrige Leistung verbrauchende Vorrichtungen. Die Halbleiterspeichervorrichtungen einer nächsten Generation weisen ein Material auf, dessen Widerstand sich abhängig von einem angelegten elektrischen Strom oder einer angelegten elektrischen Spannung unterscheidet, und dessen Widerstand selbst dann beibehalten wird, wenn der angelegte elektrische Strom oder die angelegte elektrische Spannung unterbrochen wird.
  • KURZFASSUNG
  • Gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung einen ersten Speicherabschnitt, einen ersten peripheren Schaltungsabschnitt und einen zweiten peripheren Schaltungsabschnitt, die gleich nebeneinander auf einem Substrat angeordnet sind, und einen zweiten Speicherabschnitt aufweisen, der von dem ersten Speicherabschnitt lateral räumlich beabstandet ist, wobei der zweite periphere Schaltungsabschnitt und der zweite Speicherabschnitt auf dem Substrat gleich nebeneinander angeordnet sind, wobei der erste Speicherabschnitt eine Mehrzahl von ersten Speicherzellen aufweist, wobei jede der ersten Speicherzellen einen Zelltransistor und einen Kondensator, der mit dem Zelltransistor verbunden ist, aufweist, und der zweite Speicherabschnitt eine Mehrzahl von zweiten Speicherzellen aufweist, wobei jede der zweiten Speicherzellen ein Element eines variablen Widerstands und ein Auswahlelement, die miteinander in Reihe gekoppelt sind, aufweist, wobei die zweiten Speicherzellen von dem Substrat höher liegen als jeder der Kondensatoren.
  • Gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung ein Substrat, das eine erste Vorrichtungsregion und eine zweite Vorrichtungsregion aufweist, einen ersten Speicherabschnitt in der ersten Vorrichtungsregion und einen zweiten Speicherabschnitt in der zweiten Vorrichtungsregion und lateral räumlich beabstandet von dem ersten Speicherabschnitt aufweisen, wobei der erste Speicherabschnitt eine Kondensatorstruktur aufweist, und der zweite Speicherabschnitt eine Mehrzahl von Elementen eines variablen Widerstands, die auf dem Substrat angeordnet sind, und eine Mehrzahl von Auswahlelementen, die mit entsprechenden Elementen eines variablen Widerstands in Reihe geschaltet sind, aufweist, wobei die Elemente eines variablen Widerstands und die Auswahlelemente von dem Substrat höher liegen als die Kondensatorstruktur.
  • Gemäß einem exemplarischen Ausführung des vorliegenden erfinderischen Konzepts kann eine Halbleitervorrichtung ein Substrat, einen ersten Speicherabschnitt und einen ersten peripheren Schaltungsabschnitt, die entlang einer ersten Richtung auf dem Substrat gleich nebeneinander angeordnet sind, einen ersten Verdrahtungsabschnitt, der auf dem ersten Speicherabschnitt und dem ersten peripheren Schaltungsabschnitt angeordnet ist, und einen zweiten peripheren Schaltungsabschnitt und einen zweiten Speicherabschnitt, die entlang der ersten Richtung auf dem Substrat gleich nebeneinander angeordnet sind, und einen zweiten Verdrahtungsabschnitt, der in einer zweiten Richtung im Wesentlichen senkrecht zu der ersten Richtung über dem zweiten Speicherabschnitt angeordnet ist, aufweisen.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 2 ist eine Draufsicht, die eine Anordnung eines ersten Speicherabschnitts, eines ersten peripheren Schaltungsabschnitts, eines zweiten Speicherabschnitts und eines zweiten peripheren Schaltungsabschnitts von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 3 ist ein Schaltungsdiagramm, das eine Speicherzellenanordnung eines ersten Speicherabschnitts von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 4 ist ein Schaltungsdiagramm, das eine Speicherzellenanordnung eines zweiten Speicherabschnitts von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 5 ist ein Schaltungsdiagramm, das eine Einheitsspeicherzelle eines zweiten Speicherabschnitts von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 6A ist eine Draufsicht, die eine erste Vorrichtungsregion einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 6B ist eine Draufsicht, die eine zweite Vorrichtungsregion einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 7 ist eine Querschnittsansicht entlang von Linie I-I' und II-II' von 6A und entlang von Linien III-III' und IV-IV' von 6B gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts.
    • 8 ist eine vergrößerte Ansicht, die einen Abschnitt A von 7 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 9 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 10 ist eine Querschnittsansicht entlang von Linien I-I' und II-II' von 6A und entlang von Linien III-III' und IV-IV' von 6B, die die Halbleitervorrichtung von 9 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 11 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
    • 12 ist eine Querschnittsansicht entlang von Linien I-I' und II-II' von 6A und entlang von Linien III-III' und IV-IV' von 6B, die die Halbleitervorrichtung von 11 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Im Folgenden werden exemplarische Ausführungsbeispiele des vorliegenden erfinderischen Konzepts in Verbindung mit den beigefügten Zeichnungen, in denen sich dieselben Bezugszeichen auf gleiche Elemente beziehen können, beschrieben werden.
  • 1 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. 2 ist eine Draufsicht, die eine Anordnung eines ersten Speicherabschnitts, eines peripheren Schaltungsabschnitts, eines zweiten Speicherabschnitts und eines zweiten peripheren Schaltungsabschnitts von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
  • Bezug nehmend auf 1 und 2 kann eine Halbleitervorrichtung 1000 ein Substrat 100, das eine erste Vorrichtungsregion R1 und eine zweite Vorrichtungsregion R2 aufweist, aufweisen. Die erste Vorrichtungsregion R1 und die zweite Vorrichtungsregion R2 können unterschiedliche Regionen des Substrats 100 sein.
  • Die Halbleitervorrichtung 1000 kann einen ersten Speicherabschnitt 10, einen ersten peripheren Schaltungsabschnitt 20 und einen ersten Verdrahtungsabschnitt 30, die in der ersten Vorrichtungsregion R1 vorgesehen sind, aufweisen. Der erste Speicherabschnitt 10 und der erste periphere Schaltungsabschnitt 20 können auf dem Substrat 100 Seite an Seite angeordnet sein. Der erste Speicherabschnitt 10 und der erste periphere Schaltungsabschnitt 20 können beispielsweise gleich nebeneinander angeordnet sein. Als ein anderes Beispiel können eine Seite des ersten Speicherabschnitts 10 und eine Seite des ersten peripheren Schaltungsabschnitts 20 benachbart, nahe zueinander oder nebeneinander, sein. Der erste periphere Schaltungsabschnitt 20 kann auf mindestens einer Seite des ersten Speicherabschnitts 10 vorgesehen sein. Gesehen in einer Draufsicht kann beispielsweise der erste periphere Schaltungsabschnitt 20 benachbart zu lediglich einer Seite 10A des ersten Speicherabschnitts 10, benachbart zu zwei Seiten 10A und 10B des ersten Speicherabschnitts 10, benachbart zu drei Seiten 10A, 10B und 10C des ersten Speicherabschnitts 10 oder benachbart zu vier Seiten 10A, 10B, 10C und 10D des ersten Speicherabschnitts 10 sein. In dem letzten Fall kann der erste periphere Schaltungsabschnitt 20 den ersten Speicherabschnitt 10 umgeben. Der erste Verdrahtungsabschnitt 30 kann auf dem ersten Speicherabschnitt 10 und dem ersten peripheren Schaltungsabschnitt 20 vorgesehen sein. Der erste Speicherabschnitt 10 und der erste periphere Schaltungsabschnitt 20 können zwischen das Substrat 100 und den ersten Verdrahtungsabschnitt 30 gebracht sein.
  • Die Halbleitervorrichtung 1000 kann einen zweiten Speicherabschnitt 60, einen zweiten peripheren Schaltungsabschnitt 40 und einen zweiten Verdrahtungsabschnitt 50, die in der zweiten Vorrichtungsregion R2 vorgesehen sind, aufweisen. Der zweite periphere Schaltungsabschnitt 40 kann Seite an Seite mit dem ersten Speicherabschnitt 10 und dem ersten peripheren Schaltungsabschnitt 20 vorgesehen sein. Der zweite Speicherabschnitt 60 kann gesehen in einer Draufsicht auf einer Seite des zweiten peripheren Schaltungsabschnitts 40 und lateral räumlich beabstandet von dem ersten Speicherabschnitt 10 vorgesehen sein. Der zweite periphere Schaltungsabschnitt 40 kann ebenfalls von dem ersten Speicherabschnitt 10 lateral räumlich beabstandet vorgesehen sein. Der zweite Speicherabschnitt 60 und der zweite periphere Schaltungsabschnitt 40 können auf dem Substrat 100 Seite an Seite angeordnet sein. Der zweite periphere Schaltungsabschnitt 40 kann auf mindestens einer Seite des zweiten Speicherabschnitts 60 vorgesehen sein. Gesehen in einer Draufsicht kann beispielsweise der zweite periphere Schaltungsabschnitt 40 lediglich benachbart zu einer Seite 60A des zweiten Speicherabschnitts 60, benachbart zu zwei Seiten 60A und 60B des zweiten Speicherabschnitts 60, benachbart zu drei Seiten 60A, 60B und 60C des zweiten Speicherabschnitts 60 oder benachbart zu vier Seiten 60A, 60B, 60C und 60D des zweiten Speicherabschnitts 60 sein. In dem letzten Fall kann der zweite periphere Schaltungsabschnitt 40 den zweiten Speicherabschnitt 60 umgeben. Der zweite Verdrahtungsabschnitt 50 kann auf dem zweiten Speicherabschnitt 60 und dem zweiten peripheren Schaltungsabschnitt 40 vorgesehen sein. Der zweite Speicherabschnitt 60 und der zweite periphere Schaltungsabschnitt 40 können zwischen das Substrat 100 und den zweiten Verdrahtungsabschnitt 50 gebracht sein.
  • Der erste Speicherabschnitt 10 kann eine Zellenanordnungs- bzw. Zellarraystruktur eines dynamischen Direktzugriffsspeichers (DRAM) aufweisen, und der zweite Speicherabschnitt 60 kann eine Zellenanordnungsstruktur eines Speichers eines variablen Widerstands aufweisen. Die ersten und zweiten Speicherabschnitte 10 und 60 können beispielsweise jeweils als ein Hauptspeicher, wenn auch separat, funktionieren. Einer der ersten und zweiten Speicherabschnitte 10 und 60 kann alternativ als ein Hauptspeicher wirken, und der andere der ersten und zweiten Speicherabschnitte 10 und 60 kann als ein Pufferspeicher wirken.
  • 3 ist ein Schaltungsdiagramm, das eine Speicherzellenanordnung des ersten Speicherabschnitts 10 von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
  • Bezug nehmend auf 3 kann der erste Speicherabschnitt 10 eine DRAM-Zellenanordnung aufweisen. Der erste Speicherabschnitt 10 kann beispielsweise eine Mehrzahl von Wortleitungen WL, eine Mehrzahl von Bitleitungen BL, die die Wortleitungen WL kreuzen, und eine Mehrzahl von ersten Speicherzellen MC1 aufweisen. Jede der ersten Speicherzellen MC 1 kann mit einer entsprechenden der Wortleitungen WL und einer entsprechenden der Bitleitungen BL verbunden sein. Jede der ersten Speicherzellen MC1 kann einen Zelltransistor CTR, der mit der entsprechenden Wortleitung WL derselben verbunden ist, und einen Kondensator CA aufweisen, der mit einem Anschluss des Zelltransistors CTR verbunden ist. Der Zelltransistor CTR kann eine Drain-Region, die mit der entsprechenden Bitleitung BL der ersten Speicherzelle MC1 desselben verbunden ist, und eine Source-Region, die mit dem Kondensator CA verbunden ist, haben. Der Zelltransistor CTR kann einen Stromfluss in den Kondensator C selektiv steuern. Jede der ersten Speicherzellen MC1 kann abhängig davon, ob der Kondensator CA Ladungen speichert oder nicht, Daten von „0“ oder „1“ speichern.
  • 4 ist ein Schaltungsdiagramm einer Speicherzellenanordnung des zweiten Speicherabschnitts 60 von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts. 5 ist ein Schaltungsdiagramm, das eine Einheitsspeicherzelle des zweiten Speicherabschnitts 60 von 1 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
  • Bezugnehmend auf 4 und 5 kann der zweite Speicherabschnitt 60 eine Speicherzellenanordnung eines variablen Widerstands aufweisen. Die Speicherzellenanordnung eines variablen Widerstands kann eine oder mehrere von einer Zellenanordnung eines magnetischen Direktzugriffsspeichers (MRAM), einer Zellenanordnung eines Phasenänderungs-Direktzugriffsspeichers (PRAM) und einer Zellenanordnung eines Widerstands-Direktzugriffsspeichers (RRAM) aufweisen. Der zweite Speicherabschnitt 60 kann beispielsweise eine Mehrzahl von ersten leitfähigen Leitungen CL1, eine Mehrzahl von zweiten leitfähigen Leitungen CL2, die die ersten leitfähigen Leitungen CL1 kreuzen, und eine Mehrzahl von zweiten Speicherzellen MC2 zwischen den ersten leitfähigen Leitungen CL1 und den zweiten leitfähigen Leitungen CL2 aufweisen. Die zweiten Speicherzellen MC2 können jeweils an Schnittpunkten der ersten leitfähigen Leitungen CL1 und der zweiten leitfähigen Leitungen CL2 vorgesehen sein.
  • Jede der zweiten Speicherzellen MC2 kann an einem Schnittpunkt einer entsprechenden der ersten leitfähigen Leitungen CL1 und einer entsprechenden der zweiten leitfähigen Leitungen CL2 vorgesehen sein. Jede der zweiten Speicherzellen MC2 kann mit der entsprechenden ersten leitfähigen Leitung CL1 derselben und der entsprechenden zweiten leitfähig Leitungen CL2 derselben verbunden sein. Jede der zweiten Speicherzellen MC2 kann ein Element VR eines variablen Widerstands und ein Auswahlelement SW aufweisen. Das Element VR eines variablen Widerstands und das Auswahlelement SW können zwischen der entsprechenden ersten leitfähigen Leitung CL1 und der entsprechenden zweiten leitfähigen Leitung CL2 in Reihe gekoppelt sein. Das Element VR eines variablen Widerstands kann beispielsweise zwischen das Auswahlelement SW und die entsprechende erste leitfähige Leitung CL1 geschaltet sein, und das Auswahlelement SW kann zwischen das Element VR eines variablen Widerstands und die entsprechende zweite leitfähige Leitung CL2 geschaltet sein. Das Element VR eines variablen Widerstands kann alternativ zwischen das Auswahlelement SW und die entsprechende zweite leitfähige Leitung CL2 geschaltet sein, und das Auswahlelement SW kann zwischen das Element VR eines variablen Widerstands und die entsprechende erste leitfähige Leitung CL1 geschaltet sein.
  • Das Element VR eines variablen Widerstands kann ein Datenspeicherungselement aufweisen. Das Element VR eines variablen Widerstands kann zwei oder mehr stabile Widerstandszustände haben, die abhängig von einer angelegten Spannung oder einem angelegten Strom umkehrbar variieren und solange beibehalten werden, sowie keine andere Leistung geliefert wird. Jede der zweiten Speicherzellen MC2 kann Daten, die einem Widerstandszustand des Elements VR eines variablen Widerstands entsprechen, speichern.
  • Das Auswahlelement SW kann eine Menge eines Stroms, der durch das Element VR eines variablen Widerstands geht, selektiv steuern. Das Auswahlelement SW kann beispielsweise eine nichtlineare I-U- oder eine gleichrichtende Charakteristik zeigen, und somit kann die Menge eines elektrischen Stroms, der durch jede der zweiten Speicherzellen MC2 geht, ohne Weiteres gesteuert werden, um eine unidirektionale Eigenschaft zu haben. Als ein anderes Beispiel kann das Auswahlelement SW einen nichtlinearen Widerstand aufweisen, der eine Widerstandseigenschaft zeigt, die abhängig von einer angelegten Spannung variiert. Wenn beispielsweise ein Widerstand eines solchen Widerstands umgekehrt proportional zu einer angelegten Spannung ist, kann eine ausgewählte Zelle unter einer hohen Spannung in einem Zustand eines niedrigen Widerstands sein, der einem elektrischen Strom ermöglicht, durch die ausgewählte Zelle zu gehen, während eine nicht ausgewählte Zelle unter einer niedrigen Spannung in einem Zustand eines hohen Widerstands sein kann, der verhindert, dass ein elektrischer Strom durch die nicht ausgewählte Zelle geht. Bei noch einem anderen Beispiel kann das Auswahlelement SW eine Vorrichtung sein, die auf einem Schwellenschalten basiert, das eine nichtlineare I-U-Kurve (zum Beispiel eine I-U-Kurve eines S-Typs) zeigt. Das Auswahlelement SW kann eine Ovonic-Schwellenschalter- (OTS-; OTS = Ovonic Threshold Switch) Vorrichtung sein, die bidirektionale Charakteristiken zeigt.
  • Der zweite Speicherabschnitt 60 kann ferner dritte leitfähige Leitungen, die die zweiten leitfähigen Leitungen CL2 kreuzen, und zusätzliche zweite Speicherzellen MC2 aufweisen, die zwischen den zweiten leitfähigen Leitungen CL2 und den dritten leitfähigen Leitungen vorgesehen sind. Die zusätzlichen zweiten Speicherzellen MC2 können jeweils an Schnittpunkten der zweiten leitfähigen Leitungen CL2 und der dritten leitfähigen Leitungen vorgesehen sein. Auf diese Weise kann der zweite Speicherabschnitt 60 eine Kreuzungspunktzellenanordnungsstruktur haben, bei der die zweiten Speicherzellen MC2 entlang paralleler und senkrechter Richtungen hinsichtlich einer oberen Oberfläche des Substrats 100 von 1 dreidimensional angeordnet sind.
  • Bezug nehmend zurück auf 1 und 2 kann der erste periphere Schaltungsabschnitt 20 eine erste periphere Schaltung aufweisen, die die ersten Speicherzellen MC1 von 3 ansteuert. Die erste periphere Schaltung kann einen Reihendecodierer, der mit den Wortleitungen WL von 3 verbunden ist, einen Spaltendecodierer, der mit den Bitleitungen BL von 3 verbunden ist, und einen Eingangs-/Ausgangs- (E/A-) Leseverstärker aufweisen. Der erste Verdrahtungsabschnitt 30 kann erste Leitungsmuster aufweisen, die die ersten Speicherzellen MC1 von 3 mit der ersten peripheren Schaltung verbinden. Der zweite periphere Schaltungsabschnitt 40 kann eine zweite periphere Schaltung aufweisen, die die zweiten Speicherzellen MC2 von 4 ansteuert. Die zweite periphere Schaltung kann eine erste Decodiererschaltung, die mit den ersten leitfähigen Leitungen CL1 von 4 verbunden ist, eine zweite Decodiererschaltung, die mit den zweiten leitfähigen Leitungen CL2 von 4 verbunden ist, und einen E/A-Leseverstärker, der mit den ersten leitfähigen Leitungen CL1 oder den zweiten leitfähigen Leitungen CL2 verbunden ist, aufweisen. Der zweite Verdrahtungsabschnitt 50 kann zweite Leitungsmuster aufweisen, die die zweiten Speicherzellen MC2 von 4 mit der zweiten peripheren Schaltung elektrisch verbinden.
  • 6A ist eine Draufsicht, die eine erste Vorrichtungsregion einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. 6B ist eine Draufsicht, die eine zweite Vorrichtungsregion einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. 7 ist eine Querschnittsansicht entlang von Linien I-I' und II-II' von 6A und entlang von Linien III-III' und IV-IV' von 6B gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts. 8 ist eine vergrößerte Ansicht, die einen Abschnitt A von 7 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt.
  • Bezug nehmend auf 6A, 6B und 7 kann das Substrat 100 die erste Vorrichtungsregion R1 und die zweite Vorrichtungsregion R2 aufweisen. Das Substrat 100 kann ein Halbleitersubstrat, wie zum Beispiel ein Siliziumsubstrat, ein Germaniumsubstrat oder ein Silizium-Germanium-Substrat, sein. Die erste Vorrichtungsregion R1 und die zweite Vorrichtungsregion R2 können unterschiedliche Regionen des Substrats 100 sein. Das Substrat 100 kann mit einer Vorrichtungstrennungsschicht ST zum Definieren von aktiven Regionen versehen sein. Die Vorrichtungstrennungsschicht ST kann an dem Substrat 100 vorgesehen sein. Die aktiven Regionen können eine aktive Zellregion ACT, eine erste periphere aktive Region PACT1 und eine zweite periphere aktive Region PACT2 aufweisen. Die aktive Zellregion ACT und die erste periphere aktive Region PACT1 können in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein. Die zweite periphere aktive Region PACT2 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein. Die Vorrichtungstrennungsschicht ST kann beispielsweise eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der erste Speicherabschnitt 10 kann in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein. Der erste Speicherabschnitt 10 kann eine Mehrzahl von aktiven Zellregionen ACT aufweisen. Gesehen in einer Draufsicht kann, wie in 6A gezeigt ist, jede der aktiven Zellregionen ACT eine Stabform haben, die positioniert ist, um die Längsachse derselben einer dritten Richtung D3, die erste und zweite Richtungen D1 und D2 kreuzt, zuzuordnen. Die zweite Richtung D2 kann die erste Richtung D1 kreuzen, und die ersten bis dritten Richtungen D1, D2 und D3 können parallel zu der oberen Oberfläche des Substrats 100 sein.
  • Der erste Speicherabschnitt 10 kann Gate-Strukturen GS, die in dem Substrat 100 vorgesehen sind und sich quer zu den aktiven Zellregionen ACT erstrecken, aufweisen. Die Gaste-Strukturen GS können den Wortleitungen WL, die unter Bezugnahme auf 3 erläutert wurden, entsprechen. Die Gate-Strukturen GS können sich der Länge nach in der ersten Richtung D1 erstrecken und können in der zweiten Richtung D2 angeordnet sein. Jede der Gate-Strukturen GS kann eine Gate-Elektrode GE, die in dem Substrat 100 vergraben ist, ein dielektrisches Gate-Muster GI zwischen der Gate-Elektrode GE und den aktiven Zellregionen ACT und zwischen der Gate-Elektrode GE und der Vorrichtungstrennungsschicht ST und ein Gate-Abdeckmuster CAP an einer oberen Oberfläche der Gate-Elektrode GE aufweisen. Das Gate-Abdeckmuster CAP kann eine obere Oberfläche haben, die im Wesentlichen coplanar zu der oberen Oberfläche des Substrats 100 ist. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Gate-Abdeckmuster CAP eine untere Oberfläche in einer Berührung mit einer obersten Oberfläche des dielektrischen Gate-Musters GI und abgewandte Seitenwände in einer Berührung mit den aktiven Zellregionen ACT und/oder der Vorrichtungstrennungsschicht ST haben. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann sich das dielektrische Gate-Muster GI zwischen dem Gate-Abdeckmuster CAP und den aktiven Zellregionen ACT und/oder zwischen dem Gate-Abdeckmuster CAP und der Vorrichtungstrennungsschicht ST erstrecken.
  • Die Gate-Elektrode GE kann ein leitfähiges Material aufweisen. Das leitfähige Material kann einen, eines bzw. eine oder mehrere von einem dotierten Halbleiter (zum Beispiel dotiertes Silizium, dotiertes Germanium etc.), einem leitfähigen Metallnitrid (zum Beispiel Titannitrid, Tantalnitrid etc.), einem Metall (zum Beispiel Wolfram, Titan, Tantal etc.) und einer Metall-Halbleiter-Verbindung (zum Beispiel Wolframsilizid, Kobaltsilizid, Titansilizid etc.) aufweisen. Das dielektrische Gate-Muster GI kann beispielsweise eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen. Das Gate-Abdeckmuster CAP kann beispielsweise eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der erste Speicherabschnitt 10 kann eine erste Störstellenregion SD1 und zweite Störstellenregionen SD2, die in jeder aktiven Zellregion ACT vorgesehen sind, aufweisen. Die zweiten Störstellenregionen SD2 können voneinander quer zu der ersten Störstellenregion SD1 räumlich beabstandet sein. Die erste Störstellenregion SD1 kann in einer aktiven Zellregion ACT zwischen einem Paar von Gate-Strukturen GS, die sich über die eine aktive Zellregion ACT erstrecken, vorgesehen sein. Die zweiten Störstellenregionen SD2 können in der einen aktiven Zellregion ACT vorgesehen sein und können voneinander quer zu dem Paar von Gate-Strukturen GS räumlich beabstandet sein. Die erste Störstellenregion SD1 kann in dem Substrat 100 tiefer als die zweiten Störstellenregionen SD2 vorgesehen sein. Die erste Störstellenregion SD1 kann die gleichen leitfähigen Störstellen wie jene der zweiten Störstellenregionen SD2 aufweisen.
  • Der erste Speicherabschnitt 10 kann Bit-Leitungsstrukturen BLS aufweisen, die an dem Substrat 100 vorgesehen sind und sich quer zu den Gate-Strukturen GS erstrecken. Die Bit-Leitungsstrukturen BLS können den Bit-Leitungen BL, die unter Bezugnahme auf 3 erörtert wurden, entsprechen. Die Bit-Leitungsstrukturen BLS können sich in der zweiten Richtung D2 erstrecken und können in der ersten Richtung D1 angeordnet sein. Jede der Bitleitungsstrukturen BLS kann einen leitfähigen Kontakt 110, der mit der ersten Störstellenregion SD1 elektrisch verbunden ist, eine leitfähige Leitung 130 an dem leitfähigen Kontakt 110, die sich in der zweiten Richtung D2 erstreckt, und ein Sperrmuster 120 zwischen dem leitfähigen Kontakt 110 und der leitfähigen Leitung 130 aufweisen. Jede der Bitleitungsstrukturen BLS kann durch den leitfähigen Kontakt 110 mit der ersten Störstellenregion SD1 einer entsprechenden der aktiven Zellregionen ACT elektrisch verbunden sein. Der leitfähige Kontakt 110 kann mit der ersten Störstellenregion SD1 in Berührung sein. Der leitfähige Kontakt 110 kann eine untere Oberfläche haben, die niedriger als die obere Oberfläche des Substrats 100 ist. Der leitfähige Kontakt 110 kann abgewandte Seitenwände haben, die mit abgewandten Seitenwänden der leitfähigen Leitung 130 ausgerichtet sind. Jede der Bitleitungsstrukturen BLS kann ein Abdeckmuster 140 an einer oberen Oberfläche der leitfähigen Leitung 130 und Abstandshaltermuster 150 an Seitenoberflächen der leitfähigen Leitung 130 aufweisen. Das Abdeckmuster 140 und die Abstandshaltermuster 150 können sich in der zweiten Richtung D2 entlang der oberen Oberflächen und der Seitenoberflächen der leitfähigen Leitung 130 erstrecken. Die Abstandshaltermuster 150 können Seitenoberflächen des Abdeckmusters 140, des Sperrmusters 120 und des leitfähigen Kontakts 110 bedecken und mit der ersten Störstellenregion SD1 in Berührung sein.
  • Der leitfähige Kontakt 110 kann beispielsweise einen, eines bzw. eine oder mehrere von einem dotierten Halbleiter (zum Beispiel dotiertes Silizium, dotiertes Germanium etc.), einem leitfähigen Metallnitrid (zum Beispiel Titannitrid, Tantalnitrid etc.), einem Metall (zum Beispiel Wolfram, Titan, Tantal etc.) und einer Metall-Halbleiterverbindung (zum Beispiel Wolframsilizid, Kobaltsilizid, Titansilizid etc.) aufweisen. Die leitfähige Leitung 130 und das Sperrmuster 120 können jeweils eines bzw. eine oder mehrere von einem leitfähigen Metallnitrid (zum Beispiel Titannitrid, Tantalnitrid etc.), einem Metall (zum Beispiel Wolfram, Titan, Tantal etc.) und einer Metall-Halbleiter-Verbindung (zum Beispiel Wolframsilizid, Kobaltsilizid, Titansilizid etc.) aufweisen. Das Abdeckmuster 140 und die Abstandshaltermuster 150 können jeweils beispielsweise eine Siliziumnitridschicht, eine Siliziumoxidschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der erste Speicherabschnitt 10 kann eine erste dielektrische Zwischenlagenschicht 160, die an dem Substrat 100 vorgesehen ist und die Bitleitungsstrukturen BLS bedeckt, aufweisen, Die erste dielektrische Zwischenlagenschicht 160 kann eine Siliziumoxidschicht, eine Siliziumnitrid und/oder eine Siliziumoxinitridschicht aufweisen. Der erste Speicherabschnitt 10 kann vergrabene Kontakte 170, die in der ersten dielektrischen Zwischenlagenschicht 160 vorgesehen sind, aufweisen. Die vergrabenen Kontakte 170 können die erste dielektrische Zwischenlagenschicht 160 durchdringen, um mit entsprechenden zweiten Störstellenregionen SD2 in jeder der aktiven Zellregionen ACT elektrisch verbunden zu sein. Die vergrabenen Kontakte 170 können ein leitfähiges Material, wie zum Beispiel ein Metall oder ein dotiertes Silizium, aufweisen.
  • Der erste Speicherabschnitt 10 kann eine Kondensatorstruktur CAS an der ersten dielektrischen Zwischenlagenschicht 160 aufweisen. Die Kondensatorstruktur CAS kann untere Elektroden 180, die an der ersten dielektrischen Zwischenlagenschicht 160 vorgesehen sind und mit entsprechenden vergrabenen Kontakten 170 verbunden sind, aufweisen. Die unteren Elektroden 180 können durch entsprechende vergrabene Kontakte 170 mit den entsprechenden zweiten Störstellenregionen SD2 elektrisch verbunden sein. Die unteren Elektroden 180 können eine Becherform oder eine „U“-artige Form haben, das vorliegende erfinderische Konzept ist jedoch nicht darauf begrenzt. Die Kondensatorstruktur CAS kann eine Trägerstruktur 185 zum strukturellen Tragen der unteren Elektroden 180 aufweisen. Die Trägerstruktur 185 kann mit Seitenoberflächen der unteren Elektroden 180 in Berührung sein. Die Kondensatorstruktur CAS kann eine obere Elektrode 200, die die unteren Elektroden 180 und die Trägerstruktur 185 bedeckt, aufweisen. Die unteren Elektroden 180 und die Trägerstruktur 185 können in der oberen Elektrode 200 vergraben sein. Wenn die unteren Elektroden 180 eine Becherform (zum Beispiel eine hohle zylindrische Form, deren unteres Ende geschlossen ist) haben, kann die obere Elektrode 200 Außen- und Innenoberflächen von jeder unteren Elektrode 180 bedecken. Die Kondensatorstruktur CAS kann eine dielektrische Schicht 190, die zwischen die Trägerstruktur 185 und die obere Elektrode 200 und zwischen die obere Elektrode 200 und jede der unteren Elektroden 180 gebracht ist, aufweisen. Sowohl die unteren Elektroden 180, die obere Elektrode 200, die jede der unteren Elektroden 180 bedeckt, als auch die dielektrische Schicht 190 zwischen der oberen Elektrode 200 und jeder der unteren Elektroden 180 können den Kondensator CA, der unter Bezugnahme auf 3 erläutert wurde, bilden.
  • Die unteren Elektroden 180 und die obere Elektrode 200 können eines oder mehrere von einem Polysilizium, einem Metall, einem Metallsilizid und einem Metallnitrid aufweisen. Die dielektrische Schicht 190 kann eine oder mehrere von einer Oxidschicht (zum Beispiel einer Siliziumoxidschicht), einer Nitridschicht (zum Beispiel einer Siliziumnitridschicht), einer Oxinitridschicht (zum Beispiel einer Siliziumoxinitridschicht) und einer dielektrischen Schicht mit einem hohen k (zum Beispiel einer Hafniumoxidschicht) aufweisen. Die Trägerstruktur 185 kann ein isolierendes Material aufweisen. Die Trägerstruktur 185 kann beispielsweise eine oder mehrere von einer Oxidschicht, einer Nitridschicht und einer Oxinitridschicht aufweisen.
  • Der erste periphere Schaltungsabschnitt 20 kann in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein und auf mindestens einer Seite des ersten Speicherabschnitts 10 angeordnet sein. Der erste periphere Schaltungsabschnitt 20 kann die erste periphere aktive Region PACT1 und einen ersten peripheren Transistor PTR1 in der ersten peripheren aktiven Region PACT1 aufweisen. Der erste periphere Transistor PTR1 kann eine erste periphere Gate-Elektrode PGE1, die sich über die erste periphere aktive Region PACT1 erstreckt, ein erstes peripheres dielektrisches Gate-Muster PGI1 zwischen dem Substrat 100 und der ersten peripheren Gate-Elektrode PGE1, ein erstes peripheres Gate-Abdeckmuster PCAP1 an einer oberen Oberfläche der ersten peripheren Gate-Elektrode PGE1, erste periphere Gate-Abstandshalter PGSP1 an Seitenoberflächen der ersten peripheren Gate-Elektrode PGE1 und erste periphere Source-/Drain-Regionen PSD1 in der ersten peripheren aktiven Region PACT1 auf abgewandten Seiten der ersten peripheren Gate-Elektrode PGE1 aufweisen. Die erste periphere Gate-Elektrode PGE1 kann ein leitfähiges Material aufweisen. Das erste periphere dielektrische Gate-Muster PGI1, das erste periphere Gate-Abdeckmuster PCAP1 und die ersten peripheren Gate-Abstandshalter PGSP1 können eine Oxidschicht, eine Nitridschicht und/oder eine Oxinitridschicht aufweisen. Die ersten peripheren Source-/Drain-Regionen PSD1 können Störstellenregionen, die in dem Substrat 100 vorgesehen sind, sein.
  • Der erste periphere Schaltungsabschnitt 20 kann erste periphere Kontakte 102 und erste periphere Leitungen 104, die mit dem ersten peripheren Transistor PTR1 elektrisch verbunden sind, aufweisen. Die ersten peripheren Kontakte 102 und die ersten peripheren Leitungen 104 können ein leitfähiges Material aufweisen. Der erste periphere Transistor PTR1, die ersten peripheren Kontakte 102 und die ersten peripheren Leitungen 104 können die erste periphere Schaltung, die die ersten Speicherzellen MC1 von 3 ansteuert, bilden.
  • Die erste dielektrische Zwischenlagenschicht 160 kann sich entlang der oberen Oberfläche des Substrats 100 erstrecken, um den ersten peripheren Transistor PTR1 zu bedecken. Die ersten peripheren Kontakte 102 und die ersten peripheren Leitungen 104 können mindestens einen Teil der ersten dielektrischen Zwischenlagenschicht 160 durchdringen, um mit dem ersten peripheren Transistor PTR1 elektrisch verbunden zu sein.
  • Der erste periphere Schaltungsabschnitt 20 kann die erste dielektrische Zwischenlagenschicht 160 an dem ersten peripheren Transistor PTR1 aufweisen und eine zweite dielektrische Zwischenlagenschicht 162 an der ersten dielektrischen Zwischenlagenschicht 160 aufweisen. Mindestens entweder die ersten peripheren Kontakte 102 oder die ersten peripheren Leitungen 104 können in der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen sein. Die zweite dielektrische Zwischenlagenschicht 162 kann eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der erste Verdrahtungsabschnitt 30 kann in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein. Der erste Speicherabschnitt 10 und der erste periphere Schaltungsabschnitt 20 können zwischen dem Substrat 10 und dem ersten Verdrahtungsabschnitt 30 angeordnet sein. Der erste Verdrahtungsabschnitt 30 kann erste Leitungsmuster 210 und erste Leitungskontakte 212, die an der Kondensatorstruktur CAS und der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen sind, aufweisen. Die ersten Leitungsmuster 210 und die ersten Leitungskontakte 212 können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die ersten Leitungsmuster 210 und die ersten Leitungskontakte 212 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Die ersten Leitungsmuster 210 und die ersten Leitungskontakte 212 können mit anderen Worten von dem Substrat 100 entfernter sein als die Kondensatorstruktur CAS. Als ein Beispiel können die ersten Leitungsmuster 210 und die ersten Leitungskontakte 212 über der Kondensatorstruktur CAS angeordnet sein.
  • Die ersten Leitungsmuster 210 und die ersten Leitungskontakte 212 können die erste periphere Schaltung mit den ersten Speicherzellen MC1 von 3 elektrisch verbinden. Der erste periphere Transistor PTR1 kann durch entsprechende erste Leitungskontakte 212 mit entsprechenden ersten Leitungsmustern 210 elektrisch verbunden sein. Die Gate-Strukturen GS können durch entsprechende erste Leitungskontakte 212 mit entsprechenden ersten Leitungsmustern 210 elektrisch verbunden sein, und die Bitleitungsstrukturen BLS können durch entsprechende erste Leitungskontakte 212 mit entsprechenden ersten Leitungsmustern 210 elektrisch verbunden sein. Die obere Elektrode 200 der Kondensatorstruktur CAS kann durch entsprechende erste Leitungskontakte 212 mit entsprechenden ersten Leitungsmustern 210 elektrisch verbunden sein.
  • Der zweite periphere Schaltungsabschnitt 40 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein. Der zweite periphere Schaltungsabschnitt 40 kann die zweite periphere aktive Region PACT2 und einen zweiten peripheren Transistor PTR2 in der zweiten peripheren aktiven Region PACT2 aufweisen. Der zweite periphere Transistor PTR2 kann eine zweite periphere Gate-Elektrode PGE2, die sich über die zweite periphere aktive Region PACT2 erstreckt, ein zweites peripheres dielektrisches Gate-Muster PGI2 zwischen dem Substrat 100 und der zweiten peripheren Gate-Elektrode PGE2, ein zweites peripheres Gate-Abdeckmuster PCAP2 an einer oberen Oberfläche der zweiten peripheren Gate-Elektrode PGE2, zweite periphere Gate-Abstandshalter PGSP2 an Seitenoberflächen der zweiten peripheren Gate-Elektrode PGE2 und zweite periphere Source-/Drain-Regionen PSD2 in der zweiten peripheren aktiven Region PACT2 auf abgewandten Seiten der zweiten peripheren Gate-Elektrode PGE2 aufweisen.
  • Der erste periphere Transistor PTR1 und der zweite periphere Transistor PTR2 können im Wesentlichen auf dem gleichen Niveau von dem Substrat 100 vorgesehen sein. Der erste periphere Transistor PTR1 und der zweite periphere Transistor PTR2 können im Wesentlichen auf der gleichen Höhe von dem Substrat 100 positioniert sein. Die ersten und zweiten peripheren Transistoren PTR1 und PTR2 können bezüglich einer bzw. eines oder mehrerer ihrer Struktur, ihres Materials und ihres Bildungsverfahrens gleich sein. Die erste periphere Gate-Elektrode PGE1, das erste periphere dielektrische Gate-Muster PGI1, das erste periphere Gate-Abdeckmuster PCAP1, die ersten peripheren Gate-Abstandshalter PGSP1 und die ersten peripheren Source-/Drain-Regionen PSD1 können beispielsweise jeweils gleich der zweiten peripheren Gate-Elektrode PGE2, dem zweiten peripheren dielektrischen Gate-Muster PGI2, dem zweiten peripheren Gate-Abdeckmuster PCAP2, den zweiten peripheren Gate-Abstandshaltern PGSP2 und den zweiten peripheren Source-/Drain-Regionen PSD2 bezüglich einer bzw. eines oder mehrerer ihrer Struktur, ihres Materials und ihres Bildungsverfahrens sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die erste periphere Gate-Elektrode PGE1, das erste periphere dielektrische Gate-Muster PGI1, das erste periphere Gate-Abdeckmuster PCAP1, die ersten peripheren Gate-Abstandshalter PGSP1 bzw. die ersten peripheren Source-/Drain- Regionen PSD1 gleichzeitig mit der zweiten peripheren Gate-Elektrode PGE2, dem zweiten peripheren dielektrischen Gate-Muster PGI2, dem zweiten peripheren Gate-Abdeckmuster PCAP2, den zweiten peripheren Gate-Abstandshaltern PGSP2 und den zweiten peripheren Source-/Drain-Regionen PSD2 gebildet werden.
  • Der zweite periphere Schaltungsabschnitt 40 kann zweite periphere Kontakte 106 und zweite periphere Leitungen 108, die mit dem zweiten peripheren Transistor PRT2 elektrisch verbunden sind, aufweisen. Die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108 können ein leitfähiges Material aufweisen. Der zweite periphere Transistor PTR2, die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108 können die zweite periphere Schaltung, die die zweiten Speicherzellen MC2 von 4 ansteuert, bilden.
  • Die erste dielektrische Zwischenlagenschicht 160 und die zweite dielektrische Zwischenlagenschicht 162 können sich in die zweite Vorrichtungsregion R2 des Substrats 100 erstrecken, um den zweiten peripheren Transistor PTR2 zu bedecken. Die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108 können die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162 teilweise durchdringen, um mit dem zweiten peripheren Transistor PTR2 elektrisch verbunden zu sein. Der zweite periphere Schaltungsabschnitt 40 kann die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162, die auf dem zweiten peripheren Transistor PTR2 gestapelt sind, aufweisen.
  • Der zweite Speicherabschnitt 60 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen und, gesehen in einer Draufsicht, auf einer Seite des ersten Speicherabschnitts 10 angeordnet sein. Der zweite Speicherabschnitt 60 und der zweite periphere Schaltungsabschnitt 40 können Seite an Seite in der zweiten Vorrichtungsregion R2 des Substrats 100 angeordnet sein. Gesehen in einer Draufsicht kann der zweite periphere Schaltungsabschnitt 40 auf mindestens einer Seite des zweiten Speicherabschnitts 60 angeordnet sein. Die erste dielektrische Zwischenlagenschicht 160 und die zweite dielektrische Zwischenlagenschicht 162 können sich in die zweite Vorrichtungsregion R2 des Substrats 100 erstrecken, um die obere Oberfläche des Substrats 100 zu bedecken. Die erste dielektrische Zwischenlagenschicht 160 kann mit der oberen Oberfläche des Substrats 100 in einer direkten Berührung sein. Der zweite Speicherabschnitt 60 kann erste und zweite dielektrische Zwischenlagenschichten 160 und 162, die auf der oberen Oberfläche des Substrats 100 gestapelt sind, aufweisen.
  • Der zweite Speicherabschnitt 60 kann erste leitfähige Leitungen CL1 und zweite leitfähige Leitungen CL2, die an der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen sind, aufweisen. Die ersten leitfähigen Leitungen CL1 können sich in der zweiten Richtung D2 erstrecken und können in der ersten Richtung D1 angeordnet sein. Die zweiten leitfähigen Leitungen CL2 können von den ersten leitfähigen Leitungen CL1 entlang einer Richtung senkrecht zu der oberen Oberfläche des Substrats 100 räumlich beabstandet sein. Die zweiten leitfähigen Leitungen CL2 können sich in der ersten Richtung D1 erstrecken und können in der zweiten Richtung D2 angeordnet sein. Die zweiten leitfähigen Leitungen CL2 können die ersten leitfähigen Leitungen CL1 kreuzen. Die ersten leitfähigen Leitungen CL1 und die zweiten leitfähigen Leitungen CL2 können ein Metall (zum Beispiel Kupfer, Wolfram oder Aluminium) und/oder ein Metallnitrid (zum Beispiel Tantalnitrid, Titannitrid oder Wolframnitrid) aufweisen.
  • Der zweite Speicherabschnitt 60 kann eine Mehrzahl von Speicherzellen MC2 zwischen den ersten leitfähigen Leitungen CL1 und den zweiten leitfähigen Leitungen CL2 aufweisen. Die Speicherzellen MC2 können den zweiten Speicherzellen MC2, die unter Bezugnahme auf 4 und 5 erörtert wurden, entsprechen. Die Speicherzellen MC2 können jeweils an Schnittpunkten der ersten leitfähigen Leitungen CL1 und der zweiten leitfähigen Leitungen CL2 vorgesehen sein. Die Speicherzellen MC2 können entlang der ersten und zweiten Richtungen D1 und D2 zweidimensional angeordnet sein. Die Speicherzellen MC2 können einen Speicherzellenstapel MCA bilden. Obwohl lediglich ein einzelner Speicherzellestapel MCA für eine Bequemlichkeit einer Beschreibung dargestellt ist, kann der zweite Speicherabschnitt 60 eine Mehrzahl von Speicherzellenstapeln MCA, die in der Richtung senkrecht zu der oberen Oberfläche des Substrats 100 gestapelt sind, aufweisen. In diesem Fall kann das Substrat 100 daran mit wiederholt gestapelten Strukturen, die dem Speicherzellenstapel MCA entsprechen, und den ersten und zweiten leitfähigen Leitungen CL1 und CL2 versehen sein.
  • Bezug nehmend auf 8 kann jede der Speicherzellen MC2 ein Element VR eines variablen Widerstands und ein Auswahlelement SW, die zwischen einer entsprechenden ersten leitfähigen Leitung CL1 und einer entsprechenden zweiten leitfähigen Leitung CL2 in Reihe gekoppelt sind, aufweisen. Das Element VR eines variablen Widerstands kann zwischen der entsprechenden ersten leitfähigen Leitung CL1 und dem Auswahlelement SW vorgesehen sein, das vorliegende erfinderische Konzept ist jedoch nicht darauf begrenzt. Das Auswahlelement SW kann beispielsweise zwischen der entsprechenden ersten leitfähigen Leitung CL1 und dem Element VR eines variablen Widerstands vorgesehen sein.
  • Das Element VR eines variablen Widerstands kann ein Material, das fähig ist, basierend auf einer Widerstandsvariation Daten zu speichern, aufweisen. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Element VR eines variablen Widerstands ein Material aufweisen, das basierend auf einer Temperatur des Materials eine Phase desselben zwischen einem kristallinen Zustand und einem amorphen Zustand umkehrbar ändern kann. Das variable Widerstandselement VR kann eine Verbindung aufweisen, bei der eines oder mehrere von Te und Se (zum Beispiel Chalkogen-Elemente) mit einem oder mehreren von Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, In, Ti, Ga, P, O und C kombiniert sind. Das Element VR eines variablen Widerstands kann beispielsweise eines oder mehrere von GeSbTe, GeTeAs, SbTeSe, GeTe, SbTe, SeTeSn, GeTeSe, SbSeBi, GeBiTe, GeTeTi, InSe, GaTeSe und InSbTe aufweisen. Das Element VR eines variablen Widerstands kann eine Übergitterstruktur aufweisen, bei der eine Geenthaltende Schicht (zum Beispiel eine GeTe-Schicht) und eine Ge-freie Schicht (zum Beispiel eine SbTe-Schicht) wiederholt gestapelt sind. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Element VR eines variablen Widerstands eine bzw. eines oder mehrere von Perowskit-Verbindungen und leitfähigen Metalloxiden aufweisen. Das Element VR eines variablen Widerstands kann beispielsweise eines oder mehr von Niob-Oxid, Titanoxid, Nickeloxid, Zirkoniumoxid, Vanadiumoxid, PCMO((Pr, CA)MnO3), Strontium-Titan-Oxid, Barium-Strontium-Titan-Oxid, Strontium-Zirkonium-Oxid, Barium-Zirkonium-Oxid und Barium-Strontium-Zirkonium-Oxid aufweisen. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Element VR eines variablen Widerstands eine Doppelstruktur, die eine leitfähige Metalloxidschicht und eine isolierende Tunnelschicht aufweist, oder eine Dreifachstruktur haben, die eine erste leitfähige Metalloxidschicht, eine isolierende Tunnelschicht und eine zweite leitfähige Metalloxidschicht aufweist. In diesem Fall kann die isolierende Tunnelschicht Aluminiumoxid, Hafniumoxid oder Siliziumoxid aufweisen.
  • Das Auswahlelement SW kann eine Diode, wie zum Beispiel eine Siliziumdiode oder eine Oxiddiode, die gleichrichtende Charakteristiken zeigt, aufweisen. In diesem Fall kann das Auswahlelement SW eine Siliziumdiode, bei der ein p-Si und ein n-Si aneinandergefügt sind, oder eine Oxiddiode, bei der ein p-NiOx und ein n-TiOx oder ein p-CuOx und ein n-TiOx aneinandergefügt sind, aufweisen. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Auswahlelement SW ein Oxidmaterial, beispielsweise ZnOx, MgOx und AlOx, aufweisen, das einen Zustand eines hohen Widerstands zum Verhindern eines Flusses eines elektrischen Stroms bei einer Spannung von weniger als einer spezifischen Spannung und einen Zustand eines niedrigen Widerstands zum Ermöglichen eines Flusses eines elektrischen Stroms bei einer Spannung, die größer als die spezifische Spannung ist, aufweist. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann das Auswahlelement SW eine Glashalbleiter-Schwellenschalter- (OTS-) Vorrichtung sein, die bidirektionale Charakteristiken zeigt. In diesem Fall kann das Auswahlelement SW ein im Wesentlichen amorphes Chalkogenid-Material aufweisen. Die Wendung „im Wesentlichen amorpher Zustand“ muss nicht die Anwesenheit einer lokal kristallinen Korngrenze oder eines lokal kristallinen Teils ausschließen. Das Chalkogenid-Material kann eine Verbindung aufweisen, bei der eines oder mehrere von Te und Se (zum Beispiel Chalkogen-Elemente) mit einem oder mehreren von Ge, Sb, Bi, Al, Pb, Sn, Ag, As, S, Si, In, Ti, Ga und P kombiniert sind. Das Chalkogenid-Material kann beispielsweise eines oder mehrere von AsTe, AsSe, GeTe, SnTe, GeSe, SnTe, SnSe, ZnTe, AsTeSe, AsTeGe, AsSeGe, AsTeGeSe, AsSeGeSi, AsTeGeSi, AsTeGeS, AsTeGeSiln, AsTeGeSiP, AsTeGeSiSbS, AsTeGeSiSbP, AsTeGeSeSb, AsTeGeSeSi, SeTeGeSi, GeSbTeSe, GeBiTeSe, GeAsSbSe, GeAsBiTe und GeAsBiSe aufweisen.
  • Jede der Speicherzellen MC2 kann zwischen dem Element VR eines variablen Widerstands und der entsprechenden ersten leitfähigen Leitung CL1 eine erste Elektrode EP1, zwischen dem Element VR eines variablen Widerstands und dem Auswahlelement SW eine zweite Elektrode EP2 und zwischen dem Auswahlelement SW und der entsprechenden zweiten leitfähigen Leitung CL2 eine dritte Elektrode EP3 aufweisen. Die zweite Elektrode EP2 kann das Element VR eines variablen Widerstands und das Auswahlelement SW miteinander elektrisch verbinden und kann eine direkte Berührung zwischen dem Element VR eines variablen Widerstands und dem Auswahlelement SW verhindern. Das Element VR eines variablen Widerstands kann durch die erste Elektrode EP1 mit der entsprechenden ersten leitfähigen Leitung CL1 elektrisch verbunden sein, und das Auswahlelement SW kann durch die dritte Elektrode EP3 mit der entsprechenden zweiten leifähigen Leitung CL2 elektrisch verbunden sein. Die erste Elektrode EP1 kann eine Heizer-Elektrode sein, die das variable Widerstandselement VR aufheizt, um den Phasenzustand des Elements VR eines variablen Widerstands zu ändern. Die Wärme, die von der ersten Elektrode EP1 emittiert wird, kann mit anderen Worten verursachen, dass sich der Phasenzustand des Elements VR eines variablen Widerstands ändert. Die erste Elektrode EP1 kann ein Material aufweisen, dessen spezifischer Widerstand größer als der spezifische Widerstand der ersten und zweiten leitfähigen Leitung CL1 und CL2 ist. Jede der ersten bis dritten Elektroden EP1, EP2 und EP3 kann eines oder mehrere von W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN und TaSiN aufweisen.
  • Bezug nehmend Auf 7 und 8 können die Speicherzellen auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die Speicherzellen MC2 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Die Speicherzellen MC2 können auf einer Höhe, die gleich der oder größer als die einer obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist, unterste Oberflächen LS haben. Die unterste Oberfläche LS von jeder Speicherzelle MC2 kann einer untersten Oberfläche der ersten Elektrode EP1 entsprechen. Das Element VR eines variablen Widerstands und das Auswahlelement SW jeder Speicherzelle MC2 können auf einer Höhe vorgesehen sein, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist. Bei einem exemplarischen Ausführungsbeispiel des erfinderischen Konzepts können die ersten leitfähigen Leitungen CL1, die zweiten leitfähigen Leitungen CL2 und die Speicherzellen MC2, nachdem die Kondensatorstruktur CAS gebildet wurde, gebildet werden.
  • Bezug nehmend zurück auf 6A, 6B und 7 kann der zweite Speicherabschnitt 60 eine dritte dielektrische Zwischenlagenschicht 164, die auf der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen ist und die Speicherzellen MC2 bedeckt, aufweisen. Die dritte dielektrische Zwischenlagenschicht 164 kann die ersten und zweiten leitfähigen Leitungen CL1 und CL2 bedecken. Die dritte dielektrische Zwischenlagenschicht 164 kann eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der zweite Verdrahtungsabschnitt 50 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein, und der zweite Speicherabschnitt 60 kann zwischen dem Substrat 100 und dem zweiten Verdrahtungsabschnitt 50 angeordnet sein. Der zweite Verdrahtungsabschnitt 50 kann zweite Leitungsmuster 220 und zweite Leitungskontakte 222, die auf der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen sind, aufweisen. Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 können die zweite periphere Schaltung mit den Speicherzellen MC2 (zum Beispiel den zweiten Speicherzellen MC2 von 4) elektrisch verbinden. Der zweite periphere Transistor PTR2 kann durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein. Die ersten leitfähigen Leitungen CL1 können durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein, und die zweiten leitfähigen Leitungen CL2 können durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein. Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 können in einer Richtung im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats 100 über den Speicherzellen MC2 angeordnet sein.
  • Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Niedrigste der zweiten Leitungsmuster 220 können beispielsweise untere Oberflächen 220L auf einer Höhe haben, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist. Als ein Beispiel können die zweiten Leitungsmuster 220 in einer Richtung senkrecht zu einer oberen Oberfläche des Substrats 100 höher als die Kondensatorstruktur CAS angeordnet sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann mindestens eines der zweiten Leitungsmuster 220 auf der gleichen Höhe von dem Substrat 100 wie dieselbe von mindestens einem der ersten Leitungsmuster 210 vorgesehen sein. Die niedrigsten der zweiten Leitungsmuster 220 können beispielsweise auf der gleichen Höhe von dem Substrat 100 wie dieselbe von mindestens einem der ersten Leitungsmuster 210 vorgesehen sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde. Mindestens eines der zweiten Leitungsmuster 220 und mindesten einer der zweiten Leitungskontakte 222 können gleichzeitig zu mindestens einem der ersten Leitungsmuster 210 und mindestens einem der ersten Leitungskontakte 212 gebildet werden. Der zweite Verdrahtungsabschnitt 50 kann eine vierte dielektrische Zwischenlagenschicht 166 aufweisen, die an der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen ist und die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 bedeckt. Die vierte dielektrische Zwischenlagenschicht 166 kann eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • 9 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. 10 ist eine Querschnittsansicht entlang von Linien I-I' und II-II' von 6A und entlang von Linien II-III' und IV-IV' von 6B, die die Halbleitervorrichtung von 9 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. Gleiche Komponenten wie jene der Halbleitervorrichtung, die unter Bezugnahme auf 1 bis 8 erörtert wurde, haben dieselben Bezugsziffern, die denselben zugewiesen sind, und Unterschiede zu der Halbleitervorrichtung von 1 bis 8 sind für eine Kürze der Beschreibung hauptsächlich erläutert.
  • Bezug nehmend auf 9 kann eine Halbleitervorrichtung 1100 das Substrat 100, das die erste Vorrichtungsregion R1 und die zweite Vorrichtungsregion R2 aufweist, aufweisen. Die Halbleitervorrichtung 1100 kann den ersten Speicherabschnitt 10, den ersten peripheren Schaltungsabschnitt 20 und den ersten Verdrahtungsabschnitt 30, die in der ersten Vorrichtungsregion R1 vorgesehen sind, aufweisen. Der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 können im Wesentlichen gleich denselben, die unter Bezugnahme auf 1 bis 5 erörtert wurden, sein.
  • Die Halbleitervorrichtung 1100 kann den zweiten Speicherabschnitt 60, den zweiten peripheren Schaltungsabschnitt 40 und den zweiten Verdrahtungsabschnitt 50, die in der zweiten Vorrichtungsregion R2 vorgesehen sind, aufweisen. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann der zweite periphere Schaltungsabschnitt 40 Seite an Seite mit dem ersten Speicherabschnitt 10 und dem ersten peripheren Schaltungsabschnitt 20 vorgesehen sein. Der zweite Speicherabschnitt 60 kann gesehen in einer Draufsicht auf einer Seite des zweiten peripheren Schaltungsabschnitts 40 und lateral räumlich beabstandet von dem ersten Speicherabschnitt 10 vorgesehen sein. Der zweite Verdrahtungsabschnitt 50 kann zwischen dem Substrat 100 und dem zweiten Speicherabschnitt 60 vorgesehen sein. Der zweite Verdrahtungsabschnitt 50 und der zweite periphere Schaltungsabschnitt 40 können Seite an Seite auf dem Substrat 100 angeordnet sein. Der zweite Speicherabschnitt 60, der zweite periphere Schaltungsabschnitt 40 und der zweite Verdrahtungsabschnitt 50 können abgesehen von dem im Vorhergehenden erwähnten Unterschied im Wesentlichen gleich denselben, die unter Bezugnahme auf 1 bis 5 erörtert wurden, sein.
  • Bezug nehmend auf 6A, 6B und 10 können der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein. Der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 können im Wesentlichen gleich jenen, die unter Bezugnahme auf 6A, 6B und 7 erörtert wurden, sein.
  • Der zweite periphere Schaltungsabschnitt 40 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein. Der zweite periphere Schaltungsabschnitt 40 kann die zweite periphere aktive Region PACT2 und den zweiten peripheren Transistor PTR2 in der zweiten peripheren aktiven Region PACT2 aufweisen. Der zweite periphere Schaltungsabschnitt 40 kann die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108, die mit dem zweiten peripheren Transistor PTR2 elektrisch verbunden sind, aufweisen. Der zweite periphere Schaltungsabschnitt 40 kann die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162, die auf dem zweiten peripheren Transistor PTR2 gestapelt sind, aufweisen. Die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162 können sich von der ersten Vorrichtungsregion R1 des Substrats 100 in die zweite Vorrichtungsregion R2 erstrecken, um den zweiten peripheren Transistor PTR2 zu bedecken. Die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108 können teilweise die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162 durchdringen, um mit dem zweiten peripheren Transistor PTR2 elektrisch verbunden zu sein.
  • Der zweite Verdrahtungsabschnitt 50 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein und auf einer Seite des zweiten peripheren Schaltungsabschnitts 40 angeordnet sein. Der zweite Verdrahtungsabschnitt 50 und der zweite periphere Schaltungsabschnitt 40 können Seite an Seite in der zweiten Vorrichtungsregion R2 des Substrats 100 angeordnet sein. Die erste dielektrische Zwischenlagenschicht 160 und die zweite dielektrische Zwischenlagenschicht 162 können sich in die zweite Vorrichtungsregion R2 des Substrats 100 erstrecken, um die obere Oberfläche des Substrats 100 zu bedecken. Die erste dielektrische Zwischenlagenschicht 160 kann mit der oberen Oberfläche des Substrats 100 direkt in Berührung sein. Der zweite Verdrahtungsabschnitt 50 kann die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162, die auf der oberen Oberfläche des Substrats 100 gestapelt sind, aufweisen.
  • Der zweite Verdrahtungsabschnitt 50 kann die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222, die an der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen sind, aufweisen. Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Als ein Beispiel können die zweiten Leitungsmuster 220 in einer Richtung senkrecht zu einer oberen Oberfläche des Substrats 100 höher als die Kondensatorstruktur CAS angeordnet sein. Bei einem anderen Beispiel können niedrigste der zweiten Leitungsmuster 220 untere Oberflächen 220L auf einer Höhe haben, die gleich der oder größer als die der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann mindestens eines der zweiten Leitungsmuster 220 auf der gleichen Höhe von dem Substrat 100 wie dieselbe von mindestens einem der ersten Leitungsmuster 210 vorgesehen sein. Die niedrigsten der zweiten Leitungsmuster 220 können beispielsweise auf der gleichen Höhe von dem Substrat 100 wie dieselbe der niedrigsten der ersten Leitungsmuster 210 vorgesehen sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde. Mindestens eines der zweiten Leitungsmuster 220 und mindestens einer der zweiten Leitungskontakte 210 können gleichzeitig mit mindestens einem der ersten Leitungsmuster 210 und mindestens einem der ersten Leitungskontakte 212 gebildet werden. Der zweite Verdrahtungsabschnitt 50 kann die dritte dielektrische Zwischenlagenschicht 164 aufweisen, die an der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen ist und die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 bedeckt.
  • Der zweite Speicherabschnitt 60 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein, und der zweite Verdrahtungsabschnitt 50 kann zwischen dem Substrat 100 und dem zweiten Speicherabschnitt 60 angeordnet sein. Gesehen in einer Draufsicht kann der zweite periphere Schaltungsabschnitt 40 auf mindestens einer Seite des zweiten Speicherabschnitts 60 angeordnet sein. Der zweite Speicherabschnitt 60 kann die ersten leitfähigen Leitungen CL1 und die zweiten leitfähigen Leitungen CL2, die auf der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen sind, aufweisen. Der zweite Speicherabschnitt 60 kann die Mehrzahl von Speicherzellen MC2 zwischen den ersten leitfähigen Leitungen CL1 und den zweiten leitfähigen Leitungen CL2 aufweisen. Die Speicherzellen MC2 können jeweils an Schnittpunkten der ersten leitfähigen Leitungen CL1 und der zweiten leitfähigen Leitungen CL2 vorgesehen sein. Wie unter Bezugnahme auf 8 erläutert wurde, kann jede der Speicherzellen MC2 das Element VR eines variablen Widerstands und das Auswahlelement SW aufweisen, die zwischen der entsprechenden ersten leitfähigen Leitung CL1 und der entsprechenden zweiten leitfähigen Leitung CL2 in Reihe gekoppelt sind. Jede der Speicherzellen MC2 kann zwischen dem Element VR eines variablen Widerstands und der entsprechenden ersten leitfähigen Leitung CL1 die erste Elektrode EP1, zwischen dem Element VR eines variablen Widerstands und dem Auswahlelement SW die zweite Elektrode EP2 und zwischen dem Auswahlelement SW und der entsprechenden zweiten leitfähigen Leitung CL2 die dritte Elektrode EP3 aufweisen.
  • Die Speicherzellen MC2 können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die Speicherzellen MC2 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Unterste Oberflächen LS der Speicherzellen MC2 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist. Als ein Beispiel können die Speicherzellen MC2 in einer Richtung im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats 100 über den zweiten Leitungsmustern 220 und den zweiten Leitungskontakten 222 angeordnet sein.
  • Die unterste Oberfläche LS jeder Speicherzelle MC2 kann einer untersten Oberfläche der ersten Elektrode EP1 entsprechen. Das Element VR eines variablen Widerstands und das Auswahlelement SW jeder Speicherzelle MC2 können auf einer Höhe, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist, vorgesehen sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die ersten leitfähigen Leitungen CL1, die zweiten leitfähigen Leitungen CL2 und die Speicherzellen MC2 gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde, und nachdem mindestens entweder die ersten Leitungsmuster 210 oder die ersten Leitungskontakte 212 gebildet wurden. Der zweite Speicherabschnitt 60 kann die vierte dielektrische Zwischenlagenschicht 166 aufweisen, die an der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen ist und die Speicherzellen MC2 bedeckt. Die vierte dielektrische Zwischenlagenschicht 166 kann die ersten und zweiten leitfähigen Leitungen CL1 und CL2 bedecken.
  • Die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 des zweiten Verdrahtungsabschnitts 50 können die zweite periphere Schaltung mit den Speicherzellen MC2 (zum Beispiel den zweiten Speicherzellen MC2 von 4) elektrisch verbinden. Der zweite periphere Transistor PTR2 kann durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein. Die ersten leitfähigen Leitungen CL1 können durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein, und die zweiten leitfähigen Leitungen CL2 können durch entsprechende zweite Leitungskontakte 222 mit entsprechenden zweiten Leitungsmustern 220 elektrisch verbunden sein. Der zweite periphere Schaltungsabschnitt 40, der zweite Speicherabschnitt 60 und der zweite Verdrahtungsabschnitt 50 können abgesehen von den im Vorhergehenden erwähnten Unterschieden im Wesentlichen gleich jenen, die unter Bezugnahme auf 6A, 6B, 7 und 8 erörtert wurden, sein.
  • 11 ist eine Querschnittsansicht, die eine Anordnung innerhalb einer Halbleitervorrichtung gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. 12 ist eine Querschnittsansicht entlang von Linien I-I' und II-II' von 6A und entlang von Linien III-III' und IV-IV' von 6B, die die Halbleitervorrichtung von 11 gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts zeigt. Den gleichen Komponenten wie jenen der Halbleitervorrichtung, die unter Bezugnahme auf 1 bis 8 erörtert wurde, sind dieselben Bezugszeichen zugewiesen, und Unterschiede zu der Halbleitervorrichtung von 1 bis 8 sind hauptsächlich für eine Verkürzung einer Beschreibung erläutert.
  • Bezug nehmend auf 11 kann eine Halbleitervorrichtung 1200 das Substrat 100, das die erste Vorrichtungsregion R1 und die zweite Vorrichtungsregion R2 aufweist, aufweisen. Die Halbleitervorrichtung 1200 kann den ersten Speicherabschnitt 10, den ersten peripheren Schaltungsabschnitt 20 und den ersten Verdrahtungsabschnitt 30, die in der ersten Vorrichtungsregion R1 vorgesehen sind, aufweisen. Der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 können im Wesentlichen gleich jenen, die unter Bezugnahme auf 1 bis 5 erörtert wurden, sein.
  • Die Halbleitervorrichtung 1200 kann den zweiten Speicherabschnitt 60, den zweiten peripheren Schaltungsabschnitt 40 und den zweiten Verdrahtungsabschnitt 50, die in der zweiten Vorrichtungsregion R2 vorgesehen sind, aufweisen. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann der zweite periphere Schaltungsabschnitt 40 Seite an Seite mit dem ersten Speicherabschnitt 10 und dem ersten peripheren Schaltungsabschnitt 20 vorgesehen sein. Der zweite Speicherabschnitt 60 kann gesehen in einer Draufsicht auf einer Seite des zweiten peripheren Schaltungsabschnitts 40 und lateral räumlich beabstandet von dem ersten Speicherabschnitt 10 vorgesehen sein. Der zweite Verdrahtungsabschnitt 50 kann einen niedrigeren Verdrahtungsabschnitt 50a zwischen dem Substrat 100 und dem zweiten Speicherabschnitt 60 aufweisen und kann einen höheren Verdrahtungsabschnitt 50b, der von dem niedrigeren Verdrahtungsabschnitt 50a räumlich beabstandet ist, aufweisen. Der höhere Verdrahtungsabschnitt 50b und der niedrigere Verdrahtungsabschnitt 50a können auf abgewandten Seiten des Speicherabschnitts 60 angeordnet sein. Der niedrigere Verdrahtungsabschnitt 50a kann Seite an Seite mit dem zweiten peripheren Schaltungsabschnitt 40 angeordnet sein. Der niedrigere Verdrahtungsabschnitt 50a kann beispielsweise benachbart zu einem niedrigeren Abschnitt des zweiten peripheren Schaltungsabschnitts 40 sein. Der höhere Verdrahtungsabschnitt 50b kann Seite an Seite mit dem zweiten peripheren Schaltungsabschnitt 40 angeordnet sein. Der höhere Verdrahtungsabschnitt 50b kann beispielsweise benachbart zu einem höheren Abschnitt des zweiten peripheren Schaltungsabschnitts 40 sein. Der zweite Speicherabschnitt 60, der zweite periphere Schaltungsabschnitt 40 und der zweite Verdrahtungsabschnitt 50 können abgesehen von dem aufgeteilten Verdrahtungsabschnitt 50, der im Vorhergehenden erwähnt wurde, im Wesentlichen gleich jenen, die unter Bezugnahme auf 1 bis 5 erörtert wurden, sein.
  • Bezug nehmend auf 6A, 6B und 12 können der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 in der ersten Vorrichtungsregion R1 des Substrats 100 vorgesehen sein. Der erste Speicherabschnitt 10, der erste periphere Schaltungsabschnitt 20 und der erste Verdrahtungsabschnitt 30 können im Wesentlichen gleich jenen, die unter Bezugnahme auf 6A, 6B und 7 erörtert wurden, sein.
  • Der zweite periphere Schaltungsabschnitt 40 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein. Der zweite periphere Schaltungsabschnitt 40 kann die zweite periphere aktive Region PACT2 und den zweiten peripheren Transistor PTR2 in der zweiten peripheren aktiven Region PACT2 aufweisen. Der zweite periphere Schaltungsabschnitt 40 kann die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108, die mit dem zweiten peripheren Transistor PTR2 elektrisch verbunden sind, aufweisen. Der zweite periphere Schaltungsabschnitt 40 kann die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162, die auf dem zweiten peripheren Transistor PTR2 gestapelt sind, aufweisen. Die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162 können sich von der ersten Vorrichtungsregion R1 des Substrats 100 in die zweite Vorrichtungsregion R2 erstrecken, um den zweiten peripheren Transistor PTR2 zu bedecken. Die zweiten peripheren Kontakte 106 und die zweiten peripheren Leitungen 108 können teilweise die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162 durchdringen, um mit dem zweiten peripheren Transistor PTR2 in eine elektrische Verbindung zu kommen.
  • Der niedrigere Verdrahtungsabschnitt 50a kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein und auf einer Seite des zweiten peripheren Schaltungsabschnitts 40 angeordnet sein. Der niedrigere Verdrahtungsabschnitt 50a und der zweite periphere Schaltungsabschnitt 40 können Seite an Seite in der zweiten Vorrichtungsregion R2 des Substrats 100 angeordnet sein. Die erste dielektrische Zwischenlagenschicht 160 und die zweite dielektrische Zwischenlagenschicht 162 können sich in die zweite Vorrichtungsregion R2 des Substrats 100 erstrecken, um die obere Oberfläche des Substrats 100 zu bedecken. Die erste dielektrische Zwischenlagenschicht 160 kann mit der oberen Oberfläche des Substrats 100 in einer direkten Berührung sein. Der niedrigere Verdrahtungsabschnitt 50a kann die ersten und zweiten dielektrischen Zwischenlagenschichten 160 und 162, die auf der oberen Oberfläche des Substrats 100 gestapelt sind, aufweisen.
  • Der niedrigere Verdrahtungsabschnitt 50a kann niedrigere Leitungsmuster 220a und niedrigere Leitungskontakte 222a, die an der zweiten dielektrischen Zwischenlagenschicht 162 vorgesehen sind, aufweisen. Die niedrigeren Leitungsmuster 220a und die niedrigeren Leitungskontakte 222a können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die niedrigeren Leitungsmuster 220a und die niedrigeren Leitungskontakte 222a können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Die niedrigeren Leitungsmuster 220a können beispielsweise in einer Richtung senkrecht zu einer oberen Oberfläche des Substrats 100 höher als die Kondensatorstruktur CAS angeordnet sein. Als ein anderes Beispiel können niedrigste der niedrigen Leitungsmuster 220a untere Oberflächen 220L auf einer Höhe haben, die gleich derselben oder größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts kann mindestens eines der niedrigeren Leitungsmuster 220a auf der gleichen Höhe von dem Substrat 100 wie dieselbe von mindestens einem der ersten Leitungsmuster 210 vorgesehen sein. Das niedrigste der niedrigen Leitungsmuster 220a kann beispielsweise auf der gleichen Höhe von dem Substrat 100 wie dieselbe der niedrigsten der ersten Leitungsmuster 210 vorgesehen sein Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die niedrigeren Leitungsmuster 220a und die niedrigeren Leitungskontakte 222a gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde. Mindestens eines der niedrigeren Leitungsmuster 220a und mindestens einer der niedrigeren Leitungskontakte 222a können gleichzeitig mit mindestens einem der ersten Leitungsmuster 210 und mit mindestens einem der ersten Leitungskontakte 212 gebildet werden. Der niedrigere Verdrahtungsabschnitt 50a kann die dritte dielektrische Zwischenlagenschicht 164 aufweisen, die an der zweite dielektrischen Zwischenlagenschicht 162 vorgesehen ist und die niedrigeren Leitungsmuster 220a und die niedrigeren Leitungskontakte 222a bedeckt.
  • Der zweite Speicherabschnitt 60 kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein, und der niedrigere Verdrahtungsabschnitt 50a kann zwischen dem Substrat 100 und dem zweiten Speicherabschnitt 60 angeordnet sein. Gesehen in einer Draufsicht kann der zweite periphere Schaltungsabschnitt 40 auf mindestens einer Seite des zweiten Speicherabschnitts 60 angeordnet sein. Der zweite Speicherabschnitt 60 kann die ersten leitfähigen Leitungen CL1 und die zweiten leitfähigen Leitungen CL2 aufweisen, die an der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen sind. Der zweite Speicherabschnitt 60 kann die Mehrzahl von Speicherzellen MC2 zwischen den ersten leitfähigen Leitungen CL1 und den zweiten leitfähigen Leitungen CL2 aufweisen. Die Speicherzellen MC2 können an Schnittpunkten der ersten leitfähigen Leitungen CL1 und der zweiten leitfähigen Leitungen CL2 jeweils vorgesehen sein. Wie unter Bezugnahme auf 8 erörtert wurde, kann jede der Speicherzellen MC2 das Element VR eines variablen Widerstands und das Auswahlelement SW, die zwischen der entsprechenden ersten leitfähigen Leitung CL1 und der entsprechenden zweiten leitfähigen Leitung CL2 in Reihe gekoppelt sind, aufweisen. Jede der Speicherzellen MC2 kann zwischen dem Element VR eines variablen Widerstands und der entsprechenden ersten leitfähigen Leitung CL1 die erste Elektrode EP1 aufweisen, zwischen dem Element VR eines variablen Widerstands und dem Auswahlelement SW die zweite Elektrode EP2 aufweisen, und zwischen dem Auswahlelement SW und der entsprechenden zweiten leitfähigen Leitung CL2 die dritte Elektrode EP3 aufweisen.
  • Die Speicherzellen MC2 können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die Speicherzellen MC2 können auf einer Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Die Speicherzellen MC2 können beispielsweise über dem niedrigeren Verdrahtungsabschnitt 50a platziert sein. Die Speicherzellen MC2 können auf einer Höhe, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist, unterste Oberflächen LS haben. Die unterste Oberfläche LS jeder Speicherzelle MC2 kann einer untersten Oberfläche der ersten Elektrode EP1 entsprechen. Das Element VR eines variablen Widerstands und das Auswahlelement SW jeder Speicherzelle MC2 können auf einer Höhe, die größer als dieselbe der obersten Oberfläche CAS_U der Kondensatorstruktur CAS ist, vorgesehen sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die ersten leitfähigen Leitungen CL1, die zweiten leitfähigen Leitungen CL2 und die Speicherzellen MC2 gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde, und nachdem mindestens eines bzw. einer von den ersten Leitungsmustern 210 und den ersten Leitungskontakten 212 gebildet wurde. Der zweite Speicherabschnitt 60 kann die vierte dielektrische Zwischenlagenschicht 166 aufweisen, die an der dritten dielektrischen Zwischenlagenschicht 164 vorgesehen ist und die Speicherzellen MC2 bedeckt. Die vierte dielektrische Zwischenlagenschicht 166 kann die ersten und zweiten leitfähigen Leitungen CL1 und CL2 bedecken.
  • Der höhere Verdrahtungsabschnitt 50b kann in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein. Der niedrigere Verdrahtungsabschnitt 50a und der zweite Speicherabschnitt 60 können zwischen dem Substrat 100 und dem höheren Verdrahtungsabschnitt 50b angeordnet sein. Der höhere Verdrahtungsabschnitt 50b kann höhere Leitungsmuster 220b und höhere Leitungskontakte, die an der vierten dielektrischen Zwischenlagenschicht 166 vorgesehen sind, aufweisen. Die höheren Leitungsmuster 220b und die höheren Leitungskontakte können auf einem Niveau von dem Substrat 100 vorgesehen sein, das höher als dasselbe der Kondensatorstruktur CAS ist. Die höheren Leitungsmuster 220b und die höheren Leitungskontakte können auf eine Höhe von dem Substrat 100 positioniert sein, die größer als dieselbe der Kondensatorstruktur CAS ist. Die höheren Leitungsmuster 220b und die höheren Leitungskontakte können mit anderen Worten über dem zweiten Speicherabschnitt 60 angeordnet sein. Bei einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können die hohen Leitungsmuster 220b und die hohen Leitungskontakte gebildet werden, nachdem die Kondensatorstruktur CAS gebildet wurde, und nachdem mindestens eines bzw. einer von den ersten Leitungsmustern 210 und den ersten Leitungskontakten 212 gebildet wurde. Mindestens eines der höheren Leitungsmuster 220b und mindestens einer der höheren Leitungskontakte können gleichzeitig mit mindestens einem der ersten Leitungsmuster 210 und mindestens einem der ersten Leitungskontakte 212 gebildet werden. Der höhere Verdrahtungsabschnitt 50b kann eine fünfte dielektrische Zwischenlagenschicht 168 aufweisen, die an der vierten dielektrischen Zwischenlagenschicht 166 vorgesehen ist und die höheren Leitungsmuster 220b und die höheren Leitungskontakte bedeckt. Die fünfte dielektrische Zwischenlagenschicht 168 kann eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht aufweisen.
  • Der niedrigere Verdrahtungsabschnitt 50a und der höhere Verdrahtungsabschnitt 50b können dem zweiten Verdrahtungsabschnitt 50 von 11 entsprechen. Die niedrigeren Leitungsmuster 220a und die höheren Leitungsmuster 220b können den zweiten Leitungsmustern 220 des zweiten Verdrahtungsabschnitts 50 entsprechen, und die niedrigeren Leitungskontakte 222a und die höheren Leitungskontakte können den zweiten Leitungskontakten 222 des zweiten Verdrahtungsabschnitts 50 entsprechen. Die niedrigeren Leitungsmuster 220a, die niedrigeren Leitungskontakte 222a, die höheren Leitungsmuster 220b und die höheren Leitungskontakte können die Speicherzellen MC2 des zweiten Speicherabschnitts 60 mit der zweiten peripheren Schaltung des zweiten peripheren Schaltungsabschnitts 40 elektrisch verbinden. Der zweite periphere Transistor PTR2 kann durch entsprechende niedrigere Leitungskontakte 222a mit entsprechenden niedrigeren Leitungsmustern 220a elektrisch verbunden sein. Der zweite periphere Transistor PTR2 kann durch einen entsprechenden höheren Leitungskontakt mit entsprechenden höheren Leitungsmustern elektrisch verbunden sein. Die ersten leitfähigen Leitungen CL1 können durch entsprechende niedrigere Leitungskontakte 222a mit entsprechenden niedrigeren Leitungsmustern 220a elektrisch verbunden sein. Die ersten leitfähigen Leitungen CL1 können durch entsprechende höhere Leitungskontakte mit entsprechenden höheren Leitungsmustern elektrisch verbunden sein. Die zweiten leitfähigen Leitungen CL2 können durch entsprechende niedrigere Leitungskontakte 222a mit entsprechenden niedrigeren Leitungsmustern 220a elektrisch verbunden sein. Die zweiten leitfähigen Leitungen CL2 können durch entsprechende höhere Leitungskontakte mit entsprechenden höheren Leitungsmustern elektrisch verbunden sein.
  • Gemäß einem exemplarischen Ausführungsbeispiel des vorliegenden erfinderischen Konzepts können der erste Speicherabschnitt 10 und der erste periphere Schaltungsabschnitt 20 Seite an Seite in der ersten Vorrichtungsregion R1 des Substrats 100 angeordnet sein. Der zweite Speicherabschnitt 60 und der zweite periphere Schaltungsabschnitt 40 können in der zweiten Vorrichtungsregion R2 des Substrats 100 vorgesehen sein, und gesehen in einer Draufsicht kann der zweite periphere Schaltungsabschnitt 40 auf mindestens einer Seite des zweiten Speicherabschnitts 60 angeordnet sein. Der zweite periphere Transistor PTR2 des zweiten peripheren Schaltungsabschnitts 40 kann auf der gleichen Höhe wie dieselbe des ersten peripheren Transistors PTR1 des ersten peripheren Schaltungsabschnitts 20 vorgesehen sein. Die Speicherzellen MC2 des zweiten Speicherabschnitts 60 können zusätzlich auf einer Höhe, die größer als dieselbe der Kondensatorstruktur CAS des ersten Speicherabschnitts 10 ist, vorgesehen sein. Der zweite Verdrahtungsabschnitt 50 kann zusätzlich in der zweiten Speicherregion R2 des Substrats 100 vorgesehen sein, und die zweiten Leitungsmuster 220 und die zweiten Leitungskontakte 222 des zweiten Verdrahtungsabschnitts 50 können auf einer Höhe, die größer als dieselbe der Kondensatorstruktur CAS des ersten Speicherabschnitts 10 ist, vorgesehen sein. Auf diese Weise können die ersten und zweiten Speicherabschnitte 10 und 60, die unterschiedliche Betriebscharakteristiken haben, an einem einzelnen Substrat 100 vorgesehen sein. Als ein Resultat kann eine hochintegrierte Halbleitervorrichtung geliefert werden.
  • Obwohl das vorliegende erfinderische Konzept unter Bezugnahme auf exemplarische Ausführungsbeispiele desselben beschrieben wurde, versteht es sich für Fachleute von selbst, dass Variationen an der Form und im Detail an denselben vorgenommen sein können, ohne von dem Geist und dem Schutzbereich des vorliegenden erfinderischen Konzepts abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020170092880 [0001]

Claims (24)

  1. Halbleitervorrichtung (1000; 1100; 1200) mit: einem ersten Speicherabschnitt (10), einem ersten peripheren Schaltungsabschnitt (20) und einem zweiten peripheren Schaltungsabschnitt (40), die nebeneinander auf einem Substrat (100) angeordnet sind; und einem zweiten Speicherabschnitt (60), der von dem ersten Speicherabschnitt (10) lateral beabstandet ist, wobei der zweite periphere Schaltungsabschnitt (40) und der zweite Speicherabschnitt (60) auf dem Substrat (100) nebeneinander angeordnet sind, wobei der erste Speicherabschnitt (10) eine Mehrzahl von ersten Speicherzellen (MC1) aufweist, wobei jede der ersten Speicherzellen (MC1) einen Zelltransistor (CTR) und einen Kondensator (CA), der mit dem Zelltransistor (CTR) verbunden ist, aufweist, und der zweite Speicherabschnitt (60) eine Mehrzahl von zweiten Speicherzellen (MC2) aufweist, wobei jede der zweiten Speicherzellen (MC2) ein Element (VR) eines variablen Widerstands und ein Auswahlelement (SW), die miteinander in Reihe gekoppelt sind, aufweist, wobei die zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CA).
  2. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 1, bei der das Element (VR) eines variablen Widerstands und das Auswahlelement (SW) von jeder der zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CA).
  3. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 2, bei der der zweite Speicherabschnitt (60) ferner eine Mehrzahl von ersten leitfähigen Leitungen (CL1) und eine Mehrzahl von zweiten leitfähigen Leitungen (CL2), die die ersten leitfähigen Leitungen (CL1) kreuzen, aufweist, wobei die zweiten Speicherzellen (MC2) zwischen den ersten leitfähigen Leitungen (CL1) und den zweiten leitfähigen Leitungen (CL2) vorgesehen sind.
  4. Halbleiterspeichervorrichtung (1000; 1100; 1200) nach Anspruch 2, bei der das Element (VR) eines variablen Widerstands ein Material aufweist, dessen Phase zwischen einem kristallinen Zustand und einem amorphen Zustand änderbar ist, und das Auswahlelement (SW) ein amorphes Chalkogenid-Material aufweist.
  5. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 1, bei der jeder der Kondensatoren (CA) folgende Merkmale aufweist: eine erste Elektrode (180), die mit einem Anschluss eines entsprechenden Zelltransistors (CTR) derselben verbunden ist; eine zweite Elektrode (200), die die erste Elektrode (180) bedeckt; und eine dielektrische Schicht (190) zwischen der ersten Elektrode (180) und der zweiten Elektrode (200).
  6. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 1, mit ferner: einem ersten Verdrahtungsabschnitt (30) an dem ersten Speicherabschnitt (10), der eine Mehrzahl von ersten Leitungsmustern (210) aufweist; und einem zweiten Verdrahtungsabschnitt (50) an dem zweiten Speicherabschnitt (60), der eine Mehrzahl von zweiten Leitungsmustern (220; 220b) aufweist, wobei die ersten Leitungsmuster (210) und die zweiten Leitungsmuster (220; 220b) von dem Substrat (100) höher liegen als die (210) von jedem der Kondensatoren (CA).
  7. Halbleitervorrichtung (1200) nach Anspruch 6 bei der mindestens eines der zweiten Leitungsmuster (220b) von dem Substrat (100) höher liegt als mindestens eines der ersten Leitungsmuster (210).
  8. Halbleitervorrichtung (1000; 1200) nach Anspruch 6, bei der mindestens eines der zweiten Leitungsmuster (220; 220b) von dem Substrat (100) höher liegt als mindestens eine der zweiten Speicherzellen (MC2).
  9. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 1, bei der der erste periphere Schaltungsabschnitt (20) einen ersten peripheren Transistor (PTR1) aufweist, und der zweite periphere Schaltungsabschnitt (40) einen zweiten peripheren Transistor (PTR2) aufweist, wobei die ersten und zweiten peripheren Transistoren (PTR1, PTR2) auf der gleichen Höhe von dem Substrat (100) vorgesehen sind.
  10. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 9, bei der der erste periphere Transistor (PTR1) mindestens eine der ersten Speicherzellen (MC1) ansteuert, und der zweite periphere Transistor (PTR2) mindestens eine der zweiten Speicherzellen (MC2) ansteuert.
  11. Halbleitervorrichtung (1000; 1100; 1200) mit: einem Substrat (100), das eine erste Vorrichtungsregion (R1) und eine zweite Vorrichtungsregion (R2) aufweist; einem ersten Speicherabschnitt (10) in der ersten Vorrichtungsregion (R1); und einem zweiten Speicherabschnitt (60) in der zweiten Vorrichtungsregion (R2) und lateral beabstandet von dem ersten Speicherabschnitt (10), wobei der erste Speicherabschnitt (10) eine Kondensatorstruktur (CAS) aufweist, und der zweite Speicherabschnitt (60) folgende Merkmale aufweist: eine Mehrzahl von Elementen (VR) eines variablen Widerstands, die auf dem Substrat (100) angeordnet sind; und eine Mehrzahl von Auswahlelementen (SW), die mit entsprechenden Elementen (VR) eines variablen Widerstands in Reihe geschaltet sind, wobei die Elemente (VR) eines variablen Widerstands und die Auswahlelemente (SW) von dem Substrat (100) höher liegen als die Kondensatorstruktur (CAS).
  12. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 11, bei der die Kondensatorstruktur (CAS) folgende Merkmale aufweist: eine Mehrzahl von ersten Elektroden (180); eine zweite Elektrode (200), die die ersten Elektroden (180) bedeckt; und eine dielektrische Schicht (190) zwischen der zweiten Elektrode (200) und jeder der ersten Elektroden (180).
  13. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 11, bei der der zweite Speicherabschnitt (MC2) ferner eine Mehrzahl von ersten leitfähigen Leitungen (CL1) und eine Mehrzahl von zweiten leitfähigen Leitungen (CL2), die die ersten leitfähigen Leitungen (CL1) kreuzen, aufweist, wobei jedes der Elemente (VR) eines variablen Widerstands mit einem entsprechenden Auswahlelement (SW) zwischen einer entsprechenden der ersten leitfähigen Leitungen (CL1) und einer entsprechenden der zweiten leitfähigen Leitungen (CL2) in Reihe gekoppelt ist.
  14. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 13, bei der jedes der Elemente (VR) eines variablen Widerstands und jedes der Auswahlelemente (SW) eine Phasenänderungs-Direktzugriffsspeicher-Zelle (PRAM-Zelle) bilden.
  15. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 11, mit ferner: einem ersten peripheren Schaltungsabschnitt (20) in der ersten Vorrichtungsregion (R1), wobei der erste periphere Schaltungsabschnitt (20) einen ersten peripheren Transistor (PTR1) aufweist; und einem zweiten peripheren Schaltungsabschnitt (40) in der zweiten Vorrichtungsregion (R2), wobei der zweite periphere Schaltungsabschnitt (40) einen zweiten peripheren Transistor (PTR2) aufweist, wobei die ersten und zweiten peripheren Transistoren (PTR1, PTR2) auf der gleichen Höhe von dem Substrat (100) vorgesehen sind.
  16. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 15, mit ferner einem ersten Verdrahtungsabschnitt (30) in der ersten Vorrichtungsregion (R1) und einem zweiten Verdrahtungsabschnitt (50) in der zweiten Vorrichtungsregion (R2), wobei der erste Verdrahtungsabschnitt (30) und der zweite Verdrahtungsabschnitt (50) jeweils eine Mehrzahl von ersten Leitungsmustern (210) und eine Mehrzahl von zweiten Leitungsmustern (220; 220a, 220b) aufweisen, wobei die ersten und zweiten Leitungsmuster (210, 220; 220a, 220b) von jedem der ersten und zweiten Verdrahtungsabschnitte (30, 50) von dem Substrat (100) höher liegen als die Kondensatorstruktur (CAS).
  17. Halbleitervorrichtung (1000; 1200) nach Anspruch 16, bei der mindestens eines (220; 220b) der zweiten Leitungsmuster (220; 220a, 220b) von dem Substrat (100) höher liegt als mindestens eines der Elemente (VR) eines variablen Widerstands und mindestens eines der Auswahlelemente (SW).
  18. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 16, bei der der erste periphere Transistor (PTR1) mit einem entsprechenden der ersten Leitungsmuster (210) elektrisch verbunden ist, und der zweite periphere Transistor (PTR2) mit einem entsprechenden der zweiten Leitungsmuster (220; 220a) elektrisch verbunden ist.
  19. Halbleitervorrichtung (1000; 1200) nach Anspruch 16, bei der der erste Speicherabschnitt (10) zwischen dem Substrat (100) und dem ersten Verdrahtungsabschnitt (30) vorgesehen ist, und der zweite Speicherabschnitt (60) zwischen dem Substrat (100) und dem zweiten Verdrahtungsabschnitt (50; 50a) vorgesehen ist.
  20. Halbleitervorrichtung (1000; 1100; 1200) nach Anspruch 11, bei der jedes der Elemente (VR) eines variablen Widerstands ein Material aufweist, dessen Phase zwischen einem kristallinen Zustand und einem amorphen Zustand änderbar ist, und jedes der Auswahlelemente (SW) ein amorphes Chalkogenid-Material aufweist.
  21. Halbleitervorrichtung (1000; 1200) mit: einem Substrat (100); einem ersten Speicherabschnitt (10) und einem ersten peripheren Schaltungsabschnitt (20), die entlang einer ersten Richtung auf dem Substrat (100) gleich nebeneinander angeordnet sind; einem ersten Verdrahtungsabschnitt (30), der auf dem ersten Speicherabschnitt (10) und dem ersten peripheren Schaltungsabschnitt (20) angeordnet ist; und einem zweiten peripheren Schaltungsabschnitt (40) und einem zweiten Speicherabschnitt (60), die entlang der ersten Richtung auf dem Substrat (100) gleich nebeneinander angeordnet sind; einem zweiten Verdrahtungsabschnitt (50; 50b), der in einer zweiten Richtung im Wesentlichen senkrecht zu der ersten Richtung über dem zweiten Speicherabschnitt (60) angeordnet ist.
  22. Halbleitervorrichtung (1000; 1200) nach Anspruch 21, bei der ein erster peripherer Transistor (PTR1) des ersten peripheren Schaltungsabschnitts (20) und ein zweiter peripherer Transistor (PTR2) des zweiten peripheren Schaltungsabschnitts (40) hinsichtlich des Substrats (100) auf der gleichen Höhe vorgesehen sind.
  23. Halbleitervorrichtung (1000; 1200) nach Anspruch 21, bei der eine Speicherzelle (MC2) des zweiten Speicherabschnitts (60) von dem Substrat (100) höher liegt als ein Kondensator (CA) des ersten Speicherabschnitts (10).
  24. Halbleitervorrichtung (1000; 1200) nach Anspruch 21, bei der Leitungsmuster (220; 220a, 220b) und Leitungskontakte (222; 222a) des zweiten Verdrahtungsabschnitts (50) von dem Substrat (100) höher liegen als ein Kondensator (CA) des ersten Speicherabschnitts (10).
DE102018110980.6A 2017-07-21 2018-05-08 Halbleitervorrichtungen Active DE102018110980B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170092880A KR102368449B1 (ko) 2017-07-21 2017-07-21 반도체 소자
KR10-2017-0092880 2017-07-21

Publications (2)

Publication Number Publication Date
DE102018110980A1 true DE102018110980A1 (de) 2019-01-24
DE102018110980B4 DE102018110980B4 (de) 2021-09-16

Family

ID=64951480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018110980.6A Active DE102018110980B4 (de) 2017-07-21 2018-05-08 Halbleitervorrichtungen

Country Status (5)

Country Link
US (2) US10395706B2 (de)
JP (1) JP7096710B2 (de)
KR (1) KR102368449B1 (de)
CN (1) CN109285857B (de)
DE (1) DE102018110980B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812502B2 (en) * 2015-08-31 2017-11-07 Toshiba Memory Corporation Semiconductor memory device having variable resistance elements provided at intersections of wiring lines
KR102293121B1 (ko) 2017-07-14 2021-08-26 삼성전자주식회사 반도체 소자
KR102293120B1 (ko) 2017-07-21 2021-08-26 삼성전자주식회사 반도체 소자
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法
JP2022125684A (ja) 2021-02-17 2022-08-29 キオクシア株式会社 抵抗変化型記憶装置
JP2022181756A (ja) * 2021-05-27 2022-12-08 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN116209279A (zh) * 2021-11-30 2023-06-02 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170092880A (ko) 2016-02-04 2017-08-14 아사아블로이코리아 주식회사 플로어 힌지 및 이를 위한 해지력 조절장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259126B1 (en) * 1999-11-23 2001-07-10 International Business Machines Corporation Low cost mixed memory integration with FERAM
JP2003243632A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP4005000B2 (ja) 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
JP5474272B2 (ja) 2005-03-15 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル メモリ装置及びその製造方法
US8901704B2 (en) 2006-04-21 2014-12-02 SK Hynix Inc. Integrated circuit and manufacturing method thereof
KR20090110556A (ko) 2008-04-18 2009-10-22 주식회사 하이닉스반도체 집적회로 및 그 형성 방법
KR101120676B1 (ko) 2008-12-11 2012-03-23 이상윤 반도체 메모리 장치의 제조 방법
JP2010165803A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
KR101022580B1 (ko) 2009-02-19 2011-03-16 이상윤 대용량 반도체 메모리 장치 및 그 제조 방법
JP5731341B2 (ja) 2011-09-26 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
US9619357B2 (en) 2011-09-28 2017-04-11 International Business Machines Corporation Hybrid storage devices
US8995173B1 (en) * 2011-09-29 2015-03-31 Adesto Technologies Corporation Memory cells, devices and method with dynamic storage elements and programmable impedance shadow elements
US8896096B2 (en) 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
JP2014082287A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 半導体記憶装置、その製造方法及びモバイル端末
JP2014082267A (ja) 2012-10-15 2014-05-08 Auto Network Gijutsu Kenkyusho:Kk コイル
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
US10008265B2 (en) 2014-09-06 2018-06-26 NEO Semiconductor, Inc. Method and apparatus for providing three-dimensional integrated nonvolatile memory (NVM) and dynamic random access memory (DRAM) memory device
JP6466148B2 (ja) 2014-11-19 2019-02-06 東芝メモリ株式会社 半導体記憶装置
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR20180062812A (ko) * 2016-12-01 2018-06-11 삼성전자주식회사 이종의 메모리 소자들을 포함하는 집적회로 소자 및 그 제조 방법
KR102368449B1 (ko) 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170092880A (ko) 2016-02-04 2017-08-14 아사아블로이코리아 주식회사 플로어 힌지 및 이를 위한 해지력 조절장치

Also Published As

Publication number Publication date
CN109285857B (zh) 2023-06-20
CN109285857A (zh) 2019-01-29
JP2019024082A (ja) 2019-02-14
US20190027200A1 (en) 2019-01-24
KR102368449B1 (ko) 2022-03-02
US20190325930A1 (en) 2019-10-24
US10395706B2 (en) 2019-08-27
JP7096710B2 (ja) 2022-07-06
DE102018110980B4 (de) 2021-09-16
US10580469B2 (en) 2020-03-03
KR20190010806A (ko) 2019-01-31

Similar Documents

Publication Publication Date Title
DE102018110980B4 (de) Halbleitervorrichtungen
DE102018111391B4 (de) Halbleitervorrichtungen
DE602005003232T2 (de) Zugriff auf phasenänderungsspeicher
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE112018000142B4 (de) Verfahren zur Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
DE10349750A1 (de) Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102020130395A1 (de) Angesteuerte ferroelektrische speicherzellen für speicherzellen-array und deren herstellungsverfahren
DE102021110427A1 (de) Multigate-Auswahlschalter für Speicherzellen und deren Herstellungsverfahren
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
DE102018107724A1 (de) RRAM-Speicherzelle mit mehreren Filamenten
DE102008026711B4 (de) Integrierte Schaltung mit Kontakt, der Halbleitermaterial zwischen Seitenwänden eingeschlossen aufweist, sowie System integrierte Schaltungen aufweisend und Verfahren zur Herstellung derselben
US20220271091A1 (en) Variable resistance memory device
CN109256377B (zh) 半导体器件
CN115084188A (zh) 可变电阻存储器件
DE102020106721A1 (de) Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung
US11362141B2 (en) Variable resistance memory device
DE102005063435B4 (de) Speicherbauelement mit mehreren Speicherzellen, insbesondere PCM-Speicherzellen, sowie Verfahren zum Betreiben eines derartigen Speicherbauelements
DE102020108066A1 (de) Bitleitungs- und wortleitungsverbindung für speicherarray
DE102005053496B4 (de) Speicherbauelement mit mehreren resistiv schaltenden Speicherzellen, insbesondere PCM-Speicherzellen
DE102007009876A1 (de) Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final