JP2022125684A - 抵抗変化型記憶装置 - Google Patents

抵抗変化型記憶装置 Download PDF

Info

Publication number
JP2022125684A
JP2022125684A JP2021023416A JP2021023416A JP2022125684A JP 2022125684 A JP2022125684 A JP 2022125684A JP 2021023416 A JP2021023416 A JP 2021023416A JP 2021023416 A JP2021023416 A JP 2021023416A JP 2022125684 A JP2022125684 A JP 2022125684A
Authority
JP
Japan
Prior art keywords
memory cell
sub
conductor
resistance
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021023416A
Other languages
English (en)
Inventor
吉昭 浅尾
Yoshiaki Asao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021023416A priority Critical patent/JP2022125684A/ja
Priority to TW110114118A priority patent/TWI791211B/zh
Priority to TW111117196A priority patent/TWI853241B/zh
Priority to CN202110563973.6A priority patent/CN114944177A/zh
Priority to US17/349,162 priority patent/US11495295B2/en
Publication of JP2022125684A publication Critical patent/JP2022125684A/ja
Priority to US17/961,433 priority patent/US11756617B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0026Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1677Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0076Write operation performed depending on read result
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0088Write with the simultaneous writing of a plurality of cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Networks Using Active Elements (AREA)

Abstract

Figure 2022125684000001
【課題】 ディスターブの抑制及び高集積が可能な抵抗変化型記憶装置を提供する。
【解決手段】 一実施形態による抵抗変化型記憶装置は、メモリセルと、第1導電体と、第2導電体と、第3導電体と、を備える。メモリセルは、第1サブメモリセルと、第2サブメモリセルを含む。第1サブメモリセルは、第1可変抵抗素子及び第1双方向スイッチング素子を含む。第2サブメモリセルは、第2可変抵抗素子及び第2双方向スイッチング素子を含む。第1サブメモリセルは、第1導電体の上方に位置する。第2導電体は、第1サブメモリセルの上方に位置する。第2サブメモリセルは、第2導電体の上方に位置する。第3導電体は、第2サブメモリセルの上方に位置する。抵抗変化型記憶装置は、第1データを受け取り、メモリセルから読み出された第2データと第1データが一致していない場合、メモリセルに第1データを書き込むように構成されている。
【選択図】 図5

Description

実施形態は、概して抵抗変化型記憶装置に関する。
記憶装置の一種として、抵抗変化型記憶装置が知られている。抵抗変化型記憶装置は、動的に可変な抵抗を有する素子を用いてデータを記憶する。抵抗変化型記憶装置は、ディスターブの抑制及び(又は)高い集積度を有することを求められる。
米国特許第9830968号明細書
ディスターブの抑制及び高集積が可能な抵抗変化型記憶装置を提供しようとするものである。
一実施形態による抵抗変化型記憶装置は、メモリセルと、第1導電体と、第2導電体と、第3導電体と、を備える。メモリセルは、第1サブメモリセルと、第2サブメモリセルを含む。第1サブメモリセルは、第1可変抵抗素子及び第1双方向スイッチング素子を含む。第2サブメモリセルは、第2可変抵抗素子及び第2双方向スイッチング素子を含む。上記第1サブメモリセルは、上記第1導電体の上方に位置する。上記第2導電体は、上記第1サブメモリセルの上方に位置する。上記第2サブメモリセルは、上記第2導電体の上方に位置する。上記第3導電体は、上記第2サブメモリセルの上方に位置する。抵抗変化型記憶装置は、第1データを受け取り、上記メモリセルから読み出された第2データと上記第1データが一致していない場合、上記メモリセルに上記第1データを書き込むように構成されている。
図1は、第1実施形態の抵抗変化型記憶装置の機能ブロックを示す。 図2は、第1実施形態のメモリセルアレイの回路図。 図3は、第1実施形態のメモリセルの回路図。 図4は、第1実施形態のメモリセルアレイの一部の断面の構造を示す。 図5は、第1実施形態のメモリセルアレイの一部の断面の構造を示す。 図6は、第1実施形態のサブメモリセルの構造の例の断面を示す。 図7は、第1実施形態の書込み回路の機能ブロックを示す。 図8は、第1実施形態の読出し回路の機能ブロックを示す。 図9は、第1実施形態の読出し回路の一部及びカラム選択回路の一部の構成要素及び構成要素の接続を示す。 図10は、第1実施形態のロウ選択回路中の構成要素及び構成要素の接続を示す。 図11は、第1実施形態のカラム選択回路中の構成要素及び構成要素の接続を示す。 図12は、第1実施形態の抵抗変化型記憶装置の一部での“1”データの書込みの間の状態を示す。 図13は、第1実施形態の抵抗変化型記憶装置の一部での“0”データの書込みの間の状態を示す。 図14は、第1実施形態の抵抗変化型記憶装置の一部でのデータ読出しの間の状態を示す。 図15は、第2実施形態の抵抗変化型記憶装置の機能ブロックを示す。 図16は、第2実施形態の抵抗変化型記憶装置でのデータ書込みの動作を示す。 図17は、第2実施形態のデータ書込みの間の或る配線の電位を時間に沿って示す。 図18は、第2実施形態のデータ書込みの間の或る配線の電位を時間に沿って示す。 図19は、第3実施形態のメモリセルアレイの一部の平面の構造を示す。 図20は、第3実施形態のメモリセルアレイの一部の平面の構造を示す。 図21は、第3実施形態のメモリセルアレイの一部の断面の構造を示す。 図22は、第3実施形態のメモリセルアレイの一部の断面の構造を示す。 図23は、第3実施形態のメモリセルアレイの一部の断面の構造を示す。 図24は、第3実施形態のメモリセルアレイの一部の断面の構造を示す。 図25は、第4実施形態のメモリセルアレイの一部の平面の構造を示す。 図26は、第5実施形態のメモリセルアレイの一部の平面の構造を示す。 図27は、第5実施形態のメモリセルアレイの一部の平面の構造を示す。 図28は、第5実施形態のメモリセルアレイの一部の断面の構造を示す。 図29は、第6実施形態のメモリセルアレイの一部の平面の構造を示す。 図30は、第6実施形態のメモリセルアレイの一部の平面の構造を示す。 図31は、第6実施形態のメモリセルアレイの一部の断面の構造を示す。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付される。略同一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。また、或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
本明細書及び特許請求の範囲において、或る第1要素が別の第2要素に「接続されている」とは、第1要素が直接的又は常時或いは選択的に導電性となる要素を介して第2要素に接続されていることを含む。
以下、xyz直交座標系が用いられて、実施形態が記述される。
1.第1実施形態
1.1.構造(構成)
1.1.1.全体の構造
図1は、第1実施形態の抵抗変化型記憶装置の機能ブロックを示す。図1は、メモリコントローラも示す。
図1に示されるように、抵抗変化型記憶装置1は、メモリコントローラ2により制御される。抵抗変化型記憶装置1は、抵抗変化型記憶装置1の外部から電源電位Vdd及び接地電位(又は共通電位)Vssを受ける。抵抗変化型記憶装置1は、例えば、メモリコントローラ2から、電源電位Vdd及び接地電位Vssを受ける。接地電位Vssは、例えば0Vである。抵抗変化型記憶装置1は、電源電位Vdd及び接地電位Vssを使用し、メモリコントローラ2の制御に基づいて動作する。
抵抗変化型記憶装置1は、メモリセルアレイ11、入出力回路12、制御回路13、カラム選択回路15、書込み回路16、及び読出し回路17を含む。
メモリセルアレイ11は、複数のメモリセルMC、複数のワード線WL、複数のビット線BL、及び複数のビット線 ̄BLを含む。メモリセルMCは、データを不揮発に記憶することができる。各メモリセルMCは、1つのワード線WL、及び1つのビット線対BLPと接続されている。各ビット線対BLPは、ビット線BL及び ̄BLからなる。ワード線WLはロウと関連付けられている。ビット線対BLPはカラムと関連付けられている。1つのロウの選択及び1つのカラムの選択により、1つ又は複数のメモリセルMCが特定される。
入出力回路12は、メモリコントローラ2から、制御信号CNT、コマンドCMD、アドレス信号ADD、データDATを受け取る。入出力回路12は、メモリコントローラ2にデータDATを送信する。データDATは、抵抗変化型記憶装置1でのデータ書込みの場合は、書込みデータである。データDATは、抵抗変化型記憶装置1からのデータ読出しの場合は、読出しデータである。
制御回路13は、入出力回路12から制御信号CNT及びコマンドCMDを受け取る。制御回路13は、制御信号CNTによって指示される制御及びコマンドCMDに基づいて、書込み回路16を制御する。具体的には、制御回路13は、書込み回路16に制御信号CN1を送信し、制御信号CN1を使用して書込み回路16を制御する。制御信号CN1は、複数の相違する制御信号を含み得る。
制御回路13は、制御信号CNTによって指示される制御及びコマンドCMDに基づいて、読出し回路17を制御する。具体的には、制御回路13は、読出し回路17に制御信号CN2を送信し、制御信号CN2を使用して読出し回路17を制御する。制御信号CN1は、複数の相違する制御信号を含み得る。
書込み回路16は、メモリセルMCへのデータの書込みのための処理及び制御を行う。書込み回路16は、電源電位Vdd及び接地電位Vssを受ける。書込み回路16は、入出力回路12から書込みデータDwを受け取る。書込みデータDwは、データの書込み対象のメモリセルMCに書き込まれるデータである。書込み回路16は、電源電位Vdd及び接地電位Vssを使用して、データ書込みにおいて使用される複数の電位を生成する。データ書込みにおいて使用される複数の電位は、種々の大きさを有する。データ書込みにおいて使用される複数の電位は、書込み用電位Vwと称される。書込み回路16は、制御信号CN1及び書込みデータDwを受け取る。書込み回路16は、制御信号CN1及び書込みデータDwに基づいて、書込み用電位Vwの1つ又は複数をロウ選択回路14及びカラム選択回路15に供給する。
読出し回路17は、メモリセルMCからのデータの読出しのための処理及び制御を行う。読出し回路17は、電源電位Vdd及び接地電位Vssを受ける。読出し回路17は、電源電位Vdd及び接地電位Vssを使用して、データ読出しに使用される複数の電位を生成する。データ読出しにおいて使用される複数の電位は、種々の大きさを有する。データ読出しにおいて使用される複数の電位は、読出し用電位Vrと称される。読出し回路17は、制御信号CN2を受け取る。読出し回路17は、制御信号CN2に基づいて、読出し用電位Vrの1つ又は複数をロウ選択回路14及びカラム選択回路15に供給する。
読出し回路17は、1又は複数のセンスアンプを含む。読出し回路17は、制御信号CN2及びカラム選択回路15を介して、読出し対象のメモリセルMCと接続された1つのビット線対BLPと接続される。読出し回路17は、接続されたビット線対BLPのビット線BL及び ̄BLのそれぞれの上の電位Vb1及びVb2を受ける。読出し回路17は、センスアンプを使用して、電位Vb1及びVb2に基づいて、読出し対象のメモリセルMCに記憶されているデータを判別する。判別されたデータは、読出しデータDrとして、入出力回路12に供給される。
ロウ選択回路14は、書込み回路16から書込み用電位Vwを受ける。ロウ選択回路14は、読出し回路17から読出し用電位Vrを受ける。ロウ選択回路14は、入出力回路12からアドレス信号ADDを受け取る。ロウ選択回路14は、受け取られたアドレス信号ADDにより特定されるロウと関連付けられた1つのワード線WLに、書込み用電位Vwを印加する。ロウ選択回路14は、受け取られたアドレス信号ADDにより特定されるロウと関連付けられた1つのワード線WL以外のワード線WLに、別の書込み用電位Vwを印加する。ロウ選択回路14は、受け取られたアドレス信号ADDにより特定されるロウと関連付けられた1つのワード線WLに、読出し用電位Vrを印加する。ロウ選択回路14は、受け取られたアドレス信号ADDにより特定されるロウと関連付けられた1つのワード線WL以外のワード線WLに、別の読出し用電位Vrを印加する。
カラム選択回路15は、書込み回路16から書込み用電位Vwを受ける。カラム選択回路15は、読出し回路17から読出し用電位Vrを受ける。カラム選択回路15は、入出力回路12からアドレス信号ADDを受け取る。カラム選択回路15は、受け取られたアドレス信号ADDにより特定されるカラムと関連付けられた1つのビット線対BLPに、書込みデータDwに基づく書込み用電位Vwを印加する。カラム選択回路15は、受け取られたアドレス信号ADDにより特定されるカラムと関連付けられた1つのビット線対BLP以外のビット線対BLPに、別の書込み用電位Vwを印加する。カラム選択回路15は、受け取られたアドレス信号ADDにより特定されるカラムと関連付けられた1つのビット線対BLPに、読出し用電位Vrを印加する。カラム選択回路15は、受け取られたアドレス信号ADDにより特定されるカラムと関連付けられた1つのビット線対BLP以外のビット線対BLPに、別の読出し用電位Vrを印加する。
1.1.2.メモリセルアレイの回路構成
図2は、第1実施形態のメモリセルアレイ11の回路図である。図2に示されるように、メモリセルアレイ11は、M+1(Mは自然数)本のワード線WL(WL<0>、WL<1>、…、WL<M>)を含む。メモリセルアレイ11はまた、N+1(Nは自然数)本のビット線BL(BL<0>、BL<1>、…、BL<N>)及びN+1本のビット線 ̄BL( ̄BL<0>、 ̄BL<1>、…、 ̄BL<N>)を含む。
各メモリセルMCは、1つのビット線対BLPと1本のワード線WLと接続されている。各メモリセルMCは、第1ノードN1、第2ノードN2、及び第3ノードN3を有する。各メモリセルMCは、第1ノードN1において、ワード線WLと接続されている。各メモリセルMCは、第2ノードN2において、ビット線対BLPのうちのビット線BLと接続されている。各メモリセルMCは、第3ノードN3においてビット線対BLPのうちのビット線 ̄BLと接続されている。より具体的には、以下の通りである。メモリセルMCは、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、メモリセルMC<α、β>を含む。メモリセルMC<α,β>は、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、第1ノードN1においてワード線WL<α>に接続されている。メモリセルMC<α,β>は、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、第2ノードN2においてビット線BL<β>に接続されている。メモリセルMC<α,β>は、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、第3ノードN3においてビット線 ̄BL<β>に接続されている。
1.1.3.メモリセルの回路構成
図3は、第1実施形態のメモリセルMCの回路図である。図3に示されるように、各メモリセルMCは、2つのサブメモリセルSMCを含む。一方のサブメモリセルSMCは、第1サブメモリセルSMCaと称され、他方のサブメモリセルSMCは第2サブメモリセルSMCbと称される場合がある。第1サブメモリセルSMCa及び第2サブメモリセルSMCbの各々は、1つの可変抵抗素子VR(VRa又はVRb)、及び1つのセレクタSE(SEa又はSEb)を含む。具体的には、第1サブメモリセルSMCaは、1つの可変抵抗素子VRa及び1つのセレクタSEaを含み、第2サブメモリセルSMCbは、1つの可変抵抗素子VRb及び1つのセレクタSEbを含む。
各メモリセルMCにおいて、セレクタSEa、可変抵抗素子VRa、セレクタSEb、及び可変抵抗素子VRbは、この順に直列に接続されている。各メモリセルMCにおいて、可変抵抗素子VRaとセレクタSEbとが接続されているノードは、第1ノードN1として機能する。各メモリセルMCにおいて、セレクタSEaの、可変抵抗素子VRaと反対の端は第2ノードN2として機能する。各メモリセルMCにおいて、可変抵抗素子VRbの、セレクタSEbと反対の端は第3ノードN3として機能する。
可変抵抗素子VRは、低抵抗の状態と高抵抗の状態との間を切り替わることができる。可変抵抗素子VRは、この2つの抵抗状態の違いを利用して、1ビットのデータを記憶することができる。
セレクタSEは、例えば以下に記述されるようなスイッチング素子であることが可能である。スイッチング素子は、2つの端子を有し、2端子間に第1閾値未満の電圧が第1方向に印加されている場合、そのスイッチング素子は高抵抗状態、例えば電気的に非導通状態である(オフ状態である)。一方、2端子間に第1閾値以上の電圧が第1方向に印加されている場合、そのスイッチング素子は低抵抗状態、例えば電気的に導通状態である(オン状態である)。スイッチング素子は、さらに、このような第1方向に印加される電圧の大きさに基づく高抵抗状態及び低抵抗状態の間の切替わりの機能と同じ機能を、第1方向と反対の第2方向についても有する。すなわち、スイッチング素子は、双方向ダイオード素子などの双方向スイッチング素子である。スイッチング素子のオン又はオフにより、スイッチング素子と接続された可変抵抗素子VRへの電流の供給の有無、すなわち可変抵抗素子VRの選択又は非選択が制御されることが可能である。
各メモリセルMCは、このメモリセルMCの2つの可変抵抗素子VRa及びVRbを使用して1ビットのデータを記憶する。各メモリセルMCにおいて、可変抵抗素子VRa及びVRbは、互いに相補な1ビットデータを記憶する。各メモリセルMCは、可変抵抗素子VRa及びVRbのいずれが“0”データを記憶しているかに基づいて、1ビットのデータを記憶する。
可変抵抗素子VRa及びVRbのいずれが“0”データを記憶している状態がメモリセルMCによって“0”データが記憶されている状態として扱われてもよい。以下の記述は、可変抵抗素子VRaが“0”データを記憶している状態が、この可変抵抗素子VRaを含んだメモリセルMCが“1”データを記憶している状態である例に基づく。一方、可変抵抗素子VRbが“0”データを記憶している状態は、この可変抵抗素子VRaを含んだメモリセルMCが“0”データを記憶している状態として扱われる。
1.1.4.メモリセルアレイの構造
図4及び図5は、第1実施形態のメモリセルアレイ11の一部の断面の構造を示す。図4は、xz面に沿った断面を示し、図5は、yz面に沿った断面を示す。
図4及び図5に示されるように、半導体基板(図示せず)の上方に複数の導電体21が設けられている。導電体21は、y軸に沿って延び、x軸に沿って並ぶ。各導電体21は、1つのビット線BLとして機能する。複数の導電体21は、同じ導電体に由来する。すなわち、複数の導電体21は、導電体21のためのxy面に沿って拡がる導電体が部分的に除去されることにより形成される。以下、明示が無い場合であっても、或る1つの層(或る高さに位置する1つの連続する範囲の領域)に位置するとともに互いに独立した構成要素は、或る1つの材料又は積層された複数の材料の部分的な除去により形成されている。よって、このような構成要素は、別々に形成された独立した材料から形成される場合よりもばらつきの小さい特性を有する。
各導電体21は、上面において、複数のメモリセルMCのそれぞれの第1サブメモリセルSMCaのそれぞれの底面と接続されている。各第1サブメモリセルSMCaは、xy面において、例えば円の形状を有する。第1サブメモリセルSMCaは各導電体21上でy軸に沿って並んでおり、このような配置によって第1サブメモリセルSMCaはxy面において行列状に配列されている。各第1サブメモリセルSMCaは、セレクタSEaとして機能する構造と、可変抵抗素子VRaとして機能する構造を含む。セレクタSEaとして機能する構造及び可変抵抗素子VRaとして機能する構造は、各々、後述のように1又は複数の積層された構成要素を含む。
第1サブメモリセルSMCaが位置する層の1つ上の層において、複数の導電体22が設けられている。導電体22は、x軸に沿って延び、y軸に沿って並ぶ。各導電体22は、底面において、x軸に沿って並ぶ複数の第1サブメモリセルSMCaのそれぞれの上面と接している。各導電体22は、1つのワード線WLとして機能する。
各導電体22は、上面において、複数の第2サブメモリセルSMCbのそれぞれの底面と接続されている。各第2サブメモリセルSMCbは、xy面において、例えば円の形状を有する。第2サブメモリセルSMCbは各導電体22上でx軸に沿って並んでおり、このような配置によって第2サブメモリセルSMCbはxy面において行列状に配列されている。各第2サブメモリセルSMCbは、セレクタSEbとして機能する構造と、可変抵抗素子VRbとして機能する構造を含む。セレクタSEbとして機能する構造及び可変抵抗素子VRbとして機能する構造は、各々、後述のように1又は複数の積層された構成要素を含む。各第2サブメモリセルSMCbと、この第2サブメモリセルSMCbの直下の1つの第1サブメモリセルSMCaは、1つのメモリセルMCを少なくとも部分的に構成する。
y軸に沿って並ぶ複数の第2サブメモリセルSMCbのそれぞれの上面上に、導電体23が設けられている。各導電体23は、1つのビット線 ̄BLとして機能する。
1.1.4.1.サブメモリセルの構造
図6は、第1実施形態のサブメモリセルSMCの構造の例の断面を示す。図6に示されるとともに上記されるように、サブメモリセルSMCは、セレクタSE及び可変抵抗素子VRを含む。
セレクタSEは、可変抵抗材料を含む。セレクタSEは、下部電極及び上部電極をさらに含み得る。この場合、可変抵抗材料は下部電極の上面上に位置し、上部電極は可変抵抗材料の上面上に位置する。セレクタSEは、例えば2端子間スイッチング素子であり、2端子のうちの第1端子はセレクタSEの上面及び底面の一方に相当し、2端子のうちの第2端子はセレクタSEの上面及び底面の他方である。
可変抵抗素子VRは、セレクタSEの上面上に位置する。可変抵抗素子VRは、例えば、磁気トンネル接合(Magnetic Tunnel Junction)素子(MTJ素子)である。以下の記述及び図面は、可変抵抗素子VRがMTJ素子である例に基づく。MTJ素子は、MRAM(Magnetoresistive Random Access Memory)に用いられる素子である。
抵抗変化型記憶装置1は、1つのメモリセルMCにおいて、それぞれがMTJ素子を含んだ2つのサブメモリセルSMCを含む。以下、このようなセルの方式は、セル毎2MTJ方式と称される場合がある。
MTJ素子VRは、具体的には、強磁性層41、絶縁層42、及び強磁性層43を含む。例として、絶縁層42は強磁性層41の上面上に位置し、強磁性層43は絶縁層42の上面上に位置する。
強磁性層41は、強磁性層41、絶縁層42、及び強磁性層43の界面を貫く方向に沿った磁化容易軸を有する。強磁性層41の磁化容易軸は、例えば界面に対して45°以上90°以下の角度を有し、例えば強磁性層41、絶縁層42、及び強磁性層43の界面と直交する。強磁性層41の磁化の向きは抵抗変化型記憶装置1でのサブメモリセルSMCからのデータの読出し及びサブメモリセルSMCへのデータの書込みによっても不変であることを意図されている。強磁性層41は、いわゆる参照層として機能できる。強磁性層41は、例えば、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうちの1つ以上を含む。強磁性層41は、ボロン(B)を更に含んでいてもよい。より具体的な例として、強磁性層41は、コバルト鉄ボロン(CoFeB)またはホウ化鉄(FeB)を含む。
強磁性層41は、複数のサブ層を含んでいてもよい。強磁性層41は、SAF(Synthetic Antiferromagnetic)構造を有していてもよい。この場合、強磁性層41は、2つの強磁性体(強磁性層)、及び2つの強磁性体の間の導電体(導電層)を含む。導電体は、2つの強磁性体を反強磁性的に交換結合させる。
絶縁層42は、例えば、酸化マグネシウム(MgO)を含むか、酸化マグネシウムからなり、いわゆるトンネルバリアとして機能する。
強磁性層43は、強磁性を示す材料を含み、少なくとも鉄を含む。このため、強磁性層43は、磁化を有する。強磁性層43は、例えば、コバルト鉄ボロン又はホウ化鉄を含むか、コバルト鉄ボロン又はホウ化鉄から実質的に構成される。本明細書及び特許請求の範囲において、「実質的に」を含んだ「実質的に構成される」という記載及び同種の記載は、「実質的に構成される」構成要素が意図せぬ不純物を含有することを許容することを意味する。意図せぬ不純物の例は、抵抗変化型記憶装置1の製造工程中で使用されるガスに含まれる元素の原子、及び他の「実質的に構成される」構成要素の周囲から「実質的に構成される」構成要素に拡散してきた元素の原子を含む。
強磁性層43は、強磁性層41、絶縁層42、及び強磁性層43の界面を貫く方向に沿った磁化容易軸を有する。強磁性層43の磁化容易軸は、例えば界面に対して45°以上90°以下の角度を有し、例えば強磁性層41、絶縁層42、及び強磁性層43の界面と直交する。強磁性層43の磁化の向きはサブメモリセルSMCへのデータ書込みによって可変であり、強磁性層43は、いわゆる記憶層として機能できる。
強磁性層43の磁化の向きが強磁性層41の磁化の向きと平行であると、MTJ素子VRは、或る低い抵抗を有する。以下、強磁性層43の磁化の向きが強磁性層41の磁化の向きと平行である状態は、サブメモリセルSMCのP状態又は低抵抗状態と称される。一方、強磁性層43の磁化の向きが強磁性層41の磁化の向きと反平行であると、MTJ素子VRは、強磁性層41の磁化の向きと強磁性層43の磁化の向きが平行である場合の抵抗よりも高い抵抗を有する。以下、強磁性層43の磁化の向きが強磁性層41の磁化の向きと反平行である状態は、サブメモリセルSMCのAP状態又は高抵抗状態と称される。
強磁性層43から強磁性層41に向かって或る大きさの書込み電流Iwpが流れると、強磁性層43の磁化の向きは強磁性層41の磁化の向きと平行になる。一方、強磁性層41から強磁性層43に向かって或る大きさの書込み電流Iwapが流れると、強磁性層43の磁化の向きを強磁性層41の磁化の向きと反平行になる。
書込み電流Iwp及びIwapは、データ書込みの間に、書込み対象のサブメモリセルSMCを流れる電流であるという用途の観点から命名されており、抵抗変化型記憶装置1の動作の間に動的に可変の大きさを有し得る。
書込み電流Iwpは、セレクタSEを、強磁性層41と面する面から、強磁性層41と反対の面に向かって電流が流れることを可能にするようにオン状態にする。書込み電流Iwapは、セレクタSEを、強磁性層41と反対の面から、強磁性層41と面する面に向かって電流が流れることを可能にするようにオン状態にする。
各サブメモリセルSMCに書込み電流Iwpを流して、このサブメモリセルSMCの強磁性層43の磁化の向きは強磁性層41の磁化の向きと平行にすることは、P書込みと称される場合がある。以下、書込み電流Iwpは、P書込み電流と称される場合がある。
一方、各サブメモリセルSMCに書込み電流Iwapを流して、このサブメモリセルSMCの強磁性層43の磁化の向きを強磁性層41の磁化の向きと反平行にすることは、AP書込みと称される場合がある。以下、書込み電流Iwapは、AP書込み電流と称される場合がある。
1.1.5.書込み回路
図7は、第1実施形態の書込み回路16の機能ブロックを示す。図7に示されるように、書込み回路16は、電位生成回路WD1、WD2、及びWD3、書込み回路制御回路WCD、及びスイッチ回路SW1及びSW2を含む。
書込み回路制御回路WCDは、制御回路13(図示せず)からの制御信号CN1、及び書込みデータDwを受け取る。書込み回路制御回路WCDは、制御信号CN1及び書込みデータDwにより指定されるデータ書込みが行われるように、電位生成回路WD1、WD2、及びWD3、並びにスイッチ回路SW1及びSW2を動作させるための信号CS1、CS2、CS3、CS4及びCS5を出力する。
電位生成回路WD1は、接地電位Vss及び電源電位Vddを使用して、書込み電位Vpを生成する。書込み電位Vpは、データ書込みの間に、或るワード線WLに印加される電位であるという用途の観点から命名されており、抵抗変化型記憶装置1の動作の間に動的に可変の大きさを有し得る。書込み電位Vpは、例えば電源電位Vddと同じ大きさを有する。電位生成回路WD1は、例えば、チャージポンプCP1を含み、接地電位Vss、電源電位Vdd、及びチャージポンプCP1を使用して、書込み電位Vpを生成する。電位生成回路WD1は、書込み回路制御回路WCDから信号CS1を受け取る。電位生成回路WD1は、信号CS1に基づいて、或る大きさの書込み電位Vpを生成し、生成された書込み電位Vpを出力する。電位生成回路WD1は、例えば、電流ドライバ回路を含むことが可能であり、又は、電流ドライバ回路であることが可能である。
電位生成回路WD2は、接地電位Vssを受け、書込み回路制御回路WCDから信号CS2を受け取る。電位生成回路WD2は、信号CS2に基づいて、接地電位Vssを出力する。電位生成回路WD2は、例えば、電流シンク回路であることが可能である。
電位生成回路WD3は、接地電位Vss及び電源電位Vddを使用して、中間電位Vmを生成する。中間電位Vmは、電源電位Vddと接地電位Vssの間の大きさを有する。中間電位Vmは、例えば、電源電位Vddの半分の大きさを有する。電位生成回路WD3は、例えば、チャージポンプCP3を含み、接地電位Vss、電源電位Vdd、及びチャージポンプCP3を使用して、中間電位Vmを生成する。電位生成回路WD3は、書込み回路制御回路WCDから信号CS3を受け取る。電位生成回路WD3は、信号CS3に基づいて、中間電位Vmを生成し、生成された中間電位Vmを出力する。中間電位Vmは、ロウ選択回路14及びカラム選択回路15に供給される。電位生成回路WD3は、例えば、電流ドライバ回路を含むことが可能であり、又は、電流ドライバ回路であることが可能である。
スイッチ回路SW1は、第1端、第2端、及び第3端を有する。スイッチ回路SW1は、第1端において、電位生成回路WD1の出力と接続されている。第2端は、ロウ選択回路14と接続されている。第3端は、カラム選択回路15と接続されている。スイッチ回路SW1は、書込み回路制御回路WCDから信号CS4を受け取る。スイッチ回路SW1は、自身の第1端を自身の第2端及び自身の第3端のうちの信号CS4に基づく一方と接続する。スイッチ回路SW1は、例えば、複数のトランジスタを含む。
スイッチ回路SW2は、第1端、第2端、及び第3端を有する。スイッチ回路SW2は、第1端において、電位生成回路WD2の出力と接続されている。第2端は、ロウ選択回路14と接続されている。第3端は、カラム選択回路15と接続されている。スイッチ回路SW2は、書込み回路制御回路WCDから信号CS5を受け取る。スイッチ回路SW1は、自身の第1端を自身の第2端及び自身の第3端のうちの信号CS5に基づく一方と接続する。スイッチ回路SW2は、例えば、複数のトランジスタを含む。
書込み回路制御回路WCDは、書込みデータDwに基づいて、ロウ選択回路14に書込み電位Vpを供給するとともにカラム選択回路15に接地電位Vssを供給するように信号CS4及びCS5を出力する。また、書込み回路制御回路WCDは、書込みデータDwに基づいて、ロウ選択回路14に接地電位Vssを供給するとともにカラム選択回路15に書込み電位Vpを供給するように信号CS4及びCS5を出力する。書込み電位Vpがロウ選択回路14及びカラム選択回路15のいずれに供給されるかは、書込みデータDwの値、すなわち、メモリセルMCに書き込まれるデータの値に依存する。
1.1.6.読出し回路
図8は、第1実施形態の読出し回路17の機能ブロックを示す。図8に示されるように、読出し回路17は、電位生成回路RD、センスアンプSA、及び読出し回路制御回路RCDを含む。
読出し回路制御回路RCDは、制御回路13(図示せず)から制御信号CN2を受け取る。読出し回路制御回路RCDは、データ読出しが行われるように、電位生成回路RD、及びセンスアンプSAを動作させるための信号CS6及びCS7を出力する。
電位生成回路RDは、接地電位Vss及び電源電位Vddを使用して、読出し電位Vreadを生成する。電位生成回路RDは、例えば、チャージポンプCP3を含み、接地電位Vss、電源電位Vdd、及びチャージポンプCP3を使用して、読出し電位Vreadを生成する。電位生成回路RDは、読出し回路制御回路RCDから信号CS6を受け取る。電位生成回路RDは、信号CS6に基づいて、読出し電位Vreadを出力する。電位生成回路RDは、例えば、電流ドライバ回路を含むことが可能であり、又は、電流ドライバ回路であることが可能である。読出し電位Vreadは、ロウ選択回路14に供給される。
センスアンプSAは、読出し回路制御回路RCDから信号CS7を受け取る。センスアンプSAは、信号CS7に基づいて動作する。センスアンプSAは、データ読出しの間、カラム選択回路15によって、複数のビット線対BLPのうちのアドレス信号ADDにより特定されるカラムと関連付けられた1つのビット線対BLPと接続される。センスアンプSAは、いわゆる差動増幅型の増幅回路であり、以下の記述は、この例に基づく。差動増幅型のセンスアンプは、2つの配線の一方の配線上の電位を、2つの相違するレベルの一方の大きさまで増幅するとともに、2つの配線の他方の配線上の電位を、2つの相違するレベルの他方の大きさまで増幅する。センスアンプSAは、接続されるビット線対BLPのうちのビット線BL上で電位Vb1を受け取り、接続されるビット線対BLPのうちのビット線 ̄BL上で電位Vb2を受け取る。センスアンプSAは、電位Vb1及び電位Vb2に基づいて、接続されるビット線対BLPと接続されているメモリセルMCに記憶されているデータを判別する。
1.1.6.1.センスアンプ
図9は、第1実施形態の読出し回路17の一部及びカラム選択回路15の一部の構成要素及び構成要素の接続を示す。
カラム選択回路15は、複数のビット線対BLPのうちのアドレス信号ADDにより特定されるカラムと関連付けられたビット線対BLPをセンスアンプSAに接続する。図9は、1つのビット線対BLP、すなわち、ビット線BL及びビット線 ̄BLのみを示す。
カラム選択回路15は、p型のMOSFET TP1及びTP2、並びにn型のMOSFET TN1及びTN2を含む。トランジスタTP1及びTN1は、ビット線BLとグローバルビット線GBLとの間に並列に接続されている。トランジスタTN1は、ゲートにおいて、信号CLを受け取る。信号CLは、アドレス信号ADDに基づき、図9に示されるビット線対BLPを特定する。信号CLは、例えば、制御回路13から供給される。トランジスタTP1は、ゲートにおいて、信号 ̄CLを受け取る。信号の名称の先頭の記号「 ̄」は、記号「 ̄」を伴わない名称の信号の論理と反対の論理を有することを示す。
トランジスタTP2及びTN2は、ビット線 ̄BLとグローバルビット線 ̄GBLとの間に並列に接続されている。トランジスタTN2は、ゲートにおいて、信号CLを受け取る。トランジスタTP2は、ゲートにおいて、信号 ̄CLを受け取る。
センスアンプSAは、n型のMOSFET TN3、TN4、TN5、TN6、TN7、TN8、及びTN9、並びにp型のMOSFET TP3、TP4、TP5、TP6を含む。
トランジスタTN3及びTN4は、この順で、グローバルビット線GBLと接地電位Vssのノード(以下、接地ノードと称される場合がある)との間に直列に接続されている。トランジスタTN3は、ゲートにおいて、センスアンプイネーブル信号SAEを受け取る。センスアンプイネーブル信号SAEは、センスアンプSAのイネーブル及びディセーブルを制御し、例えば、読出し回路制御回路RCDからの信号CS7に含まれる。トランジスタTN4は、ゲートにおいて、信号PDEを受け取る。信号PDEは、例えば、読出し回路制御回路RCDからの信号CS7に含まれる。トランジスタTN3とトランジスタTN4が接続されているノードは、ノードNBL1と称される。
トランジスタTN5及びTN6は、この順で、グローバルビット線 ̄GBLと接地ノードとの間に直列に接続されている。トランジスタTN5は、ゲートにおいて、センスアンプイネーブル信号SAEを受け取る。トランジスタTN6は、ゲートにおいて、信号PDEを受け取る。トランジスタTN5とトランジスタTN6が接続されているノードは、ノードNBL2と称される。
トランジスタNT7は、ノードNBL1とノードNBL2の間に接続されている。トランジスタTN7は、ゲートにおいて、信号PDEを受け取る。
トランジスタTP3、TP4、及びTN8は、この順で、電源電位のノード(以下、電源ノードと称される場合がある)と接地ノードとの間に直列に接続されている。トランジスタTP3は、ゲートにおいて、センスアンプイネーブル信号 ̄SAEを受け取る。センスアンプイネーブル信号 ̄SAEは、例えば、読出し回路制御回路RCDからの信号CS7に含まれる。トランジスタTP4とトランジスタTN8は、第1インバータを構成する。トランジスタTP4とトランジスタTN8が接続されているノードは、第1インバータの出力として機能し、ノードNBL1に接続されている。トランジスタTP4のゲートとトランジスタTN8のゲートは接続されており、第1インバータの入力として機能する。
トランジスタTP5、TP6、及びTN9は、この順で、電源ノードと接地ノードとの間に直列に接続されている。トランジスタTP5は、ゲートにおいて、センスアンプイネーブル信号 ̄SAEを受け取る。トランジスタTP6とトランジスタTN9は、第2インバータを構成する。トランジスタTP6とトランジスタTN9が接続されているノードは、第2インバータの出力として機能し、ノードNBL2に接続されている。トランジスタTP6のゲートとトランジスタTN9のゲートは接続されており、第2インバータの入力として機能する。
第1インバータ、すなわち、トランジスタTP4とTN8の組と、第2インバータ、すなわち、トランジスタTP6とTN9の組は、いわゆるクロス接続されている。すなわち、第1インバータの入力、すなわち、トランジスタTP4及びTN8のそれぞれのゲートは、ノードNBL2に接続されているとともに、トランジスタTP6及びTN9のそれぞれのゲートは、ノードNBL1に接続されている。ノードNBL2は、センスアンプSAの出力として機能する。
1.1.7.ロウ選択回路
図10は、第1実施形態のロウ選択回路14中の構成要素及び構成要素の接続を示す。ロウ選択回路14は、ワード線WLのうちの1又は複数の動的に選択されたワード線WLにロウ選択回路14が受ける複数の電位のうちの動的に選択された1つを転送できるように構成されている。
図10に示されるように、ロウ選択回路14は、各ワード線WLについて設けられたスイッチTp(Tp0、Tp1、…TpM)、Tm(Tm0、Tm1、…TmM)、Ts(Ts0、Ts1、…TsM)、及びTr(Tr0、Tr1、…TrM)を含む。スイッチTp、Tm、Ts、及びTrは、例えば、n型のMOSFETである。以下の記述は、この例に基づく。各トランジスタTpは、1つのワード線WLと、配線Wvpの間に接続される。配線Wvpは、書込み電位Vpを印加される。各トランジスタTmは、1つのワード線WLと、配線Wvmの間に接続される。配線Wvmは、中間電位Vmを印加される。各トランジスタTsは、1つのワード線WLと、配線Wvsの間に接続される。配線Wvsは、接地電位Vssを印加される(接地される)。各トランジスタTrは、1つのワード線WLと、配線Wvrの間に接続される。配線Wvrは、読出し電位Vreadを印加される。
ロウ選択回路14は、ロウデコーダRDEを含む。ロウデコーダRDEは、アドレス信号ADDを受け取る。ロウデコーダRDEは、アドレス信号ADDに基づいて、トランジスタTp、Tm、Ts、及びTrの各々のオン及びオフを制御する。
ロウ選択回路14のより具体的な例は、以下の通りである。例えば、ロウ選択回路14は、αが0以上M以下の整数の全てのケースについて、トランジスタTpα、Tmα、Tsα、及びTrαを含む。αが0以上M以下の整数の全てのケースについて、トランジスタTpαは、配線Wvpとワード線WLαの間に接続される。αが0以上M以下の整数の全てのケースについて、トランジスタTmαは、配線Wvmとワード線WLαの間に接続される。αが0以上M以下の整数の全てのケースについて、トランジスタTsαは、配線Wvsとワード線WLαの間に接続される。αが0以上M以下の整数の全てのケースについて、トランジスタTrαは、配線WVrとワード線WLαの間に接続される。トランジスタTp、Tm、Ts、及びTrの各々は、そのゲートにおいて、ロウデコーダRDEと接続されている。
1.1.8.カラム選択回路
図11は、第1実施形態のカラム選択回路15中の構成要素及び構成要素の接続を示す。カラム選択回路15は、ビット線対BLPのうちの1つの複数の動的に選択されたビット線対BLPにカラム選択回路15が受け取る複数の電位のうちの動的に選択された1つを転送できるように構成されている。各ビット線対BLPは、互いに接続されている。
図11に示されるように、カラム選択回路15は、各ビット線対BLPについて設けられたスイッチQp(Qp0、Qp1、…QpN)、Qm(Qm0、Qm1、…QmN)、及びQs(Qs0、Qs1、…QsN)を含む。スイッチQp、Qm、及びQsは、例えば、n型のMOSFETである。以下の記述は、この例に基づく。各トランジスタQpは、1つのビット線対BLPと、配線Bvpの間に接続される。配線Bvpは、書込み電位Vpを印加される。各トランジスタQmは、1つのビット線対BLPと、配線Bvmの間に接続される。配線Bvmは、中間電位Vmを印加される。各トランジスタQsは、1つのビット線対BLPと、配線Bvsの間に接続される。配線Bvsは、接地電位Vssを印加される(接地される)。
カラム選択回路15は、また、カラムデコーダCDEを含む。カラムデコーダCDEは、アドレス信号ADDを受け取る。カラムデコーダCDEは、アドレス信号ADDに基づいて、トランジスタQp、Qm、及びQsの各々のオン及びオフを制御する。
カラム選択回路15のより具体的な例は、以下の通りである。例えば、カラム選択回路15は、βが0以上N以下の整数の全てのケースについて、トランジスタQpβ、Qmβ、及びQsβを含む。βが0以上N以下の整数の全てのケースについて、トランジスタQpβは、配線Bvpと、ビット線BLβ及び ̄BLβが接続されるノードの間に接続される。βが0以上N以下の整数の全てのケースについて、トランジスタQmβは、配線Bvmと、ビット線BLβ及び ̄BLβが接続されるノードの間に接続される。βが0以上N以下の整数の全てのケースについて、トランジスタQsβは、配線Bvsと、ビット線BLβ及び ̄BLβが接続されるノードの間に接続される。トランジスタQp、Qm、及びQsの各々は、そのゲートにおいて、カラムデコーダCDEと接続されている。
1.2.動作
1.2.1.データ書込み
図12及び図13は、第1実施形態の抵抗変化型記憶装置1の一部でのデータ書込みの間の状態を示す。具体的には、図12及び図13は、書込み対象のメモリセルMCに対するデータの書込みの間のデータ書込みに関連する構成要素の状態を示す。書込み対象又は読出し対象のメモリセルMCは、以下、選択メモリセルMCsと称される場合がある。
選択メモリセルMCs中のサブメモリセルSMCは、選択サブメモリセルSMCsと称される場合がある。選択メモリセルMCs中の第1サブメモリセルSMCaは、選択第1サブメモリセルSMCasと称される場合がある。選択メモリセルMCs中の第2サブメモリセルSMCbは、選択第2サブメモリセルSMCbsと称される場合がある。
メモリセルMCのうちの選択メモリセルMCs以外のメモリセルMCは、非選択メモリセルMCnsと称される場合がある。非選択メモリセルMCns中の第1サブメモリセルSMCaは、非選択第1サブメモリセルSMCansと称される場合がある。非選択メモリセルMCns中の第2サブメモリセルSMCbは、非選択第2サブメモリセルSMCbnsと称される場合がある。
ワード線WLのうちのアドレス信号ADDにより指定されるワード線WLは、選択ワード線WLsと称される場合がある。ワード線WLのうちの選択ワード線WLs以外のワード線WLは、非選択ワード線WLnsと称される場合がある。
ビット線対BLPのうちのアドレス信号ADDにより指定される選択ビット線対BLPsと称される場合がある。選択ビット線対BLPs中のビット線BLは、選択ビット線BLsと称される場合がある。選択ビット線対BLPs中のビット線 ̄BLは、選択ビット線 ̄BLsと称される場合がある。
ビット線対BLPのうちの選択ビット線対BLPs以外のビット線対BLPは、非選択ビット線対BLPnsと称される場合がある。非選択ビット線対BLPns中のビット線BLは、非選択ビット線BLnsと称される場合がある。非選択ビット線対BLPns中のビット線 ̄BLは、非選択ビット線 ̄BLnsと称される場合がある。
図12及び図13は、回路を示すが、図12及び図13に示されるいくつかの構成要素の構造も表現する。具体的には、以下の通りである。第1サブメモリセルSMCaは、図4及び図5に示される構造に合わせて、ワード線WLの下側に描かれている。第2サブメモリセルSMCbは、図4及び図5に示される構造に合わせて、ワード線WLの上側に描かれている。
図12は、選択メモリセルMCsへの“1”データの書込みの間の状態を示す。図13は、選択メモリセルMCsへの“0”データの書込みの間の状態を示す。選択メモリセルMCsへのデータ書込みは、選択第1サブメモリセルSMCasのMTJ素子VRaへのデータ書込みと、選択第2サブメモリセルSMCbsのMTJ素子VRbへのデータ書込みを平行して行うことにより行われる。
1.2.1.1.“1”データ書込み
選択メモリセルMCsへの“1”データの書込みのために、書込み回路16、ロウ選択回路14、及びカラム選択回路15は、制御信号CN1、書込みデータDw、及びアドレス信号ADDに基づいて、図12に示される状態を形成する。具体的には、以下の通りである。
書込み回路16は、書込み電位Vp、接地電位Vss、及び中間電位Vmを出力する。
カラム選択回路15は、選択ビット線BLs及び ̄BLsに、接地電位Vssを印加される配線Bvsを接続する。カラム選択回路15は、非選択ビット線BLns及び ̄BLnsに、中間電位Vmを印加される配線Bvmを接続する。
ロウ選択回路14は、選択ワード線WLsに、書込み電位Vpを印加される配線Wvpを接続する。ロウ選択回路14は、非選択ワード線WLnsに、中間電位Vmを印加される配線Wvmを接続する。
図12を参照してここまで記述されるようなワード線WL、及びビット線BL並びに ̄BLの接続により、ワード線WL、及びビット線BL並びに ̄BLに、図12に示される電位が印加される。すなわち、選択ワード線WLsから選択ビット線BLsに向かって、書込み電位Vpと接地電位Vssの電位差の大きさに等しい電圧が印加される。選択ワード線WLsから選択ビット線 ̄BLsに向かって、書込み電位Vpと接地電位Vssの電位差に等しい大きさの電圧が印加される。以下、書込み電位Vpと接地電位Vssの電位差に等しい大きさを有する電圧は、書込み電圧Vwdと称される場合がある。書込み電圧Vwdの大きさは、書込み電位Vpの大きさに依存する。書込み電位Vpは、書込み電圧Vwdを印加されるサブメモリセルSMCにP書込み電流Iwp又はAP書込み電流Iwapを流すとともに、このサブメモリセルSMCのセレクタSEをオンさせる大きさを有する。このため、書込み電圧Vwdの印加により、選択サブメモリセルSMCsにP書込み電流Iwp又はAP書込み電流Iwapが流れる。選択ワード線WLsから選択ビット線BLsに向かう書込み電圧Vwdの印加によって選択第1サブメモリセルSMCasをP書込み電流Iwpが流れ、選択第1サブメモリセルSMCasに対してP書込みがなされる。選択第1サブメモリセルSMCasは、P書込みの後、P状態にある。また、選択ワード線WLsから選択ビット線 ̄BLsに向かう書込み電圧Vwdの印加によって選択第2サブメモリセルSMCbsをAP書込み電流Iwapが流れ、選択第2サブメモリセルSMCbsに対してAP書込みがなされる。選択第2サブメモリセルSMCbsは、AP書込みの後、AP状態にある。選択第1サブメモリセルSMCasに対するP書込みと選択第2サブメモリセルSMCbsに対するAP書込みの後、選択メモリセルMCsは、“1”データを記憶している状態にある。以下、或るメモリセルMCが“1”データを記憶している状態にするための動作は、このメモリセルMCへの“1”データ書込みと称される場合がある。
一方、非選択ビット線BLns及び ̄BLnsには、中間電位Vmが印加されている。このため、選択ワード線WLsと非選択ビット線BLnsの間の非選択第1サブメモリセルSMCans、及び選択ワード線WLsと非選択ビット線 ̄BLnsの間の非選択第2サブメモリセルSMCbnsに、電圧が印加される。以下、選択ワード線WLsと非選択ビット線BLnsの間の非選択第1サブメモリセルSMCans、及び選択ワード線WLsと非選択ビット線 ̄BLnsの間の非選択第2サブメモリセルSMCbnsは、半選択状態にあると称される場合があり、また、半選択サブメモリセルSMChと称される場合がある。以下、半選択サブメモリセルSMChに印加される電圧は、半選択電圧と称される場合がある。
非選択ワード線WLnsと非選択ビット線BLnsの間の非選択第1サブメモリセルSMCans、及び非選択ワード線WLnsと非選択ビット線 ̄BLnsの間の非選択第2サブメモリセルSMCbnsには、電位差は生じない。
非選択ワード線WLnsと選択ビット線BLsの間の非選択第1サブメモリセルSMCans、及び非選択ワード線WLnsと選択ビット線 ̄BLsの間の非選択第2サブメモリセルSMCbnsにも、半選択電圧が印加される。
半選択電圧は、書込み電位Vpと中間電位Vmとの差、又は接地電位Vssと中間電位Vmとの差の大きさに等しい。中間電位Vmは、接地電位Vssより高く、上記のように例えば、電源電位Vddの大きさの半分の大きさを有する。このため、半選択電圧は、書込み電圧Vwdより低く、P書込み電流Iwp及びAP書込み電流Iwapより小さい電流しか流さない。よって、半選択サブメモリセルSMChにはP書込みもAP書込みもなされず、選択メモリセルMCsに選択的にデータが書き込まれる。
1.2.1.2.“0”データ書込み
選択メモリセルMCsへの“0”データの書込みのために、書込み回路16、ロウ選択回路14、及びカラム選択回路15は、制御信号CN1、書込みデータDw、及びアドレス信号ADDに基づいて、図13に示される状態を形成する。具体的には、以下の通りである。
書込み回路16は、書込み電位Vp、接地電位Vss、及び中間電位Vmを出力する。
カラム選択回路15は、選択ビット線BLs及び ̄BLsに、書込み電位Vpを印加される配線Bvpを接続する。カラム選択回路15は、非選択ビット線BLns及び非選択ビット線 ̄BLnsに、中間電位Vmを印加される配線Bvmを接続する。
ロウ選択回路14は、選択ワード線WLsに、接地電位Vssを印加される配線Wvsを接続する。ロウ選択回路14は、非選択ワード線WLnsに、中間電位Vmを印加される配線Wvmを接続する。
図13を参照してここまで記述されるようなワード線WL、及びビット線BL並びに ̄BLの接続により、ワード線WL、及びビット線BL並びに ̄BLに、図13に示される電位が印加される。すなわち、選択ビット線BLsから選択ワード線WLsに向かって、書込み電圧Vwdが印加されるとともに選択ビット線 ̄BLから選択ワード線WLsに向かって、書込み電圧Vwdが印加される。書込み電圧Vwdの印加により、選択サブメモリセルSMCsにAP書込み電流Iwap又はP書込み電流Iwpが流れる。選択ビット線BLsから選択ワード線WLsに向かう書込み電圧Vwdの印加によって選択第1サブメモリセルSMCasをAP書込み電流Iwapが流れ、選択第1サブメモリセルSMCasに対してAP書込みがなされる。選択第1サブメモリセルSMCasは、AP書込みの後、AP状態にある。また、選択ビット線 ̄BLsから選択ワード線WLsに向かう書込み電圧Vwdの印加によって選択第2サブメモリセルSMCbsをP書込み電流Iwpが流れ、選択第2サブメモリセルSMCbsに対して、P書込みがなされる。選択第2サブメモリセルSMCbsは、P書込みの後、P状態にある。選択第1サブメモリセルSMCasに対するAP書込みと選択第2サブメモリセルSMCbsに対するP書込みの後、選択メモリセルMCsは、“0”データを記憶している状態にある。以下、或るメモリセルMCが“0”データを記憶している状態にするための動作は、このメモリセルMCへの“0”データ書込みと称される場合がある。
“1”データ書込みについて記述される理由と同じ理由により、“0”データ書込みでも、選択メモリセルMCsに選択的にデータが書き込まれる。
1.2.2.データ読出し
図14は、第1実施形態の抵抗変化型記憶装置1の一部でのデータ読出しの間の状態を示す。具体的には、図14は、選択メモリセルMCsからのデータの読出しの間のデータ読出しに関連する構成要素の状態を示す。図14は、図12及び図13と同じく、回路だけでなく、第1サブメモリセルSMCa及び第2サブメモリセルSMCbの位置も表現している。
選択メモリセルMCsからのデータ読出しのために、読出し回路17、ロウ選択回路14、及びカラム選択回路15は、制御信号CN2、及びアドレス信号ADDに基づいて、図14に示される状態を形成する。具体的には、以下の通りである。
読出し回路17は、読出し電位Vread、接地電位Vss、及び中間電位Vmを出力する。
カラム選択回路15は、信号CLをハイレベルに維持する。この結果、選択ビット線BLsは、センスアンプSA(図9を参照)中のグローバルビット線GBLに接続されるとともに、選択ビット線 ̄BLsは、センスアンプSA中のグローバルビット線 ̄GBLに接続される。読出し回路17は、一時的に信号PDEをアサートする。アサートの間、グローバルビット線GBLとグローバルビット線 ̄GBLはディスチャージされる。次いで、カラム選択回路15は、選択ビット線BLs及び選択ビット線 ̄BLsに、接地電位Vssを印加される配線Bvsを接続する。カラム選択回路15は、非選択ビット線BLns及び非選択ビット線 ̄BLnsに、中間電位Vmを印加される配線Bvmを接続する。
次いで、ロウ選択回路14は、選択ワード線WLsに、読出し電位Vreadを印加される配線Wvrを接続する。ロウ選択回路14は、非選択ワード線WLnsに、接地電位Vssを印加される配線Wvsを接続する。
図14に示される状態で、読出し回路17は、センスアンプイネーブル信号SAEをアサートする。この結果、センスアンプSAによるセンス動作が開始する。すなわち、選択第1サブメモリセルSMCas及び選択第2サブメモリセルSMCbsを読出し電流Ireadが流れる。読出し電流Ireadにより、選択第1サブメモリセルSMCasの抵抗状態(P状態又はAP状態)に基づく電位が、グローバルビット線GBLに転送される。また、読出し電流Ireadにより、選択第2サブメモリセルSMCbsの抵抗状態に基づく電位がグローバルビット線 ̄GBLに転送される。選択第1サブメモリセルSMCas及び選択第2サブメモリセルSMCbsの一方はP状態であり、他方はAP状態である。このため、グローバルビット線GBL上の電位と、グローバルビット線 ̄GBL上の電位は差を有する。この差が、センスアンプSAにより増幅される。増幅により、ノードNBL1及びNBL2の一方の上に電源電位Vddが表れ、他方の上に接地電位Vssが表れる。ノードNBL2上の電位がノードNBL1上の電位より高いか、例えば、電源電位Vddであるか、または、ノードNBL2の電位がノードNBL1上の電位より低いか、例えば、接地電位Vssであるか、に基づいて、選択メモリセルMCsに記憶されているデータが判断される。ノードNBL2の電位がノードNBL1の電位より低い場合、これは、選択第1サブメモリセルSMCasがP状態にあるとともに選択第2サブメモリセルSMCbsがAP状態にあることを意味する。よって、選択メモリセルMCsは、“1”データを記憶していると判断される。一方、ノードNBL2の電位がノードNBL1の電位より高い場合、これは、選択第1サブメモリセルSMCasがAP状態にあるとともに選択第2サブメモリセルSMCbsがP状態にあることを意味する。よって、選択メモリセルMCsは、“0”データを記憶していると判断される。
非選択ワード線WLnsと非選択ビット線BLnsの間の非選択第1サブメモリセルSMCans、及び非選択ワード線WLnsと非選択ビット線 ̄BLnsの間の非選択第2サブメモリセルSMCbnsは、半選択の状態になる。
非選択ワード線WLnsと選択ビット線BLsの間の非選択第1サブメモリセルSMCans、及び非選択ワード線WLnsと選択ビット線 ̄BLsの間の非選択第2サブメモリセルSMCbnsには、電位差は生じない。選択ワード線WLsと非選択ビット線BLnsの間の非選択第1サブメモリセルSMCans、及び選択ワード線WLsと非選択ビット線 ̄BLnsの間の非選択第2サブメモリセルSMCbnsは、半選択の状態になる。半選択のサブメモリセルSMChは、半選択電圧を印加される。半選択電圧は、読出し電位Vreadと中間電位Vmとの差の大きさに等しい。中間電位Vmは、接地電位Vssより高く、上記のように、例えば、電源電位Vddの大きさの半分の大きさを有する。このため、半選択電圧は、読出し電流Ireadより小さい電流しか流さない。よって、半選択サブメモリセルSMChからはデータは読み出されず、選択メモリセルMCsから選択的にデータが読み出される。
1.3.効果
第1実施形態によれば、以下に記述されるように、高速で動作でき、高集積が可能な抵抗変化型記憶装置が提供されることが可能である。
MTJ素子は、低抵抗状態と高抵抗状態を利用してデータを記憶する。MTJ素子からのデータの読出しは、MTJ素子が低抵抗状態及び高抵抗状態のいずれであるかの判断に基づく。MTJ素子の抵抗の状態の判断には、例えば、MTJ素子の低抵抗状態での抵抗と高抵抗状態での抵抗の平均の大きさを有する参照用の抵抗が利用される。読出し対象のMTJ素子を流れる電流が、参照用の抵抗を流れる電流(以下、参照電流と称される場合がある)より大きいか、小さいかに基づいて、MTJ素子の抵抗状態が判断されることが可能である。MTJ素子は、低抵抗状態にあると、参照電流より大きな値の読出し電流(以下、高読出し電流と称する)を流し、高抵抗状態にあると、参照電流より小さな値の読出し電流(以下、低読出し電流と称する)を流す。
参照電流と高読出し電流の差、及び(又は)参照電流と低読出し電流の差が大きいほど、読出しのマージンが大きく、より正確な読出しが可能である。参照電流と高読出し電流の差、及び参照電流と低読出し電流の差は、MTJ素子の低抵抗状態での抵抗と高抵抗状態での抵抗の比(MR比)に依存する。よって、MTJ素子は、高いMR比を有することが望まれる。しかしながら、MR比は、望まれるほどに高くない。低いMR比への対策として、いわゆる自己参照読出しが知られている。自己参照読出しは、読出し対象のMTJ素子からの1回目のデータ読出し、読出し対象のMTJ素子へのデータの書込み、及び読出し対象のMTJ素子からの2回目のデータ読出しを含む。しかしながら、自己参照読出しは、データの判別に時間を要する。
低いMR比の対策として、セル毎2MTJ方式が考えられる。セル毎2MTJ方式は、データの読出しに参照電流を要しないので、低MR比による読出しマージンの制限が生じない。しかしながら、セル毎2MTJ方式を使用する抵抗変化型記憶装置は、1つのメモリセルが1つのMTJ素子を含む方式(セル毎1MTJ方式と称される場合がある)の場合と同じMTJ素子数で、セル毎1MTJ方式の半分の記憶容量しか有しない。セル毎2MTJ方式の抵抗変化型記憶装置の記憶容量を上げるには、MTJ素子の数を増やす必要がある。しかしながら、これは、抵抗変化型記憶装置のメモリセルアレイの面積の増大を要求する。
第1実施形態の抵抗変化型記憶装置1は、セル毎2MTJ方式を使用する。このため、MTJ素子VRのMR比に依存しないデータ読出しが可能である。また、第1実施形態の抵抗変化型記憶装置1では、ビット線BL、ワード線WL、及びビット線 ̄BLがz軸に沿って並び、各第1サブメモリセルSMCaは1つのビット線BL及び1つのワード線WLの間に位置するとともに、各第2サブメモリセルSMCbは1つのワード線WL及び1つのビット線 ̄BLの間に位置する。このため、1つのメモリセルMCを構成する2つのサブメモリセルSMCは、z軸方向に沿って並ぶ。よって、或る数のサブメモリセルSMCの2次元のメモリセルアレイ11に、この数の2倍のサブメモリセルSMCが設けられることが可能である。このことは、セル毎2MTJ方式の採用によっても、セル毎1MTJ方式でのメモリセルの配列の面積と同じ面積に、セル毎2MTJ方式の実現のためのサブメモリセルSMCが設けられることを可能にする。よって、セル毎1MTJ方式でのメモリセルMCの配列と同じ面積及び同じ記憶容量でセル毎2MTJ方式の抵抗変化型記憶装置1が実現されることが可能である。
1.4.変形例
データ読出しは、選択ワード線WLsに接続された2以上のメモリセルMCから並行して行われることも可能である。
変形例に係る抵抗変化型記憶装置1は、読出し回路17において、2以上のセンスアンプSAを含む。センスアンプSAの数は、データを並行して読み出されるメモリセルMCの数と同じか、それ以上である。並行してデータを読み出されるMCの組は、例えば、1つのカラムを構成し、アドレス信号ADD中のカラムアドレスにより指定される。
データ読出しの間、カラム選択回路15は、アドレス信号ADDにより指定される複数のメモリセルMCのそれぞれに接続された複数の選択ビット線対BLPSの各々を、1つのセンスアンプSAに接続する。この状態で、各選択ビット線対BLPSに対して、図14を参照して1つの選択ビット線対BLPSについて記述されるデータ読出しが並行して行われる。
2.第2実施形態
第2実施形態は、第1実施形態に基づき、データ書込みに関する。以下、第1実施形態と異なる特徴が主に記述される。
2.1.構成
図15は、第2実施形態の抵抗変化型記憶装置の機能ブロックを示す。図15についての記述において、記述されていない構成要素(機能ブロック)については、第1実施形態の構成要素と同じである。
図15に示されるように、第2実施形態の抵抗変化型記憶装置1は、第1実施形態の抵抗変化型記憶装置1に含まれる構成要素に加えて、比較回路18を含む。第2実施形態の抵抗変化型記憶装置1は、第1実施形態の抵抗変化型記憶装置1との区別のために、抵抗変化型記憶装置1bと称される場合がある。また、第2実施形態の制御回路13、書込み回路16、及び読出し回路17は、第1実施形態の制御回路13、書込み回路16、及び読出し回路17と部分的に異なる。以下、第2実施形態の制御回路13、書込み回路16、及び読出し回路17は、第1実施形態の制御回路13、書込み回路16、及び読出し回路17との区別のために、それぞれ、制御回路13b、書込み回路16b、及び読出し回路17bと称される場合がある。
書込み回路16bは、データラッチ16Aを含む。データラッチ16Aは、書込みデータDwが書込み回路16bによって受け取られると、受け取られた書込みデータDwを保持する。書込み回路16bは、制御信号CN1に基づいて、データラッチ16Aに保持されている書込みデータDwを比較回路18に供給する。
読出し回路17bは、データラッチ17Aを含む。データラッチ17Aは、読出しデータDrが得られると、読出しデータDrを保持する。読出し回路17bは、制御信号CN2に基づいて、読出しデータDrを、比較回路18に供給する。
比較回路18は、制御回路13bから制御信号CN3を受け取る。比較回路18は、制御信号CN3に基づいて、受け取られた書込みデータDwと受け取られた読出しデータDrを比較する。比較回路18は、比較の結果に基づいて、信号SIを制御回路13bに供給する。信号SIは、書込みデータDwと読出しデータDrの一致又は不一致の情報を伝送する。
制御回路13b、書込み回路16b、読出し回路17b、及び比較回路18を、以下に記述される動作を行うように制御する。
2.2.動作
図16は、第2実施形態の抵抗変化型記憶装置でのデータ書込みの間の動作を示す。具体的には、図16は、選択メモリセルMCsへのデータ書込みの動作を示す。図16に示されるように、データ書込みは、1又は複数のループを含む。図16は、複数のループの例を示す。各ループは、書込みステージとベリファイステージを含む。
書込みステージは、第1実施形態のデータ書込みの章で記述されるのと同じデータ書込みを含む。ただし、後述のように、ループの度に、書込み電位Vp、ひいては、書込み電圧Vwdは、相違し得る。
ベリファイステージは、第1実施形態のデータ読出しの章で記述されるのと同じデータ読出しを含む。ベリファイステージは、さらに、読出しデータと書込みデータとの比較を含む。或るデータ書込みに含まれる或るループでのベリファイステージにおいて、読出しデータと書込みデータが一致している場合、データ書込みは終了する。一方、或るループでのベリファイステージにおいて、読出しデータと書込みデータが不一致の場合、データ書込みは、次のループへと進行する。
図17及び図18は、第2実施形態のデータ書込みの間のいくつかの配線の電位を時間に沿って示す。具体的には、図17は、選択メモリセルMCsへの“1”データ書込みの間のワード線WL及びビット線BL並びに ̄BLの電位を時間に沿って示す。図18は、選択メモリセルMCsへの“0”データ書込みの間のワード線WL及びビット線BL並びに ̄BLの電位を時間に沿って示す。データ書込みの一部として、図17及び図18を参照して以下に記述される動作の前に、書込みデータDwがデータラッチ16Aに保持されている。
2.2.1.“1”データ書込み
図17に示されるように、データの書込みの間、選択ビット線BLs及び ̄BLsに、接地電位Vssが印加されている。データ書込みの間、非選択ワード線WLns、非選択ビット線BLns、及び非選択ビット線 ̄BLnsに、中間電位Vmが印加されている。
制御回路13bは、時刻t1から時刻t5に亘って、“1”データ書込みの第1ループを行う。第1ループの書込みステージは、時刻t1から時刻t2に亘る。第1ループのベリファイステージは、時刻t3から時刻t5に亘る。
制御回路13bは、時刻t1から時刻t2に亘って、選択メモリセルMCsに対する“1”データ書込みを行う。すなわち、時刻t1において、制御回路13bは、書込み回路16bを制御して、選択ワード線WLsに書込み電位Vpを印加する。書込み電位Vpは、大きさVp1を有する。以下、第n(nは自然数)ループの書込み電位Vpは、書込み電位Vpnと称される場合がある。書込み電位Vp1の印加は、時刻t2まで継続する。時刻t1から時刻t2に亘る電位の印可により、選択メモリセルMCsに対して“1”データ書込みが行われる。より具体的には、選択ワード線WLsから選択ビット線BLsに向かって書込み電圧Vwdが印加されるとともに、選択ワード線WLsから選択ビット線 ̄BLsに向かって書込み電圧Vwdが印加される。以下、第nループの書込み電圧Vwdは、書込み電圧Vwdnと称される場合がある。書込み電圧Vwd1の印加によって、選択第1サブメモリセルSMCasをP書込み電流Iwpが流れるとともに、選択第2サブメモリセルSMCbsをAP書込み電流Iwapが流れる。以下、第nループでの書込み電圧Vwdによって流れるAP書込み電流Iwapは、AP書込み電流Iwapnと称される場合がある。第nループでの書込み電圧Vwdによって流れるP書込み電流Iwpは、P書込み電流Iwpnと称される場合がある。
制御回路13bは、時刻t3から時刻t4に亘って、“1”データ書込みの第1ループのベリファイを行う。その一部として、制御回路13bは、読出し回路17bを制御して、選択メモリセルMCsからデータを読み出す。その目的で、制御回路13bは、読出し回路17bを制御して、時刻t3から時刻t4に亘って、選択ワード線WLsに読出し電位Vreadを印加する。時刻t3から時刻t4の動作により、読出しデータDrが得られる。
制御回路13bは、時刻t4から時刻t5に亘って、読出しデータDrと書込みデータDwを比較する。より具体的には、時刻t4から時刻t5に亘って、制御回路13bは、以下に記述される動作を行う。制御回路13bは、制御信号CN1を使用して、書込み回路16bに、書込みデータDwを比較回路18に供給させる。また、制御回路13bは、制御信号CN2を使用して、読出し回路17bに、読出しデータDrを比較回路18に供給させる。制御回路13bは、制御信号CN3を使用して、比較回路18に、信号SIを出力させる。制御信号CN3は、例えば、比較回路18をイネーブルにする情報を含む。制御回路13bは、信号SIが、読出しデータDrと書込みデータDwの一致を示す場合、実行中の“1”データ書込みを完了する。読出しデータDrと書込みデータDwが一致していることは、ベリファイがパスすると称される。一方、制御回路13bは、信号SIが、読出しデータDrと書込みデータDwの不一致を示す場合、第2ループに進行する。読出しデータDrと書込みデータDwが不一致であることは、ベリファイがフェイルすると称される。
以下、第1ループで行われる動作と同じ動作が、ベリファイパスまで繰り返される。ただし、第2ループ以降、第nループで使用される書込み電位Vpnは、第mループ(mはn-1)で使用される書込み電位Vpmより、ΔVn高い。或るループでのΔVnは、別のループでのΔVnと同じであっても違っていてもよい。
以下、第2ループ以降の動作の概要が、選択ワード線WLsに印加される電位を中心に記述される。時刻t6から時刻t10に亘って第2ループが行われる。具体的には、時刻t6から時刻t7に亘って、制御回路13bは、書込み回路16bを制御して、選択ワード線WLsに、書込み電位Vp2を印加する。書込み電位Vp2は、書込み電位Vp1の大きさとΔV2との和に等しい大きさを有する。書込み電位Vp2は、書込み電位Vp1より高い。このため、第2ループでのAP書込み電流Iwap2は、第1ループでのAP書込み電流Iwap1より高く、第2ループでのP書込み電流Iwp2は、第1ループでのP書込み電流Iwp1より高い。
nが3以上の整数の全てのケースについて、第nループでの時刻t(5n-4)、時刻t(5n-3)、時刻t(5n-2)、時刻t(5n-1)、及び時刻t(5n)での動作は、書込み電位Vpnが使用されることを除いて、それぞれ、時刻t1、時刻t2、時刻t3、時刻t4、及び時刻t5での動作と同じである。
2.2.2.“0”データ書込み
“0”データ書込みは、“1”データ書込みに類似する。以下に“0”データ書込みでの“1”データ書込みと異なる点が記述される。異なる点は、書込みステージでの電位の印加である。すなわち、各書込みステージにおいて、選択ワード線WLsには接地電位Vssが印加されるとともに、選択ビット線BLs及び ̄BLsに、書込み電位Vpが印加される。より具体的には、以下の通りである。
図18に示されるように、制御回路13bは、時刻t31から時刻t35に亘って、“0”データ書込みの第1ループを行う。第1ループの書込みステージは、時刻t31から時刻t32に亘る。第1ループのベリファイステージは、時刻t33から時刻t35に亘る。
制御回路13bは、時刻t31から時刻t32に亘って、選択メモリセルMCsに対する“0”データ書込みを行う。すなわち、時刻t31において、制御回路13bは、書込み回路16bを制御して、選択ビット線BLs及び ̄BLsに書込み電位Vp1を印加する。時刻t31から時刻t32に亘る電位の印可により、選択ビット線BLsから選択ワード線WLsに向かって書込み電圧Vwd1が印加されるとともに、選択ビット線 ̄BLsから選択ワード線WLsに向かって書込み電圧Vwd1が印加される。書込み電圧Vwd1の印加によって、選択第1サブメモリセルSMCasをAP書込み電流Iwap1が流れるとともに、選択第2サブメモリセルSMCbsをP書込み電流Iwpが流れる。
時刻t33から時刻t34までの動作は、“1”データ書込みでの時刻t3から時刻t4までの動作と同じである。
第2ループ以降も、“0”データ書込みでの第1ループと同様である。すなわち、nが2以上の整数の全てのケースについて、第nループでの時刻t(20n-4)、時刻t(20n-3)、時刻t(20n-2)、時刻t(20n-1)、及び時刻t(20n)での動作は、書込み電位Vpnが使用されることを除いて、それぞれ、時刻t31、時刻t32、時刻t33、時刻t34、及び時刻t35での動作と同じである。
2.3.効果
第2実施形態の抵抗変化型記憶装置1bは、第1実施形態と同じく、セル毎2MTJ方式を使用する。また、抵抗変化型記憶装置1bでは、第1実施形態と同じく、ビット線BL、ワード線WL、及びビット線 ̄BLがz軸に沿って並び、各第1サブメモリセルSMCaは1つのビット線BL及び1つのワード線WLの間に位置するとともに、各第2サブメモリセルSMCbは1つのワード線WL及び1つのビット線 ̄BLの間に位置する。このため、第1実施形態と同じ効果を得られる。
さらに、第2実施形態によれば、以下に記述されるように、書込み不良を抑制された抵抗変化型記憶装置が実現されることが可能である。
MTJ素子の低MR比に対する対策として、いわゆる自己参照読出しが知られている。自己参照読出しは、セル毎1MTJ方式に適用される。自己参照読出しでは、1つのメモリセル(以下、メモリセルMCRと称される場合がある)からのデータの読出しは、読出し対象のメモリセルMCR(以下、選択メモリセルMCRsと称される場合がある)からのデータの読出し、選択メモリセルMCRsへの或るデータの書込み、選択メモリセルMCRsからのデータの読出しを含む。1回目のデータ読出しの結果と、2回目のデータ読出しの結果の比較に基づいて、選択メモリセルMCRsに記憶されているデータを判別する。
自己参照読出しは、図4及び図5の構造に適用されることが可能である。ただし、この場合、第1実施形態ではサブメモリセルSMCとして使用される構造が、1つのメモリセルMCRとして使用される。第1実施形態のようにビット線BLとビット線 ̄BLの区別は必要ない。よって、第1実施形態においてビット線 ̄BLとして使用される導電体23もビット線BLとして機能する。各メモリセルMCRは、このメモリセルと接続された1つのワード線(選択ワード線WLs)及びこのメモリセルMCRと接続された1つのビット線(選択ビット線BLs)により選択される。データ読出しは、第1実施形態と同様に、選択ワード線WLsに読出し電位Vreadが印加され、その後に選択ビット線BLsと接続されたセンスアンプによる1回目のデータ読出し結果と、2回目のデータ読出し結果の比較により行われる。データ読出しの間、非選択ワード線WLns及び非選択ビット線BLnsには、第1実施形態と同じく、中間電位Vmが印加される。選択ワード線WLsと非選択ビット線BLnsの間の非選択メモリセルMCRは、半選択メモリセルMCRhと称される場合がある。図4及び図5の構造に自己参照読出しが適用される抵抗変化型記憶装置は、参考用の抵抗変化型記憶装置100と称される場合がある。
図4及び図5の構造を有する抵抗変化型記憶装置は、読出しの方式に関わらず、書込みディスターブを起こし得る。すなわち、半選択メモリセルMCRhに、半選択電圧が印加される。半選択電圧は、半選択メモリセルMCRhに、或る確率で、意図しないデータ書込み、すなわち、誤書き込みを起こし得る。
誤書き込みは、半選択電圧の抑制により、抑制されることが可能である。半選択電圧は、書込み電位Vpと中間電位Vmの差、及び中間電位Vmと接地電位Vssの差に依存する。よって、小さい書込み電位Vp及び小さい中間電位Vmによって、半選択電圧、ひいては誤書き込みが抑制されることが可能である。しかしながら、書込み電位Vpの低下は、書込み電圧Vwdの低下に繋がる。書込み電圧Vwdの低下は、AP書込み電流Iwap及びP書込み電流Iwpの低下に繋がり、これは、書込みエラー(書込み失敗)の増大に繋がる。したがって、書込み電位Vp及び中間電位Vmの調整は、書込みディスターブの抑制と書込みエラーの抑制の両方を実現できない。
書込みディスターブの抑制と誤書き込みの抑制は、ベリファイを含んだループの繰り返しによって実現され得る。すなわち、第1ループでの書込み電位Vp及び中間電位Vmの抑制により、書込みディスターブが抑制される。一方、書込み電圧Vwdの制限により、書込みエラーが生じ得る。しかしながら、ベリファイ及びループの度の書込み電位Vpの上昇を伴ったループの繰り返しにより、書込みディスターブを抑制できる最低の書込み電圧Vwdでの書込みが可能である。しかしながら、自己参照読出しは、上記のように、ベリファイに必要なデータの判別において、選択メモリセルMCRsからの2回のデータ読出しを含む。したがって、ループのベリファイの度に2回のデータ読出しが必要である。よって、自己参照読出しとベリファイの併用は、データ書込みを過度に長くする。
第2実施形態の抵抗変化型記憶装置1bは、セル毎2MTJ方式を採用する。セル毎2MTJ方式は、第1実施形態において記述されるように、選択メモリセルMCsからのデータの読出しに、2つの選択サブメモリセルSMCsからのデータ読出しは含むものの、これらの読出しは並行して行われる。このため、抵抗変化型記憶装置1bは、選択メモリセルMCRsからの自己参照読出しに要するような2回のデータ読出しを要さず、自己参照読出しに要するようなデータ書込みも要しない。よって、抵抗変化型記憶装置1bは、短時間でデータを読み出すことが可能である。よって、短時間でのベリファイが可能であり、ベリファイを含んだループの繰り返しに、参考用の抵抗変化型記憶装置100が要する時間よりも短い時間しか要しない。よって、抵抗変化型記憶装置1bは、書込みディスターブの抑制、書き込みエラーの抑制、及び短時間でのデータ書込みを実現できる。
3.第3実施形態
第3実施形態は、メモリセルアレイの構造の点で、第1実施形態と異なる。以下、第1実施形態と異なる特徴が主に記述される。
3.1.構成
第3実施形態の抵抗変化型記憶装置1は、第1及び第2実施形態の抵抗変化型記憶装置1との区別のために、以下、抵抗変化型記憶装置1cと称される場合がある。抵抗変化型記憶装置1cは、第1実施形態の抵抗変化型記憶装置1のメモリセルアレイ11と異なるメモリセルアレイ11を含む。以下、第3実施形態のメモリセルアレイ11は、第1実施形態のメモリセルアレイ11との区別のために、メモリセルアレイ11cと称される場合がある。
図19及び図20は、第3実施形態のメモリセルアレイ11cの一部の平面の構造を示す。図19及び図20は、xy面に沿った構造を示し、xy面での同じ領域を示す。図19は、z軸に沿って並ぶ或る複数の層を示す。図20は、図19に示される層の一部と、図19に示される層より上の層を示す。図19及び図20は、視認による構成要素の区別を容易にするために、ハッチングを付された構成要素を含む。しかしながら、ハッチングは、構成要素の区別のみを目的として使用されており、構成要素の材料を、ハッチングの模様によって示される材料に特定も限定もしない。
図19に示されるように、或る層において、複数の導電体51が設けられている。導電体51は、導電体51A及び導電体51Bを含む。導電体51Aは、x軸に沿って延び、y軸に沿って間隔を有して並ぶ。各導電体51Aは、1つのワード線WLの少なくとも一部として機能する。
導電体51Bは、y軸に沿って延びる。各導電体51Bは、y軸に沿って並ぶ複数の導電体51Aの組とy軸に沿って並ぶ複数の導電体51Aの別の組との間に位置する。各導電体51Bは、その両側の導電体51Aと間隔を有する。各導電体51Bは、1つのビット線BLの少なくとも一部として機能する。
導電体51の層の1つ上の層において、複数のコンタクトプラグ53、及び複数のサブメモリセルSMCが設けられている。コンタクトプラグ53は、例えば、xy面に沿って円の形状を有する。コンタクトプラグ53は、コンタクトプラグ53A及び53Bを含む。1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bは、対を構成する。コンタクトプラグ53A及び53Bの各対は、1つの導電体51Aと少なくとも部分的に重なり、例えば1つの導電体51Aのz軸に沿った真上に位置する。コンタクトプラグ53Aは、導電体51Aの左端において、この導電体51Aと重なる。コンタクトプラグ53Bは、導電体51Aの右端において、この導電体51Aと重なる。y軸に沿って並ぶ複数の導電体51Aとそれぞれ重なる複数のコンタクトプラグ53Aは、y軸に沿って並ぶ。y軸に沿って並ぶ複数の導電体51Aとそれぞれ重なる複数のコンタクトプラグ53Bは、y軸に沿って並ぶ。
各サブメモリセルSMCbは、1つの導電体51Aと少なくとも部分的に重なり、例えば1つの導電体51Aのz軸に沿った真上に位置する。各サブメモリセルSMCbは、1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に位置する。換言すると、各導電体51Aのz軸に沿った上方において、1つのコンタクトプラグ53A、1つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bは、x軸に沿って並ぶ。y軸に沿って並ぶ複数の導電体51Aとそれぞれ重なる複数のサブメモリセルSMCbは、y軸に沿って並ぶ。
各サブメモリセルSMCaは、1つの導電体51Bと少なくとも部分的に重なり、例えば1つの導電体51Bのz軸に沿った真上に位置する。サブメモリセルSMCaのいくつかは、y軸に沿って間隔を有して並ぶ。各サブメモリセルSMCaは、x軸に沿って並ぶ2つの導電体51Aの間に位置する。よって、1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aは、x軸に沿って並ぶ。
x軸に沿って並ぶ1つのコンタクトプラグ53と、そのx軸に沿って両側の2つのサブメモリセルSMCまでの領域は、1つのメモリセルMCを構成する。図19及びそれ以降の図、並びに明細書の記述は、各メモリセルMCが、x軸に沿って並ぶ1つのサブメモリセルSMCa、コンタクトプラグ53A、及び1つのサブメモリセルSMCbが1つのメモリセルMCに含まれる例に基づく。しかしながら、各メモリセルMCがx軸に沿って並ぶ1つのサブメモリセルSMCb、コンタクトプラグ53B、及び1つのサブメモリセルSMCaが1つのメモリセルMCに含まれていてもよい。
図20に示されるように、コンタクトプラグ53及び複数のサブメモリセルSMCの層の1つ上の層において、複数の導電体55が設けられている。導電体55は、導電体55A及び導電体55Bを含む。導電体55Aは、x軸に沿って延び、y軸に沿って間隔を有して並ぶ。各導電体55Aは、x軸に沿って並ぶ1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aと、部分的に重なる。例えば、各導電体55Aは、x軸に沿って並ぶ1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのz軸に沿った真上に位置する。各導電体55Aは、1つのワード線WLの少なくとも一部として機能する。
各導電体55Bは、y軸に沿って延びる。各導電体55Bは、y軸に沿って並ぶ複数の導電体55Aの組とy軸に沿って並ぶ複数の導電体55Aの別の組との間に位置する。各導電体55Bは、その両側の2つの導電体55Aと間隔を有する。各導電体55Bは、y軸に沿って並ぶ複数のサブメモリセルSMCbと部分的に重なり、例えば、y軸に沿って並ぶ複数のサブメモリセルSMCbのz軸に沿った真上に位置する。各導電体55Bは、1つのビット線 ̄BLの少なくとも一部として機能する。
図21、図22、図23、及び図24は、第3実施形態のメモリセルアレイ11cの一部の断面の構造を示す。図21は、図19及び図20のXXI-XXI線に沿った断面を示す。図22は、図19及び図20のXXII-XXII線に沿った断面を示す。図23は、図19及び図20のXXIII-XXIII線に沿った断面を示す。図24は、図19及び図20のXXIV-XXIV線に沿った断面を示す。
図21に示されるとともに図19及び図20を参照して記述されるように、図21に示される最下の層において、導電体51A及び導電体51Bがx軸に沿って交互に並ぶ。導電体51A及び51Bは、同じ導電体に由来する。すなわち、導電体51A及び51Bは、導電体51A及び51Bのためのxy面に沿って拡がる導電体が部分的に除去されることにより形成される。
導電体51A及び51Bの層の1つ上の層において、コンタクトプラグ53A及び53B、並びに、サブメモリセルSMCa及びSMCbが位置する。1つのコンタクトプラグ53A、1つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bの各組は、1つの導電体51Aの上面上に位置する。各組の1つのコンタクトプラグ53A、1つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bは、x軸に沿って間隔を有して並ぶ。各サブメモリセルSMCaは、1つの導電体51Bの上面上に位置する。
サブメモリセルSMCa及びSMCbは、同じ材料に由来する。すなわち、サブメモリセルSMCaのうちの或る層中に位置する構成要素と、サブメモリセルSMCbの同じ層中に位置する構成要素は、同じ材料(導電体、絶縁体、又は強磁性体等)に由来する。より具体的には、以下の通りである。図6を参照して記述されるように、サブメモリセルSMCは、セレクタSE、強磁性層41、絶縁層42、及び強磁性層43を含む積層された複数の構成要素を含む。第3実施形態のサブメモリセルSMCa及びSMCbは、抵抗変化型記憶装置1cの製造プロセス中の或る一連のステップによって並行して形成される。例として、図6の構造に基づくと、セレクタSEのためのxy面に沿って拡がる材料が形成され、この材料が部分的に除去されることにより、サブメモリセルSMCa及びSMCbのそれぞれのためのセレクタSEa及びSEbが形成される。強磁性層41、絶縁層42、及び強磁性層43についても同じである。強磁性層41、絶縁層42、及び強磁性層43のそれぞれのためのxy面に沿って拡がる複数の材料が積層され、この複数の材料が部分的に除去されることにより、サブメモリセルSMCaのMTJ素子VRa及びサブメモリセルSMCbのMTJ素子VRbが形成される。サブメモリセルSMCa及びSMCbが図6に示されないさらなる構成要素を有するケースについても、セレクタSE、強磁性層41、強磁性層43の1つ以上が複数の構成要素から構成されているケースについても同じである。このため、プロセスのばらつきによるサブメモリセルSMCa及びSMCbの特性のばらつきを抑制することが可能である。
コンタクトプラグ53A及び53B、並びにサブメモリセルSMCa及びSMCbの層の1つ上の層において、導電体55A及び55Bが位置する。各導電体55Aは、1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのそれぞれの上面と接する。各導電体55Bは、1つのサブメモリセルSMCbの上面上に位置する。導電体55A及び55Bは、同じ導電体に由来する。すなわち、導電体55A及び55Bは、導電体55A及び55Bのためのxy面に沿って拡がる導電体が部分的に除去されることにより形成される。
図22に示されるとともに図19及び図20を参照して記述されるように、各導電体51Bの上面上に、サブメモリセルSMCaが位置する。各導電体55Aは、底面において、y軸に沿って並ぶサブメモリセルSMCaのそれぞれの上面と接する。
図23に示されるとともに図19及び図20を参照して記述されるように、各導電体51Aの上面上に、1つのコンタクトプラグ53Aが位置する。各導電体55Bは、1つのコンタクトプラグ53Aの上面上に位置する。
図24に示されるとともに図19及び図20を参照して記述されるように、各導電体51Aの上面上に、1つのサブメモリセルSMCbが位置する。各導電体55Bは、底面において、y軸に沿って並ぶサブメモリセルSMCbのそれぞれの上面と接する。
3.2.効果
第3実施形態のメモリセルアレイ11cの構造によっても、第1実施形態において図3を参照して記述される回路が構成されることが可能である。このため、第3実施形態によっても、セル毎2MTJ方式の実現が可能であり、第1実施形態において記述される理由と同じ理由により、MTJ素子VRのMR比に依存しないデータ読出しが可能である。
また、第3実施形態によれば、以下に記述されるように、メモリセルMCに対するデータ書込み及び(又は)データ読出しの制御が容易な抵抗変化型記憶装置1cが提供されることが可能である。
サブメモリセルSMCは、熱に対して敏感である。このため、サブメモリセルSMCに製造プロセスにおいて熱が加えられることにより、サブメモリセルSMCの特性が変化し得る。サブメモリセルSMCa及びSMCbが、同じ複数の積層された構成要素の組に由来し、同じ一連の製造プロセスにより形成されている。よって、サブメモリセルSMCa及びSMCbは、同じ熱処理を経ており、熱処理に対して、同様に特性を変える。このことは、サブメモリセルSMCa及びSMCbの特性のばらつきを抑制し、サブメモリセルSMCa及びSMCbは実質的に同じ特性を有する。このため、サブメモリセルSMCaに必要なP書込み電流Iwp及びAP書込み電流Iwapは、サブメモリセルSMCbに必要なP書込み電流Iwp及びAP書込み電流Iwapにそれぞれ非常に近く、例えば実質的に同じである。このことは、選択メモリセルMCsへの“0”データ書込みに要する条件(例えば、書込み電圧Vwd)と、選択メモリセルMCsへの“1”データ書込みに要する条件との違いを抑制する。よって、データ書込みの制御が容易である。
また、サブメモリセルSMCa及びSMCbの特性のばらつきの抑制により、サブメモリセルSMCaの低抵抗状態の抵抗及び高抵抗状態の抵抗は、サブメモリセルSMCbの低抵抗状態の抵抗及び高抵抗状態の抵抗にそれぞれ非常に近く、例えば実質的に同じである。このことは、選択メモリセルMCsからの“0”データ読出しに要する条件(例えば、読出し電位Vread)と、選択メモリセルMCsからの“1”データ読出しに要する条件との違いを抑制する。よって、データ読出しの制御が容易である。
3.3.変形例
第3実施形態の抵抗変化型記憶装置1cは、セル毎2MTJ方式を採用する。よって、第3実施形態は、第2実施形態と組み合せられることが可能であり、組合せにより、第2実施形態によって得られる効果と同じ効果をさらに得られる。
4.第4実施形態
第4実施形態は、メモリセルアレイの構造の点で、第1及び第3実施形態と異なる。以下、第3実施形態と異なる特徴が主に記述される。
4.1.構成
第4実施形態の抵抗変化型記憶装置1は、第1及び第3実施形態の抵抗変化型記憶装置1との区別のために、以下、抵抗変化型記憶装置1dと称される場合がある。抵抗変化型記憶装置1は、第1及び第3実施形態のメモリセルアレイ11と異なるメモリセルアレイ11を含む。以下、第4実施形態のメモリセルアレイ11は、第1及び第3実施形態のメモリセルアレイ11との区別のために、メモリセルアレイ11dと称される場合がある。
図25は、第4実施形態のメモリセルアレイ11dの一部の平面の構造を示す。図25は、xy面に沿った構造を示す。図25は、視認による構成要素の区別を容易にするために、ハッチングを付された構成要素を含む。しかしながら、ハッチングは、構成要素の区別のみを目的として使用されており、構成要素の材料を、ハッチングの模様によって示される材料に特定も限定もしない。
図25に示されるように、サブメモリセルSMC(SMCa及びSMCb)は、コンタクトプラグ53(53A及び53B)と、x軸に沿って並んでおらず、y軸に沿って並んでいない。具体的には、以下の通りである。いくつかのコンタクトプラグ53は、x軸に沿って並び、x軸に沿って並ぶ複数のコンタクトプラグ53の複数の組が、y軸に沿って並ぶ。また、いくつかのコンタクトプラグ53は、y軸に沿って並び、y軸に沿って並ぶ複数のコンタクトプラグ53の複数の組が、x軸に沿って並ぶ。すなわち、コンタクトプラグ53は、行列状に配置されている。コンタクトプラグ53の行列のコンタクトプラグ53の各行(x軸に沿って並ぶコンタクトプラグ53の組)は、交互に並ぶコンタクトプラグ53A及び53Bを含む。コンタクトプラグ53の行列は、コンタクトプラグ53Aの複数の列(y軸に沿って並ぶコンタクトプラグ53Aの組)と、コンタクトプラグ53Bの複数の列を含む。コンタクトプラグ53Aの列とコンタクトプラグ53Bの列は、x軸に沿って交互に並ぶ。
サブメモリセルSMCの各列は、コンタクトプラグ53Aの1つの列と、コンタクトプラグ53Bの1つの列との間に位置する。例えば、サブメモリセルSMCの各列は、コンタクトプラグ53の2つの列の中間に位置する。コンタクトプラグ53Aの列とコンタクトプラグ53Bの列は、x軸に沿って交互に並ぶ。サブメモリセルSMCaの列の左側には、コンタクトプラグ53Bの列が位置し、サブメモリセルSMCaの列の右側には、コンタクトプラグ53Aの列が位置する。サブメモリセルSMCbの列の左側には、コンタクトプラグ53Aの列が位置し、サブメモリセルSMCaの列の右側には、コンタクトプラグ53Bの列が位置する。
いくつかのサブメモリセルSMCは、x軸に沿って並ぶ。サブメモリセルSMCの各行(x軸に沿って並ぶサブメモリセルSMCの組)は、交互に並ぶサブメモリセルSMCa及びSMCbを含む。サブメモリセルSMCの各行は、y軸上で、コンタクトプラグ53の2つの行の間に位置する。例えば、サブメモリセルSMCの各行は、コンタクトプラグ53の2つの行の中間に位置する。
以上のような配置により、サブメモリセルSMCは、行列状に配置されている。
以上の配置のサブメモリセルSMCa及びSMCb並びにコンタクトプラグ53A及び53Bが、第3実施形態において記述されるのと同じように、導電体51A及び導電体51Bと電気的に接続される。具体的には、以下の通りである。
各導電体51Aは、第3実施形態と同じく、1つのコンタクトプラグ53A、1つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bのそれぞれの底面と接続される。そのために、各導電体51Aは、1つのコンタクトプラグ53A、1つのサブメモリセルSMCb、1つのコンタクトプラグ53Bに沿って延びる。各導電体51Aは、この導電体51Aと接続されるコンタクトプラグ53Aのz軸に沿った下方の位置と、この導電体51Aと接続されるコンタクトプラグ53Bのz軸に沿った下方の位置に亘って延びる。各導電体51Aは、例えば、x軸から時計回りに45°回転した軸に沿って延びる。
各導電体55Aは、第3実施形態と同じく、1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのそれぞれの上面と接続される。そのために、1つのコンタクトプラグ53B、1つのサブメモリセルSMCa、1つのコンタクトプラグ53Aに沿って延びる。各導電体55Aは、この導電体55Aと接続されるコンタクトプラグ53Bのz軸に沿った上方の位置と、この導電体55Aと接続されるコンタクトプラグ53Aのz軸に沿った上方の位置に亘って延びる。各導電体55Aは、x軸から反時計回りに45°回転した軸に沿って延びる。
4.2.効果
第4実施形態のメモリセルアレイ11dの構造によっても、第1実施形態において図3を参照して記述される回路が構成されることが可能である。このため、第4実施形態によっても、セル毎2MTJ方式の実現が可能であり、第1実施形態において記述される理由と同じ理由により、MTJ素子VRのMR比に依存しないデータ読出しが可能である。
また、第4実施形態によれば、第3実施形態と同じく、サブメモリセルSMCa及びSMCbは、同じ複数の積層された構成要素の組に由来し、同じ一連のプロセスにより形成されている。このため、第3実施形態と同じ効果を得られる。
さらに、第4実施形態によれば、コンタクトプラグ53とサブメモリセルSMCは、x軸に沿う行を構成せず、y軸に沿う列を構成しない。コンタクトプラグ53の行とサブメモリセルSMCの行は交互に並び、コンタクトプラグ53の列とサブメモリセルSMCの列は交互に並ぶ。このため、正方形の頂点にそれぞれ位置する4つのコンタクトプラグ53の配列の中心に各サブメモリセルSMCが位置し、正方形の頂点にそれぞれ位置する4つのサブメモリセルSMCの配列の中心に各コンタクトプラグ53が位置する。このことは、サブメモリセルSMC及びコンタクトプラグ53が高密度に配置されることを可能にする。第3及び第4実施形態の導電体51及び55が、実現可能な最小の寸法のラインアンドスペースのパターンの寸法で形成されるとすると、第4実施形態によれば、コンタクトプラグ53及びサブメモリセルSMCは、第3実施形態での密度よりも高い密度で配置されることが可能である。
5.第5実施形態
第5実施形態は、メモリセルアレイの構造の点で、第1、第3、及び第4実施形態と異なる。以下、第3実施形態と異なる特徴が主に記述される。
5.1.構成
第5実施形態の抵抗変化型記憶装置1は、第1、第3、及び第4実施形態の抵抗変化型記憶装置1との区別のために、以下、抵抗変化型記憶装置1eと称される場合がある。抵抗変化型記憶装置1は、第1、第3、及び第4実施形態のメモリセルアレイ11と異なるメモリセルアレイ11を含む。以下、第5実施形態のメモリセルアレイ11は、第1、第3、及び第4実施形態のメモリセルアレイ11との区別のために、メモリセルアレイ11eと称される場合がある。
図26及び図27は、第5実施形態のメモリセルアレイ11eの一部の平面の構造を示す。図26及び図27は、xy面に沿った構造を示し、xy面での同じ領域を示す。図26及び図27は、z軸に沿って並ぶ或る複数の層を示す。図27は、図26に示される層の一部と、図26に示される層より上の層を示す。図26及び図27は、視認による構成要素の区別を容易にするために、ハッチングを付された構成要素を含む。しかしながら、ハッチングは、構成要素の区別のみを目的として使用されており、構成要素の材料を、ハッチングの模様によって示される材料に特定も限定もしない。
メモリセルアレイ11eは、第3実施形態のメモリセルアレイ11dに類似する。第4実施形態ではx軸に沿って並ぶコンタクトプラグ53A及び53Bの間に1つのサブメモリセルSMCが設けられるのに対し、第5実施形態では、x軸に沿って並ぶコンタクトプラグ53A及び53Bの間に2つのサブメモリセルSMCが設けられる。
図26に示されるように、導電体51は、導電体51B及び導電体51Cを含む。導電体51Cは、x軸に沿って延び、y軸に沿って間隔を有して並ぶ。各導電体51Cは、1つのワード線WLの少なくとも一部として機能する。
各導電体51Bは、y軸に沿って並ぶ複数の導電体51Cの組と、y軸に沿って並ぶ複数の導電体51Cの別の組との間に位置する。複数の導電体51Cのうちのx軸に沿って並ぶ各2つの間において、2つの導電体51Bが設けられる。
各コンタクトプラグ53Aは、1つの導電体51Cと少なくとも部分的に重なり、例えば1つの導電体51Cのz軸に沿った真上に位置する。各コンタクトプラグ53Aは、1つの導電体51Cの左端において、この導電体51Cと重なる。各コンタクトプラグ53Bは、1つの導電体51Cと少なくとも部分的に重なり、例えば1つの導電体51Cのz軸に沿った真上に位置する。各コンタクトプラグ53Bは、1つの導電体51Cの右端において、この導電体51Cと重なる。
2つのサブメモリセルSMCaの各組は、1つのコンタクトプラグ53B及び1つのコンタクトプラグ53Aの間に位置し、例えば、1つのコンタクトプラグ53Bと1つのコンタクトプラグ53Aと、x軸に沿って並ぶ。
各サブメモリセルSMCbは、1つの導電体51Cと少なくとも部分的に重なり、例えば1つの導電体51Cのz軸に沿った真上に位置する。各導電体51Cと、2つの(1対の)サブメモリセルSMCbが少なくとも部分的に重なる。サブメモリセルSMCbの各対は、1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に位置する。例えば、1つのコンタクトプラグ53A、2つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bは、x軸に沿って並ぶ。いくつかのサブメモリセルSMCbは、y軸に沿って間隔を有して並ぶ。
x軸に沿って並ぶ2つの(1対の)サブメモリセルSMCaと、このサブメモリセルSMCaの対とコンタクトプラグ53を介して並ぶ2つの(1対の)サブメモリセルSMCbからなる4つのサブメモリセルSMCの各組は、2つのメモリセルMCを構成する。すなわち、サブメモリセルSMCaの対の第1の側(例えば左側)の1つと、このサブメモリセルSMCaの対とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの対の第1の側の1つは、1つのメモリセルMC1を構成する。サブメモリセルSMCaの対の第2の側(例えば右側)の1つと、このサブメモリセルSMCaの対とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの対の第2の側の1つは、1つのメモリセルMC2を構成する。
図27に示されるように、導電体55は、導電体55B及び導電体55Cを含む。導電体55Cは、x軸に沿って延び、y軸に沿って間隔を有して並ぶ。各導電体55Cは、x軸に沿って並ぶ1つのコンタクトプラグ53B、2つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aと、部分的に重なる。例えば、各導電体55Cは、x軸に沿って並ぶ1つのコンタクトプラグ53B、2つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのz軸に沿った真上に位置する。各導電体55Cは、1つのワード線WLの少なくとも一部として機能する。
導電体55Bは、y軸に沿って並ぶ複数の導電体55Cの組と、y軸に沿って並ぶ複数の導電体55Cの別の組との間に位置する。複数の導電体55Cのうちのx軸に沿って並ぶ各2つの間において、2つの導電体55Bが設けられる。
図28は、第5実施形態のメモリセルアレイ11eの一部の断面の構造を示す。図28は、図26及び図27のXXVIII-XXVIII線に沿った断面を示す。
図28に示されるとともに図26及び図27を参照して記述されるように、図28に示される最下の層において、1つの導電体51C、及び2つの導電体51Bの組がx軸に沿って交互に並ぶ。導電体51B及び51Cは、同じ導電体に由来する。すなわち、導電体51B及び51Cは、導電体51B及び51Cのためのxy面に沿って拡がる導電体が部分的に除去されることにより形成される。
導電体51B及び51Cの層の1つ上の層において、コンタクトプラグ53A及び53B、並びにサブメモリセルSMCa及びSMCbが位置する。1つのコンタクトプラグ53A、2つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bの各組は、1つの導電体51Cの上面上に位置する。
各サブメモリセルSMCaは、1つの導電体51Bの上面上に位置する。
コンタクトプラグ53A及び53B、並びにサブメモリセルSMCa及びSMCbの層の1つ上の層において、導電体55B及び55Cが位置する。各導電体55Cは、底面において、1つのコンタクトプラグ53B、2つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのそれぞれの上面と接する。
5.2.効果
第5実施形態のメモリセルアレイ11eの構造によっても、第1実施形態において図3を参照して記述される回路が構成されることが可能である。このため、第5実施形態によっても、セル毎2MTJ方式の実現が可能であり、第1実施形態において記述される理由と同じ理由により、MTJ素子VRのMR比に依存しないデータ読出しが可能である。
また、第4実施形態によれば、第3実施形態と同じく、サブメモリセルSMCa及びSMCbは、同じ複数の積層された構成要素の組に由来し、同じ一連の製造プロセスにより形成されている。このため、第3実施形態と同じ効果を得られる。
さらに、第5実施形態によれば、1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に、2つのサブメモリセルSMCがx軸に沿って並ぶ。このことは、サブメモリセルSMCが高密度に配置されることを可能にする。第3及び第5実施形態の導電体51及び55が、実現可能な最小の寸法のラインアンドスペースのパターンの寸法で形成されるとすると、第5実施形態によれば、コンタクトプラグ53及びサブメモリセルSMCは、x軸に沿って並ぶコンタクトプラグ53A及び53Bの間に1つのサブメモリセルSMCが設けられる第3実施形態での密度よりも高い密度で配置されることが可能である。
6.第6実施形態
第6実施形態は、メモリセルアレイの構造の点で、第1、第3、第4、及び第5実施形態と異なる。以下、第5実施形態と異なる特徴が主に記述される。
6.1.構成
第6実施形態の抵抗変化型記憶装置1は、第1、第3、第4、及び第5実施形態の抵抗変化型記憶装置1との区別のために、以下、抵抗変化型記憶装置1fと称される場合がある。抵抗変化型記憶装置1は、第1、第3、第4、及び第5実施形態のメモリセルアレイ11と異なるメモリセルアレイ11を含む。以下、第6実施形態のメモリセルアレイ11は、第1、第3、第4、及び第5実施形態のメモリセルアレイ11との区別のために、メモリセルアレイ11fと称される場合がある。
第6実施形態は、第5実施形態の拡張に相当する。すなわち、第6実施形態では、x軸に沿って並ぶコンタクトプラグ53A及び53Bの間に4つのサブメモリセルSMCが設けられる。
図29及び図30は、第6実施形態のメモリセルアレイ11fの一部の構造を示す。図29及び図30は、xy面に沿った構造を示し、xy面での同じ領域を示す。図29及び図30は、z軸に沿って並ぶ或る複数の層を示す。図30は、図29に示される層の一部と、図29に示される層より上の層を示す。図29及び図30は、視認による構成要素の区別を容易にするために、ハッチングを付された構成要素を含む。しかしながら、ハッチングは、構成要素の区別のみを目的として使用されており、構成要素の材料を、ハッチングの模様によって示される材料に特定も限定もしない。
図29に示されるように、複数の導電体51Cのうちのx軸に沿って並ぶ各2つの間において、4つの導電体51Bが設けられる。
4つのサブメモリセルSMCaの各組は、1つのコンタクトプラグ53B及び1つのコンタクトプラグ53Aの間に位置し、例えば、1つのコンタクトプラグ53Bと1つのコンタクトプラグ53Aと、x軸に沿って並ぶ。
各導電体51Cと、1組を構成する4つのサブメモリセルSMCbが重なる。サブメモリセルSMCbの各組は、1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に位置する。例えば、1つのコンタクトプラグ53A、4つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bは、x軸に沿って並ぶ。いくつかのサブメモリセルSMCbは、y軸に沿って間隔を有して並ぶ。
x軸に沿って並ぶ4つの(1組の)サブメモリセルSMCaと、このサブメモリセルSMCaの組とコンタクトプラグ53を介して並ぶ4つの(1組の)サブメモリセルSMCbからなる8つのサブメモリセルSMCの各組は、4つのメモリセルMCを構成する。すなわち、サブメモリセルSMCaの組の第1の側(例えば最も左側)から1番目の1つと、このサブメモリセルSMCaの組とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの組の第1の側から1番目の1つは、1つのメモリセルMC1を構成する。サブメモリセルSMCaの組の第1の側から2番目の1つと、このサブメモリセルSMCaの組とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの組の第1の側から2番目の1つは、1つのメモリセルMC2を構成する。サブメモリセルSMCaの組の第1の側から3番目の1つと、このサブメモリセルSMCaの組とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの組の第1の側から3番目の1つは、1つのメモリセルMC3を構成する。サブメモリセルSMCaの組の第1の側から4番目の1つと、このサブメモリセルSMCaの組とコンタクトプラグ53を介して並ぶサブメモリセルSMCbの組の第1の側から4番目の1つは、1つのメモリセルMC4を構成する。
図30に示されるように、各導電体55Cは、x軸に沿って並ぶ1つのコンタクトプラグ53B、4つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aと、部分的に重なる。例えば、各導電体55Cは、x軸に沿って並ぶ1つのコンタクトプラグ53B、4つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのz軸に沿った真上に位置する。
複数の導電体55Cのうちのx軸に沿って並ぶ各2つの間において、4つの導電体55Bが設けられる。
図31は、第5実施形態のメモリセルアレイ11fの一部の断面の構造を示す。図31は、図29及び図30のXXXI-XXXI線に沿った断面を示す。
図31に示されるとともに図29及び図30を参照して記述されるように、図31に示される最下の層において、1つの導電体51C、及び4つの導電体51Bの組がx軸に沿って交互に並ぶ。1つのコンタクトプラグ53A、4つのサブメモリセルSMCb、及び1つのコンタクトプラグ53Bの各組は、1つの導電体51Cの上面上に位置する。各導電体55Cは、底面において、1つのコンタクトプラグ53B、4つのサブメモリセルSMCa、及び1つのコンタクトプラグ53Aのそれぞれの上面と接する。
6.2.効果
第6実施形態のメモリセルアレイ11fの構造によっても、第1実施形態において図3を参照して記述される回路が構成されることが可能である。このため、第6実施形態によっても、セル毎2MTJ方式の実現が可能であり、第1実施形態において記述される理由と同じ理由により、MTJ素子VRのMR比に依存しないデータ読出しが可能である。
また、第6実施形態によれば、第3実施形態と同じく、サブメモリセルSMCa及びSMCbは、同じ複数の積層された構成要素の組に由来し、同じ一連の製造プロセスにより形成されている。このため、第3実施形態と同じ効果を得られる。
さらに、第6実施形態によれば、1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に、4つのサブメモリセルSMCがx軸に沿って並ぶ。このことは、サブメモリセルSMCが高密度に配置されることを可能にする。第6実施形態によれば、コンタクトプラグ53及びサブメモリセルSMCは、x軸に沿って並ぶコンタクトプラグ53A及び53Bの間に2つのサブメモリセルSMCが設けられる第5実施形態での密度よりも高い密度で、配置されることが可能である。
6.3.変形例
1つのコンタクトプラグ53Aと1つのコンタクトプラグ53Bの間に、4つ超のサブメモリセルSMCが並ぶことも可能である。このことは、コンタクトプラグ53及びサブメモリセルSMCをさらに高い密度で配置することを可能にする。
7.変形例
各サブメモリセルSMCにおいて、セレクタSEが可変抵抗素子VRの上面上に位置していてもよい。
可変抵抗素子VRがMTJ素子の場合、強磁性層41が、絶縁層42を挟んで、強磁性層43の上方に位置していてもよい。
可変抵抗素子VRは、MTJ素子以外の素子であってもよい。そのような素子は、相変化素子、強誘電体素子を含む。相変化素子は、PCRAM(Phase Change RAM)に用いられ、カルコゲナイドなどを含み、書込み電流によって生じる熱によって結晶状態または非晶質状態になり、それによって相違する抵抗値を示す。または、可変抵抗素子VRは、金属酸化物やペロブスカイト酸化物を含み、ReRAM(Resistive RAM)に用いられる素子を含んでいてもよい。このような可変抵抗素子VRの場合、可変抵抗素子VRの抵抗値は、書込みパルスの相違する幅(パルスの印加期間)や相違する振幅(電流値又は電圧値)、書込みパルスの相違する極性(印加方向)の印加によって変化する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…抵抗変化型記憶装置、2…メモリコントローラ、11…メモリセルアレイ、12…入出力回路、13…制御回路、14…ロウ選択回路、15…カラム選択回路、16…書込み回路、17…読出し回路、18…比較回路、MC…メモリセル、WL…ワード線、BL…ビット線、 ̄BL…ビット線、BLP…ビット線対、CN1…制御信号、CN2…制御信号、Dw…書込みデータ、Dr…読出しデータ、Vw…書込み用電位、Vr…読出し用電位、SMC…サブメモリセル、SMCa…第1サブメモリセル、SMCb…第2サブメモリセル、VR…可変抵抗素子、VR…MTJ素子、SE…セレクタ、21…導電体、22…導電体、23…導電体、41…強磁性層、42…絶縁層、43…強磁性層。

Claims (20)

  1. 第1可変抵抗素子及び第1双方向スイッチング素子を含む第1サブメモリセルと、第2可変抵抗素子及び第2双方向スイッチング素子を含む第2サブメモリセルと、を含むメモリセルと、
    第1導電体と、
    第2導電体と、
    第3導電体と、
    を備え、
    前記第1サブメモリセルは、前記第1導電体の上方に位置し、
    前記第2導電体は、前記第1サブメモリセルの上方に位置し、
    前記第2サブメモリセルは、前記第2導電体の上方に位置し、
    前記第3導電体は、前記第2サブメモリセルの上方に位置し、
    第1データを受け取り、前記メモリセルから読み出された第2データと前記第1データが一致していない場合、前記メモリセルに前記第1データを書き込むように構成されている、
    抵抗変化型記憶装置。
  2. 前記第1可変抵抗素子は、切替わり可能な第1抵抗又は第2抵抗を示し、
    前記第2抵抗は前記第1抵抗より高く、
    第2可変抵抗素子は、切替わり可能な第3抵抗又は第4抵抗を示し、
    前記第4抵抗は前記第3抵抗より高く、
    前記メモリセルは、前記第1可変抵抗素子が前記第1抵抗を示すとともに前記第2可変抵抗素子が前記第4抵抗を示すか、前記第1可変抵抗素子が前記第2抵抗を示すとともに前記第2可変抵抗素子が前記第3抵抗を示すかに基づいて1ビットのデータを記憶する、
    請求項1に記載の抵抗変化型記憶装置。
  3. 前記第1データを前記メモリセルに書き込むことは、
    前記第1可変抵抗素子を前記第1抵抗を示す状態にすることと前記第2可変抵抗素子を前記第4抵抗を示す状態にすることを並行して行うことか、
    前記第1可変抵抗素子を前記第2抵抗を示す状態にすることと前記第2可変抵抗素子を前記第3抵抗を示す状態にすることを並行して行うこと、
    を含む、
    請求項2に記載の抵抗変化型記憶装置。
  4. 前記第1データを受け取ると、
    前記第1データを前記メモリセルに書込み、
    前記第1データが書き込まれた後に前記メモリセルから前記第2データを読み出し、
    前記第2データが読み出された後に、前記第1データと前記第2データが一致していない場合、前記メモリセルに前記第1データを書き込む、
    ように構成されている、
    請求項1に記載の抵抗変化型記憶装置。
  5. 前記第1導電体と接続される第1ノード、及び前記第3導電体と接続された第2ノードを含み、
    第1入力において前記第1ノードと接続され、第1出力において前記第2ノードと接続された第1インバータと、
    第2入力において前記第2ノードと接続され、第2出力において前記第1ノードと接続された第2インバータと、
    を含む増幅回路をさらに備える、
    請求項1に記載の抵抗変化型記憶装置。
  6. 第1導電体と、
    前記第1導電体の上方の、第1可変抵抗素子及び第1双方向スイッチング素子を含む第1サブメモリセルと、
    前記第1サブメモリセルの上方の第2導電体と、
    前記第2導電体の下方で前記第2導電体と接続された第3導電体と、
    前記第3導電体の下方で前記第3導電体と接続された第4導電体と、
    前記第4導電体の上方の、第2可変抵抗素子及び第2双方向スイッチング素子を含む第2サブメモリセルと、
    を備える、
    抵抗変化型記憶装置。
  7. 前記第1導電体と前記第4導電体は、第1層中に位置し、
    前記第1サブメモリセルと、前記第3導電体と、前記第2サブメモリセルは、第2層中に位置する、
    請求項6に記載の抵抗変化型記憶装置。
  8. 前記第1可変抵抗素子と前記第2可変抵抗素子は、第3層中に位置し、
    前記第1双方向スイッチング素子と前記第2双方向スイッチング素子は、第4層中に位置する、
    請求項7に記載の抵抗変化型記憶装置。
  9. 前記第2サブメモリセルの上方の第5導電体をさらに含み、
    前記第2導電体と前記第5導電体は、第5層中に位置する、
    請求項6に記載の抵抗変化型記憶装置。
  10. 前記第1導電体は、第1軸に沿って延び、
    前記第2導電体及び前記第4導電体は、前記第1軸と交わる第2軸に沿って延びる、
    請求項6に記載の抵抗変化型記憶装置。
  11. 前記第2サブメモリセルの上方の第5導電体をさらに含み、
    前記第5導電体は、前記第1軸に沿って延びる、
    請求項10に記載の抵抗変化型記憶装置。
  12. 前記第1サブメモリセル、前記第3導電体、及び前記第2サブメモリセルは、前記第2軸に沿って並ぶ、
    請求項10に記載の抵抗変化型記憶装置。
  13. 前記第1導電体は、第1軸に沿って延び、
    前記第2導電体は、前記第1軸と交わる第2軸に沿って延び、
    前記第4導電体は、前記第1軸及び前記第2軸と交わる第3軸に沿って延びる、
    請求項6に記載の抵抗変化型記憶装置。
  14. 前記第2サブメモリセルの上方の第5導電体をさらに含み、
    前記第5導電体は、前記第1軸に沿って延びる、
    請求項13に記載の抵抗変化型記憶装置。
  15. 前記第1サブメモリセル、及び前記第2サブメモリセルは、間に前記第3導電体を挟むことなく前記第1軸と交わる第4軸に沿って並ぶ、
    請求項13に記載の抵抗変化型記憶装置。
  16. 第5導電体と、
    前記第5導電体の上方の、第3可変抵抗素子及び第3双方向スイッチング素子を含む第3サブメモリセルと、
    前記第4導電体の上方の、第4可変抵抗素子及び第4双方向スイッチング素子を含む第4サブメモリセルと、
    をさらに備える、
    請求項12に記載の抵抗変化型記憶装置。
  17. 前記第1導電体と、前記第4導電体と、前記第5導電体は、第6層中に位置し、
    前記第1サブメモリセルと、前記第3導電体と、前記第2サブメモリセルと、前記第3サブメモリセルと、前記第4サブメモリセルは、第7層中に位置する、
    請求項16に記載の抵抗変化型記憶装置。
  18. 前記第1可変抵抗素子と、前記第2可変抵抗素子と、前記第3可変抵抗素子と、前記第4可変抵抗素子は、第8層中に位置し、
    前記第1双方向スイッチング素子と、前記第2双方向スイッチング素子と、前記第3双方向スイッチング素子と、前記第4双方向スイッチング素子は、第9層中に位置する、
    請求項17に記載の抵抗変化型記憶装置。
  19. 前記第2サブメモリセルの上方の第6導電体と、
    前記第4サブメモリセルの上方の第7導電体と、
    をさらに含み、
    前記第2導電体と、前記第6導電体と、前記第7導電体は、第10層中に位置する、
    請求項16に記載の抵抗変化型記憶装置。
  20. 前記第1可変抵抗素子は、切替わり可能な第1抵抗又は第2抵抗を示し、
    前記第2抵抗は前記第1抵抗より高く、
    第2可変抵抗素子は、切替わり可能な第3抵抗又は第4抵抗を示し、
    前記第4抵抗は前記第3抵抗より高く、
    前記第1サブメモリセル及び前記第2サブメモリセルの組は、前記第1可変抵抗素子が前記第1抵抗を示すとともに前記第2可変抵抗素子が前記第4抵抗を示すか、前記第1可変抵抗素子が前記第2抵抗を示すとともに前記第2可変抵抗素子が前記第3抵抗を示すかに基づいて1ビットのデータを記憶する、
    請求項6に記載の抵抗変化型記憶装置。
JP2021023416A 2021-02-17 2021-02-17 抵抗変化型記憶装置 Pending JP2022125684A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021023416A JP2022125684A (ja) 2021-02-17 2021-02-17 抵抗変化型記憶装置
TW110114118A TWI791211B (zh) 2021-02-17 2021-04-20 電阻變化型記憶裝置
TW111117196A TWI853241B (zh) 2021-02-17 2021-04-20 電阻變化型記憶裝置
CN202110563973.6A CN114944177A (zh) 2021-02-17 2021-05-24 电阻变化型存储装置
US17/349,162 US11495295B2 (en) 2021-02-17 2021-06-16 Variable resistance memory device
US17/961,433 US11756617B2 (en) 2021-02-17 2022-10-06 Variable resistance memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021023416A JP2022125684A (ja) 2021-02-17 2021-02-17 抵抗変化型記憶装置

Publications (1)

Publication Number Publication Date
JP2022125684A true JP2022125684A (ja) 2022-08-29

Family

ID=82800487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021023416A Pending JP2022125684A (ja) 2021-02-17 2021-02-17 抵抗変化型記憶装置

Country Status (4)

Country Link
US (2) US11495295B2 (ja)
JP (1) JP2022125684A (ja)
CN (1) CN114944177A (ja)
TW (1) TWI791211B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023132766A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US7046549B2 (en) * 2003-12-31 2006-05-16 Solid State System Co., Ltd. Nonvolatile memory structure
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
WO2011152061A1 (ja) 2010-06-03 2011-12-08 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
US8848424B2 (en) * 2011-11-22 2014-09-30 Panasonic Corporation Variable resistance nonvolatile memory device, and accessing method for variable resistance nonvolatile memory device
JP5266429B1 (ja) * 2011-12-02 2013-08-21 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
JP6178451B1 (ja) 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
US9966136B2 (en) * 2016-09-09 2018-05-08 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
KR20180069463A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 가변 저항 메모리 소자
KR102345540B1 (ko) * 2017-07-03 2021-12-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
KR102368449B1 (ko) 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
TWI791211B (zh) 2023-02-01
US20220262436A1 (en) 2022-08-18
US11756617B2 (en) 2023-09-12
US11495295B2 (en) 2022-11-08
CN114944177A (zh) 2022-08-26
US20230032616A1 (en) 2023-02-02
TW202236609A (zh) 2022-09-16
TW202234660A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US7411815B2 (en) Memory write circuit
JP6271654B1 (ja) 不揮発性メモリ
TWI677119B (zh) 磁性記憶裝置
US20090067212A1 (en) Magnetic random access memory and data read method of the same
JP4435207B2 (ja) 磁気ランダムアクセスメモリ
JP2017509146A (ja) 高密度低電力gshe−stt mramのためのマルチレベルセル設計
KR20140095792A (ko) 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US10593375B2 (en) Semiconductor memory device with correcting resistances in series with memory array signal lines
US8144504B2 (en) Method of operating magnetic random access memory device
US20020097602A1 (en) Current source and drain arrangement for magnetoresistive memories (MRAMS)
US11756617B2 (en) Variable resistance memory device
CN113129953B (zh) 磁性随机存储器的读电路
US7791929B2 (en) Magnetoresistive RAM and associated methods
US11837288B2 (en) Memory device
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
US8120946B2 (en) Stacked magnetic devices
TWI853241B (zh) 電阻變化型記憶裝置
US11145346B2 (en) Memory device
US9773539B2 (en) Logical operation circuit and memory device
TWI620182B (zh) 半導體記憶體裝置
TWI785751B (zh) 可變電阻記憶體裝置
JP5140859B2 (ja) 半導体装置
JP2022047010A (ja) 磁気記憶装置
JP2024038840A (ja) メモリデバイスのフォーミング方法
TW202315180A (zh) 磁性記憶體裝置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106