CN113129953B

CN113129953B - 磁性随机存储器的读电路

Info

Publication number: CN113129953B
Application number: CN201911397827.XA
Authority: CN
Inventors: 何伟伟
Original assignee: Shanghai Information Technologies Co ltd
Current assignee: Shanghai Information Technologies Co ltd
Priority date: 2019-12-30
Filing date: 2019-12-30
Publication date: 2023-09-22
Anticipated expiration: 2039-12-30
Also published as: CN113129953A

Abstract

一种磁性随机存储器(MRAM)的读电路，读钳位电路由运算放大器及钳位晶体管所在回路构成，用于控制所述磁性存储单元电压钳位功能；基准电流产生电路由读通路负载管及两路电流源构成，读通路负载管经过钳位管与所述磁性存储单元电性连接；电流灵敏放大器用以将前述两路电流源的电流作为输入信号，完成电流值大小比较；以及锁存器接收电流灵敏放大器的比较结果转换成逻辑信号，从而完成所选中磁性存储单元组态信息的读取操作。完整读操作只需要两次读操作，不需要额外写操作，故增加了读可靠性；相对传统读电路，不需要参考单元作参照，节省芯片面积，降低了芯片制造成本。

Description

磁性随机存储器的读电路

技术领域

本发明涉及磁性随机存储器领域，特别涉及一种用于存储装置识别磁性隧道结状态及其读取的电路设计。

背景技术

近年来，采用磁性隧道结(Magnetic Tunnel Junction,MTJ)的磁性随机存储器(Magnetic Radom Access Memory，MRAM)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性自由层(Free Layer，FL)，磁性自由层可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(Tunnel Barrier Layer，TBL)；磁性参考层(Reference Layer，RL)位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻组件中记录信息，使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。在具有垂直各向异性(Perpendicular Magnetic Anisotropy，PMA)的磁性隧道结(MTJ)中，作为存储信息的自由层，在垂直方向拥有两个磁化方向，即：向上和向下，分别对应二进制中的“0”和“1”或“1”和“0”。

磁性随机存储器(MRAM)作为一种非易失性存储器应用于电子设备的集成电路中，并提供数据存储功能，其中数据通过编程作为MRAM位单元的一部分的的磁性隧道结(MTJ)来存储。磁性随机存储器(MRAM)的优点在于，即使在断电状态下，磁性隧道结(MTJ)的位单元仍可以正常保持所存储的信息，这是因为，数据作为磁性组件存储在磁性隧道结(MTJ)中。

读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

最基本的磁性随机存储器(MRAM)单元，由一个磁性隧道结(MTJ)和一个开关晶体管组成。开关晶体管的栅极(Gate)连接到芯片的字线(Word Line，WL)负责接通或切断这个开关晶体管，磁性隧道结(MTJ)和开关晶体管串接在芯片的位线(Bit Line，BL)上，读写操作在位线(BL)上进行。开关晶体管的源极(Source)接在芯片的源极线(Source Line，SL)上。

一个磁性随机存储器(MRAM)芯片由一个或多个磁性随机存储器(MRAM)存储单元的阵列组成，每个阵列有若干外部电路，如行地址解码器永以把收到的地址变成字线(WL)的选择，列地址解码器用以将收到的地址变成位线(BL)的选择，读写控制器永以控制位线(BL)上的读(测量)写(加电流)操作，输入输出控制用以和外部交换数据。现有技术大多是读电路是独立分开的，读取和写入操作时分别采用不同的电路设计。

读取MRAM的过程就是对MTJ的电阻进行测量。一般传统读电路操作采用参考电阻方法，其中，参考电阻可以用高精度电路或者多路MTJ组态的不同组合实现。但是此方法存在明显缺陷就是：两者均增加了读电路功耗；另外，若采用高精度电阻增加工艺制造成本，或者采用多路MTJ组态组合，其占用阵列面积，故增加了芯片成本。

中国专利CN109961811A揭露一种采用读写结合的方法进行有效读操作，可以降低传统读操作功耗，以及降低芯片制造成本。此发明具体原理是：首先通过读通路将MTJ初始组态反应到压域中，并保存到某个电容中；然后，通过写电路将此MTJ写到预定状态，再通过读通路将预定状态的MTJ电压信息保存到另一个电容中，再通过灵敏放大器和锁存器将原始信息读出，最后将原始组态信息写入MTJ中。至此，完整的读操作已完成。

上述的技术方案虽然可以减少读功耗，降低芯片面积，但有着以下三个主要问题。第一：此技术完整的读操作需要两次读操作，至少需要一次(甚至两次)额外写操作，增加了写操作，很显然增加了写操作功耗，不仅增加了时序控制复杂度，而且增加了写操作时间，故降低了完整读操作的读速度。第二：此发明完整读操作包含写操作，而写操作一般在获取管栅极施加的电压较高，沟道反型出的电子由于栅漏高电压作用导致隧穿到栅极，可能造成获取管的阈值电压漂移，降低了电流驱动能力，甚至引发写操作失败。第三：此发明读操作时要求两次读通路里面的电容之间和信号脉冲时间之间匹配要求较高，否则电容之间或者脉冲时间的不匹配会引入偏差，影响灵敏放大器的精度。

发明内容

为了解决现有技术的问题，本发明提供了一种磁性随机存储器(MRAM)的读电路，完整读操作只需要两次读操作，不需要额外写操作；另外，为了抑制工艺参数波动，本申请包含电流偏移电路，进一步增加读操作稳定性。本申请根据时序控制结合读钳位电路即可实现读操作，不需要额外写电路，故节省芯片面积；相对传统读电路，不需要参考单元作参照，同样也节省芯片面积，降低了芯片制造成本。

本申请的目的及解决其技术问题，是采用以下技术方案来实现的。一种磁性随机存储器的读电路，用于读取磁性存储单元的信息，所述磁性存储单元包括磁性隧道结和开关晶体管，所述磁性隧道结的一端接位线，所述开关晶体管的漏极端接磁性隧道结的另一端，栅极端接字线，源极端接源线，其特征在于，读钳位电路由运算放大器及钳位晶体管所在回路构成，用于分别在不同时刻接入第一读电压及第二读电压，且控制所述磁性存储单元电压钳位功能；基准电流产生电路由读通路负载管及第一电流源晶体管与第二电流源晶体管两路电流源构成，读通路负载管经过钳位管与所述磁性存储单元电性连接，两路电流源的电流是读通路负载管电流的镜像电流；电流灵敏放大器用以将前述两路电流源的电流做为输入信号，完成电流值大小比较；以及锁存器接受电流灵敏放大器的比较结果转换成逻辑信号，从而完成所选中磁性存储单元组态信息的读取操作。

在本申请的实施例中，所述读钳位电路的运算放大器正相输入端是连接可切换不同的第一读电压及第二读电压的电压信号，运算放大器输出端连接钳位晶体管的栅极，钳位晶体管的漏极接入运算放大器负相输入端。

在本申请的实施例中，所述第一电流源晶体管与第二电流源晶体管两路电流源的电流大小分别是读通路负载管电流在第一读电压及第二读电压时的镜像电流大小，且第二读电压是第一读电压的m倍数，m>1。所述第一电流源晶体管的尺寸大小为所述读通路负载管的m倍数，或所述第一电流源晶体管是由m个与所述读通路负载管尺寸相同的晶体管并联组成，且此电流路径输入电流灵敏放大器的负相输入端。所述第二电流源晶体管的尺寸与所述读通路负载管的尺寸相同，且此电流输入电流灵敏放大器的正相输入端。

在本申请的实施例中，所述读通路负载管的栅极和第一电流源晶体管与第二电流源晶体管的栅极间分别挂载一电容，用以保存第一读电压及第二读电压时刻读通路负载管的栅极电压，以维持其两时刻的电流。

在本申请的实施例中，所述电流灵敏放大器的负相接入一电流偏移电路，用以完成负载电流大小的调整功能。

在本申请的实施例中，所述第一读电压通过时序控制持续一段时间输入，此期间读钳位电路及电流偏移电路正常工作，并送入电流比较器的负相输入端；同理，再将第二读电压通过时序控制持续一段时间输入，此期间读钳位电路正常工作，并送入电流比较器的正相输入端；电流灵敏放大器完成电流值大小比较，及锁存器转换成逻辑信号，从而完成所选中磁性存储单元组态信息的读取操作。所述锁存器转输出的逻辑信号电位高和电位低来表示选中磁性存储单元中磁性隧道结所处为“1”和“0”，即磁性隧道结为反平行态电阻(Rap)和平行态电阻(Rp)。

本申请的磁性随机存储器(MRAM)的读电路，完整读操作只需要两次读操作，不需要额外写操作；读操作时获取管的电压偏置在常规电压下，不会做超压处理，两次读操作时不要求两次读通路时间相同，只需要电路直流工作点正常建立即可。另外，为了抑制工艺参数波动，本申请包含电流偏移电路，进一步增加读操作稳定性。

本申请只包含所选中单元，根据时序控制结合读钳位电路即可实现读操作，不需要额外写电路，故节省芯片面积，还可以增加读可靠性；相对传统读电路，不需要参考单元作参照，同样也节省芯片面积，降低了芯片制造成本。

附图说明

图1为本发明磁性随机存储器的读电路的示意图。

图2为电压偏置与MTJ阻值关系图。

图3为本发明读电路各种信号脉冲时序图。

图4为本发明实施例中的读电路的示意图。

符号说明

磁性存储单元100，读钳位电路200，运算放大器210，基准电流产生电路300，电流偏移电路400，电流灵敏放大器500，锁存器600，磁性隧道结MTJ，开关晶体管N1，位选开关管Bit，字线WL，钳位晶体管N2，第一读电压Vref，第二读电压m*Vref，读通路负载管P0，第一电流源晶体管P1，第二电流源晶体管P2，电流Ia、Ib，电容Ch1、Ch2，第一读信号φ1，第二读信号φ2。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

如图1为本发明磁性随机存储器的读电路的示意图，一种磁性随机存储器的读电路，用于读取磁性存储单元100的信息，所述磁性存储单元100包括磁性隧道结MTJ和开关晶体管N1，所述磁性隧道结MTJ的一端接位线(位选开关管Bit﹝j﹞)，所述开关晶体管N1的漏极端接磁性隧道结MTJ的另一端，栅极端接字线WL，源极端接源线(VSL)，其特征在于，读钳位电路200由运算放大器210及钳位晶体管N2所在回路构成，用于分别在不同时刻接入第一读电压Vref及第二读电压m*Vref，且控制所述磁性存储单元100电压钳位功能；基准电流产生电路300由读通路负载管P0及第一电流源晶体管P1与第二电流源晶体管P2两路电流源构成，读通路负载管P0经过钳位晶体管N2与所述磁性存储单元100电性连接，两路电流源的电流Ia及Ib是读通路负载管P0电流的镜像电流；电流灵敏放大器500用以将前述两路电流源的电流Ia及Ib作为输入信号，完成电流值大小比较；以及锁存器600接收电流灵敏放大器500的比较结果转换成逻辑信号，从而完成所选中磁性存储单元100组态信息的读取操作。磁性存储单元100的组态为“P”状态及“AP”状态，其中“P”状态为“0”，“AP”状态为“1”。

所述锁存器600转输出的逻辑信号Data电位高和电位低来表示选中磁性存储单元100中磁性隧道结MTJ所处为“1”和“0”，即磁性隧道结MTJ为反平行态电阻(Rap)和平行态电阻(Rp)。

所述读钳位电路200的运算放大器210正相输入端是连接可切换不同的第一读电压Vref及第二读电压m*Vref的电压信号，第二读电压m*Vref是第一读电压Vref的m倍数，m>1(m为整数)，运算放大器210输出端连接钳位晶体管N2的栅极，钳位晶体管N2的源极接入运算放大器210负相连接回路当中。运算放大器210正常工作时，当正相输入第一读电压Vref电位时，在整个负反馈系统作用下其负相维持此电位。同理，当运算放大器210正相输入第二读电压m*Vref电位时，在负反馈作用下，负相电位为m*Vref电位，但是第二读电压m*Vref值不能过大，防止磁性隧道结MTJ流过大电流而造成误写操作。

所述两路电流源中的第一电流源晶体管P1的尺寸大小为所述读通路负载管P0的m倍数，或第一电流源晶体管P1是由m个尺寸的读通路负载管P0并联构成，且此电流Ia路径输入电流灵敏放大器500的负相。所述读通路负载管P0的尺寸与所述两路电流源中的第二电流源晶体管P2的尺寸相同，且此电流Ib输入电流灵敏放大器500的正相。

所述两路电流源的电流Ia及Ib大小分别是读通路负载管P0电流在不同读取时刻的镜像大小，且所述读通路负载管P0的栅极和第一电流源晶体管P1与第二电流源晶体管P2的栅极分别挂载电容Ch1与Ch2，用以保存第一读电压Vref及第二读电压m*Vref两时刻读通路负载管P0栅极电压，存储不同时刻的读通路负载管P0栅极电位以获得两时刻相应倍数的镜像电流Ia及Ib。

进一步，所述电流灵敏放大器500的负相接入一电流偏移电路400，用以完成负载电流大小的调整功能。负载电流大小的调整，第一部分是由读通路负载电路构成，第二部分是由电流灵敏放大器500负相电流调整电路实现；前者是电流调整功能已固定，后者电流调整功能是可配置的，实际产品中可以根据工艺偏差而进行调节。

进一步阐述本发明MRAM读电路工作原理，并结合图2进行说明。磁性隧道结MTJ组态受到量子效应影响；如图2所示，当处于低组态(“P”状态)时，电流产生的量子隧穿效应不明显；而处于高组态(“AP”状态)时，此量子隧穿效应明显，降低了高组态的等效阻值，即一般认为，Rp态阻值不随电压偏置影响，而Rap态阻值随着电压偏置增高而降低。

请参阅图1、图3及图4，以MRAM阵列选中第i行、第j列为例：当第一读信号φ1为高电平时，读钳位电路200中负责连接Vref电位信号和运算放大器210正相输入端的开关管导通，此时读取电压VBL设置为合理电位(VDD或者小于VDD均可)、Bit[j]以及WL[i]为VDD和VSL为GND，此时读取磁性存储单元100的整条读通路以及读钳位电路200开始正常工作，由于读钳位电路200中运算放大器210正常工作，使得钳位晶体管N2(NMOS管)的源极电位接近于其正向输入电位Vref(为了防止磁性隧道结MTJ组态被改写，Vref设置电位相对较低，尤其是m*Vref电位)，此时读通路电流大小为其中R_{MTJ_φ1}和Ron_φ1分别为在第一读信号φ1时刻下的磁性隧道结MTJ等效电阻和所有MOS管(N1及N2)等效电阻，后两者值相对较小。同时读通路负载管P0形成尾电流源，由于第一读信号φ1为高电位，所以第一电流源晶体管P1导通，由于第一电流源晶体管P1尺寸是读通路负载管P0尺寸的m倍，所以Ia＝Iφ1*m。图4中以m＝2为实施说明例。

第一读信号φ1结束后，第二读信号φ2为高电平时，此时运算放大器210正相输入端电位为m*Vref，同样地，钳位晶体管N2的源极电位接近于m*Vref，此时读通路(磁性存储单元100)电流大小为其中R_{MTJ_φ2}和Ron_φ2分别为在第二读信号φ2时刻下的磁性隧道结MTJ等效电阻和所有MOS管(N1及N2)等效电阻。由于第二读信号φ2为高电位，所以第二电流源晶体管P2导通，由于第二电流源晶体管P2尺寸与读通路负载管P0尺寸相同，所以Ib＝Iφ2。

假设所选中磁性随机存储器(MRAM)的磁性存储单元100中磁性隧道结MTJ组态电阻为Rp态，那么可认为R_MTJ-φ1＝R_{MTJ_φ2}。由于R0电阻以及开关管电阻N1(NMOS管体效应的存在，使得读通路流过更大的电流时，其NMOS管导通电阻变大)的存在，所以

假设磁性隧道结MTJ组态电阻为Rap态，由于磁性隧道结MTJ在φ2比φ1时刻上获得更大的压降，所以R_{MTJ_φ1}＞＞R_{MTJ_φ2}。此时磁性隧道结MTJ受电压偏置影响导致阻值的下降幅度远远大于通路MOS管等效电阻的上升幅度，所以

当电流灵敏放大器500的使能信号D1为高电平，此时电流灵敏放大器500比较Ib和Ia电流值大小，并将比较结果送至锁存器600，使能信号D2信号为高电平时，锁存器600将输入信号转换成最终逻辑信号Data。

若磁性隧道结MTJ为Rp态，因为所以Ia＞Ib，进一步得到数字信号Data为低电平；若磁性隧道结MTJ为Rap态，因为/>所以Ia＜Ib，进一步得到数字信号Data为高电平。

由于制造工艺波动影响，电流镜像时难免会产生电流偏差，当然电路设计可以通过加大读通路负载管P0、第一电流源晶体管P1和第二电流源晶体管P2尺寸来减小，更优选地，本发明电流偏移电路400可以针对第一读信号φ1时刻下送入电流灵敏放大器500负相输入端电流调整大小，可以进一步增强有效电流值比较结果，提高读可靠性。

为了充分阐述本发明MRAM读电路设计，针对第i行、第j列MRAM单元读操作，以2倍(m＝2)读电压进行详细说明。如图4所示，当开始进行读操作时，基准电压VBL、字线WL[i]和源极线电压VSL分别施加2/3VDD、VDD和GND。

第一读信号φ1为高电平时，将Vref＝100mV电压通过传输门连接到读钳位电路200中运算放大器210正向输入端，运算放大器210和读通路正常工作时，读电流方向为基准电压VBL(2/3VDD)→读通路负载管P0→钳位晶体管N2→位选开关管Bit﹝j﹞→磁性隧道结MTJ→开关晶体管N1→位选开关管Bit﹝j﹞→电阻R0→VSL(GND)，由于运算放大器以及N2管和读通路构成负反馈系统，所以此时钳位晶体管N2源极电位为Vref＝100mV。电流偏移电路400的Trim<3:0>值为0100。假设Rp组态不随电压偏置影响，Rap组态由压降变化100mV时，Rap组值降低500Ω。

假设磁性隧道结MTJ为Rp＝4.5KΩ，R0＝300Ω，此时开关晶体管N1导通电阻以及位选开关管Bit﹝j﹞等效导通电阻之和为200Ω，根据即读通路中读通路负载管P0提供20uA，由于第一电流源晶体管P1是2个同样的读通路负载管P0并联，所以第一电流源晶体管P1提供40uA电流。电流偏移电路400中开关晶体管N3是20个同样的开关晶体管N4并联，所以开关晶体管N4和晶体管P3电流均为1uA。由于Trim<3:0>值为0100，所以最终流入电流灵敏放大器500负相输入端净电流为41uA。

假设磁性隧道结MTJ为Rap＝7.5KΩ，对应的读通路中读通路负载管P0提供12.5uA，第一电流源晶体管P1提供25uA电流；开关晶体管N4和晶体管P3电流均为开关晶体管N3管的1/20，所以开关晶体管N4和晶体管P3电流均为0.625uA。故最终流入电流灵敏放大器500负相输入端净电流为25.625uA。

第一读信号φ1结束后，第二读信号φ2为高电平时，此读钳位电路200中运算放大器210正相输入端电位为200mV。由于读通路电流增加，假设开关晶体管N1导通电阻以及位选开关Bit﹝j﹞等效导通电阻之和为210Ω，那么假设磁性隧道结MTJ为Rp态，此时读通路负载管P0提供39.9uA，所以对应地，第二电流源晶体管P2提供39.9uA。故流入电流灵敏放大器500正相输入端净电流为39.9uA。假设磁性隧道结MTJ为Rap态，在接近200mV偏压下其阻值由7.5KΩ降低至7KΩ，此时读通路负载管P0和第二电流源晶体管P2均提供26.63uA电流。故流入电流灵敏放大器500正相输入端净电流为26.63uA。

所以，当电流灵敏放大器500的使能信号D1为高电平时，正相和负相流入的电流经过比较，将结果送至已经使能信号D2的锁存器600。如果磁性隧道结MTJ为Rp态，那么正相和负相电流分别为39.9uA和41uA，由于正相流入电流小于负相输入电流，此时锁存器600输出逻辑信号Data为0，表明磁性存储单元100中磁性隧道结MTJ为Rp态；如果磁性隧道结MTJ为Rap态，那么正相和负相电流分别为26.63uA和25.625uA，由于正相流入电流大于负相输入电流，此时锁存器600输出逻辑信号Data为1，表明磁性存储单元100中磁性隧道结MTJ为Rap态。

以上就是整个读电路的详细过程。以上整个读操作过程中，磁性隧道结MTJ电阻获得的压降均小于200mV，此电压低于写操作时的磁性隧道结MTJ所需的写阈值电压，因此不会造成额外写操作问题，保证了读可靠性。本发明实施上不包含任何写操作电路以及时序，故本发明具有操作简单、读操作功耗低、芯片成本低以及可靠性高等优点。

整体而言本发明的读电路具有以下优点：1.本发明完整读操作只需要两次读操作，不需要额外写操作，很显然大大降低了完整读操作功耗；另外，缺少写操作，意味着不需要写时序，这样降低了完整读操作时序复杂度，还可以提高完整读操作的读速度。2.本发明完整读操作只包含读操作；读操作时获取管的电压偏置在常规电压下，不会做超压处理，所以有效地降低了由写操作带来的写失败风险，从而增加完整读操作的可靠性。3.本发明两次读操作时不要求两次读通路时间相同，只需要电路直流工作点正常建立即可。另外，为了抑制工艺参数波动，本发明包含电流偏移电路，可以进一步增加读操作稳定性。4.本发明只包含所选中单元，根据时序控制结合读钳位电路即可实现读操作，不需要额外写电路，故节省芯片面积；相对传统读电路，不需要参考单元作参照，同样也节省芯片面积，降低了芯片制造成本。

由此可以看出，相对于现有已知技术，本申请提出的MRAM读电路具有操作简单、读操作功耗低、芯片成本低以及可靠性高等优点，适用于MRAM存储器电路设计中。

本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。

以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims

1.一种磁性随机存储器的读电路，用于读取磁性存储单元的信息，所述磁性存储单元包括磁性隧道结和开关晶体管，所述磁性隧道结的一端接位线，所述开关晶体管的漏极端接磁性隧道结的另一端，栅极端接字线，源极端接源线，其特征在于，

读钳位电路由运算放大器及钳位晶体管所在回路构成，用于分别在不同时刻接入第一读电压及第二读电压，且控制所述磁性存储单元电压钳位功能；

基准电流产生电路由读通路负载管及第一电流源晶体管与第二电流源晶体管两路电流源构成，读通路负载管经过钳位晶体管与所述磁性存储单元电性连接，两路电流源的电流是读通路负载管电流的镜像电流大小或者是其整数倍；

电流灵敏放大器用以将前述两路电流源的电流作为输入信号，完成电流值大小比较；以及

锁存器接受电流灵敏放大器的比较结果转换成逻辑信号，从而完成所选中磁性存储单元组态信息的读取操作。

2.根据权利要求1所述的读电路，其特征在于，所述读钳位电路的运算放大器正相输入端是连接可切换不同的第一读电压及第二读电压的电压信号，运算放大器输出端连接钳位晶体管的栅极，钳位晶体管的源极接入运算放大器负相输入端。

3.根据权利要求1所述的读电路，其特征在于，所述第一电流源晶体管与第二电流源晶体管两路电流源的电流大小分别是读通路负载管电流在第一读电压及第二读电压时的镜像电流大小，且第二读电压是第一读电压的m倍数，m>1。

4.根据权利要求3所述的读电路，其特征在于，所述第一电流源晶体管的尺寸大小为所述读通路负载管的m倍数，且此电流路径输入电流灵敏放大器的负相。

5.根据权利要求3所述的读电路，其特征在于，所述第一电流源晶体管是由m个与所述读通路负载管尺寸相同的晶体管并联组成，且此电流路径输入电流灵敏放大器的负相。

6.根据权利要求3所述的读电路，其特征在于，所述第二电流源晶体管的尺寸与所述读通路负载管的尺寸相同，且此电流输入电流灵敏放大器的正相。

7.根据权利要求1所述的读电路，其特征在于，所述读通路负载管的栅极和第一电流源晶体管与第二电流源晶体管的栅极极间分别挂载一电容，用以保存第一读电压及第二读电压时刻读通路负载管的栅极电压，以维持其两时刻的电流。

8.根据权利要求1所述的读电路，其特征在于，所述电流灵敏放大器的负相接入一电流偏移电路，用以完成负载电流大小的调整功能。

9.根据权利要求8所述的读电路，其特征在于，所述第一读电压通过时序控制持续一段时间输入，此期间读钳位电路及电流偏移电路正常工作，并送入电流比较器的负相输入端；同理，再将第二读电压通过时序控制持续一段时间输入，此期间读钳位电路正常工作，并送入电流比较器的正相输入端；电流灵敏放大器完成电流值大小比较，及锁存器转换成逻辑信号，从而完成所选中磁性存储单元组态信息的读取操作。

10.根据权利要求8所述的读电路，其特征在于，所述锁存器转输出的逻辑信号电位高和电位低来表示选中磁性存储单元中磁性隧道结所处为“1”和“0”，即磁性隧道结为反平行态电阻和平行态电阻。