CN104134452A - 一种工艺偏差容忍与读取干扰消除的读取放大电路 - Google Patents
一种工艺偏差容忍与读取干扰消除的读取放大电路 Download PDFInfo
- Publication number
- CN104134452A CN104134452A CN201410339997.3A CN201410339997A CN104134452A CN 104134452 A CN104134452 A CN 104134452A CN 201410339997 A CN201410339997 A CN 201410339997A CN 104134452 A CN104134452 A CN 104134452A
- Authority
- CN
- China
- Prior art keywords
- stt
- voltage
- mram
- cell array
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000008569 process Effects 0.000 title claims abstract description 20
- 230000000694 effects Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 230000008030 elimination Effects 0.000 claims description 8
- 238000003379 elimination reaction Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 2
- 230000008447 perception Effects 0.000 claims description 2
- 230000005291 magnetic effect Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种工艺偏差容忍与读取干扰消除的读取放大电路，由电流传输机、负载电路、电荷转移电压放大器和动态锁存电压比较器组成；电流传输机的一个输入端Y通过位线选择器与待读取的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相连，电流传输机的另一个输入端X与外部偏置电压Vbias相连，电流传输机的输出端Z同时与负载电路以及电荷转移电压放大器的输入端相连，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器的输出端与动态锁存电压比较器的输入端相连，动态锁存电压比较器的输出端输出最终读取的二进制数据信号。本发明解决了STT-MRAM技术中读取干扰与读取判决裕量之间的矛盾，提高了STT-MRAM的读取可靠性。
Description
技术领域
本发明提供一种工艺偏差容忍与读取干扰消除的读取放大电路，属于非易失性STT-MRAM存储器技术领域。
背景技术
近年来，新型自旋转移矩磁性随机存储器STT-MRAM(Spin Transfer Torque MagneticRandom Access Memory)技术不断发展，已变得越来越成熟，并逐步开始用于实际工业生产。STT-MAM的基本存储单元主要由一个磁性隧道结MTJ(Magnetic Tunneling Junction)与一个N型金属氧化物半导体NMOS(N-Metal-Oxide-Semiconductor)晶体管组成。其中MTJ用于数据存储，而NMOS晶体管用于存储单元的访问控制。MTJ主要由三层膜组成，如图1所示，即上下两层为铁磁层，中间为氧化物层，其中一个铁磁层的磁场极化方向为固定的，称为固定层，而另一个铁磁层的磁场极化方向为自由的，称为自由层。通过改变MTJ自由层的磁场极化方向可以改变MTJ的电阻状态，即当自由层与固定层磁场极化方向相同时，MTJ呈现出低阻态RP，反之，MTJ呈现出高阻态RAP，因此每个MTJ可以用来存储1比特数据信息，例如RP对应数据“0”，RAP对应数据“1”，或者反之亦可。MTJ两个电阻状态之间的差值可以用隧道磁电阻比率TMR(Tunnel Magneto-Resistance ratio)来表征，即TMR＝(RAP-RP)/RP。TMR值越大，读取判决裕量SM(Sensing Margin，定义为数据单元电压(或者电流)信号幅度与参考单元电压(或者电流)信号幅度的差值的绝对值)越大，从而读取可靠性越高。MTJ的电阻状态可以通过一个双向的自旋极化电子流进行改变，称为自旋转移矩STT(Spin TransferTorque)效应。由于TMR的存在，STT-MRAM数据单元中存储的数据可以通过外加一个电流(或者电压)来进行读取，即不同的电阻状态对应不同的输出电压(或者电流)值，然后通过与参考单元的电压(或者电流)进行比较即可读出存储的数据。值得注意的是，读取电流必须远远小于STT翻转的阈值电流，否则可能对存储在MTJ中的数据进行改写，称为读取干扰。
目前STT-MRAM的大规模生产与普及面临着严重的读取可靠性问题：(1)由于材料与制造工艺的限制，常温下能得到的TMR值相对比较小，因此可得到的读取判决裕量比较小，当读取判决裕量不能克服读取电路本身的器件失配(Device Mismatch)或者输入失调(Input Offset)时，则发生读取错误；(2)工艺尺寸的不断缩小导致严重的工艺偏差，从而带来严重的器件失配(包括STT-MRAM存储单元本身以及外围电路等)，这些因素进一步减小STT-MRAM的读取判决裕量，同时增加读取电路的输入失调，影响读取可靠性性能；(3)为了增大读取判决裕量，提高读取可靠性，需要提供较大的外加读取电流，但是由于STT效应的存在，外加电流过大可能对STT-MRAM数据单元或参考单元中存储的数据进行改写，造成读取干扰，可以看出读取干扰与读取判决裕量之间存在一个矛盾。因此为了获得高可靠性读取性能，需要设计一种新型的读取放大电路来解决这个矛盾。
发明内容
一、发明目的：
针对上述背景中提到的STT-MRAM面临的读取可靠性问题，本发明提供了一种工艺偏差容忍与读取干扰消除的读取放大电路。它克服了现有技术的不足，解决了STT-MRAM技术中读取干扰与读取判决裕量之间的矛盾，从而提高了STT-MRAM的读取可靠性。
二、技术方案：
本发明的技术方案是：一种工艺偏差容忍与读取干扰消除的读取放大电路，如图2与图3所示，其特征是该电路由一个电流传输机(Current Conveyor)，一个负载电路，一个电荷转移电压放大器(Charge Transfer Voltage Amplifier，CTVA)和一个动态锁存电压比较器(DynamicLatch Voltage Comparator，DLVC)组成；它们之间的位置连接关系及信号走向是：电流传输机的一个输入端Y通过位线选择器与待读取的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相连，电流传输机的另一个输入端X与外部偏置电压Vbias相连，电流传输机的输出端Z同时与负载电路以及电荷转移电压放大器CTVA的输入端相连，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器CTVA的输出端与动态锁存电压比较器DLVC的输入端相连，动态锁存电压比较器DLVC的输出端输出最终读取的二进制数据信号。执行读取操作时，会有电流从Vdd，经负载电路，电流传输机，位线选择器，STT-MRAM数据单元或STT-MRAM参考单元，最终流向“地”电位，即接地。由于STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电阻不同，因此当位线选择器分别选择STT-MRAM数据单元阵列与STT-MRAM参考单元阵列时，会产生不同的电流，分别记为Idata与Iref，从而在相同负载电路的作用下，会在负载电路与电流传输机之间产生不同的电压，分别记为Vdata与Vref，Vdata与Vref先后进入电荷转移电压放大器CTVA的输入端，在电荷转移电压放大器CTVA内产生差值电压(Vref-Vdata)，然后在电荷转移电压放大器CTVA的作用下，对其进行放大，得到A×(Vref-Vdata)，这里A表示电荷转移电压放大器CTVA的电压放大倍数；最终A×(Vref-Vdata)连接到动态锁存电压比较器DLVC的输入端，经其比较A×(Vref-Vdata)的正负符号后，输出最终的二进制数据信号。
所述的STT-MRAM数据单元阵列用来存储二进制数据，其每个磁性隧道结MTJ的电阻状态为RP或RAP中的一种。
所述的STT-MRAM参考单元阵列用来为读取STT-MRAM数据单元阵列中存储的数据时提供参考信号，其电阻状态介于RP与RAP之间，取值为(RP+RAP)/2。其内部具体实施方式不作限定。
所述的电流传输机为三端器件，即两个输入端(X和Y)和一个输出端(Z)，其特征为：(1)给定输入端X一个电压V0，输入端Y会产生相同的电压V0；(2)给定输入端Y一个电流I0，输入端X会产生相同的电流I0；(3)输入端Y的电流I0会传输到输出端Z，输出端相当于一个电流源，并且具有较高的输出阻抗；(4)输入端Y的电压只由输入端X的电压决定，与输入端Y的电流无关；(5)输入端X的电流只由输入端Y的电流决定，与输入端X的电压无关。其内部具体实施方式不作限定。
所述电流传输机的输入端X与外部偏置电压Vbias相连，其输入端Y通过位线选择器与STT-MRAM数据单元阵列或STT-MRAM参考单元阵列连接，提供STT-MRAM数据单元阵列或STT-MRAM参考单元阵列的位线电压Vbias，其输出端Z与负载电路连接，负责把感知的STT-MRAM数据单元阵列或STT-MRAM参考单元阵列的电流Idata与Iref通过负载电路转换成相应的电压Vdata与Vref。该电流传输机可以提供读取STT-MRAM数据单元阵列与STT-MRAM参考单元阵列时相同的较小的偏置电压Vbias(例如0.1V)，从而保证读取时，STT-MRAM数据单元阵列与STT-MRAM参考单元阵列具有相同的位线电压条件，便于公平比较，同时Vbias足够小，可以有效防止读取干扰的产生；
所述的负载电路由晶体管构成，其内部具体实施方式不作限定。其连接电流传输机的输出端Z，并与电荷转移电压放大器CTVA的输入端连接，提供STT-MRAM数据单元阵列与STT-MRAM参考单元阵列读取电流到电压的转换，并接入到电荷转移电压放大器CTVA的输入端。
所述的电荷转移电压放大器CTVA，其输入端接负载电路与电流传输机的输出端Z，输出端接动态锁存电压比较器DLVC的输入端，提供对STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电压差值(Vref-Vdata)进行放大，其内部具体实施方式不作限定。
所述的动态锁存电压比较器DLVC为一个锁存结构的电压放大与比较器，它的输入端接电荷转移电压放大器CTVA的输出端，提供对放大后的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电压差值符号进行比较，并输出最终的二进制数据信号“0”或者“1”，其内部具体实施方式不作限定。
其中，该负载电路也可以是由电阻器件构成。
所述读取电路的读取过程主要由四个阶段组成，即(1)初始化电荷转移电压放大器CTVA与动态锁存电压比较器DLVC，此时电荷转移电压放大器CTVA的输入端与输出端，以及动态锁存电压比较器DLVC的两个输入端都同时接预充电电压Vpr；(2)检测STT-MRAM数据单元阵列的电流Idata，经负载电路Rload转换成电压Vdata＝Idata×Rload后，接入电荷转移电压放大器CTVA的输入端，与预充电电压Vpr进行对比，得到差值(Vdata-Vpr)，该差值等于电荷转移电压放大器CTVA输入电容Cin两端的电压差；(3)检测STT-MRAM参考单元阵列的电流Iref，经负载电路Rload转换成电压Vref＝Iref×Rload，接入电荷转移电压放大器CTVA的输入端，经由输入电容Cin与Vdata对比，得到差值(Vref-Vdata)，并对其进行放大，得到A×(Vref-Vdata)，这里A表示电荷转移电压放大器CTVA的电压放大倍数；(4)A×(Vref-Vdata)+Vpr与Vpr同时接到动态锁存电压比较器DLVC的两个输入端，由动态锁存电压比较器DLVC对其进行比较，并输出最终的二进制数据信号。因此最终动态锁存电压比较器DLVC的输出结果取决于(Vref-Vdata)的正负符号。
所述的读取电路的特点是：(1)读取STT-MRAM数据单元阵列与STT-MRAM参考单元阵列采用的是相同的电流支路，相同的负载电路，从而极大地减小了由工艺偏差带来的器件失配对Vdata与Vref的影响；(2)电流传输机钳制的位线电压Vbias提供STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相同的并且较小的读取电压，从而提供相同的读取电压条件，同时限制了流过STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电流，极大地抑制了读取干扰的发生；(3)电荷转移电压放大器CTVA的源极跟随电压放大特性，消除了电荷转移电压放大器CTVA本身的器件失配对电压放大的影响，同时极大地提高了读取判决裕量；(4)动态锁存电压比较器DLVC的输出完全取决于Vdata与Vref差值的符号，其读取判决裕量等于|A×(Vref-Vdata)|，极大地抑制了动态锁存电压比较器DLVC的输入失配；(5)通过适当调整电流传输机输入端X的偏置电压Vbias与电荷转移电压放大器CTVA的放大倍数A，可以有效地解决读取干扰与读取判决裕量之间的矛盾。
三、优点及功效:
本发明提供一种工艺偏差容忍与读取干扰消除的读取放大电路，能够极大地减小工艺偏差的影响，提高读取判决裕量，同时减小读取干扰的产生，从而可以有效地解决STT-MRAM读取干扰与读取判决裕量之间的矛盾，特别适用于深亚微米大规模STT-MRAM电路。
附图说明
图1为使用本发明读取电路的STT-MRAM存储单元结构示意图。
图2为本发明提出的一种工艺偏差容忍与读取干扰消除的读取放大电路示意框图。
图3为本发明提出的一种工艺偏差容忍与读取干扰消除的读取放大电路具体实施示意图。
图1到图3中的参数定义为：
BL：表示位线，为Bit-Line的简称；
WL：表示字线，为Word-Line的简称；
SL：表示源极线，为Source-Line的简称；
RL：表示参考位线，为Reference-Line的简称；
MTJ：表示磁性隧道结，为Magnetic Tunneling Junction的简称；
NMOS：表示N型金属氧化物半导体，为N-Metal-Oxide-Semiconductor的简称；
PMOS：表示P型金属氧化物半导体，为P-Metal-Oxide-Semiconductor的简称；
CTVA：电荷转移电压放大器，为Charge Transfer Voltage Amplifier的简称；
DLVC：动态锁存电压比较器，为Dynamic Latch Voltage Comparator的简称；
RP：表示MTJ中固定层与自由层的相对磁场方向处于平行状态，此时MTJ表现为低电阻状态，电阻值记为RP；
RAP：表示MTJ中固定层与自由层的相对磁场方向处于反平行状态，此时MTJ表现为高电阻状态，电阻值记为RAP；
X：表示电压传输机的输入端X；
Y：表示电压传输机的输入端Y；
Z：表示电压传输机的输出端Z；
Vbias：表示外部提供的偏置电压；
Vdd：表示供电电压；
Vss：表示源极线电压，或表示数字信号“0”，一般接地；
Vpr：表示预充电电压；
Rload：表示负载电路的电阻值；
OA：表示运算放大器，为Operational Amplifier的简称：
A：表示电荷转移电压放大器的放大倍数：
Idata：表示读取STT-MRAM数据单元阵列时流过的电流；
Vdata：表示读取STT-MRAM数据单元阵列时流过的电流经负载电路转换后对应的电压；
Iref：表示读取STT-MRAM参考单元阵列时流过的电流；
Vref：表示读取STT-MRAM参考单元阵列时流过的电流经负载电路转换后对应的电压；
P1-P2，PR0以及PL0-PL2：表示PMOS(P-Metal-Oxide-Semiconductor)晶体管；
N0，N1-N2以及NL0-NL4：表示NMOS晶体管；
Cin与C0-C1：表示电容器；
Win与W0-W3：表示开关；
VG_load：表示负载电路晶体管栅极控制信号；
与VG_reset：表示CTVA的复位控制信号；
与VG_latch：表示DLVC的复位控制信号；
OUT与表示二进制数据输出信号与互补信号；
STT-MRAM：自旋转移矩磁性随机存储器。
具体实施方式
参照附图，进一步说明本发明的实质性特点。在此公开的实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1为使用本发明读取电路的STT-MRAM存储单元结构示意图。
STT-MRAM存储单元由一个磁性隧道结MTJ与一个NMOS晶体管串联构成。其中磁性隧道结MTJ用于存储数据信息，其自由层的磁场极化方向可以通过自旋转移矩STT(SpinTransfer Torque)效应进行翻转，从而使得磁性隧道结MTJ具有不同的电阻状态。更具体地，当自由层与固定层的相对磁场极化方向平行时，磁性隧道结MTJ呈现出低电阻状态，表示为RP，当自由层与固定层的相对磁场极化方向反平行时，磁性隧道结MTJ呈现出高电阻状态，表示为RAP。NMOS晶体管用于对存储单元进行访问控制，其栅极接字线WL(Word-Line)，漏极经由MTJ后接位线BL(Bit-Line)，源极接源极线SL(Source-Line)，源极线一般接地。通过控制字线和位线的电压即可控制NMOS晶体管的开闭，从而控制STT-MRAM存储单元的选择与否，更具体地，当字线与位线同时为高电平时，NMOS晶体管处于导通状态，存储单元可访问，可对其进行读写操作，而当字线或位线为低电平时，NMOS晶体管处于非导通状态，存储单元不可访问。
下面结合附图2与附图3，详细说明本发明的具体实施方式。
如附图2所示，本发明提出的一种工艺偏差容忍与读取干扰消除的读取放大电路，由一个电流传输机(Current Conveyor)，一个负载电路，一个电荷转移电压放大器(Charge TransferVoltage Amplifier，CTVA)和一个动态锁存电压比较器(Dynamic Latch Voltage Comparator，DLVC)组成；它们之间的位置连接关系及信号走向是：电流传输机的一个输入端Y通过位线选择器与待读取的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相连，电流传输机的另一个输入端X与外部偏置电压Vbias相连，电流传输机的输出端Z同时与负载电路以及电荷转移电压放大器CTVA的输入端相连，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器CTVA的输出端与动态锁存电压比较器DLVC的输入端相连，动态锁存电压比较器DLVC的输出端输出最终读取的二进制数据信号。执行读取操作时，会有电流从Vdd，经负载电路，电流传输机，位线选择器，STT-MRAM数据单元阵列或STT-MRAM参考单元阵列，最终流向地电位。由于STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电阻不同，因此当位线选择器分别选择STT-MRAM数据单元阵列与STT-MRAM参考单元阵列时，会产生不同的电流，分别记为Idata与Iref，从而在相同负载电路的作用下，会在负载电路与电流传输机之间产生不同的电压，分别记为Vdata与Vref，Vdata与Vref先后进入电荷转移电压放大器CTVA的输入端，在电荷转移电压放大器CTVA内产生差值电压(Vref-Vdata)，然后在电荷转移电压放大器CTVA的作用下，对其进行放大，得到A×(Vref-Vdata)，这里A表示电荷转移电压放大器CTVA的电压放大倍数；最终A×(Vref-Vdata)连接到动态锁存电压比较器DLVC的输入端，经其比较A×(Vref-Vdata)的正负符号后，输出最终的二进制数据信号。
当读取指令(控制器信号)到达，存储器对读取电路进行供电，其中负载电路的电压等于芯片提供的供电电压Vdd，而电流传输机输入端X的电压Vbias为提供给STT-MRAM存储单元阵列与STT-MRAM参考单元阵列的位线偏置电压，此电压应当足够低(例如Vbias＝0.1V)，以减小读取干扰。根据控制信号的地址信息，存储器选择相应的位线与字线，确定待读取的STT-MRAM存储单元阵列与相应的STT-MRAM参考单元阵列。本发明提出的读取电路的具体的读取过程可以分为如下4个阶段(参见附图3)：
(1)第一个阶段：对电荷转移电压放大器CTVA与动态锁存电压比较器DLVC进行初始化。设置VG_latch＝1与此时NMOS晶体管NL3与NL4非导通，动态锁存电压比较器DLVC处于隔离状态，且PL0与NL0导通，动态锁存电压比较器DLVC的输出端等于供电电压Vdd或源极电压Vss，Vss一般接地。同时，开关Win断开，VG_reset＝1，W0-W3断开，电荷转移电压放大器CTVA处于隔离状态，对电容C0与C1进行重置，即使得C0两端的电压同时等于Vdd，C1两端的电压同时等于Vss。
(2)第二个阶段：VG_reset＝0，VG_latch＝0与W0-W3闭合，此时P1，N1，PL0与NL0非导通，同时NL3与NL4导通，电荷转移电压放大器CTVA的输入输出端以及动态锁存电压比较器DLVC两个输入端同时连接到预充电电压Vpr＝Vdd/2。然后读取数据单元的过程开始，此时控制信号VG_load＝0，位线选择器选择待读取的数据单元，Win闭合。在外部偏置电压Vbias的作用下，产生相等的位线电压Vbias，从而产生流过数据单元的电流Idata，该电流在负载电路Rload的作用下被转换成相应的数据单元电压Vdata＝Idata×Rload，并接入电荷转移电压放大器CTVA的输入端。此时，在电荷转移电压放大器CTVA输入电容Cin的两端产生电压差ΔV1＝Vdata-Vpr，同时在Vpr的作用下，PMOS晶体管P2与NMOS晶体管N2导通，有电流流过P2与N2，直到P2的栅极电压与源极电压之差等于P2的门限电压VTHP，N2的栅极电压与源极电压之差等于N2的门限电压VTHN，此时P2和N2非导通。
(3)第三个阶段：设置W0与W3断开，同时位线选择器选择相应的参考单元。在外部偏置电压Vbias的作用下，产生相等的位线电压Vbias，从而产生流过STT-MRAM参考单元阵列的电流Iref，该电流在相同负载电路Rload的作用下被转换成相应的STT-MRAM参考单元阵列电压Vref＝Iref×Rload，并接入电荷转移电压放大器CTVA的输入端。由于STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电阻不相等，因此Iref≠Idata，进而Vref≠Vdata。这种情况下，将在电荷转移电压放大器CTVA输入电容Cin的两端产生新的电压差ΔV2＝Vref-Vpr，由于P2与N2栅极寄生电容的作用，将在P2与N2的栅极也产生电压差，如果Cin的电容值足够大，其值将正好等于(ΔV2-ΔV1)＝(Vref-Vdata)。因此，P2或者N2将重新导通，将有新的电流流过P2或者N2。更具体地，如果Vref-Vdata>0，则N2重新导通，将有电流流过N2，直到N2的栅极电压与源极电压之差重新等于N2的门限电压VTHN；反之如果Vref-Vdata<0，则P2重新导通，将有电流流过P2，直到P2的栅极电压与源极电压之差重新等于P2的门限电压VTHP。因此输入电压Vref与Vdata之间的差值将被放大，电荷转移电压放大器CTVA的输出端电压将等于A×(Vref-Vdata)，这里A表示电荷转移电压放大器CTVA的电压放大倍数。
(4)第四个阶段：由于W3断开，且动态锁存电压比较器DLVC的其中一个输入端一直连接Vpr，而另一个输入端连接电荷转移电压放大器CTVA的输出端，将产生新的电压，其值为A×(Vref-Vdata)+Vpr。由于Vref≠Vdata，动态锁存电压比较器DLVC的两个输入端将存在电压差，从而在交叉耦合反相器(PL1，PL2，NL1与NL2)的作用下，其两个输出端也存在电压差，最后设置VG_latch＝1与则其中电压较高的输出端将被上拉到Vdd(“1”)，而电压较低的输出端将被下拉到Vss(“0”)，从而得到STT-MRAM数据单元阵列中存储的二进制数据信号。更具体地，如果STT-MRAM数据单元阵列存储的数据比特“0”，则其电阻状态为RP，则Iref>Idata，且Vref>Vdata，从而A×(Vref-Vdata)>0，且A×(Vref-Vdata)+Vpr>Vpr，因此输出OUT＝“0”与反之，如果STT-MRAM数据单元阵列存储的数据比特“0”，则其电阻状态为RAP，则Iref<Idata，且Vref<Vdata，从而A×(Vref-Vdata)<0，且A×(Vref-Vdata)+Vpr<Vpr，因此输出OUT＝“1”与
可以看出，该读取电路采用相同的电流支路与负载电路分别对STT-MRAM数据单元阵列与STT-MRAM参考单元阵列进行读取，同时电荷转移电压放大器CTVA的源极跟随电压放大特性，都极大地消除了工艺偏差带来的器件失配对读取性能的影响；同时动态锁存电压比较器DLVC的输出只取决于Vdata与Vref的差值的符号，与其他参数无关，且其差值在进入动态锁存电压比较器DLVC之前，已由电荷转移电压放大器CTVA进行了放大，因此极大地提高了读取判决裕量。另一方面，由电流传输机钳制的位线电压等于外部提供的偏压Vbias，它提供STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相同的并且较小的读取电压，从而提供相同的读取电压条件，同时它限制了流过STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电流，极大地抑制了读取干扰的发生。综上，本发明提供的读取电路可以有效地解决读取干扰与读取判决裕量之间的矛盾，从而大大提高STT-MRAM的读取可靠性性能。
Claims (2)
1.一种工艺偏差容忍与读取干扰消除的读取放大电路，其特征在于：该电路由一个电流传输机，一个负载电路，一个电荷转移电压放大器和一个动态锁存电压比较器组成；电流传输机的一个输入端Y通过位线选择器与待读取的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列相连，电流传输机的另一个输入端X与外部偏置电压Vbias相连，电流传输机的输出端Z同时与负载电路以及电荷转移电压放大器的输入端相连，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器的输出端与动态锁存电压比较器的输入端相连，动态锁存电压比较器的输出端输出最终读取的二进制数据信号；执行读取操作时，会有电流从Vdd，经负载电路，电流传输机，位线选择器，STT-MRAM数据单元或STT-MRAM参考单元，最终流向“地”电位，即接地；由于STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电阻不同，因此当位线选择器分别选择STT-MRAM数据单元阵列与STT-MRAM参考单元阵列时，会产生不同的电流，分别记为Idata与Iref，从而在相同负载电路的作用下，会在负载电路与电流传输机之间产生不同的电压，分别记为Vdata与Vref，Vdata与Vref先后进入电荷转移电压放大器的输入端，在电荷转移电压放大器内产生差值电压(Vref-Vdata)，然后在电荷转移电压放大器的作用下，对其进行放大，得到A×(Vref-Vdata)，A表示电荷转移电压放大器的电压放大倍数；最终A×(Vref-Vdata)连接到动态锁存电压比较器DLVC的输入端，经其比较A×(Vref-Vdata)的正负符号后，输出最终的二进制数据信号；
所述的STT-MRAM数据单元阵列用来存储二进制数据，其每个磁性隧道结MTJ的电阻状态为RP或RAP中的一种；
所述的STT-MRAM参考单元阵列用来为读取STT-MRAM数据单元阵列中存储的数据时提供参考信号，其电阻状态介于RP与RAP之间，取值为(RP+RAP)/2；
所述的电流传输机为三端器件，即两个输入端X和Y和一个输出端Z，其特征为：(1)给定输入端X一个电压V0，输入端Y会产生相同的电压V0；(2)给定输入端Y一个电流I0，输入端X会产生相同的电流I0；(3)输入端Y的电流I0会传输到输出端Z，输出端相当于一个电流源，并且具有较高的输出阻抗；(4)输入端Y的电压只由输入端X的电压决定，与输入端Y的电流无关；(5)输入端X的电流只由输入端Y的电流决定，与输入端X的电压无关；
所述电流传输机的输入端X与外部偏置电压Vbias相连，其输入端Y通过位线选择器与STT-MRAM数据单元阵列或STT-MRAM参考单元阵列连接，提供STT-MRAM数据单元阵列或STT-MRAM参考单元阵列的位线电压Vbias，其输出端Z与负载电路连接，负责把感知的STT-MRAM数据单元阵列或STT-MRAM参考单元阵列的电流Idata与Iref通过负载电路转换成相应的电压Vdata与Vref；该电流传输机能提供读取STT-MRAM数据单元阵列与STT-MRAM参考单元阵列时相同的较小的偏置电压Vbias，从而保证读取时，STT-MRAM数据单元阵列与STT-MRAM参考单元阵列具有相同的位线电压条件，便于公平比较，同时Vbias足够小，能有效防止读取干扰的产生；
所述的负载电路由晶体管构成，其连接电流传输机的输出端Z，并与电荷转移电压放大器的输入端连接，提供STT-MRAM数据单元阵列与STT-MRAM参考单元阵列读取电流到电压的转换，并接入到电荷转移电压放大器的输入端；
所述的电荷转移电压放大器，其输入端接负载电路与电流传输机的输出端Z，输出端接动态锁存电压比较器的输入端，提供对STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电压差值(Vdata-Vdata)进行放大；
所述的动态锁存电压比较器为一个锁存结构的电压放大与比较器，它的输入端接电荷转移电压放大器的输出端，提供对放大后的STT-MRAM数据单元阵列与STT-MRAM参考单元阵列的电压差值符号进行比较，并输出最终的二进制数据信号“0”或者“1”。
2.根据权利要求1所述的一种工艺偏差容忍与读取干扰消除的读取放大电路，其特征在于：该负载电路是由电阻器件构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339997.3A CN104134452B (zh) | 2014-07-17 | 2014-07-17 | 一种工艺偏差容忍与读取干扰消除的读取放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339997.3A CN104134452B (zh) | 2014-07-17 | 2014-07-17 | 一种工艺偏差容忍与读取干扰消除的读取放大电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104134452A true CN104134452A (zh) | 2014-11-05 |
| CN104134452B CN104134452B (zh) | 2017-06-16 |
Family
ID=51807102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410339997.3A Active CN104134452B (zh) | 2014-07-17 | 2014-07-17 | 一种工艺偏差容忍与读取干扰消除的读取放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104134452B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106128497A (zh) * | 2016-06-16 | 2016-11-16 | 中电海康集团有限公司 | 一种带有读出电路的一次性可编程器件及数据读取方法 |
| CN108701478A (zh) * | 2016-03-11 | 2018-10-23 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
| CN113129953A (zh) * | 2019-12-30 | 2021-07-16 | 上海磁宇信息科技有限公司 | 磁性随机存储器的读电路 |
| CN113160861A (zh) * | 2020-01-07 | 2021-07-23 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
| CN113643740A (zh) * | 2021-01-14 | 2021-11-12 | 北京航空航天大学 | 一种磁性存储器件读取电路 |
| CN115424647A (zh) * | 2022-09-22 | 2022-12-02 | 中国科学院微电子研究所 | 一种rram阵列的读取电路及读取方法 |
| CN113160861B (zh) * | 2020-01-07 | 2024-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010053107A1 (en) * | 2000-06-12 | 2001-12-20 | Nec Corporation | Mask rom semiconductor memory device capable of synchronizing the activation of the sense amplfier and of the word line |
| CN102257570A (zh) * | 2008-12-18 | 2011-11-23 | 高通股份有限公司 | 基于电阻的存储器电路的信号裕量平衡 |
| CN103811046A (zh) * | 2014-02-28 | 2014-05-21 | 北京航空航天大学 | 一种新型高可靠性读取电路 |
-
2014
- 2014-07-17 CN CN201410339997.3A patent/CN104134452B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010053107A1 (en) * | 2000-06-12 | 2001-12-20 | Nec Corporation | Mask rom semiconductor memory device capable of synchronizing the activation of the sense amplfier and of the word line |
| CN102257570A (zh) * | 2008-12-18 | 2011-11-23 | 高通股份有限公司 | 基于电阻的存储器电路的信号裕量平衡 |
| CN103811046A (zh) * | 2014-02-28 | 2014-05-21 | 北京航空航天大学 | 一种新型高可靠性读取电路 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108701478A (zh) * | 2016-03-11 | 2018-10-23 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
| CN108701478B (zh) * | 2016-03-11 | 2022-12-27 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
| CN106128497A (zh) * | 2016-06-16 | 2016-11-16 | 中电海康集团有限公司 | 一种带有读出电路的一次性可编程器件及数据读取方法 |
| DE102020207992B4 (de) | 2019-07-30 | 2024-06-13 | Globalfoundries U.S. Inc. | Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speichervorrichtung |
| CN113129953A (zh) * | 2019-12-30 | 2021-07-16 | 上海磁宇信息科技有限公司 | 磁性随机存储器的读电路 |
| CN113129953B (zh) * | 2019-12-30 | 2023-09-22 | 上海磁宇信息科技有限公司 | 磁性随机存储器的读电路 |
| CN113160861A (zh) * | 2020-01-07 | 2021-07-23 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
| CN113160861B (zh) * | 2020-01-07 | 2024-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
| CN113643740A (zh) * | 2021-01-14 | 2021-11-12 | 北京航空航天大学 | 一种磁性存储器件读取电路 |
| CN113643740B (zh) * | 2021-01-14 | 2024-02-02 | 北京航空航天大学 | 一种磁性存储器件读取电路 |
| CN115424647A (zh) * | 2022-09-22 | 2022-12-02 | 中国科学院微电子研究所 | 一种rram阵列的读取电路及读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104134452B (zh) | 2017-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811073B (zh) | 一种非挥发存储器的高可靠性读取电路 | |
| CN103811046A (zh) | 一种新型高可靠性读取电路 | |
| Chang et al. | An offset-tolerant fast-random-read current-sampling-based sense amplifier for small-cell-current nonvolatile memory | |
| CN104681078B (zh) | 穿隧式磁阻的感测装置及其感测方法 | |
| Kang et al. | Variation-tolerant and disturbance-free sensing circuit for deep nanometer STT-MRAM | |
| CN104134452A (zh) | 一种工艺偏差容忍与读取干扰消除的读取放大电路 | |
| US9378781B1 (en) | System, apparatus, and method for sense amplifiers | |
| US9373383B2 (en) | STT-MRAM sensing technique | |
| US8817529B2 (en) | Magnetic memory device and reading method of magnetic memory device | |
| CN103531235A (zh) | 用于电阻型存储器的感测放大器电路 | |
| CN104134460A (zh) | 一种基于动态参考的非挥发存储器读取电路 | |
| TWI703574B (zh) | 差動式非揮發性記憶體電路 | |
| CN105741864B (zh) | 一种读出放大器及mram芯片 | |
| CN107533856B (zh) | 用于感测电路的系统、装置和方法 | |
| CN103366821A (zh) | 一种基于串联晶体管型的改进的差分架构otp存储单元 | |
| US10957373B2 (en) | Semiconductor memory device | |
| CN101800068B (zh) | 一种读出放大电路 | |
| US9865331B2 (en) | Amplifier | |
| US8000120B2 (en) | Read and match circuit for low-voltage content addressable memory | |
| CN103745750A (zh) | 一种基于熔丝特性的改进的差分架构otp存储单元 | |
| CN112967740A (zh) | 非易失存储器超高速读出电路及读出方法 | |
| CN104240746B (zh) | 读取电路及具有读取电路的记忆装置 | |
| CN110120237A (zh) | 一种具有良好传感裕度的stt-mram传感电路 | |
| US11328758B2 (en) | Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory | |
| US11049550B1 (en) | Multi-bit current sense amplifier with pipeline current sampling of resistive memory array structure and sensing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210302 Address after: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing Patentee after: Zhizhen storage (Beijing) Technology Co.,Ltd. Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road Patentee before: BEIHANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231221 Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400 Patentee after: Qingdao Haicun Microelectronics Co.,Ltd. Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing Patentee before: Zhizhen storage (Beijing) Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |